JP2015082702A - Drive control device for semiconductor device - Google Patents
Drive control device for semiconductor device Download PDFInfo
- Publication number
- JP2015082702A JP2015082702A JP2013218665A JP2013218665A JP2015082702A JP 2015082702 A JP2015082702 A JP 2015082702A JP 2013218665 A JP2013218665 A JP 2013218665A JP 2013218665 A JP2013218665 A JP 2013218665A JP 2015082702 A JP2015082702 A JP 2015082702A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- diode
- energized
- applied voltage
- mirror effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electronic Switches (AREA)
Abstract
Description
本発明は、トランジスタとダイオードとが逆並列に接続される半導体装置の駆動制御装置に関する。 The present invention relates to a drive control device for a semiconductor device in which a transistor and a diode are connected in antiparallel.
従来、トランジスタとダイオードとが逆並列に接続される半導体装置が知られている（例えば、特許文献１参照）。この特許文献１記載の半導体装置は、ダイオードに流れる電流を検出するためのセンス素子及びセンス抵抗を有している。このセンス素子は、ダイオードのカソードと共通化されたカソードと、センス抵抗の一端に接続されたアノードと、を有している。センス抵抗の他端は、ダイオードのアノードに接続されたトランジスタのエミッタに接続されている。上記した半導体装置の駆動制御装置は、トランジスタのゲート信号がオンしたときに、センス抵抗の両端に発生する電位差を検出し、その電位差に基づいてダイオードに電流が流れているか否かすなわちダイオードが通電中であるか否かを判定する。そして、ダイオードが通電中であると判定すると、トランジスタをオフさせる。 Conventionally, a semiconductor device in which a transistor and a diode are connected in antiparallel is known (see, for example, Patent Document 1). The semiconductor device described in Patent Document 1 has a sense element and a sense resistor for detecting a current flowing through a diode. This sense element has a cathode common to the cathode of the diode and an anode connected to one end of the sense resistor. The other end of the sense resistor is connected to the emitter of a transistor connected to the anode of the diode. The drive control device for a semiconductor device described above detects a potential difference generated at both ends of the sense resistor when the gate signal of the transistor is turned on, and whether or not a current flows through the diode based on the potential difference, that is, the diode is energized. It is determined whether it is in the middle. If it is determined that the diode is energized, the transistor is turned off.
しかしながら、上記した特許文献１記載の駆動制御装置では、ダイオードが通電中であるか否かを判定するうえで、上記したセンス素子及びセンス抵抗を設けることが必要であるので、コストアップが招来してしまう。 However, in the drive control device described in Patent Document 1, it is necessary to provide the above-described sense element and sense resistor in order to determine whether or not the diode is energized, resulting in an increase in cost. End up.
本発明は、上述の点に鑑みてなされたものであり、センス素子やセンス抵抗を設けることなく簡素な構成でダイオード通電の有無を判定することが可能な半導体装置の駆動制御装置を提供することを目的とする。 The present invention has been made in view of the above points, and provides a drive control device for a semiconductor device capable of determining the presence or absence of diode energization with a simple configuration without providing a sense element or a sense resistor. With the goal.
上記の目的は、トランジスタとダイオードとが逆並列に接続される半導体装置の駆動制御装置であって、前記トランジスタのゲートに生じているゲート電圧をモニタするゲート電圧モニタ手段と、前記ゲート電圧モニタ手段によりモニタした前記ゲート電圧の波形に基づいて、ミラー効果が生ずるか否かを判別するミラー効果有無判別手段と、前記ミラー効果有無判別手段により判別されるミラー効果の有無に応じて、前記ダイオードが通電しているか否かを判定する通電判定手段と、を備える半導体装置の駆動制御装置により達成される。 An object of the present invention is to provide a drive control device for a semiconductor device in which a transistor and a diode are connected in antiparallel, the gate voltage monitor means for monitoring the gate voltage generated at the gate of the transistor, and the gate voltage monitor means. Based on the waveform of the gate voltage monitored by, the mirror effect presence / absence determining means for determining whether or not a mirror effect is generated, and the diode according to the presence or absence of the mirror effect determined by the mirror effect presence / absence determining means The present invention is achieved by a drive control device for a semiconductor device comprising: an energization determining unit that determines whether or not energization is performed.
本発明によれば、センス素子やセンス抵抗を設けることなく簡素な構成でダイオード通電の有無を判定することができる。 According to the present invention, it is possible to determine whether or not a diode is energized with a simple configuration without providing a sense element or a sense resistor.
以下、図面を用いて、本発明に係る半導体装置の駆動制御装置の保護装置の具体的な実施の形態について説明する。 Hereinafter, specific embodiments of a protection device for a drive control device of a semiconductor device according to the present invention will be described with reference to the drawings.
図１は、本発明の一実施例である半導体装置１０の駆動制御装置２０の構成図を示す。本実施例の半導体装置１０は、例えば、電気自動車やハイブリッド自動車に搭載されて、電気負荷である駆動源としての三相モータとバッテリなどの直流電源との間で電圧変換を行うインバータモジュールなどの電力変換装置である。
FIG. 1 shows a configuration diagram of a
半導体装置１０は、パワースイッチング素子１２を備えている。パワースイッチング素子１２は、例えば、上記の三相モータに対応した上下アームを構成する素子である。パワースイッチング素子１２は、パワートランジスタである逆導通型ＩＧＢＴ素子やダイオード内蔵ＩＧＢＴ素子であって、ＩＧＢＴ部１４と、ダイオード部１６と、からなる。これらのＩＧＢＴ部１４とダイオード部１６とは、同一の半導体基板に形成されており、互いに逆並列に接続されている。尚、パワースイッチング素子１２のパワートランジスタは、ＩＧＢＴ部１４以外のＭＯＳＦＥＴなどのパワー素子であってもよい。
The
ＩＧＢＴ部１４は、一端が負荷に接続された、上記の如き電圧変換を行うべくオン／オフにスイッチング駆動される素子である。また、ダイオード部１６は、ＩＧＢＴ部１４のコレクタ−エミッタ間に接続された、ＩＧＢＴ部１４に流れる負荷電流を転流させる逆並列ダイオードである。ダイオード部１６は、そのアノードがＩＧＢＴ部１４のエミッタに接続されかつそのカソードがＩＧＢＴ部１４のコレクタに接続された構成を有している。ダイオード部１６は、ＩＧＢＴ部１４での電流の流れとは逆向きの電流の流れ、すなわち、ＩＢＧＴ部１４のエミッタ側からコレクタ側への電流の流れを許容する。以下、ＩＧＢＴ部１４に流れる電流の大きさをＩｃとし、また、ダイオード部１６に流れる電流の大きさをＩｄｉとする。
The
駆動制御装置２０は、パワースイッチング素子１２（具体的には、ＩＧＢＴ部１４）のオン／オフを制御する電子制御ユニットである。駆動制御装置２０は、マイクロコンピュータ（以下、マイコンと称す）２２を主体に構成されている。マイコン２２は、予め定められた条件に従って駆動信号Ｓｉｎを出力する処理を行い、具体的には、ＩＧＢＴ部１４をオンすべきタイミングでオンの駆動信号Ｓｉｎを生成して出力し、また、ＩＧＢＴ部１４をオフすべきタイミングでオフの駆動信号Ｓｉｎを生成して出力する。
The
駆動制御装置２０は、また、ゲート駆動回路２４と、ゲートモニタ回路２６と、ミラー効果判定回路２８と、クロック３０と、オンオフ判定回路３２と、を備えている。ゲート駆動回路２４の出力側は、ゲート抵抗３４を介してＩＧＢＴ部１４のゲートに接続されている。ゲート駆動回路２４は、マイコン２２からの駆動信号Ｓｉｎに従ってＩＧＢＴ部１４のゲートに印加する印加電圧Ｖｍを生成して出力する回路である。ＩＧＢＴ部１４は、ゲート駆動回路２４から供給される印加電圧Ｖｍに従ってオン／オフされる。
The
ゲートモニタ回路２６は、ＩＧＢＴ部１４のゲートに生じているゲート電圧Ｖｇｅをモニタする回路である。ゲートモニタ回路２６の出力側は、ミラー効果判定回路２８に接続されている。ゲートモニタ回路２６は、モニタしたゲート電圧Ｖｇｅをミラー効果判定回路２８に向けて供給する。ミラー効果判定回路２８は、後に詳述する如く、ゲートモニタ回路２６から供給されるゲート電圧Ｖｇｅの時間波形に基づいて、パワースイッチング素子１２にミラー効果が生ずるか否かを判別する回路である。
The
尚、上記のミラー効果とは、ＩＧＢＴ部１４のコレクタ−ゲート間に寄生する容量に起因して、そのＩＧＢＴ部１４のオン／オフの切り替え時に一時的にゲート電圧ＶｇｅがＬｏ値（ゼロ）とＨｉ値との間の略一定値に維持される現象のことであって、ダイオード部１６が通電していないときに生ずる。また、以下、ミラー効果が生じているときのゲート電圧Ｖｇｅをミラー電圧Ｖｍｒと称す。
Note that the above-mentioned mirror effect is caused by a parasitic capacitance between the collector and gate of the
オンオフ判定回路３２は、マイコン２２とゲート駆動回路２４との間に介在されている。オンオフ判定回路３２は、ゲート駆動回路２４に印加電圧Ｖｍを生成させるうえでそのゲート駆動回路２４に対してＩＧＢＴ部１４のオン／オフ指令を行う回路である。オンオフ判定回路３２には、マイコン２２の出力側、ミラー効果判定回路２８の出力側、及びクロック３０の出力側が接続されている。クロック３０は、周期的にクロック信号を出力する回路である。
The on / off
オンオフ判定回路３２は、マイコン２２からの駆動信号Ｓｉｎ、ミラー効果判定回路２８によるミラー効果有無の判別結果、及びクロック３０からのクロック信号（クロックタイミング）に基づいて、ゲート駆動回路２４に対して供給すべきＩＧＢＴ部１４のオン／オフを指令する指令信号を生成して出力する。ゲート駆動回路２４は、マイコン２２からの駆動信号Ｓｉｎ（正確には、オンオフ判定回路３２からの指令信号）に従ってＩＧＢＴ部１４のゲートに印加する印加電圧Ｖｍを生成して出力する。
The on / off
駆動制御装置２０は、半導体装置１０であるインバータモジュールを構成する上アーム素子のＩＧＢＴ部１４と下アーム素子のＩＧＢＴ部１４とを交互にオン／オフさせつつ三相の上下アームの位相を１２０°ずつずらすことにより、直流電源側の直流電圧と三相モータ側の交流電圧との間で電力変換を行う。
The
次に、図２及び図３を参照して、本実施例の半導体装置１０の駆動制御装置２０の動作について説明する。図２は、本実施例の駆動制御装置２０においてＩＧＢＴ部１４がターンオンによって通電された後の動作タイムチャートを示す。また、図３は、本実施例の駆動制御装置２０においてダイオード部１６の通電中にＩＧＢＴ部１４がターンオンされるときの動作タイムチャートを示す。
Next, the operation of the
ところで、逆導通型ＩＧＢＴ素子或いはダイオード内蔵ＩＧＢＴ素子であるパワースイッチング素子１２では、ＩＧＢＴ部１４のゲートに入力されるゲート信号のオン時に、内蔵するダイオード部１６の順方向電圧ＶＦが増大するゲート干渉が発生する。このため、ダイオード部１６が通電しているときにＩＧＢＴ部１４がターンオンされると、ダイオード部１６での損失が増大してしまう。従って、ＩＧＢＴ部１４のオン時にダイオード部１６が通電しているか否かを判定して、ＩＧＢＴ部１４のオン時にダイオード部１６が通電中であるときはそのＩＧＢＴ部１４をオフさせることが効率的である。
By the way, in the
一方、ＩＧＢＴ部１４のオン時にダイオード部１６が通電中であるか否かの判定を行ううえでは、ダイオードに流れる電流を検出するためのセンス素子及びセンス抵抗を設けることが考えられる。しかしながら、かかる構成では、ダイオードに流れる電流を検出するためのセンス素子及びセンス抵抗を別途設けることが必要であるので、コストアップが招来してしまう。
On the other hand, in order to determine whether or not the
そこで、本実施例においては、ＩＧＢＴ部１４のオン時にダイオード部１６が通電中であるか否かの判定を、センス素子及びセンス抵抗を設けることなく簡素な構成で実現することとしている。以下、本実施例の特徴部について説明する。
Therefore, in this embodiment, it is assumed that the determination of whether or not the
本実施例において、オンオフ判定回路３２は、マイコン２２からの駆動信号Ｓｉｎに従って、ゲート駆動回路２４に対して供給すべきＩＧＢＴ部１４のオン／オフを指令する指令信号を生成する。具体的には、オンオフ判定回路３２は、マイコン２２からの駆動信号Ｓｉｎがオフであるときは、ＩＧＢＴ部１４のターンオフを指令するオフ指令信号を生成してゲート駆動回路２４に対して供給する。ゲート駆動回路２４は、オンオフ判定回路３２からオフ指令信号を受信したときは、ＩＧＢＴ部１４のゲートに印加すべき印加電圧Ｖｍを所定のＬｏ値に設定して出力する。ゲート駆動回路２４がＬｏ値の印加電圧ＶｍをＩＧＢＴ部１４のゲートに向けて出力すると、ＩＧＢＴ部１４のゲートに生ずるゲート電圧Ｖｇｅが略ゼロとなり、ＩＧＢＴ部１４がオフする。
In this embodiment, the on / off
また、オンオフ判定回路３２は、マイコン２２からの駆動信号Ｓｉｎがオフからオンへ切り替わったと判定したときは、ＩＧＢＴ部１４のターンオンを指令するオン指令信号を生成してゲート駆動回路２４に対して供給する。ゲート駆動回路２４は、オンオフ判定回路３２からオン指令信号を受信したときは、ＩＧＢＴ部１４のゲートに印加すべき印加電圧Ｖｍを所定のＨｉ値に設定して出力する。ゲート駆動回路２４がＨｉ値の印加電圧ＶｍをＩＧＢＴ部１４のゲートに向けて出力すると、ＩＧＢＴ部１４のゲートに生ずるゲート電圧Ｖｇｅが徐々に上昇する。
Further, when the on / off
ＩＧＢＴ部１４がオフからオンへ切り替わる過程すなわちゲート電圧Ｖｇｅが上昇する過程において、ダイオード部１６が通電されているときは、ＩＧＢＴ部１４のコレクタ−エミッタ間電圧が略ゼロであり、ＩＧＢＴ部１４のオン／オフの切り替え前後でコレクタ電圧Ｖｃｅがほとんど変化しないので、ＩＧＢＴ部１４のオン／オフの切り替え時に一時的にゲート電圧Ｖｇｅが略一定値に維持されるミラー効果は生じない。一方、上記のゲート電圧Ｖｇｅが上昇する過程において、ダイオード部１６が通電されていないときは、ＩＧＢＴ部１４のコレクタ−エミッタ間電圧がゼロに向けて低下するので、上記のミラー効果が生ずる。
When the
そこで、本実施例において、ＩＧＢＴ部１４をオフからオンへ切り替えるべく、マイコン２２からの駆動信号Ｓｉｎがオフからオンへ切り替わってゲート駆動回路２４から出力される印加電圧Ｖｍが所定のＨｉ値に上げられると、以後、ゲートモニタ回路２６は、ＩＧＢＴ部１４のゲートに生じているゲート電圧Ｖｇｅをモニタし、そのモニタしたゲート電圧Ｖｇｅをミラー効果判定回路２８に向けて供給する。
Therefore, in this embodiment, in order to switch the
ミラー効果判定回路２８は、ゲートモニタ回路２６から供給されるゲート電圧Ｖｇｅの時間波形に基づいて、パワースイッチング素子１２にミラー効果が生ずるか否かを判別する。具体的には、印加電圧Ｖｍが所定のＨｉ値に上げられた後の所定時間Ａ内に、ゲート電圧Ｖｇｅが略一定値に維持される期間ａがあるか否かを判別して、ミラー効果の有無を判別する。
Based on the time waveform of the gate voltage Vge supplied from the
尚、この「ゲート電圧Ｖｇｅが略一定値に維持される」とは、印加電圧Ｖｍが所定のＬｏ値（例えば、略ゼロ）から所定のＨｉ値に上げられることでゲート電圧Ｖｇｅが時間経過に伴って上昇する通常の傾きよりも小さな傾きが生じていることを表したものであって、ゲート電圧Ｖｇｅがほとんど時間変化しない状態のことである。また、「所定時間Ａ」とは、印加電圧Ｖｍが所定のＬｏ値から所定のＨｉ値に上げられることでゲート電圧Ｖｇｅが時間経過に伴って略ゼロからミラー電圧Ｖｍｒまで上昇するのに要する通常の時間に設定されていればよい。また、「期間ａ」は、印加電圧Ｖｍが所定のＨｉ値に上げられているにもかかわらずゲート電圧Ｖｇｅがほとんど時間変化しないことを検出できる時間長さであればよい。 Note that “the gate voltage Vge is maintained at a substantially constant value” means that the applied voltage Vm is increased from a predetermined Lo value (for example, approximately zero) to a predetermined Hi value, so that the gate voltage Vge elapses over time. This indicates that a slope smaller than the normal slope that rises along with it is generated, and the gate voltage Vge hardly changes over time. The “predetermined time A” is a normal time required for the gate voltage Vge to increase from substantially zero to the mirror voltage Vmr as time passes by increasing the applied voltage Vm from a predetermined Lo value to a predetermined Hi value. It is sufficient that the time is set. Further, the “period a” may be a time length that can detect that the gate voltage Vge hardly changes with time even though the applied voltage Vm is raised to a predetermined Hi value.
ミラー効果判定回路２８は、上記の所定時間Ａ内にゲート電圧Ｖｇｅが略一定値に維持される期間ａがあると判別する場合は、パワースイッチング素子１２にミラー効果が生じたと判別する。一方、上記の所定時間Ａ内に上記の期間ａがないと判別する場合は、パワースイッチング素子１２にミラー効果が生じないと判別する。ミラー効果判定回路２８は、そのミラー効果の有無判別の結果をオンオフ判定回路３２に供給する。
When determining that there is a period a during which the gate voltage Vge is maintained at a substantially constant value within the predetermined time A, the mirror
オンオフ判定回路３２は、マイコン２２からの駆動信号Ｓｉｎがオフからオンへ切り替わったと判定することによりオン指令信号をゲート駆動回路２４に対して供給してゲート電圧Ｖｇｅを上昇させた結果として、ミラー効果判定回路２８により所定時間Ａ内に期間ａがあることでミラー効果が生じたと判別された場合は、ダイオード部１６が通電していないすなわちＩＧＢＴ部１４が通電しつつあると判定すると共に、以後もゲート駆動回路２４に対するオン指令信号の供給を継続する。この場合には、ゲート駆動回路２４がＩＧＢＴ部１４のゲートに印加すべき印加電圧Ｖｍを所定のＨｉ値に維持しつつ出力するので、ＩＧＢＴ部１４のゲートに生ずるゲート電圧Ｖｇｅがミラー電圧Ｖｍｒに維持された後に所望の値まで徐々に上昇し、その結果として、ＩＧＢＴ部１４がオンして通電する。
The on / off
一方、オンオフ判定回路３２は、マイコン２２からの駆動信号Ｓｉｎがオフからオンへ切り替わったと判定することによりオン指令信号をゲート駆動回路２４に対して供給してゲート電圧Ｖｇｅを上昇させた結果として、ミラー効果判定回路２８により所定時間Ａ内に期間ａが無くてミラー効果が生じないと判別された場合は、ダイオード部１６が通電していると判定すると共に、その所定時間Ａの経過後、ＩＧＢＴ部１４をオフすべく、ＩＧＢＴ部１４のターンオフを指令するオフ指令信号を生成してゲート駆動回路２４に対して供給する。この場合には、ゲート駆動回路２４がオンオフ判定回路３２からのオフ指令信号に従ってＩＧＢＴ部１４のゲートに印加すべき印加電圧Ｖｍを所定のＬｏ値に設定して出力するので、上記のゲート電圧Ｖｇｅが徐々に降下して最終的にはゼロとなり、ＩＧＢＴ部１４がオフする。
On the other hand, the on / off
また、本実施例において、オンオフ判定回路３２は、マイコン２２からの駆動信号Ｓｉｎがオフからオンへ切り替わったときにゲート駆動回路２４に対してオン指令信号を供給してＩＧＢＴ部１４への印加電圧Ｖｍを所定のＨｉ値に上げゲート電圧Ｖｇｅを上昇させた結果としてミラー効果が生ずると判別され、かつ、その後にゲート駆動回路２４に対するオン指令信号の供給の継続によりゲート電圧Ｖｇｅを更に所望の値まで上昇させた後、所定時間間隔Ｔ１で間欠的に、ゲート駆動回路２４に対してオフ指令信号を供給してＩＧＢＴ部１４への印加電圧Ｖｍを所定のＬｏ値に下げ、ＩＧＢＴ部１４の通電有無及びダイオード１６の通電有無を確認する。
In this embodiment, the on / off
すなわち、オンオフ判定回路３２は、マイコン２２からの駆動信号Ｓｉｎがオンでありかつオン指令信号をゲート駆動回路２４に対して供給してゲート電圧Ｖｇｅを所望の値まで上昇させた後、クロック３０から周期的に供給されるクロック信号に従って、所定時間間隔Ｔ１で間欠的に、ＩＧＢＴ部１４のターンオフを指令するオフ指令信号を生成してゲート駆動回路２４に対して供給する。ゲート駆動回路２４は、オンオフ判定回路３２からオフ指令信号を受信したときは、ＩＧＢＴ部１４のゲートに印加すべき印加電圧Ｖｍを所定のＬｏ値に設定して出力する。ゲート駆動回路２４がＬｏ値の印加電圧ＶｍをＩＧＢＴ部１４のゲートに向けて出力すると、ＩＧＢＴ部１４のゲートに生ずるゲート電圧Ｖｇｅが徐々に降下する。
That is, the on / off
ゲート電圧Ｖｇｅが降下する過程において、ダイオード部１６が通電していないときすなわちＩＧＢＴ部１４が通電しているときは、そのゲート電圧Ｖｇｅの降下に追従してコレクタ電圧Ｖｃｅが上昇するので、上記のミラー効果が生ずる。一方、上記のゲート電圧Ｖｇｅが下降する過程において、ダイオード部１６が通電しているときは、そのゲート電圧Ｖｇｅが下降してもコレクタ電圧Ｖｃｅがほとんど変化しないので、上記のミラー効果は生じない。
In the process of decreasing the gate voltage Vge, when the
そこで、本実施例において、駆動信号Ｓｉｎがオンでありかつゲート電圧Ｖｇｅが所望の値まで上昇された後、ゲート駆動回路２４から出力される印加電圧Ｖｍが所定のＬｏ値に下げられると、以後、ゲートモニタ回路２６は、ＩＧＢＴ部１４のゲートに生じているゲート電圧Ｖｇｅをモニタし、そのモニタしたゲート電圧Ｖｇｅをミラー効果判定回路２８に向けて供給する。
Therefore, in this embodiment, after the drive signal Sin is on and the gate voltage Vge is raised to a desired value, the applied voltage Vm output from the
ミラー効果判定回路２８は、ゲートモニタ回路２６から供給されるゲート電圧Ｖｇｅの時間波形に基づいて、パワースイッチング素子１２にミラー効果が生ずるか否かを判別する。具体的には、印加電圧Ｖｍが所定のＬｏ値に下げられた後の所定時間Ｂ内に、ゲート電圧Ｖｇｅが略一定値に維持される期間ｂがあるか否かを判別して、ミラー効果の有無を判別する。
Based on the time waveform of the gate voltage Vge supplied from the
尚、この「ゲート電圧Ｖｇｅが略一定値に維持される」とは、印加電圧Ｖｍが所定のＨｉ値から所定のＬｏ値に下げられることでゲート電圧Ｖｇｅが時間経過に伴って降下する通常の傾きよりも小さな傾きが生じていることを表したものであって、ゲート電圧Ｖｇｅがほとんど時間変化しない状態のことである。また、「所定時間Ｂ」とは、印加電圧Ｖｍが所定のＨｉ値から所定のＬｏ値に下げられることでゲート電圧Ｖｇｅが時間経過に伴って所望の値からミラー電圧Ｖｍｒまで降下するのに要する通常の時間に設定されていればよい。また、「期間ｂ」は、印加電圧Ｖｍが所定のＬｏ値に下げられているにもかかわらずゲート電圧Ｖｇｅがほとんど時間変化しないことを検出できる時間長さであればよい。 Note that “the gate voltage Vge is maintained at a substantially constant value” means that the gate voltage Vge drops with time as the applied voltage Vm is lowered from a predetermined Hi value to a predetermined Lo value. This indicates that a slope smaller than the slope is generated, and the gate voltage Vge hardly changes with time. Further, the “predetermined time B” is required for the gate voltage Vge to drop from the desired value to the mirror voltage Vmr as time passes by the applied voltage Vm being lowered from a predetermined Hi value to a predetermined Lo value. What is necessary is just to set to normal time. Further, the “period b” may be a time length that can detect that the gate voltage Vge hardly changes with time even though the applied voltage Vm is lowered to a predetermined Lo value.
ミラー効果判定回路２８は、上記の所定時間Ｂ内にゲート電圧Ｖｇｅが略一定値に維持される期間ｂがあると判別する場合は、パワースイッチング素子１２にミラー効果が生じたと判別する。一方、上記の所定時間Ｂ内に上記の期間ｂがないと判別する場合は、パワースイッチング素子１２にミラー効果が生じないと判別する。ミラー効果判定回路２８は、そのミラー効果の有無判別の結果をオンオフ判定回路３２に供給する。
When determining that there is a period b during which the gate voltage Vge is maintained at a substantially constant value within the predetermined time B, the mirror
オンオフ判定回路３２は、マイコン２２からの駆動信号Ｓｉｎがオンでありかつオン指令信号をゲート駆動回路２４に対して供給してゲート電圧Ｖｇｅを所望の値まで上昇させた後、クロック３０からのクロック信号に従ってオフ指令信号をゲート駆動回路２４に対して供給してゲート電圧Ｖｇｅを降下させた結果として、ミラー効果判定回路２８により所定時間Ｂ内に期間ｂがあることでミラー効果が生じたと判別された場合は、ダイオード部１６が通電していないすなわちＩＧＢＴ部１４が通電していると判定すると共に、その通電判定後、ＩＧＢＴ部１４のターンオンを指令するオン指令信号を生成してゲート駆動回路２４に対して供給する。この場合には、ゲート駆動回路２４がオンオフ判定回路３２からのオン指令信号に従ってＩＧＢＴ部１４のゲートに印加すべき印加電圧Ｖｍを所定のＨｉ値に設定して出力するので、上記のゲート電圧Ｖｇｅがミラー電圧Ｖｍｒから所望の値まで徐々に上昇する。
The on / off
以後、オンオフ判定回路３２は、ＩＧＢＴ部１４が通電していると判定する限り、所定時間間隔Ｔ１で間欠的に、オフ指令信号をゲート駆動回路２４に対して供給してＩＧＢＴ部１４に対する印加電圧Ｖｍを所定のＨｉ値から下げる処理を繰り返し、そのＩＧＢＴ部１４の通電有無を確認する。
Thereafter, the ON /
一方、オンオフ判定回路３２は、マイコン２２からの駆動信号Ｓｉｎがオンでありかつオン指令信号をゲート駆動回路２４に対して供給してゲート電圧Ｖｇｅを所望の値まで上昇させた後、クロック３０からのクロック信号に従ってオフ指令信号をゲート駆動回路２４に対して供給した結果として、ミラー効果判定回路２８により所定時間Ｂ内に期間ｂが無くてミラー効果が生じないと判別された場合は、ダイオード部１６が通電していると判定すると共に、以後もゲート駆動回路２４に対するオフ指令信号の供給を継続する。この場合には、ゲート駆動回路２４がＩＧＢＴ部１４のゲートに印加すべき印加電圧Ｖｍを所定のＬｏ値に維持しつつ出力するので、上記のゲート電圧Ｖｇｅが徐々に降下して最終的にゼロとなり、ＩＧＢＴ部１４がオフする。
On the other hand, the on / off
また、本実施例において、オンオフ判定回路３２は、マイコン２２からの駆動信号Ｓｉｎのオフからオンへの切り替え時及びその駆動信号Ｓｉｎのオン中、ミラー効果が発生しないと判別されてダイオード部１６が通電していると判定され、かつ、その後にゲート駆動回路２４に対するオフ指令信号の供給の継続によりゲート電圧Ｖｇｅを略ゼロまで降下させた後、所定時間間隔Ｔ２で間欠的に、ゲート駆動回路２４に対してオン指令信号を供給してＩＧＢＴ部１４への印加電圧Ｖｍを所定のＨｉ値に上げ、ＩＧＢＴ部１４の通電有無及びダイオード１６の通電有無を確認する。
Further, in the present embodiment, the on / off
すなわち、オンオフ判定回路３２は、マイコン２２からの駆動信号Ｓｉｎがオンでありかつオフ指令信号をゲート駆動回路２４に対して供給してゲート電圧Ｖｇｅを略ゼロまで降下させた後、クロック３０から周期的に供給されるクロック信号に従って、所定時間間隔Ｔ２で間欠的に、ＩＧＢＴ部１４のターンオンを指令するオン指令信号を生成してゲート駆動回路２４に対して供給する。ゲート駆動回路２４は、オンオフ判定回路３２からオン指令信号を受信したときは、ＩＧＢＴ部１４のゲートに印加すべき印加電圧Ｖｍを所定のＨｉ値に設定して出力する。ゲート駆動回路２４がＨｉ値の印加電圧ＶｍをＩＧＢＴ部１４のゲートに向けて出力すると、ＩＧＢＴ部１４のゲートに生ずるゲート電圧Ｖｇｅが徐々に上昇する。
That is, the on / off
駆動信号Ｓｉｎがオンでありかつゲート電圧Ｖｇｅが略ゼロまで降下された後、ゲート駆動回路２４から出力される印加電圧Ｖｍが所定のＨｉ値に上げられると、以後、ゲートモニタ回路２６は、ＩＧＢＴ部１４のゲートに生じているゲート電圧Ｖｇｅをモニタし、そのモニタしたゲート電圧Ｖｇｅをミラー効果判定回路２８に向けて供給する。ミラー効果判定回路２８は、ゲートモニタ回路２６から供給されるゲート電圧Ｖｇｅの時間波形に基づいて、パワースイッチング素子１２にミラー効果が生ずるか否かを判別する。具体的には、印加電圧Ｖｍが所定のＨｉ値に上げられた後の所定時間Ａ内に、ゲート電圧Ｖｇｅが略一定値に維持される期間ａがあるか否かを判別して、ミラー効果の有無を判別する。
After the drive signal Sin is on and the gate voltage Vge is lowered to substantially zero, the applied voltage Vm output from the
そして、ミラー効果判定回路２８は、上記の所定時間Ａ内に上記の期間ａがあると判別する場合は、パワースイッチング素子１２にミラー効果が生じたと判別する。一方、上記の所定時間Ａ内に上記の期間ａがないと判別する場合は、パワースイッチング素子１２にミラー効果が生じないと判別する。
If the mirror
オンオフ判定回路３２は、マイコン２２からの駆動信号Ｓｉｎがオンでありかつオフ指令信号をゲート駆動回路２４に対して供給してゲート電圧Ｖｇｅを略ゼロまで降下させた後、クロック３０からのクロック信号に従ってオン指令信号をゲート駆動回路２４に対して供給してゲート電圧Ｖｇｅを上昇させた結果として、ミラー効果判定回路２８によりミラー効果が生じたと判別された場合は、ダイオード部１６が通電していないすなわちＩＧＢＴ部１４が通電しつつあると判定すると共に、以後もゲート駆動回路２４に対するオン指令信号の供給を継続する。この場合には、ゲート駆動回路２４がＩＧＢＴ部１４のゲートに印加すべき印加電圧Ｖｍを所定のＨｉ値に維持しつつ出力するので、ＩＧＢＴ部１４のゲートに生ずるゲート電圧Ｖｇｅがミラー電圧Ｖｍｒに維持された後に所望の値まで徐々に上昇し、その結果として、ＩＧＢＴ部１４がオンして通電する。
The on / off
一方、オンオフ判定回路３２は、マイコン２２からの駆動信号Ｓｉｎがオンでありかつオフ指令信号をゲート駆動回路２４に対して供給してゲート電圧Ｖｇｅを略ゼロまで降下させた後、クロック３０からのクロック信号に従ってオン指令信号をゲート駆動回路２４に対して供給した結果として、ミラー効果判定回路２８によりミラー効果が生じないと判別された場合は、ダイオード部１６が通電していると判定すると共に、その所定時間Ａの経過後、ＩＧＢＴ部１４をオフすべく、ＩＧＢＴ部１４のターンオフを指令するオフ指令信号を生成してゲート駆動回路２４に対して供給する。この場合には、ゲート駆動回路２４がオンオフ判定回路３２からのオフ指令信号に従ってＩＧＢＴ部１４のゲートに印加すべき印加電圧Ｖｍを所定のＬｏ値に設定して出力するので、上記のゲート電圧Ｖｇｅが徐々に降下して最終的にはゼロとなる。
On the other hand, the on / off
以後、オンオフ判定回路３２は、ダイオード部１６が通電していると判定する限り、所定時間間隔Ｔ２で間欠的に、オン指令信号をゲート駆動回路２４に対して供給してＩＧＢＴ部１４に対する印加電圧Ｖｍを所定のＬｏ値から上げる処理を繰り返し、そのダイオード部１６の通電有無を確認する。
Thereafter, the ON /
このように、本実施例においては、マイコン２２からの駆動信号Ｓｉｎがオンである状態で、ＩＧＢＴ部１４に対する印加電圧Ｖｍを変化させたときのゲート電圧Ｖｇｅの時間波形に基づいて、パワートランジスタ素子１２にミラー効果が生ずるか否かを判別すると共に、そのミラー効果の有無判別の結果に基づいてＩＧＢＴ部１４の通電有無及びダイオード部１６の通電有無を判定する。
As described above, in this embodiment, the power transistor element is based on the time waveform of the gate voltage Vge when the applied voltage Vm to the
具体的には、駆動信号ＳｉｎがオンでありかつＨｉ値の印加電圧Ｖｍの印加によりＩＧＢＴ部１４がオンしている状況から印加電圧Ｖｍが下げられたときにゲート電圧Ｖｇｅが略一定値に維持される期間がある場合は、パワートランジスタ素子１２にミラー効果が生じたと判別して、ＩＧＢＴ部１４が通電していると判定する。
Specifically, the gate voltage Vge is maintained at a substantially constant value when the applied voltage Vm is lowered from the situation in which the drive signal Sin is turned on and the
また、駆動信号ＳｉｎがオンでありかつＨｉ値の印加電圧Ｖｍの印加によりＩＧＢＴ部１４がオンしている状況から印加電圧Ｖｍが下げられたときにゲート電圧Ｖｇｅが略一定値に維持される期間がない場合は、パワートランジスタ素子１２にミラー効果が生じないと判別して、ダイオード部１６が通電していると判定する。
In addition, the period during which the gate voltage Vge is maintained at a substantially constant value when the applied voltage Vm is lowered from the situation where the drive signal Sin is on and the
また、駆動信号ＳｉｎがオンでありかつＬｏ値の印加電圧Ｖｍの印加によりＩＧＢＴ部１４がオフしている状況から印加電圧Ｖｍが上げられたときにゲート電圧Ｖｇｅが略一定値に維持される期間がある場合は、パワートランジスタ素子１２にミラー効果が生じたと判別して、ＩＧＢＴ部１４が通電していると判定する。
In addition, the period during which the gate voltage Vge is maintained at a substantially constant value when the applied voltage Vm is raised from the situation where the drive signal Sin is on and the
また、駆動信号ＳｉｎがオンでありかつＬｏ値の印加電圧Ｖｍの印加によりＩＧＢＴ部１４がオフしている状況から印加電圧Ｖｍが上げられたときにゲート電圧Ｖｇｅが略一定値に維持される期間がない場合は、パワートランジスタ素子１２にミラー効果が生じないと判別して、ダイオード部１６が通電していると判定する。
In addition, the period during which the gate voltage Vge is maintained at a substantially constant value when the applied voltage Vm is raised from the situation where the drive signal Sin is on and the
従って、本実施例によれば、マイコン２２からの駆動信号Ｓｉｎがオンである状態で、ＩＧＢＴ部１４が通電しているか或いはダイオード部１６が通電しているか否かを判定するうえで、すなわち、パワートランジスタ素子１２の通電方向を判定するうえで、ダイオード部１６やＩＧＢＴ部１４などにセンス素子やセンス抵抗を設けることは不要であって、ＩＧＢＴ部１４に対する印加電圧Ｖｍを変化させたときのゲート電圧Ｖｇｅの時間波形を用いることとすれば十分である。
Therefore, according to this embodiment, in determining whether the
ミラー効果が生じていればＩＧＢＴ部１４が通電していると判定し、また、ミラー効果が生じていなければダイオード部１６が通電していると判定する。この点、本実施例によれば、通電判定のためのセンス素子やセンス抵抗を設けることなく簡素な構成で、ＩＧＢＴ部１４が通電しているか或いはダイオード部１６が通電しているかを判定することができるので、通電判定に起因してコストアップが招来するのを防止することができる。
If the mirror effect has occurred, it is determined that the
また、本実施例においては、ＩＧＢＴ部１４が通電していると判定されると、オン指令信号がゲート駆動回路２４に供給されて、ＩＧＢＴ部１４に対して印加される印加電圧Ｖｍが所定のＨｉ値に設定され、ゲート電圧Ｖｇｅがミラー電圧Ｖｍｒから所望の値まで上昇される。ゲート電圧Ｖｇｅが所望の値まで上げられれば、マイコン２２からの駆動信号ＳｉｎどおりにＩＧＢＴ部１４がオンされる。
In this embodiment, when it is determined that the
一方、ダイオード部１６が通電していると判定されると、オフ指令信号がゲート駆動回路２４に供給されて、ＩＧＢＴ部１４に対して印加される印加電圧Ｖｍが所定のＬｏ値に設定され、ゲート電圧Ｖｇｅがゼロまで降下される。ダイオード部１６の通電時にゲート電圧Ｖｇｅがゼロまで降下されれば、ＩＧＢＴ部１４がオフされる。従って、本実施例によれば、ダイオード部１６の通電中にＩＧＢＴ部１４がオンされても、その後直ちにＩＧＢＴ部１４がオフされるので、ダイオード部１６で生じる損失を低減することができると共に、また、パワースイッチング素子１２として高耐圧の素子を用いるのを不要とすることができる。
On the other hand, when it is determined that the
尚、上記の実施例においては、ＩＧＢＴ部１４が特許請求の範囲に記載した「トランジスタ」に、ダイオード部１６が特許請求の範囲に記載した「ダイオード」に、ゲートモニタ回路２６が特許請求の範囲に記載した「ゲート電圧モニタ手段」、「第１モニタ手段」、及び「第２モニタ手段」に、ミラー効果判定回路２８が特許請求の範囲に記載した「ミラー効果有無判別手段」、「第１有無判別手段」、及び「第２有無判別手段」に、オンオフ判定回路３２が特許請求の範囲に記載した「通電判定手段」、「第１通電判定手段」、「第２通電判定手段」、「第１印加電圧制御手段」、及び「第２印加電圧制御手段」に、所定時間Ａが特許請求の範囲に記載した「第２所定時間」に、所定時間Ｂが特許請求の範囲に記載した「第１所定時間」に、期間ａが特許請求の範囲に記載した「第２期間」に、期間ｂが特許請求の範囲に記載した「第１期間」に、所定時間間隔Ｔ１が特許請求の範囲に記載した「第１所定時間間隔」に、所定時間間隔Ｔ２が特許請求の範囲に記載した「第２所定時間間隔」に、それぞれ相当している。
In the above embodiment, the
ところで、上記の実施例において、半導体装置１０が、ＩＧＢＴ部１４と、ダイオード部１６と、からなるパワースイッチング素子１２を備えるものであるが、図４に示す如く、かかるパワースイッチング素子１２を備える半導体装置１００が、三相モータなどの電気負荷１０２とバッテリなどの直流電源Ｖとの間で電圧変換を行うインバータモジュールであってもよい。
Incidentally, in the above embodiment, the
すなわち、半導体装置１００は、直流電源Ｖの正側ＶＨと負側ＶＬとの間に直列接続された、上アーム素子であるパワースイッチング素子１２Ｈと、下アーム素子であるパワースイッチング素子１２Ｌと、を備えている。パワースイッチング素子１２Ｈとパワースイッチング素子１２Ｌとの接続端子には、電気負荷１０２が接続されている。パワースイッチング素子１２Ｈ，１２Ｌはそれぞれ、上記した実施例のパワースイッチング素子１２と同様の構成を有している。以下、パワースイッチング素子１２Ｈに係る構成については添え字「Ｈ」を付し、また、パワースイッチング素子１２Ｌに係る構成については添え字「Ｌ」を付す。
That is, the
パワースイッチング素子１２Ｈは、駆動制御装置２０Ｈによりオン／オフ制御される。また、パワースイッチング素子１２Ｌは、駆動制御装置２０Ｌによりオン／オフ制御される。駆動制御装置２０Ｈ，２０Ｌのゲート駆動回路２４Ｈ，２４Ｌは、共通のマイコン２２から供給される駆動信号ＳｉｎＨ，ＳｉｎＬに従って、ＩＧＢＴ部１４のゲートに印加する印加電圧ＶｍＨ，ＶｍＬを生成して出力する。マイコン２２は、駆動信号ＳｉｎＨ，ＳｉｎＬを、デッドタイムを設けつつ逆位相で交互にオン／オフさせる。
The
この変形例においては、例えば、パワースイッチング素子１２に対するマイコン２２からの駆動信号Ｓｉｎがオフからオンへ切り替わった後に、電気負荷１０２に流れる電流が反転する場合、すなわち、通電状態が一方のパワースイッチング素子１２のダイオード部１６が通電する状態から他方のパワースイッチング素子１２のダイオード部１６が通電する状態へ変化して一方のパワースイッチング素子１２のＩＧＢＴ部１４が通電することとなる場合にも、その電流反転前後で適切にＩＧＢＴ部１４が通電しているか或いはダイオード部１６が通電しているか否かを判定することができ、パワートランジスタ素子１２の通電方向すなわち電気負荷１０２での電流反転を速やかに判定することができる。
In this modification, for example, when the drive signal Sin from the
例えば図５に示す如く、ダイオード部１６Ｌの通電中にマイコン２２からの駆動信号ＳｉｎＬがオフからオンへ切り替わった場合は、その切り替わり後、ＩＧＢＴ部１４Ｌに対する印加電圧ＶｍＬがＬｏ値から上げられた際にゲート電圧ＶｇｅＬが略一定値に維持される期間がないので、ダイオード部１６Ｌが通電していると判定される。この場合は、そのダイオード部１６Ｌの通電判定後、ＩＧＢＴ部１４Ｌに対する印加電圧ＶｍＬがＬｏ値に下げられるので、ゲート電圧ＶｇｅＬがゼロまで降下されてダイオード部１６Ｌでの損失が低減される。
For example, as shown in FIG. 5, when the drive signal SinL from the
次に、駆動信号ＳｉｎＬのオン中に電気負荷１０２に流れる電流が反転して通電状態がダイオード部１６Ｌの通電状態からダイオード部１６Ｈの通電状態へ変化すると、ＩＧＢＴ部１４Ｌのコレクタ電圧Ｖｃｅが高くなるので、その通電状態変化後、クロック３０からのクロック信号に従ってＩＧＢＴ部１４Ｌに対する印加電圧ＶｍＬがＬｏ値から上げられた際にゲート電圧ＶｇｅＬが略一定値に維持される期間が生じ、ＩＧＢＴ部１４Ｌが通電していると判定される。この場合は、そのＩＧＢＴ部１４Ｌの通電判定後、ＩＧＢＴ部１４Ｌに対する印加電圧ＶｍＬが更にＨｉ値に向けて上げられるので、ゲート電圧ＶｇｅＬが所望の値まで上げられてＩＧＢＴ部１４Ｌがオンされる。
Next, when the current flowing through the
尚、ダイオード部１６Ｈの通電中にマイコン２２からの駆動信号ＳｉｎＨがオフからオンへ切り替わる場合も、上記と同様の処理が行われれば、駆動信号ＳｉｎＨのオン中に電気負荷１０２に流れる電流が反転しても、その電流反転前後でダイオード部１６Ｈが通電しているか或いはＩＧＢＴ部１４Ｈが通電しているかを適切に判定することができる。
Even when the drive signal SinH from the
また、上記の実施例においては、駆動信号Ｓｉｎのオン中、ＩＧＢＴ部１４が通電していると判定されている限り、所定時間間隔Ｔ１で間欠的に、ＩＧＢＴ部１４に対する印加電圧Ｖｍが所定のＨｉ値から下げられてそのＩＧＢＴ部１４の通電有無の判定が行われる。
In the above embodiment, as long as it is determined that the
しかし、ＩＧＢＴ部１４の通電中にその印加電圧Ｖｍが下げられると、パワースイッチング素子１２での損失が増大する。従って、ＩＧＢＴ部１４の通電中にパワースイッチング素子１２での損失増大を抑制するうえでは、上記の所定時間間隔Ｔ１を大きくしてＩＧＢＴ部１４に対する印加電圧Ｖｍを下げる頻度を少なくすることが有効である。一方、上記の所定時間間隔Ｔ１が大きくなると、パワースイッチング素子１２の通電方向の判定頻度が少なくなるので、電気負荷１０２での電流反転を速やかに判定することができなくなる問題が生ずる。
However, if the applied voltage Vm is lowered while the
そこで、ＩＧＢＴ部１４の通電中におけるパワースイッチング素子１２での損失増大を抑制しつつかつ電気負荷１０２での電流反転を速やかに判定すべく、上記の所定時間間隔Ｔ１をミラー電圧Ｖｍｒに応じて変更することとしてもよい。
Therefore, the predetermined time interval T1 is changed according to the mirror voltage Vmr in order to quickly determine the current reversal in the
ミラー電圧Ｖｍｒは、コレクタ電流Ｉｃに依存し、コレクタ電流Ｉｃが少ないほど低い。コレクタ電流Ｉｃが多くミラー電圧Ｖｍｒが高ければ、電気負荷１０２の電流が反転するタイミングは遠い一方、コレクタ電流Ｉｃが少なくミラー電圧Ｖｍｒが低ければ、電気負荷１０２の電流が反転するタイミングが近くなる。従って、上記の所定時間間隔Ｔ１を、ミラー電圧Ｖｍｒが高いほど大きくしかつミラー電圧Ｖｍｒが低いほど小さくすることとするのが有効である。
The mirror voltage Vmr depends on the collector current Ic, and is lower as the collector current Ic is smaller. If the collector current Ic is large and the mirror voltage Vmr is high, the timing of reversing the current of the
この変形例においては、図６に示す如く、ゲートモニタ回路２６が、モニタしたゲート電圧Ｖｇｅを、ミラー効果判定回路２８に向けて供給すると共に、周期的にクロック信号を出力する周期変更機能付きのクロック２００に向けて供給する。クロック２００は、ゲートモニタ回路２６からのゲート電圧Ｖｇｅに基づいて上記の所定時間間隔Ｔ１を設定して、その設定した所定時間間隔Ｔ１でクロック信号をオンオフ判定回路３２へ向けて供給する。
In this modified example, as shown in FIG. 6, the
かかる変形例によれば、ミラー電圧Ｖｍｒが高いほど上記の所定時間間隔Ｔ１が大きくなるので、ＩＧＢＴ部１４の通電中におけるパワースイッチング素子１２での損失増大を抑制することが可能になると共に、ミラー電圧Ｖｍｒが低いほど上記の所定時間間隔Ｔ１が小さくなるので、電気負荷１０２での電流反転を速やかに判定することが可能になる。
According to such a modified example, as the mirror voltage Vmr is higher, the predetermined time interval T1 is larger. Therefore, it is possible to suppress an increase in loss in the
例えば図７に示す如く、マイコン２２からの駆動信号ＳｉｎＬがオフからオンへ切り替わった後にコレクタ電流Ｉｃが徐々に下がっていくと、ミラー電圧Ｖｍｒが徐々に低下するので、上記の所定時間間隔Ｔ１がＴ１０→Ｔ１１→Ｔ１２へ順に小さくなって通電判定の頻度が高くなる。
For example, as shown in FIG. 7, if the collector current Ic gradually decreases after the drive signal SinL from the
尚、この変形例においては、クロック２００がゲートモニタ回路２６からのゲート電圧Ｖｇｅの大きさに応じて上記の所定時間間隔Ｔ１を変更することが特許請求の範囲に記載した「第１所定時間変更手段」に相当する。
In this modification, the
１０ 半導体装置
１２ パワースイッチング素子
１４ ＩＧＢＴ部
１６ ダイオード部
２０ 駆動制御装置
２４ ゲート駆動回路
２６ ゲートモニタ回路
２８ ミラー効果判定回路
３０ クロック
３２ オンオフ判定回路
DESCRIPTION OF
Claims (10)
前記トランジスタのゲートに生じているゲート電圧をモニタするゲート電圧モニタ手段と、
前記ゲート電圧モニタ手段によりモニタした前記ゲート電圧の波形に基づいて、ミラー効果が生ずるか否かを判別するミラー効果有無判別手段と、
前記ミラー効果有無判別手段により判別されるミラー効果の有無に応じて、前記ダイオードが通電しているか否かを判定する通電判定手段と、
を備えることを特徴とする半導体装置の駆動制御装置。 A drive control device for a semiconductor device in which a transistor and a diode are connected in antiparallel,
Gate voltage monitoring means for monitoring a gate voltage generated at the gate of the transistor;
Based on the waveform of the gate voltage monitored by the gate voltage monitoring means, a mirror effect presence / absence judging means for judging whether or not a mirror effect occurs,
Energization determining means for determining whether or not the diode is energized according to the presence or absence of the mirror effect determined by the mirror effect presence / absence determining means;
A drive control device for a semiconductor device, comprising:
前記通電判定手段は、前記第１所定時間内に前記第１期間があると判別される場合にミラー効果が生じたとして前記ダイオードが通電していないと判定し、また、前記第１所定時間内に前記第１期間がないと判別される場合にミラー効果が生じないとして前記ダイオードが通電していると判定する第１通電判定手段を有することを特徴とする請求項２記載の半導体装置の駆動制御装置。 The mirror effect presence / absence determining means is configured such that the gate voltage monitored by the first monitoring means exceeds zero within a first predetermined time after the applied voltage is lowered from a state where the transistor is turned on. A first presence / absence determining means for determining whether or not there is a first period maintained at a constant value;
The energization determining means determines that the diode is not energized as having a mirror effect when it is determined that the first period is within the first predetermined time, and is within the first predetermined time. 3. The driving of a semiconductor device according to claim 2, further comprising: a first energization determining unit that determines that the diode is energized when a mirror effect does not occur when it is determined that the first period does not exist. Control device.
前記通電判定手段は、前記第２所定時間内に前記第２期間があると判別される場合にミラー効果が生じたとして前記ダイオードが通電していないと判定し、また、前記第２所定時間内に前記第２期間がないと判別される場合にミラー効果が生じないとして前記ダイオードが通電していると判定する第２通電判定手段を有することを特徴とする請求項７記載の半導体装置の駆動制御装置。 The mirror effect presence / absence determining means is configured such that the gate voltage monitored by the second monitoring means falls below a desired voltage within a second predetermined time after the applied voltage is raised from the state where the transistor is turned off. A second presence / absence determining means for determining whether there is a second period maintained at a substantially constant value;
The energization determining means determines that the diode is not energized as having a mirror effect when it is determined that the second period is within the second predetermined time, and is within the second predetermined time. 8. The driving of a semiconductor device according to claim 7, further comprising: a second energization determining unit that determines that the diode is energized because no mirror effect occurs when it is determined that the second period does not exist. Control device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013218665A JP6024641B2 (en) | 2013-10-21 | 2013-10-21 | Drive control device for semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013218665A JP6024641B2 (en) | 2013-10-21 | 2013-10-21 | Drive control device for semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015082702A true JP2015082702A (en) | 2015-04-27 |
| JP6024641B2 JP6024641B2 (en) | 2016-11-16 |
Family
ID=53013119
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013218665A Active JP6024641B2 (en) | 2013-10-21 | 2013-10-21 | Drive control device for semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6024641B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101794455B1 (en) | 2016-08-09 | 2017-11-07 | 공주대학교 산학협력단 | Gate driveing circuit for the semiconductor switch in the DC power distribution |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007329748A (en) * | 2006-06-08 | 2007-12-20 | Toyota Motor Corp | Switching element controller |
| US20090057832A1 (en) * | 2007-09-05 | 2009-03-05 | Denso Corporation | Semiconductor device having diode-built-in IGBT and semiconductor device having diode-built-in DMOS |
| JP2009268054A (en) * | 2007-09-05 | 2009-11-12 | Denso Corp | Semiconductor device |
| JP2009273071A (en) * | 2008-05-12 | 2009-11-19 | Hitachi Ltd | Device and method of driving semiconductor device |
| US20120242376A1 (en) * | 2011-03-24 | 2012-09-27 | Denso Corporation | Load drive apparatus and semiconductor switching device drive apparatus |
| JP2012204985A (en) * | 2011-03-24 | 2012-10-22 | Denso Corp | Load drive device |
| JP2014166085A (en) * | 2013-02-27 | 2014-09-08 | Aisin Seiki Co Ltd | Gate drive circuit and motor drive circuit |
| JP2014216932A (en) * | 2013-04-26 | 2014-11-17 | トヨタ自動車株式会社 | Drive device and method of controlling switching circuit |
-
2013
- 2013-10-21 JP JP2013218665A patent/JP6024641B2/en active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007329748A (en) * | 2006-06-08 | 2007-12-20 | Toyota Motor Corp | Switching element controller |
| US20090057832A1 (en) * | 2007-09-05 | 2009-03-05 | Denso Corporation | Semiconductor device having diode-built-in IGBT and semiconductor device having diode-built-in DMOS |
| JP2009268054A (en) * | 2007-09-05 | 2009-11-12 | Denso Corp | Semiconductor device |
| JP2009273071A (en) * | 2008-05-12 | 2009-11-19 | Hitachi Ltd | Device and method of driving semiconductor device |
| US20120242376A1 (en) * | 2011-03-24 | 2012-09-27 | Denso Corporation | Load drive apparatus and semiconductor switching device drive apparatus |
| JP2012204985A (en) * | 2011-03-24 | 2012-10-22 | Denso Corp | Load drive device |
| JP2014166085A (en) * | 2013-02-27 | 2014-09-08 | Aisin Seiki Co Ltd | Gate drive circuit and motor drive circuit |
| JP2014216932A (en) * | 2013-04-26 | 2014-11-17 | トヨタ自動車株式会社 | Drive device and method of controlling switching circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101794455B1 (en) | 2016-08-09 | 2017-11-07 | 공주대학교 산학협력단 | Gate driveing circuit for the semiconductor switch in the DC power distribution |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6024641B2 (en) | 2016-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3021486B1 (en) | System and method for driving a power switch | |
| US10038380B2 (en) | Apparatus for controlling insulating gate-type semiconductor element, and power conversion apparatus using apparatus for controlling insulating gate-type semiconductor element | |
| JP4432215B2 (en) | Semiconductor switching element gate drive circuit | |
| US10511218B2 (en) | Gate drive circuit, that supplies power to a gate of a semiconductor switching element, and carries out a driving on and off of the gate | |
| JP5141049B2 (en) | Gate voltage control circuit and gate voltage control method | |
| JP6351736B2 (en) | Short-circuit protection circuit for self-extinguishing semiconductor devices | |
| TWI574018B (en) | Semiconductor device and control method of the same | |
| CN113765341B (en) | Driver, motor driving circuit and power system | |
| JP2016135070A (en) | Control apparatus | |
| US8760200B2 (en) | Gate driving apparatus | |
| US9419508B2 (en) | Driving apparatus for driving switching elements of power conversion circuit | |
| JP2021182857A (en) | Switch assembly including bi-directional double-base bipolar junction transistor, and method for operating the same | |
| JP5298557B2 (en) | Voltage-driven semiconductor device gate drive device | |
| JP2006324794A (en) | Driver for voltage-driven semiconductor element | |
| JP6024641B2 (en) | Drive control device for semiconductor device | |
| JP2015019489A (en) | Drive controller | |
| JP2019024312A (en) | Control device | |
| JP2013098336A (en) | Gate drive circuit | |
| JP2017228912A (en) | Semiconductor device | |
| JP6969480B2 (en) | Power converter | |
| JP2009278704A (en) | Gate drive of voltage-driven semiconductor device | |
| US10454467B2 (en) | Control device for transistors | |
| JP3744498B2 (en) | Power conversion device and electric system using the same | |
| JP2015027147A (en) | Inverter device | |
| JP5917356B2 (en) | Switching device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151217 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160831 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160913 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160926 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6024641 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |