JP2017228912A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2017228912A
JP2017228912A JP2016123278A JP2016123278A JP2017228912A JP 2017228912 A JP2017228912 A JP 2017228912A JP 2016123278 A JP2016123278 A JP 2016123278A JP 2016123278 A JP2016123278 A JP 2016123278A JP 2017228912 A JP2017228912 A JP 2017228912A
Authority
JP
Japan
Prior art keywords
switching element
switching
current
turned
loss
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016123278A
Other languages
Japanese (ja)
Other versions
JP6739865B2 (en
Inventor
大悟 上野
Daigo Ueno
大悟 上野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renault SAS
Nissan Motor Co Ltd
Original Assignee
Renault SAS
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renault SAS, Nissan Motor Co Ltd filed Critical Renault SAS
Priority to JP2016123278A priority Critical patent/JP6739865B2/en
Publication of JP2017228912A publication Critical patent/JP2017228912A/en
Application granted granted Critical
Publication of JP6739865B2 publication Critical patent/JP6739865B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device capable of enhancing the switching speed.SOLUTION: A unipolar type switching element and a bipolar type switching element are connected in parallel to each other. The switching element to be previously turned on or off is switched between the unipolar type switching element and the bipolar type switching element depending on a magnitude of a current flowing in the parallel circuit.SELECTED DRAWING: Figure 2A

Description

本発明は、半導体装置に関するものである。   The present invention relates to a semiconductor device.

ワイドバンドギャップ半導体スイッチング素子とＳｉ−ＩＧＢＴを並列接続したパワー半導体モジュールにおいて、ターンオンでは、Ｓｉ−ＩＧＢＴを先にターンオンにさせた後にワイドバンドギャップ半導体スイッチング素子をターンオンさせている。また、このパワー半導体モジュールは、ターンオフでは、Ｓｉ−ＩＧＢＴを先にターンオフにさせた後にワイドバンドギャップ半導体スイッチング素子をターンオフさせている（特許文献１）。   In a power semiconductor module in which a wide band gap semiconductor switching element and a Si-IGBT are connected in parallel, in turning on, the wide band gap semiconductor switching element is turned on after the Si-IGBT is first turned on. In the power semiconductor module, in turning off, the wide band gap semiconductor switching element is turned off after the Si-IGBT is turned off first (Patent Document 1).

特開２０１３−５９１９０号公報JP2013-59190A

しかしながら、上記パワー半導体モジュールでは、並列に接続された複数のスイッチング素子のうち、Ｓｉ−ＩＧＢＴを常に先にターンオン又はターンオンさせているため、スイッチング速度を十分に高めることができない、という問題があった。   However, the power semiconductor module has a problem that the switching speed cannot be sufficiently increased because the Si-IGBT is always turned on or turned on first among the plurality of switching elements connected in parallel. .

本発明が解決しようとする課題は、スイッチング速度を高めた半導体装置を提供することである。   The problem to be solved by the present invention is to provide a semiconductor device having an increased switching speed.

本発明は、ユニポーラ型スイッチング素子とバイポーラ型スイッチング素子とを並列に接続し、並列回路に流れる電流の大きさに応じて、先にターンオンまたは先にターンオフさせるスイッチング素子を、ユニポーラ型スイッチング素子とバイポーラ型スイッチング素子との間で切り換えることによって上記課題を解決する。   According to the present invention, a unipolar switching element and a bipolar switching element are connected in parallel, and a switching element that is turned on or turned off first according to the magnitude of a current flowing in the parallel circuit is provided. The above-mentioned problem is solved by switching between the type switching elements.

本発明は、スイッチング速度を高めることができる。   The present invention can increase the switching speed.

図１は、本実施形態に半導体装置を含む駆動システムのブロック図である。FIG. 1 is a block diagram of a drive system including a semiconductor device in this embodiment. 図２Ａは、スイッチング素子のオン、オフ制御のシーケンスを示すグラフである。FIG. 2A is a graph showing a sequence of on / off control of the switching element. 図２Ｂは、スイッチング素子のオン、オフ制御のシーケンスを示すグラフである。FIG. 2B is a graph showing a sequence of on / off control of the switching element. 図３はスイッチング素子のオン電圧特性を示すグラフである。FIG. 3 is a graph showing the on-voltage characteristics of the switching element. 図４Ａはスイッチング損失の特性を示すグラフである。FIG. 4A is a graph showing switching loss characteristics. 図４Ｂはスイッチング素子の導通損失を示すグラフである。FIG. 4B is a graph showing the conduction loss of the switching element. 図４Ｃは並列回路の合計損失を示すグラフである。FIG. 4C is a graph showing the total loss of the parallel circuit. 図５Ａは、本発明の他の実施形態に係る半導体装置において、スイッチング素子のオン、オフ制御のシーケンスを示すグラフである。FIG. 5A is a graph showing a sequence of on / off control of a switching element in a semiconductor device according to another embodiment of the present invention. 図５Ｂは、本発明の他の実施形態に係る半導体装置において、スイッチング素子のオン、オフ制御のシーケンスを示すグラフである。FIG. 5B is a graph showing a sequence of on / off control of a switching element in a semiconductor device according to another embodiment of the present invention. 図６Ａは、本発明の他の実施形態に係る半導体装置において、スイッチング素子のオン、オフ制御のシーケンスを示すグラフである。FIG. 6A is a graph showing a sequence of on / off control of a switching element in a semiconductor device according to another embodiment of the present invention. 図６Ｂは、本発明の他の実施形態に係る半導体装置において、スイッチング素子のオン、オフ制御のシーケンスを示すグラフである。FIG. 6B is a graph showing a sequence of on / off control of a switching element in a semiconductor device according to another embodiment of the present invention. 図７Ａはスイッチング損失の特性を示すグラフである。FIG. 7A is a graph showing switching loss characteristics. 図７Ｂはスイッチング素子の導通損失を示すグラフである。FIG. 7B is a graph showing the conduction loss of the switching element. 図７Ｃは並列回路の合計損失を示すグラフである。FIG. 7C is a graph showing the total loss of the parallel circuit.

以下、本発明の実施形態を図面に基づいて説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

《第１実施形態》
本実施形態に係る半導体装置は、バッテリの電力を変換しつつ、変換された電力を負荷に出力する電力変換装置である。半導体装置は、ハイブリット車両又は電気自動車等の車両に設けられている。以下の説明では、本実施形態に係る半導体装置を電力変換装置とした上で、電力変換装置を車両に適用した例を説明する。なお、半導体装置は、必ずしも電力変換装置である必要はなく、他の装置であってもよい。また、電力変換装置は車両以外に設けられていてもよい。 << First Embodiment >>
The semiconductor device according to the present embodiment is a power conversion device that converts the power of a battery and outputs the converted power to a load. The semiconductor device is provided in a vehicle such as a hybrid vehicle or an electric vehicle. In the following description, an example in which the semiconductor device according to the present embodiment is a power conversion device and the power conversion device is applied to a vehicle will be described. Note that the semiconductor device is not necessarily a power conversion device, and may be another device. Moreover, the power converter device may be provided in addition to the vehicle.

図１は、本実施形態に半導体装置を含む駆動システムのブロック図である。駆動システムは、車両用の駆動システムである。図１に示すように、駆動システムは、バッテリ１、コンデンサ２、モータ３、電流センサ４、インバータ１０、ＩＧＢＴ駆動回路２１、ＭＯＳＦＥＴ駆動回路２２、及び、コントローラ３０を備えている。   FIG. 1 is a block diagram of a drive system including a semiconductor device in this embodiment. The drive system is a drive system for a vehicle. As shown in FIG. 1, the drive system includes a battery 1, a capacitor 2, a motor 3, a current sensor 4, an inverter 10, an IGBT drive circuit 21, a MOSFET drive circuit 22, and a controller 30.

バッテリ１は駆動用の電源である。バッテリ１は、リチウムイオン電池等の複数の二次電池を接続することで構成されている。バッテリ１の正極は、正極用の給電母線に接続され、バッテリ１の負極は負極用の給電母線に接続されている。コンデンサ２は、平滑用のコンデンサであり、バッテリ１とインバータ１０との間で、一対の給電母線間に接続されている。   The battery 1 is a driving power source. The battery 1 is configured by connecting a plurality of secondary batteries such as lithium ion batteries. The positive electrode of the battery 1 is connected to a power supply bus for positive electrode, and the negative electrode of the battery 1 is connected to a power supply bus for negative electrode. The capacitor 2 is a smoothing capacitor and is connected between the battery 1 and the inverter 10 between a pair of power supply buses.

インバータ１０は、バッテリ１の出力電力を変換する電力変換回路であり、並列回路１１〜１６を有している。並列回路１１は、スイッチング素子Ｓ１、スイッチング素子Ｑ１、及びダイオードＤ１を並列に接続した回路である。スイッチング素子Ｓ１は、ユニポーラ型スイッチングデバイスである。スイッチング素子Ｓ１には、例えばＭＯＳＦＥＴが用いられる。スイッチング素子Ｑ１は、バイポーラ型スイッチング素子であって、例えばＩＧＢＴが用いられる。ダイオードＤ１は、還流用の整流素子である。   The inverter 10 is a power conversion circuit that converts the output power of the battery 1 and includes parallel circuits 11 to 16. The parallel circuit 11 is a circuit in which the switching element S1, the switching element Q1, and the diode D1 are connected in parallel. The switching element S1 is a unipolar switching device. For example, a MOSFET is used as the switching element S1. The switching element Q1 is a bipolar switching element, and for example, an IGBT is used. The diode D1 is a rectifying element for reflux.

並列回路１１において、ＭＯＳＦＥＴのドレイン、ＩＧＢＴのコレクタ、及びダイオードＤ１のカソードが高電位側に接続されている。ＭＯＳＦＥＴのソース、ＩＧＢＴのエミッタ、及びダイオードＤ１のアノードが低電位側に接続されている。すなわち、ＭＯＳＦＥＴの電流の導通方向とＩＧＢＴの電流の導通方向が、ダイオードＤ１の電流の導通方向（順方向）と逆向きになるように、スイッチング素子Ｓ１、スイッチング素子Ｑ１、及びダイオードＤ１は並列に接続されている。   In the parallel circuit 11, the drain of the MOSFET, the collector of the IGBT, and the cathode of the diode D1 are connected to the high potential side. The source of the MOSFET, the emitter of the IGBT, and the anode of the diode D1 are connected to the low potential side. That is, the switching element S1, the switching element Q1, and the diode D1 are arranged in parallel so that the conduction direction of the MOSFET current and the conduction direction of the IGBT current are opposite to the conduction direction (forward direction) of the current of the diode D1. It is connected.

並列回路１２〜１６は、並列回路１１と同様に、スイッチング素子Ｓ２〜Ｓ６、スイッチング素子Ｑ２〜Ｑ６、及びダイオードＤ２〜Ｄ６を並列に接続した回路である。スイッチング素子Ｓ２〜Ｓ６は、ユニポーラ型スイッチングデバイスであって、スイッチング素子Ｓ１と同様のＭＯＳＦＥＴである。スイッチング素子Ｑ２〜Ｑ６は、バイポーラ型スイッチングデバイスであって、スイッチング素子Ｑ１と同様のＩＧＢＴである。ダイオードＤ２〜Ｄ６は、ダイオードＤ１と同様の整流素子である。並列回路１２〜１６の接続形態は、並列回路１１と同様の接続形態である。   Similar to the parallel circuit 11, the parallel circuits 12 to 16 are circuits in which switching elements S2 to S6, switching elements Q2 to Q6, and diodes D2 to D6 are connected in parallel. The switching elements S2 to S6 are unipolar switching devices and are MOSFETs similar to the switching element S1. Switching elements Q2 to Q6 are bipolar switching devices and are the same IGBTs as switching element Q1. The diodes D2 to D6 are rectifying elements similar to the diode D1. The connection form of the parallel circuits 12 to 16 is the same connection form as the parallel circuit 11.

なお、以下の説明では、スイッチング素子Ｓ１〜Ｓ６をＭＯＳＦＥＴとし、スイッチング素子Ｑ１〜Ｑ６をＩＧＢＴとする。ユニポーラ型スイッチングデバイスは、ＭＯＳＦＥＴに限定するものではなく、Ｓｉ−ＭＯＳＦＥＴに限らずＳｉＣ、ＧａＮ等を含んだ半導体素子でもよい。また、バイポーラ型スイッチングデバイスはＩＧＢＴに限らず他の半導体素子でもよい。   In the following description, switching elements S1 to S6 are MOSFETs, and switching elements Q1 to Q6 are IGBTs. The unipolar switching device is not limited to a MOSFET, but may be a semiconductor element including SiC, GaN, etc. without being limited to a Si-MOSFET. Further, the bipolar switching device is not limited to the IGBT but may be another semiconductor element.

並列回路１１と並列回路１２は、一対の給電母線間で直列に接続されている。同様に、並列回路１３と並列回路１４が直列に接続され、並列回路１５と並列回路１６が直列に接続されている。並列回路１１と並列回路１２との直列回路がＵ相のアーム回路となり、並列回路１３と並列回路１４との直列回路がＶ相のアーム回路となり、並列回路１５と並列回路１６との直列回路がＷ相のアーム回路となる。上アーム回路と下アーム回路との各接続点が、モータ３の三相に対応しつつ、モータ３に接続されている。   The parallel circuit 11 and the parallel circuit 12 are connected in series between a pair of power supply buses. Similarly, the parallel circuit 13 and the parallel circuit 14 are connected in series, and the parallel circuit 15 and the parallel circuit 16 are connected in series. A series circuit of the parallel circuit 11 and the parallel circuit 12 is a U-phase arm circuit, a series circuit of the parallel circuit 13 and the parallel circuit 14 is a V-phase arm circuit, and a series circuit of the parallel circuit 15 and the parallel circuit 16 is It becomes a W-phase arm circuit. Each connection point between the upper arm circuit and the lower arm circuit is connected to the motor 3 while corresponding to the three phases of the motor 3.

モータ３は、三相交流モータであって、インバータ１０から出力される電力により動作する。モータ３は、回生動作により発電機としても機能し、発電電力をインバータ１０を介してバッテリ１に出力する。   The motor 3 is a three-phase AC motor and operates with electric power output from the inverter 10. The motor 3 also functions as a generator by a regenerative operation, and outputs generated power to the battery 1 via the inverter 10.

電流センサ４は、インバータ１０の各並列回路１１〜１６に流れる電流を検出する。電流センサ４は、インバータ１０とモータ３の間で、Ｕ相配線及びＶ相配線にそれぞれ接続されている。電流センサ４は、検出電流をコントローラ３０に出力する。   The current sensor 4 detects a current flowing through each parallel circuit 11 to 16 of the inverter 10. The current sensor 4 is connected to the U-phase wiring and the V-phase wiring between the inverter 10 and the motor 3. The current sensor 4 outputs the detected current to the controller 30.

ＩＧＢＴ駆動回路２１は、スイッチング素子Ｑ１〜Ｑ６のオン、オフを切り替える。ＩＧＢＴ駆動回路２１は、コントローラ３０から出力される変調信号に基づいて、スイッチング素子Ｑ１〜Ｑ６のベースにスイッチング信号を出力することで、スイッチング素子Ｑ１〜Ｑ６のスイッチング動作を行う。スイッチング信号は、変調信号とキャリア信号との比較により生成される。   The IGBT drive circuit 21 switches on and off the switching elements Q1 to Q6. The IGBT drive circuit 21 performs a switching operation of the switching elements Q1 to Q6 by outputting a switching signal to the bases of the switching elements Q1 to Q6 based on the modulation signal output from the controller 30. The switching signal is generated by comparing the modulation signal with the carrier signal.

ＩＧＢＴ駆動回路２２は、スイッチング素子Ｓ１〜Ｓ６のオン、オフを切り替える。ＩＧＢＴ駆動回路２２は、コントローラ３０から出力される変調信号に基づいて、スイッチング素子Ｓ１〜Ｓ６のベースにスイッチング信号（ゲート信号）を出力することで、スイッチング素子Ｓ１〜Ｓ６のスイッチング動作を行う。スイッチング信号は、変調信号とキャリア信号との比較により生成される。   The IGBT drive circuit 22 switches on and off the switching elements S1 to S6. The IGBT drive circuit 22 performs a switching operation of the switching elements S1 to S6 by outputting a switching signal (gate signal) to the bases of the switching elements S1 to S6 based on the modulation signal output from the controller 30. The switching signal is generated by comparing the modulation signal with the carrier signal.

コントローラ３０は、スイッチング素子Ｓ１〜Ｓ６のスイッチング動作及びスイッチング素子Ｑ１〜Ｑ６のスイッチング動作を制御する。コントローラ３０は、スイッチング素子Ｓ１〜Ｓ６のスイッチング動作用の変調信号をＭＯＳＦＥＴ駆動回路２２に出力し、スイッチング素子Ｑ１〜Ｑ６のスイッチング動作用の変調信号をＩＧＢＴ駆動回路２１に出力する。ＩＧＢＴ駆動回路２１に出力される変調信号と、ＭＯＳＦＥＴ駆動回路２２に出力される変調信号は、それぞれ独立した信号である。すなわち、コントローラ３０は、ＩＧＢＴ駆動回路２１及びＭＯＳＦＥＴ駆動回路２２を介して、スイッチング素子Ｓ１〜Ｓ６のスイッチングのタイミングと、スイッチング素子Ｑ１〜Ｑ６のスイッチングのタイミングを独立に制御している。   The controller 30 controls the switching operation of the switching elements S1 to S6 and the switching operation of the switching elements Q1 to Q6. The controller 30 outputs a modulation signal for switching operation of the switching elements S1 to S6 to the MOSFET drive circuit 22, and outputs a modulation signal for switching operation of the switching elements Q1 to Q6 to the IGBT drive circuit 21. The modulation signal output to the IGBT drive circuit 21 and the modulation signal output to the MOSFET drive circuit 22 are independent signals. That is, the controller 30 independently controls the switching timing of the switching elements S1 to S6 and the switching timing of the switching elements Q1 to Q6 via the IGBT driving circuit 21 and the MOSFET driving circuit 22.

コントローラ３０は、電流センサ４の検出電流又は電流指令値の少なくともいずれか一方を用いて、並列回路１１〜１６に流れる電流を測定する。電流指令値は、モータ３に流す電流の指令値である。電流指令値は、車両コントローラ（図示しない）により算出され、コントローラ３０に入力される。   The controller 30 measures the current flowing through the parallel circuits 11 to 16 using at least one of the detection current of the current sensor 4 and the current command value. The current command value is a command value for a current flowing through the motor 3. The current command value is calculated by a vehicle controller (not shown) and input to the controller 30.

コントローラ３０は、並列回路１１に流れる電流の大きさに応じて、先に（最初に）ターンオンさせるスイッチング素子を、スイッチング素子Ｓ１とスイッチング素子Ｑ１との間で切り換える。コントローラ３０は、並列回路１１に流れる電流の大きさに応じて、先に（最初に）ターンオフさせるスイッチング素子を、スイッチング素子Ｓ１とスイッチング素子Ｑ１との間で切り換える。コントローラ３０は、並列回路１２〜１６に含まれるスイッチング素子のスイッチング動作を制御する際も、並列回路１１と同様に、スイッチング素子Ｓ２〜Ｓ６及びスイッチング素子Ｑ２〜Ｗ６をそれぞれ制御する。   The controller 30 switches the switching element to be turned on first (first) between the switching element S1 and the switching element Q1 in accordance with the magnitude of the current flowing through the parallel circuit 11. The controller 30 switches the switching element to be turned off first (first) between the switching element S1 and the switching element Q1 in accordance with the magnitude of the current flowing through the parallel circuit 11. Similarly to the parallel circuit 11, the controller 30 controls the switching elements S2 to S6 and the switching elements Q2 to W6 when controlling the switching operation of the switching elements included in the parallel circuits 12 to 16, respectively.

例えば、Ｕ相のアーム回路において、並列回路１１のターンオン動作と、並列回路１２のターンオフ動作を行う場合に、コントローラ３０は、以下のような制御を行う。並列回路１１のターンオン動作は、スイッチング素子Ｓ１及びスイッチング素子Ｑ１のうち少なくとも一方のスイッチング素子をターンオンさせる動作である。並列回路１２のターンオフ動作は、スイッチング素子Ｓ２及びスイッチング素子Ｑ２のうち少なくとも一方のスイッチング素子をターンオフさせる動作である。   For example, in the U-phase arm circuit, when the turn-on operation of the parallel circuit 11 and the turn-off operation of the parallel circuit 12 are performed, the controller 30 performs the following control. The turn-on operation of the parallel circuit 11 is an operation of turning on at least one of the switching elements S1 and Q1. The turn-off operation of the parallel circuit 12 is an operation for turning off at least one of the switching elements S2 and Q2.

コントローラ３０は、スイッチング素子Ｓ１、Ｄ１をターンオンさせる際に、並列回路１１に流れる電流を測定する。コントローラ３０は、測定した電流の大きさに応じて、スイッチング素子Ｓ１及びスイッチング素子Ｑ１のうち、どちらのスイッチング素子を先にターンオンさせるか決定する。コントローラ３０は、決定したスイッチング素子を先にターンオンするように変調信号を生成し、変調信号を駆動回路に出力する。このとき、コントローラ３０は、並列回路１１の使用電流範囲のうち、一の電流範囲ではスイッチング素子Ｓ１より先にスイッチング素子Ｑ１をターンオンさせ、他の電流範囲ではスイッチング素子Ｑ１より先にスイッチング素子Ｓ１をターンオンさせる。並列回路１１の使用電流範囲は、並列回路１１の流れる電流の下限値から上限値までを規定した範囲であり、予め設定されている。並列回路１１の使用電流範囲は、インバータ１０の取りうる電流範囲に対応している。   The controller 30 measures the current flowing through the parallel circuit 11 when turning on the switching elements S1 and D1. The controller 30 determines which switching element of the switching element S1 and the switching element Q1 is turned on first according to the magnitude of the measured current. The controller 30 generates a modulation signal so that the determined switching element is turned on first, and outputs the modulation signal to the drive circuit. At this time, the controller 30 turns on the switching element Q1 prior to the switching element S1 in one current range of the use current range of the parallel circuit 11, and switches the switching element S1 prior to the switching element Q1 in the other current range. Turn on. The working current range of the parallel circuit 11 is a range that defines the lower limit value to the upper limit value of the current flowing through the parallel circuit 11, and is set in advance. The working current range of the parallel circuit 11 corresponds to the current range that the inverter 10 can take.

また、コントローラ３０は、スイッチング素子Ｓ２、Ｄ２をターンオフさせる際に、並列回路１２に流れる電流を測定する。コントローラ３０は、測定した電流の大きさに応じて、スイッチング素子Ｓ２及びスイッチング素子Ｑ２のうち、どちらのスイッチング素子を先にターンオフさせるか決定する。コントローラ３０は、決定したスイッチング素子を先にターンオフするように変調信号を生成し、変調信号を駆動回路に出力する。このとき、コントローラ３０は、並列回路１２の使用電流範囲のうち、一の電流範囲ではスイッチング素子Ｓ２より先にスイッチング素子Ｑ２をターンオンさせ、他の電流範囲ではスイッチング素子Ｑ２より先にスイッチング素子Ｓ２をターンオンさせる。   Further, the controller 30 measures the current flowing through the parallel circuit 12 when the switching elements S2 and D2 are turned off. The controller 30 determines which one of the switching elements S2 and Q2 is to be turned off first according to the measured current magnitude. The controller 30 generates a modulation signal so as to turn off the determined switching element first, and outputs the modulation signal to the drive circuit. At this time, the controller 30 turns on the switching element Q2 prior to the switching element S2 in one current range of the use current range of the parallel circuit 12, and switches the switching element S2 prior to the switching element Q2 in the other current range. Turn on.

Ｕ相のアーム回路において、並列回路１１のターンオン動作の後に、並列回路１１のターンオフ動作を行う場合には、コントローラ３０は、並列回路１２のターンオフ動作と同様に、並列回路１１に流れる電流の大きさに応じて、先にターンオフさせるスイッチング素子を決定し、決定したスイッチング素子を先にターンオフするように変調信号を生成する。また、並列回路１２のターンオフ動作の後に、並列回路１２のターンオン動作を行う場合には、コントローラ３０は、並列回路１１のターンオン動作と同様に、並列回路１２に流れる電流の大きさに応じて、先にターンオンさせるスイッチング素子を決定し、決定したスイッチング素子を先にターンオンするように変調信号を生成する。   In the U-phase arm circuit, when performing the turn-off operation of the parallel circuit 11 after the turn-on operation of the parallel circuit 11, the controller 30 causes the magnitude of the current flowing through the parallel circuit 11 to be the same as the turn-off operation of the parallel circuit 12. Accordingly, a switching element to be turned off first is determined, and a modulation signal is generated so that the determined switching element is turned off first. Further, when the turn-on operation of the parallel circuit 12 is performed after the turn-off operation of the parallel circuit 12, the controller 30, similar to the turn-on operation of the parallel circuit 11, according to the magnitude of the current flowing through the parallel circuit 12, A switching element to be turned on first is determined, and a modulation signal is generated so that the determined switching element is turned on first.

コントローラ３０は、Ｖ相のアーム回路及びＷ相のアーム回路についても、Ｕ相のアーム回路と同様のスイッチング制御を行う。   The controller 30 also performs the same switching control as the U-phase arm circuit for the V-phase arm circuit and the W-phase arm circuit.

以下、コントローラ３０の制御によるスイッチング素子Ｓ１、Ｑ１のスイッチング動作について、説明する。他の並列回路１２〜１６に含まれるスイッチング素子の動作は、並列回路１１に含まれるスイッチング素子の動作と同様であるため、説明を省略する。   Hereinafter, the switching operation of the switching elements S1 and Q1 under the control of the controller 30 will be described. Since the operations of the switching elements included in the other parallel circuits 12 to 16 are the same as the operations of the switching elements included in the parallel circuit 11, description thereof is omitted.

図２Ａ及び図２Ｂは、スイッチング素子Ｓ１及びスイッチング素子Ｑ１のオン、オフ制御のシーケンスを示すグラフである。図２Ａのグラフは低電流領域におけるシーケンスを示しており、図２Ｂのグラフは高電流領域におけるシーケンスを示す。図２Ａ、２Ｂにおいて、（а）はスイッチング素子Ｓ１のオン、オフ特性を示し、（ｂ）はスイッチング素子Ｑ１のオン、オフ特定を示し、（ｃ）はスイッチング素子Ｓ１のドレイン電流（Ｉｄ）の特性を示し、（ｄ）はスイッチング素子Ｑ１のコレクタ電流（Ｉｃ）の特性を示す。（ｅ）はスイッチング素子Ｓ１のドレインソース電圧（Ｖｄｓ）の特性及びスイッチング素子Ｑ１のコレクタエミッタ電圧（Ｖｃｅ）の特性を示し、（ｆ）はスイッチング素子Ｓ１の損失特性を示し、（ｇ）はスイッチング素子Ｑ１の損失特性を示す。（а）〜（ｇ）の横軸は時間（ｔ）を示す。なお、図２Ａ、２Ｂにおいて、ＭＯＳＦＥＴはスイッチング素子Ｓ１を示し、ＩＧＢＴはスイッチング素子Ｑ１を示す。   2A and 2B are graphs showing a sequence of on / off control of the switching element S1 and the switching element Q1. The graph in FIG. 2A shows the sequence in the low current region, and the graph in FIG. 2B shows the sequence in the high current region. 2A and 2B, (a) shows the on / off characteristics of the switching element S1, (b) shows the on / off specification of the switching element Q1, and (c) shows the drain current (Id) of the switching element S1. (D) shows the characteristic of the collector current (Ic) of the switching element Q1. (E) shows the drain-source voltage (Vds) characteristics of the switching element S1 and the collector-emitter voltage (Vce) characteristics of the switching element Q1, (f) shows the loss characteristics of the switching element S1, and (g) shows the switching characteristics. The loss characteristic of element Q1 is shown. The horizontal axis of (а) to (g) indicates time (t). 2A and 2B, MOSFET indicates the switching element S1, and IGBT indicates the switching element Q1.

コントローラ３０は、並列回路１１に流れる電流が低電流領域内である場合には、スイッチング素子Ｓ１、Ｑ１のターンオンからターンオフまでのシーケンスを実行する際に、図２Ａに示すシーケンスを実行する。また、コントローラ３０は、並列回路１１に流れる電流が高電流領域内である場合には、スイッチング素子Ｓ１、Ｑ１のターンオンからターンオフまでのシーケンスを実行する際に、図２Ｂに示すシーケンスを実行する。スイッチング素子Ｓ１、Ｑ１のターンオンからターンオフまでのシーケンスは、スイッチング素子Ｓ１、Ｑ１のオフ状態からターンオンさせて、ターンオンの後にスイッチング素子Ｓ１、Ｑ１をターンオフさせるまでの、スイッチング素子Ｓ１、Ｑ１の動作順序である。低電流領域は電流閾値（Ｉｔｈ）以下の電流領域であり、高電流領域は電流閾値（Ｉｔｈ）より大きい電流領域である。   When the current flowing through the parallel circuit 11 is in the low current region, the controller 30 executes the sequence shown in FIG. 2A when executing the sequence from the turn-on to the turn-off of the switching elements S1 and Q1. Further, when the current flowing through the parallel circuit 11 is in the high current region, the controller 30 executes the sequence shown in FIG. 2B when executing the sequence from the turn-on to the turn-off of the switching elements S1 and Q1. The sequence from the turn-on to the turn-off of the switching elements S1, Q1 is the operation sequence of the switching elements S1, Q1 from the turn-off of the switching elements S1, Q1 to the turn-off of the switching elements S1, Q1 after the turn-on. is there. The low current region is a current region below the current threshold (Ith), and the high current region is a current region larger than the current threshold (Ith).

図２Ａに示すように、低電流領域において、コントローラ３０は、スイッチング素子Ｓ１、Ｑ１のオフ状態から、スイッチング素子Ｑ１より先にスイッチング素子Ｓ１をターンオンさせる（時間ｔ１）。時間ｔ１から時間ｔ２までの間で、スイッチング素子Ｓ１のオン動作によって、スイッチング素子Ｓ１のドレイン電流は上昇し、スイッチング素子Ｓ１のドレインソース電圧（Ｖｄｓ）はゼロに向かって低下する。なお、スイッチング素子Ｓ１とスイッチング素子Ｑ１は並列に接続されているため、ドレインソース電圧（Ｖｄｓ）とコレクタエミッタ電圧（Ｖｃｓ）は等しい。 As shown in FIG. 2A, in the low current region, the controller 30 turns on the switching element S1 before the switching element Q1 from the OFF state of the switching elements S1 and Q1 (time t 1 ). Between the time t 1 to time t 2, by the ON operation of the switching element S1, the drain current of the switching element S1 is increased, the drain-source voltage of the switching element S1 (Vds) decreases towards zero. Since the switching element S1 and the switching element Q1 are connected in parallel, the drain-source voltage (Vds) and the collector-emitter voltage (Vcs) are equal.

次に、コントローラ３０は、スイッチング素子Ｑ１をターンオンさせる（時間ｔ２）。すなわち、時間ｔ２の時点で、スイッチング素子Ｓ１のドレインソース電圧Ｖｄｓ（スイッチング素子Ｑ１のコレクタエミッタ電圧Ｖｃｅ）がゼロになる前に、コントローラ３０は、スイッチング素子Ｑ１をターンオンさせている。スイッチング素子Ｑ１のオン動作によって、スイッチング素子Ｑ１のコレクタ電流は上昇し、スイッチング素子Ｑ１のコレクタエミッタ電圧（Ｖｃｅ）はゼロに向かってさらに低下する。時間ｔ２の直前のドレイン電流（Ｉｄ）の一部は、スイッチング素子Ｑ１のオン動作によって、スイッチング素子Ｑ１のコレクタ電流（Ｉｃ）として流れる。そのため、時間ｔ２から、ドレイン電流（Ｉｄ）は低下する。 Next, the controller 30 turns on the switching element Q1 (time t 2 ). That is, at time t 2, before the drain-source voltage Vds of the switching element S1 (collector-emitter voltage Vce of the switching element Q1) becomes zero, the controller 30, thereby turning on the switching element Q1. As the switching element Q1 is turned on, the collector current of the switching element Q1 increases, and the collector-emitter voltage (Vce) of the switching element Q1 further decreases toward zero. Some of the previous drain current time t 2 (Id), depending on the operation of the switching element Q1, flows as a collector current of the switching element Q1 (Ic). Therefore, from the time t 2, the drain current (Id) decreases.

そして、コレクタ電流（Ｉｃ）、ドレイン電流（Ｉｄ）及びドレインソース電圧（Ｖｄｓ）が定常状態になることで、並列回路１１におけるターンオン動作が終了する。   Then, when the collector current (Ic), the drain current (Id), and the drain-source voltage (Vds) are in a steady state, the turn-on operation in the parallel circuit 11 is completed.

コントローラ３０は、スイッチング素子Ｓ１、Ｑ１のオン状態から、スイッチング素子Ｓ１より先にスイッチング素子Ｑ１をターンオフさせる。スイッチング素子Ｑ１のオフ動作によって、スイッチング素子Ｑ１のコレクタ電流（Ｉｃ）は低下し、スイッチング素子Ｓ１のドレイン電流（Ｉｄ）は、コレクタ電流（Ｉｃ）の低下分、上昇する。   The controller 30 turns off the switching element Q1 before the switching element S1 from the ON state of the switching elements S1 and Q1. By the switching element Q1 being turned off, the collector current (Ic) of the switching element Q1 is decreased, and the drain current (Id) of the switching element S1 is increased by the decrease of the collector current (Ic).

次に、コントローラ３０は、スイッチング素子Ｓ１をターンオフさせる（時間ｔ３）。すなわち、コントローラ３０は、スイッチング素子Ｑ１より後にスイッチング素子Ｓ１をターンオフさせる（時間ｔ３）。スイッチング素子Ｓ１のオフ動作によって、スイッチング素子Ｓ１のドレイン電流（Ｉｄ）は低下しつつ、スイッチング素子Ｓ１のドレインソース電圧は上昇する。そして、時間（ｔ４）の時点で、コレクタ電流（Ｉｃ）、ドレイン電流（Ｉｄ）及びドレインソース電圧（Ｖｄｓ）が定常状態になり、並列回路１１におけるターンオフ動作が終了する。 Next, the controller 30 turns off the switching element S1 (time t 3 ). That is, the controller 30 turns off the switching element S1 after the switching element Q1 (time t 3 ). The drain current (Id) of the switching element S1 decreases while the drain-source voltage of the switching element S1 increases due to the OFF operation of the switching element S1. At time (t 4 ), the collector current (Ic), the drain current (Id), and the drain-source voltage (Vds) are in a steady state, and the turn-off operation in the parallel circuit 11 ends.

図２Ｂに示すように、高電流領域において、コントローラ３０は、スイッチング素子Ｓ１、Ｑ１のオフ状態から、スイッチング素子Ｓ１より先にスイッチング素子Ｑ１をターンオンさせる（時間ｔ１）。時間ｔ１から時間ｔ２までの間で、スイッチング素子Ｑ１のオン動作によって、スイッチング素子Ｑ１のコレクタ電流は上昇し、スイッチング素子Ｑ１のコレクタエミッタ電圧（Ｖｃｅ）はゼロに向かって低下する。 As shown in FIG. 2B, in the high current region, the controller 30 turns on the switching element Q1 before the switching element S1 from the OFF state of the switching elements S1 and Q1 (time t 1 ). Between time t 1 and time t 2, the collector current of the switching element Q1 increases due to the ON operation of the switching element Q1, and the collector-emitter voltage (Vce) of the switching element Q1 decreases toward zero.

次に、コントローラ３０は、スイッチング素子Ｓ１をターンオンさせる（時間ｔ２）。すなわち、時間ｔ２の時点で、スイッチング素子Ｑ１のコレクタエミッタ電圧Ｖｃｅがゼロになる前に、コントローラ３０は、スイッチング素子Ｓ１をターンオンさせている。スイッチング素子Ｓ１のオン動作によって、スイッチング素子Ｓ１のドレイン電流は上昇し、スイッチング素子Ｑ１のコレクタエミッタ電圧（Ｖｃｅ）はゼロに向かってさらに低下する。時間ｔ２の直前のコレクタ電流（Ｉｃ）の一部は、スイッチング素子Ｓ１のオン動作によって、スイッチング素子Ｓ１のドレイン電流（Ｉｄ）として流れる。そのため、時間ｔ２から、コレクタ電流（Ｉｃ）は低下する。 Next, the controller 30 turns on the switching element S1 (time t 2 ). That is, at time t 2, before the collector-emitter voltage Vce of the switching element Q1 is zero, the controller 30, thereby turning on the switching element S1. As the switching element S1 is turned on, the drain current of the switching element S1 increases, and the collector-emitter voltage (Vce) of the switching element Q1 further decreases toward zero. Some of the previous collector current time t 2 (Ic), depending on operation of the switching element S1, flows as the drain current of the switching element S1 (Id). Therefore, from the time t 2, the collector current (Ic) is reduced.

そして、コレクタ電流（Ｉｃ）、ドレイン電流（Ｉｄ）及びドレインソース電圧（Ｖｄｓ）が定常状態になることで、並列回路１１におけるターンオン動作が終了する。   Then, when the collector current (Ic), the drain current (Id), and the drain-source voltage (Vds) are in a steady state, the turn-on operation in the parallel circuit 11 is completed.

コントローラ３０は、スイッチング素子Ｓ１、Ｑ１のオン状態から、スイッチング素子Ｑ１より先にスイッチング素子Ｓ１をターンオフさせる。スイッチング素子Ｓ１のオフ動作によって、スイッチング素子Ｓ１のドレイン電流（Ｉｄ）は低下し、スイッチング素子Ｓ１のコレクタ電流（Ｉｃ）は、ドレイン電流（Ｉｄ）の低下分、上昇する。   The controller 30 turns off the switching element S1 before the switching element Q1 from the ON state of the switching elements S1 and Q1. Due to the off operation of the switching element S1, the drain current (Id) of the switching element S1 decreases, and the collector current (Ic) of the switching element S1 increases by the decrease of the drain current (Id).

次に、コントローラ３０は、スイッチング素子Ｑ１をターンオフさせる（時間ｔ３）。すなわち、コントローラ３０は、スイッチング素子Ｓ１より後にスイッチング素子Ｑ１をターンオフさせる（時間ｔ３）。スイッチング素子Ｑ１のオフ動作によって、スイッチング素子Ｑ１のコレクタ電流（Ｉｃ）は低下しつつ、スイッチング素子Ｑ１のコレクタエミッタ電圧は上昇する。そして、時間（ｔ４）の時点で、コレクタ電流（Ｉｃ）、ドレイン電流（Ｉｄ）及びドレインソース電圧（Ｖｄｓ）が定常状態になり、並列回路１１におけるターンオフ動作が終了する。 Next, the controller 30 turns off the switching element Q1 (time t 3 ). That is, the controller 30 turns off the switching element Q1 after the switching element S1 (time t 3 ). As the switching element Q1 is turned off, the collector current (Ic) of the switching element Q1 is reduced, while the collector-emitter voltage of the switching element Q1 is increased. At time (t 4 ), the collector current (Ic), the drain current (Id), and the drain-source voltage (Vds) are in a steady state, and the turn-off operation in the parallel circuit 11 ends.

次に、図２Ａ及び図２Ｂに示したスイッチング素子のシーケンスと、スイッチング素子の損失との関係について、図３及び図４Ａ〜図４Ｃを用いて説明する。図３はオン電圧特性を示すグラフである。図４Ａはスイッチング損失（Ｐｓｗ）の特性を示すグラフである。図４Ｂはスイッチング素子の導通損失（Ｐｓаｔ）を示すグラフである。図４Ｃは並列回路の合計損失（Ｐｔｏｔ）を示すグラフである。合計損失は、スイッチング損失と導通損失とを加えた損失である。なお、図３及び図４Ａ〜図４Ｃにおいて、縦軸又は横軸で示されるＩは、スイッチング素子に流れる電流を表している。 Next, the relationship between the switching element sequence shown in FIGS. 2A and 2B and the switching element loss will be described with reference to FIGS. 3 and 4A to 4C. FIG. 3 is a graph showing on-voltage characteristics. FIG. 4A is a graph showing characteristics of switching loss (P sw ). FIG. 4B is a graph showing the conduction loss ( Psat ) of the switching element. FIG. 4C is a graph showing the total loss (P tot ) of the parallel circuit. The total loss is a loss obtained by adding the switching loss and the conduction loss. 3 and FIGS. 4A to 4C, I indicated by the vertical axis or the horizontal axis represents the current flowing through the switching element.

図３及び図４Ｂにおいて、グラフаは、並列接続されたＩＧＢＴとＭＯＳＦＥＴを両方駆動させたとき（以下、並列駆動とも称す。）の特性を示し、グラフｂはＩＧＢＴのみを駆動させてときの特性を示し、グラフｃはＭＯＳＦＥＴのみを駆動させたときの特性を示す。   In FIG. 3 and FIG. 4B, graph а shows characteristics when both IGBTs and MOSFETs connected in parallel are driven (hereinafter also referred to as parallel drive), and graph b shows characteristics when only IGBTs are driven. Graph c shows the characteristics when only the MOSFET is driven.

図４Ａにおいて、グラフаはＩＧＢＴのスイッチング損失を示し、グラフｂは大電流が流れているときのＭＯＳＦＥＴのスイッチング損失を示し、グラフｃは小電流が流れているときのＭＯＳＦＥＴのスイッチング損失を示す。   In FIG. 4A, graph a indicates the switching loss of the IGBT, graph b indicates the switching loss of the MOSFET when a large current flows, and graph c indicates the switching loss of the MOSFET when a small current flows.

図４Ｃにおいて、グラフаは、並列駆動させる際に、ターンオン時にはＩＧＢＴを先に駆動させて、ターンオフ時はＩＧＢＴを後に駆動させたときの特性を示す。グラフｂは、低電流領域において、並列駆動させる際に、ターンオン時にはＭＯＳＦＥＴを先に駆動させて、ターンオフ時はＭＯＳＦＥＴを後に駆動させたときの特性を示す。グラフｃは、ＩＧＢＴのみを駆動させたときの損失を示す、グラフｄはＭＯＳＦＥＴのみを駆動させたときの損失を示す。   In FIG. 4C, graph a shows characteristics when the IGBT is driven first at the time of turn-on and the IGBT is driven later at the time of turn-off when driving in parallel. Graph b shows characteristics when driving in parallel in the low current region, when the MOSFET is driven first at the time of turn-on, and after driving the MOSFET at the time of turn-off. Graph c shows the loss when only the IGBT is driven, and graph d shows the loss when only the MOSFET is driven.

図３に示すように、ＭＯＳＦＥＴのオン電圧とＩＧＢＴのオン電圧がインバータの動作電流の範囲内で反転するように、スイッチング素子Ｓ１、Ｑ１の特性が設定されている。並列駆動の際に、低電流領域ではスイッチング素子Ｓ１が先にターンオンし、高電流領域ではスイッチング素子Ｑ１が先にターンオンする。そのため、スイッチング素子Ｓ１、Ｑ１のオン電圧の特性（グラフа）は、低電流領域ではＭＯＳＦＥＴのみのオン電圧特性（グラフｃ）に沿って遷移し、低電流領域から高電流領域に近づくにつれて、ＩＧＢＴのみのオン電圧特性（グラフｂ）の特性に近づくように遷移する。   As shown in FIG. 3, the characteristics of the switching elements S1 and Q1 are set so that the on-voltage of the MOSFET and the on-voltage of the IGBT are inverted within the operating current range of the inverter. In parallel driving, the switching element S1 is turned on first in the low current region, and the switching element Q1 is turned on first in the high current region. Therefore, the on-voltage characteristics (graph а) of the switching elements S1 and Q1 transition along the on-voltage characteristics (graph c) of only the MOSFET in the low current region, and the IGBT becomes closer to the high current region from the low current region. The transition is made so as to approach the characteristic of only the on-voltage characteristic (graph b).

次に、スイッチング素子Ｓ１、Ｑ１のスイッチング損失について説明する。   Next, switching loss of the switching elements S1 and Q1 will be described.

並列接続された複数のスイッチング素子を連続してターンオンする場合には、先にターンオンするスイッチング素子のソースドレイン間又はコレクタエミッタ間で、大きな電圧変化が発生し、電流変化に伴うスイッチング損失が発生する（図２Ａ、図２Ｂの時間ｔ１から時間ｔ２の間）。後にターンオンするスイッチング素子では、後のターンオフ動作による電圧変化が小さいため、スイッチング損失は無視できるほど小さい。例えば、図２Ａの例では、スイッチング素子Ｓ１が先にターンオンするため、スイッチング素子Ｓ１のスイッチング損失の影響が、スイッチング素子Ｑ１のスイッチング損失の影響よりも大きくなる。 When a plurality of switching elements connected in parallel are continuously turned on, a large voltage change occurs between the source and drain of the switching element that is turned on first, or between the collector and emitter, and a switching loss due to a current change occurs. (FIG. 2A, between the time t 1 of FIG. 2B time t 2). In the switching element that is turned on later, the voltage change due to the subsequent turn-off operation is small, and therefore the switching loss is negligibly small. For example, in the example of FIG. 2A, since the switching element S1 is turned on first, the influence of the switching loss of the switching element S1 becomes larger than the influence of the switching loss of the switching element Q1.

また、並列接続された複数のスイッチング素子を連続してターンオフする場合には、後にターンオフするスイッチング素子のソースドレイン間又はコレクタエミッタ間で、大きな電圧変化が発生し、電流変化に伴うスイッチング損失が発生する（図２Ａ、図２Ｂの時間ｔ３から時間ｔ４の間）。先にターンオフするスイッチング素子では、先のターンオフ動作による電圧変化が小さいため、スイッチング損失は無視できるほど小さい。例えば、図２Ｂの例では、スイッチング素子Ｑ１が後にターンオンするため、スイッチング素子Ｑ１のスイッチング損失の影響が、スイッチング素子Ｓ１のスイッチング損失の影響よりも大きくなる。 In addition, when a plurality of switching elements connected in parallel are continuously turned off, a large voltage change occurs between the source and drain of the switching element that is turned off later, or between the collector and emitter, and a switching loss due to a current change occurs. to (Figure 2A, between the time t 3 of Figure 2B a time t 4). In the switching element that is turned off first, the voltage change due to the previous turn-off operation is small, so that the switching loss is negligibly small. For example, in the example of FIG. 2B, since the switching element Q1 is turned on later, the influence of the switching loss of the switching element Q1 becomes larger than the influence of the switching loss of the switching element S1.

すなわち、図２Ａ又は図２Ｂに示すシーケンスにおいて、ターンオン時のスイッチング損失は、先にターンオンするスイッチング素子におけるスイッチング損失で決まり、ターンオフ時のスイッチング素子は、後にターンオフするスイッチング素子におけるスイッチング損失で決まる。   That is, in the sequence shown in FIG. 2A or 2B, the switching loss at turn-on is determined by the switching loss in the switching element that is turned on first, and the switching element at turn-off is determined by the switching loss in the switching element that is turned off later.

一般的に、ＭＯＳＦＥＴはＩＧＢＴよりもスイッチング速度を速くすることができる。そのため、ＭＯＳＦＥＴのスイッチング速度を速めることで、スイッチング損失を低減できる。その一方で、ＭＯＳＦＥＴのスイッチング速度を高めた場合には、回路のインピーダンスに起因して、電流又は電圧の高周波振動が発生する。そして、インバータの駆動電流が大きい時に高周波振動が発生する。そのため、ＭＯＳＦＥＴのスイッチング速度は、使用電流の範囲内の最大電流値でＭＯＳＦＥＴを動作させて、ＭＯＳＦＥＴの大きな電圧変化により高周波振動が発生した場合でも、設計要件を満たすようなスイッチング速度に設定しなければならない。言い換えると、ＭＯＳＦＥＴのスイッチング動作による高周波振動の振幅を許容範囲内に収めて、制御回路の誤動作を防ぐように、ＭＯＳＦＥＴのスイッチング速度を設定しなければならない。ゆえに、高電流領域でスイッチング損失に影響を及ぼすことがないようにＭＯＳＦＥＴを動作するためには、ＭＯＳＦＥＴのスイッチング速度を十分に高めることはできない。   In general, a MOSFET can have a higher switching speed than an IGBT. Therefore, switching loss can be reduced by increasing the switching speed of the MOSFET. On the other hand, when the switching speed of the MOSFET is increased, high-frequency oscillation of current or voltage occurs due to the impedance of the circuit. And when the drive current of an inverter is large, high frequency vibration occurs. Therefore, the MOSFET switching speed must be set to meet the design requirements even when the MOSFET is operated at the maximum current value within the range of operating current and high-frequency vibration occurs due to a large voltage change in the MOSFET. I must. In other words, the switching speed of the MOSFET must be set so that the amplitude of the high-frequency vibration caused by the switching operation of the MOSFET falls within an allowable range and malfunction of the control circuit is prevented. Therefore, in order to operate the MOSFET so as not to affect the switching loss in the high current region, the switching speed of the MOSFET cannot be sufficiently increased.

本実施形態において、コントローラ３０は、低電流領域ではＩＧＢＴよりも先にＭＯＳＦＥＴをターンオンさせ、高電流領域ではＭＯＳＦＥＴよりも先にＩＧＢＴをターンオンさせる。そのため、高電流領域におけるＭＯＳＦＥＴのスイッチング損失を考慮することなく、ＭＯＳＦＥＴのスイッチング速度が高くなるように、スイッチング素子Ｓ１を設計することができる。これにより、ターンオン時のスイッチング損失を低減することができる。   In the present embodiment, the controller 30 turns on the MOSFET before the IGBT in the low current region, and turns on the IGBT before the MOSFET in the high current region. Therefore, the switching element S1 can be designed so that the switching speed of the MOSFET is increased without considering the switching loss of the MOSFET in the high current region. Thereby, the switching loss at the time of turn-on can be reduced.

また、ＭＯＳＦＥＴのスイッチング速度を高める際には、上記のようなターンオン時の高周波振動に加えて、ターンオフ時のサージ電圧も考慮しなければならない。スイッチング素子のターンオフの際には、インバータの寄生インダクタンスによってサージ電圧が発生する。そのため、スイッチング速度を高める際には、サージ電圧が回路素子の耐電圧値より低くなるように、スイッチング速度を設定しなければならない。そして、スイッチング素子を流れる電流が大きくなるほど、サージ電圧は高くなる。そのため、高電流領域でＭＯＳＦＥＴを動作させることで、サージ電圧が許容値を超える場合には、ＭＯＳＦＥＴのスイッチング速度を遅くしなければならない。ゆえに、スイッチング損失が大きくなるという問題がある。   Further, when increasing the switching speed of the MOSFET, it is necessary to consider the surge voltage at the turn-off in addition to the high-frequency vibration at the turn-on as described above. When the switching element is turned off, a surge voltage is generated due to the parasitic inductance of the inverter. Therefore, when increasing the switching speed, the switching speed must be set so that the surge voltage is lower than the withstand voltage value of the circuit element. The surge voltage increases as the current flowing through the switching element increases. Therefore, by operating the MOSFET in a high current region, if the surge voltage exceeds the allowable value, the switching speed of the MOSFET must be reduced. Therefore, there is a problem that the switching loss increases.

本実施形態において、コントローラ３０は、低電流領域ではＩＧＢＴの後にＭＯＳＦＥＴをターンオフさせ、高電流領域ではＭＯＳＦＥＴの後にＩＧＢＴをターンオフさせる。そのため、高電流領域におけるＭＯＳＦＥＴのスイッチング損失を考慮することなく、ＭＯＳＦＥＴのスイッチング速度が高くなるように、スイッチング素子Ｓ１を設計することができる。すなわち、ＭＯＳＦＥＴのスイッチング速度を設定する際には、低電流領域において、サージ電圧が許容値に収まるように、ＭＯＳＦＥＴを設計すればよい。これにより、ＭＯＳＦＥＴのスイッチング速度を高め、ターンオフ時のスイッチング損失を低減することができる。   In the present embodiment, the controller 30 turns off the MOSFET after the IGBT in the low current region, and turns off the IGBT after the MOSFET in the high current region. Therefore, the switching element S1 can be designed so that the switching speed of the MOSFET is increased without considering the switching loss of the MOSFET in the high current region. That is, when setting the switching speed of the MOSFET, the MOSFET may be designed so that the surge voltage falls within an allowable value in the low current region. Thereby, the switching speed of MOSFET can be raised and the switching loss at the time of turn-off can be reduced.

図４Ａを用いて、スイッチング損失の大きさについて説明する。本実施形態とは異なり、高周波電流（電流閾値Ｉｔｈより大きい領域）においてＩＧＢＴより先にＭＯＳＦＥＴをターンオンさせる場合には、スイッチング損失は、グラフаに示す大きさとなる。同様に、高周波電流（電流閾値Ｉｔｈより大きい領域）において、ＩＧＢＴの後にＭＯＳＦＥＴをターンオフさせる場合には、スイッチング損失は、グラフаに示す大きさとなる。   The magnitude of the switching loss will be described with reference to FIG. 4A. Unlike the present embodiment, when the MOSFET is turned on before the IGBT in a high-frequency current (region larger than the current threshold Ith), the switching loss has a magnitude shown in the graph а. Similarly, when the MOSFET is turned off after the IGBT in a high-frequency current (region larger than the current threshold Ith), the switching loss has a magnitude shown in the graph а.

本実施形態では、低周波電流（電流閾値Ｉｔｈ以下の領域）において、ＩＧＢＴより先にＭＯＳＦＥＴをターンオンさせて、ＩＧＢＴの後にＭＯＳＦＥＴをターンオフさせる。そのため、低電流領域におけるスイッチング損失は、グラフｃに示す大きさとなる。また、本実施形態では、高周波電流において、ＭＯＳＦＥＴより先にＩＧＢＴをターンオンさせて、ＭＯＳＦＥＴの後にＩＧＢＴをターンオフさせる。そのため、高電流領域におけるスイッチング損失は、グラフаに示す大きさとなる。   In the present embodiment, the MOSFET is turned on before the IGBT and the MOSFET is turned off after the IGBT in the low-frequency current (region below the current threshold Ith). Therefore, the switching loss in the low current region has the magnitude shown in the graph c. Further, in the present embodiment, the IGBT is turned on before the MOSFET and the IGBT is turned off after the MOSFET in the high frequency current. Therefore, the switching loss in the high current region has the magnitude shown in the graph а.

次に、スイッチング素子Ｓ１、Ｑ１の導通損失について説明する。スイッチング素子Ｓ１とスイッチング素子Ｑ１が両方オン状態である場合には、それぞれのスイッチング素子のオン電圧が等しくなるように、電流がスイッチング素子Ｓ１とスイッチング素子Ｑ１に分かれて流れる。スイッチング素子Ｓ１及びスイッチング素子Ｑ１では、分流された電流の大きさ（電流の比率）に応じて、導通損失がそれぞれ発生する。すなわち、図２Ａ又は図２Ｂに示すシーケンスにおいて、時間ｔ２から時間ｔ３までの間の損失は、主に導通損失によるものである。 Next, the conduction loss of the switching elements S1 and Q1 will be described. When both the switching element S1 and the switching element Q1 are in the on state, current flows separately to the switching element S1 and the switching element Q1 so that the on-voltages of the respective switching elements are equal. In the switching element S1 and the switching element Q1, conduction loss occurs according to the magnitude of the shunt current (current ratio). That is, in the sequence shown in FIG. 2A or FIG. 2B, losses during the time t 2 to time t 3 is primarily due to conduction losses.

図４Ｂを用いて、導通損失の大きさについて説明する。本実施形態では、並列駆動でスイッチング素子Ｓ１、Ｑ１を動作させるため、導通損失の大きさは、並列駆動時のスイッチング素子Ｓ１の導通損失と、並列駆動時のスイッチング素子Ｑ１の導通損失との合計値となる。そのため、本実施形態における導通損失は、ＩＧＢＴを単独で駆動させて通電時に発生する導通損失（グラフｂ）より小さく、ＭＯＳＦＥＴを単独で駆動させて通電時に発生する導通損失（グラフｃ）よりも小さい。   The magnitude of the conduction loss will be described with reference to FIG. 4B. In this embodiment, since the switching elements S1 and Q1 are operated in parallel driving, the magnitude of the conduction loss is the sum of the conduction loss of the switching element S1 during parallel driving and the conduction loss of the switching element Q1 during parallel driving. Value. Therefore, the conduction loss in the present embodiment is smaller than the conduction loss (graph b) that occurs when the IGBT is driven alone and energized, and is smaller than the conduction loss (graph c) that occurs when the MOSFET is driven alone and energized. .

スイッチング損失と導通損失との和である合計損失の特性は、図４Ｃの太い実線で示す特性となる。すなわち、本実施形態における合計損失は、全使用電流の範囲内でＩＧＢＴのみ駆動させたときの合計損失（グラフｃの特性）よりも小さく、全使用電流の範囲内でＭＯＳＦＥＴのみ駆動させたときの合計損失（グラフｄの特性）よりも小さい。   The characteristic of the total loss, which is the sum of the switching loss and the conduction loss, is the characteristic indicated by the thick solid line in FIG. 4C. That is, the total loss in this embodiment is smaller than the total loss (characteristic of graph c) when only the IGBT is driven within the range of the total use current, and is when the MOSFET is driven within the range of the total use current. It is smaller than the total loss (characteristic of graph d).

ここで電流閾値（Ｉｔｈ）について図４Ｃを用いて説明する。電流閾値（Ｉｔｈ）は、反転電流（Ｉｐ）以下に設定されている。反転電流は、電流に対する合計損失の特性において、全使用電流の範囲内でＭＯＳＦＥＴのみ駆動させたときの合計損失と、全使用電流の範囲内でＩＧＢＴのみ駆動させたときの合計損失とが反転する電流である。図４Ｃによる電流Ｉｐが反転電流に相当する。また反転電流が全使用電流の範囲に含まれるように、電流閾値が設定されている。   Here, the current threshold (Ith) will be described with reference to FIG. 4C. The current threshold (Ith) is set to be equal to or less than the inversion current (Ip). In the reversal current, the total loss when only the MOSFET is driven within the range of the total use current and the total loss when only the IGBT is driven within the range of the total use current are reversed in the characteristics of the total loss with respect to the current. Current. The current Ip according to FIG. 4C corresponds to the inversion current. In addition, the current threshold is set so that the inversion current is included in the range of the total use current.

本実施形態におけるスイッチングのシーケンスでは、低電流領域では、ターンオン時にはＭＯＳＦＥＴを先に駆動させて、ターンオフ時にはＭＯＳＦＥＴを後に動作させている。仮に、電流閾値が反転電流（Ｉｐ）より大きい値に設定されている場合には、並列回路１１の電流が反転電流（Ｉｐ）より大きいときでも、スイッチング素子Ｓ１、Ｑ１の動作順序は切り換わらず、低電流領域におけるシーケンスのままである。そのため、ＭＯＳＦＥＴのスイッチング損失が大きくなり、合計損失も大きくなる。   In the switching sequence according to this embodiment, in the low current region, the MOSFET is driven first when turned on, and the MOSFET is operated later when turned off. If the current threshold is set to a value larger than the reverse current (Ip), even when the current in the parallel circuit 11 is larger than the reverse current (Ip), the operation order of the switching elements S1 and Q1 is not switched. The sequence remains in the low current region. Therefore, the switching loss of the MOSFET increases and the total loss also increases.

本実施形態では、電流閾値（Ｉｔｈ）が反転電流（Ｉｐ）以下に設定されている。そのため、並列回路１１の電流が反転電流（Ｉｐ）以下で、スイッチング素子Ｓ１、Ｑ１の動作順序は切り換わる。すなわち、全使用電流範囲において、本実施形態における合計損失が、ＭＯＳＦＥＴのみ駆動させたときの合計損失より小さく、全使用電流の範囲内でＩＧＢＴのみ駆動させたときの合計損失より小さくなるように、電流閾値が設定されている。これにより、使用電流領域の全体で、合計損失を低減させることができる。   In the present embodiment, the current threshold value (Ith) is set to be equal to or less than the inversion current (Ip). Therefore, when the current of the parallel circuit 11 is equal to or less than the inversion current (Ip), the operation order of the switching elements S1 and Q1 is switched. In other words, in the entire use current range, the total loss in the present embodiment is smaller than the total loss when only the MOSFET is driven, and smaller than the total loss when only the IGBT is driven within the range of the total use current. A current threshold is set. Thereby, the total loss can be reduced in the entire use current region.

上記のように、本実施形態では、ユニポーラ型スイッチング素子とバイポーラ型スイッチング素子とを並列に接続し、並列回路１１〜１６に流れる電流の大きさに応じて、先にターンオンまたは先にターンオフさせるスイッチング素子を、ユニポーラ型スイッチング素子とバイポーラ型スイッチング素子との間で切り換える。これにより、スイッチング速度を高めることができ、損失を低減することができる。   As described above, in the present embodiment, the unipolar switching element and the bipolar switching element are connected in parallel, and switching is performed so that the turn-on or turn-off is first performed according to the magnitude of the current flowing through the parallel circuits 11 to 16. The element is switched between a unipolar switching element and a bipolar switching element. Thereby, a switching speed can be raised and a loss can be reduced.

ところで、電気自動車やハイブリッド車両等の車両は、駆動用モータを制御するインバータを備えている。インバータには、ＩＧＢＴが用いられている。一般的に、ＩＧＢＴは、大電流領域においてオン電圧がＭＯＳＦＥＴよりも小さい、という特性をもっている。そして、この特性を利用することで、パワー半導体の電流密度を高めることができる。よって、インバータの設計の際に、ＩＧＢＴの電流容量が最大出力や最大電流で許容範囲に収まるように、ＩＧＢＴは選定される。一方、ＩＧＢＴの構造上、ＩＧＢＴにはｐｎダイオード分の電圧降下が発生する。低電流領域でＩＧＢＴを駆動させても、０．７Ｖ〜０．８Ｖの電圧降下が発生する。そのため、ＩＧＢＴのみのスイッチング動作でインバータを駆動させた場合には、低電流領域においても、損失が発生する。   Incidentally, vehicles such as electric vehicles and hybrid vehicles include an inverter that controls a drive motor. An IGBT is used for the inverter. In general, an IGBT has a characteristic that an on-voltage is smaller than that of a MOSFET in a large current region. And the current density of a power semiconductor can be raised by utilizing this characteristic. Therefore, when designing the inverter, the IGBT is selected so that the current capacity of the IGBT falls within an allowable range at the maximum output and the maximum current. On the other hand, due to the structure of the IGBT, a voltage drop corresponding to a pn diode occurs in the IGBT. Even if the IGBT is driven in a low current region, a voltage drop of 0.7V to 0.8V occurs. Therefore, when the inverter is driven by the switching operation of only the IGBT, a loss occurs even in the low current region.

上記のような課題に対して、例えば特許文献１に開示されたパワー半導体モジュールは、ＩＧＢＴとＭＯＳＤＥＴを並列に接続して、ＩＧＢＴとＭＯＳＦＥＴを一通りの順序でターンオン及びターンオフさせている。   For example, in the power semiconductor module disclosed in Patent Document 1, the IGBT and the MOSDET are connected in parallel, and the IGBT and the MOSFET are turned on and off in one order.

しかしながら、特許文献１のパワー半導体モジュールは、スイッチング素子の電流の大きさによらず、ターンオン時のスイッチングの順序、及び、ターンオン時のスイッチングの順序を同じにしている。そのため、ＭＯＳＦＥＴのスイッチング速度を設計する際には、使用電流の範囲内の最大電流値でＭＯＳＦＥＴを動作させて、ＭＯＳＦＥＴの大きな電圧変化によりサージ電圧等が発生した場合でも、設計要件を満たすように、スイッチング速度を設計しなければならない。よって、ＭＯＳＦＥＴのスイッチング速度を十分に高めることができなかった。   However, the power semiconductor module of Patent Document 1 uses the same switching order at turn-on and switching order at turn-on regardless of the magnitude of the current of the switching element. Therefore, when designing the switching speed of the MOSFET, the MOSFET should be operated at the maximum current value within the range of the operating current so that the design requirement is satisfied even when a surge voltage or the like is generated due to a large voltage change of the MOSFET. Must design switching speed. Therefore, the switching speed of the MOSFET cannot be sufficiently increased.

またインバータを車両に用いた場合には、スイッチング素子の使用頻度は、高電流領域より低電流領域で多い。特許文献１のパワー半導体モジュールでは、低電流領域でスイッチング速度を十分に抑制することができなかった。   When the inverter is used in a vehicle, the switching element is used more frequently in the low current region than in the high current region. In the power semiconductor module of Patent Document 1, the switching speed cannot be sufficiently suppressed in the low current region.

本実施形態では、並列回路１１〜１６に流れる電流の大きさに応じて、先にターンオンまたは先にターンオフさせるスイッチング素子を、ユニポーラ型スイッチング素子とバイポーラ型スイッチング素子との間で切り換える。これにより、ＭＯＳＦＥＴのスイッチング速度を設計する際には、使用電流の範囲内の最大電流値でＭＯＳＦＥＴを動作させることを想定した上で、スイッチング速度を設計しなくてもよい。その結果として、スイッチング速度を高めることができ、損失を低減することができる。また、低電流領域における損失を抑制できる。   In the present embodiment, the switching element that is turned on or turned off first is switched between the unipolar switching element and the bipolar switching element in accordance with the magnitude of the current flowing through the parallel circuits 11 to 16. Thereby, when designing the switching speed of the MOSFET, it is not necessary to design the switching speed on the assumption that the MOSFET is operated at the maximum current value within the range of the working current. As a result, switching speed can be increased and loss can be reduced. In addition, loss in the low current region can be suppressed.

また本実施形態では、バイポーラ型スイッチング素子のスイッチング動作よりも先にユニポーラ型スイッチング素子のスイッチング動作を実行し、ユニポーラ型スイッチング素子のスイッチング動作よりも先にバイポーラ型スイッチング素子のスイッチング動作を実行する。そして、並列回路１１〜１６に流れる電流の大きさに応じて、スイッチング素子Ｓ１〜Ｓ６、Ｑ１〜Ｑ６のスイッチング動作の順序を切り換える。これにより、使用電流の範囲に応じて、損失発生の原因となるスイッチング素子が変わるため、各使用電流範囲の大きさに応じて、スイッチング素子の設計をそれぞれ行うことができる。スイッチング素子の設計で、スイッチング速度を上げることができるため、損失を低減することができる。   In the present embodiment, the switching operation of the unipolar switching element is performed prior to the switching operation of the bipolar switching element, and the switching operation of the bipolar switching element is performed prior to the switching operation of the unipolar switching element. And according to the magnitude | size of the electric current which flows into the parallel circuits 11-16, the order of switching operation | movement of switching element S1-S6, Q1-Q6 is switched. As a result, the switching element that causes the loss changes according to the range of the used current, so that the switching element can be designed according to the size of each used current range. Since the switching speed can be increased by designing the switching element, the loss can be reduced.

また本実施形態では、並列回路１１〜１６に含まれるスイッチング素子を、ターンオンさせた後にターンオフさせるシーケンスを以下の順序で実行する。並列回路１１〜１６に流れる電流が電流閾値Ｉｔｈより小さい場合には、バイポーラ型スイッチング素子より先にユニポーラ型スイッチング素子をターンオンさせ、かつ、バイポーラ型スイッチング素子より後にユニポーラ型スイッチング素子をターンオフさせる。また、並列回路に流れる電流が電流閾値Ｉｔｈより大きい場合には、ユニポーラ型スイッチング素子より先にバイポーラ型スイッチング素子をターンオンさせ、かつ、ユニポーラ型スイッチング素子より後にバイポーラ型スイッチング素子をターンオフさせる。これにより、低電流領域において、ユニポーラ型スイッチング素子のスイッチング速度を上げることができる。その結果として、損失を低減することができる。   Moreover, in this embodiment, the sequence which turns off after turning on the switching element contained in the parallel circuits 11-16 is performed in the following order. When the current flowing through the parallel circuits 11 to 16 is smaller than the current threshold Ith, the unipolar switching element is turned on before the bipolar switching element, and the unipolar switching element is turned off after the bipolar switching element. When the current flowing through the parallel circuit is larger than the current threshold Ith, the bipolar switching element is turned on before the unipolar switching element, and the bipolar switching element is turned off after the unipolar switching element. Thereby, the switching speed of the unipolar switching element can be increased in the low current region. As a result, loss can be reduced.

なお、本実施形態において、スイッチング素子Ｓ１〜Ｓ６及びスイッチング素子Ｑ１〜Ｑ６は、素子の温度が高くなるほどオン電圧が高くなるような特性（正特性）を有するとよい。本実施形態とは異なり、スイッチング素子Ｓ１〜Ｓ６及びスイッチング素子Ｑ１〜Ｑ６は、素子の温度が高くなるほどオン電圧が低くなるような特性（負特性）を有する場合には、電流集中の可能性がある。すなわち、温度が上がり、オン電圧が低くなることで、スイッチング素子がオン状態になり易い状態になるため、電流がより流れやすくなる。さらに、電流が流れることで、素子温度がさらに上がるため、オン電圧もさらに下がってしまう。その結果として、電流が特性の素子に集中して流れるという現象が生じてしまう。本実施形態では、スイッチング素子Ｓ１〜Ｓ６及びスイッチング素子Ｑ１〜Ｑ６の温度特性が正特性をもつため、電流集中の発生を抑制しつつ、安定して電流を流すことができる。   In the present embodiment, the switching elements S1 to S6 and the switching elements Q1 to Q6 preferably have characteristics (positive characteristics) that increase the on-voltage as the temperature of the elements increases. Unlike this embodiment, when the switching elements S1 to S6 and the switching elements Q1 to Q6 have a characteristic (negative characteristic) in which the ON voltage decreases as the element temperature increases, there is a possibility of current concentration. is there. That is, since the temperature rises and the on-voltage is lowered, the switching element is easily turned on, so that the current flows more easily. Furthermore, since the element temperature is further increased due to the flow of current, the on-voltage is further decreased. As a result, a phenomenon occurs in which current flows in a concentrated manner in the characteristic element. In this embodiment, since the temperature characteristics of the switching elements S1 to S6 and the switching elements Q1 to Q6 have positive characteristics, it is possible to flow current stably while suppressing the occurrence of current concentration.

《第２実施形態》
本発明の他の実施形態に係る半導体装置を説明する。本実施形態では第１実施形態に対して、低電流領域におけるスイッチング素子のスイッチングシーケンスが異なる。これ以外のシーケンス及び半導体装置の各構成は上述した第１実施形態と同じであり、その記載を援用する。 << Second Embodiment >>
A semiconductor device according to another embodiment of the present invention will be described. This embodiment differs from the first embodiment in the switching sequence of the switching elements in the low current region. The rest of the sequence and each configuration of the semiconductor device are the same as those in the first embodiment described above, and the description thereof is incorporated.

スイッチング素子Ｓ１〜Ｓ６のデバイス自体の特性として、ＭＯＳＦＥＴのスイッチング速度をＩＧＢＴのスイッチング速度より高くすることができない場合には、コントローラは、以下のシーケンスによりスイッチング素子Ｓ１〜Ｓ６、Ｑ１〜Ｑ６のスイッチング動作を制御する。   When the switching speed of the MOSFET cannot be made higher than the switching speed of the IGBT as a characteristic of the device itself of the switching elements S1 to S6, the controller performs the switching operation of the switching elements S1 to S6 and Q1 to Q6 by the following sequence. To control.

図５Ａ及び図５Ｂは、スイッチング素子Ｓ１及びスイッチング素子Ｑ１のオン、オフ制御のシーケンスを示すグラフである。図５Ａのグラフは低電流領域におけるシーケンスを示しており、図５Ｂのグラフは高電流領域におけるシーケンスを示す。図５Ａ、５Ｂの（а）〜（ｆ）で図示された各グラフは、図２Ａ、２Ｂの（а）〜（ｆ）で図示された各グラフと同様の特性を示している。   5A and 5B are graphs showing a sequence of on / off control of the switching element S1 and the switching element Q1. The graph in FIG. 5A shows a sequence in the low current region, and the graph in FIG. 5B shows a sequence in the high current region. 5A and 5B show the same characteristics as the graphs shown in FIGS. 2A and 2B (а) to (f).

コントローラ３０は、並列回路１１に流れる電流が低電流領域内である場合には、スイッチング素子Ｓ１、Ｑ１のターンオンからターンオフまでのシーケンスを実行する際に、図５Ａに示すシーケンスを実行する。スイッチング素子Ｓ１、Ｑ１をターンオンさせる際に、コントローラ３０は、第１実施形態と同様に、時間ｔ１の時点でスイッチング素子Ｓ１をターンオンさせて、時間ｔ２の時点でスイッチング素子Ｑ１をターンオンさせる。 When the current flowing through the parallel circuit 11 is in the low current region, the controller 30 executes the sequence shown in FIG. 5A when executing the sequence from turning on to turning off the switching elements S1 and Q1. When turning on the switching element S1, Q1, controller 30, as in the first embodiment, by turning on the switching element S1 at time t 1, thereby turning on the switching element Q1 at time t 2.

スイッチング素子Ｓ１、Ｑ１をターンオフさせる際（スイッチング素子Ｓ１、Ｑ１への通電を止める場合）に、コントローラ３０は、スイッチング素子Ｓ１、Ｑ１のオン状態から、スイッチング素子Ｑ１より先にスイッチング素子Ｓ１をターンオフさせる。   When the switching elements S1 and Q1 are turned off (when the energization of the switching elements S1 and Q1 is stopped), the controller 30 turns off the switching element S1 before the switching element Q1 from the ON state of the switching elements S1 and Q1. .

コントローラ３０は、並列回路１１に流れる電流が高電流領域内である場合には、スイッチング素子Ｓ１、Ｑ１のターンオンからターンオフまでのシーケンスを実行する際に、図５Ｂに示すシーケンスを実行する。   When the current flowing through the parallel circuit 11 is in the high current region, the controller 30 executes the sequence shown in FIG. 5B when executing the sequence from turning on to turning off the switching elements S1 and Q1.

スイッチング素子Ｓ１、Ｑ１をターンオンさせる際に、コントローラ３０は、第１実施形態と同様に、時間ｔ１の時点でスイッチング素子Ｑ１をターンオンさせて、時間ｔ２の時点でスイッチング素子Ｓ１をターンオンさせる。スイッチング素子Ｓ１、Ｑ１をターンオフさせる際に、コントローラ３０は、第１実施形態と同様に、スイッチング素子Ｓ１を先にターンオフさせて、後にスイッチング素子Ｑ１をターンオフさせる（時間ｔ３）。 When turning on the switching element S1, Q1, controller 30, as in the first embodiment, by turning on the switching element Q1 at time t 1, thereby turning on the switching element S1 at time t 2. When turning off the switching elements S1, Q1, the controller 30 turns off the switching element S1 first and turns off the switching element Q1 later (time t 3 ), as in the first embodiment.

上記のように、本実施形態では、並列回路１１〜１６に含まれるスイッチング素子を、ターンオンさせた後にターンオフさせるシーケンスを以下の順序で実行する。並列回路１１〜１６に流れる電流が電流閾値Ｉｔｈより小さい場合には、バイポーラ型スイッチング素子より先にユニポーラ型スイッチング素子をターンオンさせ、かつ、ユニポーラ型スイッチング素子より後にバイポーラ型スイッチング素子をターンオフさせる。また、並列回路に流れる電流が電流閾値Ｉｔｈより大きい場合には、ユニポーラ型スイッチング素子より先にバイポーラ型スイッチング素子をターンオンさせ、かつ、ユニポーラ型スイッチング素子より後にバイポーラ型スイッチング素子をターンオフさせる。これにより、低電流領域において、ユニポーラ型スイッチング素子のターンオン時のスイッチング速度を上げることができる。その結果として、損失を低減することができる。   As described above, in the present embodiment, the sequence for turning off the switching elements included in the parallel circuits 11 to 16 is performed in the following order. When the current flowing through the parallel circuits 11 to 16 is smaller than the current threshold Ith, the unipolar switching element is turned on before the bipolar switching element, and the bipolar switching element is turned off after the unipolar switching element. When the current flowing through the parallel circuit is larger than the current threshold Ith, the bipolar switching element is turned on before the unipolar switching element, and the bipolar switching element is turned off after the unipolar switching element. Thereby, in the low current region, the switching speed when the unipolar switching element is turned on can be increased. As a result, loss can be reduced.

なお、電流閾値Ｉｔｈは、第１実施形態と同様に、反転電流（Ｉｐ）以下に設定されている。全使用電流範囲において、本実施形態における合計損失が、ＭＯＳＦＥＴのみ駆動させたときの合計損失より小さく、全使用電流の範囲内でＩＧＢＴのみ駆動させたときの合計損失より小さくなるように、電流閾値が設定されている。これにより、使用電流領域の全体で、合計損失を低減させることができる。   Note that the current threshold Ith is set to be equal to or less than the inversion current (Ip), as in the first embodiment. The current threshold is set so that the total loss in the present embodiment is smaller than the total loss when only the MOSFET is driven in the entire operating current range and smaller than the total loss when only the IGBT is driven within the range of the total operating current. Is set. Thereby, the total loss can be reduced in the entire use current region.

《第３実施形態》
本発明の他の実施形態に係る半導体装置を説明する。本実施形態では第１実施形態に対して、低電流領域におけるＩＧＢＴのスイッチングシーケンス、及び、高電流領域におけるＭＯＳＦＥＴのスイッチングシーケンスが異なる。これ以外のシーケンス及び半導体装置の各構成は上述した第１実施形態と同じであり、第１実施形態及び第２実施形態の記載を適宜、援用する。 << Third Embodiment >>
A semiconductor device according to another embodiment of the present invention will be described. The present embodiment is different from the first embodiment in the IGBT switching sequence in the low current region and the MOSFET switching sequence in the high current region. Other sequences and configurations of the semiconductor device are the same as those of the first embodiment described above, and the descriptions of the first and second embodiments are incorporated as appropriate.

図６Ａ及び図６Ｂは、スイッチング素子Ｓ１及びスイッチング素子Ｑ１のオン、オフ制御のシーケンスを示すグラフである。図６Ａのグラフは低電流領域におけるシーケンスを示しており、図６Ｂのグラフは高電流領域におけるシーケンスを示す。図６Ａ、６Ｂの（а）〜（ｆ）で図示された各グラフは、図２Ａ、２Ｂの（а）〜（ｆ）で図示された各グラフと同様の特性を示している。   6A and 6B are graphs showing a sequence of on / off control of the switching element S1 and the switching element Q1. The graph in FIG. 6A shows a sequence in the low current region, and the graph in FIG. 6B shows a sequence in the high current region. Each graph illustrated in FIGS. 6A and 6B by (а) to (f) shows the same characteristics as each graph illustrated in FIGS. 2A and 2B by (а) to (f).

コントローラ３０は、スイッチング素子のターンオンからターンオフまでのシーケンスを実行する際に、並列回路１１に流れる電流が低電流領域内である場合には、図６Ａに示すシーケンスを選択し、並列回路１１に流れる電流が高電流領域内である場合には、図６Ｂに示すシーケンスを選択する。そして、コントローラ３０は、選択されたシーケンスにより、スイッチング素子Ｓ１〜Ｓ６、Ｑ１〜Ｑ６を制御する。   When the controller 30 executes the sequence from the turn-on to the turn-off of the switching element, if the current flowing through the parallel circuit 11 is within the low current region, the controller 30 selects the sequence shown in FIG. 6A and flows through the parallel circuit 11. If the current is in the high current region, the sequence shown in FIG. 6B is selected. And the controller 30 controls switching element S1-S6 and Q1-Q6 by the selected sequence.

図６Ａに示すシーケンスを選択した場合に、コントローラ３０は、時間ｔ１の時点でスイッチング素子Ｓ１をターンオンさせて、スイッチング素子Ｑ１のオフ状態を維持する。すなわち、コントローラ３０は、ターンオン時には、スイッチング素子Ｓ１を先に（最初に）ターンオンさせる。また、コントローラ３０は、時間ｔ３の時点でスイッチング素子Ｓ１をターンオフさせて、スイッチング素子Ｑ１のオフ状態を維持する。すなわち、コントローラ３０は、ターンオフ時にはスイッチング素子Ｓ１を先に（最初に）ターンオフさせる。本実施形態において、コントローラ３０は、低電流領域では、ＭＯＳＦＥＴのみを駆動させている。 When you select the sequence shown in FIG. 6A, controller 30 turns on the switching element S1 at time t 1, maintains an off state of the switching element Q1. That is, the controller 30 turns on the switching element S1 first (first time) when turning on. Further, controller 30 turns off the switching element S1 at time t 3, maintains the OFF state of the switching element Q1. That is, the controller 30 turns off the switching element S1 first (first time) when turning off. In the present embodiment, the controller 30 drives only the MOSFET in the low current region.

図６Ｂに示すシーケンスを選択した場合に、コントローラ３０は、時間ｔ１の時点でスイッチング素子Ｑ１をターンオンさせて、スイッチング素子Ｓ１のオフ状態を維持する。すなわち、コントローラ３０は、ターンオン時には、スイッチング素子Ｑ１を先にターンオンさせる。また、コントローラ３０は、時間ｔ３の時点でスイッチング素子Ｑ１をターンオフさせて、スイッチング素子Ｓ１のオフ状態を維持する。すなわち、コントローラ３０は、ターンオフ時にはスイッチング素子Ｑ１を先にターンオフさせる。本実施形態において、コントローラ３０は、高電流領域では、ＩＧＢＴのみを駆動させている。 When you select the sequence shown in FIG. 6B, controller 30 turns on the switching element Q1 at time t 1, maintains an off state of the switching element S1. That is, the controller 30 first turns on the switching element Q1 when turning on. Further, controller 30 turns off the switching element Q1 at time t 3, maintains the OFF state of the switching element S1. That is, the controller 30 first turns off the switching element Q1 when turning off. In the present embodiment, the controller 30 drives only the IGBT in the high current region.

次に、スイッチング素子の損失について、図７Ａ〜図７Ｃを用いて説明する。図７Ａはスイッチング損失（Ｐｓｗ）の特性を示すグラフである。図７Ｂはスイッチング素子の導通損失（Ｐｓаｔ）を示すグラフである。図７Ｃは並列回路の合計損失（Ｐｔｏｔ）を示すグラフである。 Next, the loss of the switching element will be described with reference to FIGS. 7A to 7C. FIG. 7A is a graph showing characteristics of switching loss (P sw ). FIG. 7B is a graph showing the conduction loss ( Psat ) of the switching element. FIG. 7C is a graph showing the total loss (P tot ) of the parallel circuit.

図７Ａにおいて、グラフаはＩＧＢＴのスイッチング損失を示し、グラフｂは大電流が流れているときのＭＯＳＦＥＴのスイッチング損失を示し、グラフｃは小電流が流れているときのＭＯＳＦＥＴのスイッチング損失を示す。図７Ａのグラフа〜ｃは、図４Ａのグラフа〜ｃと同様のグラフである。   In FIG. 7A, graph a indicates the switching loss of the IGBT, graph b indicates the switching loss of the MOSFET when a large current flows, and graph c indicates the switching loss of the MOSFET when a small current flows. Graphs a to c in FIG. 7A are similar to the graphs a to c in FIG. 4A.

図７Ｂにおいて、グラフｂはＩＧＢＴのみを駆動させてときの特性を示し、グラフｃはＭＯＳＦＥＴのみを駆動させたときの特性を示す。図７Ａのグラフｂ、ｃは、図４Ａのグラフｂ、ｃと同様のグラフである。   In FIG. 7B, graph b shows the characteristics when only the IGBT is driven, and graph c shows the characteristics when only the MOSFET is driven. Graphs b and c in FIG. 7A are similar to graphs b and c in FIG. 4A.

図７Ｃにおいて、グラフаは、低電流領域において、ターンオン時にはＭＯＳＦＥＴを先に駆動させて、ターンオフ時はＭＯＳＦＥＴを先に駆動させたときの特性を示す。グラフｂはＩＧＢＴのみを駆動させたときの損失を示す、グラフｃはＭＯＳＦＥＴのみを駆動させたときの損失を示す。   In FIG. 7C, graph a shows characteristics in the low current region when the MOSFET is driven first at the time of turn-on and the MOSFET is driven first at the time of turn-off. Graph b shows the loss when only the IGBT is driven, and graph c shows the loss when only the MOSFET is driven.

図７Ａ〜７Ｃにおいて、太い実線で示す特性が、本実施形態のスイッチング損失、導通損失、及び合計損失を表している。   7A to 7C, the characteristics indicated by thick solid lines represent the switching loss, the conduction loss, and the total loss of the present embodiment.

本実施形態では、ＭＯＳＦＥＴを先にターンオン、ターンオフするシーケンスが、低電流領域に限られている。そのため、ＭＯＳＦＥＴのスイッチング速度を高めることができ、スイッチング損失を低減することができる（図７Ａの太線の特性を参照）。   In this embodiment, the sequence of turning on and turning off the MOSFET first is limited to the low current region. Therefore, the switching speed of the MOSFET can be increased and the switching loss can be reduced (see the characteristic of the thick line in FIG. 7A).

本実施形態では、第１実施形態とは異なり、スイッチング素子Ｓ１のオン期間と、スイッチング素子Ｑ１のオン期間が重ならない。スイッチング素子Ｓ１、Ｑ１の導通時の電流が、スイッチング素子Ｓ１とスイッチング素子Ｑ１に分流しない。そのため、第１実施形態と第３実施形態とを比較すると、第１実施形態の方が導通損失を抑制できる。   In the present embodiment, unlike the first embodiment, the ON period of the switching element S1 and the ON period of the switching element Q1 do not overlap. The current when the switching elements S1 and Q1 are turned on does not shunt to the switching element S1 and the switching element Q1. Therefore, when the first embodiment and the third embodiment are compared, the first embodiment can suppress conduction loss.

図７Ｃに示すように、合計損失は、本実施形態における合計損失は、全使用電流の範囲内でＩＧＢＴのみ駆動させたときの合計損失（グラフｂの特性）よりも小さく、全使用電流の範囲内でＭＯＳＦＥＴのみ駆動させたときの合計損失（グラフｃの特性）よりも小さい。   As shown in FIG. 7C, the total loss in the present embodiment is smaller than the total loss (characteristic of graph b) when only the IGBT is driven within the range of the total use current, and the range of the total use current. It is smaller than the total loss (characteristic of graph c) when only MOSFET is driven.

上記のように、本実施形態では、ユニポーラ型スイッチング素子とバイポーラ型スイッチング素子とを並列に接続し、並列回路１１〜１６に流れる電流の大きさに応じて、先にターンオンまたは先にターンオフさせるスイッチング素子を、ユニポーラ型スイッチング素子とバイポーラ型スイッチング素子との間で切り換える。これにより、スイッチング速度を高めることができ、損失を低減することができる。   As described above, in the present embodiment, the unipolar switching element and the bipolar switching element are connected in parallel, and switching is performed so that the switch is turned on first or turned off first according to the magnitude of the current flowing through the parallel circuits 11 to 16. The element is switched between a unipolar switching element and a bipolar switching element. Thereby, a switching speed can be raised and a loss can be reduced.

また本実施形態では、ユニポーラ型スイッチング素子のみ、オン、オフを切り替える第１スイッチング動作、及び、バイポーラ型スイッチング素子のみ、オン、オフを切り替える第２スイッチング動作を制御し、並列回路１１〜１６に流れる電流の大きさに応じて、第１スイッチング動作と第２スイッチング動作のうちいずれか一方のスイッチング動作を選択する。これにより、スイッチング素子の駆動回路を簡素化することができる。また、ユニポーラ型スイッチング素子とバイポーラ型スイッチング素子を同時に、オン又はオフさせることがないため、駆動回路の電源容量を低減できる。その結果として、駆動回路のコストを抑制できる。   In the present embodiment, the first switching operation for switching on / off only for the unipolar switching element and the second switching operation for switching on / off for only the bipolar switching element are controlled to flow to the parallel circuits 11 to 16. One of the first switching operation and the second switching operation is selected according to the magnitude of the current. Thereby, the drive circuit of a switching element can be simplified. In addition, since the unipolar switching element and the bipolar switching element are not turned on or off at the same time, the power supply capacity of the drive circuit can be reduced. As a result, the cost of the drive circuit can be suppressed.

また本実施形態では、並列回路１１〜１６に流れる電流が電流閾値Ｉｔｈより小さい場合には、バイポーラ型スイッチング素子をオフ状態にしつつ、ユニポーラ型スイッチング素子をターンオンさせた後にユニポーラ型スイッチング素子をターンオフさせる。これにより、スイッチング素子の駆動回路を簡素化することができる。また、スイッチング速度を高めることができ、損失を低減することができる。またＭＯＳＦＥＴの定格電流を低電流領域内に収めればよいため、ＭＯＳＦＥＴの定格電流を小さく押さえることができ、その結果として、コストを抑制できる。   In the present embodiment, when the current flowing through the parallel circuits 11 to 16 is smaller than the current threshold Ith, the unipolar switching element is turned off after the unipolar switching element is turned on while the bipolar switching element is turned off. . Thereby, the drive circuit of a switching element can be simplified. In addition, switching speed can be increased and loss can be reduced. Further, since the rated current of the MOSFET only needs to be within the low current region, the rated current of the MOSFET can be kept small, and as a result, the cost can be suppressed.

また本実施形態では、並列回路１１〜１６に流れる電流が電流閾値Ｉｔｈより大きい場合には、ユニポーラ型スイッチング素子をオフ状態にしつつ、バイポーラ型スイッチング素子をターンオンさせた後にバイポーラ型スイッチング素子をターンオフさせる。これにより、スイッチング素子の駆動回路を簡素化することができる。また、スイッチング速度を高めることができ、損失を低減することができる。またＭＯＳＦＥＴの定格電流を低電流領域内に収めればよいため、ＭＯＳＦＥＴの定格電流を小さく押さえることができ、その結果として、コストを抑制できる。   In the present embodiment, when the current flowing through the parallel circuits 11 to 16 is larger than the current threshold value Ith, the bipolar switching element is turned on after the bipolar switching element is turned on while the unipolar switching element is turned off. . Thereby, the drive circuit of a switching element can be simplified. In addition, switching speed can be increased and loss can be reduced. Further, since the rated current of the MOSFET only needs to be within the low current region, the rated current of the MOSFET can be kept small, and as a result, the cost can be suppressed.

なお、電流閾値Ｉｔｈは、第１実施形態と同様に、反転電流（Ｉｐ）以下に設定されている。全使用電流範囲において、本実施形態における合計損失が、ＭＯＳＦＥＴのみ駆動させたときの合計損失より小さく、全使用電流の範囲内でＩＧＢＴのみ駆動させたときの合計損失より小さくなるように、電流閾値が設定されている。これにより、使用電流領域の全体で、合計損失を低減させることができる。   Note that the current threshold Ith is set to be equal to or less than the inversion current (Ip) as in the first embodiment. The current threshold is set so that the total loss in the present embodiment is smaller than the total loss when only the MOSFET is driven in the entire operating current range and smaller than the total loss when only the IGBT is driven within the range of the total operating current. Is set. Thereby, the total loss can be reduced in the entire use current region.

１…バッテリ
２…コンデンサ
３…モータ
４…電流センサ
１０…インバータ
１１〜１６…並列回路
２１、２２…駆動回路
３０…コントローラ
Ｄ１〜Ｄ６…ダイオード
Ｑ１〜Ｑ６…スイッチング素子
Ｓ１〜Ｓ６…スイッチング素子 DESCRIPTION OF SYMBOLS 1 ... Battery 2 ... Capacitor 3 ... Motor 4 ... Current sensor 10 ... Inverter 11-16 ... Parallel circuit 21, 22 ... Drive circuit 30 ... Controller D1-D6 ... Diode Q1-Q6 ... Switching element S1-S6 ... Switching element

Claims (9)

ユニポーラ型スイッチング素子とバイポーラ型スイッチング素子とを並列に接続した並列回路と、
前記ユニポーラ型スイッチング素子のスイッチング動作及び前記バイポーラ型スイッチング素子のスイッチング動作を制御するコントローラとを備え、
前記コントローラは、
前記並列回路に流れる電流の大きさに応じて、先にターンオンまたは先にターンオフさせるスイッチング素子を、前記ユニポーラ型スイッチング素子と前記バイポーラ型スイッチング素子との間で切り換える
半導体装置。 A parallel circuit in which a unipolar switching element and a bipolar switching element are connected in parallel;
A controller for controlling the switching operation of the unipolar switching element and the switching operation of the bipolar switching element,
The controller is
A semiconductor device that switches a switching element to be turned on or turned off first between the unipolar switching element and the bipolar switching element in accordance with the magnitude of a current flowing in the parallel circuit. 前記コントローラは、
前記バイポーラ型スイッチング素子のスイッチング動作よりも先に前記ユニポーラ型スイッチング素子のスイッチング動作を実行し、
前記ユニポーラ型スイッチング素子のスイッチング動作よりも先に前記バイポーラ型スイッチング素子のスイッチング動作を実行し、
前記並列回路に流れる電流の大きさに応じて、スイッチング動作の順序を切り換える
請求項１記載の半導体装置。 The controller is
Performing the switching operation of the unipolar switching element prior to the switching operation of the bipolar switching element;
Performing the switching operation of the bipolar switching element prior to the switching operation of the unipolar switching element;
The semiconductor device according to claim 1, wherein the order of the switching operation is switched according to the magnitude of the current flowing through the parallel circuit. 前記コントローラは、
前記ユニポーラ型スイッチング素子及び前記バイポーラ型スイッチング素子をそれぞれターンオンさせた後に、前記ユニポーラ型スイッチング素子及び前記バイポーラ型スイッチング素子をそれぞれターンオフさせるスイッチング動作において、
前記並列回路に流れる電流が所定の電流閾値より小さい場合には、前記バイポーラ型スイッチング素子より先に前記ユニポーラ型スイッチング素子をターンオンさせ、かつ、前記バイポーラ型スイッチング素子より後に前記ユニポーラ型スイッチング素子をターンオフさせ、
前記並列回路に流れる電流が前記電流閾値より大きい場合には、前記ユニポーラ型スイッチング素子より先に前記バイポーラ型スイッチング素子をターンオンさせ、かつ、前記ユニポーラ型スイッチング素子より後に前記バイポーラ型スイッチング素子をターンオフさせる
請求項１又は２記載の半導体装置。 The controller is
In the switching operation of turning off the unipolar switching element and the bipolar switching element after turning on the unipolar switching element and the bipolar switching element, respectively.
When the current flowing through the parallel circuit is smaller than a predetermined current threshold, the unipolar switching element is turned on before the bipolar switching element, and the unipolar switching element is turned off after the bipolar switching element. Let
When the current flowing through the parallel circuit is larger than the current threshold, the bipolar switching element is turned on before the unipolar switching element, and the bipolar switching element is turned off after the unipolar switching element. The semiconductor device according to claim 1. 前記コントローラは、
前記ユニポーラ型スイッチング素子及び前記バイポーラ型スイッチング素子をそれぞれターンオンさせた後に、前記ユニポーラ型スイッチング素子及び前記バイポーラ型スイッチング素子をそれぞれターンオフさせるスイッチング動作において、
前記並列回路に流れる電流が所定の電流閾値より小さい場合には、前記バイポーラ型スイッチング素子より先に前記ユニポーラ型スイッチング素子をターンオンさせ、かつ、前記ユニポーラ型スイッチング素子より後に前記バイポーラ型スイッチング素子をターンオフさせ、
前記並列回路に流れる電流が前記電流閾値より大きい場合には、前記ユニポーラ型スイッチング素子より先に前記バイポーラ型スイッチング素子をターンオンさせ、かつ、前記ユニポーラ型スイッチング素子より後に前記バイポーラ型スイッチング素子をターンオフさせる
請求項１又は２記載の半導体装置。 The controller is
In the switching operation of turning off the unipolar switching element and the bipolar switching element after turning on the unipolar switching element and the bipolar switching element, respectively.
When the current flowing through the parallel circuit is smaller than a predetermined current threshold, the unipolar switching element is turned on before the bipolar switching element, and the bipolar switching element is turned off after the unipolar switching element. Let
When the current flowing through the parallel circuit is larger than the current threshold, the bipolar switching element is turned on before the unipolar switching element, and the bipolar switching element is turned off after the unipolar switching element. The semiconductor device according to claim 1. 前記ユニポーラ型スイッチング素子と前記バイポーラ型スイッチング素子
は、素子の温度が高くなるほどオン電圧が高くなる特性を有している
請求項１〜４のいずれか一項に記載の半導体装置。 5. The semiconductor device according to claim 1, wherein each of the unipolar switching element and the bipolar switching element has a characteristic that an on-voltage increases as a temperature of the element increases. 前記コントローラは、
前記ユニポーラ型スイッチング素子のみ、オン、オフを切り替える第１スイッチング動作、及び、前記バイポーラ型スイッチング素子のみ、オン、オフを切り替える第２スイッチング動作を制御し、
前記並列回路に流れる電流の大きさに応じて、前記第１スイッチング動作と前記第２スイッチング動作のうちいずれか一方のスイッチング動作を選択する
請求項１記載の半導体装置。 The controller is
Controlling only the unipolar switching element, a first switching operation for switching on and off, and a second switching operation for switching only the bipolar switching element, on and off;
2. The semiconductor device according to claim 1, wherein either one of the first switching operation and the second switching operation is selected in accordance with a magnitude of a current flowing through the parallel circuit. 前記コントローラは、
前記並列回路に流れる電流が所定の電流閾値より小さい場合には、前記バイポーラ型スイッチング素子をオフ状態にしつつ、前記ユニポーラ型スイッチング素子をターンオンさせた後に前記ユニポーラ型スイッチング素子をターンオフさせる
請求項１又は６記載の半導体装置。 The controller is
2. When the current flowing through the parallel circuit is smaller than a predetermined current threshold value, the unipolar switching element is turned off after the unipolar switching element is turned on while the bipolar switching element is turned off. 6. The semiconductor device according to 6. 前記コントローラは、
前記並列回路に流れる電流が所定の電流閾値より大きい場合には、前記ユニポーラ型スイッチング素子をオフ状態にしつつ、前記バイポーラ型スイッチング素子をターンオンさせた後に前記バイポーラ型スイッチング素子をターンオフさせる
請求項１、６又は７記載の半導体装置。 The controller is
2. When the current flowing through the parallel circuit is larger than a predetermined current threshold, the bipolar switching element is turned off and then the bipolar switching element is turned off while the unipolar switching element is turned off. 8. The semiconductor device according to 6 or 7. 前記電流閾値は、反転電流以下の電流に設定されており、
前記反転電流は、スイッチング素子の電流に対する損失特性において、前記ユニポーラ型スイッチング素子の損失と前記バイポーラ型スイッチング素子の損失の大小関係が反転する電流であり、
前記ユニポーラ型スイッチング素子の損失は、前記ユニポーラ型スイッチング素子のオン、オフの切り換えにより生じるスイッチング損失と前記ユニポーラ型スイッチング素子の導通損失とを加えた損失であり、
前記バイポーラ型スイッチング素子の損失は、前記バイポーラ型スイッチング素子のオン、オフの切り換えにより生じるスイッチング損失と前記バイポーラ型スイッチング素子の導通損失とを加えた損失である
請求項３、４、７又は８のいずれか一項に記載の半導体装置。 The current threshold is set to a current equal to or less than the reversal current,
The inversion current is a current that reverses the magnitude relationship between the loss of the unipolar switching element and the loss of the bipolar switching element in the loss characteristic with respect to the current of the switching element.
The loss of the unipolar switching element is a loss obtained by adding a switching loss caused by switching on and off of the unipolar switching element and a conduction loss of the unipolar switching element,
9. The loss of the bipolar switching element is a loss obtained by adding a switching loss caused by switching on / off of the bipolar switching element and a conduction loss of the bipolar switching element. The semiconductor device as described in any one.
JP2016123278A 2016-06-22 2016-06-22 Semiconductor device Active JP6739865B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016123278A JP6739865B2 (en) 2016-06-22 2016-06-22 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016123278A JP6739865B2 (en) 2016-06-22 2016-06-22 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2017228912A true JP2017228912A (en) 2017-12-28
JP6739865B2 JP6739865B2 (en) 2020-08-12

Family

ID=60892303

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016123278A Active JP6739865B2 (en) 2016-06-22 2016-06-22 Semiconductor device

Country Status (1)

Country Link
JP (1) JP6739865B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019153976A (en) * 2018-03-05 2019-09-12 富士電機株式会社 DC circuit breaker
WO2022230833A1 (en) * 2021-04-26 2022-11-03 株式会社Flosfia Power conversion circuit, power conversion device, and control system

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0590933A (en) * 1991-07-15 1993-04-09 Fuji Electric Co Ltd Composite switch circuit
JP2000231417A (en) * 1999-02-12 2000-08-22 Nissin Kogyo Co Ltd Overheat diagnostic device for field effect transistor in electric apparatus driving circuit
JP2002016486A (en) * 2000-06-30 2002-01-18 Matsushita Electric Ind Co Ltd Semiconductor device
JP2002078104A (en) * 2000-08-24 2002-03-15 Nippon Yusoki Co Ltd Freighter control device
JP2002165439A (en) * 2000-09-14 2002-06-07 Toyota Industries Corp Switch circuit
JP2009159671A (en) * 2007-12-25 2009-07-16 Mitsubishi Electric Corp Failure detector of power element
JP2010279193A (en) * 2009-05-29 2010-12-09 Mitsubishi Electric Corp Power converter
JP2012249509A (en) * 2011-05-02 2012-12-13 Mitsubishi Electric Corp Power semiconductor device
JP2013059190A (en) * 2011-09-08 2013-03-28 Toshiba Corp Power semiconductor module
WO2017086201A1 (en) * 2015-11-16 2017-05-26 アイシン・エィ・ダブリュ株式会社 Electric power conversion device

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0590933A (en) * 1991-07-15 1993-04-09 Fuji Electric Co Ltd Composite switch circuit
JP2000231417A (en) * 1999-02-12 2000-08-22 Nissin Kogyo Co Ltd Overheat diagnostic device for field effect transistor in electric apparatus driving circuit
JP2002016486A (en) * 2000-06-30 2002-01-18 Matsushita Electric Ind Co Ltd Semiconductor device
JP2002078104A (en) * 2000-08-24 2002-03-15 Nippon Yusoki Co Ltd Freighter control device
JP2002165439A (en) * 2000-09-14 2002-06-07 Toyota Industries Corp Switch circuit
JP2009159671A (en) * 2007-12-25 2009-07-16 Mitsubishi Electric Corp Failure detector of power element
JP2010279193A (en) * 2009-05-29 2010-12-09 Mitsubishi Electric Corp Power converter
JP2012249509A (en) * 2011-05-02 2012-12-13 Mitsubishi Electric Corp Power semiconductor device
JP2013059190A (en) * 2011-09-08 2013-03-28 Toshiba Corp Power semiconductor module
WO2017086201A1 (en) * 2015-11-16 2017-05-26 アイシン・エィ・ダブリュ株式会社 Electric power conversion device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019153976A (en) * 2018-03-05 2019-09-12 富士電機株式会社 DC circuit breaker
WO2022230833A1 (en) * 2021-04-26 2022-11-03 株式会社Flosfia Power conversion circuit, power conversion device, and control system

Also Published As

Publication number Publication date
JP6739865B2 (en) 2020-08-12

Similar Documents

Publication Publication Date Title
JP5002706B2 (en) Power converter
US8351231B2 (en) Power conversion device
US10320278B2 (en) Semiconductor device having a decreased switching loss
US6069809A (en) Resonant inverter apparatus
WO2012153836A1 (en) Switching circuit and semiconductor module
US10511218B2 (en) Gate drive circuit, that supplies power to a gate of a semiconductor switching element, and carries out a driving on and off of the gate
EP3029821B1 (en) Semiconductor device and power conversion device
JP2019068592A (en) Electric power conversion device
JP2009011013A (en) Power conversion equipment
JP2018007403A (en) Power converter
JP4930582B2 (en) Resonant power converter
JP5298557B2 (en) Voltage-driven semiconductor device gate drive device
JP6739865B2 (en) Semiconductor device
JP5382535B2 (en) Power supply device for gate drive circuit
JP5647558B2 (en) Inverter device
JP2007104739A (en) Drive circuit of power semiconductor module
JP2009278704A (en) Gate drive of voltage-driven semiconductor device
JP6705234B2 (en) Inverter control method
WO2022244361A1 (en) Gate drive circuit and power conversion device
JP6490247B2 (en) Power conversion device and electric motor drive device using the same
JP2019088078A (en) Driver circuit and power converter
US10848049B2 (en) Main conversion circuit, power conversion device, and moving body
JP2018121475A (en) Power conversion device
KR20080057970A (en) 3-phase asymmetric inverter circuit for asymmetric pwm method
JP6679967B2 (en) Driving device for semiconductor element

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190311

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200721

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200721

R150 Certificate of patent or registration of utility model

Ref document number: 6739865

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150