JP2010279193A - Power converter - Google Patents

Power converter Download PDF

Info

Publication number
JP2010279193A
JP2010279193A JP2009130089A JP2009130089A JP2010279193A JP 2010279193 A JP2010279193 A JP 2010279193A JP 2009130089 A JP2009130089 A JP 2009130089A JP 2009130089 A JP2009130089 A JP 2009130089A JP 2010279193 A JP2010279193 A JP 2010279193A
Authority
JP
Japan
Prior art keywords
voltage
load
power
insulated gate
gate bipolar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009130089A
Other languages
Japanese (ja)
Other versions
JP5320594B2 (en
Inventor
Kazuhiro Kuriaki
和広 栗秋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2009130089A priority Critical patent/JP5320594B2/en
Publication of JP2010279193A publication Critical patent/JP2010279193A/en
Application granted granted Critical
Publication of JP5320594B2 publication Critical patent/JP5320594B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a power converter having small power loss. <P>SOLUTION: A microcomputer 20 exerts on/off control for N-channel MOS transistors 42 and 43 and IGBT 7 and 10 in a low-current region, in which the saturation voltage of the N-channel MOS transistors 42 and 43 is lower than that of the IGBT 6 and 9 and exerts on/off control for IGBT6, 7, 9, and 10, in a high-current region in which the saturation voltage of the IGBT6 and 9 is lower than that of the N-channel MOS transistors 42 and 43. Thus, the DC loss of a transistor is reduced. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

この発明は電力変換装置に関し、特に、直流電力を交流電力に変換して負荷に供給する電力変換装置に関する。   The present invention relates to a power conversion device, and more particularly to a power conversion device that converts DC power into AC power and supplies it to a load.

太陽光発電システムは、太陽電池で発生した直流電力をパワーコンディショナで交流電力に変換して家庭用電気機器に供給するシステムである。太陽電池の発電効率は高くないので、太陽電池で発生した電力をパワーコンディショナで効率良く交流電力に変換する必要がある。パワーコンディショナにはIPM(Intelligent Power Module)が使用されており、IPMにおける電力損失の低減化が図られている(たとえば、特許文献1参照)。   A solar power generation system is a system that converts DC power generated by a solar cell into AC power by a power conditioner and supplies the AC power to household electrical equipment. Since the power generation efficiency of the solar cell is not high, it is necessary to efficiently convert the electric power generated by the solar cell into AC power with a power conditioner. An IPM (Intelligent Power Module) is used for the power conditioner, and power loss in the IPM is reduced (for example, see Patent Document 1).

特開2008−79475号公報JP 2008-79475 A

しかし、従来のIPMの電力損失は未だ大きかった。
それゆえに、この発明の主たる目的は、電力損失が小さな電力変換装置を提供することである。
However, the power loss of the conventional IPM is still large.
Therefore, a main object of the present invention is to provide a power conversion device with low power loss.

この発明に係る電力変換装置は、直流電力を交流電力に変換して負荷に供給する電力変換装置であって、第1の直流電圧を受ける第1の電源端子と負荷の一方端子との間に並列接続される第1の絶縁ゲート型バイポーラトランジスタおよびMOSトランジスタと、第1の直流電圧と異なる第2の直流電圧を受ける第2の電源端子と負荷の他方端子との間に接続される第2の絶縁ゲート型バイポーラトランジスタと、それぞれ第1および第2の絶縁ゲート型バイポーラトランジスタに逆並列に接続された第1および第2のダイオードと、負荷電流を検出する電流検出器と、制御回路とを備えたものである。制御回路は、負荷電流が予め定められたしきい値電流よりも低い場合は、MOSトランジスタを第1の周波数でオン/オフ制御するとともに第2の絶縁ゲート型バイポーラトランジスタを第1の周波数よりも高い第2の周波数でオン/オフ制御し、負荷に流れる電流がしきい値電流よりも高い場合は、第1の絶縁ゲート型バイポーラトランジスタを第1の周波数でオン/オフ制御するとともに第2の絶縁ゲート型バイポーラトランジスタを第2の周波数でオン/オフ制御する。したがって、負荷電流に応じて、第1の絶縁ゲート型バイポーラトランジスタおよびMOSトランジスタのうちの飽和電圧が低い方のトランジスタを使用するので、電力損失の低減化を図ることができる。   A power conversion device according to the present invention is a power conversion device that converts DC power into AC power and supplies the load to a load between a first power supply terminal that receives a first DC voltage and one terminal of the load. A first insulated gate bipolar transistor and a MOS transistor connected in parallel, a second power supply terminal receiving a second DC voltage different from the first DC voltage, and a second terminal connected to the other terminal of the load An insulated gate bipolar transistor, first and second diodes connected in reverse parallel to the first and second insulated gate bipolar transistors, a current detector for detecting a load current, and a control circuit, respectively It is provided. When the load current is lower than a predetermined threshold current, the control circuit performs on / off control of the MOS transistor at the first frequency and controls the second insulated gate bipolar transistor from the first frequency. When the on / off control is performed at a high second frequency and the current flowing through the load is higher than the threshold current, the first insulated gate bipolar transistor is controlled on / off at the first frequency and the second The insulated gate bipolar transistor is turned on / off at the second frequency. Therefore, since the transistor having the lower saturation voltage of the first insulated gate bipolar transistor and the MOS transistor is used according to the load current, the power loss can be reduced.

また、この発明に係る他の電力変換装置は、直流電力を交流電力に変換して負荷に供給する電力変換装置であって、第1の直流電圧を受ける第1の電源端子と負荷の一方端子との間に並列接続され、ともに第1の周波数でオン/オフ制御される複数の第1の絶縁ゲート型バイポーラトランジスタと、第1の直流電圧と異なる第2の直流電圧を受ける第2の電源端子と負荷の他方端子との間に接続され、第1の周波数よりも高い第2の周波数でオン/オフ制御される第2の絶縁ゲート型バイポーラトランジスタと、複数の第1の絶縁ゲート型バイポーラトランジスタに逆並列に接続された第1のダイオードと、第2の絶縁ゲート型バイポーラトランジスタに逆並列に接続された第2のダイオードとを備えたものである。したがって、低速側アームにおいて複数の第1の絶縁ゲート型バイポーラトランジスタを並列接続したので、電力損失の低減化を図ることができる。   Another power converter according to the present invention is a power converter that converts DC power into AC power and supplies the power to a load, the first power supply terminal receiving the first DC voltage and one terminal of the load. A plurality of first insulated gate bipolar transistors that are connected in parallel with each other and controlled to be turned on / off at a first frequency, and a second power source that receives a second DC voltage different from the first DC voltage A second insulated gate bipolar transistor connected between the terminal and the other terminal of the load and controlled to be turned on / off at a second frequency higher than the first frequency, and a plurality of first insulated gate bipolar transistors A first diode connected in antiparallel to the transistor and a second diode connected in antiparallel to the second insulated gate bipolar transistor are provided. Therefore, since the plurality of first insulated gate bipolar transistors are connected in parallel in the low-speed arm, the power loss can be reduced.

また、この発明に係るさらに他の電力変換装置は、直流電力を交流電力に変換して負荷に供給する電力変換装置であって、第1の直流電圧を受ける第1の電源端子と負荷の一方端子との間に接続され、第1の周波数でオン/オフ制御される第1の絶縁ゲート型バイポーラトランジスタと、第1の直流電圧と異なる第2の直流電圧を受ける第2の電源端子と負荷の他方端子との間に接続され、第1の周波数よりも高い第2の周波数でオン/オフ制御される第2の絶縁ゲート型バイポーラトランジスタと、各々が第1の絶縁ゲート型バイポーラトランジスタに逆並列に接続された複数の第1のダイオードと、第2の絶縁ゲート型バイポーラトランジスタに逆並列に接続された第2のダイオードとを備えたものである。したがって、低速側アームにおいて複数の第1のダイオードを並列接続したので、電力損失の低減化を図ることができる。   Still another power conversion device according to the present invention is a power conversion device that converts DC power into AC power and supplies the load to a load, wherein one of the first power supply terminal that receives the first DC voltage and the load. A first insulated gate bipolar transistor connected between the first terminal and on / off-controlled at a first frequency; a second power supply terminal receiving a second DC voltage different from the first DC voltage; and a load And a second insulated gate bipolar transistor that is connected to the other terminal of the first and second transistors and is controlled to be turned on / off at a second frequency higher than the first frequency. A plurality of first diodes connected in parallel and a second diode connected in antiparallel to the second insulated gate bipolar transistor. Therefore, since the plurality of first diodes are connected in parallel in the low-speed arm, the power loss can be reduced.

また、この発明に係るさらに他の電力変換装置は、直流電力を交流電力に変換して負荷に供給する電力変換装置であって、第1の直流電圧を受ける第1の電源端子と負荷の一方端子との間に接続され、第1の周波数でオン/オフ制御される第1の絶縁ゲート型バイポーラトランジスタと、第1の直流電圧と異なる第2の直流電圧を受ける第2の電源端子と負荷の他方端子との間に接続され、第1の周波数よりも高い第2の周波数でオン/オフ制御される第2の絶縁ゲート型バイポーラトランジスタと、それぞれ第1および第2の絶縁ゲート型バイポーラトランジスタに逆並列に接続された第1および第2のダイオードとを備えたものである。第1の絶縁ゲート型バイポーラトランジスタの飽和電圧は第2の絶縁ゲート型バイポーラトランジスタの飽和電圧よりも低く設定されている。したがって、低速側アームにおいて第1の絶縁ゲート型バイポーラトランジスタの直流損失を小さくするとともに、高速側アームにおいて第2の絶縁ゲート型バイポーラトランジスタのスイッチング損失を小さくすることができ、電力損失の低減化を図ることができる。   Still another power conversion device according to the present invention is a power conversion device that converts DC power into AC power and supplies the load to a load, wherein one of the first power supply terminal that receives the first DC voltage and the load. A first insulated gate bipolar transistor connected between the first terminal and on / off-controlled at a first frequency; a second power supply terminal receiving a second DC voltage different from the first DC voltage; and a load A second insulated gate bipolar transistor connected to the other terminal of the first and second transistors, and controlled to be turned on / off at a second frequency higher than the first frequency, and the first and second insulated gate bipolar transistors, respectively. And first and second diodes connected in antiparallel. The saturation voltage of the first insulated gate bipolar transistor is set lower than the saturation voltage of the second insulated gate bipolar transistor. Therefore, the DC loss of the first insulated gate bipolar transistor can be reduced in the low speed side arm, and the switching loss of the second insulated gate bipolar transistor can be reduced in the high speed side arm, thereby reducing the power loss. Can be planned.

以上のように、この発明によれば、電力変換装置の電力損失の低減化を図ることができる。   As described above, according to the present invention, the power loss of the power conversion device can be reduced.

本願発明の基礎となる電力変換装置のIPMの構成を示す回路ブロック図である。It is a circuit block diagram which shows the structure of IPM of the power converter device used as the foundation of this invention. 図1に示した電力変換装置の他の部分を示す回路ブロック図である。It is a circuit block diagram which shows the other part of the power converter device shown in FIG. この発明の実施の形態1による電力変換装置のIPMの構成を示す回路ブロック図である。It is a circuit block diagram which shows the structure of IPM of the power converter device by Embodiment 1 of this invention. 図3に示したIPMを備えた電力変換装置の構成を示す回路ブロック図である。It is a circuit block diagram which shows the structure of the power converter device provided with IPM shown in FIG. 図4に示した抵抗素子およびフィルタ回路の動作を示す図である。It is a figure which shows operation | movement of the resistive element and filter circuit which were shown in FIG. 図4に示したIGBTとNチャネルMOSトランジスタの電流−飽和電圧特性を示す図である。FIG. 5 is a diagram showing current-saturation voltage characteristics of the IGBT and the N-channel MOS transistor shown in FIG. 4. 実施の形態1の変更例を示す回路ブロック図である。FIG. 6 is a circuit block diagram illustrating a modification of the first embodiment. この発明の実施の形態2による電力変換装置のIPMの構成を示す回路ブロック図である。It is a circuit block diagram which shows the structure of IPM of the power converter device by Embodiment 2 of this invention. 図8に示したIPMを備えた電力変換装置の構成を示す回路ブロック図である。It is a circuit block diagram which shows the structure of the power converter device provided with IPM shown in FIG. 図9に示したIGBTおよびダイオードの電流−電圧特性を示す図である。FIG. 10 is a diagram showing current-voltage characteristics of the IGBT and the diode shown in FIG. 9. この発明の実施の形態3による電力変換装置のIPMの構成を示す回路ブロック図である。It is a circuit block diagram which shows the structure of IPM of the power converter device by Embodiment 3 of this invention. 図11に示したIPMを備えた電力変換装置の構成を示す回路ブロック図である。It is a circuit block diagram which shows the structure of the power converter device provided with IPM shown in FIG. 図12に示したIGBTの飽和電圧およびターンオフ損失を示す図である。It is a figure which shows the saturation voltage and turn-off loss of IGBT shown in FIG. 図12に示したIGBTの直流損失およびターンオフ損失を示す図である。It is a figure which shows the direct current | flow loss and turn-off loss of IGBT shown in FIG.

実施の形態について説明する前に、本願発明の基礎となる電力変換装置について説明する。図1に示すように、この電力変換装置はIPM1を備える。IPM1は、複数の端子T1〜T26と、高耐圧のHVIC2〜4、低耐圧のLVIC5、IGBT(Insulated Gate Bipolar Transistor:絶縁ゲート型バイポーラトランジスタ)6〜11、およびフリー・ホイーリング・ダイオード(Free Wheeling Diode)12〜17を含む。   Before describing the embodiment, a power conversion device as the basis of the present invention will be described. As shown in FIG. 1, this power conversion device includes an IPM 1. The IPM 1 includes a plurality of terminals T1 to T26, a high breakdown voltage HVIC 2 to 4, a low breakdown voltage LVIC 5, an IGBT (Insulated Gate Bipolar Transistor) 6 to 11, and a free wheeling diode (Free Wheeling Diode). ) 12-17.

バイアス端子T1,T5,T9は、それぞれバイアス電圧VB1〜VB3を受け、それぞれHVIC2〜4のバイアス端子(VB)に接続される。ソース端子T2,T6,T10は、それぞれソース電圧VS1〜VS3を受け、それぞれHVIC2〜4のソース端子(VS)に接続される。HVIC2〜4のソース端子(VS)は、それぞれ交流出力端子T23〜T25に接続される。   The bias terminals T1, T5 and T9 receive the bias voltages VB1 to VB3, respectively, and are connected to the bias terminals (VB) of the HVICs 2 to 4, respectively. Source terminals T2, T6, and T10 receive source voltages VS1 to VS3, respectively, and are connected to source terminals (VS) of HVICs 2 to 4, respectively. The source terminals (VS) of the HVICs 2 to 4 are connected to AC output terminals T23 to T25, respectively.

電源端子T3,T7,T11は、ともに直流電源電圧VCC(たとえば15V)を受け、それぞれHVIC2〜4の電源端子(VCC)に接続される。信号入力端子T4,T8,T12は、それぞれ制御信号φUP,φVP,φWPを受け、それぞれHVIC2〜4の信号入力端子(IN)に接続される。共通端子T13は、基準電圧VNCを受け、HVIC2〜4の共通端子(COM)に接続される。   Power supply terminals T3, T7, and T11 all receive DC power supply voltage VCC (for example, 15V) and are connected to power supply terminals (VCC) of HVICs 2 to 4, respectively. Signal input terminals T4, T8, and T12 receive control signals φUP, φVP, and φWP, respectively, and are connected to signal input terminals (IN) of HVICs 2 to 4, respectively. The common terminal T13 receives the reference voltage VNC and is connected to the common terminals (COM) of the HVICs 2 to 4.

電源端子T14は、直流電源電圧VCCを受け、LVIC5の電源端子(VCC)に接続される。信号入力端子T15〜T17は、それぞれ制御信号φUN,φVN,φWNを受け、それぞれLVIC5の信号入力端子(UN,VN,WN)に接続される。信号出力端子T18,T20には、LVIC5から所定の信号FO,CFOがそれぞれ出力される。共通端子T19は、基準電圧VNCを受け、LVIC5の接地端子(GND)および基準電圧端子(VNO)に接続される。信号入力端子T21には、たとえば負荷電流のレベルを示す信号CINが入力される。   The power supply terminal T14 receives the DC power supply voltage VCC and is connected to the power supply terminal (VCC) of the LVIC5. Signal input terminals T15 to T17 receive control signals φUN, φVN, and φWN, respectively, and are connected to signal input terminals (UN, VN, WN) of LVIC5, respectively. Predetermined signals FO and CFO are output from the LVIC 5 to the signal output terminals T18 and T20, respectively. The common terminal T19 receives the reference voltage VNC and is connected to the ground terminal (GND) and the reference voltage terminal (VNO) of the LVIC5. For example, a signal CIN indicating the level of the load current is input to the signal input terminal T21.

正電圧端子T22には、太陽電池で生成された正の直流電圧VPが印加される。負電圧端子T26には、太陽電池で生成された負の直流電圧VNが印加される。交流出力端子T23〜T25には、三相交流電圧VU,VV,VWが出力され、たとえば三相モータが接続される。   A positive DC voltage VP generated by the solar cell is applied to the positive voltage terminal T22. A negative DC voltage VN generated by the solar cell is applied to the negative voltage terminal T26. Three-phase AC voltages VU, VV, and VW are output to the AC output terminals T23 to T25, for example, a three-phase motor is connected.

IGBT6〜8のコレクタは正電圧端子T22に接続され、それらのゲートはそれぞれHVIC2〜4の出力端子(HO)に接続され、それらのエミッタはそれぞれ交流出力端子T23〜T25に接続される。IGBT9〜11のコレクタはそれぞれ交流出力端子T23〜T25に接続され、それらのゲートはそれぞれLVIC5の信号出力端子(UO,VO,WO)に接続され、それらのエミッタはともに負電圧端子T26に接続される。ダイオード12〜17は、それぞれIGBT6〜11に逆並列に接続される。   The collectors of the IGBTs 6 to 8 are connected to the positive voltage terminal T22, their gates are connected to the output terminals (HO) of the HVICs 2 to 4, respectively, and their emitters are connected to the AC output terminals T23 to T25, respectively. The collectors of the IGBTs 9 to 11 are connected to the AC output terminals T23 to T25, their gates are connected to the signal output terminals (UO, VO, WO) of the LVIC 5, and their emitters are connected to the negative voltage terminal T26. The Diodes 12 to 17 are connected in antiparallel to IGBTs 6 to 11, respectively.

また、この電力変換装置は、図2に示すように、マイクロコンピュータ20、ダイオード21,26,31、抵抗素子22,27,32,36、コンデンサ23〜25,28〜30,33〜35,37,39、および直流電源38を備える。   In addition, as shown in FIG. 2, the power converter includes a microcomputer 20, diodes 21, 26, 31, resistance elements 22, 27, 32, 36, capacitors 23 to 25, 28 to 30, 33 to 35, 37. , 39 and a DC power supply 38.

マイクロコンピュータ20は、制御信号φUP,φVP,φWP,φUN,φVN,φWNを生成して信号入力端子T4,T8,T12,T15〜T17に与える。直流電源38は、電源端子T3,T7,T11,T14に電源電圧VCCを供給する。電源端子T3,T7,T11,T14は、それぞれコンデンサ25,30,35,37を介して接地される。   The microcomputer 20 generates control signals [phi] UP, [phi] VP, [phi] WP, [phi] UN, [phi] VN, [phi] WN and supplies them to the signal input terminals T4, T8, T12, T15 to T17. The DC power supply 38 supplies the power supply voltage VCC to the power supply terminals T3, T7, T11, and T14. The power supply terminals T3, T7, T11, and T14 are grounded through capacitors 25, 30, 35, and 37, respectively.

ダイオード21および抵抗素子22は、電源電圧VCCのライン(直流電源38の正極)とバイアス端子T1に直列接続される。コンデンサ23,24は、端子T1,T2間に並列接続される。ダイオード26および抵抗素子27は、電源電圧VCCのラインとバイアス端子T5との間に直列接続される。コンデンサ28,29は、端子T5,T6間に並列接続される。ダイオード31および抵抗素子32は、電源電圧VCCのラインとバイアス端子T9との間に直列接続される。コンデンサ33,34は、端子T9,T10間に並列接続される。   The diode 21 and the resistance element 22 are connected in series to the power supply voltage VCC line (the positive electrode of the DC power supply 38) and the bias terminal T1. The capacitors 23 and 24 are connected in parallel between the terminals T1 and T2. The diode 26 and the resistance element 27 are connected in series between the line of the power supply voltage VCC and the bias terminal T5. Capacitors 28 and 29 are connected in parallel between terminals T5 and T6. The diode 31 and the resistance element 32 are connected in series between the line of the power supply voltage VCC and the bias terminal T9. Capacitors 33 and 34 are connected in parallel between terminals T9 and T10.

共通端子T13,T19は、直流電源38の負極に接続されるとともに、マイクロコンピュータ20の共通端子に接続される。信号出力端子T18は、抵抗素子36を介して電源電圧Vdd(たとえば5V)のラインに接続されるとともに、マイクロコンピュータ20に接続される。   The common terminals T <b> 13 and T <b> 19 are connected to the negative electrode of the DC power supply 38 and to the common terminal of the microcomputer 20. The signal output terminal T18 is connected to the line of the power supply voltage Vdd (for example, 5V) through the resistance element 36 and is also connected to the microcomputer 20.

このように接続することにより、マイクロコンピュータ20は、IGBT6〜11をオン/オフ制御し、直流電圧VP,VNに基づいて三相交流電圧VU,VV,VWを生成し、三相交流モータのような負荷を駆動することが可能となる。しかし、このような電力変換装置では、電力損失が大きかった。   By connecting in this way, the microcomputer 20 performs on / off control of the IGBTs 6 to 11 and generates the three-phase AC voltages VU, VV, VW based on the DC voltages VP, VN, like a three-phase AC motor. It is possible to drive a load. However, such a power conversion device has a large power loss.

[実施の形態1]
図3は、この発明の実施の形態1による電力変換装置のIPM41の構成を示す回路ブロック図であって、図1と対比される図である。図3において、このIPM41が図1のIPM1と異なる点は、IGBT8,11がそれぞれNチャネルMOSトランジスタ42,43で置換され、交流出力端子T25が除去されている点である。
[Embodiment 1]
FIG. 3 is a circuit block diagram showing a configuration of IPM 41 of the power conversion device according to Embodiment 1 of the present invention, and is compared with FIG. In FIG. 3, the IPM 41 is different from the IPM 1 in FIG. 1 in that the IGBTs 8 and 11 are replaced by N-channel MOS transistors 42 and 43, respectively, and the AC output terminal T25 is removed.

トランジスタ42のドレインは正電圧端子T22に接続され、そのゲートはHVIC4の出力端子(HO)に接続され、そのソースは交流出力端子T23に接続される。トランジスタ43のドレインは交流出力端子T23に接続され、そのゲートはLVIC5の出力端子(WO)に接続され、そのソースは負電圧端子T26に接続される。すなわち、トランジスタ42,43は、それぞれIGBT6,9に並列接続される。交流出力端子T23,T24間には、単相の交流電圧VACが出力され、家庭用電気機器が接続される。端子T1〜T19には、図2で示したように、電源電圧VCCなどが供給される。   The drain of the transistor 42 is connected to the positive voltage terminal T22, the gate is connected to the output terminal (HO) of the HVIC4, and the source is connected to the AC output terminal T23. The drain of the transistor 43 is connected to the AC output terminal T23, its gate is connected to the output terminal (WO) of the LVIC 5, and its source is connected to the negative voltage terminal T26. That is, the transistors 42 and 43 are connected in parallel to the IGBTs 6 and 9, respectively. Between the AC output terminals T23 and T24, a single-phase AC voltage VAC is output and a household electrical device is connected. As shown in FIG. 2, the power supply voltage VCC is supplied to the terminals T1 to T19.

図4は、この電力変換装置の全体構成を示す回路ブロック図である。図4において、この電力変換装置は、IPM41の他に、コンデンサ44、抵抗素子45、フィルタ回路46、およびマイクロコンピュータ20を備える。   FIG. 4 is a circuit block diagram showing the overall configuration of the power converter. In FIG. 4, this power conversion device includes a capacitor 44, a resistance element 45, a filter circuit 46, and the microcomputer 20 in addition to the IPM 41.

コンデンサ44の一方端子は正電圧端子T22に接続され、その他方端子は接地される。コンデンサ44は、太陽電池で生成された直流電圧に充電される。抵抗素子45の一方端子は負電圧端子T26に接続され、その他方端子は接地される。したがって、抵抗素子45には、負荷電流に応じたレベルの母線電流Iが流れ、負電圧端子T26には、母線電流Iに応じたレベルの電圧VDが発生する。図5に示すように、母線電流Iにはパルス状のスパイク電流が含まれ、電圧VDにはパルス状のスパイク電圧が含まれる。フィルタ回路46は、その電圧VDからスパイク電圧を除去する低域フィルタである。フィルタ回路46の出力電圧VDFは、マイクロコンピュータ20に与えられる。   One terminal of the capacitor 44 is connected to the positive voltage terminal T22, and the other terminal is grounded. The capacitor 44 is charged with a DC voltage generated by the solar battery. One terminal of the resistor element 45 is connected to the negative voltage terminal T26, and the other terminal is grounded. Therefore, a bus current I having a level corresponding to the load current flows through the resistance element 45, and a voltage VD having a level corresponding to the bus current I is generated at the negative voltage terminal T26. As shown in FIG. 5, the bus current I includes a pulsed spike current, and the voltage VD includes a pulsed spike voltage. The filter circuit 46 is a low-pass filter that removes the spike voltage from the voltage VD. The output voltage VDF of the filter circuit 46 is given to the microcomputer 20.

図6は、IGBTの各々の電流−飽和電圧特性とNチャネルMOSトランジスタの各々の電流−飽和電圧特性とを比較する図である。図6に示すように、トランジスタに流れる電流Iがしきい値電流ITHよりも小さい場合は、NチャネルMOSトランジスタの飽和電圧はIGBTの飽和電圧よりも低く、トランジスタに流れる電流Iがしきい値電流ITHよりも大きい場合は、IGBTの飽和電圧はNチャネルMOSトランジスタの飽和電圧よりも低い。したがって、トランジスタに流れる電流Iがしきい値電流ITHよりも低い低電流域ではNチャネルMOSトランジスタを使用し、トランジスタに流れる電流Iがしきい値電流ITHよりも高い高電流域ではIGBTを使用することにより、トランジスタで発生する直流損失を低減化することができる。   FIG. 6 is a diagram comparing the current-saturation voltage characteristics of each IGBT and the current-saturation voltage characteristics of each N-channel MOS transistor. As shown in FIG. 6, when the current I flowing through the transistor is smaller than the threshold current ITH, the saturation voltage of the N-channel MOS transistor is lower than the saturation voltage of the IGBT, and the current I flowing through the transistor is the threshold current. When it is larger than ITH, the saturation voltage of the IGBT is lower than the saturation voltage of the N-channel MOS transistor. Therefore, an N-channel MOS transistor is used in a low current region where the current I flowing through the transistor is lower than the threshold current ITH, and an IGBT is used in a high current region where the current I flowing through the transistor is higher than the threshold current ITH. Thus, direct current loss generated in the transistor can be reduced.

そこで、マイクロコンピュータ20は、フィルタ回路46を通過した電圧VDFが予め定められたしきい値電圧VTHよりも低い場合は、NチャネルMOSトランジスタ42,43およびIGBT7,10をオン/オフ制御し、電圧VDFがしきい値電圧VTHよりも高い場合は、IGBT6,7,9,10をオン/オフ制御する。   Therefore, when the voltage VDF that has passed through the filter circuit 46 is lower than the predetermined threshold voltage VTH, the microcomputer 20 controls the N-channel MOS transistors 42 and 43 and the IGBTs 7 and 10 to turn on / off, When VDF is higher than the threshold voltage VTH, the IGBTs 6, 7, 9, and 10 are on / off controlled.

すなわち、電圧VDFがしきい値電圧VTHよりも低い場合は、IGBT6,9がオフ状態に固定され、負荷に正電流を供給する期間は、トランジスタ42がオンされるとともにIGBT10がキャリア周波数(たとえば、15kHz以上)でオン/オフ制御され、負荷に負電流を供給する期間は、トランジスタ43がオンされるとともにIGBT7がキャリア周波数でオン/オフ制御される。なお、トランジスタ42,43は、商用周波数(50Hzまたは60Hz)でオン/オフ制御される。また、負荷に正弦波状の電流が流れるように、IGBT7,10のゲート電圧はパルス幅変調される。   That is, when the voltage VDF is lower than the threshold voltage VTH, the IGBTs 6 and 9 are fixed to the off state, and during the period of supplying a positive current to the load, the transistor 42 is turned on and the IGBT 10 operates at the carrier frequency (for example, In the period during which the negative current is supplied to the load, the transistor 43 is turned on and the IGBT 7 is on / off controlled at the carrier frequency. The transistors 42 and 43 are on / off controlled at a commercial frequency (50 Hz or 60 Hz). Further, the gate voltages of the IGBTs 7 and 10 are subjected to pulse width modulation so that a sinusoidal current flows through the load.

電圧VDFがしきい値電圧VTHよりも高い場合は、トランジスタ42,43がオフ状態に固定され、負荷に正電流を供給する期間は、IGBT6がオンされるとともにIGBT10がキャリア周波数でオン/オフ制御され、負荷に負電流を供給する期間は、IGBT9がオンされるとともにIGBT7がキャリア周波数でオン/オフ制御される。なお、IGBT6,9は、商用周波数でオン/オフ制御される。   When the voltage VDF is higher than the threshold voltage VTH, the transistors 42 and 43 are fixed in an off state, and the IGBT 6 is turned on and the IGBT 10 is turned on / off at the carrier frequency during a period in which a positive current is supplied to the load. In the period during which a negative current is supplied to the load, the IGBT 9 is turned on and the IGBT 7 is on / off controlled at the carrier frequency. The IGBTs 6 and 9 are on / off controlled at a commercial frequency.

この実施の形態1では、負荷電流がしきい値電流ITHよりも低い場合はNチャネルMOSトランジスタ42,43を使用し、負荷電流がしきい値電流ITHよりも高い場合はIGBT6,9を使用するので、トランジスタで発生する直流損失を低減することができ、IPM41における電力損失の低減化を図ることができる。   In the first embodiment, N-channel MOS transistors 42 and 43 are used when the load current is lower than threshold current ITH, and IGBTs 6 and 9 are used when the load current is higher than threshold current ITH. Therefore, the DC loss generated in the transistor can be reduced, and the power loss in the IPM 41 can be reduced.

なお、この実施の形態1では、低速側のIGBT6,9のみにNチャネルMOSトランジスタ42,43を並列接続し、負荷電流に応じてIGBT6,9とNチャネルMOSトランジスタ42,43を使い分けたが、高速側のIGBT7,10の各々にもNチャネルMOSトランジスタを並列接続し、負荷電流に応じてIGBT7,10とNチャネルMOSトランジスタを使い分けてもよい。ただし、低速側のトランジスタでは、低速(50Hzまたは60Hz)でオン/オフ制御するので、全損失の99%以上が直流損失となるが、高速側のトランジスタでは、高速(15kHz以上)でオン/オフ制御するので、全損失の30%が直流損失となり、70%がスイッチング損失となる。したがって、高速側のIGBT7,10の各々にNチャネルMOSトランジスタを並列接続して使い分ける効果は、低速側のIGBT6,9にNチャネルMOSトランジスタ42,43を並列接続して使い分ける効果に比べて小さい。   In the first embodiment, the N-channel MOS transistors 42 and 43 are connected in parallel only to the low-speed side IGBTs 6 and 9, and the IGBTs 6 and 9 and the N-channel MOS transistors 42 and 43 are selectively used according to the load current. N-channel MOS transistors may be connected in parallel to each of the high-speed side IGBTs 7 and 10, and the IGBTs 7 and 10 and the N-channel MOS transistors may be selectively used in accordance with the load current. However, since low-speed transistors are turned on / off at low speed (50 Hz or 60 Hz), 99% or more of the total loss is DC loss, but high-speed transistors are turned on / off at high speed (15 kHz or higher). Since the control is performed, 30% of the total loss becomes DC loss and 70% becomes switching loss. Therefore, the effect of using N-channel MOS transistors in parallel with each of high-speed IGBTs 7 and 10 is small compared to the effect of using N-channel MOS transistors 42 and 43 in parallel with low-speed IGBTs 6 and 9.

また、図7は、この実施の形態1の変更例を示す回路ブロック図であって、図4と対比される図である。図7において、この電力変換装置が図4の電力変換装置と異なる点は、抵抗素子45およびフィルタ回路46が電流センサ47および電流検出回路48で置換されている点である。電流センサ47は、負荷電流に応じたレベルの信号を出力する。電流検出回路48は、電流センサ47の出力信号に基づいて、負荷電流のレベルを示す信号をマイクロコンピュータ20に与える。マイクロコンピュータ20は、負荷電流が予め定められたしきい値電流よりも低い場合は、NチャネルMOSトランジスタ42,43およびIGBT7,10をオン/オフ制御し、負荷電流がしきい値電流よりも高い場合は、IGBT6,7,9,10をオン/オフ制御する。この変更例でも、実施の形態1と同じ効果が得られる。   FIG. 7 is a circuit block diagram showing a modified example of the first embodiment, which is compared with FIG. In FIG. 7, this power conversion device is different from the power conversion device in FIG. 4 in that the resistance element 45 and the filter circuit 46 are replaced with a current sensor 47 and a current detection circuit 48. The current sensor 47 outputs a signal having a level corresponding to the load current. The current detection circuit 48 gives a signal indicating the level of the load current to the microcomputer 20 based on the output signal of the current sensor 47. When the load current is lower than a predetermined threshold current, microcomputer 20 controls on / off of N-channel MOS transistors 42 and 43 and IGBTs 7 and 10, and the load current is higher than the threshold current. In this case, the IGBTs 6, 7, 9, and 10 are on / off controlled. Even in this modified example, the same effect as in the first embodiment can be obtained.

[実施の形態2]
図8は、この発明の実施の形態2による電力変換装置のIPM51の構成を示す回路ブロック図であって、図1と対比される図である。図8において、このIPM51が図1のIPM1と異なる点は、IGBT8のエミッタ、ダイオード14のアノード、IGBT11のコレクタ、およびダイオード17のカソードがともに交流出力端子T23に接続され、交流出力端子T25が除去されている点である。交流出力端子T23,T24間には、単相の交流電圧VACが出力され、家庭用電気機器が接続される。端子T1〜T19には、図2で示したように、電源電圧VCCなどが供給される。
[Embodiment 2]
FIG. 8 is a circuit block diagram showing a configuration of IPM 51 of the power conversion device according to Embodiment 2 of the present invention, and is a diagram compared with FIG. In FIG. 8, this IPM 51 is different from the IPM 1 in FIG. 1 in that the emitter of the IGBT 8, the anode of the diode 14, the collector of the IGBT 11, and the cathode of the diode 17 are all connected to the AC output terminal T23, and the AC output terminal T25 is removed. It is a point that has been. Between the AC output terminals T23 and T24, a single-phase AC voltage VAC is output and a household electrical device is connected. As shown in FIG. 2, the power supply voltage VCC and the like are supplied to the terminals T1 to T19.

図9は、この電力変換装置の全体構成を示す回路ブロック図である。図9において、この電力変換装置は、IPM51の他に、コンデンサ44およびマイクロコンピュータ20を備える。コンデンサ44は、正電圧端子T22と負電圧端子T26の間に接続され、太陽電池で生成された直流電圧に充電される。   FIG. 9 is a circuit block diagram showing the overall configuration of the power converter. In FIG. 9, the power converter includes a capacitor 44 and a microcomputer 20 in addition to the IPM 51. The capacitor 44 is connected between the positive voltage terminal T22 and the negative voltage terminal T26, and is charged with a DC voltage generated by the solar cell.

マイクロコンピュータ20は、負荷に正電流を供給する期間は、IGBT6,8をオンするとともにIGBT10をキャリア周波数でオン/オフ制御し、負荷に負電流を供給する期間は、IGBT9,11をオンするとともにIGBT7をキャリア周波数でオン/オフ制御する。なお、IGBT6,8,9,11は、商用周波数でオン/オフ制御される。また、負荷に正弦波状の電流が流れるように、IGBT7,10のゲート電圧はパルス幅変調される。   The microcomputer 20 turns on the IGBTs 6 and 8 while the positive current is supplied to the load and controls the IGBT 10 to be turned on / off at the carrier frequency, and turns on the IGBTs 9 and 11 during the period when the negative current is supplied to the load. The IGBT 7 is on / off controlled at the carrier frequency. The IGBTs 6, 8, 9, and 11 are on / off controlled at a commercial frequency. Further, the gate voltages of the IGBTs 7 and 10 are subjected to pulse width modulation so that a sinusoidal current flows through the load.

図10(a)は、1つのIGBT6のコレクタ電流−飽和電圧特性(点線)と2つのIGBT6,8の並列接続体のコレクタ電流−飽和電圧特性(実線)とを比較する図である。また、図10(b)は、1つのダイオード12の順方向電流−順方向電圧特性(点線)と2つのダイオード12,14の並列接続体の順方向電流−順方向電圧特性(実線)とを比較する図である。図10(a)(b)から分かるように、1つのIGBT6よりも2つのIGBT6,8の方が飽和電圧が低くなり、1つのダイオード12よりも2つのダイオード12,14の方が順方向電圧が低くなる。   FIG. 10A is a diagram comparing the collector current-saturation voltage characteristics (dotted line) of one IGBT 6 and the collector current-saturation voltage characteristics (solid line) of two IGBTs 6 and 8 connected in parallel. FIG. 10B shows the forward current-forward voltage characteristics (dotted line) of one diode 12 and the forward current-forward voltage characteristics (solid line) of a parallel connection body of two diodes 12 and 14. It is a figure to compare. As can be seen from FIGS. 10A and 10B, the saturation voltages of the two IGBTs 6 and 8 are lower than the single IGBT 6, and the two diodes 12 and 14 have a forward voltage higher than the single diode 12. Becomes lower.

したがって、この実施の形態2では、低速側のIGBTで発生する直流損失を低減することができ、IPMにおける電力損失の低減化を図ることができる。   Therefore, in the second embodiment, it is possible to reduce the DC loss that occurs in the low-speed side IGBT, and to reduce the power loss in the IPM.

なお、この実施の形態2では、低速側では複数のIGBTの並列接続体を使用し、高速側では1つのIGBTを使用したが、高速側でも複数のIGBTの並列接続体を使用してもよい。ただし、低速側のIGBTでは、低速(50Hzまたは60Hz)でオン/オフ制御するので、全損失の99%以上が直流損失となるが、高速側のIGBTでは、高速(15kHz以上)でオン/オフ制御するので、全損失の30%が直流損失となり、70%がスイッチング損失となる。したがって、高速側で複数のIGBTの並列接続体を使用する効果は、低速側で複数のIGBTの並列接続体を使用する効果に比べて小さい。   In the second embodiment, a plurality of IGBT parallel connections are used on the low speed side, and one IGBT is used on the high speed side. However, a plurality of IGBT parallel connections may also be used on the high speed side. . However, since low-speed IGBTs are controlled on / off at low speed (50 Hz or 60 Hz), 99% or more of the total loss is DC loss, but high-speed IGBTs are on / off at high speed (15 kHz or higher). Since the control is performed, 30% of the total loss becomes DC loss and 70% becomes switching loss. Therefore, the effect of using a parallel connection body of a plurality of IGBTs on the high speed side is smaller than the effect of using a parallel connection body of a plurality of IGBTs on the low speed side.

[実施の形態3]
図11は、この発明の実施の形態3による電力変換装置のIPM55の構成を示す回路ブロック図であって、図1と対比される図である。図11において、このIPM55が図1のIPM1と異なる点は、HVIC4、IGBT8,11、ダイオード14,17、および端子T9〜T12,T25が除去されている点である。また、低速側のIGBT6,9の各々にはターンオフ速度が遅いが飽和電圧の低い低速仕様のIGBTが使用され、高速側のIGBT7,10の各々にはターンオフ速度が速いが飽和電圧の高い高速仕様のIGBTが使用されている。交流出力端子T23,T24間には、単相の交流電圧VACが出力され、家庭用電気機器が接続される。端子T1〜T8,T13〜T19には、図2で示したように、電源電圧VCCなどが供給される。
[Embodiment 3]
FIG. 11 is a circuit block diagram showing a configuration of IPM 55 of the power conversion device according to the third embodiment of the present invention, which is compared with FIG. In FIG. 11, the IPM 55 is different from the IPM 1 in FIG. 1 in that the HVIC 4, IGBTs 8 and 11, diodes 14 and 17, and terminals T9 to T12 and T25 are removed. Further, low speed IGBTs with low turn-off speed but low saturation voltage are used for each of the low speed IGBTs 6 and 9, and high speed specifications with high turn-off speed but high saturation voltage are used for each of the high speed IGBTs 7 and 10. IGBTs are used. Between the AC output terminals T23 and T24, a single-phase AC voltage VAC is output and a household electrical device is connected. As shown in FIG. 2, the power supply voltage VCC and the like are supplied to the terminals T1 to T8 and T13 to T19.

図12は、この電力変換装置の全体構成を示す回路ブロック図である。図12において、この電力変換装置は、IPM55の他に、コンデンサ44およびマイクロコンピュータ20を備える。コンデンサ44は、正電圧端子T22と負電圧端子T26の間に接続され、太陽電池で生成された直流電圧に充電される。   FIG. 12 is a circuit block diagram showing the overall configuration of this power converter. In FIG. 12, the power conversion device includes a capacitor 44 and a microcomputer 20 in addition to the IPM 55. The capacitor 44 is connected between the positive voltage terminal T22 and the negative voltage terminal T26, and is charged with a DC voltage generated by the solar cell.

マイクロコンピュータ20は、負荷に正電流を供給する期間は、IGBT6をオンするとともにIGBT10をキャリア周波数でオン/オフ制御し、負荷に負電流を供給する期間は、IGBT9をオンするとともにIGBT7をキャリア周波数でオン/オフ制御する。なお、IGBT6,9は、商用周波数でオン/オフ制御される。また、負荷に正弦波状の電流が流れるように、IGBT7,10のゲート電圧はパルス幅変調される。   The microcomputer 20 turns on the IGBT 6 and controls the IGBT 10 on / off at the carrier frequency during a period for supplying a positive current to the load, and turns on the IGBT 9 and sets the IGBT 7 at a carrier frequency during the period for supplying a negative current to the load. ON / OFF control with. The IGBTs 6 and 9 are on / off controlled at a commercial frequency. Further, the gate voltages of the IGBTs 7 and 10 are subjected to pulse width modulation so that a sinusoidal current flows through the load.

ここで、IGBTの電力損失について説明する。IGBTの電力損失は、直流損失とスイッチ損失の和である。直流損失は、IGBTの飽和電圧とコレクタ電流の積である。スイッチ損失は、ターンオン損失とターンオフ損失の和である。   Here, the power loss of the IGBT will be described. The power loss of the IGBT is the sum of the DC loss and the switch loss. DC loss is the product of the saturation voltage and collector current of the IGBT. Switch loss is the sum of turn-on loss and turn-off loss.

図13は、IGBT6,7の各々の飽和電圧とターンオフ損失を示す図である。図13に示すように、低速仕様のIGBT6の飽和電圧V1は高速仕様のIGBT7の飽和電圧V2よりも小さいが、IGBT6で発生するターンオフ損失W1はIGBT7で発生するターンオフ損失W2よりも大きい。このように、IGBTの飽和電圧とターンオフ損失はトレードオフの関係にある。   FIG. 13 is a diagram showing the saturation voltage and turn-off loss of each of the IGBTs 6 and 7. As shown in FIG. 13, the saturation voltage V1 of the low-speed specification IGBT 6 is smaller than the saturation voltage V2 of the high-speed specification IGBT 7, but the turn-off loss W1 generated in the IGBT 6 is larger than the turn-off loss W2 generated in the IGBT 7. Thus, the saturation voltage of the IGBT and the turn-off loss are in a trade-off relationship.

また、図14(a)は低速仕様のIGBT6のコレクタ−エミッタ間電圧Vce、コレクタ電流Ic、直流損失、およびターンオフ損失を示す図であり、図14(b)は高速仕様のIGBT7のコレクタ−エミッタ間電圧Vce、コレクタ電流Ic、直流損失、およびターンオフ損失を示す図である。   14A is a diagram showing the collector-emitter voltage Vce, collector current Ic, DC loss, and turn-off loss of the low-speed specification IGBT 6, and FIG. 14B is the collector-emitter of the high-speed specification IGBT 7. It is a figure which shows inter-voltage Vce, collector current Ic, DC loss, and turn-off loss.

図14(a)(b)から分かるように、低速仕様のIGBT6の飽和電圧は高速仕様のIGBT7の飽和電圧よりも小さいので、IGBT6の直流損失はIGBT7の直流損失よりも小さくなる。一方、低速仕様のIGBT6のターンオフ速度は高速仕様のIGBT7のターンオフ速度よりも遅いので、IGBT6のターンオフ損失はIGBT7のターンオフ損失よりも大きくなる。   As can be seen from FIGS. 14A and 14B, since the saturation voltage of the low-speed specification IGBT 6 is smaller than the saturation voltage of the high-speed specification IGBT 7, the DC loss of the IGBT 6 is smaller than the DC loss of the IGBT 7. On the other hand, since the turn-off speed of the low-speed specification IGBT 6 is slower than the turn-off speed of the high-speed specification IGBT 7, the turn-off loss of the IGBT 6 is larger than the turn-off loss of the IGBT 7.

低速側のIGBT6,9は低い周波数(50Hzまたは60Hz)でオン/オフされるので、IGBT6,9の損失の99%以上が直流損失となる。したがって、低速側のIGBT6,9としては、高速仕様のIGBTを使用するよりも低速仕様のIGBTを使用した方がIGBT6,9における損失は小さくなる。   Since the IGBTs 6 and 9 on the low speed side are turned on / off at a low frequency (50 Hz or 60 Hz), 99% or more of the losses of the IGBTs 6 and 9 become DC losses. Therefore, as the low-speed IGBTs 6 and 9, the loss in the IGBTs 6 and 9 is smaller when the low-speed IGBT is used than when the high-speed IGBT is used.

これに対して、高速側のIGBT7,10は高い周波数(15kHz以上)でオン/オフされるので、IGBT7,10の損失の約70%以上がスイッチ損失となる。したがって、高速側のIGBT7,10としては、低速仕様のIGBTを使用するよりも高速仕様のIGBTを使用した方がIGBT7,10における損失は小さくなる。   On the other hand, since the IGBTs 7 and 10 on the high speed side are turned on / off at a high frequency (15 kHz or more), about 70% or more of the loss of the IGBTs 7 and 10 is the switch loss. Therefore, as the high-speed IGBTs 7 and 10, the loss in the IGBTs 7 and 10 is smaller when the high-speed specification IGBT is used than when the low-speed specification IGBT is used.

したがって、この実施の形態3では、IGBT6,7,9,10で発生する電力損失を小さくすることができ、IPM55における電力損失の低減化を図ることができる。   Therefore, in this Embodiment 3, the power loss which generate | occur | produces in IGBT6,7,9,10 can be made small, and the reduction of the power loss in IPM55 can be aimed at.

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。   The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.

T1〜T26 端子、1,41,51,55 IPM、2〜4 HVIC、5 LVIC、6〜11 IGBT、12〜17,21,26,31 ダイオード、20 マイクロコンピュータ、22,27,32,36,45 抵抗素子、23〜25,28〜30,33〜35,37,39,44 コンデンサ、42,43 NチャネルMOSトランジスタ、46 フィルタ回路、47 電流センサ、48 電流検出回路。   T1-T26 terminal, 1,41,51,55 IPM, 2-4 HVIC, 5 LVIC, 6-11 IGBT, 12-17, 21,26, 31 diode, 20 microcomputer, 22, 27, 32, 36, 45 resistor elements, 23-25, 28-30, 33-35, 37, 39, 44 capacitors, 42, 43 N-channel MOS transistors, 46 filter circuits, 47 current sensors, 48 current detection circuits.

Claims (5)

直流電力を交流電力に変換して負荷に供給する電力変換装置であって、
第1の直流電圧を受ける第1の電源端子と前記負荷の一方端子との間に並列接続される第1の絶縁ゲート型バイポーラトランジスタおよびMOSトランジスタと、
前記第1の直流電圧と異なる第2の直流電圧を受ける第2の電源端子と前記負荷の他方端子との間に接続される第2の絶縁ゲート型バイポーラトランジスタと、
それぞれ前記第1および第2の絶縁ゲート型バイポーラトランジスタに逆並列に接続された第1および第2のダイオードと、
負荷電流を検出する電流検出器と、
前記負荷電流が予め定められたしきい値電流よりも低い場合は、前記MOSトランジスタを第1の周波数でオン/オフ制御するとともに前記第2の絶縁ゲート型バイポーラトランジスタを前記第1の周波数よりも高い第2の周波数でオン/オフ制御し、前記負荷に流れる電流が前記しきい値電流よりも高い場合は、前記第1の絶縁ゲート型バイポーラトランジスタを前記第1の周波数でオン/オフ制御するとともに前記第2の絶縁ゲート型バイポーラトランジスタを前記第2の周波数でオン/オフ制御する制御回路とを備える、電力変換装置。
A power conversion device that converts DC power into AC power and supplies it to a load,
A first insulated gate bipolar transistor and a MOS transistor connected in parallel between a first power supply terminal receiving a first DC voltage and one terminal of the load;
A second insulated gate bipolar transistor connected between a second power supply terminal receiving a second DC voltage different from the first DC voltage and the other terminal of the load;
First and second diodes connected in antiparallel to the first and second insulated gate bipolar transistors, respectively;
A current detector for detecting the load current;
When the load current is lower than a predetermined threshold current, the MOS transistor is controlled to be turned on / off at a first frequency, and the second insulated gate bipolar transistor is controlled to be lower than the first frequency. On / off control is performed at a high second frequency, and when the current flowing through the load is higher than the threshold current, the first insulated gate bipolar transistor is controlled on / off at the first frequency. And a control circuit that controls on / off of the second insulated gate bipolar transistor at the second frequency.
直流電力を交流電力に変換して負荷に供給する電力変換装置であって、
第1の直流電圧を受ける第1の電源端子と前記負荷の一方端子との間に並列接続され、ともに第1の周波数でオン/オフ制御される複数の第1の絶縁ゲート型バイポーラトランジスタと、
前記第1の直流電圧と異なる第2の直流電圧を受ける第2の電源端子と前記負荷の他方端子との間に接続され、前記第1の周波数よりも高い第2の周波数でオン/オフ制御される第2の絶縁ゲート型バイポーラトランジスタと、
前記複数の第1の絶縁ゲート型バイポーラトランジスタに逆並列に接続された第1のダイオードと、
前記第2の絶縁ゲート型バイポーラトランジスタに逆並列に接続された第2のダイオードとを備える、電力変換装置。
A power conversion device that converts DC power into AC power and supplies it to a load,
A plurality of first insulated gate bipolar transistors that are connected in parallel between a first power supply terminal that receives a first DC voltage and one terminal of the load, both of which are on / off controlled at a first frequency;
On / off control at a second frequency higher than the first frequency is connected between a second power supply terminal receiving a second DC voltage different from the first DC voltage and the other terminal of the load. A second insulated gate bipolar transistor,
A first diode connected in anti-parallel to the plurality of first insulated gate bipolar transistors;
And a second diode connected in antiparallel to the second insulated gate bipolar transistor.
前記第1のダイオードは複数設けられている、請求項2に記載の電力変換装置。   The power conversion device according to claim 2, wherein a plurality of the first diodes are provided. 直流電力を交流電力に変換して負荷に供給する電力変換装置であって、
第1の直流電圧を受ける第1の電源端子と前記負荷の一方端子との間に接続され、第1の周波数でオン/オフ制御される第1の絶縁ゲート型バイポーラトランジスタと、
前記第1の直流電圧と異なる第2の直流電圧を受ける第2の電源端子と前記負荷の他方端子との間に接続され、前記第1の周波数よりも高い第2の周波数でオン/オフ制御される第2の絶縁ゲート型バイポーラトランジスタと、
各々が前記第1の絶縁ゲート型バイポーラトランジスタに逆並列に接続された複数の第1のダイオードと、
前記第2の絶縁ゲート型バイポーラトランジスタに逆並列に接続された第2のダイオードとを備える、電力変換装置。
A power conversion device that converts DC power into AC power and supplies it to a load,
A first insulated gate bipolar transistor connected between a first power supply terminal receiving a first DC voltage and one terminal of the load and controlled to be turned on / off at a first frequency;
On / off control at a second frequency higher than the first frequency is connected between a second power supply terminal receiving a second DC voltage different from the first DC voltage and the other terminal of the load. A second insulated gate bipolar transistor,
A plurality of first diodes each connected in anti-parallel to the first insulated gate bipolar transistor;
And a second diode connected in antiparallel to the second insulated gate bipolar transistor.
直流電力を交流電力に変換して負荷に供給する電力変換装置であって、
第1の直流電圧を受ける第1の電源端子と前記負荷の一方端子との間に接続され、第1の周波数でオン/オフ制御される第1の絶縁ゲート型バイポーラトランジスタと、
前記第1の直流電圧と異なる第2の直流電圧を受ける第2の電源端子と前記負荷の他方端子との間に接続され、前記第1の周波数よりも高い第2の周波数でオン/オフ制御される第2の絶縁ゲート型バイポーラトランジスタと、
それぞれ前記第1および第2の絶縁ゲート型バイポーラトランジスタに逆並列に接続された第1および第2のダイオードとを備え、
前記第1の絶縁ゲート型バイポーラトランジスタの飽和電圧は前記第2の絶縁ゲート型バイポーラトランジスタの飽和電圧よりも低く設定されている、電力変換装置。
A power conversion device that converts DC power into AC power and supplies it to a load,
A first insulated gate bipolar transistor connected between a first power supply terminal receiving a first DC voltage and one terminal of the load and controlled to be turned on / off at a first frequency;
On / off control at a second frequency higher than the first frequency is connected between a second power supply terminal receiving a second DC voltage different from the first DC voltage and the other terminal of the load. A second insulated gate bipolar transistor,
First and second diodes connected in antiparallel to the first and second insulated gate bipolar transistors, respectively,
The power conversion device, wherein a saturation voltage of the first insulated gate bipolar transistor is set lower than a saturation voltage of the second insulated gate bipolar transistor.
JP2009130089A 2009-05-29 2009-05-29 Power converter Active JP5320594B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009130089A JP5320594B2 (en) 2009-05-29 2009-05-29 Power converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009130089A JP5320594B2 (en) 2009-05-29 2009-05-29 Power converter

Publications (2)

Publication Number Publication Date
JP2010279193A true JP2010279193A (en) 2010-12-09
JP5320594B2 JP5320594B2 (en) 2013-10-23

Family

ID=43425620

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009130089A Active JP5320594B2 (en) 2009-05-29 2009-05-29 Power converter

Country Status (1)

Country Link
JP (1) JP5320594B2 (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014027816A (en) * 2012-07-27 2014-02-06 Mitsubishi Electric Corp Power conversion device
JP2017228912A (en) * 2016-06-22 2017-12-28 日産自動車株式会社 Semiconductor device
JP2018068097A (en) * 2016-04-19 2018-04-26 株式会社デンソー Switching element drive circuit
US10218351B2 (en) 2017-04-18 2019-02-26 Denso Corporation Parallel driving circuit of voltage-driven type semiconductor element
US10530155B2 (en) 2016-10-11 2020-01-07 Denso Corporation Drive circuit for switching elements
US10644689B2 (en) 2016-08-17 2020-05-05 Denso Corporation Transistor drive circuit and motor drive control apparatus
JP2020120435A (en) * 2019-01-18 2020-08-06 トヨタ自動車株式会社 Power conversion apparatus
CN111600490A (en) * 2020-05-09 2020-08-28 青岛鼎信通讯股份有限公司 DAB auxiliary loop and control time sequence applied to power electronic transformer
US11218143B2 (en) 2018-10-25 2022-01-04 Denso Corporation Drive circuit for switch

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1023766A (en) * 1996-06-28 1998-01-23 Matsushita Electric Works Ltd Power inverter
JPH1080152A (en) * 1996-09-06 1998-03-24 Hitachi Ltd Inverter apparatus for forklift
JP2002078104A (en) * 2000-08-24 2002-03-15 Nippon Yusoki Co Ltd Freighter control device
JP2008104282A (en) * 2006-10-18 2008-05-01 Toshiba Kyaria Kk Inverter device
JP2008271637A (en) * 2007-04-17 2008-11-06 Toshiba Corp Power converter circuit, conductor structure thereof and switching element for power

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1023766A (en) * 1996-06-28 1998-01-23 Matsushita Electric Works Ltd Power inverter
JPH1080152A (en) * 1996-09-06 1998-03-24 Hitachi Ltd Inverter apparatus for forklift
JP2002078104A (en) * 2000-08-24 2002-03-15 Nippon Yusoki Co Ltd Freighter control device
JP2008104282A (en) * 2006-10-18 2008-05-01 Toshiba Kyaria Kk Inverter device
JP2008271637A (en) * 2007-04-17 2008-11-06 Toshiba Corp Power converter circuit, conductor structure thereof and switching element for power

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014027816A (en) * 2012-07-27 2014-02-06 Mitsubishi Electric Corp Power conversion device
CN103580526A (en) * 2012-07-27 2014-02-12 三菱电机株式会社 Power conversion device
JP2018068097A (en) * 2016-04-19 2018-04-26 株式会社デンソー Switching element drive circuit
JP2017228912A (en) * 2016-06-22 2017-12-28 日産自動車株式会社 Semiconductor device
US10644689B2 (en) 2016-08-17 2020-05-05 Denso Corporation Transistor drive circuit and motor drive control apparatus
US10530155B2 (en) 2016-10-11 2020-01-07 Denso Corporation Drive circuit for switching elements
US10218351B2 (en) 2017-04-18 2019-02-26 Denso Corporation Parallel driving circuit of voltage-driven type semiconductor element
US11218143B2 (en) 2018-10-25 2022-01-04 Denso Corporation Drive circuit for switch
JP2020120435A (en) * 2019-01-18 2020-08-06 トヨタ自動車株式会社 Power conversion apparatus
JP7088041B2 (en) 2019-01-18 2022-06-21 株式会社デンソー Power converter
CN111600490A (en) * 2020-05-09 2020-08-28 青岛鼎信通讯股份有限公司 DAB auxiliary loop and control time sequence applied to power electronic transformer

Also Published As

Publication number Publication date
JP5320594B2 (en) 2013-10-23

Similar Documents

Publication Publication Date Title
JP5320594B2 (en) Power converter
JP6351736B2 (en) Short-circuit protection circuit for self-extinguishing semiconductor devices
US9356516B2 (en) Driving apparatus and electric power converter
US9912252B2 (en) Pre-charge circuit and photovoltaic inverter
CN107852155B (en) Overcurrent protection device for semiconductor element
US10038392B2 (en) Inverter
JP6284081B2 (en) Inverter device
US20120155141A1 (en) Power converting apparatus, grid interconnection apparatus and grid interconnection system
JP2012178951A (en) Switching element and driving circuit
JPWO2015056571A1 (en) Power conversion device and power conversion method
US20140119088A1 (en) Three-level inverter and power supply equipment
WO2017049900A1 (en) Igbt short-circuit detection and protection circuit and igbt-based controllable rectifier circuit
JP5697349B2 (en) Power converter
US10250157B2 (en) Synchronous rectification circuit and switching power supply thereof
US10116228B2 (en) Converter and power conversion device manufactured using the same
US10700590B2 (en) Drive device and power conversion device
US11909197B2 (en) Motor drive device, blower, compressor, and air conditioner
JP2018007403A (en) Power converter
JP5619673B2 (en) Switching circuit and semiconductor module
US10630195B2 (en) Converter and power conversion device using same
JP2018148745A (en) Drive device for semiconductor switch
US10461662B1 (en) AC/DC converter
JP2015204723A (en) Semiconductor device and electric power conversion system using the same
JPWO2020121419A1 (en) Drive circuits for power semiconductor elements and power semiconductor modules using them
US20140354254A1 (en) Power converter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110530

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130618

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130624

R150 Certificate of patent or registration of utility model

Ref document number: 5320594

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250