JP5697349B2 - Power converter - Google Patents

Power converter Download PDF

Info

Publication number
JP5697349B2
JP5697349B2 JP2010045516A JP2010045516A JP5697349B2 JP 5697349 B2 JP5697349 B2 JP 5697349B2 JP 2010045516 A JP2010045516 A JP 2010045516A JP 2010045516 A JP2010045516 A JP 2010045516A JP 5697349 B2 JP5697349 B2 JP 5697349B2
Authority
JP
Japan
Prior art keywords
transistor
arm transistor
lower arm
temperature
upper arm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010045516A
Other languages
Japanese (ja)
Other versions
JP2011182578A (en
Inventor
須網　勝
勝 須網
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Industries Corp
Original Assignee
Toyota Industries Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Industries Corp filed Critical Toyota Industries Corp
Priority to JP2010045516A priority Critical patent/JP5697349B2/en
Publication of JP2011182578A publication Critical patent/JP2011182578A/en
Application granted granted Critical
Publication of JP5697349B2 publication Critical patent/JP5697349B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
    • Y02T10/00—Road transport of goods or passengers
    • Y02T10/60—Other road transportation technologies with climate change mitigation effect
    • Y02T10/72—Electric energy management in electromobility

Landscapes

  • Electric Propulsion And Braking For Vehicles (AREA)
  • Dc-Dc Converters (AREA)
  • Inverter Devices (AREA)

Description

本発明は、電力変換装置に関するものである。   The present invention relates to a power conversion device.

ハイブリッド車等において、バッテリの電源電圧を昇圧コンバータにより昇圧してインバータにより直流／３相交流に変換して走行モータを駆動している。昇圧コンバータ等にはコンデンサが設けられ、コンデンサに蓄積された電荷を放電する技術が特許文献１に開示されている。特許文献１においてはコンデンサに並列に接続される上下のアーム用トランジスタを同時にオンして短絡し、トランジスタのスイッチング損失を利用してコンデンサに蓄えられたエネルギーを消費することによってコンデンサの電荷を放電している。   In a hybrid vehicle or the like, a power supply voltage of a battery is boosted by a boost converter and converted to DC / 3-phase AC by an inverter to drive a traveling motor. Patent Document 1 discloses a technique in which a capacitor is provided in a boost converter or the like and electric charges accumulated in the capacitor are discharged. In Patent Document 1, the upper and lower arm transistors connected in parallel to the capacitor are simultaneously turned on and short-circuited, and the energy stored in the capacitor is consumed using the switching loss of the transistor to discharge the capacitor charge. ing.

特開２００５−２２９６８９号公報Japanese Patent Laid-Open No. 2005-229689

従来のコンデンサの放電技術では、上下のアーム用トランジスタを短絡させることから大きな電流が流れ、上下のアーム用トランジスタの発熱量が大きくなる。
本発明は、上記問題点に鑑みてなされたものであり、その目的は、過熱保護を図りつつコンデンサの電荷を放電することができる電力変換装置を提供するにある。 In the conventional capacitor discharge technology, a large current flows because the upper and lower arm transistors are short-circuited, and the amount of heat generated by the upper and lower arm transistors increases.
The present invention has been made in view of the above problems, and an object of the present invention is to provide a power conversion device capable of discharging the charge of a capacitor while achieving overheat protection.

請求項１に記載の発明では、直列接続された上アーム用トランジスタおよび下アーム用トランジスタに対し並列接続されたコンデンサと、前記上アーム用トランジスタおよび下アーム用トランジスタの少なくとも一方の温度を検出する温度検出手段と、オン／オフ制御するための制御信号を前記上アーム用トランジスタおよび前記下アーム用トランジスタに供給する制御手段と、を備え、前記制御手段は、前記コンデンサの電荷の放電時に、前記上アーム用トランジスタおよび下アーム用トランジスタのうち前記温度検出手段によって温度が検出される少なくとも一つのトランジスタに供給する制御信号の振幅を通常運転時の制御信号の振幅よりも小さくすることにより、電流制限をかけながら前記上アーム用トランジスタおよび下アーム用トランジスタを同時にオンし、前記温度検出手段により検出した前記電流制限をかけたトランジスタの温度が上限値に達するまでは当該トランジスタに前記振幅が小さい制御信号を供給し続け、前記温度検出手段により検出した前記電流制限をかけたトランジスタの温度が前記上限値に達してから下限値に達するまでは当該トランジスタをオフし続け、前記温度検出手段により検出した前記電流制限をかけたトランジスタの温度が前記下限値に達してから前記上限値に達するまでは当該トランジスタに前記振幅が小さい制御信号を供給し続けることを要旨とする。 In the first aspect of the present invention, a capacitor connected in parallel to the upper arm transistor and the lower arm transistor connected in series, and a temperature for detecting the temperature of at least one of the upper arm transistor and the lower arm transistor Detecting means; and control means for supplying a control signal for on / off control to the upper arm transistor and the lower arm transistor, the control means when the electric charge of the capacitor is discharged. By limiting the amplitude of the control signal supplied to at least one of the arm transistor and the lower arm transistor whose temperature is detected by the temperature detecting means to be smaller than the amplitude of the control signal during normal operation, current limiting is performed. For the upper arm transistor and lower arm while applying The transistor is turned on at the same time, and the control signal having a small amplitude is continuously supplied to the transistor until the temperature of the transistor subjected to the current limit detected by the temperature detecting means reaches the upper limit value, and the temperature detecting means detects the transistor. Until the temperature of the transistor subjected to the current limit reaches the lower limit value after the temperature reaches the upper limit value, the transistor is kept off, and the temperature of the transistor subjected to the current limit detected by the temperature detecting means is the lower limit value. The gist is that the control signal having the small amplitude is continuously supplied to the transistor until the upper limit value is reached after reaching the value.

請求項１に記載の発明によれば、制御手段により、上アーム用トランジスタおよび下アーム用トランジスタのうち温度検出手段によって温度が検出される少なくとも一つのトランジスタが電流制限をかけられながら上アーム用トランジスタおよび下アーム用トランジスタが同時にオンされ、上アーム用トランジスタおよび下アーム用トランジスタを通してコンデンサの電荷が放電される。また、温度検出手段により検出した電流制限をかけたトランジスタの温度が規定値に達すると、制御手段により当該トランジスタがオフされる。 According to the first aspect of the present invention, the upper arm transistor is controlled by the control means while at least one of the upper arm transistor and the lower arm transistor whose temperature is detected by the temperature detecting means is subjected to current limitation. The lower arm transistor is simultaneously turned on, and the capacitor charge is discharged through the upper arm transistor and the lower arm transistor. Further, when the temperature of the transistor subjected to the current limit detected by the temperature detection means reaches a specified value, the control means turns off the transistor.

よって、電流制限をかけたトランジスタにおいては発熱するが、その温度が規定値に達するとオフされるため、過熱保護を図りながらコンデンサの電荷を放電させることができる。   Therefore, although the transistor with the current limit generates heat, it is turned off when the temperature reaches a specified value, so that the capacitor charge can be discharged while protecting against overheating.

さらに、トランジスタの温度が上限値と下限値の間でオン／オフされ、トランジスタの温度を上限値と下限値の間にすることができる。
請求項２に記載の発明では、請求項１に記載の電力変換装置において、前記温度検出手段は、前記下アーム用トランジスタの温度を検出し、前記制御手段は、前記コンデンサの電荷の放電時に、前記温度検出手段により検出した前記下アーム用トランジスタの温度が前記上限値に達するまでは当該下アーム用トランジスタに前記振幅が小さい制御信号を供給し続けることを要旨とする。 Further, the transistor temperature is turned on / off between the upper limit value and the lower limit value, and the transistor temperature can be between the upper limit value and the lower limit value.
In the invention described in claim 2, in the power conversion device according to claim 1, wherein the temperature detector detects the temperature of the transistor for the lower arm, wherein, during discharge of the charge of said capacitor, The gist is that the control signal having a small amplitude is continuously supplied to the lower arm transistor until the temperature of the lower arm transistor detected by the temperature detecting means reaches the upper limit value.

請求項２に記載の発明によれば、下アーム用トランジスタに対して電流制限をかけて安定した動作を行わせることが可能となる。
請求項３に記載の発明では、請求項１または２に記載の電力変換装置において、前記上アーム用トランジスタおよび前記下アーム用トランジスタは、昇圧コンバータに設けられたものであり、前記コンデンサは、前記昇圧コンバータに設けられて当該昇圧コンバータの出力電圧を平滑化するものであることを要旨とする。 According to the second aspect of the present invention, it is possible to perform a stable operation by limiting the current to the lower arm transistor.
According to a third aspect of the present invention, in the power conversion device according to the first or second aspect , the upper arm transistor and the lower arm transistor are provided in a boost converter, and the capacitor is The gist of the invention is that it is provided in the boost converter and smoothes the output voltage of the boost converter.

本発明によれば、過熱保護を図りつつコンデンサの電荷を放電することができる。   According to the present invention, the capacitor charge can be discharged while overheat protection is achieved.

実施形態におけるハイブリッド車の走行モータ駆動系の電気的構成を示す回路図。1 is a circuit diagram showing an electrical configuration of a travel motor drive system of a hybrid vehicle in an embodiment. 通常運転時のタイムチャート。Time chart during normal operation. 第１の実施形態におけるプリクラッシュ信号を入力した車の衝突発生時のタイムチャート。The time chart at the time of collision occurrence of the car which inputted the pre-crash signal in a 1st embodiment. トランジスタ（ＩＧＢＴ）の素子特性を示す特性図。The characteristic view which shows the element characteristic of a transistor (IGBT). 第２の実施形態におけるハイブリッド車の走行モータ駆動系の電気的構成を示す回路図。The circuit diagram which shows the electric constitution of the traveling motor drive system of the hybrid vehicle in 2nd Embodiment. 第２の実施形態におけるプリクラッシュ信号を入力した車の衝突発生時のタイムチャート。The time chart at the time of the collision generation | occurrence | production of the vehicle which input the pre-crash signal in 2nd Embodiment.

（第１の実施形態）
以下、本発明を具体化した第１の実施形態を図面に従って説明する。
図１は、本実施形態におけるハイブリッド車の走行モータ駆動系の電気的構成図である。 (First embodiment)
Hereinafter, a first embodiment of the present invention will be described with reference to the drawings.
FIG. 1 is an electrical configuration diagram of a travel motor drive system of a hybrid vehicle in the present embodiment.

ハイブリッド車は、バッテリ１０、走行用モータ４０、走行用モータ４０を駆動するインバータ３０、バッテリ１０とインバータ３０との間に設けられた昇圧コンバータ２０を有する。バッテリ１０は出力電圧が２００ボルトである。電力変換装置としての昇圧コンバータ２０により２００ボルトから６５０ボルトに昇圧される。   The hybrid vehicle includes a battery 10, a traveling motor 40, an inverter 30 that drives the traveling motor 40, and a boost converter 20 provided between the battery 10 and the inverter 30. The battery 10 has an output voltage of 200 volts. The voltage is boosted from 200 volts to 650 volts by a boost converter 20 as a power converter.

昇圧コンバータ２０は、低圧コンデンサ２１、リアクトル２２、上アーム用トランジスタ２３、ダイオードＤ１、下アーム用トランジスタ２４、ダイオードＤ２、出力コンデンサとしての高圧コンデンサ２５、制御回路２６、下アーム用トランジスタ温度センサ２７、入力端子２８ａ，２８ｂ、出力端子２９ａ，２９ｂを備えている。トランジスタ２３，２４はＩＧＢＴであり、制御回路２６によりゲート電圧が調整されてオン／オフ制御される。   The step-up converter 20 includes a low voltage capacitor 21, a reactor 22, an upper arm transistor 23, a diode D1, a lower arm transistor 24, a diode D2, a high voltage capacitor 25 as an output capacitor, a control circuit 26, a lower arm transistor temperature sensor 27, Input terminals 28a and 28b and output terminals 29a and 29b are provided. The transistors 23 and 24 are IGBTs, and the gate voltage is adjusted by the control circuit 26 to be turned on / off.

トランジスタ２３，２４は、出力端子２９ａ，２９ｂを介してインバータ３０の電源ラインとアースラインとの間に直列に接続されている。トランジスタ２３のコレクタは電源ラインと接続されており、トランジスタ２３のエミッタはトランジスタ２４のコレクタと接続されている。トランジスタ２４のエミッタはアースライン及びバッテリ１０の負極に接続されている。   The transistors 23 and 24 are connected in series between the power supply line of the inverter 30 and the earth line via the output terminals 29a and 29b. The collector of the transistor 23 is connected to the power supply line, and the emitter of the transistor 23 is connected to the collector of the transistor 24. The emitter of the transistor 24 is connected to the ground line and the negative electrode of the battery 10.

トランジスタ２３のエミッタとトランジスタ２４のコレクタとの接続点Ａは、リアクトル２２の一端と接続されている。リアクトル２２の他端は入力端子２８ａを介してバッテリ１０の正極に接続されている。トランジスタ２３とトランジスタ２４のコレクタ−エミッタ間には、エミッタ側からコレクタ側へ電流を流すように、ダイオードＤ１，Ｄ２がそれぞれ接続されている。   A connection point A between the emitter of the transistor 23 and the collector of the transistor 24 is connected to one end of the reactor 22. The other end of the reactor 22 is connected to the positive electrode of the battery 10 through the input terminal 28a. Diodes D1 and D2 are respectively connected between the collector and emitter of the transistor 23 and the transistor 24 so that a current flows from the emitter side to the collector side.

昇圧コンバータ２０における入力端子２８ａ，２８ｂ（バッテリ１０との接続端子）には低圧コンデンサ２１が接続されている。また、昇圧コンバータ２０における出力端子２９ａ，２９ｂであるインバータ３０との接続端子（インバータ３０の電源ラインとアースラインとの間）には高圧コンデンサ２５が接続されている。つまり、直列接続された上アーム用トランジスタ２３および下アーム用トランジスタ２４に対し高圧コンデンサ２５が並列接続されている。   A low voltage capacitor 21 is connected to input terminals 28 a and 28 b (connection terminals to the battery 10) in the boost converter 20. Further, a high voltage capacitor 25 is connected to a connection terminal (between the power supply line and the ground line of the inverter 30) to the inverter 30 which is the output terminals 29a and 29b in the boost converter 20. That is, the high voltage capacitor 25 is connected in parallel to the upper arm transistor 23 and the lower arm transistor 24 connected in series.

制御手段としての制御回路２６は、上アーム用トランジスタ２３のゲート端子と接続されているとともに下アーム用トランジスタ２４のゲート端子と接続されている。制御回路２６はトランジスタ２３，２４のゲート・エミッタ電圧を調整することができるようになっている。そして、通常時には、トランジスタ２３，２４のゲート・エミッタ電圧として１５ボルトを印加することによりトランジスタをオンさせる。   The control circuit 26 as the control means is connected to the gate terminal of the upper arm transistor 23 and to the gate terminal of the lower arm transistor 24. The control circuit 26 can adjust the gate-emitter voltages of the transistors 23 and 24. In normal times, the transistor is turned on by applying 15 volts as the gate-emitter voltage of the transistors 23 and 24.

また、車両にはレーダセンサ（図示略）が搭載され、レーダセンサにより障害物と自車両との衝突速度および障害物と自車両との距離が計測される。このレーダセンサの計測信号に基づいて衝突の可能性の判定が行われ、衝突の可能性があるとプリクラッシュ信号（衝突予知信号）が制御回路２６に送られてくる。   A radar sensor (not shown) is mounted on the vehicle, and the radar sensor measures the collision speed between the obstacle and the host vehicle and the distance between the obstacle and the host vehicle. The possibility of collision is determined based on the measurement signal of the radar sensor, and if there is a possibility of collision, a pre-crash signal (collision prediction signal) is sent to the control circuit 26.

温度検出手段としての下アーム用トランジスタ温度センサ２７は、下アーム用トランジスタ２４の素子温度を検出する。制御回路２６は下アーム用トランジスタ温度センサ２７からの信号により下アーム用トランジスタ２４の素子温度を検知する。   The lower arm transistor temperature sensor 27 as temperature detecting means detects the element temperature of the lower arm transistor 24. The control circuit 26 detects the element temperature of the lower arm transistor 24 based on a signal from the lower arm transistor temperature sensor 27.

インバータ３０は、昇圧コンバータ２０から供給される直流電力を交流電力に変換し、走行用モータ４０へ供給する。これにより走行用モータ４０が回転駆動される。
詳しくは、インバータ３０は、電源ラインとアースラインとの間に互いに並列に配置されるＵ相、Ｖ相、Ｗ相の各アームから構成される。各アームは、２つのトランジスタ（ＩＧＢＴ）３１，３２、３３，３４、３５，３６の直列接続から構成される。また、各アームを構成するトランジスタ３１，３２，３３，３４，３５，３６のコレクタ−エミッタ間には、それぞれエミッタ側からコレクタ側に電流を流すダイオードＤ３，Ｄ４，Ｄ５，Ｄ６，Ｄ７，Ｄ８が配置されている。 The inverter 30 converts the DC power supplied from the boost converter 20 into AC power and supplies it to the traveling motor 40. As a result, the traveling motor 40 is rotationally driven.
Specifically, the inverter 30 includes U-phase, V-phase, and W-phase arms arranged in parallel with each other between the power supply line and the earth line. Each arm is composed of two transistors (IGBT) 31, 32, 33, 34, 35, and 36 connected in series. In addition, diodes D3, D4, D5, D6, D7, and D8 that flow current from the emitter side to the collector side are respectively provided between the collectors and the emitters of the transistors 31, 32, 33, 34, 35, and 36 constituting each arm. Has been placed.

次に、このように構成した昇圧コンバータ２０の作用を、図２，３のタイムチャームを用いて説明する。
図２は、通常運転時のタイムチャートであり、図３は、プリクラッシュ信号を入力した車の衝突発生時のタイムチャートである。 Next, the operation of the boost converter 20 configured as described above will be described using the time charm shown in FIGS.
FIG. 2 is a time chart at the time of normal driving, and FIG. 3 is a time chart at the time of occurrence of a collision of a vehicle to which a pre-crash signal is input.

まず、通常運転時の作用を説明する。
図２のタイムチャートは、上から、上アーム用トランジスタ２３のゲート・エミッタ電圧、下アーム用トランジスタ２４のゲート・エミッタ電圧、Ａ点電圧（出力電圧）を示す。 First, the operation during normal operation will be described.
The time chart of FIG. 2 shows the gate-emitter voltage of the upper arm transistor 23, the gate-emitter voltage of the lower arm transistor 24, and the point A voltage (output voltage) from the top.

制御回路２６は、上アーム用トランジスタ２３のゲート・エミッタ電圧として１５ボルトをｔ１〜ｔ２の期間印加して上アーム用トランジスタ２３をオンする。また、制御回路２６は、下アーム用トランジスタ２４のゲート・エミッタ電圧として１５ボルトをｔ１１〜ｔ１２の期間印加して下アーム用トランジスタ２４をオンする。   The control circuit 26 applies 15 volts as the gate-emitter voltage of the upper arm transistor 23 during the period from t1 to t2, and turns on the upper arm transistor 23. Further, the control circuit 26 applies 15 volts as the gate-emitter voltage of the lower arm transistor 24 during the period from t11 to t12 to turn on the lower arm transistor 24.

上アーム用トランジスタ２３と下アーム用トランジスタ２４とを交互にオンすることにより、Ａ点電圧として６５０ボルトが出力され、高圧コンデンサ２５を介してインバータ３０に送られる。   By alternately turning on the upper arm transistor 23 and the lower arm transistor 24, 650 volts is output as the point A voltage and sent to the inverter 30 via the high voltage capacitor 25.

次に、車の衝突発生時（プリクラッシュ信号入力時）の作用を説明する。
図３のタイムチャートは、上から、上アーム用トランジスタ２３のゲート・エミッタ電圧、下アーム用トランジスタ２４のゲート・エミッタ電圧、高圧コンデンサ２５の放電電流ｉ、上アーム用トランジスタ２３の温度、下アーム用トランジスタ２４の温度を示す。 Next, the operation when a vehicle collision occurs (when a pre-crash signal is input) will be described.
The time chart of FIG. 3 shows from the top the gate-emitter voltage of the upper-arm transistor 23, the gate-emitter voltage of the lower-arm transistor 24, the discharge current i of the high-voltage capacitor 25, the temperature of the upper-arm transistor 23, and the lower arm. The temperature of the transistor 24 for use is shown.

制御回路２６は、図３のｔ２０のタイミングでプリクラッシュ信号を入力すると、上アーム用トランジスタ２３のゲート・エミッタ電圧として１５ボルトを印加すると共に下アーム用トランジスタ２４のゲート・エミッタ電圧として８ボルトを印加する。 When the pre-crash signal is input at the timing t20 in FIG. 3 , the control circuit 26 applies 15 volts as the gate-emitter voltage of the upper arm transistor 23 and 8 volts as the gate-emitter voltage of the lower arm transistor 24. Apply.

上アーム用トランジスタ２３のゲート・エミッタ電圧として１５ボルトを印加し、下アーム用トランジスタ２４のゲート・エミッタ電圧として８ボルトを印加することにより、上アーム用トランジスタ２３には電流制限をかけずに、下アーム用トランジスタ２４に電流制限をかける。   By applying 15 volts as the gate-emitter voltage of the upper-arm transistor 23 and applying 8 volts as the gate-emitter voltage of the lower-arm transistor 24, the upper-arm transistor 23 is not limited in current. Current limiting is applied to the lower arm transistor 24.

そして、上アーム用トランジスタ２３と下アーム用トランジスタ２４を同時にオンして図１において一点鎖線で示すように、放電電流ｉが高圧コンデンサ２５の正極→上アーム用トランジスタ２３のコレクタ・エミッタ間→下アーム用トランジスタ２４のコレクタ・エミッタ間の経路で流れる。つまり、上下のアーム用トランジスタ２３，２４を通して高圧コンデンサ２５の電荷を放電する。   Then, the upper arm transistor 23 and the lower arm transistor 24 are simultaneously turned on, and the discharge current i is between the positive electrode of the high-voltage capacitor 25 → the collector-emitter of the upper arm transistor 23 → lower as shown by the one-dot chain line in FIG. It flows through a path between the collector and emitter of the arm transistor 24. That is, the electric charge of the high voltage capacitor 25 is discharged through the upper and lower arm transistors 23 and 24.

図４には、トランジスタ（ＩＧＢＴ）の素子特性を示す。図４において横軸にはコレクタ電流Ｉｃをとり、縦軸にはコレクタ・エミッタ電圧Ｖｃｅをとっている。ゲート・エミッタ電圧Ｖｇｅを小さくすることにより、特性線が左側にシフトする。そして、ゲート・エミッタ電圧を１５ボルトにした場合にはコレクタ電流Ｉｃ１が流れるが、ゲート・エミッタ電圧を８ボルトにした場合にはコレクタ電流Ｉｃ２（＜Ｉｃ１）が流れて電流制限をかけることができることとなる。   FIG. 4 shows element characteristics of the transistor (IGBT). In FIG. 4, the horizontal axis represents the collector current Ic, and the vertical axis represents the collector-emitter voltage Vce. By reducing the gate-emitter voltage Vge, the characteristic line shifts to the left. When the gate-emitter voltage is set to 15 volts, the collector current Ic1 flows. However, when the gate-emitter voltage is set to 8 volts, the collector current Ic2 (<Ic1) flows to limit the current. It becomes.

図３に示すように、上アーム用トランジスタ２３のオンに伴い放電電流が流れても上アーム用トランジスタ２３は殆ど温度が上昇しない。一方、下アーム用トランジスタ２４のオンに伴う放電電流の通過により下アーム用トランジスタ２４の温度が上昇していく。   As shown in FIG. 3, even if a discharge current flows as the upper arm transistor 23 is turned on, the temperature of the upper arm transistor 23 hardly increases. On the other hand, the temperature of the lower arm transistor 24 rises due to the passage of the discharge current accompanying the turning on of the lower arm transistor 24.

そして、下アーム用トランジスタ２４の温度が規定値としての上限値に達すると（図３のｔ３０のタイミング）、制御回路２６は、下アーム用トランジスタ２４のゲート・エミッタ電圧をゼロにして下アーム用トランジスタ２４をオフさせる。このように、制御回路２６は下アーム用トランジスタ温度センサ２７により検出した電流制限をかけた下アーム用トランジスタ２４の温度が規定値（上限値）に達すると、下アーム用トランジスタ２４をオフする。   When the temperature of the lower arm transistor 24 reaches the upper limit value as the specified value (timing t30 in FIG. 3), the control circuit 26 sets the gate-emitter voltage of the lower arm transistor 24 to zero and lower arm The transistor 24 is turned off. As described above, when the temperature of the lower arm transistor 24 subjected to the current limit detected by the lower arm transistor temperature sensor 27 reaches the specified value (upper limit value), the control circuit 26 turns off the lower arm transistor 24.

これにより、電流制限をかけた下アーム用トランジスタ２４においては発熱するが、その温度が規定値（上限値）に達するとオフされるため、過熱保護を図りながら高圧コンデンサ２５の電荷を放電させることができる。   As a result, the lower arm transistor 24 that is current limited generates heat, but is turned off when the temperature reaches a specified value (upper limit value), so that the charge of the high-voltage capacitor 25 is discharged while protecting against overheating. Can do.

下アーム用トランジスタ２４のオフにより下アーム用トランジスタ２４の温度は下がっていく。そして、下アーム用トランジスタ２４の温度が下限値に達すると（ｔ３１のタイミング）、制御回路２６は、下アーム用トランジスタ２４のゲート・エミッタ電圧として８ボルトを印加する。これにより下アーム用トランジスタ２４がオンする。   As the lower arm transistor 24 is turned off, the temperature of the lower arm transistor 24 decreases. When the temperature of the lower arm transistor 24 reaches the lower limit (timing t31), the control circuit 26 applies 8 volts as the gate-emitter voltage of the lower arm transistor 24. As a result, the lower arm transistor 24 is turned on.

さらに、下アーム用トランジスタ２４の温度が上限値に達すると（ｔ３２のタイミング）、制御回路２６は、下アーム用トランジスタ２４のゲート・エミッタ電圧をゼロにして下アーム用トランジスタ２４をオフさせる。これにより、下アーム用トランジスタ２４の温度が下がり、下アーム用トランジスタ２４の温度が下限値に達すると（ｔ３３のタイミング）、制御回路２６は、下アーム用トランジスタ２４のゲート・エミッタ電圧として８ボルトを印加する。これにより下アーム用トランジスタ２４がオンする。   When the temperature of the lower arm transistor 24 reaches the upper limit (timing t32), the control circuit 26 sets the gate-emitter voltage of the lower arm transistor 24 to zero and turns off the lower arm transistor 24. As a result, when the temperature of the lower arm transistor 24 decreases and the temperature of the lower arm transistor 24 reaches the lower limit (timing at t33), the control circuit 26 sets the gate-emitter voltage of the lower arm transistor 24 to 8 volts. Apply. As a result, the lower arm transistor 24 is turned on.

つまり、制御回路２６は、下アーム用トランジスタ温度センサ２７により検出した電流制限をかけた下アーム用トランジスタ２４の温度が上限値になると下アーム用トランジスタ２４をオフするとともに下アーム用トランジスタ温度センサ２７により検出した電流制限をかけた下アーム用トランジスタ２４の温度が下限値になると下アーム用トランジスタ２４をオンする。その結果、下アーム用トランジスタ２４の温度が上限値と下限値の間でオン／オフされ、下アーム用トランジスタ２４の温度を上限値と下限値の間にすることができる。   That is, the control circuit 26 turns off the lower arm transistor 24 and lowers the lower arm transistor temperature sensor 27 when the temperature of the lower arm transistor 24 subjected to the current limit detected by the lower arm transistor temperature sensor 27 reaches the upper limit value. The lower arm transistor 24 is turned on when the temperature of the lower arm transistor 24 subjected to the current limit detected by the above reaches a lower limit value. As a result, the temperature of the lower arm transistor 24 is turned on / off between the upper limit value and the lower limit value, and the temperature of the lower arm transistor 24 can be between the upper limit value and the lower limit value.

このように、下アーム用トランジスタ２４の温度について上限値と下限値の間で下アーム用トランジスタ２４をオン／オフさせてヒステリシスを持たせながら過熱保護する。
このように本実施形態によれば、以下のような効果を得ることができる。 In this way, overheat protection is performed while providing hysteresis by turning on / off the lower arm transistor 24 between the upper limit value and the lower limit value for the temperature of the lower arm transistor 24.
Thus, according to the present embodiment, the following effects can be obtained.

（１）衝突時に昇圧コンバータの出力用の高圧コンデンサ２５の電荷を放電すべく、上アーム用トランジスタ２３と下アーム用トランジスタ２４を同時にオンする。このとき、上アーム用トランジスタ２３のゲート・エミッタ電圧を１５ボルトにてオンさせる。一方、下アーム用トランジスタ２４のゲート・エミッタ電圧を８ボルトにてオンして下アーム用トランジスタ２４において素子を飽和させて電流制限をかける。また、下アーム用トランジスタ２４において規定温度に達するとオフし、再び規定値に達するとオンする動作を繰り返してヒステリシスを設けながら過熱保護機能を持たせる。   (1) The upper arm transistor 23 and the lower arm transistor 24 are simultaneously turned on in order to discharge the charge of the output high voltage capacitor 25 of the boost converter in the event of a collision. At this time, the gate-emitter voltage of the upper arm transistor 23 is turned on at 15 volts. On the other hand, the gate-emitter voltage of the lower arm transistor 24 is turned on at 8 volts to saturate the element in the lower arm transistor 24 to limit the current. Further, the lower arm transistor 24 is turned off when it reaches a specified temperature, and is turned on when it reaches a specified value again to provide an overheat protection function while providing hysteresis.

これにより、上アーム用トランジスタ２３と下アーム用トランジスタ２４のうちの下アーム用トランジスタ２４において損失の殆どを持たせ、かつ、過熱保護が働くまで動作させるため、短時間で高圧コンデンサ２５の放電を行うことができる。   As a result, the lower arm transistor 24 of the upper arm transistor 23 and the lower arm transistor 24 has most of the loss and is operated until overheat protection is activated. It can be carried out.

（２）下アーム用トランジスタ温度センサ２７は、下アーム用トランジスタ２４の温度を検出し、制御回路２６は、下アーム用トランジスタ２４を電流制限をかけるとともに下アーム用トランジスタ温度センサ２７により検出した下アーム用トランジスタ２４の温度が規定値（上限値）に達すると、下アーム用トランジスタ２４をオフする。このように、グランド電位に接続されている下アーム用トランジスタ２４に負荷をかけるため動作を安定化させることが可能となり、ノイズの影響を受けにくくなる。つまり、下アーム用トランジスタに対して電流制限をかけて安定した動作を行わせることが可能となる。
（第２の実施形態）
次に、第２の実施形態を、第１の実施形態との相違点を中心に説明する。 (2) The lower arm transistor temperature sensor 27 detects the temperature of the lower arm transistor 24, and the control circuit 26 limits the current of the lower arm transistor 24 and detects the lower arm transistor temperature sensor 27. When the temperature of the arm transistor 24 reaches a specified value (upper limit value), the lower arm transistor 24 is turned off. As described above, since the load is applied to the lower arm transistor 24 connected to the ground potential, it is possible to stabilize the operation, and it is difficult to be affected by noise. That is, it becomes possible to perform stable operation by limiting the current to the lower arm transistor.
(Second Embodiment)
Next, the second embodiment will be described focusing on the differences from the first embodiment.

図５には、本実施形態の回路構成を示す。
図５において、昇圧コンバータ２０は、低圧コンデンサ２１、リアクトル２２、上アーム用トランジスタ２３、ダイオードＤ１、下アーム用トランジスタ２４、ダイオードＤ２、高圧コンデンサ２５、制御回路２６、上アーム用トランジスタ温度センサ５０、下アーム用トランジスタ温度センサ２７を備えている。 FIG. 5 shows a circuit configuration of the present embodiment.
In FIG. 5, a boost converter 20 includes a low voltage capacitor 21, a reactor 22, an upper arm transistor 23, a diode D1, a lower arm transistor 24, a diode D2, a high voltage capacitor 25, a control circuit 26, an upper arm transistor temperature sensor 50, A lower arm transistor temperature sensor 27 is provided.

温度検出手段としての上アーム用トランジスタ温度センサ５０は、上アーム用トランジスタ２３の素子温度を検出する。同様に、温度検出手段としての下アーム用トランジスタ温度センサ２７は、下アーム用トランジスタ２４の素子温度を検出する。   The upper arm transistor temperature sensor 50 as temperature detecting means detects the element temperature of the upper arm transistor 23. Similarly, the lower arm transistor temperature sensor 27 as temperature detecting means detects the element temperature of the lower arm transistor 24.

制御手段としての制御回路２６は上アーム用トランジスタ温度センサ５０からの信号により上アーム用トランジスタ２３の素子温度を検知する。同様に、制御回路２６は下アーム用トランジスタ温度センサ２７からの信号により下アーム用トランジスタ２４の素子温度を検知する。   A control circuit 26 as a control means detects the element temperature of the upper arm transistor 23 based on a signal from the upper arm transistor temperature sensor 50. Similarly, the control circuit 26 detects the element temperature of the lower arm transistor 24 based on a signal from the lower arm transistor temperature sensor 27.

図６には、プリクラッシュ信号を入力した車の衝突発生時のタイムチャートを示す。本実施形態では車衝突時においては上アーム用トランジスタ２３のゲート・エミッタ電圧として１０ボルトを印加すると共に下アーム用トランジスタ２４のゲート・エミッタ電圧として８ボルトを印加する。   FIG. 6 shows a time chart at the time of occurrence of a collision of a car to which a pre-crash signal is input. In this embodiment, 10 volt is applied as the gate-emitter voltage of the upper arm transistor 23 and 8 volt is applied as the gate-emitter voltage of the lower arm transistor 24 at the time of a car collision.

次に、車の衝突発生時（プリクラッシュ信号入力時）の作用を説明する。
制御回路２６は、図６のｔ４０のタイミングでプリクラッシュ信号を入力すると、上アーム用トランジスタ２３のゲート・エミッタ電圧として１０ボルトを印加すると共に下アーム用トランジスタ２４のゲート・エミッタ電圧として８ボルトを印加する。これにより、上下のアーム用トランジスタ２３，２４が同時にオンし、かつ、上アーム用トランジスタ２３および下アーム用トランジスタ２４に電流制限がかかり、しかも、上アーム用トランジスタ２３よりも下アーム用トランジスタ２４により多くの電流制限がかかる。換言すると、上アーム用トランジスタ２３よりも下アーム用トランジスタ２４の方に損失を多く担わせる。 Next, the operation when a vehicle collision occurs (when a pre-crash signal is input) will be described.
When the pre-crash signal is input at the timing t40 in FIG. 6, the control circuit 26 applies 10 volts as the gate-emitter voltage of the upper arm transistor 23 and 8 volts as the gate-emitter voltage of the lower arm transistor 24. Apply. As a result, the upper and lower arm transistors 23 and 24 are simultaneously turned on, and the upper arm transistor 23 and the lower arm transistor 24 are limited in current. There are many current limitations. In other words, the lower arm transistor 24 bears more loss than the upper arm transistor 23.

そして、上アーム用トランジスタ２３および下アーム用トランジスタ２４のオンにより、図５において一点鎖線で示すように、放電電流ｉが高圧コンデンサ２５の正極→上アーム用トランジスタ２３のコレクタ・エミッタ間→下アーム用トランジスタ２４のコレクタ・エミッタ間の経路で流れる。このように、上下のアーム用トランジスタ２３，２４を通して高圧コンデンサ２５の電荷が放電される。   When the upper arm transistor 23 and the lower arm transistor 24 are turned on, the discharge current i changes from the positive electrode of the high voltage capacitor 25 to the collector-emitter of the upper arm transistor 23 → the lower arm, as shown by a one-dot chain line in FIG. It flows in the path between the collector and emitter of the transistor 24 for use. In this way, the charge of the high voltage capacitor 25 is discharged through the upper and lower arm transistors 23 and 24.

上アーム用トランジスタ２３および下アーム用トランジスタ２４のオンに伴う放電電流ｉの通過により上アーム用トランジスタ２３および下アーム用トランジスタ２４の温度が上昇していく。   The temperature of the upper arm transistor 23 and the lower arm transistor 24 rises due to the passage of the discharge current i when the upper arm transistor 23 and the lower arm transistor 24 are turned on.

そして、下アーム用トランジスタ２４の温度が規定値としての上限値に達すると（図６のｔ５０のタイミング）、制御回路２６は、下アーム用トランジスタ２４のゲート・エミッタ電圧をゼロにして下アーム用トランジスタ２４をオフさせる。下アーム用トランジスタ２４のオフにより下アーム用トランジスタ２４の温度は下がっていく。そして、下アーム用トランジスタ２４の温度が下限値に達すると（ｔ５１のタイミング）、制御回路２６は、下アーム用トランジスタ２４のゲート・エミッタ電圧として８ボルトを印加する。これにより下アーム用トランジスタ２４がオンする。   When the temperature of the lower arm transistor 24 reaches the upper limit value as the prescribed value (timing at t50 in FIG. 6), the control circuit 26 sets the gate-emitter voltage of the lower arm transistor 24 to zero and lower arm use. The transistor 24 is turned off. As the lower arm transistor 24 is turned off, the temperature of the lower arm transistor 24 decreases. When the temperature of the lower arm transistor 24 reaches the lower limit (timing t51), the control circuit 26 applies 8 volts as the gate-emitter voltage of the lower arm transistor 24. As a result, the lower arm transistor 24 is turned on.

さらに、下アーム用トランジスタ２４の温度が上限値に達すると（ｔ５２のタイミング）、制御回路２６は、下アーム用トランジスタ２４のゲート・エミッタ電圧をゼロにして下アーム用トランジスタ２４をオフさせる。これにより、下アーム用トランジスタ２４の温度が下がり、下アーム用トランジスタ２４の温度が下限値に達すると（ｔ５３のタイミング）、制御回路２６は、下アーム用トランジスタ２４のゲート・エミッタ電圧として８ボルトを印加する。これにより下アーム用トランジスタ２４がオンする。   Further, when the temperature of the lower arm transistor 24 reaches the upper limit (timing t52), the control circuit 26 sets the gate-emitter voltage of the lower arm transistor 24 to zero and turns off the lower arm transistor 24. As a result, when the temperature of the lower arm transistor 24 decreases and the temperature of the lower arm transistor 24 reaches the lower limit (timing at t53), the control circuit 26 sets the gate-emitter voltage of the lower arm transistor 24 to 8 volts. Apply. As a result, the lower arm transistor 24 is turned on.

このように、下アーム用トランジスタ２４の温度について上限値と下限値の間で下アーム用トランジスタ２４をオン／オフさせてヒステリシスを持たせながら過熱保護する。
一方、上アーム用トランジスタ２３の温度が上限値に達すると（図６のｔ６０のタイミング）、制御回路２６は、上アーム用トランジスタ２３のゲート・エミッタ電圧をゼロにして上アーム用トランジスタ２３をオフさせる。上アーム用トランジスタ２３のオフにより上アーム用トランジスタ２３の温度は下がっていく。そして、上アーム用トランジスタ２３の温度が下限値に達すると（ｔ６１のタイミング）、制御回路２６は、上アーム用トランジスタ２３のゲート・エミッタ電圧として１０ボルトを印加する。これにより上アーム用トランジスタ２３がオンする。 In this way, overheat protection is performed while providing hysteresis by turning on / off the lower arm transistor 24 between the upper limit value and the lower limit value for the temperature of the lower arm transistor 24.
On the other hand, when the temperature of the upper arm transistor 23 reaches the upper limit (timing at t60 in FIG. 6), the control circuit 26 sets the gate-emitter voltage of the upper arm transistor 23 to zero and turns off the upper arm transistor 23. Let As the upper arm transistor 23 is turned off, the temperature of the upper arm transistor 23 decreases. When the temperature of the upper arm transistor 23 reaches the lower limit (timing t61), the control circuit 26 applies 10 volts as the gate-emitter voltage of the upper arm transistor 23. As a result, the upper arm transistor 23 is turned on.

さらに、上アーム用トランジスタ２３の温度が上限値に達すると（ｔ６２のタイミング）、制御回路２６は、上アーム用トランジスタ２３のゲート・エミッタ電圧をゼロにして上アーム用トランジスタ２３をオフさせる。これにより、上アーム用トランジスタ２３の温度が下がり、上アーム用トランジスタ２３の温度が下限値に達すると（ｔ６３のタイミング）、制御回路２６は、上アーム用トランジスタ２３のゲート・エミッタ電圧として１０ボルトを印加する。これにより上アーム用トランジスタ２３がオンする。   Further, when the temperature of the upper arm transistor 23 reaches the upper limit (timing t62), the control circuit 26 sets the gate-emitter voltage of the upper arm transistor 23 to zero and turns off the upper arm transistor 23. As a result, when the temperature of the upper arm transistor 23 falls and the temperature of the upper arm transistor 23 reaches the lower limit (timing at t63), the control circuit 26 sets the gate-emitter voltage of the upper arm transistor 23 to 10 volts. Apply. As a result, the upper arm transistor 23 is turned on.

このように、上アーム用トランジスタ２３の温度について上限値と下限値の間で上アーム用トランジスタ２３をオン／オフさせてヒステリシスを持たせながら過熱保護する。
上記実施形態によれば、以下のような効果を得ることができる。 In this way, the upper arm transistor 23 is turned on / off between the upper limit value and the lower limit value for the temperature of the upper arm transistor 23 to provide overheat protection while providing hysteresis.
According to the above embodiment, the following effects can be obtained.

衝突時に昇圧コンバータの出力用の高圧コンデンサ２５の電荷を放電すべく、上アーム用トランジスタ２３と下アーム用トランジスタ２４を同時にオンする。このとき、上アーム用トランジスタ２３のゲート・エミッタ電圧を１０ボルトにてオンして規定温度に達するとオフさせる（過熱保護機能）。一方、下アーム用トランジスタ２４のゲート・エミッタ電圧を８ボルトにてオンして規定温度に達するとオフさせる（過熱保護機能）。これにより、上アーム用トランジスタ２３に比べて下アーム用トランジスタ２４の方に損失を多く分担させ、上アーム用トランジスタ２３に比べて下アーム用トランジスタ２４において素子をより飽和させて電流制限をかける。また、上アーム用トランジスタ２３および下アーム用トランジスタ２４において規定温度に達するとオフし、再び規定値に達するとオンする動作を繰り返してヒステリシスを設けながら過熱保護機能を持たせる。   The upper arm transistor 23 and the lower arm transistor 24 are simultaneously turned on in order to discharge the charge of the output high voltage capacitor 25 of the boost converter in the event of a collision. At this time, the gate-emitter voltage of the upper arm transistor 23 is turned on at 10 volts and turned off when the temperature reaches a specified temperature (overheat protection function). On the other hand, the gate-emitter voltage of the lower arm transistor 24 is turned on at 8 volts and turned off when it reaches a specified temperature (overheat protection function). As a result, the loss is shared more in the lower arm transistor 24 than in the upper arm transistor 23, and the element is more saturated in the lower arm transistor 24 than in the upper arm transistor 23 to limit the current. Further, the upper arm transistor 23 and the lower arm transistor 24 are turned off when the specified temperature is reached and turned on when the specified temperature is reached again, thereby providing an overheat protection function while providing hysteresis.

これによって、上アーム用トランジスタ２３および下アーム用トランジスタ２４において過熱保護が働くまで動作させることができ、高圧コンデンサ２５の急速放電を行うことができる。   Thus, the upper arm transistor 23 and the lower arm transistor 24 can be operated until overheat protection is activated, and the high-voltage capacitor 25 can be rapidly discharged.

実施形態は前記に限定されるものではなく、例えば、次のように具体化してもよい。
・第１の実施形態においては上アーム用トランジスタ２３に１５ボルトのゲート・エミッタ電圧を印加するとともに下アーム用トランジスタ２４に８ボルトのゲート・エミッタ電圧を印加したが、これに限ることはない。例えば、上アーム用トランジスタ２３に８ボルトのゲート・エミッタ電圧を印加するとともに下アーム用トランジスタ２４に１５ボルトのゲート・エミッタ電圧を印加してもよい。 The embodiment is not limited to the above, and may be embodied as follows, for example.
In the first embodiment, a gate / emitter voltage of 15 volts is applied to the upper arm transistor 23 and a gate / emitter voltage of 8 volts is applied to the lower arm transistor 24. However, the present invention is not limited to this. For example, a gate / emitter voltage of 8 volts may be applied to the upper arm transistor 23 and a gate / emitter voltage of 15 volts may be applied to the lower arm transistor 24.

・第２の実施形態においては上アーム用トランジスタ２３に１０ボルトのゲート・エミッタ電圧を印加するとともに下アーム用トランジスタ２４に８ボルトのゲート・エミッタ電圧を印加したが、これに限ることはない。例えば、上アーム用トランジスタ２３に８ボルトのゲート・エミッタ電圧を印加するとともに下アーム用トランジスタ２４に１０ボルトのゲート・エミッタ電圧を印加してもよい。   In the second embodiment, a gate / emitter voltage of 10 volts is applied to the upper arm transistor 23 and a gate / emitter voltage of 8 volts is applied to the lower arm transistor 24. However, the present invention is not limited to this. For example, a gate / emitter voltage of 8 volts may be applied to the upper arm transistor 23 and a gate / emitter voltage of 10 volts may be applied to the lower arm transistor 24.

・他にも、上アーム用トランジスタ２３に１０ボルトのゲート・エミッタ電圧を印加するとともに下アーム用トランジスタ２４に１０ボルトのゲート・エミッタ電圧を印加してもよい。   In addition, a gate / emitter voltage of 10 volts may be applied to the upper arm transistor 23 and a gate / emitter voltage of 10 volts may be applied to the lower arm transistor 24.

このように、電流制限をかけるトランジスタについては、上アーム用トランジスタおよび下アーム用トランジスタの少なくとも一方であればよい。
同様に、温度検出手段についても、上アーム用トランジスタおよび下アーム用トランジスタの少なくとも一方の温度を検出するものであればよい。要は、電流制限をかけるトランジスタの温度を検出するものであればよい。 As described above, the transistor for limiting the current may be at least one of the upper arm transistor and the lower arm transistor.
Similarly, any temperature detecting means may be used as long as it detects the temperature of at least one of the upper arm transistor and the lower arm transistor. In short, any device may be used as long as it detects the temperature of the transistor to which the current is limited.

・第１の実施形態の図３、第２の実施形態の図６においては下アーム用トランジスタ２４のオフの際に上アーム用トランジスタ２３をオンにしたが、上アーム用トランジスタ２３も下アーム用トランジスタ２４と同期させてオフしてもよい。   In FIG. 3 of the first embodiment and FIG. 6 of the second embodiment, the upper arm transistor 23 is turned on when the lower arm transistor 24 is turned off, but the upper arm transistor 23 is also used for the lower arm. It may be turned off in synchronization with the transistor 24.

・トランジスタ２３，２４はＩＧＢＴの他にもパワーＭＯＳＦＥＴやパワーバイポーラトランジスタ等でもよい。ＩＧＢＴやパワーＭＯＳＦＥＴを用いる場合はゲート・エミッタ電圧やゲート・ソース電圧を調整し、パワーバイポーラトランジスタを用いる場合はベース電流を調整する。   The transistors 23 and 24 may be power MOSFETs or power bipolar transistors in addition to IGBTs. When an IGBT or a power MOSFET is used, the gate-emitter voltage or the gate-source voltage is adjusted. When a power bipolar transistor is used, the base current is adjusted.

・昇圧コンバータに適用したが、これに限るものではなく、他の電力変換装置、例えば、インバータに適用してもよい。
・衝突時を想定したが、衝突時以外にも例えば、通常の運転オフ時において高圧コンデンサ２５の電荷を放電させる場合に適用してもよい。 -Although applied to the step-up converter, the present invention is not limited to this, and may be applied to other power conversion devices, for example, inverters.
-Although the time of a collision was assumed, you may apply when discharging the electric charge of the high voltage capacitor | condenser 25 other than the time of a collision, for example at the time of normal driving | operation off.

２３…上アーム用トランジスタ、２４…下アーム用トランジスタ、２５…高圧コンデンサ、２６…制御回路、２７…下アーム用トランジスタ温度センサ、５０…上アーム用トランジスタ温度センサ。   23 ... Upper arm transistor, 24 ... Lower arm transistor, 25 ... High voltage capacitor, 26 ... Control circuit, 27 ... Lower arm transistor temperature sensor, 50 ... Upper arm transistor temperature sensor.

Claims (3)

直列接続された上アーム用トランジスタおよび下アーム用トランジスタに対し並列接続されたコンデンサと、
前記上アーム用トランジスタおよび下アーム用トランジスタの少なくとも一方の温度を検出する温度検出手段と、
オン／オフ制御するための制御信号を前記上アーム用トランジスタおよび前記下アーム用トランジスタに供給する制御手段と、
を備え、
前記制御手段は、
前記コンデンサの電荷の放電時に、前記上アーム用トランジスタおよび下アーム用トランジスタのうち前記温度検出手段によって温度が検出される少なくとも一つのトランジスタに供給する制御信号の振幅を通常運転時の制御信号の振幅よりも小さくすることにより、電流制限をかけながら前記上アーム用トランジスタおよび下アーム用トランジスタを同時にオンし、
前記温度検出手段により検出した前記電流制限をかけたトランジスタの温度が上限値に達するまでは当該トランジスタに前記振幅が小さい制御信号を供給し続け、前記温度検出手段により検出した前記電流制限をかけたトランジスタの温度が前記上限値に達してから下限値に達するまでは当該トランジスタをオフし続け、前記温度検出手段により検出した前記電流制限をかけたトランジスタの温度が前記下限値に達してから前記上限値に達するまでは当該トランジスタに前記振幅が小さい制御信号を供給し続ける
ことを特徴とする電力変換装置。 A capacitor connected in parallel to the upper arm transistor and the lower arm transistor connected in series;
Temperature detecting means for detecting the temperature of at least one of the upper arm transistor and the lower arm transistor;
Control means for supplying a control signal for on / off control to the upper arm transistor and the lower arm transistor;
With
The control means includes
The amplitude of the control signal supplied to at least one transistor whose temperature is detected by the temperature detecting means among the upper arm transistor and the lower arm transistor when discharging the electric charge of the capacitor is the amplitude of the control signal during normal operation. By turning on the upper arm transistor and the lower arm transistor at the same time while applying a current limit.
Until the temperature of the transistor subjected to the current detection detected by the temperature detection means reaches the upper limit value, the control signal having the small amplitude is continuously supplied to the transistor, and the current limitation detected by the temperature detection means is applied. The transistor continues to be turned off until the transistor temperature reaches the lower limit value after reaching the upper limit value, and the upper limit after the temperature of the transistor subjected to the current limit detected by the temperature detecting means reaches the lower limit value. The power conversion device is characterized in that the control signal having a small amplitude is continuously supplied to the transistor until the value is reached. 前記温度検出手段は、前記下アーム用トランジスタの温度を検出し、前記制御手段は、前記コンデンサの電荷の放電時に、前記温度検出手段により検出した前記下アーム用トランジスタの温度が前記上限値に達するまでは当該下アーム用トランジスタに前記振幅が小さい制御信号を供給し続けることを特徴とする請求項１に記載の電力変換装置。   The temperature detecting means detects the temperature of the lower arm transistor, and the control means reaches the upper limit value of the temperature of the lower arm transistor detected by the temperature detecting means when discharging the electric charge of the capacitor. 2. The power conversion device according to claim 1, wherein the control signal having the small amplitude is continuously supplied to the lower arm transistor until the time until. 前記上アーム用トランジスタおよび前記下アーム用トランジスタは、昇圧コンバータに設けられたものであり、前記コンデンサは、前記昇圧コンバータに設けられて当該昇圧コンバータの出力電圧を平滑化するものであることを特徴とする請求項１または２に記載の電力変換装置。   The upper arm transistor and the lower arm transistor are provided in a boost converter, and the capacitor is provided in the boost converter and smoothes an output voltage of the boost converter. The power converter according to claim 1 or 2.
JP2010045516A 2010-03-02 2010-03-02 Power converter Expired - Fee Related JP5697349B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010045516A JP5697349B2 (en) 2010-03-02 2010-03-02 Power converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010045516A JP5697349B2 (en) 2010-03-02 2010-03-02 Power converter

Publications (2)

Publication Number Publication Date
JP2011182578A JP2011182578A (en) 2011-09-15
JP5697349B2 true JP5697349B2 (en) 2015-04-08

Family

ID=44693498

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010045516A Expired - Fee Related JP5697349B2 (en) 2010-03-02 2010-03-02 Power converter

Country Status (1)

Country Link
JP (1) JP5697349B2 (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013090424A (en) * 2011-10-18 2013-05-13 Toyota Motor Corp Automobile including traveling motor
JP5742732B2 (en) * 2012-01-13 2015-07-01 トヨタ自動車株式会社 Inverter
JP5828300B2 (en) * 2012-05-08 2015-12-02 トヨタ自動車株式会社 Electric car
US10507731B2 (en) 2015-02-25 2019-12-17 Honda Motor Co., Ltd. Electric power system
JP6061983B2 (en) 2015-05-19 2017-01-18 三菱電機株式会社 Discharge device
US9964599B2 (en) * 2016-06-20 2018-05-08 Lg Chem, Ltd. Diagnostic system for a DC-DC voltage converter
JP6683052B2 (en) * 2016-07-25 2020-04-15 トヨタ自動車株式会社 Converter device
FR3057406A1 (en) * 2016-10-06 2018-04-13 Valeo Japan Co., Ltd. DISCHARGE CIRCUIT FOR A HIGH VOLTAGE ELECTRICAL SYSTEM
CN109120186B (en) * 2017-06-22 2022-07-15 施耐德电器工业公司 Servo driver and braking method thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09201065A (en) * 1996-01-19 1997-07-31 Toyota Motor Corp Power-supply circuit
JP3572058B2 (en) * 2002-05-28 2004-09-29 三菱電機株式会社 Power supply
JP2005229689A (en) * 2004-02-12 2005-08-25 Toyota Motor Corp Electric motor drive controller and electric vehicle
JP4771172B2 (en) * 2007-02-20 2011-09-14 株式会社デンソー Smoothing capacitor discharge device for vehicle power converter
JP2009232620A (en) * 2008-03-24 2009-10-08 Toshiba Mitsubishi-Electric Industrial System Corp Power converting device

Also Published As

Publication number Publication date
JP2011182578A (en) 2011-09-15

Similar Documents

Publication Publication Date Title
JP5697349B2 (en) Power converter
JP6390959B2 (en) Drive device, power conversion device
JP5433608B2 (en) Power converter
JP6369808B2 (en) Drive device, power conversion device
CN107852155B (en) Overcurrent protection device for semiconductor element
CN106688183B (en) Short-circuit protection circuit of self-extinguishing semiconductor element
JP6471895B2 (en) Drive device, power conversion device
EP2418774B1 (en) Semiconductor device driving unit and method
US10511218B2 (en) Gate drive circuit, that supplies power to a gate of a semiconductor switching element, and carries out a driving on and off of the gate
US7948276B2 (en) Gate driver circuit, switch assembly and switch system
CN109119973B (en) Semiconductor device, power conversion device, drive device, vehicle, and elevator
JP2007082281A (en) Controller for power converter circuit
JP6398949B2 (en) Semiconductor device driving apparatus
JP6786465B2 (en) Semiconductor devices, power converters, drives, vehicles, and elevators
JP5556442B2 (en) Switching element drive circuit
JP5320594B2 (en) Power converter
JP6702209B2 (en) Power converter
US20150124502A1 (en) Driving apparatus for driving switching elements of power conversion circuit
JP5254386B2 (en) Gate drive circuit and power semiconductor module
JPWO2018230196A1 (en) DRIVE DEVICE AND POWER CONVERSION DEVICE
US9673735B2 (en) Power converter
JP2019024312A (en) Control device
JP4443859B2 (en) Charge pump drive circuit
US20200395930A1 (en) Integrated circuit and semiconductor device
JP5563050B2 (en) Gate drive circuit and power semiconductor module

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120402

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130702

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130902

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131119

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140219

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140228

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20140404

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150210

LAPS Cancellation because of no payment of annual fees