JP2015079430A - データ記憶制御装置 - Google Patents

Abstract

【課題】メモリカードへの電源供給が断たれた場合においてバックアップ電源からの電源供給も受けられなくなるという事態の発生を抑制
【解決手段】データ記憶制御装置では、メインマイコンが、データ書き換え可能な不揮発性メモリを搭載したメモリカードを制御する。またバックアップ用コンデンサ２２は、＋Ｂ電圧が断たれてから、少なくともバックアップ時間が経過するまで継続してメモリカードへ電源を供給する。またカードスロットは、メモリカードを着脱可能に装着する装着部を備えている。そして電源オン判定部２６は、バックアップ用コンデンサ２２が正常であり且つメモリカードが装着部に装着されている場合に、ローレベルのオン可能通知を出力することにより、メモリカードの動作を許可する。
【選択図】図２

Description

本発明は、メモリカードにデータを記憶するデータ記憶制御装置に関する。

データ書き換え可能な不揮発性メモリを搭載するメモリカードへのアクセス（データ読込、データ書込、データ消去）中に突然、メモリカードへの電源供給が断たれると、上記メモリカードに既に記憶されているデータまで破壊されるおそれがある。なお、ユーザアクセス時以外にもメモリカード内部のコントローラ制御によっては上記現象が発生する可能性がある。このようなデータ破壊を抑制するために、電源供給が断たれたときのバックアップ電源として大容量のコンデンサ（以下、バックアップ用コンデンサという）を設けたものが知られている（例えば、特許文献１を参照）。

バックアップ用コンデンサを設けることにより、メモリカードへの電源供給が断たれた場合であっても、バックアップ用コンデンサに充電されている電荷量に応じたバックアップ時間継続してメモリカードへ電源を供給することができる。そして、このバックアップ時間中に、メモリカード自身が正常終了処理を実行することで、メモリカードに既に記憶されているデータの破壊を回避することができる。

特開平８−２４９２４４号公報

しかし、バックアップ用コンデンサを充電することができない異常が発生している状況下でメモリカードへの電源供給が断たれた場合には、メモリカードに既に記憶されているデータの破壊を回避することができなくなるおそれがある。

本発明は、こうした問題に鑑みてなされたものであり、メモリカードへの電源供給が断たれた場合においてバックアップ電源からの電源供給も受けられなくなるという事態の発生を抑制することを目的とする。

上記目的を達成するためになされた本発明のデータ記憶制御装置は、制御装置と、バックアップ電源と、カードスロットと、許可手段とを備える。
まず制御装置は、データ書き換え可能な不揮発性メモリを搭載したメモリカードを制御する。またバックアップ電源は、少なくともメモリカードと制御装置への電源供給を行う主電源からの電源供給が断たれてから、少なくとも予め設定されたバックアップ時間が経過するまで継続してメモリカードへ電源を供給する。またカードスロットは、メモリカードを着脱可能に装着する装着部を備えている。そして許可手段は、バックアップ電源が正常であり且つメモリカードが装着部に装着されていることを許可条件として、許可条件が成立している場合に、メモリカードの動作を許可する。

このように構成された本発明のデータ記憶制御装置では、主電源からの電源供給が断たれてから少なくともバックアップ時間が経過するまでは、バックアップ電源からの電源供給によりメモリカードを動作させることができる。そして、バックアップ電源が正常であり且つメモリカードが装着部に装着されている場合に、メモリカードの動作が許可される。換言すると、バックアップ電源が正常であっても、メモリカードが装着部に装着されていなければ、メモリカードは動作しない。さらに、メモリカードが装着部に装着されていても、バックアップ電源が異常であれば、メモリカードは動作しない。これにより、バックアップ電源に異常が発生している状況下で主電源からの電源供給が断たれることでメモリカードがバックアップ電源からの電源供給を受けられないという事態の発生を抑制することができる。

データ記憶制御装置１の構成を示すブロック図である。 メモリカード電源回路７の構成を示す回路図である。 データ記憶制御装置１の動作を示すタイミングチャートである。 シャットダウン信号制御部２４およびシャットダウン信号出力部２５の動作を示す第１のタイミングチャートである。 シャットダウン信号制御部２４およびシャットダウン信号出力部２５の動作を示す第２のタイミングチャートである。 シャットダウン信号制御部２４およびシャットダウン信号出力部２５の動作を示す第３のタイミングチャートである。 シャットダウン信号制御部２４およびシャットダウン信号出力部２５の動作を示す第４のタイミングチャートである。

以下に本発明の実施形態について図面とともに説明する。
本発明が適用されたデータ記憶制御装置１は、車両に搭載され、図１に示すように、レギュレータ２とメインマイコン３とサブマイコン４とメモリカード５とカードスロット６とメモリカード電源回路７と電源瞬断検出回路８を備える。

レギュレータ２は、車両に搭載されたバッテリ（不図示）からメインリレー（不図示）を介して電源電圧を入力し、この電源電圧から、データ記憶制御装置１が動作するための駆動電圧（本実施形態では５Ｖ、３．３Ｖ等）を生成して出力する。以下、バッテリからメインリレーを介してデータ記憶制御装置１に供給される電圧を＋Ｂ電圧という。

メインマイコン３は、制御対象（本実施形態ではメモリカード５）を制御するための各種処理を実行する。サブマイコン４は、制御対象（本実施形態ではレギュレータ２）を制御するための各種処理を実行する。なお、メインマイコン３とサブマイコン４は、互いにデータ通信可能に接続されている。

メモリカード５は、矩形板状に形成されているカード本体と、データ書き換え可能な不揮発性メモリと、不揮発性メモリに対するデータの書き込みと読み出しを制御するカードコントローラとを備えている。そしてメモリカード５は、カード本体内に不揮発性メモリとカードコントローラを収納して構成されている。なおメモリカード５は、本実施形態ではＳＤカード（登録商標）である。

カードスロット６は、メモリカード５を着脱可能に装着する装着部を備えている。さらにカードスロット６は、電源端子、クロック端子、コマンド端子、データ端子およびカード検出端子を備える。

電源端子は、メモリカード５を動作させるための電圧（以下、カード動作電圧ＶＤＤという）をメモリカード電源回路７から入力するためのものである。
クロック端子は、メモリカード５を動作させるためのクロック信号をメインマイコン３から入力するためのものである。なおメモリカード５は、クロック信号の入力が停止すると、その時点からバックアップ時間（本実施形態では例えば２５０ｍｓ）が経過するまでに、データ破壊回避のための内部処置を行うように構成されている。

コマンド端子は、メインマイコン３との間で、メモリカード５を制御するためのコマンド信号を入出力するためのものである。データ端子は、メインマイコン３との間で、メモリカード５に対するデータの書き込みと読み出しのためのデータ信号を入出力するためのものである。

カード検出端子は、メモリカード５がカードスロット６に装着されているか否かを示すカード検出信号を出力するためのものである。本実施形態のカード検出信号は、メモリカード５がカードスロット６に装着されているときにローレベルとなり、装着されていないときにハイレベルとなる信号である。

メモリカード電源回路７は、レギュレータ２から駆動電圧を入力して、この駆動電圧から、カード動作電圧ＶＤＤ（本実施形態では例えば３．３Ｖ）を生成して出力する。
電源瞬断検出回路８は、＋Ｂ電圧を入力して、＋Ｂ電圧の瞬断が発生したか否かを検出し、＋Ｂ電圧の瞬断を検出した場合に、＋Ｂ電圧の瞬断を検出した旨を示す瞬断検出信号をサブマイコン４へ出力する。なお、本実施形態の電源瞬断検出回路８は、＋Ｂ電圧が予め設定された瞬断判定値（例えば４．５Ｖ）以下である場合に、＋Ｂ電圧の瞬断が発生したと判断する。

またサブマイコン４は、電源瞬断検出回路８から瞬断検出信号を入力すると、メインマイコン３の電源を切ってメインマイコン３を強制的にシャットダウンさせる。これによりメインマイコン３は、クロック信号の出力を停止する。

メモリカード電源回路７は、図２に示すように、５Ｖ電圧入力端子１１と３．３Ｖ電圧入力端子１２と接地端子１３とメイン制御信号入力端子１４とサブ制御信号入力端子１５とカード検出入力端子１６とカード電圧出力端子１７とオン通知出力端子１８を備える。

５Ｖ電圧入力端子１１には、レギュレータ２から５Ｖの駆動電圧が入力する。３．３Ｖ電圧入力端子１２には、レギュレータ２から３．３Ｖの駆動電圧が入力する。接地端子１３はグランドに接続される。

メイン制御信号入力端子１４には、メインマイコン３から、カード動作電圧ＶＤＤの出力を制御するためのメイン側カード制御信号が入力する。サブ制御信号入力端子１５には、サブマイコン４から、カード動作電圧ＶＤＤの出力を制御するためのサブ側カード制御信号が入力する。カード検出入力端子１６には、カードスロット６からカード検出信号が入力する。

またメモリカード電源回路７は、コンデンサ充電用ＩＣ２１とバックアップ用コンデンサ２２とＤＣ／ＤＣコンバータ２３とシャットダウン信号制御部２４とシャットダウン信号出力部２５と電源オン判定部２６を備える。

コンデンサ充電用ＩＣ２１は、電圧入力端子Ｖｉｎと電圧出力端子Ｖｏｕｔを有している。そしてコンデンサ充電用ＩＣ２１は、５Ｖの駆動電圧を電圧入力端子Ｖｉｎに入力して、この駆動電圧から、バックアップ用コンデンサ２２を充電するための充電用電圧（本実施形態では例えば４Ｖ）を生成し、この充電用電圧を電圧出力端子Ｖｏｕｔから出力する。

バックアップ用コンデンサ２２は、メモリカード５のバックアップ電源であり、＋Ｂ電圧の供給停止から、少なくとも上記バックアップ時間（本実施形態では例えば２５０ｍｓ）継続してメモリカード電源回路７がカード動作電圧ＶＤＤを供給することができる静電容量に設定されている。そして、バックアップ用コンデンサ２２の正極がコンデンサ充電用ＩＣ２１の電圧出力端子Ｖｏｕｔに接続されるとともに、バックアップ用コンデンサ２２の負極が接地される。

ＤＣ／ＤＣコンバータ２３は、電圧入力端子Ｖｉｎと電圧出力端子Ｖｏｕｔとシャットダウン端子ＳＨＤＮを有している。そしてＤＣ／ＤＣコンバータ２３は、コンデンサ充電用ＩＣ２１からの充電用電圧を電圧入力端子Ｖｉｎに入力して、この充電用電圧から、カード動作電圧ＶＤＤを生成し、このカード動作電圧ＶＤＤを電圧出力端子Ｖｏｕｔから出力する。またＤＣ／ＤＣコンバータ２３は、シャットダウン端子ＳＨＤＮに入力するシャットダウン信号がハイレベルである場合には、カード動作電圧ＶＤＤを出力する一方、シャットダウン信号がローレベルである場合には、カード動作電圧ＶＤＤの出力を停止する。

シャットダウン信号制御部２４は、トランジスタ３１と抵抗３２，３３，３４，３５，３６，３７とダイオード３８，３９を備える。
トランジスタ３１は、ＮＰＮ型のトランジスタであり、コレクタ、ベースおよびエミッタを有する。トランジスタ３１のコレクタは、抵抗３２を介して３．３Ｖ電圧入力端子１２に接続される。トランジスタ３１のベースは、抵抗３３を介してメイン制御信号入力端子１４に接続される。トランジスタ３１のエミッタは接地端子１３に接続される。なお抵抗３４は、一端がトランジスタ３１のベースに接続され、他端が接地される。そして、メインマイコン３からのメイン側カード制御信号がハイレベルである場合において、抵抗３３，３４による抵抗３４の分圧電圧がトランジスタ３１のオン電圧より高くなるように、抵抗３３，３４の抵抗値が設定されている。

抵抗３５は、一端がメイン制御信号入力端子１４に接続されるとともに、他端が抵抗３６の一端に接続される。そして、抵抗３６の他端はシャットダウン信号出力部２５に接続される。抵抗３７は、一端がＤＣ／ＤＣコンバータ２３の電圧出力端子Ｖｏｕｔに接続されるとともに、他端がシャットダウン信号出力部２５に接続される。

ダイオード３８は、アノードが抵抗３２とトランジスタ３１のコレクタとの接続点に接続されるとともに、カソードがサブ制御信号入力端子１５に接続される。ダイオード３９は、アノードが抵抗３５と抵抗３６との接続点に接続されるとともに、カソードがサブ制御信号入力端子１５に接続される。

シャットダウン信号出力部２５は、論理和回路４１とトランジスタ４２と抵抗４３，４４とダイオード４５，４６を備える。
論理和回路４１は、第１入力端子と第２入力端子と出力端子と電源電圧端子を有し、第１入力端子と第２入力端子に入力した信号の論理和演算を行い、演算結果を示す信号を出力端子から出力する。第１入力端子は、シャットダウン信号制御部２４の抵抗３７を介してＤＣ／ＤＣコンバータ２３の電圧出力端子Ｖｏｕｔに接続される。第２入力端子は、シャットダウン信号制御部２４におけるトランジスタ３１のコレクタに接続される。出力端子は、抵抗４３を介してＤＣ／ＤＣコンバータ２３のシャットダウン端子ＳＨＤＮに接続される。

トランジスタ４２は、ＮＰＮ型のトランジスタであり、コレクタ、ベースおよびエミッタを有する。トランジスタ４２のコレクタは、ＤＣ／ＤＣコンバータ２３のシャットダウン端子ＳＨＤＮに接続される。トランジスタ４２のベースは、シャットダウン信号制御部２４の抵抗３５，３６を介してメイン制御信号入力端子１４に接続される。トランジスタ４２のエミッタは接地端子１３に接続される。なお抵抗４４は、一端がトランジスタ４２のベースに接続され、他端が接地される。そして、メインマイコン３からのメイン側カード制御信号がハイレベルである場合において、抵抗３５，３６，４４による抵抗４４の分圧電圧がトランジスタ４２のオン電圧より高くなるように、抵抗３５，３６，４４の抵抗値が設定されている。

ダイオード４５は、アノードがＤＣ／ＤＣコンバータ２３の電圧出力端子Ｖｏｕｔに接続されるとともに、カソードが論理和回路４１の電源電圧端子にされる。ダイオード４６は、アノードがコンデンサ充電用ＩＣ２１の電圧出力端子Ｖｏｕｔに接続されるとともに、カソードが論理和回路４１の電源電圧端子にされる。

電源オン判定部２６は、否定論理和回路５１とトランジスタ５２，５３と抵抗５４，５５，５６，５７，５８，５９を備える。
否定論理和回路５１は、第１入力端子と第２入力端子と出力端子と電源電圧端子を有し、第１入力端子と第２入力端子に入力した信号の否定論理和演算を行い、演算結果を示す信号を出力端子から出力する。第１入力端子は、トランジスタ５２のコレクタに接続される。第２入力端子は、カード検出入力端子１６に接続される。出力端子は、抵抗５４を介してトランジスタ５３のベースに接続される。

トランジスタ５２は、ＮＰＮ型のトランジスタであり、コレクタ、ベースおよびエミッタを有する。トランジスタ５２のコレクタは、抵抗５５を介して３．３Ｖ電圧入力端子１２に接続される。トランジスタ５２のベースは、抵抗５６を介してコンデンサ充電用ＩＣ２１の電圧出力端子Ｖｏｕｔに接続される。トランジスタ５２のエミッタは接地端子１３に接続される。なお抵抗５７は、一端がトランジスタ５２のベースに接続され、他端が接地される。そして、バックアップ用コンデンサ２２の電圧がバックアップ可能電圧（本実施形態では例えば１．３Ｖ）以上である場合において、抵抗５６，５７による抵抗５７の分圧電圧がトランジスタ５２のオン電圧より高くなるように、抵抗５６，５７の抵抗値が設定されている。なおバックアップ可能電圧は、バックアップ用コンデンサ２２がバックアップ時間分の電荷量を蓄積することができる電圧である。

トランジスタ５３は、ＮＰＮ型のトランジスタであり、コレクタ、ベースおよびエミッタを有する。トランジスタ５３のコレクタは、オン通知出力端子１８に接続され、メインマイコン３に接続されている。なお、トランジスタ５３はメインマイコン３側の入力電圧に合わせられるように設けており、オン通知出力端子１８はマイコンの入力電圧でプルアップされている必要がある（図示せず）。トランジスタ５３のベースは、抵抗５４を介して否定論理和回路５１の出力端子に接続される。トランジスタ５３のエミッタは接地端子１３に接続される。なお抵抗５８は、一端がトランジスタ５３のベースに接続され、他端が接地される。そして、否定論理和回路５１からの出力信号がハイレベルである場合において、抵抗５４，５８による抵抗５８の分圧電圧がトランジスタ５３のオン電圧より高くなるように、抵抗５４，５８の抵抗値が設定されている。

抵抗５９は、一端が３．３Ｖ電圧入力端子１２に接続されるとともに、他端がカード検出入力端子１６に接続される。
このように構成された電源オン判定部２６では、バックアップ用コンデンサ２２の充電によりバックアップ用コンデンサ２２の電圧が上昇すると、トランジスタ５２がオン状態となり、否定論理和回路５１の第１入力端子がローレベルとなる。また、カード検出入力端子１６がローレベルである場合に、否定論理和回路５１の第２入力端子がローレベルとなる。

すなわち、否定論理和回路５１の出力端子は、バックアップ用コンデンサ２２が充電されており且つメモリカード５がカードスロット６に装着されている場合にハイレベルになり、それ以外の場合にローレベルになる。

そして、否定論理和回路５１の出力端子がハイレベルのときに、トランジスタ５３がオン状態となり、オン通知出力端子１８がローレベルになる。
次に、このように構成されたデータ記憶制御装置１の動作の具体例を説明する。

図３に示すように、まず、時刻ｔ０１でデータ記憶制御装置１の電源がオンになると（時刻ｔ０１における＋Ｂ電圧を参照）、レギュレータ２が動作を開始し、レギュレータ２から５Ｖの駆動電圧が出力される。これにより、コンデンサ充電用ＩＣ２１の電圧入力端子Ｖｉｎに５Ｖの駆動電圧が入力し、コンデンサ充電用ＩＣ２１が動作を開始する。これにより、コンデンサ充電用ＩＣ２１の電圧出力端子Ｖｏｕｔの電圧が、充電用電圧（本実施形態では４Ｖ）になり、バックアップ用コンデンサ２２の電圧と、ＤＣ／ＤＣコンバータ２３の電圧入力端子Ｖｉｎの電圧が、充電用電圧（４Ｖ）になるまで徐々に上昇する。

また、バックアップ用コンデンサ２２の電圧がバックアップ可能電圧（本実施形態では例えば１．３Ｖ）になると、メモリカード電源回路７は、オン通知出力端子１８の電圧をローレベルにすることにより、ローレベルのオン可能通知を出力する（矢印ＡＬ１を参照）。メインマイコン３は、レギュレータ２から５Ｖの駆動電圧の供給されることにより電源がオンになる。その後、メインマイコン３では、初期化中の時刻ｔ０２でポート設定が終了し、メイン制御信号入力端子１４がハイレベルに論理固定される（矢印ＡＬ２を参照）。その後、時刻ｔ０３で、サブマイコン４は、サブ制御信号入力端子１５をハイレベルにする。なおサブマイコン４は、メインマイコン３の電源がオンになってから２５０ｍｓ以上経過した後に、サブ制御信号入力端子１５をハイレベルにする。これは、メインマイコン３のハードリセット時などでメインマイコン３からのクロック類が止まった場合に２５０ｍｓの電源保持時間が必要となり、いかなる状態でも２５０ｍｓの電源保持時間を守るためである。

時刻ｔ０４で充電期間が終わり、このときに、オン通知出力端子１８がローレベルである場合に、メインマイコン３は、メイン制御信号入力端子１４をローレベルにする。これにより、ＤＣ／ＤＣコンバータ２３のシャットダウン端子ＳＨＤＮがハイレベルになり、ＤＣ／ＤＣコンバータ２３が動作を開始し、ＤＣ／ＤＣコンバータ２３の電圧出力端子Ｖｏｕｔからカード動作電圧ＶＤＤを出力する。なおメインマイコン３は、サブ制御信号入力端子１５がハイレベルになってから放電時間（本実施形態では例えば１０ｍｓ）経過した後に、メイン制御信号入力端子１４をローレベルにする。この放電時間は、メモリカード５の電源（ＤＣ／ＤＣコンバータ２３）の電圧を確実に落としておくために必要とする時間である。一方、充電期間が終わったときにオン通知出力端子１８がハイレベルである場合には、メインマイコン３は、メイン制御信号入力端子１４をローレベルにしない。これにより、ＤＣ／ＤＣコンバータ２３の動作が禁止され、メモリカード５の電源が入らないようにできる。

時刻ｔ０５で、例えば＋Ｂ電圧の瞬断により、５Ｖ駆動電圧の供給が停止すると、バックアップ用コンデンサ２２からＤＣ／ＤＣコンバータ２３へ電源が供給される。これにより、少なくとも２５０ｍｓの間（図中のバックアップ期間（時刻ｔ０５〜ｔ０６）を参照）、ＤＣ／ＤＣコンバータ２３は電圧出力端子Ｖｏｕｔからカード動作電圧ＶＤＤを出力する。

その後、バックアップ用コンデンサ２２の電圧がＤＣ／ＤＣコンバータ２３の動作可能電圧より低くなったり、論理和回路４１への電源供給が停止してＤＣ／ＤＣコンバータ２３のシャットダウン端子ＳＨＤＮがローレベルになったりすることにより、時刻ｔ０６で、ＤＣ／ＤＣコンバータ２３からのカード動作電圧ＶＤＤの出力が停止する。

その後、時刻ｔ０７で＋Ｂ電圧が回復すると、充電期間となり、時刻ｔ０８まで、時刻ｔ０１から時刻ｔ０２までの充電期間と同様に動作する。次に時刻ｔ０８で、通常動作に移行し、時刻ｔ０４から時刻ｔ０５までの通常動作と同様に動作する。

その後、時刻ｔ０９で、ＡＣＣ電源がオフになると、ディレイドＡＣＣに移行する。ディレイドＡＣＣは、メインマイコン３を安全に終了させるために、ＡＣＣ電源のオフ後に実行する処理である。そして、時刻ｔ１０でディレイドＡＣＣが完了すると、メインマイコン３は、メイン制御信号入力端子１４をハイレベルにする。これにより、ＤＣ／ＤＣコンバータ２３のシャットダウン端子ＳＨＤＮがローレベルになり、ＤＣ／ＤＣコンバータ２３からのカード動作電圧ＶＤＤの出力が停止する。

ＤＣ／ＤＣコンバータ２３の出力停止から放電時間（本実施形態では例えば１０ｍｓ）が経過した時刻ｔ１１で、サブマイコン４は、サブ制御信号入力端子１５をローレベルにする。その後、時刻ｔ１２で、メインマイコン３の電源をオフにし（矢印ＡＬ３を参照）、システムシャットダウンを行う。

次に、シャットダウン信号制御部２４およびシャットダウン信号出力部２５の動作の具体例を説明する。
図４は、バックアップ用コンデンサ２２の電圧が０Ｖである状態でＡＣＣ電源がオンになる場合のシャットダウン信号制御部２４およびシャットダウン信号出力部２５の動作を示すタイミングチャートである。

図４に示すように、ＡＣＣ電源がオンになると、＋Ｂ電圧がデータ記憶制御装置１に入力することにより（時刻ｔ２１における＋Ｂ電圧を参照）、レギュレータ２が動作を開始し、レギュレータ２から５Ｖと３．３Ｖの駆動電圧が出力される（時刻ｔ２２における５Ｖ駆動電圧および３．３Ｖ駆動電圧を参照）。これにより、コンデンサ充電用ＩＣ２１の電圧入力端子Ｖｉｎに５Ｖの駆動電圧が入力し、コンデンサ充電用ＩＣ２１が動作を開始する。これにより、バックアップ用コンデンサ２２の電圧と、ＤＣ／ＤＣコンバータ２３の電圧入力端子Ｖｉｎの電圧が、充電用電圧（４Ｖ）になるまで徐々に上昇する。

その後、時刻ｔ２３でメインマイコン３の電源がオンになり（矢印ＡＬ２１を参照）、メイン制御信号入力端子１４がハイレベルに論理固定される。これにより、トランジスタ３１のベースにオン電圧が印加され、トランジスタ３１がオン状態となる。なお、トランジスタ３１がオン状態となる前にサブ制御信号入力端子１５がローレベルであるため、トランジスタ３１がオン状態となる前後で、論理和回路４１の第２入力端子の電圧レベルは変化せず、ローレベルのままである。

また、このときのサブ制御信号入力端子１５はローレベルであるため、トランジスタ４２のベースにはオン電圧が印加されず、トランジスタ４２はオフ状態である。
その後、メインマイコン３の初期化が完了すると（矢印ＡＬ２２を参照）、時刻ｔ２４で、サブマイコン４は、サブ制御信号入力端子１５をハイレベルにする。なおサブマイコン４は、メインマイコン３の電源がオンになってから２５０ｍｓ以上経過した後に、サブ制御信号入力端子１５をハイレベルにする。

そして、サブ制御信号入力端子１５をハイレベルにすることにより、トランジスタ４２のベースにオン電圧が印加され、トランジスタ４２がオン状態となる。
次に、サブ制御信号入力端子１５がハイレベルになってから放電時間（１０ｍｓ）が経過した時刻ｔ２５で、メインマイコン３は、メイン制御信号入力端子１４をローレベルにする。これにより、トランジスタ３１がオフ状態となり、論理和回路４１の第２入力端子がハイレベルになる。このため、論理和回路４１の出力端子がハイレベルになる。さらに、トランジスタ４２がオフ状態となることにより、ＤＣ／ＤＣコンバータ２３のシャットダウン端子ＳＨＤＮがハイレベルになり、ＤＣ／ＤＣコンバータ２３が動作を開始する。これにより、論理和回路４１の第１入力端子がハイレベルになる。

図５は、＋Ｂ電圧の瞬断が発生する場合のシャットダウン信号制御部２４およびシャットダウン信号出力部２５の動作を示すタイミングチャートである。
図５に示すように、時刻ｔ３１で、＋Ｂ電圧の瞬断が発生すると、電源瞬断検出回路８はサブマイコン４へ瞬断検出信号を出力する。そしてサブマイコン４は、瞬断検出信号が入力すると、サブ制御信号入力端子１５をローレベルにする。これにより、論理和回路４１の第２入力端子がローレベルになる。

その後、時刻ｔ３２で、メインマイコン３がリセットされることで（矢印ＡＬ３１を参照）、メイン制御信号入力端子１４がハイレベルになる。これにより、トランジスタ３１のベースにオン電圧が印加され、トランジスタ３１がオン状態となる。さらに、時刻ｔ３３で、メインマイコン３の電源がオフになることで（矢印ＡＬ３２を参照）、メイン制御信号入力端子１４の電圧レベルが不定になり、トランジスタ３１がオフ状態となる。

その後、時刻ｔ３４で、５Ｖと３．３Ｖの駆動電圧が低下し始める。ここで、５Ｖの駆動電圧の低下により、コンデンサ充電用ＩＣ２１の電圧出力端子Ｖｏｕｔの電圧が低下し、これに追従して、ＤＣ／ＤＣコンバータ２３の電圧入力端子Ｖｉｎと論理和回路４１の電源電圧端子の電圧が低下する。但し、論理和回路４１の電源電圧端子には、ダイオード４５を介してＤＣ／ＤＣコンバータ２３からカード動作電圧ＶＤＤ（３．３Ｖ）が入力する。このため、論理和回路４１の電源電圧端子における電圧低下は、カード動作電圧ＶＤＤ（３．３Ｖ）になった時点で一旦終了し、論理和回路４１の電源電圧端子の電圧は、カード動作電圧ＶＤＤ（３．３Ｖ）に保持される。

そして時刻ｔ３５で、ＤＣ／ＤＣコンバータ２３の電圧入力端子Ｖｉｎの電圧が、ＤＣ／ＤＣコンバータ２３の動作可能電圧を下回ると、ＤＣ／ＤＣコンバータ２３からのカード動作電圧ＶＤＤの出力が停止される。このため、論理和回路４１の第１入力端子と電源電圧端子の電圧がカード動作電圧ＶＤＤ（３．３Ｖ）から低下し始め、ＤＣ／ＤＣコンバータ２３の放電時間で０Ｖになる。これにより、論理和回路４１の出力端子がハイレベルからローレベルになり、これに追従して、ＤＣ／ＤＣコンバータ２３のシャットダウン端子ＳＨＤＮがハイレベルからローレベルになる。

図６は、ＡＣＣ電源をオフにした場合のシャットダウン信号制御部２４およびシャットダウン信号出力部２５の動作を示すタイミングチャートである。
ＡＣＣ電源がオフになると、ディレイドＡＣＣに移行する。そして、図６に示すように、時刻ｔ４１でディレイドＡＣＣが完了すると（矢印ＡＬ４１を参照）、メインマイコン３は、メイン制御信号入力端子１４をハイレベルにする。このときにサブ制御信号入力端子１５がハイレベルであるため、トランジスタ３１，４２のベースにオン電圧が印加され、トランジスタ３１，４２がオン状態となる。これにより、論理和回路４１の第２入力端子とＤＣ／ＤＣコンバータ２３のシャットダウン端子ＳＨＤＮがハイレベルからローレベルになる。そして、ＤＣ／ＤＣコンバータ２３のシャットダウン端子ＳＨＤＮがローレベルになることにより、ＤＣ／ＤＣコンバータ２３からのカード動作電圧ＶＤＤの出力が停止する。

さらに、ＤＣ／ＤＣコンバータ２３の出力停止から放電時間が経過した時刻ｔ４２で、サブマイコン４は、サブ制御信号入力端子１５をローレベルにする。その後、時刻ｔ４３で、メインマイコン３の電源をオフにする。

図７は、メインマイコン３がリセットされる場合のシャットダウン信号制御部２４およびシャットダウン信号出力部２５の動作を示すタイミングチャートである。
図７に示すように、メインマイコン３が暴走してリセットをかける前の時刻ｔ５１で、サブマイコン４は、サブ制御信号入力端子１５をハイレベルからローレベルにする。これにより、論理和回路４１の第２入力端子がハイレベルからローレベルになる。

その後、時刻ｔ５２で、メインマイコン３がリセットされることで（矢印ＡＬ５１を参照）、メイン制御信号入力端子１４がハイレベルになる。これにより、トランジスタ３１がオン状態となる。

その後、メインマイコン３の初期化が完了すると（矢印ＡＬ５２を参照）、時刻ｔ５３で、サブマイコン４は、サブ制御信号入力端子１５をハイレベルにする。なおサブマイコン４は、メインマイコン３の電源がオンになってから２５０ｍｓ以上経過した後に、サブ制御信号入力端子１５をハイレベルにする。これにより、トランジスタ４２がオン状態となり、ＤＣ／ＤＣコンバータ２３のシャットダウン端子ＳＨＤＮがハイレベルからローレベルになる。ＤＣ／ＤＣコンバータ２３のシャットダウン端子ＳＨＤＮがローレベルになることにより、ＤＣ／ＤＣコンバータ２３からのカード動作電圧ＶＤＤの出力が停止する。

サブ制御信号入力端子１５がハイレベルになってから放電時間が経過した時刻ｔ５４で、メインマイコン３は、メイン制御信号入力端子１４をローレベルにする。これにより、トランジスタ３１，４２がオフ状態となる。まず、トランジスタ３１がオフ状態となることにより、論理和回路４１の第２入力端子がローレベルからハイレベルになり、これにより、論理和回路４１の出力端子がローレベルからハイレベルになる。また、トランジスタ４２がオフ状態となることにより、ＤＣ／ＤＣコンバータ２３のシャットダウン端子ＳＨＤＮがローレベルからハイレベルになる。これにより、ＤＣ／ＤＣコンバータ２３からのカード動作電圧ＶＤＤの出力が再開される。

このように構成されたデータ記憶制御装置１は、メインマイコン３と、バックアップ用コンデンサ２２と、カードスロット６と、電源オン判定部２６とを備える。
まずメインマイコン３は、データ書き換え可能な不揮発性メモリを搭載したメモリカード５を制御する。またバックアップ用コンデンサ２２は、＋Ｂ電圧が断たれてから、少なくともバックアップ時間が経過するまで継続してメモリカード５へ電源を供給する。またカードスロット６は、メモリカード５を着脱可能に装着する装着部を備えている。そして電源オン判定部２６は、バックアップ用コンデンサ２２が正常であり且つメモリカード５が装着部に装着されている場合に、ローレベルのオン可能通知を出力することにより、メインマイコン３に対して、ＤＣ／ＤＣコンバータ２３にカード動作電圧ＶＤＤを出力させるための動作を許可する。

このように構成されたデータ記憶制御装置１では、＋Ｂ電圧が断たれてから、少なくともバックアップ時間が経過するまでは、バックアップ用コンデンサ２２からの電源供給によりメモリカード５を動作させることができる。そして、バックアップ用コンデンサ２２が正常であり且つメモリカード５が装着部に装着されている場合に、メモリカード５の動作が許可される。換言すると、バックアップ用コンデンサ２２が正常であっても、メモリカード５が装着部に装着されていなければ、ＤＣ／ＤＣコンバータ２３がカード動作電圧ＶＤＤを出力しないため、メモリカード５は動作しない。さらに、メモリカード５が装着部に装着されていても、バックアップ用コンデンサ２２が異常であれば、メモリカード５は動作しない。これにより、バックアップ用コンデンサ２２に異常が発生している状況下で＋Ｂ電圧が断たれることでメモリカード５がバックアップ用コンデンサ２２からの電源供給を受けられないという事態の発生を抑制することができる。

またカードスロット６は、メモリカード５が装着部に装着されている場合にローレベルとなり、メモリカード５が装着部に装着されていない場合にハイレベルとなるカード検出信号を出力する。

そして電源オン判定部２６は、否定論理和回路５１と、トランジスタ５２および抵抗５５，５６，５７とを備える。トランジスタ５２および抵抗５５，５６，５７は、バックアップ用コンデンサ２２の電圧が予め設定されたバックアップ可能電圧以上である場合にローレベルとなり、バックアップ用コンデンサ２２の電圧がバックアップ可能電圧未満である場合にハイレベルとなる正常判定信号を出力する。否定論理和回路５１は、正常判定信号を入力するとともに、カードスロット６からカード検出信号を入力し、入力した正常判定信号とカード検出信号の否定論理和演算を行い、演算結果を示す信号を出力する。すなわち否定論理和回路５１は、バックアップ用コンデンサ２２の電圧がバックアップ可能電圧以上であり且つメモリカード５がカードスロット６に装着されている場合にハイレベルの信号を出力し、それ以外の場合にローレベルの信号を出力する。

したがって電源オン判定部２６は、バックアップ用コンデンサ２２の電圧がバックアップ可能電圧以上であるか否かを判別する回路（トランジスタ５２と抵抗５５，５６，５７）と、否定論理和回路５１とを用いた簡単な構成で実現することができる。

また電源オン判定部２６は、カード検出入力端子１６からカード検出信号を入力して、オン通知出力端子１８へオン可能通知を出力している。このため、カード検出信号を出力するために従来使用していた端子を、オン可能通知を出力する端子であるオン通知出力端子１８として流用することができる。

また、バックアップ可能電圧は、バックアップ時間継続してメモリカード５へ電源を供給することができる電荷量をバックアップ用コンデンサ２２が蓄えることができる電圧以上であり、且つ充電用電圧（４Ｖ）未満であるように設定されている。

これにより、バックアップ用コンデンサ２２が充電中であっても、バックアップ時間分のバックアップが可能な電荷量の充電ができていれば、バックアップ用コンデンサ２２の充電が完了するまで待つことなく早期にメモリカード５の動作を開始させることができる。

以上説明した実施形態において、メインマイコン３は本発明における制御装置、バックアップ用コンデンサ２２は本発明におけるバックアップ電源、メインマイコン３および電源オン判定部２６は本発明における許可手段、トランジスタ５２および抵抗５５，５６，５７は本発明における信号出力回路、コンデンサ充電用ＩＣ２１は本発明における充電手段である。

以上、本発明の一実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、本発明の技術的範囲に属する限り種々の形態を採ることができる。
例えば上記実施形態では、メモリカードとしてＳＤカードを用いたものを示したが、ＳＤカードに限定されるものではなく、電源供給が断たれたときに、既に記憶されているデータの破壊を回避するための処理を行う機能を備えた記憶媒体であればよい。

また上記実施形態では、サブマイコン４に瞬断検出信号が入力すると、メインマイコン３の電源を切ってメインマイコン３を強制的にシャットダウンさせるものを示した。しかし、メインマイコン３によるクロック信号の出力を停止させる方法はこれに限定されるものではなく、例えば、サブマイコン４に瞬断検出信号が入力すると、クロック信号の出力を停止することを指示するクロック信号停止信号をメインマイコン３へ出力するようにしてもよい。

１…データ記憶制御装置、３…メインマイコン、５…メモリカード、６…カードスロット、７…メモリカード電源回路、２２…バックアップ用コンデンサ、２６…電源オン判定部

Claims (3)

1. データ書き換え可能な不揮発性メモリを搭載したメモリカード（５）を制御する制御装置（３）と、
   少なくとも前記メモリカードと前記制御装置への電源供給を行う主電源からの電源供給が断たれてから、少なくとも予め設定されたバックアップ時間が経過するまで継続して前記メモリカードへ電源を供給するバックアップ電源（２２）と、
   メモリカードを着脱可能に装着する装着部を備えたカードスロット（６）と、
   前記バックアップ電源が正常であり且つ前記メモリカードが前記装着部に装着されていることを許可条件として、前記許可条件が成立している場合に、前記メモリカードの動作を許可する許可手段（３，２６）とを備える
   ことを特徴とするデータ記憶制御装置（１）。
2. 前記カードスロットは、前記メモリカードが前記装着部に装着されている場合にローレベルとなり、前記メモリカードが前記装着部に装着されていない場合にハイレベルとなるカード検出信号を出力し、
   前記許可手段は、
   前記バックアップ電源の電圧が予め設定された正常判定電圧以上である場合にローレベルとなり、前記バックアップ電源の電圧が前記正常判定電圧未満である場合にハイレベルとなる正常判定信号を出力する信号出力回路（５２，５５，５６，５７）と、
   前記信号出力回路から前記正常判定信号を入力するとともに、前記カードスロットから前記カード検出信号を入力し、入力した前記正常判定信号と前記カード検出信号の否定論理和演算を行い、演算結果を示す信号を出力する否定論理和回路（５１）とを備える
   ことを特徴とする請求項１に記載のデータ記憶制御装置。
3. 前記バックアップ電源を充電するための充電用電圧を前記バックアップ電源へ供給する充電手段（２１）を備え、
   前記正常判定電圧は、
   前記バックアップ時間継続して前記メモリカードへ電源を供給することができる電荷量を前記バックアップ電源が蓄えることができる電圧以上であり、且つ前記充電用電圧未満であるように設定されている
   ことを特徴とする請求項２に記載のデータ記憶制御装置。