JP2015077818A - 誘導性負荷の給電制御装置 - Google Patents

Abstract

【課題】直流電源と複数の誘導性負荷との間に設けられた給電制御装置のグランド配線の断線異常を検出して、異常制御状態の継続を回避する。
【解決手段】直流電源１０１と複数の誘導性負荷１０８ａ，１０８ｂとの間に接続され、電源端子１０３ｂから給電される給電制御装置１００Ａは、給電開閉素子１４０ａ，１４０ｂを開閉制御するマイクロプロセッサ１３０Ａと、定電圧電源１２０と、誘導性負荷に並列接続される転流ダイオード１５２ａ，１５２ｂを備え、グランド端子１０４が断線すると、電源端子１０３ｂとグランド端子１０４との間に接続された電源コンデンサ１１３が断続駆動されている誘導性負荷の転流電流によって充電されて電圧上昇し、これが所定の閾値を超過したことによってグランド配線の断線異常を検出して、給電開閉素子１４０ａ，１４０ｂを一斉遮断する。
【選択図】図１

Description

この発明は、直流電源と誘導性負荷との間に接続された給電開閉素子の通電率を制御するようにした誘導性負荷の給電制御装置、特に、直流電源と誘導性負荷と給電制御装置の各グランド端子が、個別のグランド配線によって共通のグランド回路に接続されるようにしたものにおける給電制御装置の改良に関するものである。

例えば、車載電気負荷の一部であるリニアソレノイドにおいて、車載バッテリである直流電源と複数の誘導性負荷であるリニアソレノイドのそれぞれの上流位置に給電開閉素子を介在させ、当該給電開閉素子の通電率を制御することによって誘導性負荷に対する励磁電流を可変調整することが行われている。
従来の電気負荷の電流制御装置としては、マイクロプロセッサが発生する通電目標電流に対応した通電指令信号と、リニアソレノイドに直列接続された電流検出抵抗による電流検出信号とに応動して、ハードウェアで構成された比較偏差積分回路を介して給電開閉素子の通電率を制御する外部帰還制御方式の電流制御装置が開示されている（例えば、特許文献１参照）。

また、通電目標電流を設定するマイクロプロセッサは、リニアソレノイドに直列接続された電流検出抵抗による電流検出信号に応動して、ソフトウェアで構成された比較偏差積分手段を介して給電開閉素子の通電率を制御する内部帰還制御方式の電気負荷の電流制御装置が開示されている（例えば、特許文献２参照）。
また、誘導性負荷である車載電気負荷とその給電制御装置の各グランド端子がそれぞれ車体に接続されるとともに、各グランド端子間を外部共通負線で追加接続した車載電気負荷の給電制御装置が開示されている（例えば、特許文献３参照）。

特開２００６−１００５０９号公報（図１、要約） 特開２００６−２３８６６８号公報（図１、要約） 特開２００８−１０７１５７号公報（図１、要約）

前述の特許文献１および特許文献２によれば、給電制御装置となる電流制御装置と、直流電源となる車載バッテリと、誘導性負荷となるリニアソレノイドの各負端子は個別のグランド配線によって共通のグランド回路である車体に接続されている。
また、電流制御装置は異常判定機能を包含しており、例えば、給電開閉素子に閉路指令を与えているのに誘導性負荷に電圧が印加されないときは開閉素子又は負荷配線の断線異常とし、給電開閉素子に開路指令を与えているのに誘導性負荷に電圧が印加されるときは開閉素子の短絡異常、又は正側負荷配線が電源線と混触する天絡異常であるとするなどの異常検出を個別のリニアソレノイド毎に行うようになっている。
しかし、電流制御装置の負端子コネクタの接触不良、或いはグランド配線の車体接続部の端子の弛みなどによってグランド配線の断線異常が発生すると、電流制御装置は不確定な制御動作を行い、正確に異常判定が行えないという問題がある。
前述の特許文献３の場合には、誘導性負荷である車載電気負荷と給電制御装置との間に、車体グランド接続以外のグランド配線を追加する必要があるので、配線コストが嵩むという問題点がある。

この発明は、直流電源と誘導性負荷と給電制御装置の各グランド端子が、個別のグランド配線によって共通のグランド回路に接続されていて、配線コストを抑制するために誘導性負荷と給電制御装置の各グランド端子を直接接続する追加配線を廃止したものにおいて、給電制御装置のグランド配線の断線異常の発生を検出して、異常な制御状態が持続しないようにした誘導性負荷の給電制御装置を提供することを目的とする。

この発明による誘導性負荷の給電制御装置は、負端子がグランド回路に接続された直流電源と複数の誘導性負荷との間に設けられ、直流電源の正端子と複数の誘導性負荷のそれぞれの正端子との間に接続されて断続駆動される複数の給電開閉素子と、少なくとも複数の給電開閉素子を開閉制御するマイクロプロセッサとを備え、直流電源から電源端子とグランド端子とを介して給電される誘導性負荷の給電制御装置であって、電源端子とグランド端子との間には、マイクロプロセッサに対して所定の安定化制御電圧を給電する定電圧電源と、電源コンデンサと、分圧抵抗とが相互に並列接続されているとともに、複数の給電開閉素子の出力端とグランド端子との間にはそれぞれ転流ダイオードが接続されており、転流ダイオードは、複数の給電開閉素子のいずれかが閉路して複数の誘導性負荷のいずれかに励磁電流が流れている状態で、閉路していた給電開閉素子を開路すると、励磁電流がグランド端子と転流ダイオードを介して転流減衰する関係に接続されており、グランド端子とグランド回路との間のグランド配線の断線異常が発生すると、複数の誘導性負荷のいずれかに流れていた励磁電流は、直流電源と、電源コンデンサと、いずれかの転流ダイオードとを介して還流減衰して、電源コンデンサは還流電流によって充電され、電源コンデンサの両端電圧である監視電圧が上昇して、分圧抵抗によって分圧した監視分圧電圧が所定の閾値電圧を超過したときに、グランド端子とグランド回路間においてグランド配線の断線異常が発生したことが検出記憶され、複数の給電開閉素子に対する駆動指令信号は、断線異常の検出記憶に応動して一斉停止されるようにしたものである。

この発明の誘導性負荷の給電制御装置によれば、複数の誘導性負荷の上流位置と直流電源との間に接続された複数の給電開閉素子と、誘導性負荷のそれぞれに並列接続される転流ダイオードを備えるとともに、給電制御装置の電源端子とグランド端子間には電源コンデンサが接続されていて、直流電源および誘導性負荷のグランド回路と給電制御装置のグランド端子間の配線が断線したときに、誘導性負荷の励磁電流が電源コンデンサに流入することによって電源コンデンサの両端電圧が異常上昇することに着目して、グランド配線の断線異常を検出するようになっているので、給電制御装置と誘導性負荷の負端子間の直接配線を省略して配線コストを抑制したものにおいて、直流電源と誘導性負荷間のグランド回路が構成されている状態で、給電制御装置のグランド端子のみが開放された異常状態を検出して、給電制御装置の誤動作を防止することができる効果がある。
また、単に誘導性負荷に対する給電制御状態を個別に監視しているだけでは特定し得ないグランド配線の断線異常の発生を検出記憶し、速やかに全負荷の駆動を停止することができる効果がある。

この発明の実施の形態１による誘導性負荷の給電制御装置の全体回路図である。 図１の回路図のうちの一部に関する詳細制御回路図である。 図１の回路図の負線断線状態における給電回路図である。 図１の誘導性負荷の給電制御装置の動作説明用タイムチャートである。 図１の誘導性負荷の給電制御装置の動作説明用フローチャートである。 この発明の実施の形態２による誘導性負荷の給電制御装置の全体回路図である。 図６の回路図の一部に関する詳細制御ブロック図である。 図６の回路図の負線断線状態における給電回路図である。 図６の誘導性負荷の給電制御装置の動作説明用フローチャートである。 図６の誘導性負荷の給電制御装置の一部に関する他の実施形態による詳細制御回路図である。

実施の形態１．
以下、この発明の実施の形態１による誘導性負荷の給電制御装置の全体回路図である図１と、図１のうちの給電開閉素子１４０ａに関する詳細制御回路図である図２に基づいて、その構成を詳細に説明する。
先ず、図１において、マイクロプロセッサ１３０Ａを主体として動作する誘導性負荷の給電制御装置１００Ａ（以下、単に給電制御装置という）は、例えば車載バッテリである直流電源１０１から給電されて、多数の誘導性負荷１０８ａ，１０８ｂであるリニアソレノイドに給電するようになっている。

直流電源１０１の正極端子は、電源リレーの出力接点１０２ｂを介して給電制御装置１００Ａの電源端子１０３ｂに接続されて主電源電圧Ｖｂｂを印加し、電源リレーの励磁コイル１０２ｃは、直流電源１０１の正極端子と給電制御装置１００Ａの給電付勢端子１０３ｃとの間に接続されている。
直流電源１０１の正極端子は、また、電源スイッチ１０２ａを介して給電制御装置１００Ａの補助電源端子１０３ａに接続されて補助電源電圧Ｖｂａが印加されるようになっている。

例えば、車体である共通のグランド回路ＧＮＤ０には、直流電源１０１の負極端子と誘導性負荷１０８ａ，１０８ｂの負極端子、および給電制御装置１００Ａのグランド端子１０４とがそれぞれ個別のグランド配線によって接続されている。
なお、マイクロプロセッサ１３０Ａの入力ポートには、センサ群入力端子１０５に接続された開閉センサ又はアナログセンサである入力センサ群１０６から入力インタフェース回路１１６を介して入力信号ＩＮＰが入力されている。

給電制御装置１００Ａは、定電圧電源１２０とマイクロプロセッサ１３０Ａと給電開閉素子１４０ａ，１４０ｂを主体として構成されており、給電開閉素子１４０ａ，１４０ｂの正側端子は逆流防止ダイオード１１２を介して電源端子１０３ｂから給電されるようになっている。
電源端子１０３ｂとグランド端子１０４との間には、電源コンデンサ１１３が接続されているとともに、逆流阻止ダイオード１１４と第二の電圧制限ダイオード１１５との直列回路と、分圧抵抗１２４，１２５の直列回路と、定電圧電源１２０とが相互に並列接続されていて、グランド端子１０４は給電制御装置１００Ａ内の図示しない回路基板に設けられたグランドパターンＧＮＤ１に接続されている。

なお、逆流防止ダイオード１１２と逆流阻止ダイオード１１４は、直流電源１０１を誤って点線で図示した逆極性に接続した場合に、電源短絡が発生するのを防止するためのものとなっている。
また、定電圧電源１２０は、制御トランジスタ１２１を介して例えばＤＣ５Ｖの安定化制御電圧Ｖｃｃを発生し、併設された平滑電源コンデンサ１２２を介してマイクロプロセッサ１３０Ａに給電するようになっており、定電圧制御回路１２３は、主電源電圧Ｖｂｂの値が変動しても、安定化制御電圧Ｖｃｃの値が一定値となるように制御トランジスタ１２１の導通状態を制御するようになっている。

反転論理素子１１７は、電源スイッチ１０２ａが閉路されると論理レベル「Ｌ」となる電源スイッチ信号ＩＧＳを発生してマイクロプロセッサ１３０Ａに入力するようになっている。
自己保持駆動回路１１８は、電源スイッチ１０２ａが閉路されると補助電源電圧Ｖｂａが印加されて導通するトランジスタによって構成され、このトランジスタが導通すると励磁コイル１０２ｃに給電されて電源リレーの出力接点１０２ｂが閉路するようになっている。
なお、定電圧電源１２０が安定化制御電圧Ｖｃｃを発生したことによってマイクロプロセッサ１３０Ａが起動されると、自己保持指令信号ＤＲ０が発生して自己保持駆動回路１１８のトランジスタの閉路状態が維持されるようになっている。

分圧抵抗１２４，１２５による分圧電圧は、ローパスフィルタを構成するノイズ吸収コンデンサ１２６が併設され、電圧監視信号ＥＲＡとしてマイクロプロセッサ１３０Ａのアナログ入力ポートに入力されている。
給電開閉素子１４０ａの下流端子は、電流検出抵抗１５０ａと第一負荷端子１０７ａを介して第一の誘導性負荷１０８ａの上流端子に接続されているとともに、転流ダイオード１５２ａを介してグランドパターンＧＮＤ１に接続されている。
同様に、給電開閉素子１４０ｂの下流端子は、電流検出抵抗１５０ｂと第二負荷端子１０７ｂを介して第二の誘導性負荷１０８ｂの上流端子に接続されているとともに、転流ダイオード１５２ｂを介してグランドパターンＧＮＤ１に接続されている。

電流検出抵抗１５０ａ，１５０ｂの両端電圧は、それぞれ差動増幅器１５１ａ，１５１ｂを介して電流検出信号Ｖｃａ，Ｖｃｂとしてマイクロプロセッサ１３０Ａのアナログ入力ポートに入力されている。
また、給電開閉素子１４０ａ，１４０ｂはマイクロプロセッサ１３０Ａが発生する駆動指令信号ＤＲ１ａ，ＤＲ１ｂによってそれぞれ個別に断続駆動され、その通電率によって誘導性負荷１０８ａ，１０８ｂに流れるそれぞれの励磁電流が調整されるようになっている。

給電開閉素子１４０ａの詳細を示す図２において、トランジスタ１４１はソース端子Ｓを上流正端子とし、ドレーン端子Ｄを下流負端子とするＰチャネル電界効果形トランジスタが使用されており、内部の寄生ダイオード１４２によってドレーン端子Ｄからソース端子Ｓ方向へは自由に電流が流れるようになっている。
トランジスタ１４１のソース端子Ｓとゲート端子Ｇとの間には、ゲート抵抗１４３と定電圧ダイオード１４４とが並列接続され、ゲート端子ＧとグランドパターンＧＮＤ１との間には駆動抵抗１４５と補助トランジシタ１４６と低圧遮断素子１４９ａとの直列回路が接続されている。
なお、電界効果形トランジスタに代わって、実施の形態２の図１０で示すような、接合形トランジスタを使用しても良い。

ＮＰＮ接合形トランジスタである補助トランジスタ１４６のベース端子はベース抵抗１４７を介してマイクロプロセッサ１３０Ａの駆動指令信号ＤＲ１ａによって開閉駆動され、ベース端子とエミッタ端子間には開路安定抵抗１４８が接続されている。
ＮＰＮ接合形トランジスタである低圧遮断素子１４９ａのベース端子とトランジスタ１４１のソース端子Ｓとの間にはドロッパーダイオード１４９ｂと駆動抵抗１４９ｃとの直列回路が接続され、ベース端子とエミッタ端子との間には開路安定抵抗１４９ｄが接続されている。
ドロッパーダイオード１４９ｂは、図１における電源コンデンサ１１３の両端電圧が低下して、定電圧電源１２０による安定化制御電圧Ｖｃｃの発生が困難な状態になる前に、
トランジスタ１４１のゲート回路を遮断するようになっている。
給電開閉素子１４０ｂも同様に構成されているが、低圧遮断素子１４９ａは給電開閉素子１４０ａと共用されるようになっている。

マイクロプロセッサ１３０Ａは不揮発性のフラッシュメモリであるプログラムメモリ１３１と、当該プログラムメモリ１３１の一部領域であるか、追加接続された不揮発性のデータメモリ１３２と、演算処理用のＲＡＭメモリ１３３と、多チャンネルＡＤ変換器１３４と、外部機器との交信を行う直並列変換器１３５と協働するようになっている。
多チャンネルＡＤ変換器１３４は差動増幅器１５１ａ，１５１ｂの出力である電流検出信号Ｖｃａ，Ｖｃｂや、図１における電圧監視信号ＥＲＡによるアナログ電圧をデジタル変換してマイクロプロセッサ１３０Ａに入力するようになっている。

なお、逆流防止ダイオード１１２は、図１の直流電源１０１が点線で図示した逆極性に接続されたときに、グランド端子１０４から転流ダイオード１５２ａ，１５２ｂと給電開閉素子１４０ａ，１４０ｂの各寄生ダイオード１４２を介して電源端子１０３ｂに至る短絡電流の発生を防止するためのものであり、実態としては正常運転時の順方向電流による電圧降下を抑制するために、電界効果形トランジスタを逆導通させて使用するのが一般的である。
また、以上の説明では２個の誘導性負荷を対象にした実施例となっているが、より多くの誘導性負荷やランプ負荷などの電気負荷が接続されていることが一般的であり、そのうちの一部は電気負荷の下流位置で給電開閉素子が接続されることもある。

次に、図１，図２のとおり構成された、この発明の実施の形態１による給電制御装置について、その動作および作用を詳細に説明する。
先ず、図１，図２において、全てが正常状態にあるときの給電制御装置１００Ａの作用動作について説明する。
運転開始に当たって、電源スイッチ１０２ａが閉路されると、自己保持駆動回路１１８が動作して励磁コイル１０２ｃが付勢され、電源リレーの出力接点１０２ｂが閉路されることによって給電制御装置１００Ａには直流電源１０１から主電源電圧Ｖｂｂが印加される。
定電圧電源１２０は、例えばＤＣ１０〜１６Ｖで変動する主電源電圧Ｖｂｂを入力電圧として作動し、例えばＤＣ５Ｖの安定化制御電圧Ｖｃｃを発生してマイクロプロセッサ１３０Ａに給電する。

その結果、マイクロプロセッサ１３０Ａは初期化処理を行ってから制御動作を開始し、自己保持指令信号ＤＲ０が発生して自己保持駆動回路１１８の導通状態が維持され、以降は電源スイッチ１０２ａが開路されても、マイクロプロセッサ１３０Ａが自ら制御動作を停止するまでは励磁コイル１０２ｃの付勢状態が持続されるようになっていて、この間にＲＡＭメモリ１３３に書込まれていた学習記憶情報や異常発生情報が、不揮発性のデータメモリ１３２に転送保存されるようになっている。
電源スイッチ１０２ａが閉路しているときには、マイクロプロセッサ１３０Ａは入力センサ群１０６の動作状態と、プログラムメモリ１３１に格納されている入出力制御プログラムの内容に応動して誘導性負荷１０８ａ，１０８ｂと、その他の図示しない電気負荷群の駆動制御を行う。

マイクロプロセッサ１３０Ａは、複数の誘導性負荷１０８ａ，１０８ｂのどちらに対して通電するのかを決定し、決定された誘導性負荷１０８ａ，１０８ｂに対する通電目標電流を設定し、電流検出抵抗１５０ａ，１５０ｂによって検出された励磁電流の値と通電目標電流の値とが合致するように駆動指令信号ＤＲ１ａ，ＤＲ１ｂを発生して、給電開閉素子１４０ａ，１４０ｂの通電率（ＯＮ時間と開閉周期との比率）を増減して負帰還制御を行う。
なお、通電中の給電開閉素子１４０ａ，１４０ｂが開路すると、誘導性負荷１０８ａ，１０８ｂに流れていた励磁電流は、転流ダイオード１５２ａ，１５２ｂと電流検出抵抗１５０ａ，１５０ｂを介して転流減衰するようになっている。

次に、給電制御装置１００Ａのグランド端子１０４とグランド回路ＧＮＤ０間において、図示しないコネクタの接触不良や端子ねじの弛みによってグランド配線の断線異常が発生した場合の作用動作を、図３を参照しながら説明する。
なお、図３では、図１において省略されていた充電用発電機１０９ａと第一の電圧制限ダイオード１０９ｂが直流電源１０１に対して並列接続されており、第一の電圧制限ダイオード１０９ｂによる第一の制限電圧Ｖｚ１は、車載バッテリである直流電源１０１の最大充電電圧よりも大きな値となっているのに対し、給電制御装置１００Ａ内の電源コンデンサ１１３に並列接続された第二の電圧制限ダイオード１１５による第二の制限電圧Ｖｚ２の値は、第一の制限電圧Ｖｚ１よりは大きな値であって、電源コンデンサ１１３および定電圧電源１２０の許容耐電圧未満の値となっている。
なお、一点鎖線で囲った部分は、電源及び制御回路１１０Ａである。

図３において、給電制御装置１００Ａの運転開始時、又は運転中において、マイクロプロセッサ１３０Ａが全ての誘導性負荷１０８ａ，１０８ｂに対する駆動指令信号ＤＲ１ａ，ＤＲ１ｂを発生していない状態で、グランド端子１０４のグランド配線が断線した状態となり、電源スイッチ１０２ａが閉路された場合又は既に閉路されている場合には、直流電源１０１の出力電流は例えば２００ｍＡであり、その一部は励磁コイル１０２ｃに対する励磁電流であり、大半は定電圧電源１２０からマイクロプロセッサ１３０Ａに流れる消費電流となっている。

一方、誘導性負荷１０８ａ，１０８ｂの負荷抵抗は例えば６Ωであり、誘導性負荷１０８ａ，１０８ｂによる電圧降下は６×２００／２＝６００ｍＶとなっている。
従って、給電制御装置１００Ａの無負荷消費電流に比べて、誘導性負荷１０８ａ，１０８ｂの定格電流が十分に大きく、故に負荷抵抗が小さいときには、グランド配線の断線異常が発生しても、給電制御装置１００Ａには主電源電圧Ｖｂｂのほぼ全電圧が印加されて、マイクロプロセッサ１３０Ａ自体は正常に動作することができる状態となっている。
このように、定電圧電源１２０と誘導性負荷１０８ａ，１０８ｂとが直列接続状態となって直流電源１０１から給電される状態を、以下において直列給電状態という。

このような直列給電状態において、マイクロプロセッサ１３０Ａが誘導性負荷１０８ａ，１０８ｂのいずれか一方に対する断続通電制御を開始し、例えば給電開閉素子１４０ａが閉路すると、直流電源１０１から電源リレーの出力接点１０２ｂ、逆流防止ダイオード１１２、給電開閉素子１４０ａ、電流検出抵抗１５０ａ、誘導性負荷１０８ａ、グランド回路ＧＮＤ０を経由して誘導性負荷１０８ａに励磁電流が流れる。
これにより、誘導性負荷１０８ａの正側電位は上昇するが、誘導性負荷１０８ｂ側の正側電位が低いので、定電圧電源１２０には十分な電源電圧が印加されている。

ここで、給電開閉素子１４０ａが開路すると、誘導性負荷１０８ａに流れていた励磁電流は、誘導性負荷１０８ａ、グランド回路ＧＮＤ０、直流電源１０１、電源リレーの出力接点１０２ｂ、電源コンデンサ１１３、転流ダイオード１５２ａ、電流検出抵抗１５０ａ、誘導性負荷１０８ａの経路で還流し、この還流電流によって電源コンデンサ１１３が充電される。
給電開閉素子１４０ａは、例えば２ｍｓｅｃの周期で断続制御されており、断続動作が続くとやがて分圧抵抗１２４，１２５による監視分圧電圧が所定の閾値を超過して、マイクロプロセッサ１３０Ａによってグランド配線の断線異常が検出される。

その結果、全ての給電開閉素子１４０ａ，１４０ｂに対する駆動指令信号ＤＲ１ａ，ＤＲ１ｂは一斉停止され、電源コンデンサ１１３の過剰充電電圧は定電圧電源１２０に放電し、前述した直列給電状態に復帰する。
但し、マイクロプロセッサ１３０Ａは一旦グランド配線の断線異常を検出すると、これを記憶し、電源コンデンサ１１３の両端電圧が正常状態に復帰しても、全ての給電開閉素子１４０ａ，１４０ｂに対する駆動指令信号ＤＲ１ａ，ＤＲ１ｂは一斉停止され続けるようになっており、電源スイッチ１０２ａを開路して再閉路した時点で断線異常の記憶情報はリセットされるようになっている。

前述した直列給電状態において、もしも、全ての給電開閉素子１４０ａ，１４０ｂに対して通電率１００％の完全導通指令が与えられるようなことがあれば、誘導性負荷１０８ａ，１０８ｂの正側電位が上昇して、電源コンデンサ１１３および定電圧電源１２０に対する給電が停止する無給電状態となる。
この無給電状態が持続すると電源コンデンサ１１３の充電電圧が放電減衰し、やがてマイクロプロセッサ１３０Ａが不作動状態となって給電開閉素子１４０ａ，１４０ｂが開路し、再び前述した直列給電状態に復帰して、このような不安定な交互動作状態が持続することになる。

しかし、給電開閉素子１４０ａ，１４０ｂのゲート回路には低圧遮断素子１４９ａが接続されているので、マイクロプロセッサ１３０Ａが不作動となる前に給電開閉素子１４０ａ，１４０ｂが開路して直列給電状態に復帰し、この交互動作状態が持続すると、給電開閉素子１４０ａ，１４０ｂの開路時に誘導性負荷１０８ａ，１０８ｂの還流電流によって電源コンデンサ１１３の充電電圧が上昇し、やがてグランド配線の断線異常が検出され、その結果、給電開閉素子１４０ａ，１４０ｂは一斉開路されるようになっている。

一方、グランド端子１０４のグランド配線が正常であって、充電用発電機１０９ａによって直流電源１０１である車載バッテリの充電が行われているときに、バッテリの端子外れが発生すると、充電用発電機１０９ａは突然に軽負荷状態となって出力電圧が上昇し、充電用発電機１０９ａ内のレギュレータの応答遅れによって過渡的にサージ電圧が発生する。
このサージ電圧は、第一の電圧制限ダイオード１０９ｂによって吸収されるが、このような端子外れ異常は、判定閾値電圧の設定値を小さくしておけばマイクロプロセッサ１３０Ａによって検出することができ、設定値を大きくしておけば検出しないようにすることもできる。
もしも、マイクロプロセッサ１３０Ａによって端子外れが検出されるようにすると、これに伴って全ての給電開閉素子が一斉開路されることになるが、端子外れを検出しない場合には充電用発電機１０９ａの出力電圧によって給電制御装置１００Ａの制御状態を維持することができる。

次に、図１に示す給電制御装置の動作説明用タイムチャートである図４によって、図１の回路図の動作および作用を詳細に説明する。
図４（Ａ）は、電源スイッチ１０２ａの動作状態を示し、時刻Ｔ０１において閉路し、時刻Ｔ４において開路したことを示している。
図４（Ｂ）は、マイクロプロセッサ１３０Ａの動作状態を示し、時刻Ｔ０２において動作を開始し、時刻Ｔ５において動作停止したことを示している。
なお、時刻Ｔ０１と時刻Ｔ０２との期間では、電源リレーの出力接点１０２ｂが閉路し、定電圧電源１２０が安定化制御電圧Ｖｃｃを発生し、マイクロプロセッサ１３０Ａの初期化処理が行われ、時刻Ｔ４と時刻Ｔ５の期間ではＲＡＭメモリ１３３に書込みされていた学習記憶情報や異常発生情報が、不揮発性のデータメモリ１３２に転送保存されるようになっている。

図４（Ｃ）は、例えば給電開閉素子１４０ａに対する駆動指令信号ＤＲ１ａの論理波形を示しており、時刻Ｔ０３において駆動指令信号ＤＲ１ａの発生が開始し、後述の時刻Ｔ１３において発生停止するようになっている。
図４（Ｄ）は、グランド端子１０４の断線状態を示しており、時刻Ｔ１１までは正常であり、時刻Ｔ１１以降においてグランド配線の断線異常が発生していることを示している。
図４（Ｅ）は、後述の時刻Ｔ１２から時刻Ｔ２において、グランド配線の断線状態が検出されていることを示しており、この期間では電圧監視信号ＥＲＡの値が所定の閾値電圧を超過した状態となっている。

図４（Ｆ）は、時刻Ｔ１２において断線異常が検出されてから、時刻Ｔ５までの期間において、断線異常が発生したことが記憶されていることを示している。
図４（Ｇ）は、時刻Ｔ１２において断線異常が検出されたことに伴って、時刻Ｔ１３において全出力の一斉停止が行われ、時刻Ｔ１３から時刻Ｔ５の期間において、全ての給電開閉素子１４０ａ，１４０ｂが開路されている状態を示している。
図４（Ｈ）は、グランド回路ＧＮＤ０を基準電位「０」として、各部の電位の変動を示したものとなっている。

電源スイッチ１０２ａが閉路されているときには、時刻Ｔ０１から時刻Ｔ４の期間において補助電源電圧Ｖｂａが発生している。
出力接点１０２ｂが閉路しているときには、時刻Ｔ０２の直前から時刻Ｔ５の直後期間において主電源電圧Ｖｂｂが発生している。
給電制御装置１００Ａ内のグランドパターンＧＮＤ１の電位は、グランド配線の断線異常が発生する時刻Ｔ１１までは略基準電位「０」に等しくなっている。

しかし、断線異常が発生した後には、図４（Ｃ）に示す給電開閉素子１４０ａの断続動作に伴って、誘導性負荷１０８ａからの還流電流によって電源コンデンサ１１３の充電電圧が増加し、その結果として、もしも図４（Ｇ）による出力停止処理を行わなければ電源コンデンサ１１３の両端電圧は、第二の電圧制限ダイオード１１５による第二の制限電圧Ｖｚ２である例えばＤＣ３６Ｖまで増加し、主電源電圧Ｖｂｂ＝１４ＶであるときのグランドパターンＧＮＤ１の電位は１４−３６＝−２２Ｖで飽和することになる。

なお、時刻Ｔ１２における電源コンデンサ１１３の両端電圧である監視電圧Ｖｅｒの値を、分圧抵抗１２４，１２５で分圧して得られる監視分圧電圧のデジタル変換値は、所定のデジタル閾値電圧と等しくなっている。
時刻Ｔ１３において、給電開閉素子１４０ａの断続駆動が停止されると、誘導性負荷１０８ａからの還流電流による充電が停止し、定電圧電源１２０への放電が行われて電源コンデンサ１１３の両端電圧は漸減し、やがて所定の監視電圧Ｖｅｒ以下になる時刻Ｔ２において図４（Ｅ）の断線検出は解除され、やがて時刻Ｔ３において前述の直列給電状態となる。

その結果、電源コンデンサ１１３や定電圧電源１２０には直列給電電圧Ｖｏｆｆが印加され、このときの消費電流と誘導性負荷１０８ａ，１０８ｂの並列合成抵抗の値で算出される残留電圧Ｖｓｏｌが、誘導性負荷１０８ａ，１０８ｂに印加されることになる。
また、監視電圧Ｖｅｒの値を充電用発電機１０９ａに並列接続された第一の電圧制限ダイオード１０９ｂによる第一の制限電圧Ｖｚ１未満の値にしておけば、バッテリの端子外れを検出することも可能であるが、監視電圧Ｖｅｒの値を第一の制限電圧Ｖｚ１を超過する値に設定しておけば、給電制御装置１００Ａによっては端子外れの検出は行われず、従
って不用意に給電開閉素子の一斉開路が行われることがない。

次に、図１の動作説明用フローチャートである図５によって、図１の給電制御装置の動作および作用を詳細に説明する。
図５において、工程５００ａは、電源スイッチ１０２ａが閉路されて、電源開閉素子となる電源リレーの出力接点１０２ｂが閉路するステップである。
続く工程５００ｂは、定電圧電源１２０に主電源電圧Ｖｂｂが印加されて、所定の安定化制御電圧Ｖｃｃが発生するステップである。
続く工程５００は、マイクロプロセッサ１３０Ａに対するパワーオンリセット処理が行われてから、マイクロプロセッサ１３０Ａの制御動作が開始するステップである。

続く工程５０１ａは、図示しないフラグがセットされているかどうかを判定して、工程５０１ａを実行するのが初回であるかどうかを判定し、初回動作であればＹＥＳの判定を行って工程５０１ｂへ移行して図示しない前記フラグをセットし、初回動作でなければＮＯの判定を行って工程５０２ａへ移行する判定ステップである。
工程５０１ｂはすなわち初期化手段５０１ｂであり、所定の初期化処理を行ってから工程５０２ａへ移行するステップである。
工程５０２ａは、電源スイッチ信号ＩＧＳの論理レベルを読み出して工程５０２ｂへ移行するステップである。

工程５０２ｂは、工程５０２ａで読み出された電源スイッチ信号ＩＧＳの論理レベルに応動し、電源スイッチ１０２ａが閉路されておればＹＥＳの判定を行って工程５０４ａへ移行し、開路されておればＮＯの判定を行って工程ブロック５０３へ移行する判定ステップである。
工程ブロック５０３では、マイクロプロセッサ１３０Ａは制御出力の発生を停止するとともに、ＲＡＭメモリ１３３に格納されていた学習記憶情報や異常発生情報を不揮発性のデータメモリ１３２へ転送保存してから制御動作を停止し、その結果として自己保持指令信号ＤＲ０が解除されて電源リレーの励磁コイル１０２ｃが消勢され、電源開閉素子である出力接点１０２ｂが開路するようになっている。

電源スイッチ１０２ａが閉路されているときに実行される工程５０４ａでは、入力センサ群１０６の動作状態を読み出して工程５０４ｂへ移行し、工程５０４ｂでは複数の誘導性負荷１０８ａ，１０８ｂのどれとどれに通電するのかを選択決定して工程５０４ｃへ移行し、工程５０４ｃでは、選択決定された誘導性負荷１０８ａ，１０８ｂに対応した通電目標電流を設定して工程５０５ａへ移行する。
上記の工程５０４ａから工程５０４ｃによって、目標電流設定手段５０４が構成されている。

工程５０４ｃに続く工程５０５ａでは、差動増幅器１５１ａ，１５１ｂの出力信号である電流検出信号Ｖｃａ，Ｖｃｂを読み出して工程５０５ｂへ移行し、工程５０５ｂでは、工程５０４ｃで設定された通電目標電流の値と工程５０５ａで読み出された検出励磁電流の値との偏差値に比例した偏差比例電圧と、偏差値の時間積分値に比例した偏差積分電圧との代数加算値である負帰還制御信号電圧を算出して工程５０５ｃへ移行する。
工程５０５ｃでは、工程５０５ｂで算出された負帰還制御信号電圧の値が所定の許容偏差電圧を超過しているかどうかを判定し、未超過であればＮＯの判定を行って工程５０５ｄへ移行し、超過であればＹＥＳの判定を行って工程５０５ｅへ移行する。
工程５０５ｄでは、制御対象となっている給電開閉素子１４０ａ，１４０ｂの通電率を工程５０５ｂで算出された負帰還制御信号電圧によって増減し、工程５０５ｅでは制御対象となっている給電開閉素子１４０ａ，１４０ｂの通電率をゼロにするとともに、制御異常の発生を記憶する。この工程５０５ｅはすなわち制御異常処理手段５０５ｅである。
上記の工程５０５ａから工程５０５ｅによって、負帰還制御手段５０５が構成されている。

工程５０５ｄ又は工程５０５ｅに続く工程５０６ａでは、分圧抵抗１２４，１２５による電圧監視信号ＥＲＡを読み出して工程５０６ｂへ移行し、工程５０６ｂでは、工程５０６ａで読み出された電圧監視信号ＥＲＡのデジタル変換値が、所定のデジタル閾値電圧Ｖｓｄを超過しているかどうかを判定し、未超過であればＮＯの判定を行って動作終了工程５１０へ移行し、超過であればＹＥＳの判定を行って工程５０６ｃへ移行する。
工程５０６ｃでは、グランド配線の断線異常が発生したことを記憶して工程５０６ｄへ移行し、工程５０６ｄでは、全ての給電開閉素子１４０ａ，１４０ｂに対する駆動指令信号ＤＲ１ａ，ＤＲ１ｂを一斉停止して動作終了工程５１０へ移行する。
上記の工程５０６ａから工程５０６ｄによって、断線異常判定手段５０６が構成されている。

動作終了工程５１０では、マイクロプロセッサ１３０Ａは、他の制御プログラムを実行してから動作開始工程５００へ復帰して、工程５００から工程５１０までの一連の制御フローを繰り返して実行するようになっている。

以上のように、実施の形態１による誘導性負荷の給電制御装置によれば、負端子がグランド回路ＧＮＤ０に接続された直流電源１０１と複数の誘導性負荷１０８ａ，１０８ｂとの間に設けられ、直流電源１０１の正端子と複数の誘導性負荷１０８ａ，１０８ｂのそれぞれの正端子との間に接続されて断続駆動される複数の給電開閉素子１４０ａ，１４０ｂと、少なくとも複数の給電開閉素子１４０ａ，１４０ｂを開閉制御するマイクロプロセッサ１３０Ａとを備え、直流電源１０１から電源端子１０３ｂとグランド端子１０４とを介して給電される誘導性負荷の給電制御装置１００Ａであって、
電源端子１０３ｂとグランド端子１０４との間には、マイクロプロセッサ１３０Ａに対して所定の安定化制御電圧Ｖｃｃを給電する定電圧電源１２０と、電源コンデンサ１１３と、分圧抵抗１２４，１２５とが相互に並列接続されているとともに、複数の給電開閉素子１４０ａ，１４０ｂの出力端とグランド端子１０４との間にはそれぞれ転流ダイオード１５２ａ，１５２ｂが接続されており、転流ダイオード１５２ａ，１５２ｂは、複数の給電開閉素子１４０ａ，１４０ｂのいずれかが閉路して複数の誘導性負荷１０８ａ，１０８ｂのいずれかに励磁電流が流れている状態で、閉路していた給電開閉素子１４０ａ，１４０ｂを開路すると、励磁電流がグランド端子１０４と転流ダイオード１５２ａ，１５２ｂを介して転流減衰する関係に接続されており、
グランド端子１０４とグランド回路ＧＮＤ０との間のグランド配線の断線異常が発生すると、複数の誘導性負荷１０８ａ，１０８ｂのいずれかに流れていた励磁電流は、直流電源１０１と、電源コンデンサ１１３と、いずれかの転流ダイオード１５２ａ，１５２ｂとを介して還流減衰して、電源コンデンサ１１３は還流電流によって充電され、
電源コンデンサ１１３の両端電圧である監視電圧Ｖｅｒが上昇して、分圧抵抗１２４，１２５によって分圧した監視分圧電圧が所定の閾値電圧を超過したときに、グランド端子１０４とグランド回路ＧＮＤ０間においてグランド配線の断線異常が発生したことが検出記憶され、複数の給電開閉素子１４０ａ，１４０ｂに対する駆動指令信号ＤＲ１ａ，ＤＲ１ｂは、断線異常の検出記憶に応動して一斉停止されるようになっている。

すなわち、複数の誘導性負荷の上流位置と直流電源との間に接続された複数の給電開閉素子と、誘導性負荷のそれぞれに並列接続される転流ダイオードを備えるとともに、給電制御装置の電源端子とグランド端子間には電源コンデンサが接続されており、直流電源および誘導性負荷のグランド回路と給電制御装置のグランド端子との間の配線が断線したときに、誘導性負荷の励磁電流が電源コンデンサに流入することによって電源コンデンサの両端電圧が異常上昇することに着目して、グランド配線の断線異常を検出するようになっている。

従って、給電制御装置と誘導性負荷の負端子間の直接配線を省略して配線コストを抑制し、直流電源と誘導性負荷間のグランド回路が構成されている状態で、給電制御装置のグランド端子のみが開放された異常状態を検出して、給電制御装置の誤動作を防止することができる。
なお、上記の構成は、実施の形態２で説明する図６〜図９の誘導性負荷の給電制御装置にも適用して同様の効果を得ることができる。その場合は、給電制御装置１００Ａを給電制御装置１００Ｂ、またマイクロプロセッサ１３０Ａをマイクロプロセッサ１３０Ｂと読み替えれば良い。

また、監視分圧電圧は、電圧監視信号ＥＲＡとして多チャンネルＡＤ変換器１３４を介してマイクロプロセッサ１３０Ａに入力されるとともに、マイクロプロセッサ１３０Ａと協働するプログラムメモリ１３１は、断線異常判定手段５０６となる制御プログラムを包含し、断線異常判定手段５０６は、電圧監視信号ＥＲＡのデジタル変換値が所定のデジタル閾値電圧Ｖｓｄを超過すると、グランド配線の断線異常の発生による異常発生情報を記憶して、複数の給電開閉素子１４０ａ，１４０ｂに対する駆動指令信号ＤＲ１ａ，ＤＲ１ｂを一斉停止し、記憶した異常発生情報は、マイクロプロセッサ１３０Ａに対するパワーオンリセット回路、又はマイクロプロセッサ１３０Ａに給電された初回の動作開始時点において実行される制御プログラムである初期化手段５０１ｂによって消去されるようになっている。

すなわち、分圧抵抗による監視分圧電圧は多チャンネルＡＤ変換器を介してマイクロプロセッサに入力され、グランド配線の断線異常の発生による異常発生情報の記憶と初期化処理はマイクロプロセッサによって実行されるようになっている。
従って、監視電圧の異常発生に伴って給電用開閉素子の駆動を停止したことによって、監視電圧が正常復帰しても、一旦は電源を遮断しなければ再度給電開始されることがなく、簡単なハードウェア構成によって安価な給電制御装置を得ることができる。

また、複数の誘導性負荷１０８ａ，１０８ｂの上流位置には電流検出抵抗１５０ａ，１５０ｂが直列接続され、マイクロプロセッサ１３０Ａには、電流検出抵抗１５０ａ，１５０ｂの両端電圧に比例した電流検出信号Ｖｃａ，Ｖｃｂを発生する差動増幅器１５１ａ，１５１ｂの出力電圧が多チャンネルＡＤ変換器１３４を介して入力されているとともに、マイクロプロセッサ１３０Ａと協働するプログラムメモリ１３１は、目標電流設定手段５０４と、負帰還制御手段５０５となる制御プログラムを包含し、
目標電流設定手段５０４は、マイクロプロセッサ１３０Ａに入力された入力センサ群１０６の動作状態に応動して、複数の誘導性負荷１０８ａ，１０８ｂのそれぞれに対する通電目標電流の値を設定し、負帰還制御手段５０５は、目標電流設定手段５０４によって設定された通電目標電流の値と、電流検出信号Ｖｃａ，Ｖｃｂの値との偏差値を算出し、少なくとも偏差値および偏差値の積分値に比例した値を代数加算してなる負帰還制御信号を発生するとともに、
負帰還制御信号の値が所定の帯域内の値であるかどうかを判定し、帯域内であれば負帰還制御信号の値に比例した通電デューティによる駆動指令信号ＤＲ１ａ，ＤＲ１ｂを発生して複数の誘導性負荷１０８ａ，１０８ｂのうちの選択された誘導性負荷１０８ａ，１０８ｂに対する給電開閉素子１４０ａ，１４０ｂを断続駆動し、
負帰還制御信号の値が所定の帯域値の域外であるときには、制御異常が発生したことを記憶して、選択された誘導性負荷１０８ａ，１０８ｂに対する給電開閉素子１４０ａ，１４０ｂの通電駆動を停止する制御異常処理手段５０５ｅを包含している。

すなわち、誘導性負荷に対する給電電流は電流検出抵抗によって検出されて、多チャンネルＡＤ変換器を介してマイクロプロセッサに入力され、マイクロプロセッサは入力センサ群の動作状態に応動して通電目標電流を設定し、検出電流との偏差値に応動して給電開閉素子の断続通電率を制御するとともに、偏差値が異常であるときには異常発生状態を記憶して、給電開閉素子の通電駆動を停止するようになっている。

従って、負帰還制御のためのハードウェア負担が軽減されて安価な給電制御装置が得られるとともに、複数の誘導性負荷のいずれかの正側配線の断線異常や、電源線との混触による短絡異常、グランド回路との混触による地絡異常、給電開閉素子の断線，短絡異常、誘導性負荷自体の断線，短絡異常の検出を行うことができる。
また、全ての給電開閉素子が開路状態にあるときに、給電制御装置のグランド端子が断線した場合には、分圧抵抗には直流電源の電源電圧以上の過大電圧が発生しないので、断線異常を検出することはできないが、通電目標電流がゼロであるにもかかわらず定電圧電源から各誘導性負荷に微小電流が流入することによって制御異常の発生が検出され、複数の誘導性負荷の全てが制御異常であるときには、グランド端子の断線であると判定することができる。

また、直流電源１０１は、充電用発電機１０９ａによって充電される車載バッテリであって、充電用発電機１０９ａには、車載バッテリの最大充電電圧よりも大きな値の第一の制限電圧Ｖｚ１を有する第一の電圧制限ダイオード１０９ｂが並列接続されており、電源コンデンサ１１３には第一の電圧制限ダイオード１０９ｂによる第一の制限電圧Ｖｚ１よりも大きな値である第二の制限電圧Ｖｚ２を有する第二の電圧制限ダイオード１１５が並列接続されていて、第二の制限電圧Ｖｚ２は電源コンデンサ１１３および定電圧電源１２０の許容耐電圧未満の値となっており、監視分圧電圧が閾値電圧と等しくなった時点における電源コンデンサ１１３の両端電圧である閾値監視電圧は、直流電源１０１の最大充電電圧を超過する値であって、第一の制限電圧Ｖｚ１未満の値となっている。

すなわち、電源コンデンサに並列接続された第二の電圧制限ダイオードによる第二の制限電圧は、車載バッテリである直流電源の充電用発電機に設けられた第一の電圧制限ダイオードによる第一の制限電圧よりも大きく設定されているとともに、グランド配線の断線異常判定を行うときの電源コンデンサの両端電圧は、車載バッテリの最大充電電圧を超過する値であって、第一の制限電圧未満の値となっている。

従って、給電制御装置のグランド配線が断線していない正常状態において、車載バッテリの電源端子の接続が外れて充電用発電機の負荷電流が急減したことに伴う制御応答の遅れによって、充電用発電機の出力電圧が過渡的に急増した場合の過渡的な高圧発電エネルギーは第一の電圧制限ダイオードによって吸収され、第二の電圧制限ダイオードには負担がかからないので、第二の電圧制限ダイオードは小型小容量のものを使用することができる効果がある。
また、車載バッテリの端子外れがあったり、車載バッテリの電源端子の接続は正常であっても、給電制御装置のグランド配線の断線異常が発生した場合に、電源コンデンサの両端電圧が最大充電電圧を超過したことによって速やかに異常発生を検出することができる効果がある。

また、直流電源１０１は充電用発電機１０９ａによって充電される車載バッテリであって、充電用発電機１０９ａには、車載バッテリの最大充電電圧よりも大きな値の第一の制限電圧Ｖｚ１を有する第一の電圧制限ダイオード１０９ｂが並列接続されており、
電源コンデンサ１１３には第一の電圧制限ダイオード１０９ｂによる第一の制限電圧Ｖｚ１よりも大きな値である第二の制限電圧Ｖｚ２を有する第二の電圧制限ダイオード１１５が並列接続されていて、第二の制限電圧Ｖｚ２は電源コンデンサ１１３および定電圧電源１２０の許容耐電圧未満の値となっており、監視分圧電圧が閾値電圧と等しくなった時点における電源コンデンサ１１３の両端電圧である閾値監視電圧は、第一の制限電圧Ｖｚ１を超過する値であって、第二の制限電圧Ｖｚ１未満の値となっている。

すなわち、電源コンデンサに並列接続された第二の電圧制限ダイオードによる第二の制限電圧は、車載バッテリである直流電源の充電用発電機に設けられた第一の電圧制限ダイオードによる第一の制限電圧よりも大きく設定されているとともに、グランド配線の断線異常判定を行うときの電源コンデンサの両端電圧は，第一の制限電圧を超過する値であって、第二の制限電圧未満の値となっている。

従って、給電制御装置のグランド配線が断線していない正常状態において、車載バッテリの電源端子の接続が外れて充電用発電機の負荷電流が急減したことに伴う制御応答の遅れによって、充電用発電機の出力電圧が過渡的に急増した場合の過渡的な高圧発電エネルギーは第一の電圧制限ダイオードによって吸収され、第二の電圧制限ダイオードには負担がかからないので、第二の電圧制限ダイオードは小型小容量のものを使用することができる効果がある。
また、車載バッテリの端子外れがあったときは、給電制御装置によって検出されないので、給電開閉素子の一斉遮断が行われず、各給電開閉素子の開閉制御を継続することができる効果がある。
なお、車載バッテリの端子外れがあったときに、充電用発電機又は電源リレーボックス又はヒューズボックスなどの外部機器で端子外れ異常を検出するものにおいては、給電制御装置による重複した検出を行って、不用意に各制御機器が独自の対応処理を行わないようにすることができる。

実施の形態２
図６は、実施の形態２による誘導性負荷の給電制御装置の全体回路図であり、図７は、図６のうちの一部に関する詳細制御回路図である。実施の形態１の図１および図２に対応するものであり、同等部分は同一符号を付して説明は省略し、相違点を中心に説明する。
図６において、誘導性負荷の給電制御装置１００Ｂ（以下、単に給電制御装置という）は、図１の場合と同様に定電圧電源１２０とマイクロプロセッサ１３０Ｂと複数の給電開閉素子１４０ａ，１４０ｂを主体として構成されているが、図１のものと比べた第一の相違点として、負帰還制御回路１７０が付加されている。
更に、第二の相違点として、分圧抵抗１２４，１２５による分圧監視電圧は比較器１２７に入力され、アナログ閾値電圧Ｖｓａとなる比較基準電圧１２８と比較されて、電圧異常判定信号ＥＲＢとしてマイクロプロセッサ１３０Ｂに入力されている。

マイクロプロセッサ１３０Ｂは、通電目標電流を設定し、設定された通電目標電流の値に比例したデューティのパルス列信号である目標電流設定信号ＰＷＭａ，ＰＷＭｂを発生して負帰還制御回路１７０に入力し、負帰還制御回路１７０は、図７で後述するとおり、通電目標電流と電流検出信号Ｖｃａ，Ｖｃｂによる励磁電流の検出値とを比較して、給電開閉素子１４０ａ，１４０ｂに対して駆動指令信号ＤＲ１ａ，ＤＲ１ｂを発生するようになっている。

給電制御装置１００Ｂの外部には、図１の場合と同様に電源スイッチ１０２ａと、給電用開閉素子である電源リレーの出力接点１０２ｂが接続され、直流電源１０１から補助電源電圧Ｖｂａと、主電源電圧Ｖｂｂを受電し、入力センサ群１０６の動作状態と、マイクロプロセッサ１３０Ｂと協働するプログラムメモリ１３１に格納されている制御プログラムの内容とに応動して、複数の誘導性負荷１０８ａ，１０８ｂの励磁電流を制御するようになっている。

なお、出力接点１０２ｂを有する電源リレーの付勢制御は、給電制御装置１００Ｂ以外のところで行われていて、電源スイッチ１０２ａが閉路してから出力接点１０２ｂが閉路するまでの遅延期間においては、定電圧電源１２０は電源スイッチ１０２ａから給電ダイオード１１１を介して給電されるようになっている。
また、誘導性負荷１０８ａ，１０８ｂに対する励磁電流は、電源スイッチ１０２ａを介して給電されており、電源スイッチ１０２ａが開路されると直ちに励磁電流は遮断されるが、定電圧電源１２０は出力接点１０２ｂから持続給電され、この間にマイクロプロセッサ１３０Ｂの停電退避処理が行われるようになっている。

次に、図６における負帰還制御回路１７０の詳細制御ブロック図である図７についてその構成を説明する。
図７において、マイクロプロセッサ１３０Ｂが発生するパルス列信号である目標電流設定信号ＰＷＭａは、平滑回路を構成する平滑抵抗７０１ａと平滑コンデンサ７０２ａとによって平滑され、通電目標電流の値に比例したアナログ目標電圧Ｖｔａを発生するようになっている。
前段比較回路７０３ａは、アナログ目標電圧Ｖｔａと電流検出信号Ｖｃａに比例した検出信号電圧との偏差電圧を生成して偏差信号生成回路７０４ａに入力する。
偏差信号生成回路７０４ａは、前記偏差電圧に比例した偏差比例電圧と偏差電圧の時間積分値に比例した偏差積分電圧との代数加算値である負帰還制御電圧Ｖｄａを生成する。

通電率制御用比較回路７０６ａは、鋸歯状波信号発生回路７０５ａが発生する所定周期の鋸歯状波電圧と負帰還制御電圧Ｖｄａとの大小比較を行って、負帰還制御電圧Ｖｄａが大きいときには論理レベル「Ｈ」となる論理信号を発生し、ゲート回路７０７ａを介して駆動指令信号ＤＲ１ａとして給電開閉素子１４０ａを閉路駆動するようになっている。
異常判定比較回路７０８ａは、負帰還制御電圧Ｖｄａが異常判定基準電圧７０９ａを超過したときに制御異常検出信号ＥＲＲａを発生してマイクロプロセッサ１３０Ｂに入力するとともに、ゲート回路７０７ａに作用して駆動指令信号ＤＲ１ａの発生を停止するようになっている。
誘導性負荷１０８ｂ側の駆動指令信号ＤＲ１ｂとアナログ目標電圧Ｖｔｂ、負帰還制御電圧Ｖｄｂに関連する一連の制御回路も同様に構成されている。

フリップフロップ回路によって構成された電圧異常記憶回路７１０は、図６の比較器１２７が発生する電圧異常判定信号ＥＲＢによってセットされ、そのセット出力信号はゲート回路７０７ａおよびゲート回路７０７ｂに作用して、駆動指令信号ＤＲ１ａおよび駆動指令信号ＤＲ１ｂを一斉停止する。
リセットパルス発生回路７１１は、給電制御装置１００Ｂに対する給電が開始した時点でリセットパルス信号を発生して、電圧異常記憶回路７１０の記憶情報をパワーオンリセットするようになっている。
なお、比較器１２７が発生する電圧異常判定信号ＥＲＢは、そのままマイクロプロセッサ１３０Ｂに入力する代わりに、電圧異常記憶回路７１０による異常発生記憶信号を入力するようにしてもよい。

次に、図６の給電制御装置１００Ｂにおいて、負線断線状態における給電回路図である図８について、図３のものとの相違点について説明する。
なお、図６および図８において、給電開閉素子１４０ａ，１４０ｂは図２と同様に構成されている。従って、電源スイッチ１０２ａが閉路しているときには、給電開閉素子１４０ａ，１４０ｂには図３の出力接点１０２ｂに代わって電源スイッチ１０２ａから給電され、定電圧電源１２０には電源スイッチ１０２ａと給電ダイオード１１１を介して給電されているので、グランド端子１０４が断線したときの給電制御装置１００Ｂの動作状態は図４のタイムチャートで示されたものと同様である。
なお、一点鎖線で囲った部分は、電源および制御回路１１０Ｂを示している。

次に、図６および図７のように構成された、実施形態２による誘導性負荷の給電制御装置について、その動作および作用を詳細に説明する。
先ず、図６および図７において、全てが正常状態にあるときの給電制御装置１００Ｂの動作および作用について説明する。
運転開始に当たって、先ず電源スイッチ１０２ａが閉路されると給電ダイオード１１１を介して給電制御装置１００Ｂには直流電源１０１から補助電源電圧Ｖｂａが印加され、続いて電源リレーの出力接点１０２ｂが閉路すると給電制御装置１００Ｂには直流電源１０１から主電源電圧Ｖｂｂが印加される。
定電圧電源１２０は、例えばＤＣ１０〜１６Ｖで変動する主電源電圧Ｖｂｂ、又はこの電圧から給電ダイオード１１１による電圧降下を減じた電圧を入力電圧として作動し、例えば、ＤＣ５Ｖの安定化制御電圧Ｖｃｃを発生してマイクロプロセッサ１３０Ｂに給電する。

その結果、マイクロプロセッサ１３０Ｂは、初期化処理を行ってから制御動作を開始し、やがて電源スイッチ１０２ａが開路されると、電源スイッチ信号ＩＧＳによってこれを探知し、マイクロプロセッサ１３０ＢはＲＡＭメモリ１３３に書込まれていた学習記憶情報や異常発生情報を、不揮発性のデータメモリ１３２に転送保存するようになっている。
その後、マイクロプロセッサ１３０Ｂは、記憶情報の退避が完了したことを、直並列変換器１３５を介して外部機器に通報してから制御動作を停止するようになっている。

電源スイッチ１０２ａが閉路しているときには、マイクロプロセッサ１３０Ｂは、入力センサ群１０６の動作状態と、プログラムメモリ１３１に格納されている入出力制御プログラムの内容に応動して、誘導性負荷１０８ａ，１０８ｂとその他の図示しない電気負荷群の駆動制御を行う。
マイクロプロセッサ１３０Ｂは、複数の誘導性負荷１０８ａ，１０８ｂのどちらに対して通電するのかを決定し、決定された誘導性負荷１０８ａ，１０８ｂに対する通電目標電流を設定し、通電目標電流の値に比例したデューティのパルス列信号である目標電流設定信号ＰＷＭａ，ＰＷＭｂを発生する。

負帰還制御回路１７０は、目標電流設定信号ＰＷＭａ，ＰＷＭｂを平滑して得られるアナログ目標電圧Ｖｔａ，Ｖｔｂと、電流検出信号Ｖｃａ，Ｖｃｂの検出電圧との偏差電圧に応動する負帰還制御電圧Ｖｄａ，Ｖｄｂを生成し、電流検出抵抗１５０ａ，１５０ｂによって検出された励磁電流の値と通電目標電流の値とが合致するように駆動指令信号ＤＲ１ａ，ＤＲ１ｂを発生して、給電開閉素子１４０ａ，１４０ｂの通電率（ＯＮ時間と開閉周期との比率）を増減して負帰還制御を行う。

次に、図６の給電制御装置１００Ｂの動作を、図９のフローチャートによって説明する。図９は、実施の形態１で説明した図５に対応するものなので、以下では図５との相違点を中心に説明する。
図９において、工程９００ａは電源スイッチ１０２ａが閉路されて、定電圧電源１２０に補助電源電圧Ｖｂａが印加されるステップである。続く工程５００ｂは、定電圧電源１２０が所定の安定化制御電圧Ｖｃｃが発生するステップである。

続く工程９００は、マイクロプロセッサ１３０Ｂに対するパワーオンリセット処理が行われてから、マイクロプロセッサ１３０Ｂの制御動作が開始するステップである。
続く工程５０１ａは、図示しないフラグがセットされているかどうかを判定して、工程５０１ａを実行するのが初回であるかどうかを判定し、初回動作であればＹＥＳの判定を行って工程５０１ｂへ移行して図示しない前記フラグをセットし、初回動作でなければＮＯの判定を行って工程５０２ａへ移行する判定ステップである。
工程５０１ｂはすなわち初期化手段５０１ｂであり、所定の初期化処理を行ってから工程５０２ａへ移行するステップである。
工程５０２ａは、電源スイッチ信号ＩＧＳの論理レベルを読み出して工程５０２ｂへ移行するステップである。

工程５０２ｂは、工程５０２ａで読み出された電源スイッチ信号ＩＧＳの論理レベルに応動し、電源スイッチ１０２ａが閉路されておればＹＥＳの判定を行って工程５０４ａへ移行し、開路されておればＮＯの判定を行って工程ブロック９０３へ移行する判定ステップである。
工程ブロック９０３では、マイクロプロセッサ１３０Ｂが制御出力の発生を停止するとともに、ＲＡＭメモリ１３３に格納されていた学習記憶情報や異常発生情報を不揮発性のデータメモリ１３２へ転送保存してから直並列変換器１３５を介して動作完了を通報し、確認返信を受信するか所定時間を経過した時点で全ての制御動作を停止するようになっている。

電源スイッチ１０２ａが閉路されているときに実行される工程５０４ａでは、入力センサ群１０６の動作状態を読み出して工程５０４ｂへ移行し、工程５０４ｂでは、複数の誘導性負荷１０８ａ，１０８ｂのどれとどれに通電するのかを選択決定して工程９０４ｃへ移行し、工程９０４ｃでは、選択決定された誘導性負荷１０８ａ，１０８ｂに対応した通電目標電流を設定して、負帰還制御回路１７０に対して目標電流設定信号ＰＷＭａ，ＰＷＭｂを供給して工程９０５ｂへ移行する。
上記の工程５０４ａから工程９０４ｃによって、目標電流設定手段９０４が構成されている。

工程９０４ｃに続く工程９０５ｂでは、負帰還制御回路１７０が発生する制御異常検出信号ＥＲＲａ，ＥＲＲｂを読み出して工程９０５ｃへ移行し、工程５０５ｃでは、工程９０５ｂによる制御異常検出信号ＥＲＲａ，ＥＲＲｂの読出し結果によって制御異常が発生したかどうかを判定し、異常発生であればＹＥＳの判定を行って工程９０５ｅへ移行し、異常発生していなければＮＯの判定を行って工程９０６ａへ移行し、工程９０５ｅでは制御対象となっている給電開閉素子１４０ａ，１４０ｂの通電率をゼロにするとともに、制御異常の発生を記憶して工程９０６ａへ移行する。
上記の工程９０５ｂから工程９０５ｅによって、制御異常処理手段９０５が構成されている。

工程９０６ａでは、比較器１２７による電圧異常判定信号ＥＲＢを読み出して工程９０６ｂへ移行し、工程９０６ｂでは、工程９０６ａで読み出された電圧異常判定信号ＥＲＢの論理レベルによって、分圧抵抗１２４，１２５による分圧監視電圧が所定のアナログ閾値電圧Ｖｓａを超過しているかどうかを判定し、未超過であればＮＯの判定を行って動作終了工程９１０へ移行し、超過であればＹＥＳの判定を行って工程５０６ｃへ移行し、工程５０６ｃでは、グランド配線の断線異常が発生したことを記憶して工程９０６ｄへ移行し、工程９０６ｄでは、全ての給電開閉素子１４０ａ，１４０ｂに対する目標電流設定信号ＰＷＭａ，ＰＷＭｂを一斉停止して動作終了工程９１０へ移行する。
上記の工程９０６ａから工程９０６ｄによって、断線異常処理手段９０６が構成されている。

動作終了工程９１０では、マイクロプロセッサ１３０Ｂは他の制御プログラムを実行してから動作開始工程９００へ復帰して、工程９００から工程９１０までの一連の制御フローを繰り返して実行するようになっている。

次に、図６のものの給電開閉素子に関する他の実施形態による詳細制御回路図である図１０について、図２のものとの相違点を中心にしてその構成を詳細に説明する。
図１０において、給電開閉素子１４０ａ，１４０ｂに代わる給電開閉素子１６０ａ，１６０ｂは、電界効果形トランジスタ１４１に代わって接合形トランジスタ１６１が使用されており、トランジスタ１６１のエミッタ端子Ｅは逆流防止ダイオード１１２に接続され、コレクタ端子Ｃは電流検出抵抗１５０ａ，１５０ｂを介して誘導性負荷１０８ａ，１０８ｂの正側端子に接続されている。
トランジスタ１６１のエミッタ端子Ｅとベース端子Ｂとの間には開路安定抵抗１６３が接続されている。トランジスタ１６１のベース回路には、図２のトランジスタ１４１のゲート回路と同様に補助トランジスタ１４６と低圧遮断素子１４９ａの直列回路が接続されており、各補助トランジスタ１４６のベース端子には駆動指令信号ＤＲ１ａ，ＤＲ１ｂが印加されるようになっている。
低圧遮断素子１４９ａは各補助トランジスタ１４６のエミッタ端子側に共用直列接続されている。

以上の説明では、Ｐチャネル形の電界効果形トランジスタ１４１に代わって、ＰＮＰ接合形トランジスタ１６１を使用することについて述べたが、Ｐチャネル形の電界効果形トランジスタ１４１に代わってＮチャネル形の電界効果形トランジスタを使用することも可能である。
実施形態１の場合も同様であり、Ｐチャネル形の電界効果形トランジスタ１４１に代わって、ＰＮＰ接合形トランジスタ１６１、又はＮチャネル形の電界効果形トランジスタを使用することができる。

また、以上の説明では、誘導性負荷には電流検出抵抗が直列接続されていて、マイクロプロセッサ又はハードウェアで構成された負帰還制御回路によって励磁電流の負帰還制御を行うものについて説明したが、電源電圧の変動があっても誘導性負荷に対して所定の励磁電圧を印加すればよい場合には電流検出抵抗は不要であり、電源電圧の値に反比例して給電開閉素子の通電率を制御するオープンループ制御を行うこともできる。

また、以上の説明では、充電用発電機１０９ａには第一の電圧制限ダイオード１０９ｂが並列接続されている場合について説明したが、第一の電圧制限ダイオード１０９ｂが並列接続されていないときには、車載バッテリの端子外れによる過渡的な異常高電圧は、電源コンデンサ１１３に並列接続された第二の電圧制限ダイオード１１５によって吸収されることになる。従って、給電制御装置１００Ａ，１００Ｂは、車載バッテリの端子はずれの場合と、グランド端子１０４のグランド配線の断線異常のいずれの場合においても異常検出を行い、誘導性負荷の駆動を一斉停止することになる。

以上のように、実施の形態２の誘導性負荷の給電制御装置によれば、監視分圧電圧は、比較器１２７に入力され、比較器１２７は監視分圧電圧と所定のアナログ閾値電圧Ｖｓａとを比較して、監視分圧電圧が過大であると電圧異常判定信号ＥＲＢを発生し、電圧異常判定信号ＥＲＢは電圧異常記憶回路７１０によって異常発生情報として記憶されるとともに、電圧異常記憶回路７１０を介して複数のゲート回路７０７ａ，７０７ｂに入力され、複数のゲート回路７０７ａ，７０７ｂによって、複数の給電開閉素子１４０ａ，１４０ｂに対する駆動指令信号ＤＲ１ａ，ＤＲ１ｂは一斉停止され、電圧異常記憶回路７１０は、電源端子１０３ｂに対して直流電源１０１が接続された時点で、リセットパルス発生回路７１１によってパワーオンリセットされて異常発生情報が消去されるようになっている。

すなわち、分圧抵抗による監視分圧電圧は、比較回路によって所定のアナログ閾値電圧と比較され、監視電圧が過大であると電圧異常記憶回路によってこれを記憶したうえで、ゲート回路を介して複数の給電開閉素子に対する駆動指令信号を一斉停止するようになっているとともに、電圧異常記憶回路は電源投入時にリセットパルス発生回路によってパワーオンリセットされるようになっている。
従って、監視電圧の異常発生に伴って給電用開閉素子の駆動を停止したことによって、監視電圧が正常復帰しても、一旦は電源を遮断しなければ再度給電開始されることがなく、マイクロプロセッサの動作に異存しないで異常判定処理を行うことができる。

また、マイクロプロセッサ１３０Ｂは、負帰還制御回路１７０を介して複数の給電開閉素子１４０ａ，１４０ｂの通電電流を制御するものであるとともに、マイクロプロセッサ１３０Ｂと協働するプログラムメモリ１３１は、目標電流設定手段９０４と、制御異常処理手段９０５となる制御プログラムを包含し、
目標電流設定手段９０４は、マイクロプロセッサ１３０Ｂに入力された入力センサ群１０６の動作状態に応動して、複数の誘導性負荷１０８ａ，１０８ｂのそれぞれに対する通電目標電流を設定し、通電目標電流に比例したデューティのパルス幅変調信号である目標電流設定信号ＰＷＭａ，ＰＷＭｂを発生して負帰還制御回路１７０に入力し、
複数の誘導性負荷１０８ａ，１０８ｂの上流位置には電流検出抵抗１５０ａ，１５０ｂが直列接続され、電流検出抵抗１５０ａ，１５０ｂの両端電圧に比例した電流検出信号Ｖｃａ，Ｖｃｂを発生する差動増幅器１５１ａ，１５１ｂの出力電圧は負帰還制御回路１７０に入力され、
負帰還制御回路１７０は、目標電流設定手段９０４によって設定された目標電流設定信号ＰＷＭａ，ＰＷＭｂの平滑化信号の値と電流検出信号Ｖｃａ，Ｖｃｂの値との偏差値に応動し、少なくとも偏差値および偏差値の積分値に比例した値を代数加算する偏差信号生成回路７０４ａ，７０４ｂと、偏差信号生成回路７０４ａ，７０４ｂの出力電圧と所定周期の鋸歯状波信号発生回路７０５ａ，７０５ｂの出力電圧とを比較して、駆動指令信号ＤＲ１ａ，ＤＲ１ｂを発生する通電率制御用比較回路７０６ａ，７０６ｂと、偏差信号生成回路７０４ａ，７０４ｂの出力電圧が所定の帯域値の域外であるときには、制御異常検出信号ＥＲＲａ，ＥＲＲｂを発生する異常判定比較回路７０８ａ，７０８ｂとを備え、
制御異常処理手段９０５は、制御異常検出信号ＥＲＲａ，ＥＲＲｂを受信すると、制御異常の発生を記憶して目標電流設定信号ＰＷＭａ，ＰＷＭｂの発生を停止するようになっている。

すなわち、誘導性負荷に対する給電電流は電流検出抵抗によって検出されて負帰還制御回路に入力され、マイクロプロセッサは入力センサ群の動作状態に応動して通電目標電流を設定し、負帰還制御回路は目標電流と検出電流との偏差値に応動して給電開閉素子の断続通電率を制御するとともに、偏差値が異常であるときには異常発生状態を記憶して、給電開閉素子の通電駆動を停止するようになっている。

従って、負帰還制御のためのマイクロプロセッサの制御負担が軽減されるとともに、複数の誘導性負荷のいずれかの正側配線の断線異常や、電源線との混触による天絡異常、グランド回路との混触による地絡異常、給電開閉素子の断線，短絡異常、誘導性負荷自体の断線，短絡異常の検出が行える。
また、全ての給電開閉素子が開路状態にあるときに、給電制御装置のグランド端子が断線した場合には、分圧抵抗には直流電源の電源電圧以上の過大電圧が発生しないので、断線異常を検出することができないが、通電目標電流がゼロであるにもかかわらず定電圧電源から各誘導性負荷に微小電流が流入することによって制御異常の発生が検出され、複数の誘導性負荷の全てが制御異常であるときには、グランド端子の断線であると判定することができる。

また、マイクロプロセッサ１３０Ｂと協働するプログラムメモリ１３１は、更に、断線異常処理手段９０６となる制御プログラムを包含し、分圧抵抗１２４，１２５による監視分圧電圧は比較器１２７に入力され、比較器１２７は監視分圧電圧と所定のアナログ閾値電圧Ｖｓａとを比較して、監視分圧電圧が過大であると電圧異常判定信号ＥＲＢを発生し、断線異常処理手段９０６は、電圧異常判定信号ＥＲＢ又は電圧異常判定信号ＥＲＢを電圧異常記憶回路７１０によって記憶した異常記憶信号が、マイクロプロセッサ１３０Ｂに入力されたことによってグランド配線の断線異常の発生を認識記憶して、複数の給電開閉素子１４０ａ，１４０ｂに対する目標電流設定信号ＰＷＭａ，ＰＷＭｂを一斉停止するようになっている。

すなわち、マイクロプロセッサは比較器による電圧異常判定信号又は電圧異常記憶回路によって記憶された異常記憶信号が入力されたことによりグランド配線の断線異常の発生を認識記憶して、複数の給電開閉素子に対する目標電流設定信号を一斉停止するようになっている。
従って、グランド配線の断線異常が発生したことに伴って、個別の制御異常を検出する異常判定比較回路が誤って過小電流判定を行わないようにすることができる。

また、複数の給電開閉素子１４０ａ，１４０ｂ，１６０ａ，１６０ｂは、電界効果形トランジスタ１４１又は接合形トランジスタ１６１であって、トランジスタのゲート回路又はベース回路には低圧遮断素子１４９ａが直列接続されており、低圧遮断素子１４９ａは、電源コンデンサ１１３の両端電圧が所定の低圧電圧以下の値であるときに開路して、複数の給電開閉素子１４０ａ，１４０ｂ，１６０ａ，１６０ｂを開路し、所定の低圧電圧は、定電圧電源１２０が安定化制御電圧Ｖｃｃを発生するのに必要とされる最小の入力電源電圧に対応した電圧となっている。

すなわち、電源コンデンサの両端電圧が、安定化制御電圧を得るための最小電圧となったときに、給電開閉素子を開路する低圧遮断素子が設けられている。
従って、複数の誘導性負荷に直列接続された給電開閉素子の全てが完全導通制御されている状態があれば、給電制御装置のグランド端子が断線した場合に、定電圧電源に対する給電が停止して電源コンデンサの充電電圧が漸減して、マイクロプロセッサが不作動となる前に給電開閉素子が開路し、定電圧電源に対する給電が再開するとともに、給電開閉素子が開路したことに伴う誘導性負荷の還流電流によって電源コンデンサが充電され、マイクロプロセッサによってグランド配線の断線異常を検出することができる。

なお、本願発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変更、省略したりすることが可能である。

１００Ａ，１００Ｂ 誘導性負荷の給電制御装置、１０１ 直流電源、
１０２ａ 電源スイッチ、１０２ｂ 出力接点、１０２ｃ 励磁コイル、
１０３ａ 補助電源端子、１０３ｂ 電源端子、１０３ｃ 給電付勢端子、
１０４ グランド端子、１０５ センサ群入力端子、１０６ 入力センサ群、
１０７ａ 第一負荷端子、１０７ｂ 第二負荷端子、１０８ａ，１０８ｂ 誘導性負荷、１０９ａ 充電用発電機、１０９ｂ 第一の電圧制限ダイオード、
１１０Ａ，１１０Ｂ 電源および制御回路、１１１ 給電ダイオード、
１１２ 逆流防止ダイオード、１１３ 電源コンデンサ、１１４ 逆流阻止ダイオード、１１５ 第二の電圧制限ダイオード、１１６ 入力インタフェース回路、
１１７ 反転論理素子、１１８ 自己保持駆動回路、１２０ 定電圧電源、
１２１ 制御トランジスタ、１２２ 平滑電源コンデンサ、１２３ 定電圧制御回路、
１２４，１２５ 分圧抵抗、１２６ ノイズ吸収コンデンサ、１２７ 比較器、
１２８ 比較基準電圧、１３０Ａ，１３０Ｂ マイクロプロセッサ、
１３１ プログラムメモリ、１３２ データメモリ、１３３ ＲＡＭメモリ、
１３４ 多チャンネルＡＤ変換器、１３５ 直並列変換器、
１４０ａ，１４０ｂ 給電開閉素子、１４１ トランジスタ（電界効果形）、
１４２ 寄生ダイオード、１４３ ゲート抵抗、１４４ 定電圧ダイオード、
１４５ 駆動抵抗、１４６ 補助トランジスタ、１４７ ベース抵抗、
１４８ 開路安定抵抗、１４９ａ 低圧遮断素子、１４９ｂ ドロッパーダイオード、
１４９ｃ 駆動抵抗、１４９ｄ 開路安定抵抗、１５０ａ，１５０ｂ 電流検出抵抗、
１５１ａ，１５１ｂ 差動増幅器、１５２ａ，１５２ｂ 転流ダイオード、
１６０ａ，１６０ｂ 給電開閉素子、１６１ トランジスタ（接合形）、
１６３ 開路安定抵抗、１７０ 負帰還制御回路、５０１ｂ 初期化手段、
５０４ 目標電流設定手段、５０５ 負帰還制御手段、５０５ｅ 制御異常処理手段、
５０６ 断線異常判定手段、７０１ａ，７０１ｂ 平滑抵抗、
７０２ａ，７０２ｂ 平滑コンデンサ、７０３ａ，７０３ｂ 前段比較回路、
７０４ａ，７０４ｂ 偏差信号生成回路、７０５ａ，７０５ｂ 鋸歯状波信号発生回路、７０６ａ，７０６ｂ 通電率制御用比較回路、７０７ａ，７０７ｂ ゲート回路、
７０８ａ，７０８ｂ 異常判定比較回路、７０９ａ，７０９ｂ 異常判定基準電圧、
７１０ 電圧異常記憶回路、７１１ リセットパルス発生回路、
９０４ 目標電流設定手段、９０５ 制御異常処理手段、９０６ 断線異常処理手段、
ＤＲ０ 自己保持指令信号、ＤＲ１ａ，ＤＲ１ｂ 駆動指令信号、
ＥＲＡ 電圧監視信号、ＥＲＢ 電圧異常判定信号、
ＥＲＲａ，ＥＲＲｂ 制御異常検出信号、ＧＮＤ０ グランド回路、
ＧＮＤ１ グランドパターン、ＩＧＳ 電源スイッチ信号、ＩＮＰ 入力信号、
ＰＷＭａ，ＰＷＭｂ 目標電流設定信号、Ｖｂａ 補助電源電圧、Ｖｂｂ 主電源電圧、Ｖｃａ，Ｖｃｂ 電流検出信号、Ｖｃｃ 安定化制御電圧、Ｖｅｒ 監視電圧、
Ｖｏｆｆ 直列給電電圧、Ｖｓａ アナログ閾値電圧、Ｖｓｄ デジタル閾値電圧、
Ｖｓｏｌ 残留電圧、Ｖｔａ，Ｖｔｂ アナログ目標電圧、
Ｖｄａ，Ｖｄｂ 負帰還制御電圧、Ｖｚ１ 第一の制限電圧、Ｖｚ２ 第二の制限電圧。

Claims (9)

1. 負端子がグランド回路に接続された直流電源と複数の誘導性負荷との間に設けられ、前記直流電源の正端子と前記複数の誘導性負荷のそれぞれの正端子との間に接続されて断続駆動される複数の給電開閉素子と、少なくとも前記複数の給電開閉素子を開閉制御するマイクロプロセッサとを備え、前記直流電源から電源端子とグランド端子とを介して給電される誘導性負荷の給電制御装置であって、
   前記電源端子と前記グランド端子との間には、前記マイクロプロセッサに対して所定の安定化制御電圧を給電する定電圧電源と、電源コンデンサと、分圧抵抗とが相互に並列接続されているとともに、
   前記複数の給電開閉素子の出力端と前記グランド端子との間にはそれぞれ転流ダイオードが接続されており、前記転流ダイオードは、前記複数の給電開閉素子のいずれかが閉路して前記複数の誘導性負荷のいずれかに励磁電流が流れている状態で、閉路していた前記給電開閉素子を開路すると、前記励磁電流が前記グランド端子と前記転流ダイオードを介して転流減衰する関係に接続されており、
   前記グランド端子と前記グランド回路との間のグランド配線の断線異常が発生すると、前記複数の誘導性負荷のいずれかに流れていた励磁電流は、前記直流電源と、前記電源コンデンサと、いずれかの前記転流ダイオードとを介して還流減衰して、前記電源コンデンサは還流電流によって充電され、
   前記電源コンデンサの両端電圧である監視電圧が上昇して、前記分圧抵抗によって分圧した監視分圧電圧が所定の閾値電圧を超過したときに、前記グランド端子と前記グランド回路間において前記グランド配線の断線異常が発生したことが検出記憶され、
   前記複数の給電開閉素子に対する駆動指令信号は、前記断線異常の検出記憶に応動して一斉停止されることを特徴とする誘導性負荷の給電制御装置。
2. 前記監視分圧電圧は、電圧監視信号として多チャンネルＡＤ変換器を介して前記マイクロプロセッサに入力されるとともに、
   前記マイクロプロセッサと協働するプログラムメモリは、断線異常判定手段となる制御プログラムを包含し、
   前記断線異常判定手段は、前記電圧監視信号のデジタル変換値が所定のデジタル閾値電圧を超過すると、前記グランド配線の断線異常の発生による異常発生情報を記憶して、前記複数の給電開閉素子に対する駆動指令信号を一斉停止し、
   記憶した前記異常発生情報は、前記マイクロプロセッサに対するパワーオンリセット回路、又は前記マイクロプロセッサに給電された初回の動作開始時点において実行される制御プログラムである初期化手段によって消去されることを特徴とする請求項１に記載の誘導性負荷の給電制御装置。
3. 前記監視分圧電圧は、比較器に入力され、前記比較器は前記監視分圧電圧と所定のアナログ閾値電圧とを比較して、前記監視分圧電圧が過大であると電圧異常判定信号を発生し、前記電圧異常判定信号は電圧異常記憶回路によって異常発生情報として記憶されるとともに、前記電圧異常記憶回路を介して複数のゲート回路に入力され、前記複数のゲート回路によって、前記複数の給電開閉素子に対する駆動指令信号は一斉停止され、
   前記電圧異常記憶回路は、前記電源端子に対して前記直流電源が接続された時点で、リセットパルス発生回路によってパワーオンリセットされて前記異常発生情報が消去されることを特徴とする請求項１に記載の誘導性負荷の給電制御装置。
4. 前記複数の誘導性負荷の上流位置には電流検出抵抗が直列接続され、
   前記マイクロプロセッサには、前記電流検出抵抗の両端電圧に比例した電流検出信号を発生する差動増幅器の出力電圧が多チャンネルＡＤ変換器を介して入力されているとともに、
   前記マイクロプロセッサと協働するプログラムメモリは、目標電流設定手段および負帰還制御手段となる制御プログラムを包含し、
   前記目標電流設定手段は、前記マイクロプロセッサに入力された入力センサ群の動作状態に応動して、前記複数の誘導性負荷のそれぞれに対する通電目標電流の値を設定し、
   前記負帰還制御手段は、前記目標電流設定手段によって設定された前記通電目標電流の値と、前記電流検出信号の値との偏差値を算出し、少なくとも前記偏差値および前記偏差値の積分値に比例した値を代数加算してなる負帰還制御信号を発生するとともに、
   前記負帰還制御信号の値が所定の帯域内の値であるかどうかを判定し、帯域内であれば前記負帰還制御信号の値に比例した通電デューティによる前記駆動指令信号を発生して前記複数の誘導負荷のうち選択された誘導性負荷に対する給電開閉素子を断続駆動し、
   前記負帰還制御信号の値が所定の帯域値の域外であるときには、制御異常が発生したことを記憶して、前記選択された誘導性負荷に対する給電開閉素子の通電駆動を停止する制御異常処理手段を包含していることを特徴とする請求項１〜請求項３のいずれか１項に記載の誘導性負荷の給電制御装置。
5. 前記マイクロプロセッサは、負帰還制御回路を介して前記複数の給電開閉素子の通電電流を制御するものであるとともに、
   前記マイクロプロセッサと協働するプログラムメモリは、目標電流設定手段と、制御異常処理手段となる制御プログラムを包含し、
   前記目標電流設定手段は、前記マイクロプロセッサに入力された入力センサ群の動作状態に応動して、前記複数の誘導性負荷のそれぞれに対する通電目標電流を設定し、前記通電目標電流に比例したデューティのパルス幅変調信号である目標電流設定信号を発生して前記負帰還制御回路に入力し、
   前記複数の誘導性負荷の上流位置には電流検出抵抗が直列接続され、前記電流検出抵抗の両端電圧に比例した電流検出信号を発生する差動増幅器の出力電圧は前記負帰還制御回路に入力され、
   前記負帰還制御回路は、前記目標電流設定手段によって設定された前記目標電流設定信号の平滑化信号の値と前記電流検出信号の値との偏差値に応動し、少なくとも前記偏差値および前記偏差値の積分値に比例した値を代数加算する偏差信号生成回路と、前記偏差信号生成回路の出力電圧と所定周期の鋸歯状波信号発生回路の出力電圧とを比較して、前記駆動指令信号を発生する通電率制御用比較回路と、前記偏差信号生成回路の出力電圧が所定の帯域値の域外であるときには、制御異常検出信号を発生する異常判定比較回路とを備え、
   前記制御異常処理手段は、前記制御異常検出信号を受信すると、制御異常の発生を記憶して前記目標電流設定信号の発生を停止することを特徴とする請求項１〜請求項３のいずれか１項に記載の誘導性負荷の給電制御装置。
6. 前記マイクロプロセッサと協働するプログラムメモリは、更に、断線異常処理手段となる制御プログラムを包含し、
   前記分圧抵抗による監視分圧電圧は比較器に入力され、前記比較器は前記監視分圧電圧と所定のアナログ閾値電圧とを比較して、前記監視分圧電圧が過大であると電圧異常判定信号を発生し、
   前記断線異常処理手段は、前記電圧異常判定信号又は前記電圧異常判定信号を電圧異常記憶回路によって記憶した異常記憶信号が、前記マイクロプロセッサに入力されたことによって前記グランド配線の断線異常の発生を認識記憶して、前記複数の給電開閉素子に対する前記目標電流設定信号を一斉停止することを特徴とする請求項５に記載の誘導性負荷の給電制御装置。
7. 前記複数の給電開閉素子は、電界効果形トランジスタ又は接合形トランジスタであって、前記トランジスタのゲート回路又はベース回路には低圧遮断素子が直列接続されており、前記低圧遮断素子は、前記電源コンデンサの両端電圧が所定の低圧電圧以下の値であるときに開路して、前記複数の給電開閉素子を開路し、
   前記所定の低圧電圧は、前記定電圧電源が前記安定化制御電圧を発生するのに必要とされる最小の入力電源電圧に対応した電圧であることを特徴とする請求項１〜請求項６のいずれか１項に記載の誘導性負荷の給電制御装置。
8. 前記直流電源は、充電用発電機によって充電される車載バッテリであって、前記充電用発電機には、前記車載バッテリの最大充電電圧よりも大きな値の第一の制限電圧を有する第一の電圧制限ダイオードが並列接続されており、
   前記電源コンデンサには前記第一の電圧制限ダイオードによる第一の制限電圧よりも大きな値である第二の制限電圧を有する第二の電圧制限ダイオードが並列接続されていて、前記第二の制限電圧は前記電源コンデンサおよび前記定電圧電源の許容耐電圧未満の値となっており、
   前記監視分圧電圧が前記閾値電圧と等しくなった時点における前記電源コンデンサの両端電圧である閾値監視電圧は、前記直流電源の最大充電電圧を超過する値であって、前記第一の制限電圧未満の値となっていることを特徴とする請求項１〜請求項７のいずれか１項に記載の誘導性負荷の給電制御装置。
9. 前記直流電源は、充電用発電機によって充電される車載バッテリであって、前記充電用発電機には、前記車載バッテリの最大充電電圧よりも大きな値の第一の制限電圧を有する第一の電圧制限ダイオードが並列接続されており、
   前記電源コンデンサには前記第一の電圧制限ダイオードによる第一の制限電圧よりも大きな値である第二の制限電圧を有する第二の電圧制限ダイオードが並列接続されていて、前記第二の制限電圧は前記電源コンデンサおよび前記定電圧電源の許容耐電圧未満の値となっており、
   前記監視分圧電圧が前記閾値電圧と等しくなった時点における前記電源コンデンサの両端電圧である閾値監視電圧は、前記第一の制限電圧を超過する値であって、前記第二の制限電圧未満の値であることを特徴とする請求項１〜請求項７のいずれか１項に記載の誘導性負荷の給電制御装置。

Images