JP4158176B2 - 電気負荷の電流制御装置 - Google Patents

電気負荷の電流制御装置 Download PDF

Info

Publication number
JP4158176B2
JP4158176B2 JP2005053229A JP2005053229A JP4158176B2 JP 4158176 B2 JP4158176 B2 JP 4158176B2 JP 2005053229 A JP2005053229 A JP 2005053229A JP 2005053229 A JP2005053229 A JP 2005053229A JP 4158176 B2 JP4158176 B2 JP 4158176B2
Authority
JP
Japan
Prior art keywords
voltage
current
power supply
value
monitoring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005053229A
Other languages
English (en)
Other versions
JP2006238668A (ja
Inventor
修一 松本
広義 西崎
雄 藤原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2005053229A priority Critical patent/JP4158176B2/ja
Priority to US11/204,221 priority patent/US7312969B2/en
Priority to DE102005040060A priority patent/DE102005040060B4/de
Priority to CNB2005101192052A priority patent/CN100440698C/zh
Publication of JP2006238668A publication Critical patent/JP2006238668A/ja
Application granted granted Critical
Publication of JP4158176B2 publication Critical patent/JP4158176B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
    • F02D—CONTROLLING COMBUSTION ENGINES
    • F02D41/00—Electrical control of supply of combustible mixture or its constituents
    • F02D41/20—Output circuits, e.g. for controlling currents in command coils
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
    • F02D—CONTROLLING COMBUSTION ENGINES
    • F02D41/00—Electrical control of supply of combustible mixture or its constituents
    • F02D41/22—Safety or indicating devices for abnormal conditions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F7/00—Magnets
    • H01F7/06—Electromagnets; Actuators including electromagnets
    • H01F7/08—Electromagnets; Actuators including electromagnets with armatures
    • H01F7/18—Circuit arrangements for obtaining desired operating characteristics, e.g. for slow operation, for sequential energisation of windings, for high-speed energisation of windings
    • H01F7/1844—Monitoring or fail-safe circuits
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
    • F02D—CONTROLLING COMBUSTION ENGINES
    • F02D41/00—Electrical control of supply of combustible mixture or its constituents
    • F02D41/20—Output circuits, e.g. for controlling currents in command coils
    • F02D2041/202—Output circuits, e.g. for controlling currents in command coils characterised by the control of the circuit
    • F02D2041/2024—Output circuits, e.g. for controlling currents in command coils characterised by the control of the circuit the control switching a load after time-on and time-off pulses
    • F02D2041/2027—Control of the current by pulse width modulation or duty cycle control
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
    • F02D—CONTROLLING COMBUSTION ENGINES
    • F02D41/00—Electrical control of supply of combustible mixture or its constituents
    • F02D41/20—Output circuits, e.g. for controlling currents in command coils
    • F02D2041/202—Output circuits, e.g. for controlling currents in command coils characterised by the control of the circuit
    • F02D2041/2058—Output circuits, e.g. for controlling currents in command coils characterised by the control of the circuit using information of the actual current value
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
    • F02D—CONTROLLING COMBUSTION ENGINES
    • F02D41/00—Electrical control of supply of combustible mixture or its constituents
    • F02D41/20—Output circuits, e.g. for controlling currents in command coils
    • F02D2041/2086—Output circuits, e.g. for controlling currents in command coils with means for detecting circuit failures
    • F02D2041/2093—Output circuits, e.g. for controlling currents in command coils with means for detecting circuit failures detecting short circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0826—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in bipolar transistor switches
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
    • Y02T10/00—Road transport of goods or passengers
    • Y02T10/10—Internal combustion engine [ICE] based vehicles
    • Y02T10/40—Engine management systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Combustion & Propulsion (AREA)
  • Mechanical Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Control Of Voltage And Current In General (AREA)
  • Control Of Linear Motors (AREA)

Description

この発明は、たとえば車載電子制御装置において使用される誘導性電気負荷の電流制御装置に関し、特に、負荷短絡などによる装置の焼損を防止するとともに電流制御精度を向上させた電気負荷の電流制御装置に関するものである。
従来の電気負荷の電流制御装置においては、駆動電源と電気負荷との間に接続された開閉素子の開閉通電率を制御して、通電すべき目標負荷電流と電流検出抵抗による検出電流とが一致する関係に制御する装置として、様々な形態のものがあげられる。
この種の電気負荷の電流制御装置は、たとえば広範囲な可変一定電流が要求されるリニアソレノイドの電流制御や、急速開弁後に一定の低電流で開弁保持を行う燃料噴射用電磁弁の電流制御などの用途がある。
これらの電気負荷の電流制御装置の一例としては、マイクロプロセッサが目標電流指令を生成するとともに、自らが検出電流との偏差に応じた開閉駆動指令を生成する内部帰還制御方式のものがある（たとえば、特許文献１、特許文献２参照）。
また、従来装置の他の例として、マイクロプロセッサは、単に目標電流指令を生成するのみでマイクロプロセッサの外部に設けられた偏差積分回路によって目標負荷電流と検出電流との偏差に応じて開閉駆動指令を生成する外部帰還制御方式のものがある（たとえば、特許文献３参照）。
特許文献３に記載された外部帰還制御方式の装置は、マイクロプロセッサの制御負担が軽減される反面で、ハードウエア構成が複雑となる形式のものとなっている。
一方、電流検出抵抗の接続位置についても様々な態様のものがあるが、たとえば特許文献１および特許文献３に記載の従来装置は、開閉素子、電気負荷および電流検出抵抗の順で正の電源端子に接続される電源線と、負の電源端子に接続される接地線との間に、給電回路が構成されるようになっている。
この場合、電気負荷に対する配線として、開閉素子に接続される正相配線と電流検出抵抗に接続される負相配線との２つの配線が必要になり、異常形態としては、以下の５つのモードを想定する必要がある。
第１のモードは、電気負荷自体が内部で短絡する負荷短絡事故か、または、正相配線と負相配線との間が短絡する正負線間短絡事故である。この場合、電流検出抵抗によって過大電流を検出して開閉素子を遮断するようにすれば、焼損事故は回避される。しかも、開閉素子が遮断されるまでの過渡的な時間においては、開閉素子に対する過大電流も電流検出抵抗の抵抗値によって制限されるので、開閉素子に与えるストレスを軽減することができる。
第２のモードは、正相配線と電源線との間が短絡された同相天絡事故である。この場合は、開閉素子に対する通電指令が行われていないか、通電率が小さいにも関わらず最大電流の検出が行われることになるので、異常状態を検出して警報表示を行うことはできるが、電流遮断を行うことはできない状態である。
ただし、過大な負荷電流が流れるわけではないので、直ちに焼損事故に至る可能性は少ない状態である。
第３のモードは、正相配線と接地線との間が短絡された異相地絡事故である。この場合には、開閉素子に対する通電指令が行われているにも関わらず検出電流が異常低下することによって異常検出は可能であるが、異常検出によって速やかに開閉素子を遮断したとしても、開閉素子には異常な過大電流が流れているので、開閉素子自体の内部短絡が発生し、続いて、開閉素子が焼損開路する可能性が高い異常モードとなっている。
これは、電流検出抵抗が、電流制限機能を発揮することができない状態になっているためである。
第４のモードは、負相配線と接地線との間が短絡された同相地絡事故である。この場合には、開閉素子に対する通電指令が行われているにも関わらず検出電流が異常低下することによって異常検出は可能であり、異常検出によって開閉素子を遮断することができる。
第５のモードは、負相配線と電源線との間が短絡された異相天絡事故である。この場合には、開閉素子に対する通電指令が行われていないか、または、通電率が小さいにも関わらず最大電流の検出が行われることになるので、異常状態を検出して警報表示を行うことはできるが、電流遮断を行うことはできないので、電流検出抵抗の焼損事故や断線事故が発生するような異常モードとなっている。
要するに、特許文献１や特許文献３に示された給電回路は、開閉素子および電流検出抵抗が、電気負荷を挟んで離れた位置に接続されており、異相天絡事故や異相地絡事故が発生すると、保護が困難となって焼損事故となる可能性が極めて高い構成となっている。
一方、特許文献２による給電回路は、開閉素子と電気負荷との中間位置に電流検出抵抗が接続され、電気負荷に対する専用配線は正相配線のみとなっており、この場合、異常形態は、以下の２つのモードとなる。
第１のモードは、電気負荷自体が内部で短絡する負荷短絡事故か、または、正相配線と接地線とが短絡する異相地絡事故である。この場合には、電流検出抵抗によって過大電流を検出して開閉素子を遮断するようにすれば、焼損事故は回避される。しかも、開閉素子が遮断されるまでの過渡的な時間においては、開閉素子に対する過大電流も、電流検出抵抗の抵抗値によって制限されるので、開閉素子に与えるストレスを軽減することができるようになっている。
第２のモードは、正相配線と電源線との間とが短絡された同相天絡事故である。この場合には、開閉素子に対する通電指令が行われているにも関わらず検出電流が異常低下することによって、異常検出が行われることになるので、異常状態を検出して警報表示を行うことはできるが、電流遮断を行うことはできない状態である。
ただし、過大な負荷電流が流れるわけではないので、直ちに焼損事故に至る可能性は少ない状態である。
したがって、過電流保護の観点では、特許文献２のように開閉素子と電流検出抵抗とを直結接続するのが理想的であるが、その反面で、後述するように、電流検出精度が大幅に低下する問題と、電気負荷に並列接続された転流ダイオードによって電流検出用差動増幅器に負電圧が印加されて、差動増幅器が誤動作する問題とが存在する。
特許文献１の場合は、電流検出抵抗が接地線側に接続されているので、比較的高精度の電流検出を実現することができる。しかし、電流検出抵抗の抵抗値の固体バラツキ変動や、電流値がゼロ状態にあるときの増幅器やＡＤ変換器のオフセット誤差が存在するので、大小２点の電流を通電した場合の検出値と、外部の校正用計器で測定した値とを対比して、電流比例係数およびオフセット誤差を校正定数として保存しておき、実働運転のときには、保存された校正定数を用いて高精度な電流検出を行うようになっている。
また、従来装置の他の例として、内部帰還制御方式において、電流検出抵抗が開閉素子と電気負荷との間に接続された形式となっていて、特許文献１と類似の校正処理が行われるものも提案されている（たとえば、特許文献４参照）。
この場合、使用温度環境を変更した状態での校正定数も保存しており、実働運転に際しては、実働温度環境に応じて適切な校正定数を活用するようになっている。
したがって、特許文献４の場合は、特許文献１のものに比べると、より高度な校正が行われているが、実態としては、電流検出誤差の発生要因に基づいた校正手段にはなっていないので、駆動電源電圧の変動と開閉素子の通電デューティに応じて変化する誤差成分とが残されている。
さらに、従来装置の他の例として、外部帰還制御方式において、電流検出抵抗が開閉素子と電気負荷との間に接続された形式となっていて、転流ダイオードによる負電圧の印加を相殺するための補償電圧源が使用された装置も提案されている（たとえば、特許文献５参照）。
一方、異常発生時の過電流検出回路に関して言えば、特許文献２に記載の図１においては、電流検出回路の出力電圧をマイクロプロセッサのＡＤ変換器に入力し、ＡＤ変換値が過大であれば、負荷短絡または正相配線の地絡事故と見なすように構成され、特許文献２に記載の図３においては、電流検出回路の出力電圧を基準電圧と比較することによって、過大電流を検出するようになっている。
このように、電流検出回路の出力電圧によって過大電流を検出する方式の場合には、たとえば、電流検出信号の値が０［Ｖ］から５［Ｖ］に変化する場合に、５［Ｖ］付近の値で異常検出が行われて、不用意に異常検出が行われないようにするためには、正常信号電圧が非常に低い電圧範囲となるので、ＡＤ変換器のデジタル変換精度が低下する問題がある。
なお、特許文献２に記載の図６のように、過電流検出用の抵抗、差動増幅器、比較判定回路およびラッチ回路を設けることは、割高な構成であり、特に、発熱部品である電流検出抵抗が２個必要となるので小型化や節電の観点で望ましくない。
特開平１０−２２５１７９号公報（図２、要約） 特開２０００−１１４０３９号公報（図１、図６、要約、段落０００３） 特開平５−２１７７３７号公報（図１、要約） 特開２００３−１１１４８７号公報（図１、要約） 特開平１０−３９９３９号公報（図１、要約）
従来の電気負荷の電流制御装置では、たとえば特許文献１または特許文献３においては、電気負荷の異相天絡または異相地絡事故に対する保護対策が困難になるという課題があった。
また、特許文献２、特許文献４または特許文献５においては、短絡事故に対する保護が容易になるものの、電源電圧や開閉素子の通電デューティに依存する電流検出誤差が大きく影響するという課題があった。
また、特許文献１または特許文献４においては、電流検出精度を向上させるための校正手段が開示されているものの、その校正手段は、電源電圧や開閉素子の通電デューティに依存する電流検出誤差を補正することができないという課題があった。
さらに、特許文献２または特許文献３においては、過大電流検出手段が開示されているものの、いずれの場合も正常電流の検出電圧が低電圧領域となるので、ＡＤ変換器のデジタル変換精度が低下するという課題があった。
この発明は、開閉素子と電気負荷との間に電流検出抵抗が接続されることによって負荷短絡事故に対する保護対策が容易な給電回路形式の電流制御装置において、電流検出精度の低下を改善するための効果的な校正手段を提供することのできる電気負荷の電流制御装置を得ることを目的とする。
また、この発明は、負荷短絡事故に対する保護対策として使用される過電流検出回路の影響を受けないようにして、ＡＤ変換器のデジタル変換精度の低下を防止することが可能なように構成された電気負荷の電流制御装置を提供することを目的とする。
さらに、この発明は、電流検出抵抗が外部配線で短絡されるような正相天絡事故に対して異常状態を検出警報する精度を向上させた電気負荷の電流制御装置を提供することを目的とする。
この発明による電気負荷の電流制御装置は、駆動電源と電気負荷との間に直列に挿入された開閉素子および電流検出抵抗を含み、駆動電源から開閉素子および電流検出抵抗を介して電気負荷に給電するための給電回路と、電流検出抵抗を介して検出される負荷電流が電気負荷に通電すべき目標負荷電流Ｉｓと一致するように開閉素子のＯＮ／ＯＦＦ比率を制御する電流制御部とを備えた電気負荷の電流制御装置であって、電流制御部は、マイクロプロセッサと、差動増幅回路部と、検出誤差校正手段と、換算推定手段と、帰還制御手段とを有し、マイクロプロセッサは、不揮発プログラムメモリと、不揮発データメモリと、演算処理用のＲＡＭメモリと、多チャンネルＡＤ変換器とを含み、差動増幅回路部は、電流検出抵抗の両端電圧の差分電圧を増幅し、負荷電流にほぼ比例した監視電圧Ｅｆを生成してマイクロプロセッサに入力し、検出誤差校正手段は、製品出荷調整時に計測される監視電圧Ｅｆの電流比例係数、誤差成分の電圧比例係数およびオフセット成分を、校正定数として不揮発データメモリに保存し、監視電圧Ｅｆは、以下の演算式（１）Ｅｆ＝Ｂ×Ｉｍ＋（Ｋ×Ｖ＋Ｃ）・・・（１）によって表現されるものであって、演算式（１）の中の平均電圧Ｖは、電気負荷の両端電圧を平滑化して得られる監視平均電圧Ｖａであるか、または、駆動電源の電圧である電源監視電圧Ｖｆに対して、開閉素子の通電デューティγを乗算して得られる平均印加電圧Ｖｆ×γであり、換算推定手段は、監視電圧Ｅｆと、監視平均電圧Ｖａまたは電源監視Ｖｆの実測値と、通電デューティγおよび校正定数Ｋ、Ｂ、Ｃと、演算式（１）に代入して得られる負荷電流Ｉｍの値を推定負荷電流Ｉｍｅ＝（Ｅｆ−Ｋ×Ｖ−Ｃ）／Ｂとして逆算して算出するか、または、負荷電流Ｉｍが目標負荷電流Ｉｓに等しくなったと仮定したときの監視電圧Ｅｆの値を推定監視電圧Ｅｓ＝Ｂ×Ｉｓ＋（Ｋ×Ｖ＋Ｃ）として算出し、帰還制御手段は、開閉素子の閉路期間／開閉周期である通電デューティγを、目標負荷電流Ｉｓを電流制御部の目標値とし且つ推定負荷電流Ｉｍｅを帰還値として制御するか、または、推定監視電圧Ｅｓを電流制御部の目標値とし且つ監視電圧Ｅｆを帰還値として制御し、推定負荷電流Ｉｍｅまたは監視電圧Ｅｆが所定の上限値を超過したときには、開閉素子の導通を遮断するとともに、検出誤差校正手段、換算推定手段および帰還制御手段は、不揮発プログラムメモリに格納された制御プログラムであって、当該制御プログラムは、マイクロプロセッサによって実行されるものである。
この発明によれば、開閉素子と電流検出抵抗とが隣接接続されているので、電気負荷に対する専用配線を削減することができるうえ、配線や電気負荷の短絡異常に対して電流検出抵抗の限流機能により焼損防止対策を容易化した給電回路構成のものにおいて、電流検出精度の悪化を補って高精度な電流制御を行うことができる。
しかも、検出誤差の要因別に検出誤差が校正されるので、様々な運転環境における電流制御装置の運転中において校正定数を的確に活用し、高精度な電流制御が行うことができる。
実施の形態１．
以下、図面を参照しながら、この発明の実施の形態１について説明する。
図１はこの発明の実施の形態１に係る電気負荷の電流制御装置の全体構成を示す回路ブロック図である。
図１において、電流制御装置１００Ａには、電源端子１０４Ｐ、接地端子１０４Ｎおよび出力端子１０８が設けられている。
電流制御装置１００Ａの接地端子１０４Ｎは、グランドに接続されている。
また、電源端子１０４Ｐと接地端子１０４Ｎとの間には、駆動電源１０１、ヒューズ１０２および電源スイッチ１０３からなる駆動電源回路が接続されている。
また、電流制御装置１００Ａの出力端子１０８には、誘導性の電気負荷１０７が接続されており、電気負荷１０７とグランドとの間には、必要に応じて校正用のデジタル電流計９９１ｄが接続される。
さらに、駆動電源回路１０１〜１０３の両端間には、必要に応じて校正用のデジタル電圧計９９２ｄが接続される。
デジタル電流計９９１ｄにより検出された外部負荷電流Ｉｍは、外部ツール９９０に入力される。同様に、デジタル電圧計９９２ｄにより検出された駆動電源電圧Ｖｂは、外部ツール９９０に入力される。
電流制御装置１００Ａは、電源端子１０４Ｐに接続された安定化制御電源ユニット（以下、単に「制御電源」という）１１０と、制御電源１１０から給電されるマイクロプロセッサ１１１Ａと、マイクロプロセッサ１１１Ａから出力される帰還制御出力（パルス幅変調制御信号）ＰＷＭに応動する開閉回路部１２０と、マイクロプロセッサ１１１Ａと開閉回路部１２０の制御入力端子との間に挿入された駆動抵抗１２８と、開閉回路部１２０に接続された差動増幅回路部１５０と、差動増幅回路部１５０に接続された平滑回路１６０および過電流検出回路１７０と、差動増幅回路部１５０の入力側に設けられた電流検出抵抗１２６および転流ダイオード１２７と、電源端子１０４Ｐ（開閉素子１２１の入力端子）とグランドとの間に挿入された分圧抵抗１９１ｂ、１９２ｂ（電源電圧測定回路）とを備えている。
電源電圧測定回路を構成する分圧抵抗１９１ｂおよび１９２ｂは、互いに直列接続されており、分圧抵抗１９２ｂの両端電圧（分圧抵抗１９１ｂおよび１９２ｂの接続点電位）は、電源監視電圧Ｖｆとしてマイクロプロセッサ１１１Ａに入力される。
差動増幅回路部１５０の出力電圧Ｅ０は、監視電圧Ｅｆの前段部電圧となり、平滑回路１６０および過電流検出回路１７０に入力される。
また、平滑回路１６０から出力される監視電圧Ｅｆは、マイクロプロセッサ１１１Ａの電圧監視入力端子に入力される。
さらに、過電流検出回路１７０の出力電圧は、マイクロプロセッサ１１１Ａの割込入力端子ＩＮＴに入力される。
マイクロプロセッサ１１１Ａには、外部機器として、異常報知手段を構成する警報表示器１０９と、電気負荷群１０６と、デジタル信号を生成するスイッチ入力群１０５ｄと、アナログ信号を生成するアナログ入力群１０５ａと、校正操作用の外部ツール９９０とが接続されている。
電流制御装置１００Ａにおいて、制御電源１１０、マイクロプロセッサ１１１Ａ、ならびに、開閉素子１２１を中心とする開閉回路部１２０、差動増幅回路部１５０、平滑回路１６０および過電流検出回路１７０などの回路要素は、密閉筐体（図示せず）に収納されている。
マイクロプロセッサ１１１Ａは、演算処理用のＲＡＭメモリ１１２と、不揮発プログラムメモリ（ＦＭＥＭ）１１３Ａと、データメモリ（ＥＥＰＲＯＭ）１１４Ａと、多チャンネルＡＤ変換器１１５と、シリアル通信用インタフェース回路（ＳＩＦ）１１６とにより構成されている。
また、マイクロプロセッサ１１１Ａは、電気負荷群１０６が接続される出力ポートＯＵＴと、スイッチ入力群１０５ｄが接続されるデジタル入力ポートＤＩＮと、アナログ入力群１０５ａが接続されるアナログ入力ポートＡＩＮと、帰還制御出力ＰＷＭを発生する出力ポートと、異常報知信号ＤＳＰを発生する出力ポートとを有する。
センサスイッチや操作スイッチなどを含むスイッチ入力群１０５ｄは、コネクタおよび入力インタフェース回路（図示せず）を介して、マイクロプロセッサ１１１Ａのデジタル入力ポートＤＩＮに接続される。
同様に、各種アナログセンサを含むアナログ入力群１０５ａは、コネクタおよび入力インタフェース回路を介して、マイクロプロセッサ１１１Ａのアナログ入力ポートＡＩＮに接続され、アクチェータや表示機器などを含む電気負荷群１０６は、コネクタおよび出力インタフェース回路（図示せず）を介して、マイクロプロセッサ１１１Ａの出力ポートＯＵＴに接続される。
電気負荷群１０６の中の１つに含まれる電気負荷１０７は、電流制御を必要とする負荷（たとえば、リニアソレノイドなど）であり、出力端子１０８から給電される。
また、電気負荷群１０６の中の１つに含まれる警報表示器（異常報知手段）１０９は、マイクロプロセッサ１１１Ａの異常報知信号ＤＳＰからの指令信号により駆動される。
なお、電流制御装置１００Ａの製品出荷前の校正運転に際しては、ＳＩＦ１１６を介して外部ツール９９０がマイクロプロセッサ１１１Ａに接続されるとともに、電気負荷１０７に直列接続されたデジタル電流計９９１ｄの出力信号（外部負荷電流Ｉｍ）と、デジタル電圧計９９２ｄの出力信号（電源端子１０４Ｐに印加された駆動電源１０１の駆動電源電圧Ｖｂ）とが、外部ツール９９０を介してマイクロプロセッサ１１１Ａに供給され、ＲＡＭメモリ１１２に転送されるようになっている。
電流制御装置１００Ａ内の制御電源１１０は、駆動電源電圧Ｖｂ（たとえば、ＤＣ１０［Ｖ］〜１６［Ｖ］）から、安定化された制御電源電圧Ｖｃｃ（たとえば、ＤＣ５［Ｖ］）を生成して、電流制御装置１００Ａ内の各部に給電するようになっている。
マイクロプロセッサ１１１Ａ内において、演算処理用のＲＡＭメモリ１１２、ＦＭＥＭ１１３Ａ、データメモリ１１４Ａ、多チャンネルＡＤ変換器１１５、および、ＳＩＦ１１６は、相互に協働するように構成されている。
ＦＭＥＭ１１３Ａは、たとえば、電気的に一括消去して書込みおよび読出しが可能な不揮発フラッシュメモリなどにより構成されている。
また、データメモリ１１４Ａは、１バイト単位で電気的に書込みおよび読出しが可能な不揮発ＥＥＰＲＯＭなどにより構成されている。
また、電流制御装置１００Ａ内の開閉回路部１２０は、開閉素子１２１（たとえば、ＰＮＰ接合形トランジスタ）と、開閉素子１２１のベース回路に接続された駆動抵抗１２２およびＮＰＮ形のトランジスタ１２３からなる直列回路と、開閉素子１２１のベース・エミッタ端子間に接続された安定抵抗１２４と、トランジスタ１２３のベース・エミッタ端子間に接続された安定抵抗１２５とにより構成されている。
開閉素子１２１および電流検出抵抗１２６は、駆動電源１０１と電気負荷１０７との間に直列に挿入されており、駆動電源１０１から電気負荷１０７に給電するための給電回路を構成している。
すなわち、開閉素子１２１の一端は、電源端子１０４Ｐに接続され、開閉素子１２１の他端は、抵抗値がＲ１の電流検出抵抗１２６を介して出力端子１０８に接続され、これにより、電気負荷１０７に対して給電するようになっている。
転流ダイオード１２７は、電流検出抵抗１２６および誘導性の電気負荷１０７を含む直列回路に対して並列接続され、且つ、開閉素子１２１が開路（ＯＦＦ）したときに電気負荷１０７の減衰電流が還流する極性となるように接続されている。
トランジスタ１２３は、マイクロプロセッサ１１１Ａからの帰還制御出力ＰＷＭにより、駆動抵抗１２８を介して駆動される。
すなわち、トランジスタ１２３および開閉素子１２１は、帰還制御出力ＰＷＭが論理レベル「Ｈ」であるときに導通する。
また、電流制御装置１００Ａ内の差動増幅回路部１５０は、駆動電源電圧Ｖｂにより動作する差動増幅器１５１と、抵抗値がＲ２の入力抵抗１５２と、抵抗値がＲ３の入力抵抗１５３と、抵抗値がＲ４の分圧抵抗１５４と、抵抗値がＲ５の負帰還抵抗１５５と、抵抗値がＲ６のバイアス抵抗１５６と、抵抗値がＲ７のバイアス抵抗１５７と、バイアス補正回路を構成するバイアス電源１５８とにより構成されている。
差動増幅回路部１５０内において、入力抵抗１５２、分圧抵抗１５４、バイアス抵抗１５６の各抵抗値Ｒ２、Ｒ４、Ｒ６と、入力抵抗１５３、負帰還抵抗１５５、バイアス抵抗１５７の各抵抗値Ｒ３、Ｒ５、Ｒ７との関係は、設計理論値として、以下のように表される。
Ｒ２＝Ｒ３
Ｒ４＝Ｒ５
Ｒ６＝Ｒ７
入力抵抗１５２は、電流検出抵抗１２６の正側端子（対地電位＝Ｖ１）と、差動増幅器１５１の非反転入力端子（＋）（対地電位＝Ｅ１）との間に接続されている。
入力抵抗１５３は、電流検出抵抗１２６の負側端子（対地電位＝Ｖ２）と、差動増幅器１５１の反転入力端子（−）（対地電位＝Ｅ２）との間に接続されている。
分圧抵抗１５４は、差動増幅器１５１の非反転入力端子（＋）と、接地端子１０４Ｎ（クランド）との間に接続されている。
負帰還抵抗１５５は、差動増幅器１５１の出力端子（対地電位＝Ｅ０）と反転入力端子（−）との間に接続されている。
バイアス抵抗１５６は、差動増幅器１５１の非反転入力端子（＋）と、バイアス電源１５８との間に接続されている。
バイアス抵抗１５７は、差動増幅器１５１の反転入力端子（−）と、バイアス電源１５８との間に接続されている。
バイアス電源１５８は、電源端子１０４Ｐの入力電圧（＝駆動電源電圧Ｖｂ）によって動作する基準電圧発生回路により構成され、対地電位がＶ０のバイアス電圧を生成する。
また、電流制御装置１００Ａ内の平滑回路１６０は、直列抵抗１６１と、直列抵抗１６１の一端とグランドとの間に挿入されたコンデンサ１６２および並列抵抗１６３と、直列抵抗１６１の一端と制御電源電圧Ｖｃｃとの間に挿入された電圧制限ダイオード１６４とにより構成されている。
平滑回路１６０内において、直列抵抗１６１は、差動増幅器１５１の出力端子と、マイクロプロセッサ１１１Ａの電圧監視入力端子（監視電圧Ｅｆが入力される）との間に接続されている。
コンデンサ１６２は、マイクロプロセッサ１１１Ａの電圧監視入力端子とグランドとの間に接続され、並列抵抗１６３は、コンデンサ１６２に対して並列接続されている。
電圧制限ダイオード１６４は、マイクロプロセッサ１１１Ａの電圧監視入力端子と、制御電源１１０による制御電源電圧Ｖｃｃの電源ラインとの間に接続されている。
一方、電流制御装置１００Ａ内の過電圧検出回路１７０は、比較回路１７１と、出力抵抗１７２と、入力抵抗１７３と、分圧抵抗１７４と、電圧制限ダイオード１７５とにより構成されている。
出力抵抗１７２は、比較回路１７１の出力端子と、マイクロプロセッサ１１１Ａの割込入力端子ＩＮＴとの間に接続されている。
入力抵抗１７３は、差動増幅器１５１の出力端子と、比較回路１７１の反転入力端子（−）との間に接続されている。
分圧抵抗１７４は、比較回路１７１の反転入力端子（−）とグランドとの間に接続されている。
電圧制限ダイオード１７５は、マイクロプロセッサ１１１Ａの割込入力端子ＩＮＴと、制御電源１１０による制御電源電圧Ｖｃｃの電源ラインとの間に接続されている。
なお、差動増幅器１５１の出力電圧Ｅ０は、マイクロプロセッサ１１１Ａに入力される監視電圧Ｅｆの前段部電圧となっており、前段部電圧Ｅ０を、直列抵抗１６１および並列抵抗１６３で分圧した電圧が監視電圧Ｅｆとなる。
また、前段部電圧Ｅ０を入力抵抗１７３および分圧抵抗１７４で分圧した分圧電圧Ｅｃは、比較回路１７１の反転入力端子（−）に印加されるようになっている。
過電圧検出回路１７０内の比較回路１７１は、差動増幅回路部１５０内の差動増幅器１５１と同様に、駆動電源電圧Ｖｂにより動作し、比較回路１７１の非反転入力端子（＋）は、制御電源電圧Ｖｃｃの電源ラインに接続されている。
後述する通り、前段部電圧Ｅ０は、通常は電気負荷１０７に流れる負荷電流の大きさによって、Ｅ０＝０［Ｖ］〜Ｖｃｃ（たとえば、Ｖｃｃ＝５［Ｖ］）の範囲内で変化する。
しかし、負荷短絡事故などの異常発生時には、Ｅ０＝Ｖｂ（＝１０［Ｖ］〜１６［Ｖ］）まで上昇する可能性がある。
したがって、異常発生時におけるマイクロプロセッサ１１１Ａの入力端子への印加電圧を、制御電源電圧Ｖｃｃ以下のレベルに制限するため、平滑回路１６０および過電流検出回路１７０内には、それぞれ、電圧制限ダイオード１６４、１７５が接続されている。
ただし、比較回路１７１の電源電圧として制御電源電圧Ｖｃｃを使用し、且つ、比較回路１７１の非反転入力端子（＋）への印加電圧を制御電源電圧Ｖｃｃよりも若干低い電圧（たとえば、ＤＣ４［Ｖ］程度）に設定すれば、過電流検出回路１７０内の電圧制限ダイオード１７５は不要となる。
電流制御装置１００Ａ内において、マイクロプロセッサ１１１Ａは、差動増幅回路部１５０、平滑回路１６０および過電流検出回路１７０と関連して電流制御部を構成しており、電流検出抵抗１２６を介して検出される負荷電流が電気負荷１０７に通電すべき目標負荷電流Ｉｓと一致するように、開閉素子１２１のＯＮ／ＯＦＦ比率（通電デューティγ）を制御する。
また、マイクロプロセッサ１１１Ａは、後述するように、検出誤差校正手段と、換算推定手段と、帰還制御手段とを含む。
マイクロプロセッサ１１１Ａは、後述するように、校正運転時に監視電圧Ｅｆと実際の負荷電流と駆動電源電圧Ｖｂとの関係から校正定数を算出し、実働運転時に、校正定数に基づいて監視電圧Ｅｆから推定負荷電流Ｉｍｅを算出する。
また、マイクロプロセッサ１１１Ａは、監視電圧Ｅｆから推定負荷電流Ｉｍｅ（後述する）を算出し、たとえば目標負荷電流Ｉｓとの偏差（＝Ｉｓ−Ｉｍｅ）を積分して、積分値の増大にともなって開閉素子１２１の開閉通電率を増加させるようになっている。
差動増幅回路部１５０は、電流検出抵抗１２６の両端電圧の差分電圧を増幅し、平滑回路１６０を介して、負荷電流にほぼ比例した監視電圧Ｅｆを生成してマイクロプロセッサ１１１Ａに入力する。
マイクロプロセッサ１１１Ａ内において、検出誤差校正手段は、製品出荷調整時に計測される監視電圧Ｅｆの電流比例係数、誤差成分の電圧比例係数およびオフセット成分（それぞれ、後述する）を、校正定数として不揮発性のデータメモリ（ＥＥＰＲＯＭ）１１４Ａに保存する。
また、マイクロプロセッサ１１１Ａ内の換算推定手段は、監視電圧Ｅｆおよび校正定数に基づいて、推定負荷電流Ｉｍｅを算出するか、または、目標負荷電流Ｉｓに対応した推定監視電圧Ｅｓを算出する。
さらに、マイクロプロセッサ１１１Ａにおいて、帰還制御手段は、開閉素子１２１の閉路期間／開閉周期である通電デューティγを、目標負荷電流Ｉｓを電流制御部の目標値とし且つ推定負荷電流Ｉｍｅを帰還値として制御するか、または、推定監視電圧Ｅｓを電流制御部の目標値とし且つ監視電圧Ｅｆを帰還値として制御する。
このように、少なくとも検出誤差校正手段、換算推定手段および帰還制御手段は、不揮発プログラムメモリ（ＦＭＥＭ）１１３Ａに格納された制御プログラムに基づいて、マイクロプロセッサ１１１Ａによって実行される。
上記の通り、この発明の実施の形態１に係る電気負荷１０７の電流制御装置１００Ａは、駆動電源１０１と電気負荷１０７との間に直列に挿入された開閉素子１２１および電流検出抵抗１２６を含み、駆動電源１０１から開閉素子１２１および電流検出抵抗１２６を介して電気負荷１０７に給電するための給電回路と、電流検出抵抗１２６を介して検出される負荷電流が電気負荷１０７に通電すべき目標負荷電流Ｉｓと一致するように開閉素子１２１のＯＮ／ＯＦＦ比率を制御する電流制御部とを備えている。
電流制御部は、マイクロプロセッサ１１１Ａと、差動増幅回路部１５０と、検出誤差校正手段と、換算推定手段と、帰還制御手段とを有する。
マイクロプロセッサ１１１Ａは、不揮発プログラムメモリ（ＦＭＥＭ）１１３Ａと、不揮発データメモリ１１４Ａと、演算処理用のＲＡＭメモリ１１２と、多チャンネルＡＤ変換器１１５とを含む。
差動増幅回路部１５０は、電流検出抵抗１２６の両端電圧Ｖ１、Ｖ２の差分電圧を増幅し、負荷電流にほぼ比例した監視電圧Ｅｆを生成してマイクロプロセッサ１１１Ａに入力する。
検出誤差校正手段は、製品出荷調整時に計測される監視電圧Ｅｆの電流比例係数、誤差成分の電圧比例係数およびオフセット成分を、校正定数として不揮発データメモリ１１４Ａに保存する。
換算推定手段は、監視電圧Ｅｆおよび校正定数に基づいて、推定負荷電流Ｉｍｅを算出するか、または、目標負荷電流Ｉｓに対応した推定監視電圧Ｅｓを算出する。
帰還制御手段は、開閉素子１２１の閉路期間／開閉周期である通電デューティγを、目標負荷電流Ｉｓを電流制御部の目標値とし且つ推定負荷電流Ｉｍｅを帰還値として制御するか、または、推定監視電圧Ｅｓを電流制御部の目標値とし且つ監視電圧Ｅｆを帰還値として制御する。
また、少なくとも検出誤差校正手段、換算推定手段および帰還制御手段は、ＦＭＥＭ１１３Ａに格納された制御プログラムに基づいて、マイクロプロセッサ１１１Ａによって実行される。
また、給電回路は、転流ダイオード１２７を含み、差動増幅回路部１５０は、バイアス補正回路（バイアス電源１５８）を含む。
転流ダイオード１２７は、開閉素子１２１が開路したときに電気負荷１０７のインダクタンスによる持続減衰電流が還流する極性となるように、電気負荷１０７に並列接続されている。
バイアス補正回路１５８は、差動増幅器１５１の第１および第２の入力に対してほぼ均等な正のバイアス電圧Ｖ０を印加し、開閉素子１２１が開路しているときに、転流ダイオード１２７の電圧降下により印加される負電圧を相殺して、差動増幅器１５１への負電圧入力の印加を禁止する。
電流制御部は、電源監視電圧Ｖｆを測定する電源電圧測定回路を含む。
検出誤差校正手段は、第１、第２および第３のデータ取得手段と、第１、第２および第３のデータ取得手段で得られたデータから校正係数を演算する校正係数演算手段と、電源監視電圧Ｖｆを校正する電源電圧校正手段と、校正係数を校正定数として転送保存する転送保存手段（それそれ、後述する）とを含む。
電源電圧測定回路は、駆動電源１０１による駆動電源電圧Ｖｂの分圧電圧を監視電源電圧Ｖｆとしてマイクロプロセッサ１１１Ａに入力する。
第１のデータ取得手段（後述する）は、電流制御部に対して駆動電源電圧Ｖｂを印加し、第１の校正指令が入力されたときに作用して、開閉素子１２１を完全開路した状態で差動増幅回路部１５０から生成される監視電圧の値を第１の誤差電圧Ｅｆ０としてＲＡＭメモリ１１２に書込み記憶させる。
第２のデータ取得手段（後述する）は、給電回路から電気負荷１０７に至る配線を切断した状態で第２の校正指令が入力されたときに作用して、開閉素子１２１を完全導通させた状態で差動増幅回路部１５０から生成される監視電圧の値を第２の誤差電圧Ｅｆ１としてＲＡＭメモリ１１２に書込み記憶させるとともに、外部で測定された駆動電源電圧Ｖｂの値をＲＡＭメモリ１１２に書込み記憶させる。
第３のデータ取得手段（後述する）は、給電回路から電気負荷１０７に至る配線を接続した状態で第３の校正指令が入力されたときに作用して、開閉素子１２１を完全導通させた状態で差動増幅回路部１５０から生成される監視電圧の値を測定電圧Ｅｆ２としてＲＡＭメモリ１１２に書込み記憶させるとともに、外部で測定された外部負荷電流Ｉｍの値を取り込んでＲＡＭメモリ１１２に書込み記憶させる。
校正係数演算手段（後述する）は、転流ダイオード１２７の電圧降下ＶｄをＶｄ≒１Ｖとしたときに、差動増幅回路部１５０による監視電圧Ｅｆと、駆動電源電圧Ｖｂ、通電デューティγおよび外部負荷電流Ｉｍとの関係が、Ｅｆ＝Ａ×（Ｖｂ＋Ｖｄ）×γ＋Ｂ×Ｉｍ＋Ｃとなるように、誤差成分の電圧比例係数Ａ、電流比例係数Ｂおよびオフセット成分Ｃを算出して記憶する。
オフセット成分Ｃは、第１のデータ取得手段で記憶された第１の誤差電圧Ｅｆ０に一致する。
電圧比例係数Ａは、第１および第２のデータ取得手段で得られたデータから、Ａ＝（Ｅｆ１−Ｅｆ０）／（Ｖｂ＋Ｖｄ）として算出され、電流比例係数Ｂは、第２および第３のデータ取得手段で得られたデータから、Ｂ＝（Ｅｆ２−Ｅｆ１）／Ｉｍとして算出される。
電源電圧校正手段は、第１、第２および第３のデータ取得手段の中で実行され、電源監視電圧ＶｆをＲＡＭメモリ１１２に書込み記憶するとともに、電源電圧校正係数Ｋｖを、Ｋｖ＝Ｖｂ／Ｖｆとして算出するか、または、駆動電源電圧Ｖｂに対する分圧比率の逆数としてあらかじめ定められた固定定数を適用する。
転送保存手段は、校正係数演算手段の演算結果である電圧比例係数Ａ、電流比例係数Ｂ、オフセット成分Ｃおよび電源電圧校正係数Ｋｖの各値を、校正定数として不揮発データメモリ１１４Ａに転送保存する。
電流制御部は、マイクロプロセッサ１１１Ａと校正操作用の外部ツール９９０との間を接続するシリアル通信用インタフェース回路（ＳＩＦ）１１６を含み、これにより、校正運転時に、外部ツール９９０からＳＩＦ１１６を介して入力される校正指令、駆動電源１０１に関する電圧情報および電気負荷１０７に関する電流情報が、ＲＡＭメモリ１１２に転送記憶される。
ＦＭＥＭ１１３Ａは、推定負荷電流Ｉｍｅまたは推定監視電圧Ｅｓを算出する換算推定手段と、帰還制御手段となる開閉制御出力発生手段とを含む。
換算推定手段は、差動増幅回路部１５０から生成される監視電圧Ｅｆと開閉素子１２１の通電デューティγの現在値とから、推定負荷電流Ｉｍｅを、Ｉｍｅ＝［Ｅｆ−Ａ×（Ｖｂ＋Ｖｄ）×γ−Ｃ］／Ｂとして算出するか、または、開閉素子１２１の通電デューティγで目標負荷電流Ｉｓが流れたときに差動増幅回路部１５０から生成される推定監視電圧Ｅｓを、Ｅｓ＝Ａ×（Ｖｂ＋Ｖｄ）×γ＋Ｂ×Ｉｓ＋Ｃとして算出する。
開閉制御出力発生手段は、目標負荷電流Ｉｓと推定負荷電流Ｉｍｅとの偏差に応動して、または推定監視電圧Ｅｓと実際の監視電圧Ｅｆとの偏差に応動して、開閉素子１２１の通電デューティγを漸増または漸減する。
ＦＭＥＭ１１３Ａは、初期設定手段となるプログラムを含み、初期設定手段は、最小電源電圧Ｖｍｉｎ、基準負荷電流Ｉｒ、電源監視電圧Ｖｆおよび目標負荷電流Ｉｓの関係から、通電デューティの概略推定値γ０を、γ０＝（Ｖｍｉｎ／Ｖｂ）×（Ｉｓ／Ｉｒ）（ただし、Ｖｂ＝Ｋｖ×Ｖｆ）により算出して通電開始直後の通電デューティとして設定する。
基準負荷電流Ｉｒは、電気負荷の抵抗値変動範囲Ｒｍｉｎ〜Ｒｍａｘの範囲内で定められた規格基準抵抗値Ｒｃを用いて、Ｉｒ＝Ｖｍｉｎ／Ｒｃとして算出される。
また、電流制御部は、制御電源１１０と、過電流検出回路１７０と、電圧制限ダイオード１６４と、出力停止手段（後述する）と、異常報知手段（警報表示器１０９を含む）とを有する。
制御電源１１０は、駆動電源１０１から給電され、駆動電源電圧Ｖｂよりも低い電圧値の安定化された制御電源電圧Ｖｃｃを生成してマイクロプロセッサ１１１Ａに給電する。
差動増幅回路部１５０は、駆動電源電圧Ｖｂの印加により動作して電流検出抵抗１２６の両端電圧Ｖ１、Ｖ２の差分電圧を増幅し、負荷電流にほぼ比例した監視電圧Ｅｆを生成してマイクロプロセッサ１１１Ａに入力する。
換算推定手段は、監視電圧Ｅｆの値から推定負荷電流Ｉｍｅを算出するか、または目標負荷電流Ｉｓに対応した推定監視電圧Ｅｓを算出する。
帰還制御手段は、目標負荷電流Ｉｓを電流制御部の目標値とし且つ推定負荷電流Ｉｍｅを帰還値とするか、または推定監視電圧Ｅｓを電流制御部の目標値とし且つ実際の監視電圧Ｅｆを帰還値として、開閉素子の閉路期間／開閉周期である通電デューティγを制御する。
過電流検出回路１７０は、差動増幅回路部１５０から得られた監視電圧Ｅｆの前段部電圧Ｅ０の値が制御電源電圧Ｖｃｃ以上の所定値を超過したときに、負荷電流の過大を示す警報用の過電流判定信号を生成してマイクロプロセッサ１１１Ａに入力する。
電圧制限ダイオード１６４は、マイクロプロセッサ１１１Ａの入力端子に接続されて、マイクロプロセッサ１１１Ａに入力される監視電圧Ｅｆを制御電源電圧Ｖｃｃのレベルに制限する。
出力停止手段および異常報知手段は、過電流判定信号に応答して、帰還制御手段から開閉素子１２１への帰還制御出力ＰＷＭを停止させるとともに、異常停止状態であることを警報表示する。
過電流判定信号は、マイクロプロセッサ１１１Ａの割込入力端子ＩＮＴに印加され、出力停止手段は、過電流判定信号の発生に即応して、帰還制御出力ＰＷＭを停止させるようになっている。
ＦＭＥＭ１１３Ａは、電気負荷１０７に印加される電圧の平均値である監視平均電圧Ｖａを推定演算する平均電圧推定手段（後述する）と、過大電流状態検出手段および過小電流状態検出手段の少なくとも一方からなる異常判定手段（後述する）と、出力停止手段と、異常報知手段とを構成するプログラムを含む。
平均電圧推定手段は、開閉素子１２１の通電デューティγと駆動電源電圧Ｖｂとの積を監視平均電圧Ｖａとして算出する。
異常判定手段は、監視電圧Ｅｆと監視平均電圧Ｖａとの相対関係が許容変動幅を超えて変動したときに、監視電圧Ｅｆの過大または過小を示す警報用の異常判定信号を生成する。
出力停止手段および異常報知手段は、異常判定信号に応答して、帰還制御出力ＰＷＭを停止させるとともに、異常停止状態であることを警報表示する。
次に、図１のように構成された電流制御装置１００Ａによる具体的な動作について説明する。
いま、開閉素子１２１のＯＮ時間をτｏｎ、ＯＦＦ時間をτｏｆｆ、開閉周期をτとすると、通電デューティγは、以下の式（１）で示される。
γ＝τｏｎ／τ （τ＝τｏｎ＋τｏｆｆ） ・・・・・（１）
一方、電気負荷１０７の温度変化に対応した最小抵抗値Ｒｍｉｎと最大抵抗値Ｒｍａｘとの間で、規格基準抵抗値Ｒｃ（＝Ｒｍｉｎ〜Ｒｍａｘ）を定め、駆動電源電圧Ｖｂの変動範囲を最小値（最小電源電圧）Ｖｍｉｎ〜最大値（最大電源電圧）Ｖｍａｘとしたときに、基準負荷電流（規格基準電流）Ｉｒを、次式によって定義する。
Ｉｒ＝Ｖｍｉｎ／Ｒｃ
こうして、各抵抗値Ｒｍｉｎ、Ｒｃ、Ｒｍａｘ、各電圧値Ｖｍｉｎ、Ｖｍａｘなどの固定定数は、ＦＭＥＭ１１３ＡまたはＥＥＰＲＯＭ１１４Ａ内にあらかじめ格納保存されるようになっている。
この場合、もしも電気負荷１０７の目標負荷電流がＩｓであって、電気負荷１０７の抵抗値が規格基準抵抗値Ｒｃに一致していれば、駆動電源電圧がＶｂであるときの通電デューティの概略推定値γ０は、以下の式（２）で示される。
γ０＝（Ｉｓ／Ｉｒ）×（Ｖｍｉｎ／Ｖｂ） ・・・（２）
ただし、電流検出抵抗１２６の抵抗値Ｒ１は、Ｒ１＜＜Ｒｍｉｎで表され、無視できる程度の小さい値となっている。
次に、差動増幅器１５１に関連した特性を明確にすると、非反転入力端子（＋）に流入しようとする電流の総和は、ほぼゼロとなることから、以下の式（３）が成立する。
（Ｖ１−Ｅ１）／Ｒ２＋（０−Ｅ１）／Ｒ４＋（Ｖ０−Ｅ１）／Ｒ６＝０
∴Ｖ１／Ｒ２＋Ｖ０／Ｒ６＝Ｅ１／Ｒ２４６ ・・・（３）
ただし、式（３）において、Ｒ２４６は、次式で表される。
Ｒ２４６＝１／（１／Ｒ２＋１／Ｒ４＋１／Ｒ６）
同様に、差動増幅器１５１の反転入力端子（−）に流入しようとする電流の総和は、ほぼゼロとなることから、以下の式（４）が成立する。
（Ｖ２−Ｅ２）／Ｒ３＋（Ｅ０−Ｅ２）／Ｒ５＋（Ｖ０−Ｅ２）／Ｒ７＝０
∴Ｖ２／Ｒ３＋Ｅ０／Ｒ５＋Ｖ０／Ｒ７＝Ｅ２／Ｒ３５７ ・・・（４）
ただし、式（４）において、Ｒ３５７は、次式で表される。
Ｒ３５７＝１／（１／Ｒ３＋１／Ｒ５＋１／Ｒ７）
差動増幅器１５１において、非反転入力端子（＋）の電位Ｅ１と、反転入力端子（−）の電位Ｅ２とが、ほぼ等しくなるので、式（３）、（４）から、以下の式（５）のように出力電位Ｅ０が算出される。
Ｒ２４６×（Ｖ１／Ｒ２＋Ｖ０／Ｒ６）＝Ｒ３５７×（Ｖ２／Ｒ３＋Ｅ０／Ｒ５＋Ｖ０／Ｒ７）
∴（Ｒ２４６／Ｒ２）×Ｖ１−（Ｒ３５７／Ｒ３）×Ｖ２＋［（Ｒ２４６／Ｒ６）−（Ｒ３５７／Ｒ７）］×Ｖ０＝（Ｒ３５７／Ｒ５）×Ｅ０ ・・・・・・（５）
ここで、電流検出抵抗１２６に流れる負荷電流を外部負荷電流Ｉｍとすれば、以下の式（６）が成立する。
Ｖ２＝Ｖ１−Ｉｍ×Ｒ１ ・・・（６）
したがって、出力電圧Ｅ０は、式（５）、（６）を用いて、以下の式（７）により算出される。
Ｅ０＝Ｋｄ×Ｖ１＋Ｋｉ×Ｉｍ＋Ｋ０ ・・・（７）
ただし、式（７）において、各係数Ｋｄ、Ｋｉ、Ｋ０は、それぞれ、次式のように表される。
Ｋｄ＝（Ｒ２４６／Ｒ２−Ｒ３５７／Ｒ３）×（Ｒ５／Ｒ３５７）
＝（Ｒ２４６／Ｒ３５７）×（Ｒ５／Ｒ２）−（Ｒ５／Ｒ３）
Ｋｉ＝Ｒ１×（Ｒ３５７／Ｒ３）×（Ｒ５／Ｒ３５７）
＝Ｒ１×（Ｒ５／Ｒ３）
Ｋ０＝［（Ｒ２４６／Ｒ６）−（Ｒ３５７／Ｒ７）］×（Ｒ５／Ｒ３５７）×Ｖ０
＝［（Ｒ２４６／Ｒ３５７）×（Ｒ５／Ｒ６）−（Ｒ５／Ｒ７）］×Ｖ０
なお、Ｒ２≒Ｒ３、Ｒ４≒Ｒ５、Ｒ６≒Ｒ７であることから、Ｒ２４６≒Ｒ３５７となり、本来は、Ｋｄ≒０、Ｋ０≒０となる。
ただし、微小負荷電流状態において、差動増幅器１５１の出力電圧が負の値にならないように、一部の抵抗値は、意図的に不一致にした設計が行われている。
このように、意図的な不平衡回路を構成するときには、たとえば、分圧抵抗１５４にその誤差比率に見合った微小な抵抗値を有する抵抗を直列接続しておけばよい。
次に、並列抵抗１６３の抵抗値Ｒ１６３および直列抵抗１６１の抵抗値Ｒ１６１により分圧される監視電圧Ｅｆ（平均値）を算出する。
ここで、期間τｏｎでは、Ｖ１＝Ｖｂであり、期間τｏｆｆでは、Ｖ１＝−Ｖｄとなるので、監視電圧Ｅｆ（平均値）は、以下の式（８）により算出される。なお、Ｖｄは転流ダイオード１２７の電圧降下である。
Ｅｆ＝［∫Ｅ０ｄｔ／τ］×［Ｒ１６３／（Ｒ１６３＋Ｒ１６１）］
＝［（Ｋｄ×Ｖｂ＋Ｋｉ×Ｉｍ＋Ｋ０）×τｏｎ／τ＋（−Ｋｄ×Ｖｄ＋Ｋｉ×Ｉｍ＋Ｋ０）×τｏｆｆ／τ］×［Ｒ１６３／（Ｒ１６３＋Ｒ１６１）］
∴Ｅｆ＝Ａ×（Ｖｂ＋Ｖｄ）×γ＋Ｂ×Ｉｍ＋Ｃ ・・・・・・（８）
ただし、式（８）において、各校正定数Ａ、Ｂ、Ｃは、次式のように表される。
Ａ＝Ｋｄ×［Ｒ１６３／（Ｒ１６３＋Ｒ１６１）］
Ｂ＝Ｋｉ×［Ｒ１６３／（Ｒ１６３＋Ｒ１６１）］
Ｃ＝Ｋ０×［Ｒ１６３／（Ｒ１６３＋Ｒ１６１）］
次に、図２のフローチャートを参照しながら、図１に示したこの発明の実施の形態１による校正運転用の具体的な動作について説明する。
図２はマイクロプロセッサ１１１Ａ内の検出誤差校正手段２３８の処理ルーチンを示している。
図２において、ステップ２０２、２０３は、検出誤差校正手段２３８内の第１のデータ取得手段２０６を構成する。
同様に、ステップ２１２〜２１５は、第２のデータ取得手段２１６を構成し、ステップ２２２〜２２４は、第３のデータ取得手段２２６を構成し、ステップ２３２〜２３５は、校正係数演算手段２３６を構成する。
校正係数演算手段２３６において、ステップ２３２は電源電圧校正手段に対応し、ステップ２３４は電圧比例係数演算手段に対応し、ステップ２３５は電流比例係数演算手段に対応する。
また、ステップ２３７は転送保存手段に対応する。
一方、ステップ２０１ａは、駆動電源１０１の接続後に、外部ツール９９０によって第１の校正指令を発生する処理であり、検出誤差校正手段２３８内の判定ステップ２０１ｂに関連する。
同様に、ステップ２１１ａは、電気負荷１０７の接続を開放した後に、外部ツール９９０によって第２の校正指令を発生する処理であり、判定ステップ２１１ｂに関連する。
また、ステップ２２１ａは、電気負荷１０７の再接続後に、外部ツール９９０によって第３の校正指令を発生する処理であり、判定ステップ２２１ｂに関連する。
さらに、ステップ２３１ａは、外部ツール９９０によって第４の校正指令を発生して、演算・転送の開始を指令する処理であり、判定ステップ２３１ｂに関連する。
図２において、まず、マイクロプロセッサ１１１Ａは、校正運転を開始し（ステップ２００）、外部ツール９９０からの第１の校正指令を受信したか否かを判定する（ステップ２０１ｂ）。
ステップ２０１ｂにおいて、第１の校正指令を受信していない（すなわち、ＮＯ）と判定されれば、ステップ２０１ｂを繰り返し実行し、第１の校正指令を受信するまで待機状態を保持する。
なお、第１の校正指令を生成する際には、電流制御装置１００Ａに対して、事前に所定の駆動電源１０１が接続される（ステップ２０１ａ）。
ステップ２０１ｂにおいて、第１の校正指令を受信した（すなわち、ＹＥＳ）と判定されれば、第１のデータ取得手段２０６に移行し、帰還制御出力ＰＷＭの通電デューティγを０％に設定する（ステップ２０２）。
また、このときの監視電圧Ｅｆを第１の誤差電圧Ｅｆ０として、所定アドレスのメモリ、たとえばＲＡＭメモリ１１２内のデータレジスタＤ１０に転送する（ステップ２０３）。
次に、外部ツール９９０からの第２の校正指令を受信したか否かを判定し（ステップ２１１ｂ）、第２の校正指令を受信していない（すなわち、ＮＯ）と判定されれば、ステップ２１１ｂを繰り返し実行し、第２の校正指令を受信するまで待機状態を保持する。
なお、第２の校正指令を生成する際には、電流制御装置１００Ａに対して事前に所定の駆動電源１０１を接続した状態で、電気負荷１０７への接続回路が開放される（ステップ２１１ａ）。
ステップ２１１ｂにおいて、第２の校正指令を受信した（すなわち、ＹＥＳ）と判定されれば、第２のデータ取得手段２１６に移行し、帰還制御出力ＰＷＭの通電デューティγを１００％に設定する（ステップ２１２）。
続いて、このときの監視電圧Ｅｆの値を第２の誤差電圧Ｅｆ１として、所定アドレスのメモリ、たとえばＲＡＭメモリ１１２内のデータレジスタＤ２０に転送し（ステップ２１３）、このときの電源監視電圧Ｖｆの値をデータレジスタＤ２１に転送する（ステップ２１４）。
また、校正用のデジタル電圧計９９２ｄから外部ツール９９０を介して入力された駆動電源電圧Ｖｂの値をデータレジスタＤ２２に転送する（ステップ２１５）。
次に、外部ツール９９０からの第３の校正指令を受信したか否かを判定し（ステップ２２１ｂ）、第３の校正指令を受信していない（すなわち、ＮＯ）と判定されれば、ステップ２２１ｂを繰り返し実行し、第３の校正指令を受信するまで待機状態を保持する。
なお、第３の校正指令を生成する際には、電流制御装置１００Ａに対して事前に所定の駆動電源１０１を接続した状態で、電気負荷１０７が接続される（ステップ２２１ａ）。
ステップ２２１ｂにおいて、第３の校正指令を受信した（すなわち、ＹＥＳ）と判定されれば、第３のデータ取得手段２２６に移行し、帰還制御出力ＰＷＭの通電デューティγを１００％に設定する（ステップ２２２）。
続いて、このときの監視電圧Ｅｆの値を測定電圧Ｅｆ２として、所定アドレスのメモリ、たとえばＲＡＭメモリ１１２内のデータレジスタＤ３０に転送する（ステップ２２３）。
また、校正用のデジタル電流計９９１ｄから外部ツール９９０を介して入力された外部負荷電流Ｉｍの値をデータレジスタＤ３３に転送する（ステップ２２４）。
次に、外部ツール９９０からの第４の校正指令を受信したか否かを判定し（ステップ２３１ｂ）、第４の校正指令を受信していない（すなわち、ＮＯ）と判定されれば、ステップ２３１ｂを繰り返し実行し、第４の校正指令を受信するまで待機状態を保持する。
なお、第４の校正指令を生成する際には、ステップ２０１ａ、２１１ａ、２２１ａにより第１〜第３の校正指令の生成が完了しているか否かの確認が行われる（ステップ２３１ａ）。
ステップ２３１ｂにおいて、第４の校正指令を受信した（すなわち、ＹＥＳ）と判定されれば、校正係数演算手段２３６に移行し、ステップ２１４、２１５で転送記憶されたデータレジスタの値から、次式のように電源電圧校正係数Ｋｖを算出し、これをデータレジスタＤ４１に転送して書込む（ステップ２３２：電源電圧校正手段）。
Ｋｖ＝Ｖｂ／Ｖｆ
＝Ｄ２２／Ｄ２１→Ｄ４１
なお、電源電圧校正係数Ｋｖの値は、分圧抵抗１９１ｂおよび１９２ｂの合計抵抗値を分圧抵抗１９２ｂの抵抗値で除算して得られる逆分圧比に相当しており、設計理論値を使用しても、精度に与える影響は無視できる程度である。
続いて、ステップ２０３で転送保存された第１の誤差電圧Ｅｆ０の値を、オフセット成分ＣとしてデータレジスタＤ４２に転送して書込む（ステップ２３３）。
また、ステップ２１３、２０３、２１５で転送記憶されたデータレジスタの値から、次式のように、監視電圧Ｅｆの誤差成分の電圧比例係数Ａを算出し、これをデータレジスタＤ４３に転送して書込む（ステップ２３４：電圧比例係数演算手段）。
Ａ＝（Ｅｆ１−Ｅｆ０）／（Ｖｂ＋Ｖｄ）
＝（Ｄ２０−Ｄ１０）／（Ｄ２２＋１）→Ｄ４３
続いて、ステップ２２３、２１３、２２４で転送記憶されたデータレジスタの値から、次式のように監視電圧Ｅｆの電流比例係数Ｂを算出し、これをデータレジスタＤ４４に転送して書込む（ステップ２３５：電流比例係数演算手段）。
Ｂ＝（Ｅｆ２−Ｅｆ１）／Ｉｍ
＝（Ｄ３０−Ｄ２０）／Ｄ３３→Ｄ４４
最後に、校正係数演算手段２３６（ステップ２３２〜２３５）で算出した各校正定数Ｋｖ、Ｃ、Ａ、ＢをＥＥＰＲＯＭ１１４Ａに転送して保存し（ステップ２３７：転送保存手段）、転送確認照合（図示せず）を実行したうえで、検出誤差校正手段２３８による校正運転（図２）を終了する（ステップ２４０）。
次に、図３のフローチャートを参照しながら、図１に示したこの発明の実施の形態１によるパルス幅変調（ＰＷＭ）制御ルーチンの具体的な動作について説明する。
図３において、ステップ３０４は、推定デューティ算出手段に対応し、ステップ３０４および３０５は、マイクロプロセッサ１１１Ａ内の初期設定手段３０６を構成している。
また、ステップ３１１は、換算推定手段に対応し、ステップ３１２は、平均電圧推定手段に対応し、ステップ３２０、３２１は、それぞれ過大電流状態検出手段および過小電流状態検出手段に対応する。
さらに、ステップ３２２は、出力停止手段および異常報知手段に対応し、ステップ３２３および３２４は、開閉制御出力発生手段（帰還制御手段）３２５を構成している。
過大電流状態検出手段（ステップ３２０）および過小電流状態検出手段（ステップ３２１）は、異常判定手段を構成しており、監視電圧Ｅｆと監視平均電圧Ｖａとの相対関係が許容変動幅を超えて変動したときに、監視電圧Ｅｆの過大または過小を示す警報用の異常判定信号を生成し、ステップ３２２に移行するようになっている。
出力停止・報知手段（ステップ３２２）は、異常判定信号に応答して、帰還制御出力ＰＷＭを停止させるとともに、異常停止状態であることを警報表示する。
なお、図３においては、ステップ３２０、３２１によって過大電流状態または過小電流状態が検出されると、いずれの場合も、ステップ３２２により出力停止および異常報知が行われるようになっている。
しかし、過大電流状態であれば出力停止および異常報知を行い、一方、過小電流状態であれば、出力停止は行わずに異常報知のみを行うフローに変更することも可能である。
図３において、まず、マイクロプロセッサ１１１Ａは、実行すべき多数の制御フローの中の１つとして、帰還制御出力ＰＷＭに関する動作を開始する（ステップ３００）。
続いて、他の制御フロー（図示せず）で決定された目標負荷電流Ｉｓの値を読出し設定し（ステップ３０１）、電源監視電圧Ｖｆの現在値を読出す（ステップ３０２）。
次に、フラグ（図示せず）の動作状態を参照して、以下の制御フローの実行が運転開始後の初回動作であるか否かを判定する（ステップ３０３）。
ステップ３０３において、初回動作ではない（すなわち、ＮＯ）と判定されれば、ステップ３１０（後述する）に移行し、初回動作である（すなわち、ＹＥＳ）と判定されれば、初期設定手段３０６内の処理ステップ３０４に移行する。
ステップ３０４においては、ステップ３０１で読出し設定された目標負荷電流Ｉｓの値と、ＦＭＥＭ１１３ＡまたはＥＥＰＲＯＭ１１４Ａにあらかじめ格納されている固定定数としての規格基準抵抗値Ｒｃ（＝Ｒｍｉｎ〜Ｒｍａｘ）の値とを用いて、前述の式（２）から通電デューティの概略推定値γ０が算出される。
ただし、式（２）における駆動電源電圧Ｖｂの値は、ステップ３０２で読出した電源監視電圧Ｖｆの値と、校正定数である電源電圧校正係数Ｋｖの値とによって、次式のように算出される。
Ｖｂ＝Ｋｖ×Ｖｆ
この結果、通電デューティの概略推定値γ０は、次式で算出される。
γ０＝（Ｉｓ／Ｉｒ）×（Ｖｍｉｎ／Ｖｂ）
＝Ｉｓ×Ｒｃ／（Ｋｖ×Ｖｆ）
ただし、上式において、基準負荷電流Ｉｒ、規格基準抵抗値Ｒｃおよび駆動電源電圧Ｖｂは、電源電圧校正係数Ｋｖ、電源監視電圧Ｖｆ、最小抵抗値Ｒｍｉｎ、最大抵抗値Ｒｍａｘ、駆動電源電圧Ｖｂの最小値Ｖｍｉｎおよび最大値Ｖｍａｘを用いて、それぞれ以下のように表される。
Ｉｒ＝Ｖｍｉｎ／Ｒｃ、
Ｒｃ＝Ｒｍｉｎ〜Ｒｍａｘ、
Ｖｂ＝Ｋｖ×Ｖｆ＝Ｖｍｉｎ〜Ｖｍａｘ
続いて、ステップ３０４で算出した通電デューティの概略推定値γ０に所定倍率Ｎを乗算し、「γ０×Ｎ」の整数値分をＲＡＭメモリ１１２の特定アドレスのメモリとしてのデータレジスタＤ１に格納するとともに、「Ｎ−Ｄ１」の値をデータレジスタＤ２に格納する（ステップ３０５）。
ここで、所定倍率Ｎの値は、たとえば、Ｎ＝１０００に設定される。
次に、マイクロプロセッサ１１１Ａに入力されている監視電圧Ｅｆの値を読出し（ステップ３１０）、読出された監視電圧Ｅｆの値を、前述の式（８）に代入し、以下の式のように、推定負荷電流Ｉｍｅを換算推定する（ステップ３１１）。
Ｉｍｅ＝［Ｅｆ−Ａ×（Ｖｂ＋Ｖｄ）×γ−Ｃ］／Ｂ
（Ｖｂ＝Ｋｖ×Ｖｆ）
なお、ステップ３１１で使用される上式の通電デューティγの値は、初回動作ではステップ３０４で算出した通電デューティの概略推定値γ０が使用されるが、後述のステップ３２４で通電デューティγが補正されるので、常にその時点における最新の値となる。
また、校正定数Ａ、Ｂ、Ｃ、Ｋｖの値としては、不揮発性のデータメモリ１１４Ａに格納されているデータが読出し使用され、電源監視電圧Ｖｆの値としては、ステップ３０２で読出した値が使用される。
続いて、電気負荷１０７に印加されている監視平均電圧Ｖａを、次式により算出する（ステップ３１２：平均電圧推定手段）。
Ｖａ＝∫Ｖ２・ｄｔ／τ
＝Ｖｂ×τｏｎ／τ−Ｖｄ×τｏｆｆ／τ
＝（Ｖｂ＋Ｖｄ）×γ−Ｖｄ （Ｖｄ≒１Ｖ）
≒Ｋｖ×Ｖｆ×γ
上式において、駆動電源電圧Ｖｂの値や通電デューティγの値は、ステップ３１１で使用された値と同じである。
ただし、通電周期τは、ＯＮ期間τｏｎおよびＯＦＦ期間τｏｆｆを用いて、次式のように表される。
τ＝τｏｎ＋τｏｆｆ
続いて、ステップ３１２で算出した監視平均電圧Ｖａの値と、固定定数としてＦＭＥＭ１１３ＡまたはＥＥＰＲＯＭ１１４Ａに格納されている電気負荷１０７の最小抵抗値Ｒｍｉｎおよび最大抵抗値Ｒｍａｘの値を読出して、最大電流Ｉｍａｘおよび最小電流Ｉｍｉｎを算出する（ステップ３１３、ステップ３１４）。
なお、最大抵抗値Ｒｍａｘおよび最小抵抗値Ｒｍｉｎとは、１つの電気負荷に関して、その固体バラツキ変動分および環境温度の変化と、電気負荷自体の温度上昇とを考慮した電気抵抗の上下限値のことである。
次に、ステップ３１１で算出した推定負荷電流Ｉｍｅと、ステップ３１３で算出した最大電流Ｉｍａｘとを比較して、推定負荷電流Ｉｍｅが最大電流Ｉｍａｘよりも大きいか否かを判定する（ステップ３２０：過大電流状態検出手段）。
ステップ３２０において、Ｉｍｅ＞Ｉｍａｘ（すなわち、ＹＥＳ）と判定されれば、過大電流状態であると見なして異常報知出力処理（ステップ３２２：出力停止・報知手段）を実行して、図３の処理ルーチンを終了する（ステップ３３０）。
一方、ステップ３２０において、Ｉｍｅ≦Ｉｍａｘ（すなわち、ＮＯ）と判定されれば、過大電流状態ではないと見なし、続いて、推定負荷電流Ｉｍｅとステップ３１４で算出した最小電流Ｉｍｉｎとを比較し、推定負荷電流Ｉｍｅが最小電流Ｉｍｉｎよりも小さいか否かを判定する（ステップ３２１：過小電流状態検出手段）。
ステップ３２１において、Ｉｍｅ＜Ｉｍｉｎ（すなわち、ＹＥＳ）と判定されれば、過小電流状態であると見なして、異常報知出力処理（ステップ３２２）に移行する。
出力停止・報知手段（ステップ３２２）は、通電デューティγを決定するためのデータレジスタＤ１の値を「０」に設定して、マイクロプロセッサ１１１Ａ（帰還制御手段）から開閉素子１２１への帰還制御出力（パルス幅変調制御信号）ＰＷＭを停止させるとともに、異常報知信号ＤＳＰを生成して警報表示器１０９を作動させる。
一方、ステップ３２１において、Ｉｍｅ≧Ｉｍｉｎ（すなわち、ＮＯ）と判定されれば、過小電流状態ではないと見なして、開閉制御出力発生手段（帰還制御手段）３２５の処理に移行する。
開閉制御出力発生手段３２５において、まず、ステップ３０１で設定した目標負荷電流Ｉｓと、ステップ３１１で算出した推定負荷電流Ｉｍｅとを比較し、目標負荷電流Ｉｓと推定負荷電流Ｉｍｅとの比較偏差｜Ｉｓ−Ｉｍｅ｜が所定値（許容誤差）を超過しているか否かを判定する（ステップ３２３）。
ステップ３２３において、｜Ｉｓ−Ｉｍｅ｜≦許容誤差（すなわち、ＮＯ）と判定されれば、比較偏差が微小（許容誤差の範囲内）であると見なして、図３の処理ルーチンを終了する（ステップ３３０）。
一方、ステップ３２３において、｜Ｉｓ−Ｉｍｅ｜＞許容誤差（すなわち、ＹＥＳ）と判定されれば、比較偏差｜Ｉｓ−Ｉｍｅ｜の大小および正負に応じて、現在の通電デューティγに対して補正値Δγを増減補正して（ステップ３２４）、図３の処理ルーチンを終了する（ステップ３３０）。
具体的には、ステップ３２４において、補正値△ｙによる増減補正結果「ｙ±△ｙ」に所定倍率Ｎを乗算して、「（ｙ±△ｙ）×Ｎ」の整数値分をＲＡＭメモリ１１２の特定アドレスのメモリとしてのデータレジスタＤ１に格納するとともに、「Ｎ−Ｄ１」の値をデータレジスタＤ２に格納する。
なお、図３において、ステップ３２３で比較偏差｜Ｉｓ−Ｉｍｅ｜が微小と判定されたとき、および、ステップ３２２、３２４に続いて移行する終了ステップ３３０は、待機処理となっている。したがって、マイクロプロセッサ１１１Ａは、他の制御フローを実行した後に再度動作開始ステップ３００が活性化されると、ステップ３００〜３３０の制御フローを繰り返し実行する。
また、ステップ３２３、３２４からなる開閉制御出力発生手段３２５は、パルス幅変調制御による帰還制御出力ＰＷＭを発生する帰還制御手段となっている。
ここで、図３の制御フローの全体概要について説明する。
まず、初期設定手段３０６（ステップ３０４、３０５）は、帰還制御による適正な通電デューティγがまだ決定されていない段階で、基準負荷電流Ｉｒと目標負荷電流Ｉｓとを対比し、現在の駆動電源電圧Ｖｂにおける通電デューティの概略推定値γ０を決定する。
換算推定手段（ステップ３１１）は、測定された監視電圧Ｅｆの値と校正定数とに基づいて推定負荷電流Ｉｍｅを算出し、電流検出抵抗１２６の固体バラツキや差動増幅回路部１５０の電流検出誤差を排除した正確な負荷電流を取得する。
この結果に基づき、帰還制御手段３２５（３２３、３２４）は、目標負荷電流Ｉｓと推定負荷電流Ｉｍｅとを比較し、両者の間に許容誤差を超過するような大きな偏差が存在すれば、通電率γを増減補正して（ステップ３２４）、目標負荷電流Ｉｓと推定負荷電流Ｉｍｅとが一致するように制御することができる。
次に、過大電流状態検出手段（ステップ３２０）が過大電流状態を判定する場合について考慮すると、このような過大電流状態は、電気負荷１０７の正負の口出線間の短絡（負荷短絡）や巻線間の層間短絡、または、出力端子１０８に接続された正相配線と接地端子１０４Ｎに接続された接地線（または、車体や大地など）との地絡事故などが原因となっている。
図１の構成によれば、上記のような短絡・地絡事故に対しては、過電流検出回路１７０も動作するようになっているので、２重系の異常検出処理が実行されていることになる。
たとえば、差動増幅器１５１の出力電圧Ｅ０は、通常は０［Ｖ］〜Ｖｃｃ（たとえば、５［Ｖ］）の範囲にあるが、負荷短絡によって電流検出抵抗１２６に過電流が流れると、駆動電源電圧Ｖｂ（たとえば、１０［Ｖ］〜１６［Ｖ］）まで急増する。
この場合、過電流検出回路１７０内の比較回路１７１は、差動増幅器１５１の出力電圧Ｅ０の急増を検出して異常警報信号を生成する。
しかし、平滑回路１６０内の電圧制限ダイオード１６４により、監視電圧Ｅｆは、制御電源電圧Ｖｃｃ以上の値にならないように制限されているので、推定負荷電流Ｉｍｅが過大状態になったことを検出することはできない。
そこで、過大電流状態検出手段（ステップ３２０）は、通電デューティγが比較的小さく、最大電流Ｉｍａｘがあまり大きな値にはならない状態（Ｉｍｅ＜Ｉｍａｘ）であれば有効となり、異常報知出力（ステップ３２２）に移行するようになっている。
このように、過電流検出回路１７０と併用した補助的な２重系として、過大電流検出手段（ステップ３２０）として使用することができる。
一方、過小電流状態検出手段（ステップ３２１）が過小電流状態を判定する場合としては、電気負荷１０７や配線の断線事故の場合と、正相配線の天絡事故の場合とがあげられる。
特に、正相配線の天絡事故において、出力端子１０８と電源端子１０４Ｐとが完全短絡した場合には、電流検出抵抗１２６に流れる電流が０［Ａ］となり、目標電流と実際の電流との間に乖離が発生するので、容易に異常電流状態を検出することができる。
同様に、断線事故が発生したときにも、電流検出抵抗１２６に流れる電流が０［Ａ］になるので、容易に異常電流状態を検出することができる。
しかし、出力端子１０８から電気負荷１０７に至る正相配線の遠隔位置と、電源端子１０４Ｐから駆動電源１０１に至る電源配線の遠隔位置との間で、天絡事故が発生した場合には、配線抵抗値Ｒ０と電流検出抵抗１２６の抵抗値Ｒ１とからなる並列回路が構成されるので、電流検出抵抗１２６に流れる電流は、「Ｒ０／（Ｒ０＋Ｒ１）」の比率で減少することになる。
このような場合には、単に目標電流と実際の電流とを比較するのみでは、異常電流状態を検出することができなくなる可能性がある。
たとえば、抵抗値Ｒ０による天絡事故が発生している状態で、開閉素子１２１を完全導通させた場合、目標電流が電流検出抵抗１２６への分流電流Ｉｘ以下の値であれば、実測値が目標値と一致するような帰還制御が可能であり、目標値と実測値との間で乖離が発生することはなく、異常電流状態を検出することはできないことになる。
しかし、図３内の判定処理（ステップ３２０、３２１）においては、電気負荷１０７に印加されている現在の監視平均電圧Ｖａを推定して、電気負荷１０７の最大抵抗値Ｒｍａｘおよび最小抵抗値Ｒｍｉｎから最小電流Ｉｍｉｎおよび最大電流Ｉｍａｘを算出し、最小電流Ｉｍｉｎおよび最大電流Ｉｍａｘが電流検出抵抗１２６に流れているか否かを判定しているので、高い信頼性の判定基準に基づき、異常電流状態を高精度に判定することができる。
なお、上記ステップ３２０、３２１では、推定負荷電流Ｉｍｅを、最大負荷電流Ｉｍａｘおよび最小負荷電流Ｉｍｉｎと比較したが、電流値に対応する他のパラメータを用いてもよい。
たとえば、ステップ３１３、３１４で算出した最大負荷電流Ｉｍａｘおよび最小負荷電流Ｉｍｉｎを、差動増幅回路部１５０の出力電圧Ｅ０に換算して、最大監視電圧Ｅｍａｘおよび最小監視電圧Ｅｍｉｎに変換し、監視電圧Ｅｆを、最大監視電圧Ｅｍａｘおよび最小監視電圧Ｅｍｉｎと比較してもよい。
要は、監視電圧Ｅｆと監視平均電圧Ｖａ（推定値）との相対関係が異常に乖離していないことを判定すればよい。
次に、図４のフローチャートを参照しながら、図１に示したこの発明の実施の形態１による割込制御（定時割込）ルーチンの具体的な処理動作について説明する。
図４において、ステップ４０６は出力停止・報知手段に対応する。
また、ステップ４１０〜４１４からなる動作ステップ４１５は、出力フラグＦｏがセット（ステップ４２３）されてからリセット（ステップ４１３）されるまで実行され、この実行期間は、ステップ４２２で設定したデータレジスタＤ１の値に依存し、帰還制御出力ＰＷＭの論理レベルが「Ｈ」となっている期間に相当する。
一方、ステップ４２０〜４２４からなる動作ステップ４２５は、出力フラグＦｏがリセット（ステップ４１３）されてからセット（ステップ４２３）されるまで実行され、この実行期間は、ステップ４１２で設定したデータレジスタＤ２の値に依存し、帰還制御出力ＰＷＭの論理レベルが「Ｌ」となっている期間に相当する。
まず、マイクロプロセッサ１１１Ａは、ほぼ一定時間間隔で活性化される定時割込動作を開始（ステップ４００）して、過電流検出回路１７０による割込入力端子ＩＮＴへの入力動作をチェックし、異常報知信号の警報入力が有るか否かを判定する（ステップ４０１）。
ステップ４０１において、過電流検出回路１７０から割込入力端子ＩＮＴへの警報入力が有り（すなわち、ＹＥＳ）と判定されれば、出力停止・報知手段による異常報知処理（ステップ４０６）に移行する。
ステップ４０６においては、帰還制御出力ＰＷＭの論理を「Ｌ」に設定し、出力フラグＦｏを「０」にリセットするとともに、異常報知信号ＤＳＰを生成して警報表示器１０９を作動させる。
続いて、図４の割込ルーチンを終了し、割込開始した時点における元の制御ステップに復帰する（ステップ４０８）。
一方、ステップ４０１において、割込入力端子ＩＮＴへの警報入力が無い（すなわち、ＮＯ）と判定されれば、続いて、今回の処理がマイクロプロセッサ１１１Ａの運転開始後の初回動作であるか否かを判定する（ステップ４０２）。
ステップ４０２において、初回動作でない（すなわち、ＮＯ）と判定されれば、後述するフラグ判定処理（ステップ４０７）に移行する。
一方、初回動作である（すなわち、ＹＥＳ）と判定されれば、帰還制御出力ＰＷＭの論理レベルを「Ｌ」に設定し（ステップ４０３）、割込回数計数用の減算カウンタ（レジスタ）Ｄ０の現在値の内容を「１」に設定し（ステップ４０４）、さらに、出力フラグＦｏを「１（ＯＮ）」にセットする（ステップ４０５）。
次に、出力フラグＦｏを参照し、ステップ４０５（または、後述するステップ４２３）の処理が既に実行されたか否か、すなわち、出力フラグＦｏが「１」にセットされているか否かを判定する（ステップ４０７）。
ステップ４０７において、Ｆｏ＝１（すなわち、ＹＥＳ）と判定されれば、減算カウンタ（レジスタ）Ｄ０の現在値をデクリメント（１カウント分だけ減算）する（ステップ４１０）。
続いて、減算カウンタ（レジスタ）Ｄ０の現在値が、依然として「０」を超過しているか否かを判定し（ステップ４１１）、Ｄ０＞０（すなわち、ＹＥＳ）と判定されれば、割込復帰処理（ステップ４０８）に移行する。
また、減算カウンタ（レジスタ）Ｄ０の現在値が「０」となり、ステップ４１１において、Ｄ０≦０（すなわち、ＮＯ）と判定されれば、前述（図３参照）のステップ３０５（または、ステップ３２４）で設定したデータレジスタＤ２の値（帰還制御出力ＰＷＭのＯＦＦ幅）を、レジスタＤ０に転送する（ステップ４１２）。
続いて、ステップ４０５（または、ステップ４２３）でセットされた出力フラグＦｏを「０」にリセットし（ステップ４１３）、さらに、帰還制御出力ＰＷＭの論理レベルを「Ｌ」に設定して（ステップ４１４）、割込復帰処理（ステップ４０８）に移行する。
一方、出力フラグＦｏがリセットされていて、ステップ４０７において、Ｆｏ＝０（すなわち、ＮＯ）と判定されれば、割込回数計数用の減算カウンタ（レジスタ）Ｄ０の現在値をデクリメント（１カウント分だけ減算）する（ステップ４２０）。
続いて、レジスタＤ０の現在値が依然として「０」を超過しているか否かを判定し（ステップ４２１）、Ｄ０＞０（すなわち、ＹＥＳ）と判定されれば割込復帰処理（ステップ４０８）に移行する。
一方、ステップ４２１において、Ｄ０≦０（すなわち、ＮＯ）と判定されれば、前述のステップ３０５（または、ステップ３２４）で設定したデータレジスタＤ１の値（帰還制御出力ＰＷＭの論理レベルが「Ｈ」となっている期間：ＯＮ幅）を、レジスタＤ０に転送する（ステップ４２２）。
また、ステップ４１３でリセットされていた出力フラグＦｏを「１」にセットし（ステップ４２３）、さらに、帰還制御出力ＰＷＭの論理レベルを「Ｈ」に設定して（ステップ４２４）、割込復帰処理（ステップ４０８）に移行する。
以上の説明から明らかなように、この発明の実施の形態１による電流制御装置１００Ａ（図１参照）は、駆動電源１０１から、開閉素子１２１および電流検出抵抗１２６の順で接続された給電回路を介して電気負荷１０７に給電を行うとともに、目標負荷電流Ｉｓと電流検出抵抗１２６による検出電流（負荷電流Ｉｍ）とが一致するように開閉素子１２１のＯＮ／ＯＦＦ比率を制御するために、不揮発プログラムメモリ（ＦＭＥＭ）１１３Ａ、不揮発性のデータメモリ（ＥＥＰＲＯＭ）１１４Ａ、演算処理用のＲＡＭメモリ１１２および多チャンネルＡＤ変換器１１５を有するマイクロプロセッサ１１１Ａと、差動増幅回路部１５０とを備えている。
また、マイクロプロセッサ１１１Ａは、検出誤差校正手段２３８（図２参照）と、換算推定手段（図３内のステップ３１１）と、帰還制御手段３２５（ステップ３２３、３２４）とを構成している。
検出誤差校正手段２３８は、第１〜第３のデータ取得手段２０６、２１６、２２６と、電源電圧校正手段（ステップ２３２）を含む校正係数演算手段２３６（ステップ２３２〜２３５）と、転送保存手段（ステップ２３７）とを備えている。
差動増幅回路部１５０は、開閉素子１２１と電気負荷１０７との間に接続された電流検出抵抗１２６の両端電圧の差分電圧を差動増幅器１５１によって増幅し、電気負荷１０７に対する通電電流（負荷電流Ｉｍ）にほぼ比例した監視電圧Ｅｆを発生してマイクロプロセッサ１１１Ａに入力する。
また、検出誤差校正手段２３８は、製品の出荷調整時点で実行され、差動増幅回路部１５０による監視電圧Ｅｆの電流比例係数Ｂ、誤差成分の電圧比例係数Ａおよびオフセット成分Ｃを計測して校正定数とし、校正定数をＥＥＰＲＯＭ１１４Ａに保存する。
換算推定手段（ステップ３１１）は、監視電圧Ｅｆと上記校正定数に基づいて推定負荷電流Ｉｍｅを算出する。
帰還制御手段３２５（ステップ３２３、３２４）は、目標負荷電流Ｉｓを目標値とし且つ推定負荷電流Ｉｍｅを帰還値として、開閉素子１２１の閉路期間／開閉周期である通電デューティγを制御する。
また、少なくとも検出誤差校正手段２３８、換算推定手段３１１および帰還制御手段３２５は、ＦＭＥＭ１１３Ａに格納された制御プログラムに基づきマイクロプロセッサ１１１Ａによって実行されるようになっている。
給電回路は、転流ダイオード１２７を有し、差動増幅回路部１５０は、バイアス補正回路１５８を有する。
電流検出抵抗１２６は、電気負荷１０７と開閉素子１２１との間に接続されている。
転流ダイオード１２７は、電流検出抵抗１２６および電気負荷１０７からなる直列回路に対して並列接続され、開閉素子１２１が開路（ＯＦＦ）したときに、電気負荷１０７のインダクタンスによる持続減衰電流が還流する極性に接続されている。
差動増幅回路部１５０内のバイアス補正回路１５８は、差動増幅器１５１の第１および第２の入力に対してほぼ均等な正のバイアス電圧を印加し、開閉素子１２１が開路しているときに、転流ダイオード１２７の電圧降下によって印加される負電圧を相殺し、差動増幅器１５１に負電圧入力が印加されないようにしている。
すなわち、バイアス補正回路１５８は、電流検出抵抗１２６が接地端子１０４Ｎ側に設けられていないことに起因して発生する負電圧入力を相殺し、これにより、差動増幅器１５１や多チャンネルＡＤ変換器１１５が正負の電圧を扱う必要がないようにしている。
また、電流制御装置１００Ａは、分圧抵抗（分圧回路）１９１ｂおよび１９２ｂを含む電源電圧測定回路を備え、電源電圧測定回路は、駆動電源１０１の駆動電源電圧Ｖｂを分圧抵抗１９１ｂおよび１９２ｂで分圧して、電源監視電圧Ｖｆとしてマイクロプロセッサ１１１Ａに入力している。
なお、図１において、多チャンネルＡＤ変換器１１５は、マイクロプロセッサ１１１Ａに内蔵されているが、外付け要素として設置されてもよい。
検出誤差校正手段２３８内の第１のデータ取得手段２０６は、電流制御装置１００Ａに対して所定の駆動電源１０１の駆動電源電圧Ｖｂを印加し、第１の校正指令を入力したときに作用して、開閉素子１２１を完全開路した状態で差動増幅回路部１５０が発生する監視電圧の値を、第１の誤差電圧Ｅｆ０としてＲＡＭメモリ１１２に書込み記憶する。
第２のデータ取得手段２１６は、電気負荷１０７に対する給電回路を遮断した状態で第２の校正指令を入力したときに作用して、開閉素子１２１を完全導通させた状態で差動増幅回路部１５０が発生する監視電圧の値を第２の誤差電圧Ｅｆ１としてＲＡＭメモリ１１２に書込み記憶するとともに、外部で測定された駆動電源１０１の駆動電源電圧Ｖｂの値を取り込んでＲＡＭメモリ１１２に書込み記憶する。
第３のデータ取得手段２２６は、電気負荷１０７に対する給電回路を接続した状態で第３の校正指令を入力したときに作用して、開閉素子１２１を完全導通させた状態で差動増幅回路部１５０が発生する監視電圧の値を測定電圧Ｅｆ２としてＲＡＭメモリ１１２に書込み記憶するとともに、外部で測定された外部負荷電流Ｉｍの値を取り込んでＲＡＭメモリ１１２に書込み記憶する。
校正係数演算手段２３６（ステップ２３２〜２３５）は、開閉素子１２１の通電デューティγと、転流ダイオード１２７の電圧降下Ｖｄ（≒１［Ｖ］）とを用いて、差動増幅回路部１５０による監視電圧（平均値）Ｅｆと、駆動電源電圧Ｖｂと、外部負荷電流Ｉｍとの関係が、次式を満たすように、電流比例係数Ｂと、誤差成分の電圧比例係数Ａと、オフセット成分Ｃとを算出して記憶する。
Ｅｆ＝Ａ×（Ｖｂ＋Ｖｄ）×γ＋Ｂ×Ｉｍ＋Ｃ
ここで、オフセット成分Ｃは、第１のデータ取得手段２０６で記憶した第１の誤差電圧Ｅｆ０と一致しており、電圧比例係数Ａは、第１および第２のデータ取得手段２０６、２１６で取得したデータから、次式のように算出される。
Ａ＝（Ｅｆ１−Ｅｆ０）／（Ｖｂ＋Ｖｄ）
また、電流比例係数Ｂは、第２および第３のデータ取得手段２１６、２２６で取得したデータから、次式のように算出される。
Ｂ＝（Ｅｆ２−Ｅｆ１）／Ｉｍ
電源電圧校正手段（ステップ２３２）は、第１〜第３のデータ取得手段２０６、２１６、２２６の中で実行され、電源監視電圧ＶｆをＲＡＭメモリ１１２に書込み記憶して、電源電圧校正係数Ｋｖを次式のように算出する。
Ｋｖ＝Ｖｂ／Ｖｆ
または、電源電圧校正手段（ステップ２３２）は、駆動電源電圧Ｖｂに対する分圧比率の逆数としてあらかじめ定められた固定定数を、電源電圧校正係数Ｋｖとして適用する。
最後に、検出誤差校正手段２３８内の転送保存手段（ステップ２３７）は、校正係数演算手段２３６の演算結果である電圧比例係数Ａ、電流比例係数Ｂ、オフセット成分Ｃおよび電源電圧校正係数Ｋｖの値を、校正定数としてＥＥＰＲＯＭ１１４Ａに転送保存する。
この結果、要因別の校正定数を、手順よく効率的に算出および保存することができるので、量産製品に対する生産ラインの中で手軽な自動化設備を付加することで、容易に校正操作を行うことができる。
また、電源監視電圧Ｖｆの値から駆動電源電圧Ｖｂを正確に算出するようにしておけば、算出された駆動電源電圧Ｖｂを用いて、たとえば運転中のマイクロプロセッサ１１１Ａ内の多チャンネルＡＤ変換器１１５の変換特性を校正するなど、他の目的に利用することもできる。
また、電流制御装置１００Ａは、校正操作用の外部ツール９９０とマイクロプロセッサ１１１Ａとの間を接続するシリアル通信用インタフェース回路１１６を備えており、校正運転における校正指令、駆動電源１０１の電圧情報および負荷電流情報などが、外部ツール９９０から入力されてＲＡＭメモリ１１２に転送記憶されるようになっている。
したがって、高精度な校正用測定器による測定値を、デジタルデータとしてそのまま電流制御装置内のＲＡＭメモリ１１２に転送することができ、電流制御の信頼性を向上させることができる。
また、不揮発プログラムメモリ（ＦＭＥＭ）１１３Ａは、推定負荷電流Ｉｍｅを算出する換算推定手段（図３内のステップ３１１）と、開閉素子１２１の開閉制御出力発生手段（帰還制御手段）３２５（ステップ３２３、３２４）とを構成するためのプログラムを含み、換算推定手段（ステップ３１１）は、差動増幅回路部１５０が発生する監視電圧Ｅｆと、現在の開閉素子１２１の通電デューティγとから、次式のように推定負荷電流Ｉｍｅを算出する。
Ｉｍｅ＝［Ｅｆ−Ａ×（Ｖｂ＋Ｖｄ）×γ−Ｃ］／Ｂ
また、帰還制御手段となる開閉制御出力発生手段３２５は、目標負荷電流Ｉｓと推定負荷電流Ｉｍｅとの偏差に応動して、開閉素子１２１の通電デューティγを漸増または漸減する。
これにより、マイクロプロセッサ１１１Ａは、推定負荷電流Ｉｍｅが目標負荷電流Ｉｓと一致するように帰還制御するうえで、電流検出抵抗１２６や差動増幅回路部１５０で発生する誤差を補正しているので、安価な回路部品を使用して高精度な電流制御を実現することができる。
さらに、不揮発プログラムメモリ（ＦＭＥＭ）１１３Ａは、初期設定手段３０６（ステップ３０４、３０５）を構成するプログラムを含み、初期設定手段３０６は、最小電源電圧Ｖｍｉｎ、基準負荷電流Ｉｒ、電源監視電圧Ｖｆおよび目標負荷電流Ｉｓの関係から、開閉素子１２１の通電デューティの概略推定値γ０を、次式のように推定演算して通電開始直後の通電デューティとする。
γ０＝（Ｖｍｉｎ／Ｖｂ）×（Ｉｓ／Ｉｒ）（ただし、Ｖｂ＝Ｋｖ×Ｖｆ）
また、基準負荷電流Ｉｒは、電気負荷１０７の抵抗値変動範囲Ｒｍｉｎ〜Ｒｍａｘの範囲内で規格基準抵抗値Ｒｃを定め、次式のように算出される。
Ｉｒ＝Ｖｍｉｎ／Ｒｃ
これにより、運転開始に際して、速やかに目標負荷電流Ｉｓに到達することができる。
以上のように、電流制御装置１００Ａは、駆動電源１０１から開閉素子１２１と電流検出抵抗１２６との順で電気負荷１０７に給電するとともに、電気負荷１０７に対する目標負荷電流と電流検出抵抗１２６による検出電流とが一致する関係に開閉素子１２１のＯＮ／ＯＦＦ比率を制御するために、ＦＭＥＭ１１３Ａ、ＥＥＰＲＯＭ１１４Ａ、ＲＡＭメモリ１１２および多チャンネルＡＤ変換器１１５を有するマイクロプロセッサ１１１Ａと、駆動電源１０１から給電されて駆動電源電圧Ｖｂよりも低い値の安定化された制御電源電圧Ｖｃｃを発生してマイクロプロセッサ１１１Ａに給電する制御電源１１０と、差動増幅回路部１５０と、過電流検出回路１７０と、警報表示器（異常報知手段）１０９とを備えている。
また、マイクロプロセッサ１１１Ａは、換算推定手段（ステップ３１１）と、帰還制御手段３２５（ステップ３２３、３２４）と、出力停止手段（ステップ４０６）とを構成している。
差動増幅回路部１５０は、電流検出抵抗１２６の両端電圧の差分電圧を増幅する差動増幅器１５１を有し、電気負荷１０７に対する駆動電源電圧Ｖｂが電源電圧として印加されて動作し、電気負荷１０７に対する通電電流にほぼ比例した監視電圧Ｅｆを発生してマイクロプロセッサ１１１Ａに入力する。
換算推定手段３１１は、監視電圧Ｅｆの値から推定負荷電流Ｉｍｅを算出し、帰還制御手段３２５は、目標負荷電流Ｉｓを目標値とし且つ推定負荷電流Ｉｍｅを帰還値として開閉素子１２１の通電デューティγを制御する。
過電流検出回路１７０は、差動増幅回路部１５０によって得られた監視電圧Ｅｆの前段部電圧Ｅ０の値が制御電源電圧Ｖｃｃ以上の所定値を超過したときに、過電流判定信号を生成してマイクロプロセッサ１１１Ａに警報信号を入力するとともに、電圧制限ダイオード１６４を介して、マイクロプロセッサ１１１Ａに入力される監視電圧Ｅｆを制御電源電圧Ｖｃｃレベルに制限する。
出力停止手段４０６および警報表示器（異常報知手段）１０９は、過電流判定信号に応動して、マイクロプロセッサ１１１Ａの帰還制御出力ＰＷＭを停止させるとともに、異常停止状態であることを警報表示する。
上記構成において、開閉素子１２１および電流検出抵抗１２６は、互いに隣接接続されているので、電気負荷１０７に対する専用配線を削減することができる。
また、配線や電気負荷１０７の短絡異常に対して電流検出抵抗１２６の限流機能により焼損防止対策を容易化した上記給電回路構成において、電気負荷１０７や負荷配線の短絡事故をマイクロプロセッサ１１１Ａの外部で速やかに検出することにより、開閉素子１２１や電流検出抵抗１２６の焼損を防止することができる。
さらに、正常運転時の監視電圧Ｅｆを制御電源電圧Ｖｃｃの範囲内で十分大きな値にすることにより、制御精度が低下しないようにすることができる。
また、過電流検出回路１７０による警報信号は、マイクロプロセッサ１１１Ａの割込入力端子ＩＮＴに印加されており、過電流判定信号に即応して出力停止手段４０６が作用するので、異常発生に即応して、速やかにマイクロプロセッサ１１１Ａの帰還制御出力ＰＷＭを停止させることができる。
さらに、ＦＭＥＭ１１３Ａは、平均電圧推定手段３１２と、過大電流状態検出手段３２０および過小電流状態検出手段３２１の少なくとも一方の手段と、出力停止手段３２２と、異常報知手段とを構成するプログラムを含み、平均電圧推定手段３１２は、開閉素子１２１の通電デューティγと駆動電源電圧Ｖｂとの積を監視平均電圧Ｖａ（推定値）として算出する。
過大電流状態検出手段３２０は、監視電圧Ｅｆと監視平均電圧Ｖａとの相対関係が許容変動幅を超えて変動し、監視電圧Ｅｆの過大状態を示すときに異常判定を行い、過小電流状態検出手段３２１は、監視電圧Ｅｆと監視平均電圧Ｖａとの相対関係が許容変動幅を超えて変動し、監視電圧Ｅｆの過小状態を示すときに異常判定を行う。
出力停止手段３２２および警報表示器（異常報知手段）１０９は、過大電流状態検出手段３２０または過小電流状態検出手段３２１による異常発生に応動して、マイクロプロセッサ１１１Ａの帰還制御出力ＰＷＭを停止させるとともに異常停止状態であることを警報表示する。
以上のように、開閉素子１２１と電流検出抵抗１２６とが隣接接続されていることから、電気負荷１０７に対する専用配線が削減され、しかも電流検出抵抗１２６の限流機能により短絡異常時の焼損防止対策を容易化した給電回路構成において、過小電流状態検出手段３２１を用いることにより、電気負荷１０７の断線、負荷配線の天絡または断線を正確に検出して、異常状態を警報報知することができる。
また、通電デューティγが比較的小さい状態においては、過大電流状態検出手段３２０を用いることにより、電気負荷１０７の短絡や配線の地絡事故に対する過大電流状態を検出することができ、過電流検出回路１７０に対するバックアップ機能を実現することができる。
実施の形態２．
なお、上記実施の形態１（図１参照）では、過電流検出回路１７０による警報信号を割込入力端子ＩＮＴに印加したが、図５のように、警報信号に応動する異常発生記憶回路１８１を介して即時に開閉素子１２１を不導通にするとともに、マイクロプロセッサ１１１Ｂの入力端子ＤＥＭに警報用の異常判定信号を印加してもよい。
以下、図面を参照しながら、この発明の実施の形態２について、図１との相違点を中心にして説明する。
図５はこの発明の実施の形態２に係る電気負荷の電流制御装置の全体構成を示す回路ブロック図であり、前述（図１）と同様の構成については、前述と同一符号を付して、または符号の後に「Ｂ」を付して詳述を省略する。
図５において、電流制御装置１００Ｂは、前述と同様に、制御電源１１０から給電されるマイクロプロセッサ１１１Ｂを中心として、開閉回路部１２０、差動増幅回路部１５０、平滑回路１６０、過電流検出回路１７０などによって構成されており、密閉筐体（図示せず）に収納されている。
この場合、前述（図１参照）のデジタル電流計９９１ｄおよびデジタル電圧計９９２ｄに代えて、校正用のアナログ電流計９９１ａおよびアナログ電圧計９９２ａが設けられている。
また、電流制御装置１００Ｂに接続される外部機器は、外部ツール９９０が省略されている点を除けば、前述（図１参照）と同様である。
すなわち、電流制御装置１００Ｂには、電源端子１０４Ｐ、接地端子１０４Ｎ、出力端子１０８が設けられており、また、外部機器として、駆動電源１０１、ヒューズ１０２、電源スイッチ１０３、スイッチ入力群１０５ｄ、アナログ入力群１０５ａ、電気負荷群１０６、電気負荷１０７および警報表示器（異常報知手段）１０９が接続されている。
電流制御装置１００Ｂ内において、制御電源１１０から制御電源電圧Ｖｃｃが給電されるマイクロプロセッサ１１１Ｂは、前述と同様に、演算処理用のＲＡＭメモリ１１２と、ＦＭＥＭ１１３Ｂと、ＥＥＰＲＯＭ１１４Ｂと、多チャンネルＡＤ変換器１１５とにより協働するように構成されている。
この場合、マイクロプロセッサ１１１Ｂは、処理プログラムの一部が変更されており、不揮発プログラムメモリ（ＦＭＥＭ）１１３Ｂおよび不揮発性のデータメモリ（ＥＥＰＲＯＭ）１１４Ｂの内容が変更されている。前述のＳＩＦ１１６は、ここでは省略されている。
また、マイクロプロセッサ１１１Ｂは、前述の割込入力端子ＩＮＴに代えて、入力端子ＤＥＭを備えている。
なお、製品出荷前の校正運転に際しては、スイッチ入力群１０５ｄの中の所定番号の入力スイッチから、マイクロプロセッサ１１１Ｂに対して、デジタル入力ポートＤＩＮを介して校正指令が供給される。
これにより、電気負荷１０７に直列接続された校正用のアナログ電流計９９１ａの出力信号（外部負荷電流Ｉｍ）と、駆動電源１０１に接続された校正用のアナログ電圧計９９２ａの出力信号（電源端子１０４Ｐに印加される駆動電源電圧Ｖｂ）とは、アナログ入力群１０５ａの中の所定番号の入力端子からマイクロプロセッサ１１１Ｂに供給され、ＲＡＭメモリ１１２に転送されるようになっている。
また、電流制御装置１００Ｂは、追加構成として、セット入力Ｓおよびリセット入力Ｒを有するフリップフロップ回路からなる異常発生記憶回路１８１と、リセット入力Ｒに接続された初期化コンデンサ１８２と、セット出力に接続された駆動抵抗１８３と、駆動抵抗１２８と開閉回路部１２０との接続点にコレクタ端子が接続されたエミッタ接地のトランジスタ１８４と、駆動抵抗１８３とトランジスタ１８４のベース端子との接続点とグランドとの間に接続された安定抵抗１８５とを備えている。
また、電流制御装置１００Ｂは、出力端子１０８とグランドとの間に挿入された分圧抵抗１９１ａ、１９２ａと、分圧抵抗１９１ａ、１９２ａの検出電圧を測定平均電圧Ｅａ（監視平均電圧Ｖａに対応）として抽出するための直列抵抗１９３および平滑用コンデンサ１９４とを備えている。
分圧抵抗１９１ａ、１９２ａ、直列抵抗１９３および平滑用コンデンサ１９４は、平均電圧測定回路を構成している。
さらに、電流制御装置１００Ｂは、平滑回路１６０とグランドとの間に直列に挿入されて監視電圧Ｅｆを分圧する分圧抵抗１９５ａ、１９５ｂ、１９５ｃと、分圧抵抗１９５ａ、１９５ｂ、１９５ｃによる各分圧電圧と測定平均電圧Ｅａとを比較する比較回路１９６、１９７と、比較回路１９６、１９７の出力信号と過電流検出回路１７０の出力信号との論理積をとるナンド回路（論理積否定出力素子）１９８とを備えている。
比較回路１９６、１９７は、異常電流状態検出回路（異常判定手段）１９０を構成しており、一方の比較回路１９６は、過大電流状態検出回路を構成し、他方の比較回路１９７は、過小電流状態検出回路を構成している。
また、論理積否定出力素子１９８の出力信号は、マイクロプロセッサ１１１Ｂの入力端子ＤＥＭに入力されるとともに、異常発生記憶回路１８１のセット入力Ｓにも入力されている。
また、図５においては、異常電流状態検出回路１９０として、比較回路１９６、１９７（過大電流状態検出回路、過小電流状態検出回路）の両方を含む場合を示しているが、異常電流状態検出回路１９０は、比較回路１９６、１９７の少なくとも一方を含んでいればよい。
たとえば、マイクロプロセッサ１１１Ｂは、少なくとも、比較回路１９６により過大電流状態が判定された場合の異常判定信号（過大電流状態判定信号）に応答して、後述する出力停止・報知手段（図６内のステップ６２２）を有効化するようになっている。
一方、差動増幅器１５１の出力電圧Ｅ０は、前述と同様に、マイクロプロセッサ１１１Ｂに入力される監視電圧Ｅｆの前段部電圧となっており、図１に参照されるように、平滑回路１６０内の直列抵抗１６１および並列抵抗１６３で前段部電圧Ｅ０を分圧した電圧が監視電圧Ｅｆとなる。
また、図１に参照されるように、過電流検出回路１７０内において、入力抵抗１７３および分圧抵抗１７４による前段部電圧Ｅ０の分圧電圧Ｅｃが比較回路１７１の反転入力に印加される。過電流検出回路１７０内の比較回路１７１は、差動増幅器１５１と同様に、駆動電源電圧Ｖｂにより動作し、その非反転入力は、制御電源電圧Ｖｃｃの電源ラインに接続されている。
さらに、前述のように、前段部電圧Ｅ０は、通常は電気負荷１０７に流れる負荷電流の大きさによって、０［Ｖ］〜Ｖｃｃ（Ｖｃｃ＝５［Ｖ］）の間で変化するが、短絡事故などの異常発生時には、Ｖｂ（＝１０［Ｖ］〜１６［Ｖ］）まで上昇するので、論理積否定出力素子１９８の入力端子に印加される電圧を制御電源電圧Ｖｃｃ以下に制限するために、過電流検出回路１７０内には、電圧制限ダイオード１７５（図１参照）が接続されている。
ただし、過電流検出回路１７０内の比較回路１７１（図１参照）の電源電圧として制御電源電圧Ｖｃｃを使用し、且つ、比較回路１７１の非反転入力端子の電圧を制御電源電圧Ｖｃｃよりも若干低い電圧（たとえば、ＤＣ４［Ｖ］程度）に設定すれば、電圧制限ダイオード１７５を省略することができる。
図５において、過電流検出回路１７０の出力端子は、論理積否定出力素子１９８の第１の入力端子に接続されている。
分圧抵抗１９５ａ、１９５ｂ、１９５ｃは、互いに直列接続されて、監視電圧Ｅｆを第１および第２の電圧に分圧しており、分圧抵抗１９５ａと分圧抵抗１９５ｂとの接続点での第１の分圧電圧と、分圧抵抗１９５ｂと分圧抵抗１９５ｃとの接続点での第２の分圧電圧との大小関係は、第１の分圧電圧＞第２の分圧電圧となっている。
過大電流状態検出回路を構成する比較回路１９６において、非反転入力端子（＋）には、測定平均電圧Ｅａが印加され、反転入力端子（−）には、監視電圧Ｅｆの第２の分圧電圧が印加され、出力端子は、論理積否定出力素子１９８の第３の入力端子に接続されている。
また、過小電流状態検出回路を構成する比較回路１９７において、反転入力端子（−）には、測定平均電圧Ｅａが印加され、非反転入力端子（＋）には、監視電圧Ｅｆの第１の分圧電圧（＞第２の分圧電圧）が印加され、出力端子は、論理積否定出力素子１９８の第２の入力端子に接続されている。
一方、異常発生記憶回路１８１に接続された初期化コンデンサ１８２は、電源投入時に異常発生記憶回路１８１をリセットしておくように、リセット入力Ｒと制御電源１１０の出力端子（制御電源電圧Ｖｃｃ）との間に接続されている。
論理積否定出力素子１９８の出力信号は、マイクロプロセッサ１１１Ｂの入力端子ＤＥＭに警報用の異常判定信号として印加されるとともに、異常発生記憶回路１８１のセット入力Ｓに印加されている。
これにより、論理積否定出力素子１９８は、３つの入力信号のうちの少なくとも１つが論理レベル「Ｌ」になると、論理レベル「Ｈ」の出力信号を生成し、マイクロプロセッサ１１１Ｂに対して警報入力を行うとともに、異常発生記憶回路１８１をセットするようになっている。
異常発生記憶回路１８１からのセット出力信号は、駆動抵抗１８３を介してトランジスタ１８４のベース端子に印加される。
安定抵抗１８５は、グランドを介して、トランジスタ１８４のベース端子とエミッタ端子との間に接続されている。
開閉回路部１２０は、マイクロプロセッサ１１１Ｂから駆動抵抗１２８を介して入力される帰還制御出力ＰＷＭにより通電制御される。
トランジスタ１８４のコレクタ端子（出力端子）は、開閉回路部１２０内のトランジスタ１２３（図１参照）のベース端子とエミッタ端子との間に接続されている。
これにより、異常発生記憶回路１８１が論理積否定出力素子１９８の出力信号により異常状態を記憶したときには、トランジスタ１８４が導通することによって、開閉回路部１２０内のトランジスタ１２３および開閉素子１２１（図１参照）が不導通になるよう構成されている。
上記の通り、この発明の実施の形態２に係る電流制御装置１００Ｂの電流制御部は、マイクロプロセッサ１１１Ｂと、制御電源１１０と、差動増幅回路部１５０と、換算推定手段と、帰還制御手段と、過電流検出回路１７０と、電圧制限ダイオード１６４（図１参照）と、出力停止手段と、異常報知手段（警報表示器１０９）とを有する。
また、マイクロプロセッサ１１１Ｂは、ＦＭＥＭ１１３Ｂと、不揮発データメモリ１１４Ｂと、ＲＡＭメモリ１１２と、多チャンネルＡＤ変換器１１５とを含む。
換算推定手段、帰還制御手段、出力停止手段および異常報知手段は、前述と同様に動作する。
過電流検出回路１７０は、マイクロプロセッサ１１１Ｂの入力端子ＤＥＭに接続された警報信号入力回路および異常発生記憶回路１８１を含む。
異常発生記憶回路１８１は、過電流判定信号によりセットされて開閉素子１２１の導通を停止させるとともに、電源投入時にリセットされる。
また、電流制御部は、平均電圧測定回路（分圧抵抗１９１ａ、１９２ａ、直列抵抗１９３および平滑用コンデンサ１９４）と、異常判定手段（異常電流状態検出回路１９０）とを有する。
平均電圧測定回路は、電気負荷１０７への印加電圧を分圧および平滑して、電気負荷１０７に対する平均印加電圧に比例した測定平均電圧Ｅａを生成する。
異常判定手段は、監視電圧Ｅｆと測定平均電圧Ｅａとの相対関係が許容変動幅を超えて変動したときに異常判定信号を生成する。
また、出力停止手段および異常報知手段は、異常判定信号に応答して、帰還制御手段から開閉素子１２１への帰還制御出力ＰＷＭを停止させるとともに、異常停止状態であることを警報表示する。
また、異常判定手段１９０は、過大電流状態検出回路（比較回路１９６）および過小電流状態検出回路（比較回路１９７）の少なくとも一方を含む。
過大電流状態検出回路は、過大判定用の比較回路１９６からなり、監視電圧Ｅｆと測定平均電圧Ｅａとの相対関係が許容変動幅を超えて変動して監視電圧Ｅｆの過大を示すときに、警報信号となる異常判定信号をマイクロプロセッサ１１１Ｂに供給する。
過小電流状態検出回路は、過小判定用の比較回路１９７からなり、監視電圧Ｅｆと測定平均電圧Ｅａとの相対関係が許容変動幅を超えて変動して監視電圧Ｅｆの過小を示すときに、警報信号となる異常判定信号をマイクロプロセッサ１１１Ｂに供給する。
出力停止手段および異常報知手段は、過大電流状態検出回路または過小電流状態検出回路からの警報信号に応答して、帰還制御出力ＰＷＭを停止させるとともに、異常停止状態であることを警報表示する。
また、過大電流状態検出回路（比較回路１９６）または過小電流状態検出回路（比較回路１９７）は、マイクロプロセッサ１１１Ｂの入力端子に接続された警報信号入力回路および異常発生記憶回路１８１を含む。
異常発生記憶回路１８１は、警報信号によりセットされて開閉素子１２１の導通を停止させるとともに、電源投入時にリセットされる。
次に、図６のフローチャートを参照しながら、図５に示したこの発明の実施の形態２によるＰＷＭ制御ルーチンの具体的な処理動作について説明する。
なお、マイクロプロセッサ１１１Ｂにより構成される検出誤差校正処理は、前述（図２参照）と同じ要領で実行されるが、校正指令、および、アナログ電圧計９９２ａやアナログ電流計９９１ａからの測定信号は、スイッチ入力群１０５ｄおよびアナログ入力群１０５ａの一部の入力信号として、マイクロプロセッサ１１１Ｂに供給されるようになっている。
図６において、ステップ６００〜６１１、６２２〜６３０の各処理は、それぞれ、前述（図３参照）のステップ３００〜３１１、３２２〜３３０と同じである。
また、ステップ６０４および６０５は、初期設定手段６０６を構成しており、ステップ６２３および６２４からなる開閉制御出力発生手段６２５は、パルス幅変調制御による帰還制御出力ＰＷＭを生成するための還制御手段を構成している。
この場合、ＰＷＭ制御を開始し（ステップ６００）、目標負荷電流Ｉｓの設定処理（ステップ６０１）、電源監視電圧Ｖｆの読取り処理（ステップ６０２）および初回動作判定処理（ステップ６０３）を実行した後、初期設定手段６０６（ステップ６０４、６０５）、監視電圧Ｅｆの読取り処理（ステップ６１０）および換算推定手段（ステップ６１１）の各処理が終了すると、入力端子ＤＥＭに対して警報信号が有る（印加されている）か否かを判定する（ステップ６２１）。
ステップ６２１において、入力端子ＤＥＭに警報信号が印加されている（すなわち、ＹＥＳ）と判定されれば、異常報知出力処理（ステップ６２２）に移行し、警報入力が印加されていない（すなわち、ＮＯ）と判定されれば、開閉制御出力発生手段（帰還制御手段）６２５の偏差判定処理（ステップ６２３）に移行する。
ステップ６２２においては、データレジスタＤ１の内容を「０」にするとともに、異常報知信号ＤＳＰを生成して警報表示器（異常報知手段）１０９を作動させる。
ステップ６２３においては、ステップ６０１で設定した目標負荷電流Ｉｓと、ステップ６１１で算出した推定負荷電流Ｉｍｅとの大小比較判定を行い、比較偏差｜Ｉｓ−Ｉｍｅ｜が所定値（許容誤差）を超過している場合には、ステップ６２４に移行し、比較偏差が微小（｜Ｉｓ−Ｉｍｅ｜≦許容誤差）であれば、動作終了ステップ６３０に移行する。
ステップ６２４においては、比較偏差｜Ｉｓ−Ｉｍｅ｜の大小および正負に応じて、現在の通電デューティγに対して補正値Δγを増減補正し、補正結果に所定倍率Ｎ（たとえば、Ｎ＝１０００）を乗算した値の整数値分を、ＲＡＭメモリ１１２の特定アドレスのメモリとしてデータレジスタＤ１に格納する。また、「Ｎ−Ｄ１」の値は、データレジスタＤ２に格納される。
ステップ６２３の判定結果が比較偏差の微小状態（すなわち、ＮＯ）を示す場合、またはステップ６２２、６２４に続いて実行される動作終了ステップ６３０は待機処理であり、図６の制御フローは、マイクロプロセッサ１１１Ｂが他の制御フローを実行した後に、再度動作開始ステップ６００が活性化される毎に繰り返し実行される。
なお、ステップ６０５、６２４によりデータレジスタＤ１、Ｄ２が設定されると、図４と同様に帰還制御出力ＰＷＭが生成されるが、図５のマイクロプロセッサ１１１Ｂは、割込入力端子ＩＮＴ（図１参照）が使用されていないので、前述（図４参照）のステップ４０１および４０６は、除外されたものとして動作する。
ここで、図５内の過電流検出回路１７０は、前述と同様に動作するが、過電流異常が発生したときに、マイクロプロセッサ１１１Ｂの割込入力端子ＩＮＴ（図示せず）に警報入力する代わりに、異常発生記憶回路１８１を介して即時に開閉素子１２１を不導通にするようになっている。
また、異常状態を示す過電流検出回路１７０からの警報信号は、ナンド回路１９８を介してマイクロプロセッサ１１１Ｂの入力端子ＤＥＭに印加され、帰還制御出力ＰＷＭの停止処理と同時に、警報表示器１０９を駆動して異常報知するようになっている。
図５において、過大電流状態検出回路を構成する比較回路１９６は、図３内のステップ３２０に対応し、過小電流状態検出回路を構成する比較回路１９７は、図３内のステップ３２１に対応する。
ただし、前述の実施の形態１では、各ステップ３２０、３２１の動作がマイクロプロセッサ１１１Ｂのソフトウエアに依存しているのに対し、この発明の実施の形態２では、各比較回路１９６、１９７の動作がハードウエアに依存している。
すなわち、比較回路１９６、１９７は、過大電流状態や過小電流状態を検出すると、論理積否定出力素子１９８および異常発生記憶回路１８１を介して開閉素子１２１を不導通にするとともに、入力端子ＤＥＭを介してマイクロプロセッサ１１１Ｂに異常判定信号を入力し、帰還制御出力ＰＷＭの停止処理と警報表示器１０９の駆動による異常報知処理を実行するようになっている。
なお、電流検出抵抗１２６の抵抗値および差動増幅回路部１５０の増幅率は、負荷電流として基準負荷電流Ｉｒが流れたときに、監視電圧Ｅｆの値が制御電源電圧Ｖｃｃ（＝５［Ｖ］）とほぼ一致するように設計されている。
これに対し、測定平均電圧Ｅａは、開閉素子１２１が完全導通して、駆動電源電圧Ｖｂが最大値Ｖｍａｘ（＝１６［Ｖ］）となったときに、制御電源電圧Ｖｃｃ（＝５［Ｖ］）とほぼ一致するように設計されている。
基準負荷電流Ｉｒは、駆動電源電圧Ｖｂが最小値Ｖｍｉｎ（＝１０［Ｖ］）であるときの電流値であるから、通常運転状態における測定平均電圧Ｅａは、５×（１０／１６）＝３．１５［Ｖ］のレベル以下の値となる。
したがって、測定平均電圧Ｅａは、推定負荷電流Ｉｍｅが０［Ｖ］〜基準負荷電流Ｉｒの範囲で変化すると、０［Ｖ］〜３．１５［Ｖ］の範囲で変化することになる。
これに対して、監視電圧Ｅｆは、推定負荷電流Ｉｍｅが０［Ｖ］〜基準負荷電流Ｉｒの範囲で変化すると、０［Ｖ］〜５［Ｖ］に変化する。
したがって、分圧抵抗１９５ａ、１９５ｂ、１９５ｃによる第１の分圧電圧は、たとえば０［Ｖ］〜３．８［Ｖ］に設定され、第２の分圧電圧は、たとえば０［Ｖ］〜２．５［Ｖ］に設定され、通常は、比較回路１９６、１９７の各出力は、論理レベル「Ｈ」となっている。
しかし、異常発生によって監視電圧Ｅｆと測定平均電圧Ｅａとの相対関係が許容変動幅を超えて変化すると、比較回路１９６または１９７の出力が論理レベル「Ｌ」となるので、異常状態を確実に検出することができる。
特に、図５の回路構成において、電気負荷１０７の短絡事故や正相配線の地絡事故が発生した場合には、分圧抵抗１９１ａ、１９２ａから得られる測定平均電圧Ｅａが急減するので、たとえ監視電圧Ｅｆが電圧制限ダイオード１６４によって制限されていても、比較回路１９６の出力が論理レベル「Ｌ」となり、過大電流状態を検出することができる。
以上のように、この発明の実施の形態２による電流制御装置１００Ｂは、ＦＭＥＭ１１３Ｂと、ＥＥＰＲＯＭ１１４Ｂと、ＲＡＭメモリ１１２と、多チャンネルＡＤ変換器１１５とを有するマイクロプロセッサ１１１Ｂと、駆動電源電圧Ｖｂよりも低く安定化された制御電源電圧Ｖｃｃをマイクロプロセッサ１１１Ｂに供給する制御電源１１０と、差動増幅回路部１５０と、過電流検出回路１７０と、異常報知手段１０９とを備え、マイクロプロセッサ１１１Ｂは、換算推定手段（図６内のステップ６１１）と、出力停止手段（ステップ６２２）と、帰還制御手段６２５（ステップ６２３、６２４）とを構成している。
差動増幅回路部１５０は、差動増幅器１５１を有し、駆動電源電圧Ｖｂの印加により動作して、開閉素子１２１と電気負荷１０７との間に接続された電流検出抵抗１２６の両端電圧の差分電圧を増幅し、電気負荷１０７に対する通電電流にほぼ比例した監視電圧Ｅｆをマイクロプロセッサ１１１Ｂに入力する。
換算推定手段（ステップ６１１）は、監視電圧Ｅｆの値から推定負荷電流Ｉｍｅを算出し、帰還制御手段６２５（ステップ６２３、６２４）は、目標負荷電流Ｉｓを目標値とし且つ推定負荷電流Ｉｍｅを帰還値として、開閉素子１２１の通電デューティγを制御する。
過電流検出回路１７０は、差動増幅回路部１５０から出力された前段部電圧Ｅ０の値が制御電源電圧Ｖｃｃ以上の所定値を超過したときに、過電流判定信号を生成してマイクロプロセッサ１１１Ｂの入力端子ＤＥＭに警報信号を印加する。
また、平滑回路１６０内の電圧制限ダイオード１６４（図１参照）は、マイクロプロセッサ１１１Ｂに入力される監視電圧Ｅｆを制御電源電圧Ｖｃｃレベルに制限する。
マイクロプロセッサ１１１Ｂ内の出力停止手段（ステップ６２２）は、過電流判定信号に応動して、帰還制御手段から開閉回路部１２０（開閉素子１２１）への帰還制御出力ＰＷＭを停止させる。
また、警報表示器（異常報知手段）１０９は、過電流判定信号に応動して、異常停止状態であることを警報表示する。
また、開閉素子１２１と電流検出抵抗１２６とが隣接接続されているので、電気負荷１０７に対する専用配線を削減し、且つ電流検出抵抗１２６の限流機能により短絡異常時の焼損防止対策を容易化した給電回路構成において、電気負荷１０７や負荷配線の短絡事故をマイクロプロセッサ１１１Ｂの外部で速やかに検出して、開閉素子１２１や電流検出抵抗１２６の焼損を防止するとともに、正常運転時の監視電圧Ｅｆを制御電源電圧Ｖｃｃの範囲内で十分大きな値にして制御精度を確保することができる。
さらに、電流検出回路１００Ｂは、マイクロプロセッサ１１１Ｂの入力端子ＤＥＭに接続される警報信号入力回路に加えて、異常発生記憶回路１８１を備え、異常発生記憶回路１８１は、過電流判定信号に応答してセットされて開閉素子１２１の導通を停止させるとともに、電源投入時にリセットされる。
したがって、異常発生に即応して、マイクロプロセッサ１１１Ｂに依存せずに、速やかに開閉素子１２１を開路（ＯＦＦ）させることができる。
同時に、入力端子ＤＥＭへの警報信号の供給により、マイクロプロセッサ１１１Ｂ内の帰還制御手段は、開閉素子１２１に対する帰還制御出力（駆動制御信号）ＰＷＭを停止させるので、２重の安全回路構成を実現することができる。
以上のように、この発明の実施の形態２による電流制御装置１００Ｂ（図５参照）は、ＦＭＥＭ１１３Ｂ、ＥＥＰＲＯＭ１１４Ｂ、ＲＡＭメモリ１１２および多チャンネルＡＤ変換器１１５を有するマイクロプロセッサ１１１Ｂと、開閉素子１２１（図１参照）を有する開閉回路部１２０と、差動増幅回路部１５０と、平滑回路１６０と、過電流検出回路１７０と、分圧抵抗１９１ａおよび１９２ａを含む平均電圧測定回路と、比較回路（異常判定手段）１９６、１９７と、警報表示器（異常報知手段）１０９とを備え、マイクロプロセッサ１１１Ｂは、換算推定手段（ステップ６１１）と、出力停止手段（ステップ６２２）と、帰還制御手段６２５（ステップ６２３、６２４）とを構成している。
差動増幅回路部１５０は、電気負荷１０７に対する通電電流にほぼ比例した監視電圧Ｅｆを生成してマイクロプロセッサ１１１Ｂに入力する。
換算推定手段（ステップ６１１）は、監視電圧Ｅｆの値から推定負荷電流Ｉｍｅを算出する。
帰還制御手段（開閉制御出力発生手段）６２５は、目標負荷電流Ｉｓを目標値とし且つ推定負荷電流Ｉｍｅを帰還値として、開閉素子１２１の通電デューティγを制御する。
平均電圧測定回路を構成する分圧抵抗１９１ａ、１９２ａおよび平滑用コンデンサ１９４は、電気負荷１０７への印加電圧を分圧および平滑して、電気負荷１０７に対する平均印加電圧に比例した測定平均電圧Ｅａを生成する。
異常判定手段を構成する比較回路１９６、１９７は、監視電圧Ｅｆと測定平均電圧Ｅａとの相対関係が許容変動幅を超えて変動したときに異常判定を行う。
出力停止手段（ステップ６２２）および警報表示器（異常報知手段）１０９は、比較回路１９６、１９７による異常判定に応動して、マイクロプロセッサ１１１Ｂ（帰還制御手段）から開閉素子１２１（図１参照）への帰還制御出力ＰＷＭを停止させるとともに、異常停止状態であることを警報表示する。
また、上記のように、開閉素子１２１と電流検出抵抗１２６とが隣接接続されているので、電気負荷１０７に対する専用配線を削減することができるうえ、図５の給電回路構成において、電気負荷１０７や負荷配線の異常を正確に検出して安全性を向上させることができる。
なお、比較回路（異常判定手段）１９６、１９７は、過大電流状態検出回路１９６または過小電流状態検出回路１９７の少なくとも一方の回路を備えていればよい。
比較回路（過大電流状態検出回路）１９６は、監視電圧Ｅｆと測定平均電圧Ｅａとの相対関係が許容変動幅を超えて変動し、監視電圧Ｅｆの過大状態を示す場合に異常判定を行い、マイクロプロセッサ１１１Ｂに対して警報信号を供給する。
比較回路（過小電流状態検出回路）１９７は、監視電圧Ｅｆと測定平均電圧Ｅａとの相対関係が許容変動幅を超えて変動し、監視電圧Ｅｆの過小状態を示す場合に異常判定を行い、マイクロプロセッサ１１１Ｂに対して警報信号を供給する。
出力停止手段（ステップ６２２）および警報表示器（異常報知手段）１０９は、比較回路１９６または１９７から入力端子ＤＥＭへの警報信号に応動して、マイクロプロセッサ１１１Ｂ内の帰還制御手段から開閉素子１２１への帰還制御出力ＰＷＭを停止させるとともに、異常停止状態であることを警報表示する。
以上のように、この発明の実施の形態２によれば、開閉素子１２１と電流検出抵抗１２６とが隣接接続されているので、電気負荷１０７に対する専用配線を削減することができる。
しかも、配線や電気負荷１０７の短絡異常に対して電流検出抵抗１２６の限流機能により焼損防止対策を容易化した給電回路構成において、比較回路（過小電流状態検出回路）１９７により電気負荷１０７の断線や負荷配線の天絡および断線をマイクロプロセッサ１１１Ｂの外部で検出することにより、マイクロプロセッサ１１１Ｂの負担を軽減して異常状態を警報報知することができる。
同様に、比較回路（過大電流状態検出回路）１９６により、電気負荷１０７の短絡や負荷配線の地絡をマイクロプロセッサ１１１Ｂの外部で検出することにより、マイクロプロセッサ１１１Ｂの負担を軽減して、開閉素子１２１や電流検出抵抗１２６の焼損を防止し且つ異常状態を警報報知することができる。
また、比較回路１９６、１９７には、マイクロプロセッサ１１１Ｂの入力端子ＤＥＭに接続されたナンド回路（警報信号入力回路）１９８に加えて、異常発生記憶回路１８１が設けられており、異常発生記憶回路１８１は、入力端子ＤＥＭへの警報信号に応動してセットされて開閉素子１２１の導通を停止させるとともに、電源投入時にリセットされるので、マイクロプロセッサ１１１Ｂに依存せずに、異常発生に即応して速やかに開閉素子１２１を開路することができる。
また、警報信号はマイクロプロセッサ１１１Ｂの入力端子ＤＥＭにも印加され、マイクロプロセッサ１１１Ｂは、開閉素子１２１に対する駆動制御出力ＰＷＭを停止させるので、２重の安全機能を実現することができる。
実施の形態３．
なお、上記実施の形態２（図５参照）では、電源電圧測定回路（分圧抵抗１９１ｂ、１９２ｂ）から検出される電源監視電圧Ｖｆをマイクロプロセッサ１１１Ｂに入力したが、図７のように、測定平均電圧Ｅａを監視平均電圧Ｖａとしてマイクロプロセッサ１１１Ｃに入力してもよい。
図７はこの発明の実施の形態３に係る電気負荷の電流制御装置の全体構成を示す回路ブロック図であり、前述（図５参照）と同様のものについては、前述と同一符号を付して、または符号の後に「Ｃ」を付して詳述を省略する。
図７において、電流制御装置１００Ｃは、前述と同様に、制御電源１１０から給電されるマイクロプロセッサ１１１Ｃを中心として、開閉回路部１２０、差動増幅回路部１５０および平滑回路１６０などにより構成され、密閉筐体（図示せず）に収納されている。
また、電流制御装置１００Ｃには、前述と同様に、電源端子１０４Ｐ、接地端子１０４Ｎ、出力端子１０８が設けられており、また、外部機器として、駆動電源１０１、ヒューズ１０２、電源スイッチ１０３、スイッチ入力群１０５ｄ、アナログ入力群１０５ａ、電気負荷群１０６、電気負荷１０７および警報表示器（異常報知手段）１０９などが接続されている。
また、製品出荷前の校正運転に際しては、スイッチ入力群１０５ｄの中の所定番号の入力端子から校正指令が供給され、電気負荷１０７に直列接続された校正用のアナログ電流計９９１ａの出力信号と、電源端子１０４Ｐに印加された駆動電源１０１の駆動電源電圧Ｖｂを測定する校正用のアナログ電圧計９９２ａの出力信号とは、アナログ入力群１０５ａの中の所定番号の入力端子からマイクロプロセッサ１１１Ｃに供給され、後述するようにＲＡＭメモリ１１２に転送される。
電流制御装置１００Ｃの内部構成として、制御電源１１０から制御電源電圧Ｖｃｃが給電されるマイクロプロセッサ１１１Ｃは、演算処理用のＲＡＭメモリ１１２と、データメモリ１１４Ｃを含む不揮発プログラムメモリ（ＦＭＥＭ）１１３Ｃと、多チャンネルＡＤ変換器１１５とにより相互に協働するように構成されている。
この場合、データメモリ１１４Ｃは、ブロック単位で一括消去が可能なＦＭＥＭ１１３Ｃの一部の領域が利用されており、校正定数（後述する）を格納するようになっている。
開閉回路部１２０、差動増幅回路部１５０は、前述と同様に構成されているが、差動増幅回路部１５０に関連する転流ダイオード１２７は、電気負荷１０７に対して並列接続されており、電流検出抵抗１２６は、転流ダイオード１２７の外部に接続されている。
したがって、平滑回路１６０内のコンデンサ１６２（図１参照）は、前述よりも大きい静電容量に設定されている。
平均電圧測定回路を構成する分圧抵抗１９１ａ、１９２ａは、前述と同様に、互いに直列接続されて、出力端子１０８に接続されており、分圧抵抗１９２ａの両端電圧は、直列抵抗１９３を介して平滑コンデンサ１９４に印加され、測定平均電圧Ｅａが得られるようになっている。また、測定平均電圧Ｅａは、監視平均電圧Ｖａとしてマイクロプロセッサ１１１Ｃに入力されている。
この場合、前述（図１参照）の分圧抵抗１９１ｂ、１９２ｂ（電源電圧測定回路）は削除されており、前述の電源監視電圧Ｖｆに代えて、監視平均電圧Ｖａがマイクロプロセッサ１１１Ｃに入力される。
分圧抵抗１９５ａ、１９５ｂ、１９５ｃは、前述と同様に、互いに直列接続されて監視電圧Ｅｆの電圧を第１および第２の電圧（第１の電圧＞第２の電圧）に分圧している。
また、過大電流状態検出回路となる比較回路１９６において、非反転入力（＋）には、測定平均電圧Ｅａが印加され、反転入力（−）には、監視電圧Ｅｆから分圧された第２の電圧が印加され、出力端子は、論理積否定出力素子１９８Ｃの第２入力端子に接続されている。
同様に、過小電流状態検出回路となる比較回路１９７において、反転入力（−）には、測定平均電圧Ｅａが印加され、非反転入力（＋）には、監視電圧Ｅｆから分圧された第１の電圧が印加され、出力端子は、論理積否定出力素子１９８Ｃの第１入力端子に接続されている。
論理積否定出力素子１９８Ｃは、２つの入力端子のうちの少なくとも一方の論理レベルが「Ｌ」になると、出力論理レベルが「Ｈ」となる。
論理積否定出力素子１９８Ｃの出力端子は、マイクロプロセッサ１１１Ｃの割込入力端子ＩＮＴに接続され、過大電流状態または過小電流状態を示す異常判定信号を、警報信号としてマイクロプロセッサ１１１Ｃに入力するようになっている。
ここで、電流検出抵抗１２６の負側端子の対地電位Ｖ２に注目すると、開閉素子１２１の導通期間τｏｎでは、Ｖ２≒Ｖｂであり、不導通期間τｏｆｆでは、Ｖ２≒−Ｖｄとなるので、監視平均電圧Ｖａは、分圧抵抗１９１ａ、１９２ａの抵抗値Ｒ１９１、Ｒ１９２を用いて、以下の式（９）のように算出される。
Ｖａ＝［∫Ｖ２・ｄｔ］／τ
＝［Ｖｂ×τｏｎ／τ−Ｖｄ×τｏｆｆ／τ］×Ｇ
＝［（Ｖｂ＋Ｖｄ）×γ−Ｖｄ］×Ｇ
≒（Ｖｂ＋Ｖｄ）×γ×Ｇ ・・・・・・・（９）
ただし、式（９）において、定数Ｇは、次式のように表される。
Ｇ＝Ｒ１９２／（Ｒ１９１＋Ｒ１９２）
上記式（９）と前述の式（８）とから、監視電圧Ｅｆは、以下の式（１０）のように表される。
Ｅｆ＝Ｄ×Ｖａ＋Ｂ×Ｉｍ＋Ｃ ・・・・・・・・（１０）
ただし、式（１０）において、誤差成分の電圧比例係数（校正定数）Ｄは、次式のように表される。
Ｄ＝Ａ／Ｇ
＝Ｋｄ×［Ｒ１６３／（Ｒ１６３＋Ｒ１６１）］×（Ｒ１９１＋Ｒ１９２）／Ｒ１９２
上記式における校正定数Ａ、Ｄは、監視電圧Ｅｆの誤差成分のうちの電圧比例係数となる値である。また、式（１０）内の校正定数Ｂは、電流比例係数、式（１０）内の校正定数Ｃは、誤差のオフセット成分である。
上記のように、この発明の実施の形態３に係る電流制御装置１００Ｃの電流制御部は、電気負荷１０７に印加される電圧の平均値である監視平均電圧Ｖａを測定する平均電圧測定回路（分圧抵抗１９１ａ、１９２ａ）を含む。
検出誤差校正手段は、第１、第２および第３のデータ取得手段と、第１、第２および第３のデータ取得手段で得られたデータから校正係数を演算する校正係数演算手段と、監視平均電圧Ｖａを校正する平均電圧校正手段と、校正係数を校正定数として転送保存する転送保存手段とを含む。
平均電圧測定回路は、電気負荷１０７の両端電圧を分圧して得られる分圧電圧を監視平均電圧Ｖａとしてマイクロプロセッサ１１１Ｃに入力する。
第１および第３のデータ取得手段は、前述と同様に動作する。
第２のデータ取得手段は、前述と同様に第２の誤差電圧Ｅｆ１をＲＡＭメモリに書込み記憶させるとともに、監視平均電圧ＶａをＲＡＭメモリ１１２に書込み記憶させる。
校正係数演算手段は、差動増幅回路部１５０による監視電圧Ｅｆと監視平均電圧Ｖａおよび外部負荷電流Ｉｍとの関係が、Ｅｆ＝Ｄ×Ｖａ＋Ｂ×Ｉｍ＋Ｃとなるように、誤差成分の電圧比例係数Ｄ、電流比例係数Ｂおよびオフセット成分Ｃを算出して記憶する。
オフセット成分Ｃは、第１のデータ取得手段で記憶された第１の誤差電圧Ｅｆ０と一致する。
電圧比例係数Ｄは、第１および第２のデータ取得手段で得られたデータから、Ｄ＝（Ｅｆ１−Ｅｆ０）／Ｖａとして算出され、電流比例係数Ｂは、第２および第３のデータ取得手段で得られたデータから、Ｂ＝（Ｅｆ２−Ｅｆ１）／Ｉｍとして算出される。
平均電圧校正手段は、第２または第３のデータ取得手段の中で実行され、外部で測定された駆動電源電圧Ｖｂの値を取り込んでＲＡＭメモリ１１２に書込み記憶させるとともに、開閉素子１２１が完全導通しているときの監視平均電圧Ｖａと駆動電源電圧Ｖｂとの間の平均電圧校正係数Ｋａを、Ｋａ＝Ｖｂ／Ｖａとして算出するか、または電気負荷１０７の両端電圧に対する分圧比率の逆数としてあらかじめ定められた固定定数を適用する。
転送保存手段は、校正係数演算手段の演算結果である電圧比例係数Ｄ、電流比例係数Ｂ、オフセット成分Ｃおよび平均電圧校正係数Ｋａの各値を、校正定数として不揮発データメモリ１１４Ｃに転送保存する。
電流制御部は、マイクロプロセッサ１１１Ｃとスイッチ入力群１０５ｄおよびアナログ入力群１０５ａとの間をバス接続する入力インタフェース回路を含む。
校正運転時において、第１、第２および第３の校正指令の少なくとも１つは、スイッチ入力群１０５ｄの中の所定番号の入力端子から入力される。
駆動電源１０１に関する電圧情報および電気負荷１０７に関する電流情報は、アナログ入力群１０５ａの中の所定番号のアナログ入力として入力されて、ＲＡＭメモリ１１２に転送記憶される。
ＦＭＥＭ１１３Ｃは、推定負荷電流Ｉｍｅまたは推定監視電圧Ｅｓを算出する換算推定手段と、帰還制御手段となる開閉制御出力発生手段とを含む。
換算推定手段は、差動増幅回路部１５０から生成される監視電圧Ｅｆと監視平均電圧Ｖａの現在値とから、推定負荷電流Ｉｍｅを、Ｉｍｅ＝［Ｅｆ−Ｄ×Ｖａ−Ｃ］／Ｂとして算出するか、または、目標負荷電流Ｉｓが流れたときに差動増幅回路部１５０から生成される推定監視電圧Ｅｓを、Ｅｓ＝Ｄ×Ｖａ＋Ｂ×Ｉｓ＋Ｃとして算出する。
開閉制御出力発生手段は、目標負荷電流Ｉｓと推定負荷電流Ｉｍｅとの偏差に応動して、または推定監視電圧Ｅｓと実際の監視電圧Ｅｆとの偏差に応動して、開閉素子１２１の通電デューティγを漸増または漸減する。
ＦＭＥＭ１１３Ｃは、初期設定手段となるプログラムを含み、初期設定手段は、最小電源電圧Ｖｍｉｎ、最大電源電圧Ｖｍａｘ、基準負荷電流Ｉｒおよび目標負荷電流Ｉｓの関係から、監視平均電圧Ｖａの概略推定値Ｖａａを、Ｖａａ＝（Ｖｍｉｎ＋Ｖｍａｘ）／２として算出するともに、通電デューティの概略推定値γ０を、概略推定値Ｖａａを用いて、γ０＝（Ｖｍｉｎ／Ｖａａ）×（Ｉｓ／Ｉｒ）により算出して通電開始直後の通電デューティとして設定する。
基準負荷電流Ｉｒは、電気負荷の抵抗値変動範囲Ｒｍｉｎ〜Ｒｍａｘの範囲内で定められた規格基準抵抗値Ｒｃを用いて、Ｉｒ＝Ｖｍｉｎ／Ｒｃとして算出される。
また、異常判定手段１９０は、過大電流状態検出回路（比較回路１９６）および過小電流状態検出回路（比較回路１９７）の少なくとも一方を含む。
過大電流状態検出回路は、過大判定用の比較回路１９６からなり、監視電圧Ｅｆと測定平均電圧Ｅａとの相対関係が許容変動幅を超えて変動して監視電圧Ｅｆの過大を示すときに、警報信号となる異常判定信号をマイクロプロセッサ１１１Ｃに供給する。
過小電流状態検出回路は、過小判定用の比較回路１９７からなり、監視電圧Ｅｆと測定平均電圧Ｅａとの相対関係が許容変動幅を超えて変動して監視電圧Ｅｆの過小を示すときに、警報信号となる異常判定信号をマイクロプロセッサ１１１Ｃに供給する。
出力停止手段および異常報知手段は、過大電流状態検出回路または過小電流状態検出回路からの警報信号に応答して、帰還制御出力ＰＷＭを停止させるとともに、異常停止状態であることを警報表示する。
警報信号は、マイクロプロセッサ１１１Ｃの割込入力端子ＩＮＴに印加され、出力停止手段は、異常判定信号の発生に即応して、帰還制御出力ＰＷＭを停止させる。
次に、図８のフローチャートを参照しながら、図７に示したこの発明の実施の形態３による校正運転用の具体的な動作について説明する。
図８において、ステップ８００〜８４０は、前述（図２）のステップ２００〜２４０にそれぞれ対応した処理である。
ただし、校正係数演算手段８３６内のステップ８３２、８３４で求められる係数Ｋａ、Ｄが前述（係数Ｋｖ、Ａ）と異なる。
まず、マイクロプロセッサ１１１Ｃの校正運転を開始し（ステップ８００）、スイッチ入力群１０５ｄの１つとして入力された第１の校正指令を受信したか否かを判定し（ステップ８０１ｂ）、受信した（すなわち、ＹＥＳ）と判定されれば、ステップ８０２に移行し、未受信である（すなわち、ＮＯ）と判定されれば、ステップ８０１ｂに復帰して第１の校正指令を受信するまで待機する。
なお、第１の校正指令を生成する際には、事前に電流制御装置１００Ｃに所定の駆動電源１０１を接続しておく（ステップ８０１ａ）。
ステップ８０２においては、帰還制御出力ＰＷＭの通電デューティγを０％に設定する。
続いて、このときの監視電圧Ｅｆの値である第１の誤差電圧Ｅｆ０を、たとえばＲＡＭメモリ１１２内の所定アドレスのメモリであるデータレジスタＤ１０に転送する（ステップ８０３）。
ステップ８０２、８０３は、第１のデータ取得手段８０６を構成している。
ステップ８０３に続いて、スイッチ入力群１０５ｄの１つとして入力された第２の校正指令を受信したか否かを判定し（ステップ８１１ｂ）、受信した（すなわち、ＴＥＳ）と判定されれば、ステップ８１２に移行し、未受信である（すなわち、ＮＯ）と判定されれば、ステップ８１１ｂに復帰して第２の校正指令を受信するまで待機する。
なお、第２の校正指令を生成する際には、事前に電流制御装置１００Ｃに所定の駆動電源１０１を接続した状態で電気負荷１０７への接続回路を開放しておく（ステップ８１１ａ）。
ステップ８１２においては、帰還制御出力ＰＷＭの通電デューティγを１００％に設定する。
続いて、このときの監視電圧Ｅｆの値である第２の誤差電圧Ｅｆ１を、たとえばＲＡＭメモリ１１２内の所定アドレスのメモリであるデータレジスタＤ２０に転送する（ステップ８１３）。
また、このときの監視平均電圧Ｖａの値をデータレジスタＤ２１に転送し（ステップ８１４）、アナログ入力群１０５ａの１つとしてアナログ電圧計９９２ａから入力された駆動電源電圧Ｖｂの値をデータレジスタＤ２２に転送する（ステップ８１５）。
ステップ８１２〜８１５は、第２のデータ取得手段８１６を構成している。
ステップ８１５に続いて、スイッチ入力群１０５ｄの１つとして入力された第３の校正指令を受信したか否かを判定し（ステップ８２１ｂ）、受信した（すなわち、ＹＥＳ）と判定されれば、ステップ８２２に移行し、未受信である（すなわち、ＮＯ）と判定されれば、ステップ８２１ｂに復帰して第３の校正指令を受信するまで待機する。
なお、第３の校正指令を生成する際には、事前に電流制御装置１００Ｃに所定の駆動電源１０１を接続した状態で電気負荷１０７を接続しておく（ステップ８２１ａ）。
ステップ８２２においては、帰還制御出力ＰＷＭの通電デューティγを１００％に設定する。
続いて、このときの監視電圧Ｅｆの値である測定電圧Ｅｆ２を、たとえばＲＡＭメモリ１１２内の所定アドレスのメモリであるデータレジスタＤ３０に転送し（ステップ８２３）、アナログ入力群１０５ａの１つとしてアナログ電流計９９１ａから入力された外部負荷電流Ｉｍの値をデータレジスタＤ３３に転送する（ステップ８２４）。
ステップ８２２〜８２４は、第３のデータ取得手段８２６を構成している。
ステップ８２４に続いて、スイッチ入力群１０５ｄの１つとして入力された第４の校正指令を受信したか否かを判定し（ステップ８３１ｂ）、受信した（すなわち、ＹＥＳ）と判定されれば、ステップ８３２に移行し、未受信である（すなわち、ＮＯ）と判定されれば、ステップ８３１ｂに復帰して第４の校正指令を受信するまで待機する。
なお、第４の校正指令を生成する際には、第１〜第３の校正指令の生成が完了しているか否かの確認を行う（ステップ８３１ａ）。
ステップ８３２においては、ステップ８１４、８１５で転送記憶したデータレジスタの値から、電源電圧校正係数Ｋａを以下の式のように算出し、これをデータレジスタＤ４１に転送書込みする。
Ｋａ＝Ｖｂ／Ｖａ
＝Ｄ２２／Ｄ２１→Ｄ４１
続いて、ステップ８０３で転送保存された第１の誤差電圧Ｅｆ０の値を、オフセット成分ＣとしてデータレジスタＤ４２に転送書込みする（ステップ８３３）。
また、ステップ８１３、８０３、８１４で転送記憶したデータレジスタの値から、監視電圧Ｅｆの誤差成分の電圧比例係数Ｄを以下の式のように算出し、これをデータレジスタＤ４３に転送書込みする（ステップ８３４）。
Ｄ＝（Ｅｆ１−Ｅｆ０）／Ｖａ
＝（Ｄ２０−Ｄ１０）／Ｄ２１→Ｄ４３
続いて、ステップ８２３、８１３、８２４で転送記憶したデータレジスタの値から、監視電圧Ｅｆの電流比例係数Ｂを以下の式のように算出し、これをデータレジスタＤ４４に転送書込みする（ステップ８３５）。
Ｂ＝（Ｅｆ２−Ｅｆ１）／Ｉｍ
＝（Ｄ３０−Ｄ２０）／Ｄ３３→Ｄ４４
なお、ステップ８３２は平均電圧校正手段を構成しており、ステップ８３４は電圧比例係数演算手段を構成しており、ステップ８３５は電流比例係数演算手段を構成している。
また、ステップ８３２〜８３５は、校正係数演算手段８３６を構成している。
最後に、ステップ８３５に続いて、ステップ８３２〜ステップ８３５で算出された各校正定数Ｋａ、Ｃ、Ｄ、Ｂを、データメモリ１１４Ｃに転送して保存し（ステップ８３７）、転送確認照合（図示せず）を実行したうえで、図８の校正運転を終了する（ステップ８４０）。
ステップ８３７は転送保存手段を構成しており、上記ステップ８０１ｂ〜８３７の一連の処理は、検出誤差校正手段８３８を構成している。
次に、図９のフローチャートを参照しながら、図７に示したこの発明の実施の形態３によるＰＷＭ制御ルーチンの具体的な処理動作について説明する。
図９において、ステップ９００、９０１、９０２、９０４〜９０６、９１２、９２３〜９３０は、前述（図６参照）のステップ６００、６０１、６０３、６０４〜６０６、６１０、６２３〜６３０にそれぞれ対応した処理である。
また、ステップ９０４は、推定デューティ算出手段に対応し、ステップ９０３〜９０５は、初期設定手段９０６を構成し、ステップ９１１は、換算推定手段に対応し、ステップ９２３および９２４は開閉制御出力発生手段（帰還制御手段）９２５を構成している。
図９において、まず、マイクロプロセッサ１１１Ｃは、実行すべき多数の制御フローの中の１つとして、帰還制御出力ＰＷＭを生成するためのパルス幅変調制御の動作を開始し（ステップ９００）、目標負荷電流Ｉｓの値（図示しない制御フロー中で決定される）を読出し設定する（ステップ９０１）。
続いて、フラグ（図示せず）の動作状態から、以下の制御フローが運転開始後の初回動作であるか否かを判定し（ステップ９０２）、初回動作ではない（すなわち、ＮＯ）と判定されれば、ステップ９１０（後述する）に移行する。
一方、ステップ９０２において、運転開始後の初回動作である（すなわち、ＹＥＳ）と判定されれば、初期設定手段９０６に移行する。
初期設定手段９０６においては、まず、駆動電源電圧Ｖｂの最小値Ｖｍｉｎおよび最大値Ｖｍａｘから、電気負荷１０７に印加されるであろう平均電圧（概略推定値）Ｖａａを次式のように算出する（ステップ９０３）。
Ｖａａ＝（Ｖｍｉｎ＋Ｖｍａｘ）／２
続いて、開閉素子１２１の通電デューティの概略推定値γ０を、次式のように推定演算する（ステップ９０４）。
γ０＝（Ｖｍｉｎ／Ｖａａ）×（Ｉｓ／Ｉｒ）
上式において、基準負荷電流Ｉｒは、電気負荷１０７の抵抗値変動範囲Ｒｍｉｎ〜Ｒｍａｘの範囲内で規格基準抵抗値Ｒｃを定めて、次式のように算出される。
Ｉｒ＝Ｖｍｉｎ／Ｒｃ
続いて、ステップ９０４で算出した通電デューティγ０の値に所定倍率Ｎ（たとえば、Ｎ＝１０００）を乗算して、その整数値分をＲＡＭメモリ１１２の特定アドレスのメモリとしてデータレジスタＤ１に格納するとともに、「Ｎ−Ｄ１」の値をデータレジスタＤ２に格納し（ステップ９０５）、ステップ９１０に移行する。
ステップ９１０においては、マイクロプロセッサ１１１Ｃに入力されている監視平均電圧Ｖａの値が読出される。
続いて、ステップ９０１で読出した目標負荷電流Ｉｓに対応する推定監視電圧Ｅｓを、次式のように算出する（ステップ９１１）。
Ｅｓ＝Ｄ×Ｖａ＋Ｂ×Ｉｓ＋Ｃ
なお、上式における校正定数Ｄ、Ｂ、Ｃの値は、データメモリ１１４Ｃに格納されているデータが読出し使用され、監視平均電圧Ｖａの値は、ステップ９１０で読出した値が使用される。
続いて、マイクロプロセッサ１１１Ｃに入力されている監視電圧Ｅｆを読出し（ステップ９１２）、開閉制御出力発生手段９２５に移行する。
開閉制御出力発生手段９２５においては、まず、ステップ９１１で算出した推定監視電圧Ｅｓと、ステップ９１２で読出した監視電圧Ｅｆとの大小比較判定を行い、推定監視電圧Ｅｓと監視電圧Ｅｆとの比較偏差｜Ｅｓ−Ｅｆ｜が所定値（許容誤差）を超過しているか否かを判定する（ステップ９２３）。
ステップ９２３において、｜Ｅｓ−Ｅｆ｜≦許容誤差（すなわち、ＮＯ）と判定されれば、比較偏差が微小であると見なし、図９の処理ルーチンを終了する（ステップ９３０）。
一方、ステップ９２３において、｜Ｅｓ−Ｅｆ｜＞許容誤差（すなわち、ＹＥＳ）と判定されれば、ステップ９２４を実行した後に動作終了ステップ９３０に移行する。
ステップ９２４においては、ステップ９２３による比較偏差｜Ｅｓ−Ｅｆ｜の大小および正負に応じて、現在の通電デューティγに対して補正値Δγを増減補正し、補正結果に所定倍率Ｎ（＝１０００）を乗算した値の整数値分を、ＲＡＭメモリ１１２の特定アドレスのメモリとしてデータレジスタＤ１に格納するとともに、「Ｎ−Ｄ１」の値をデータレジスタＤ２に格納する。
である。
動作終了ステップ９３０は待機処理であり、マイクロプロセッサ１１１Ｃは、他の制御フローの実行後に動作開始ステップ９００が活性化される毎に、ステップ９００〜９３０の制御フローを繰り返し実行する。
なお、開閉制御出力発生手段９２５は、帰還制御手段を構成しており、ステップ９０５、９２４によりデータレジスタＤ１、Ｄ２が設定されると、前述（図４参照）と同様に、帰還制御出力ＰＷＭを生成する。
ここで、図９のように構成された制御フローの全体概要について説明する。
まず、初期設定手段９０６（ステップ９０３〜９０５）は、帰還制御による適正な通電デューティγまだ決定されていない段階で、基準負荷電流Ｉｒと目標負荷電流Ｉｓとを対比して、通電デューティの概略推定値γ０を決定する。
換算推定手段（ステップ９１１）は、校正定数に基づいて、目標負荷電流Ｉｓに対応した推定監視電圧Ｅｓの値を算出することにより、電流検出抵抗１２６の固体バラツキや差動増幅回路部１５０の電流検出誤差を排除した正確な推定監視電圧Ｅｓを取得する。
帰還制御手段９２５（ステップ９２３、９２４）は、目標とする推定監視電圧Ｅｓと実際の監視電圧Ｅｆとの間に許容誤差よりも大きい偏差が存在すれば、通電デューティγを増減補正して、推定監視電圧Ｅｓと監視電圧Ｅｆとが一致するように制御する。
図７において、過大電流状態検出回路１９６が過大電流状態の判定を行う場合は、電気負荷１０７の正負の口出線間の短絡（負荷短絡）事故、巻き線間の層間短絡事故、または、出力端子１０８に接続された正相配線から接地端子１０４Ｎに接続された接地線（または、車体や大地など）への地絡事故などが原因として挙げられる。
また、過小電流状態検出回路１９７が過小電流状態の判定を行う場合は、電気負荷１０７や配線の断線事故や、正相配線の天絡事故などが原因として挙げられる。
なお、電流検出抵抗１２６の値と差動増幅回路部１５０の増幅率は、負荷電流として基準負荷電流Ｉｒが流れたときに、監視電圧Ｅｆの値がほぼ制御電源電圧Ｖｃｃ（＝５［Ｖ］）となるように設計されている。
これに対し、測定平均電圧Ｅａは、開閉素子１２１が完全導通して、駆動電源電圧Ｖｂが最大値Ｖｍａｘ（＝１６［Ｖ］）となったときに、ほぼ制御電源電圧Ｖｃｃ（＝５［Ｖ］）となるように設計されている。
基準負荷電流Ｉｒは、駆動電源電圧Ｖｂが最小値Ｖｍｉｎ（＝１０［Ｖ］）であるときの電流値であるから、通常運転状態における測定平均電圧Ｅａは、５×（１０／１６）＝３．１５［Ｖ］のレベル以下の値となる。
したがって、測定平均電圧Ｅａは、推定負荷電流Ｉｍｅが０［Ｖ］〜基準負荷電流Ｉｒの範囲で変化すると、０［Ｖ］〜３．１５［Ｖ］の範囲で変化することになる。
これに対して、監視電圧Ｅｆは、推定負荷電流Ｉｍｅが０［Ｖ］〜基準負荷電流Ｉｒの範囲で変化すると、０［Ｖ］〜５［Ｖ］に変化する。
したがって、分圧抵抗１９５ａ、１９５ｂ、１９５ｃによる第１の分圧電圧は、たとえば０［Ｖ］〜３．８［Ｖ］に設定され、第２の分圧電圧は、たとえば０［Ｖ］〜２．５［Ｖ］に設定され、通常は、比較回路１９６、１９７の各出力は、論理レベル「Ｈ」となっている。
しかし、異常発生によって監視電圧Ｅｆと測定平均電圧Ｅａとの相対関係が許容変動幅を超えて変化すると、比較回路１９６、１９７の出力が論理レベル「Ｌ」となるので、異常状態を確実に検出することができる。
以上のように、この発明の実施の形態３（図７参照）による電流制御装置１００Ｃは、データメモリ１１４Ｃを含むＦＭＥＭ１１３Ｃ、ＲＡＭメモリ１１２および多チャンネルＡＤ変換器１１５を有するマイクロプロセッサ１１１Ｃと、開閉素子１２１（図１参照）を有する開閉回路部１２０と、差動増幅回路部１５０と備え、マイクロプロセッサ１１１Ｃは、検出誤差校正手段８３８（図８参照）と、換算推定手段（図９内のステップ９１１）と、帰還制御手段９２５とを備えている。
差動増幅回路部１５０内の差動増幅器１５１は、開閉素子１２１と電気負荷１０７との間に接続された電流検出抵抗１２６の両端電圧の差分電圧を増幅し、平滑回路１６０を介して、電気負荷１０７に対する通電電流にほぼ比例した監視電圧Ｅｆをマイクロプロセッサ１１１Ｃに入力する。
検出誤差校正手段８３８は、製品の出荷調整時点で実行され、差動増幅回路部１５０による監視電圧Ｅｆの電流比例係数Ｂ、誤差成分の電圧比例係数Ｄおよびオフセット成分Ｃを計測して校正定数としてデータメモリ１１４Ｃに保存する。
換算推定手段（ステップ９１１）は、目標負荷電流Ｉｓに対応した推定監視電圧Ｅｓを算出し、帰還制御手段９２５は、推定監視電圧Ｅｓを目標値とし且つ監視電圧Ｅｆを帰還値として、開閉素子１２１の通電デューティγを制御する。
少なくとも検出誤差校正手段８３８、換算推定手段９１１および帰還制御手段９２５は、ＦＭＥＭ１１３Ｃに格納された制御プログラムに基づいてマイクロプロセッサ１１１Ｃによって実行される。
電気負荷１０７に対する給電回路は、転流ダイオード１２７を含み、差動増幅回路部１５０は、バイアス補正回路１５８を有する。
この発明の実施の形態３（図７）の場合、転流ダイオード１２７は、出力端子１０８を介して、電気負荷１０７に対して直接的に並列接続されている。また、転流ダイオード１２７は、開閉素子１２１が開路（ＯＦＦ）されたときに、電気負荷１０７のインダクタンスによる持続減衰電流が還流する極性に接続されている。
差動増幅回路部１５０内のバイアス補正回路１５８は、差動増幅器１５１の第１、第２の入力端子に対してほぼ均等な正のバイアス電圧を印加し、開閉素子１２１が開路（ＯＦＦ）されているときに、転流ダイオード１２７の電圧降下によって印加される負電圧を相殺し、差動増幅器１５１に対して負電圧入力が印加されないようにしている。
したがって、電流検出抵抗１２６が接地端子１０４Ｎ側に設けられていないことに起因して発生する負電圧入力を相殺して、差動増幅器１５１や多チャンネルＡＤ変換器１１５が正負の電圧を扱う必要がないようにすることができる。
また、電流制御装置１００Ｃは、分圧抵抗（平均電圧測定回路）１９１ａ、１９２ａと、検出誤差校正手段８３８（図８参照）とを備えている。
検出誤差校正手段８３８は、第１〜第３のデータ取得手段８０６、８１６、８２６と、校正係数演算手段８３６と、転送保存手段（ステップ８３７）とを備え、校正係数演算手段８３６は、平均電圧校正手段８３２を有している。
分圧抵抗（分圧回路）１９１ａ、１９２ａは、電気負荷１０７の両端電圧を分圧し、直列抵抗１９３、平滑コンデンサ１９４を介して、監視平均電圧Ｖａとしてマイクロプロセッサ１１１Ｃに入力するようになっている。
なお、前述した通り、多チャンネルＡＤ変換器１１５は、外付け要素として設置されてもよい。
第１のデータ取得手段８０６は、電流制御装置１００Ｃに対して所定の駆動電源電圧Ｖｂを印加し、第１の校正指令が入力されたときに作用して、開閉素子１２１を完全開路した状態で差動増幅回路部１５０が生成する監視電圧の値を第１の誤差電圧Ｅｆ０としてＲＡＭメモリ１１２に書込み記憶する。
第２のデータ取得手段８１６は、電気負荷１０７に対する給電回路を遮断した状態で第２の校正指令が入力されたときに作用して、開閉素子１２１を完全導通させた状態で差動増幅回路部１５０が生成する監視電圧の値を第２の誤差電圧Ｅｆ１としてＲＡＭメモリ１１２に書込み記憶するとともに、監視平均電圧Ｖａの値をＲＡＭメモリ１１２に書込み記憶する。
第３のデータ取得手段８２６は、電気負荷１０７に対する給電回路を接続した状態で第３の校正指令が入力されたときに作用して、開閉素子１２１を完全導通させた状態で差動増幅回路部１５０が生成する監視電圧の値を測定電圧Ｅｆ２としてＲＡＭメモリ１１２に書込み記憶するとともに、外部で測定された外部負荷電流Ｉｍの値を取り込んでＲＡＭメモリ１１２に書込み記憶する。
校正係数演算手段８３６は、以下のように、オフセット成分Ｃ、誤差成分の電圧比例係数Ｄおよび電流比例係数Ｂを算出する。
まず、差動増幅回路部１５０による監視電圧Ｅｆ（平均値）と監視平均電圧Ｖａと外部負荷電流Ｉｍとの関係は、前述の式（１０）から次式のように表される。
Ｅｆ＝Ｄ×Ｖａ＋Ｂ×Ｉｍ＋Ｃ
ここで、オフセット成分Ｃは、前述の通り、第１のデータ取得手段８０６で記憶した第１の誤差電圧Ｅｆ０に一致している。
また、誤差成分の電圧比例係数Ｄは、前述の通り、第１、第２のデータ取得手段８０６、８１６で得られたデータから、次式のように算出される。
Ｄ＝（Ｅｆ１−Ｅｆ０）／Ｖａ
さらに、電流比例係数Ｂは、前述の通り、第２、第３のデータ取得手段８１６、８２６で得られたデータから、次式のように算出される。
Ｂ＝（Ｅｆ２−Ｅｆ１）／Ｉｍ
平均電圧校正手段８３２は、第２または第３のデータ取得手段８１６、８２６の中で実行され、外部で測定された駆動電源電圧Ｖｂの値を取り込んでＲＡＭメモリ１１２に書込み記憶するとともに、開閉素子１２１が完全導通しているときの監視平均電圧Ｖａと駆動電源電圧Ｖｂとの間の平均電圧校正係数Ｋａ（＝Ｖｂ／Ｖａ）を算出するか、または、電気負荷１０７の両端電圧に対する分圧比率の逆数としてあらかじめ定められた固定定数を平均電圧校正係数Ｋａとして適用する。
転送保存手段８３７は、校正係数演算手段８３６の演算結果である電圧比例係数Ｄ、電流比例係数Ｂ、オフセット成分Ｃおよび平均電圧校正係数Ｋａの値を校正定数としてデータメモリ１１４Ｃに転送保存する。
これにより、要因別の校正定数を手順よく効率的に算出および保存することができ、量産製品に対する生産ラインの中で手軽な自動化設備を付加することによって校正操作を実行することができる。
また、電流制御装置１００Ｃは、入力インタフェース回路を備えており、スイッチ入力群１０５ｄおよびアナログ入力群１０５ａと、マイクロプロセッサ１１１Ｃとの間は、入力インタフェース回路を介してバス接続されている。
したがって、上記校正運転における校正指令は、スイッチ入力群１０５ｄの中の所定番号のスイッチ入力として入力され、駆動電源１０１の電圧情報、負荷電流情報は、アナログ入力群１０５ａの中の所定番号のアナログ入力として入力されて、それぞれＲＡＭメモリ１１２に転送記憶されるようになっている。
これにより、電流制御装置１００Ｃが備えている機能をそのまま活用して、校正指令や計測情報を入力することができ、校正操作設備を安価に構成することができる。
また、マイクロプロセッサ１１１Ｃ内のＦＭＥＭ１１３Ｃは、推定監視電圧Ｅｓを算出する換算推定手段（ステップ９１１）と、開閉素子１２１の開閉制御出力発生手段（帰還制御手段）９２５とを備えている。
換算推定手段（ステップ９１１）は、目標負荷電流Ｉｓが流れたときに差動増幅回路部１５０が生成する監視電圧を、推定監視電圧Ｅｓとして次式のように算出する。
Ｅｓ＝Ｄ×Ｖａ＋Ｂ×Ｉｓ＋Ｃ
帰還制御手段となる開閉制御出力発生手段９２５は、推定監視電圧Ｅｓと実際の監視電圧Ｅｆとの偏差に応動して、開閉素子１２１の通電デューティγを漸増または漸減する。
このように、マイクロプロセッサ１１１Ｃは、監視電圧Ｅｆが目標電圧（推定監視電圧Ｅｓ）と一致するように帰還制御するうえで、電流検出回路で発生する誤差を校正定数によって補正するので、安価な回路部品を使用して高精度な電流制御を実現することができる。
さらに、ＦＭＥＭ１１３Ｃは、前述の通り、初期設定手段９０６を構成するプログラムを含み、初期設定手段９０６は、最小電源電圧Ｖｍｉｎと、最大電源電圧Ｖｍａｘと、基準負荷電流Ｉｒと、目標負荷電流Ｉｓとの関係から、以下のように、概略通電デューティγ０を推定演算する。
まず、監視平均電圧Ｖａの概略推定値Ｖａａとして、次式で算出した値を適用する。
Ｖａａ＝（Ｖｍｉｎ＋Ｖｍａｘ）／２
また、開閉素子１２１の概略通電デューティγ０を、次式のように推定して決定する。
γ０＝（Ｖｍｉｎ／Ｖａａ）×（Ｉｓ／Ｉｒ）
ここで、基準負荷電流Ｉｒは、電気負荷の抵抗値変動範囲Ｒｍｉｎ〜Ｒｍａｘの範囲内で規格基準抵抗値Ｒｃを定め、次式のように算出される。
Ｉｒ＝Ｖｍｉｎ／Ｒｃ
したがって、運転開始に際して、速やかに目標負荷電流Ｉｓに到達することができる。
以上のように、この発明の実施の形態３による電流制御装置１００Ｃは、マイクロプロセッサ１１１Ｃと、差動増幅回路部１５０と、分圧抵抗（平均電圧測定回路）１９１ａ、１９２ａと、比較回路（異常判定手段）１９６、１９７と、警報表示器（異常報知手段）１０９とを備え、マイクロプロセッサ１１１Ｃは、換算推定手段（ステップ９１１）と、帰還制御手段９２５と、出力停止手段（図４内のステップ４０６）とを備えている。
差動増幅回路部１５０は、負荷電流にほぼ比例した監視電圧Ｅｆをマイクロプロセッサ１１１Ｃに入力し、換算推定手段（ステップ９１１）は、目標負荷電流Ｉｓに対応した推定監視電圧Ｅｓを算出し、帰還制御手段９２５は、推定監視電圧Ｅｓを目標値とし且つ実際の監視電圧Ｅｆを帰還値として、開閉素子１２１の通電デューティγを制御する。
分圧抵抗１９１ａ、１９２ａ、直列抵抗１９３、平滑コンデンサ１９４は、電気負荷１０７に対する印加電圧を分圧および平滑して、電気負荷１０７に対する平均印加電圧に比例した測定平均電圧Ｅａを生成する。
比較回路（異常判定手段）１９６、１９７は、監視電圧Ｅｆと測定平均電圧Ｅａとの相対関係が許容変動幅を超えて変動したときに異常判定を行う。
出力停止手段（ステップ４０６）および警報表示器（異常報知手段）１０９は、比較回路（異常判定手段）１９６、１９７による異常判定に応動して、マイクロプロセッサ１１１Ｃ（帰還制御手段）からの帰還制御出力ＰＷＭを停止させるとともに、異常停止状態であることを警報表示する。
また、開閉素子１２１と電流検出抵抗１２６とが隣接接続されているので、電気負荷１０７に対する専用配線を削減し、しかも配線や電気負荷１０７の短絡異常に対して電流検出抵抗１２６による限流機能によって焼損防止対策を容易にした給電回路構成において、電気負荷１０７や負荷配線の異常を正確に検出して安全性を向上することができる。
なお、異常判定手段としては、比較回路１９６（過大電流状態検出回路）および比較回路１９７（過小電流状態検出回路）の少なくとも一方の回路が設けられる。
比較回路１９６（過大電流状態検出回路）は、監視電圧Ｅｆと測定平均電圧Ｅａとの相対関係が許容変動幅を超えて変動し、監視電圧Ｅｆが過大状態を示すときに異常判定を行い、マイクロプロセッサ１１１Ｃに対して警報信号を供給する。
比較回路１９７（過小電流状態検出回路）は、監視電圧Ｅｆと測定平均電圧Ｅａとの相対関係が許容変動幅を超えて変動し、監視電圧Ｅｆが過小状態を示すときに異常判定を行い、マイクロプロセッサ１１１Ｃに対して警報信号を供給する。
出力停止手段（ステップ４０６）および警報表示器（異常報知手段）１０９は、比較回路１９６（過大電流状態検出回路）または比較回路１９７（過小電流状態検出回路）から入力される警報信号に応動して、マイクロプロセッサ１１１Ｃ（帰還制御手段）からの帰還制御出力ＰＷＭを停止させるとともに、異常停止状態であることを警報表示する。
また、開閉素子１２１と電流検出抵抗１２６とが隣接接続された上記給電回路構成において、比較回路１９６（過大電流状態検出回路）により、電気負荷１０７の短絡や負荷配線の地絡をマイクロプロセッサ１１１Ｃの外部で検出して、マイクロプロセッサ１１１Ｃの負担を軽減しつつ、開閉素子１２１や電流検出抵抗１２６の焼損を防止するとともに、異常状態を警報報知することができる。
また、比較回路１９７（過小電流状態検出回路）により、電気負荷１０７の断線や負荷配線の天絡および断線をマイクロプロセッサ１１１Ｃの外部で検出して、マイクロプロセッサ１１１Ｃの負担を軽減して異常状態を警報報知することができる。
さらに、比較回路１９６、１９７からの警報信号はマイクロプロセッサ１１１Ｃの割込入力端子ＩＮＴに印加されており、異常判定信号の発生に即応して出力停止手段４０６が作用するので、異常発生に即応して速やかにマイクロプロセッサ１１１Ｃの帰還制御出力ＰＷＭを停止させることができる。
実施の形態４．
なお、上記実施の形態３では、比較回路１９６、１９７からの異常判定信号を割込入力端子ＩＮＴに印加したが、図１０のように、比較回路１９６、１９７および割込入力端子ＩＮＴを削除してもよい。
図１０はこの発明の実施の形態４に係る電気負荷の電流制御装置の全体構成を示す回路ブロック図であり、前述（図７参照）と同様のものについては、前述と同一符号を付して、または符号の後に「Ｄ」を付して詳述を省略する。
図１０において、電流制御装置１００Ｄは、制御電源１１０から給電されるマイクロプロセッサ１１１Ｄを中心として、開閉回路部１２０、差動増幅回路部１５０、平滑回路１６０などにより構成され、図示しない密閉筐体に収納されている。
電流制御装置１００Ｄには、前述と同様に、外部機器として、駆動電源１０１、ヒューズ１０２、電源スイッチ１０３、電源端子１０４Ｐ、接地端子１０４Ｎ、スイッチ入力群１０５ｄ、アナログ入力群１０５ａ、電気負荷群１０６、電気負荷１０７、出力端子１０８、異常報知手段である警報表示器１０９が接続されている。
なお、製品出荷前の校正運転に際しては、スイッチ入力群１０５ｄの中の所定の入力番号の入力から校正指令入力が供給され、電気負荷１０７に直列接続されたアナログ電流計９９１ａの出力信号と、電源端子１０４Ｐに印加された駆動電源１０１の駆動電源電圧Ｖｂを測定するアナログ電圧計９９２ａの出力信号とが、アナログ入力群１０５ａの中の所定の入力番号の入力からマイクロプロセッサ１１１Ｄに供給され、後述するようにＲＡＭメモリ１１２に転送されるようになっている。
電流制御装置１００Ｄ内において、制御電源１１０から制御電源電圧Ｖｃｃが給電されるマイクロプロセッサ１１１Ｄは、演算処理用のＲＡＭメモリ１１２と、データメモリ１１４Ｄを含む不揮発プログラムメモリ（ＦＭＥＭ）１１３Ｄと、多チャンネルＡＤ変換器１１５とにより、相互に協働するように構成されている。
この場合、データメモリ１１４Ｄは、ブロック単位で一括消去が可能なＦＭＥＭ１１３Ｄの一部の領域が利用されている。
開閉回路部１２０および差動増幅回路部１５０は、前述と同様に構成されている。また、電気負荷１０７に対して、転流ダイオード１２７が並列接続されており、電流検出抵抗１２６は、転流ダイオード１２７の外部に接続されている。
このため、図１０において、平滑回路１６０内のコンデンサ１６２（図１参照）は、図１の場合と比べて、容量が大きく設定されている。
平均電圧測定回路を構成する分圧抵抗１９１ａ、１９２ａは、互いに直列接続され且つ電気負荷１０７に並列接続されており、分圧抵抗１９２ａの両端電圧は、直列抵抗１９３および平滑コンデンサ１９４を介して、監視平均電圧Ｖａとしてマイクロプロセッサ１１１Ｃに入力されている。
図１０においては、電源電圧測定回路（図１、図５内の分圧抵抗１９１ｂ、１９２ｂ）は削除されており、電源監視電圧Ｖｆに代えて、測定平均電圧Ｅａが監視平均電圧Ｖａとしてマイクロプロセッサ１１１Ｄに入力されている。
また、図１０においては、図１内の過電流検出回路１７０と、図７内の比較回路１９６（過大電流状態検出回路）および比較回路１９７（過小電流状態検出回路）とが削除されており、後述するように、マイクロプロセッサ１１１Ｄ内において、監視電圧Ｅｆと監視平均電圧Ｖａとを対比することによって異常状態を判定するようになっている。
また、差動増幅回路部１５０の校正運転処理は、図８に示した通りであり、帰還制御出力ＰＷＭを発生するための割込み制御ルーチンは、図４に示した通りである。
ただし、図１０においては、割込制御入力ＩＮＴが設けられていないので、図４内のステップ４０１および４０６は削除されている。
上記のように、この発明の実施の形態４に係る電流制御装置１００Ｄの電流制御部は、マイクロプロセッサ１１１Ｄと、差動増幅回路部１５０と、換算推定手段と、帰還制御手段と、平均電圧測定回路（分圧抵抗１９１ａ、１９２ａ）と、マイクロプロセッサ１１１Ｄ内の異常判定手段と、出力停止手段と、異常報知手段（警報表示器１０９）とを有する。
マイクロプロセッサ１１１Ｄは、前述と同様の構成要素を含み、差動増幅回路部は、前述と同様に動作する。
換算推定手段は、前述と同様に、監視電圧Ｅｆの値から推定負荷電流Ｉｍｅを算出するか、または目標負荷電流Ｉｓに対応した推定監視電圧Ｅｓを算出する。
帰還制御手段は、前述と同様に、開閉素子１２１の閉路期間／開閉周期である通電デューティγを、目標負荷電流Ｉｓを電流制御部の目標値とし且つ推定負荷電流Ｉｍｅを帰還値として制御するか、または、推定監視電圧Ｅｓを電流制御部の目標値とし且つ実際の監視電圧Ｅｆを帰還値として制御する。
平均電圧測定回路は、前述と同様に測定平均電圧Ｅａを生成し、異常判定手段は、前述と同様に、監視電圧Ｅｆと測定平均電圧Ｅａとの相対関係から異常判定信号を生成し、出力停止手段および異常報知手段は、前述と同様に、異常判定信号に応答して帰還制御出力ＰＷＭを停止させるとともに、異常停止状態であることを警報表示する。
また、マイクロプロセッサ１１１Ｄ内の異常判定手段は、過大電流状態検出手段および過小電流状態検出手段の少なくとも一方を含む。
平均電圧測定回路により生成される測定平均電圧Ｅａは、監視平均電圧Ｖａとしてマイクロプロセッサ１１１Ｄに入力される。
マイクロプロセッサ１１１Ｄ内の過大電流状態検出手段は、監視電圧Ｅｆと監視平均電圧Ｖａとの相対関係が許容変動幅を超えて変動し、監視電圧Ｅｆが過大を示すときに異常判定信号を生成する。
また、過小電流状態検出手段は、監視電圧Ｅｆと監視平均電圧Ｖａとの相対関係が許容変動幅を超えて変動し、監視電圧Ｅｆが過小を示すときに異常判定信号を生成する。
出力停止手段および異常報知手段は、過大電流状態検出手段または過小電流状態検出手段からの異常判定信号に応答して、帰還制御出力ＰＷＭを停止させるとともに、異常停止状態であることを警報表示する。
次に、図１１のフローチャートを参照しながら、図１０に示したこの発明の実施の形態４によるパルス幅変調（ＰＷＭ）制御ルーチンの具体的な動作について説明する。
図１１において、ステップ１１００〜１１０２は、前述（図３参照）のステップ３００、３０１、３０３と同様の処理であり、ステップ１１０４〜１１０６は、前述のステップ３０４〜３０６と同様の処理であり、ステップ１１１１〜１１２５は、前述のステップ３１１、３１３〜３２５と同様の処理である。
したがって、ステップ１１０４は推定デューティ算出手段に対応し、ステップ１１０３〜１１０５はマイクロプロセッサ１１１Ｄ内の初期設定手段１１０６を構成し、ステップ１１１１は換算推定手段に対応し、ステップ１１２０、１１２１は過大電流状態検出手段および過小電流状態検出手段に対応し、ステップ１１２２は出力停止手段および警報表示器（異常報知手段）に対応し、ステップ１１２３、１１２４は開閉制御出力発生手段（帰還制御手段）１１２５を構成している。
まず、マイクロプロセッサ１１１Ｄは、帰還制御出力ＰＷＭを生成するためのパルス幅変調制御動作を開始する（ステップ１１００）。
続いて、目標負荷電流Ｉｓの値（図示しない制御フロー中で決定される）を読出し設定し（ステップ１１０１）、以下の制御フローが運転開始後の初回動作であるか否か判定する（ステップ１１０２）。
ステップ１１０２において、初回動作である（すなわち、ＹＥＳ）と判定されれば、ステップ１１０３に移行し、一方、初回動作ではない（すなわち、ＮＯ）と判定されれば、ステップ１１１０に移行する。
ステップ１１０３においては、駆動電源１０１の駆動電源電圧Ｖｂを最小値Ｖｍｉｎ、最大値Ｖｍａｘとして、電気負荷１０７に印加されるであろう平均電圧（概略推定値）Ｖａａを、次式のように算出する。
Ｖａａ＝（Ｖｍｉｎ＋Ｖｍａｘ）／２
続いて、ステップ１１０４においては、前述の通り、開閉素子１２１の概略通電デューティγ０を、次式のように推定して決定する。
γ０＝（Ｖｍｉｎ／Ｖａａ）×（Ｉｓ／Ｉｒ）
ここで、基準負荷電流Ｉｒ（＝Ｖｍｉｎ／Ｒｃ）は、電気負荷の抵抗値変動範囲Ｒｍｉｎ〜Ｒｍａｘの範囲内で規格基準抵抗値Ｒｃを定めて算出される。
また、ステップ１１０５においては、前述の通り、ステップ１１０４で算出した通電デューティγ０の値に所定倍率Ｎ（＝１０００）を乗算し、この乗算値の整数値分をＲＡＭメモリ１１２の特定アドレスのメモリとしてのデータレジスタＤ１に格納するとともに、「Ｎ−Ｄ１」の値をデータレジスタＤ２に格納する。
次に、マイクロプロセッサ１１１Ｄに入力されている監視電圧Ｅｆの値と監視平均電圧Ｖａの値を読出し（ステップ１１１０）、読出された監視電圧Ｅｆの値を前述の式（１０）に代入することにより、次式のように推定負荷電流Ｉｍｅを換算推定する（ステップ１１１１）。
Ｉｍｅ＝［Ｅｆ−Ｄ×Ｖａ−Ｃ］／Ｂ
なお、上式における校正定数Ｄ、Ｃ、Ｂの値は、ＦＭＥＭ１１４Ｄに格納されているデータが読出し使用され、監視平均電圧Ｖａの値や監視電圧Ｅｆの値は、ステップ１１１０で読出した値が使用される。
続いて、ステップ１１１０で読出した監視平均電圧Ｖａの値に、平均電圧校正係数Ｋａを乗算して、電気負荷１０７の両端電圧を求め、固定定数としてＦＭＥＭ１１３Ｄまたはデータメモリ１１４Ｄに格納されている電気負荷１０７の最小抵抗値Ｒｍｉｎおよび最大抵抗値Ｒｍａｘの値を用いて、最大電流Ｉｍａｘおよび最小電流Ｉｍｉｎを算出する（ステップ１１１２、１１１３）。
次に、過大電流状態検出手段となるステップ１１２０において、ステップ１１１１で算出した推定負荷電流Ｉｍｅがステップ１１１２で算出した最大電流Ｉｍａｘよりも大きいか否かを判定し、Ｉｍｅ＞Ｉｍａｘ（すなわち、ＹＥＳ）と判定されれば、過大電流状態であると見なしてステップ１１２２に移行し、Ｉｍｅ≦Ｉｍａｘ（すなわち、ＮＯ）と判定されれば、過大電流状態ではないと見なしてステップ１１２１に移行する。
また、過小電流状態検出手段となるステップ１１２１において、ステップ１１１１で算出した推定負荷電流Ｉｍｅがステップ１１１３で算出した最小電流Ｉｍｉｎよりも小さいか否かを判定し、Ｉｍｅ＜Ｉｍｉｎ（すなわち、ＹＥＳ）と判定されれば、過小電流状態であると見なしてステップ１１２２に移行し、Ｉｍｅ≧Ｉｍｉｎ（すなわち、ＮＯ）と判定されれば、過小電流状態ではないと見なしてステップ１１２３に移行する。
ステップ１１２２においては、前述の通り、通電デューティγを決定するためのデータレジスタＤ１の値を「０」に設定して、マイクロプロセッサ１１１Ｄ（帰還制御手段）からの帰還制御出力ＰＷＭを停止させるとともに、異常報知信号ＤＳＰを生成して警報表示器１０９を作動させる。
ステップ１１２３においては、ステップ１１０１で設定した目標負荷電流Ｉｓとステップ１１１１で算出した推定負荷電流Ｉｍｅとを比較し、比較偏差｜Ｉｓ−Ｉｍｅ｜が許容誤差を超過しているか否かを判定し、｜Ｉｓ−Ｉｍｅ｜＞許容誤差（すなわち、ＹＥＳ）と判定されればステップ１１２４に移行し、｜Ｉｓ−Ｉｍｅ｜≦許容誤差（すなわち、ＮＯ）と判定されれば動作終了ステップ１１３０に移行する。
ステップ１１２４においては、ステップ１１２３での比較偏差｜Ｉｓ−Ｉｍｅ｜の大小および正負に応じて、現在の通電デューティγに対して補正値Δγを増減補正し、補正結果に所定倍率Ｎ（＝１０００）を乗算して、乗算値の整数値分をＲＡＭメモリ１１２のデータレジスタＤ１に格納するとともに、「Ｎ−Ｄ１」の値をデータレジスタＤ２に格納する。
また、前述の通り、動作終了ステップ１１３０は待機ステップであり、マイクロプロセッサ１１１Ｄが他の制御フローを実行した後に、再度動作開始ステップ１１００が活性化されることにより、ステップ１１００〜１１３０の制御フローが繰り返し実行されるようになっている。
なお、開閉制御出力発生手段１１２５（ステップ１１２３、１１２４）は、パルス幅変調制御による帰還制御出力ＰＷＭを生成する帰還制御手段を構成している。
ここで、図１１のように構成された制御フローの全体概要について説明する。
まず、初期設定手段１１０６は、帰還制御による適正な通電デューティγがまだ決定されていない段階で、基準負荷電流Ｉｒと目標負荷電流Ｉｓとを対比して推定通電デューティγ０を決定する。
換算推定手段（ステップ１１１１）は、測定された監視電圧Ｅｆの値と、監視平均電圧Ｖａの値と、校正定数とに基づいて、推定負荷電流Ｉｍｅを算出し、電流検出抵抗１２６の固体バラツキや差動増幅回路部１５０の電流検出誤差を排除した正確な負荷電流を取得する。
この結果、帰還制御手段１１２５は、目標負荷電流Ｉｓと推定負荷電流Ｉｍｅとの間に偏差が存在すれば、通電デューティγを増減補正して両者が一致するように制御することができる。
過大電流状態検出手段（ステップ１１２０）により過大電流状態の判定が行われる場合は、電気負荷１０７の正負の口出線間の短絡（負荷短絡）、巻き線間の層間短絡、出力端子１０８に接続された正相配線と接地端子１０４Ｎに接続された接地線（または、車体や大地など）に対する地絡事故などが原因となる。
前述（図１参照）の過電流検出回路１７０は、たとえば負荷短絡によって電流検出抵抗１２６に過大電流が流れると、差動増幅器１５１の出力電圧Ｅ０（通常、０〜Ｖｃｃの範囲）が駆動電源電圧Ｖｂ（たとえば、１０［Ｖ］〜１６［Ｖ］）に急増したことを検出して異常警報信号を生成するようになっている。
図１０において、マイクロプロセッサ１１１Ｄに入力される監視電圧Ｅｆは、平滑回路１６０内の電圧制限ダイオード１６４（図１参照）により、制御電源電圧Ｖｃｃ以上の値にならないように制限されているので、推定負荷電流Ｉｍｅが過大になったことを検出することはできない。
しかし、負荷短絡によって監視平均電圧Ｖａが異常低下するので、Ｅｆ＞＞Ｖａの状態となることから、マイクロプロセッサ１１１Ｄは、異常を検出することができる。
一方、過小電流状態検出手段（ステップ１１２１）により過小電流状態の判定が行われる場合は、電気負荷１０７や配線の断線事故や、正相配線の天絡事故などが原因となる。
特に、正相配線の天絡事故において、出力端子１０８と電源端子１０４Ｐとが完全短絡した場合には、電流検出抵抗１２６に流れる電流が０［Ａ］になり、目標電流と実際の電流との間に乖離が生じるので、容易に異常検出を行うことができる。
同様に、断線事故が発生した場合にも、電流検出抵抗１２６に流れる電流が０［Ａ］になり、目標電流と実際の電流との間に乖離が生じるので、容易に異常検出を行うことができる。
しかし、出力端子１０８から電気負荷１０７に至る正相配線の遠隔位置と、電源端子１０４Ｐから駆動電源１０１に至る電源配線の遠隔位置との間で、天絡事故が発生した場合には、配線抵抗値Ｒ０と電流検出抵抗１２６の抵抗値Ｒ１とによる並列回路が構成されるので、電流検出抵抗１２６に流れる電流は、「Ｒ０／（Ｒ０＋Ｒ１）」の比率で減少することになる。
このような場合には、単に目標電流と実際の電流とを比較することのみでは異常状態を検出することができない状態が生じる。
たとえば、抵抗値Ｒ０による天絡事故が発生している状態で、開閉素子１２１を完全導通させたときに、目標電流が電流検出抵抗１２６への分流電流Ｉｘ以下の値であれば、目標値と実測値とが一致するように帰還制御が可能であり、目標値と実測値との間で乖離が生じることはなく、したがって異常検出を行うことは不可能になる。
しかし、ステップ１１２０、１１２１における比較基準として、電気負荷１０７に印加されている現在の監視平均電圧Ｖａを監視し、電気負荷１０７の最大抵抗値Ｒｍａｘおよび最小抵抗値Ｒｍｉｎから最小電流Ｉｍｉｎおよび最大電流Ｉｍａｘを算出して、最小電流Ｉｍｉｎおよび最大電流Ｉｍａｘが電流検出抵抗１２６に流れているか否かを判定しているので、高精度な異常判定を行うことができる。
なお、ステップ１１２０、１１２１では、推定負荷電流Ｉｍｅを最大負荷電流Ｉｍａｘおよび最小負荷電流Ｉｍｉｎと比較したが、ステップ１１１２、１１１３で算出した最大負荷電流Ｉｍａｘおよび最小負荷電流Ｉｍｉｎを、差動増幅回路部１５０の出力電圧に換算した最大監視電圧Ｅｍａｘおよび最小監視電圧Ｅｍｉｎに変換し、監視電圧Ｅｆを最大監視電圧Ｅｍａｘおよび最小監視電圧Ｅｍｉｎと比較してもよい。
要は、監視電圧Ｅｆと監視平均電圧Ｖａとの相対関係が、異常に乖離していないことを判定すればよい。
以上のように、この発明の実施の形態４による電流制御装置１００Ｄは、データメモリ１１４Ｄを含むＦＭＥＭ１１３Ｄ、ＲＡＭメモリ１１２、多チャンネルＡＤ変換器１１５を有するマイクロプロセッサ１１１Ｄと、差動増幅回路部１５０と、分圧抵抗（平均電圧測定回路）１９１ａ、１９２ａと、警報表示器（異常報知手段）１０９とを備え、マイクロプロセッサ１１１Ｄは、換算推定手段（ステップ１１１１）と、帰還制御手段１１２５（ステップ１１２３、１１２４）と、異常判定手段（ステップ１１２０、１１２１）と、出力停止手段（ステップ１１２２）とを備えている。
差動増幅回路部１５０内の差動増幅器１５１は、電流検出抵抗１２６の両端電圧の差分電圧を増幅し、平滑回路１６０を介して、電気負荷１０７の通電電流にほぼ比例した監視電圧Ｅｆをマイクロプロセッサ１１１Ｄに入力する。
換算推定手段（ステップ１１１１）は、監視電圧Ｅｆの値から推定負荷電流Ｉｍｅを算出し、帰還制御手段１１２５は、目標負荷電流Ｉｓを目標値とし且つ推定負荷電流Ｉｍｅを帰還値として、開閉素子１２１の通電デューティγを制御する。
分圧抵抗（平均電圧測定回路）１９１ａ、１９２ａおよび平滑回路１６０は、電気負荷１０７への印加電圧を分圧および平滑して、電気負荷１０７に対する平均印加電圧に比例した測定平均電圧Ｅａを生成する。
異常判定手段（ステップ１１２０、１１２１）は、監視電圧Ｅｆと測定平均電圧Ｅａとの相対関係が許容変動幅を超えて変動したときに異常判定を行う。
出力停止手段（ステップ１１２２）および警報表示器（異常報知手段）１０９は、異常判定手段（ステップ１１２０、１１２１）からの異常判定信号に応動して、マイクロプロセッサ１１１Ｄからの帰還制御出力ＰＷＭを停止させるとともに、異常停止状態であることを警報表示する。
また、開閉素子１２１と電流検出抵抗１２６とが隣接接続された上記給電回路構成において、電気負荷１０７や負荷配線の異常を正確に検出して安全性を向上することができる。
分圧抵抗（平均電圧測定回路）１９１ａ、１９２ａにより検出される測定平均電圧Ｅａは、監視平均電圧Ｖａとしてマイクロプロセッサ１１１Ｄに入力されている。
異常判定手段としては、過大電流状態検出手段（ステップ１１２０）および過小電流状態検出手段（ステップ１１２１）の少なくとも一方の手段が設けられる。
過大電流状態検出手段（ステップ１１２０）は、監視電圧Ｅｆと監視平均電圧Ｖａとの相対関係が許容変動幅を超えて変動し、監視電圧Ｅｆが過大状態を示すときに異常判定を行う。
過小電流状態検出手段（ステップ１１２１）は、監視電圧Ｅｆと監視平均電圧Ｖａとの相対関係が許容変動幅を超えて変動し、監視電圧Ｅｆが過小状態を示すときに異常判定を行う。
出力停止手段（ステップ１１２２）および異常報知手段１０９は、ステップ１１２０、１１２１からの異常発生信号に応動して、マイクロプロセッサ１１１Ｄからの帰還制御出力ＰＷＭを停止させるとともに、異常停止状態であることを警報表示する。
このように、開閉素子１２１と電流検出抵抗１２６とが隣接接続された上記給電回路構成において、過小電流状態検出手段１１２１により、電気負荷１０７の断線や負荷配線の天絡および断線をマイクロプロセッサ１１１Ｄの内部で検出することができ、安価な回路構成によって異常状態を警報報知することができる。
また、過大電流状態検出手段１１２０により、電気負荷１０７の短絡や負荷配線の地絡をマイクロプロセッサ１１１Ｄの内部で検出することができ、安価な回路構成によって開閉素子１２１や電流検出抵抗１２６の焼損を防止するとともに、異常状態を警報報知することができる。
一般に、差動増幅回路部１５０が正確に負荷電流を検出している限りは、電源電圧の変動や負荷抵抗の変動があっても、目標負荷電流Ｉｓと実際の負荷電流とが一致するように帰還制御されるが、実際には、差動増幅回路部１５０において電流検出誤差が発生する可能性がある。
このような電流検出誤差は、超高精度の抵抗を使用して、差動増幅器１５１の反転入力回路および非反転入力回路を完全対称回路に構成し、且つ電流検出抵抗１２６を理論値と一致した高精度の抵抗で構成すれば無視できるが、この場合、極めて割高な回路部品の使用になり高価な製品となってしまう。
しかし、上記実施の形態１〜４のように、電流検出の誤差成分を補正することにより、安価な回路部品であっても、電源電圧の変動や負荷抵抗の変動が生じても、目標負荷電流Ｉｓと実際の負荷電流とを一致させることができる。
また、仮に電流制御装置１００Ａ、１００Ｃ（図１、図７参照）が、電気負荷１０７の低電流領域のみで電流制御を行う用途であった場合には、検出誤差校正手段２３８、８３８（図２、図８参照）において、第２の校正指令２１１ａ、８１１ａや第３の校正指令２２１ａ、８２１ａに基づいて開閉素子１２１を完全導通させたときに、過大電流が流れることになるが、この場合には、複数の電気負荷１０７を直列接続して校正運転を行うことが望ましい。
また、校正運転設備として高精度な駆動電源を使用し、あらかじめ定められた駆動電源電圧Ｖｂを生成するように構成すれば、校正用の電圧計９９２ａまたは９９２ｄは不要となる。この場合、駆動電源電圧データとして、あらかじめ定まっている所定値を電流制御装置内に格納しておけばよい。
同様に、負荷電流も、あらかじめ定められた所定値となるようにしておけば、校正用の電流計９９１ｄまたは９９１ａは不要となる。
また、差動増幅回路部１５０内において、差動増幅器１５１や多チャンネルＡＤ変換器１１５が正負電圧の扱いが可能な場合には、バイアス補正回路１５８は不要となる。
また、開閉回路部１２０内の開閉素子１２１（図１参照）は、図示した接合形トランジスタに代えて、電界効果形トランジスタを使用することもできる。
この発明の実施の形態１に係る電気負荷の電流制御装置の全体構成を示す回路ブロック図である。 この発明の実施の形態１による校正運転用の処理動作を示すフローチャートである。 この発明の実施の形態１による通常制御ルーチンの処理動作を示すフローチャートである。 この発明の実施の形態１による割込制御ルーチンの処理動作を示すフローチャートである。 この発明の実施の形態２に係る電気負荷の電流制御装置の全体構成を示す回路ブロック図である。 この発明の実施の形態２による通常制御ルーチンの処理動作を示すフローチャートである。 この発明の実施の形態３に係る電気負荷の電流制御装置の全体構成を示す回路ブロック図である。 この発明の実施の形態３による校正運転用の処理動作を示すフローチャートである。 この発明の実施の形態３による通常制御ルーチンの処理動作を示すフローチャートである。 この発明の実施の形態４に係る電気負荷の電流制御装置の全体構成を示す回路ブロック図である。 この発明の実施の形態４による通常制御ルーチンの処理動作を示すフローチャートである。
符号の説明
１００Ａ、１００Ｂ、１００Ｃ、１００Ｄ 電流制御装置、１０１ 駆動電源、１０５ａ アナログ入力群、１０５ｄ スイッチ入力群、１０７ 電気負荷、１０９ 警報表示器（異常報知手段）、１１０ 制御電源（制御電源ユニット）、１１１Ａ、１１１Ｂ、１１１Ｃ、１１１Ｄ マイクロプロセッサ、１１２ ＲＡＭメモリ、１１３Ａ、１１３Ｂ、１１３Ｃ、１１３Ｄ 不揮発プログラムメモリ（ＦＭＥＭ）、１１４Ａ、１１４Ｂ、１１４Ｃ、１１４Ｄ データメモリ（ＥＥＰＲＯＭ）、１１５ 多チャンネルＡＤ変換器、１１６ シリアル通信用インタフェース回路（ＳＩＦ）、１２０ 開閉回路部、１２１ 開閉素子、１２６ 電流検出抵抗、１２７ 転流ダイオード、１５０ 差動増幅回路部、１５１ 差動増幅器、１５８ バイアス補正回路、１６４ 電圧制限ダイオード、１７０ 過電流検出回路、１８１ 異常発生記憶回路、１９１ａ、１９２ａ 分圧抵抗（平均電圧測定回路）、１９１ｂ、１９２ｂ 分圧抵抗（電源電圧測定回路）、１９６ 比較回路（過大電流状態検出回路）、１９７ 比較回路（過小電流状態検出回路）、２０６、８０６ 第１のデータ取得手段、２１６、８１６ 第２のデータ取得手段、２２６、８２６ 第３のデータ取得手段、２３２、８３２ 電源電圧校正手段、２３４、８３４ 電圧比例係数演算手段、２３５、８３５ 電流比例係数演算手段、２３６、８３６ 校正係数演算手段、２３７、８３７ 転送保存手段、２３８、８３８ 検出誤差校正手段、３０４、６０４、９０４、１１０４ 推定デューティ算出手段、３０６、６０６、９０６、１１０６ 初期設定手段、３１１、６１１、９１１、１１１１ 換算推定手段、３１２ 平均電圧推定手段、３２０、１１２０ 過大電流状態検出手段、３２１、１１２１ 過小電流状態検出手段、３２２、４０６、６２２、１１２２ 出力停止・報知手段、３２５、６２５、９２５、１１２５ 開閉制御出力発生手段（帰還制御手段）、９９０ 外部ツール、９９１ａ アナログ電流計、９９１ｄ デジタル電圧計、９９２ａ アナログ電圧計、９９２ｄ デジタル電圧計、Ａ、Ｄ 電圧比例係数、Ｂ 電流比例係数、Ｃ オフセット成分、ＤＥＭ 警報入力端子、ＤＳＰ 異常報知信号、Ｅ０ 前段部電圧、Ｅａ 測定平均電圧、Ｅｆ 監視電圧、Ｅｆ０ 第１の誤差電圧、Ｅｆ１ 第２の誤差電圧、Ｅｆ２ 測定電圧、Ｅｓ 推定監視電圧、Ｉｒ 基準負荷電流、Ｉｍ 外部負荷電流、Ｉｍｅ 推定負荷電流、ＩＮＴ 割込入力端子、Ｋｖ 電源電圧校正係数、Ｋａ 平均電圧校正係数、ＰＷＭ 帰還制御出力（パルス幅変調制御信号）、Ｒｃ 規格基準抵抗値、Ｒｍａｘ 最大抵抗値、Ｒｍｉｎ 最小抵抗値、Ｖａ 監視平均電圧、Ｖｂ 駆動電源電圧、Ｖｃｃ 制御電源電圧、Ｖｆ 電源監視電圧、Ｖｍａｘ 最大電源電圧、Ｖｍｉｎ 最小電源電圧。

Claims (19)

  1. 駆動電源と電気負荷との間に直列に挿入された開閉素子および電流検出抵抗を含み、前記駆動電源から前記開閉素子および前記電流検出抵抗を介して前記電気負荷に給電するための給電回路と、
    前記電流検出抵抗を介して検出される負荷電流が前記電気負荷に通電すべき目標負荷電流Ｉｓと一致するように前記開閉素子のＯＮ／ＯＦＦ比率を制御する電流制御部と
    を備えた電気負荷の電流制御装置であって、
    前記電流制御部は、マイクロプロセッサと、差動増幅回路部と、検出誤差校正手段と、換算推定手段と、帰還制御手段とを有し、
    前記マイクロプロセッサは、不揮発プログラムメモリと、不揮発データメモリと、演算処理用のＲＡＭメモリと、多チャンネルＡＤ変換器とを含み、
    前記差動増幅回路部は、前記電流検出抵抗の両端電圧の差分電圧を増幅し、前記負荷電流にほぼ比例した監視電圧Ｅｆを生成して前記マイクロプロセッサに入力し、
    前記検出誤差校正手段は、製品出荷調整時に計測される前記監視電圧Ｅｆの電流比例係数、誤差成分の電圧比例係数およびオフセット成分を、校正定数として前記不揮発データメモリに保存し、
    前記監視電圧Ｅｆは、以下の演算式（１）
    Ｅｆ＝Ｂ×Ｉｍ＋（Ｋ×Ｖ＋Ｃ） ・・・（１）
    によって表現されるものであって、
    前記演算式（１）の中の平均電圧Ｖは、前記電気負荷の両端電圧を平滑化して得られる監視平均電圧Ｖａであるか、または、前記駆動電源の電圧である電源監視電圧Ｖｆに対して、前記開閉素子の通電デューティγを乗算して得られる平均印加電圧Ｖｆ×γであり、
    前記換算推定手段は、前記監視電圧Ｅｆと、監視平均電圧Ｖａまたは電源監視Ｖｆの実測値と、前記通電デューティγおよび前記校正定数Ｋ、Ｂ、Ｃと、前記演算式（１）に代入して得られる負荷電流Ｉｍの値を推定負荷電流Ｉｍｅ＝（Ｅｆ−Ｋ×Ｖ−Ｃ）／Ｂとして逆算して算出するか、または、前記負荷電流Ｉｍが前記目標負荷電流Ｉｓに等しくなったと仮定したときの監視電圧Ｅｆの値を推定監視電圧Ｅｓ＝Ｂ×Ｉｓ＋（Ｋ×Ｖ＋Ｃ）として算出し、
    前記帰還制御手段は、前記開閉素子の閉路期間／開閉周期である通電デューティγを、前記目標負荷電流Ｉｓを前記電流制御部の目標値とし且つ前記推定負荷電流Ｉｍｅを帰還値として制御するか、または、前記推定監視電圧Ｅｓを前記電流制御部の目標値とし且つ監視電圧Ｅｆを帰還値として制御し、
    前記推定負荷電流Ｉｍｅまたは前記監視電圧Ｅｆが所定の上限値を超過したときには、前記開閉素子の導通を遮断するとともに、
    前記検出誤差校正手段、前記換算推定手段および前記帰還制御手段は、前記不揮発プログラムメモリに格納された制御プログラムであって、当該制御プログラムは、前記マイクロプロセッサによって実行されることを特徴とする電気負荷の電流制御装置。
  2. 前記給電回路は、転流ダイオードを含み、
    前記差動増幅回路部は、バイアス補正回路を含み、
    前記転流ダイオードは、前記開閉素子が開路したときに前記電気負荷のインダクタンスによる持続減衰電流が還流する極性となるように、前記電気負荷に並列接続され、
    前記バイアス補正回路は、前記差動増幅器の第１および第２の入力に対してほぼ均等な正のバイアス電圧を印加し、前記開閉素子が開路しているときに、前記転流ダイオードの電圧降下により印加される負電圧を相殺して、前記差動増幅器への負電圧入力の印加を禁止することを特徴とする請求項１に記載の電気負荷の電流制御装置。
  3. 前記電流制御部は、電源監視電圧Ｖｆを測定する電源電圧測定回路を含み、
    前記検出誤差校正手段は、第１、第２および第３のデータ取得手段と、前記第１、第２および第３のデータ取得手段で得られたデータから校正係数を演算する校正係数演算手段と、前記電源監視電圧Ｖｆを校正する電源電圧校正手段と、前記校正係数を前記校正定数として転送保存する転送保存手段とを含み、
    前記電源電圧測定回路は、前記駆動電源による駆動電源電圧Ｖｂの分圧電圧を前記監視電源電圧Ｖｆとして前記マイクロプロセッサに入力し、
    前記第１のデータ取得手段は、前記電流制御部に対して前記駆動電源電圧Ｖｂを印加し、第１の校正指令が入力されたときに作用して、前記開閉素子を完全開路した状態で前記差動増幅回路部から生成される監視電圧の値を第１の誤差電圧Ｅｆ０として前記ＲＡＭメモリに書込み記憶させ、
    前記第２のデータ取得手段は、前記給電回路から前記電気負荷に至る配線を切断した状態で第２の校正指令が入力されたときに作用して、前記開閉素子を完全導通させた状態で前記差動増幅回路部から生成される監視電圧の値を第２の誤差電圧Ｅｆ１として前記ＲＡＭメモリに書込み記憶させるとともに、外部で測定された前記駆動電源電圧Ｖｂの値を前記ＲＡＭメモリに書込み記憶させ、
    前記第３のデータ取得手段は、前記給電回路から前記電気負荷に至る配線を接続した状態で第３の校正指令が入力されたときに作用して、前記開閉素子を完全導通させた状態で前記差動増幅回路部から生成される監視電圧の値を測定電圧Ｅｆ２として前記ＲＡＭメモリに書込み記憶させるとともに、外部で測定された外部負荷電流Ｉｍの値を取り込んで前記ＲＡＭメモリに書込み記憶させ、
    前記校正係数演算手段は、転流ダイオードの電圧降下ＶｄをＶｄ１Ｖとしたときに、差動増幅回路部による監視電圧Ｅｆと、駆動電源電圧Ｖｂ、前記通電デューティYおよび前記外部負荷電流Ｉｍとの関係が、
    Ｅｆ＝Ａ×（Ｖｂ＋Ｖｄ）×Y＋Ｂ×Ｉｍ＋Ｃ
    となるように、誤差成分の電圧比例係数Ａ、電流比例係数Ｂおよびオフセット成分Ｃを算出して記憶する手段であって、
    前記オフセット成分Ｃは、前記第１のデータ取得手段で記憶された第１の誤差電圧Ｅｆ０に一致し、
    前記電圧比例係数Ａは、前記第１および第２のデータ取得手段で得られたデータから、
    Ａ＝（Ｅｆ１−Ｅｆ０）／（Ｖｂ＋Ｖｄ）
    として算出され、
    前記電流比例係数Ｂは、前記第２および第３のデータ取得手段で得られたデータから、
    Ｂ＝（Ｅｆ２−Ｅｆ１）／Ｉｍ
    として算出され、
    前記電源電圧校正手段は、前記第１、第２および第３のデータ取得手段の中で実行され、前記電源監視電圧Ｖｆを前記ＲＡＭメモリに書込み記憶するとともに、電源電圧校正係数Ｋｖを、
    Ｋｖ＝Ｖｂ／Ｖｆ
    として算出するか、または、前記駆動電源電圧Ｖｂに対する分圧比率の逆数としてあらかじめ定められた固定定数を適用し、
    前記転送保存手段は、前記校正係数演算手段の演算結果である前記電圧比例係数Ａ、前記電流比例係数Ｂ、前記オフセット成分Ｃおよび前記電源電圧校正係数Ｋｖの各値を、前記校正定数として前記不揮発データメモリに転送保存することを特徴とする請求項２に記載の電気負荷の電流制御装置。
  4. 前記電流制御部は、前記電気負荷に印加される電圧の平均値である監視平均電圧Ｖａを測定する平均電圧測定回路を含み、
    前記検出誤差校正手段は、第１、第２および第３のデータ取得手段と、前記第１、第２および第３のデータ取得手段で得られたデータから校正係数を演算する校正係数演算手段と、前記監視平均電圧Ｖａを校正する平均電圧校正手段と、前記校正係数を前記校正定数として転送保存する転送保存手段とを含み、
    前記平均電圧測定回路は、前記電気負荷の両端電圧を分圧して得られる分圧電圧を前記監視平均電圧Ｖａとして前記マイクロプロセッサに入力し、
    前記第１のデータ取得手段は、前記電流制御部に対して所定の駆動電源電圧Ｖｂを印加し、第１の校正指令が入力されたときに作用して、前記開閉素子を完全開路した状態で前記差動増幅回路部から生成される監視電圧の値を第１の誤差電圧Ｅｆ０として前記ＲＡＭメモリに書込み記憶させ、
    前記第２のデータ取得手段は、前記給電回路から前記電気負荷に至る配線を切断した状態で第２の校正指令が入力されたときに作用して、前記開閉素子を完全導通させた状態で前記差動増幅回路部から生成される監視電圧の値を第２の誤差電圧Ｅｆ１として前記ＲＡＭメモリに書込み記憶させるとともに、前記監視平均電圧Ｖａを前記ＲＡＭメモリに書込み記憶させ、
    前記第３のデータ取得手段は、前記給電回路から前記電気負荷に至る配線を接続した状態で第３の校正指令が入力されたときに作用して、前記開閉素子を完全導通させた状態で前記差動増幅回路部から生成される監視電圧の値を測定電圧Ｅｆ２として前記ＲＡＭメモリに書込み記憶させるとともに、外部で測定された外部負荷電流Ｉｍの値を取り込んで前記ＲＡＭメモリに書込み記憶させ、
    前記校正係数演算手段は、前記差動増幅回路部による監視電圧Ｅｆと前記監視平均電圧Ｖａおよび前記外部負荷電流Ｉｍとの関係が、
    Ｅｆ＝Ｄ×Ｖａ＋Ｂ×Ｉｍ＋Ｃ
    となるように、誤差成分の電圧比例係数Ｄ、電流比例係数Ｂおよびオフセット成分Ｃを算出して記憶する手段であって、
    前記オフセット成分Ｃは、前記第１のデータ取得手段で記憶された前記第１の誤差電圧Ｅｆ０と一致し、
    前記電圧比例係数Ｄは、前記第１および第２のデータ取得手段で得られたデータから、
    Ｄ＝（Ｅｆ１−Ｅｆ０）／Ｖａ
    として算出され、
    前記電流比例係数Ｂは、前記第２および第３のデータ取得手段で得られたデータから、
    Ｂ＝（Ｅｆ２−Ｅｆ１）／Ｉｍ
    として算出され、
    前記平均電圧校正手段は、前記第２または第３のデータ取得手段の中で実行され、外部で測定された駆動電源電圧Ｖｂの値を取り込んで前記ＲＡＭメモリに書込み記憶させるとともに、前記開閉素子が完全導通しているときの監視平均電圧Ｖａと駆動電源電圧Ｖｂとの間の平均電圧校正係数Ｋａを、
    Ｋａ＝Ｖｂ／Ｖａ
    として算出するか、または、前記電気負荷の両端電圧に対する分圧比率の逆数としてあらかじめ定められた固定定数を適用し、
    前記転送保存手段は、前記校正係数演算手段の演算結果である前記電圧比例係数Ｄ、前記電流比例係数Ｂ、前記オフセット成分Ｃおよび平均電圧校正係数Ｋａの各値を、前記校正定数として前記不揮発データメモリに転送保存することを特徴とする請求項１に記載の電気負荷の電流制御装置。
  5. 前記電流制御部は、前記マイクロプロセッサと校正操作用の外部ツールとの間を接続するシリアル通信用インタフェース回路を含み、
    校正運転時に、前記外部ツールから前記シリアル通信用インタフェース回路を介して入力される校正指令、前記駆動電源に関する電圧情報および前記電気負荷に関する電流情報が、前記ＲＡＭメモリに転送記憶されることを特徴とする請求項３または請求項４に記載の電気負荷の電流制御装置。
  6. 前記電流制御部は、前記マイクロプロセッサとスイッチ入力群およびアナログ入力群との間をバス接続する入力インタフェース回路を含み、
    校正運転時において、
    前記第１、第２および第３の校正指令の少なくとも１つは、前記スイッチ入力群の中の所定番号の入力端子から入力され、
    前記駆動電源に関する電圧情報および前記電気負荷に関する電流情報は、前記アナログ入力群の中の所定番号のアナログ入力として入力されて、前記ＲＡＭメモリに転送記憶されることを特徴とする請求項３または請求項４に記載の電気負荷の電流制御装置。
  7. 前記不揮発プログラムメモリは、前記推定負荷電流Ｉｍｅまたは前記推定監視電圧Ｅｓを算出する換算推定手段と、前記帰還制御手段となる開閉制御出力発生手段とを含み、
    前記換算推定手段は、前記差動増幅回路部から生成される監視電圧Ｅｆと前記開閉素子の通電デューティγの現在値とから、前記推定負荷電流Ｉｍｅを、
    Ｉｍｅ＝［Ｅｆ−Ａ×（Ｖｂ＋Ｖｄ）×γ−Ｃ］／Ｂ
    として算出するか、または、前記開閉素子の通電デューティγで前記目標負荷電流Ｉｓが流れたときに前記差動増幅回路部から生成される推定監視電圧Ｅｓを、
    Ｅｓ＝Ａ×（Ｖｂ＋Ｖｄ）×γ＋Ｂ×Ｉｓ＋Ｃ
    として算出し、
    前記開閉制御出力発生手段は、前記目標負荷電流Ｉｓと前記推定負荷電流Ｉｍｅとの偏差に応動して、または前記推定監視電圧Ｅｓと実際の監視電圧Ｅｆとの偏差に応動して、前記開閉素子の通電デューティγを漸増または漸減することを特徴とする請求項３に記載の電気負荷の電流制御装置。
  8. 前記不揮発プログラムメモリは、初期設定手段となるプログラムを含み、
    前記初期設定手段は、最小電源電圧Ｖｍｉｎ、基準負荷電流Ｉｒ、前記電源監視電圧Ｖｆおよび前記目標負荷電流Ｉｓの関係から、前記通電デューティの概略推定値γ０を、
    γ０＝（Ｖｍｉｎ／Ｖｂ）×（Ｉｓ／Ｉｒ）（ただし、Ｖｂ＝Ｋｖ×Ｖｆ）
    により算出して通電開始直後の通電デューティとして設定し、
    前記基準負荷電流Ｉｒは、前記電気負荷の抵抗値変動範囲Ｒｍｉｎ〜Ｒｍａｘの範囲内で定められた規格基準抵抗値Ｒｃを用いて、
    Ｉｒ＝Ｖｍｉｎ／Ｒｃ
    として算出されることを特徴とする請求項７に記載の電気負荷の電流制御装置。
  9. 前記不揮発プログラムメモリは、前記推定負荷電流Ｉｍｅまたは前記推定監視電圧Ｅｓを算出する換算推定手段と、前記帰還制御手段となる開閉制御出力発生手段とを含み、
    前記換算推定手段は、前記差動増幅回路部から生成される監視電圧Ｅｆと前記監視平均電圧Ｖａの現在値とから、推定負荷電流Ｉｍｅを、
    Ｉｍｅ＝［Ｅｆ−Ｄ×Ｖａ−Ｃ］／Ｂ
    として算出するか、または、前記目標負荷電流Ｉｓが流れたときに前記差動増幅回路部から生成される推定監視電圧Ｅｓを、
    Ｅｓ＝Ｄ×Ｖａ＋Ｂ×Ｉｓ＋Ｃ
    として算出し、
    前記開閉制御出力発生手段は、前記目標負荷電流Ｉｓと前記推定負荷電流Ｉｍｅとの偏差に応動して、または前記推定監視電圧Ｅｓと実際の監視電圧Ｅｆとの偏差に応動して、前記開閉素子の通電デューティγを漸増または漸減することを特徴とする請求項４に記載の電気負荷の電流制御装置。
  10. 前記不揮発プログラムメモリは、初期設定手段となるプログラムを含み、
    前記初期設定手段は、最小電源電圧Ｖｍｉｎ、最大電源電圧Ｖｍａｘ、基準負荷電流Ｉｒおよび前記目標負荷電流Ｉｓの関係から、前記監視平均電圧Ｖａの概略推定値Ｖａａを、
    Ｖａａ＝（Ｖｍｉｎ＋Ｖｍａｘ）／２
    として算出するともに、前記通電デューティの概略推定値γ０を、前記概略推定値Ｖａａを用いて、
    γ０＝（Ｖｍｉｎ／Ｖａａ）×（Ｉｓ／Ｉｒ）
    により算出して通電開始直後の通電デューティとして設定し、
    前記基準負荷電流Ｉｒは、前記電気負荷の抵抗値変動範囲Ｒｍｉｎ〜Ｒｍａｘの範囲内で定められた規格基準抵抗値Ｒｃを用いて、
    Ｉｒ＝Ｖｍｉｎ／Ｒｃ
    として算出されることを特徴とする請求項９に記載の電気負荷の電流制御装置。
  11. 駆動電源と電気負荷との間に直列に挿入された開閉素子および電流検出抵抗を含み、前記駆動電源から前記開閉素子および前記電流検出抵抗を介して前記電気負荷に給電するための給電回路と、
    前記電流検出抵抗を介して検出される負荷電流が前記電気負荷に通電すべき目標負荷電流Ｉｓと一致するように前記開閉素子のＯＮ／ＯＦＦ比率を制御する電流制御部と
    を備えた電気負荷の電流制御装置であって、
    前記電流制御部は、マイクロプロセッサと、制御電源と、差動増幅回路部と、検出誤差校正手段と、換算推定手段と、帰還制御手段と、過電流検出回路と、電圧制限ダイオードと、出力停止手段とを有し、
    前記マイクロプロセッサは、不揮発プログラムメモリと、不揮発データメモリと、演算処理用のＲＡＭメモリと、多チャンネルＡＤ変換器とを含み、
    前記制御電源は、前記駆動電源から給電され、駆動電源電圧Ｖｂよりも低い電圧値の安定化された制御電源電圧Ｖｃｃを生成して前記マイクロプロセッサに給電し、
    前記差動増幅回路部は、前記駆動電源電圧Ｖｂの印加により動作して前記電流検出抵抗の両端電圧の差分電圧を増幅し、前記負荷電流にほぼ比例した監視電圧Ｅｆを生成して前記マイクロプロセッサに入力し、
    前記検出誤差校正手段は、製品出荷調整時に計測される前記監視電圧Ｅｆの電流比例係数Ｂを校正定数として前記不揮発データメモリに保存し、
    前記監視電圧Ｅｆは、以下の演算式（１）
    Ｅｆ＝Ｂ×Ｉｍ ・・・（１）
    によって表現されるものであり、
    前記換算推定手段は、前記監視電圧Ｅｆの実測値および前記校正定数Ｂを前記演算式（１）に代入して得られる負荷電流Ｉｍの値を推定負荷電流Ｉｍｅ＝Ｅｆ／Ｂとして逆算して算出するか、または、前記負荷電流Ｉｍが前記目標負荷電流Ｉｓに等しくなったと仮定したときの監視電圧Ｅｆの値を推定監視電圧Ｅｓ＝Ｂ×Ｉｓとして算出し、
    前記帰還制御手段は、前記目標負荷電流Ｉｓを前記電流制御部の目標値とし且つ前記推定負荷電流Ｉｍｅを帰還値とするか、または、前記推定監視電圧Ｅｓを前記電流制御部の目標値とし且つ実際の監視電圧Ｅｆを帰還値として、前記開閉素子の閉路期間／開閉周期である通電デューティγを制御し、
    前記過電流検出回路は、前記差動増幅回路部の出力電圧である前段部電圧Ｅ０の値が制御電源電圧Ｖｃｃ以上の所定値を超過したときに、前記負荷電流の過大を示す過電流判定信号を生成して前記マイクロプロセッサに入力するとともに、前記差動増幅回路部の出力電圧である前段部電圧Ｅ０から、直列抵抗を介して前記監視電圧Ｅｆが得られるように構成されており、
    前記電圧制限ダイオードは、前記マイクロプロセッサの入力端子に接続されて、前記マイクロプロセッサに入力される前記監視電圧Ｅｆを前記制御電源電圧Ｖｃｃのレベルに制限し、
    前記出力停止手段は、前記過電流判定信号に応答して、前記帰還制御手段から前記開閉素子への帰還制御出力を停止させることを特徴とする電気負荷の電流制御装置。
  12. 前記過電流判定信号は、前記マイクロプロセッサの割込入力端子に印加され、
    前記出力停止手段は、前記過電流判定信号の発生に即応して、前記帰還制御出力を停止させることを特徴とする請求項１１に記載の電気負荷の電流制御装置。
  13. 前記過電流検出回路は、前記マイクロプロセッサの入力端子に接続された警報信号入力回路および異常発生記憶回路を含み、
    前記異常発生記憶回路は、前記過電流判定信号によりセットされて前記開閉素子の導通を停止させるとともに、電源投入時にリセットされることを特徴とする請求項１１に記載の電気負荷の電流制御装置。
  14. 前記不揮発プログラムメモリは、前記電気負荷に印加される電圧の平均値である監視平均電圧Ｖａを推定演算する平均電圧推定手段と、過大電流状態検出手段および過小電流状態検出手段の少なくとも一方からなる異常判定手段と、前記出力停止手段とを構成するプログラムを含み、
    前記平均電圧推定手段は、前記開閉素子の通電デューティYと前記駆動電源電圧Ｖｂとの積を前記監視平均電圧Ｖａとして算出し、
    前記異常判定手段は、前記監視電圧Ｅｆと前記監視平均電圧Ｖａとの相対関係が許容変動幅を超えて変動したときに、前記監視電圧Ｅｆの過大または過小を示す警報用の異常判定信号を生成し、
    前記出力停止手段は、前記異常判定信号に応答して、前記帰還制御出力を停止させることを特徴とする請求項１１に記載の電気負荷の電流制御装置。
  15. 駆動電源と電気負荷との間に直列に挿入された開閉素子および電流検出抵抗を含み、前記駆動電源から前記開閉素子および前記電流検出抵抗を介して前記電気負荷に給電するための給電回路と、
    前記電流検出抵抗を介して検出される負荷電流が前記電気負荷に通電すべき目標負荷電流Ｉｓと一致するように前記開閉素子のＯＮ／ＯＦＦ比率を制御する電流制御部と
    を備えた電気負荷の電流制御装置であって、
    前記電流制御部は、マイクロプロセッサと、差動増幅回路部と、検出誤差校正手段と、換算推定手段と、帰還制御手段と、平均電圧測定回路と、異常判定手段と、出力停止手段とを有し、
    前記マイクロプロセッサは、不揮発プログラムメモリと、不揮発データメモリと、演算処理用のＲＡＭメモリと、多チャンネルＡＤ変換器とを含み、
    前記差動増幅回路部は、前記電流検出抵抗の両端電圧の差分電圧を増幅し、前記負荷電流にほぼ比例した監視電圧Ｅｆを生成して前記マイクロプロセッサに入力し、
    前記検出誤差校正手段は、製品出荷調整時に計測される前記監視電圧Ｅｆの電流比例係数Ｂを校正定数として前記不揮発データメモリに保存し、
    前記監視電圧Ｅｆは、以下の演算式（１）
    Ｅｆ＝Ｂ×Ｉｍ ・・・（１）
    によって表現されるものであり、
    前記換算推定手段は、前記監視電圧Ｅｆの実測値および前記校正定数Ｂを前記演算式（１）に代入して得られる負荷電流Ｉｍの値を推定負荷電流Ｉｍｅ＝Ｅｆ／Ｂとして逆算して算出するか、または、前記負荷電流Ｉｍが前記目標負荷電流Ｉｓに等しくなったと仮定したときの監視電圧Ｅｆの値を推定監視電圧Ｅｓ＝Ｂ×Ｉｓとして算出し、
    前記帰還制御手段は、前記開閉素子の閉路期間／開閉周期である通電デューティγを、前記目標負荷電流Ｉｓを前記電流制御部の目標値とし且つ前記推定負荷電流Ｉｍｅを帰還値として制御するか、または、前記推定監視電圧Ｅｓを前記電流制御部の目標値とし且つ実際の監視電圧Ｅｆを帰還値として制御し、
    前記平均電圧測定回路は、前記電気負荷への印加電圧を分圧および平滑して、前記電気負荷に対する平均印加電圧に比例した測定平均電圧Ｅａを生成し、
    前記異常判定手段は、前記監視電圧Ｅｆと前記測定平均電圧Ｅａとの相対関係が許容変動幅を超えて変動したときに異常判定信号を生成し、
    前記出力停止手段は、前記異常判定信号に応答して、前記帰還制御手段から前記開閉素子への帰還制御出力を停止させることを特徴とする電気負荷の電流制御装置。
  16. 前記異常判定手段は、過大電流状態検出回路および過小電流状態検出回路の少なくとも一方を含み、
    前記過大電流状態検出回路は、過大判定用の比較回路からなり、前記監視電圧Ｅｆと前記測定平均電圧Ｅａとの相対関係が許容変動幅を超えて変動して前記監視電圧Ｅｆの過大を示すときに、警報信号となる異常判定信号を前記マイクロプロセッサに供給し、
    前記過小電流状態検出回路は、過小判定用の比較回路からなり、前記監視電圧Ｅｆと前記測定平均電圧Ｅａとの相対関係が許容変動幅を超えて変動して前記監視電圧Ｅｆの過小を示すときに、警報信号となる異常判定信号を前記マイクロプロセッサに供給し、
    前記出力停止手段は、前記過大電流状態検出回路または前記過小電流状態検出回路からの警報信号に応答して、前記帰還制御出力を停止させることを特徴とする請求項１５に記載の電気負荷の電流制御装置。
  17. 前記警報信号は、前記マイクロプロセッサの割込入力端子に印加され、
    前記出力停止手段は、前記異常判定信号の発生に即応して、前記帰還制御出力を停止させることを特徴とする請求項１６に記載の電気負荷の電流制御装置。
  18. 前記過大電流状態検出回路または前記過小電流状態検出回路は、前記マイクロプロセッサの入力端子に接続された警報信号入力回路および異常発生記憶回路を含み、
    前記異常発生記憶回路は、前記警報信号によりセットされて前記開閉素子の導通を停止させるとともに、電源投入時にリセットされることを特徴とする請求項１６に記載の電気負荷の電流制御装置。
  19. 前記異常判定手段は、過大電流状態検出手段および過小電流状態検出手段の少なくとも一方を含み、
    前記平均電圧測定回路により生成される測定平均電圧Ｅａは、監視平均電圧Ｖａとして前記マイクロプロセッサに入力され、
    前記過大電流状態検出手段は、前記監視電圧Ｅｆと前記監視平均電圧Ｖａとの相対関係が許容変動幅を超えて変動し、前記監視電圧Ｅｆが過大を示すときに異常判定を行い、
    前記過小電流状態検出手段は、前記監視電圧Ｅｆと前記監視平均電圧Ｖａとの相対関係が前記許容変動幅を超えて変動し、前記監視電圧Ｅｆが過小を示すときに異常判定を行い、
    前記出力停止手段は、前記過大電流状態検出手段または前記過小電流状態検出手段からの異常判定に応答して、前記帰還制御出力を停止させることを特徴とする請求項１５に記載の電気負荷の電流制御装置。
JP2005053229A 2005-02-28 2005-02-28 電気負荷の電流制御装置 Active JP4158176B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005053229A JP4158176B2 (ja) 2005-02-28 2005-02-28 電気負荷の電流制御装置
US11/204,221 US7312969B2 (en) 2005-02-28 2005-08-16 Current control apparatus for electric load
DE102005040060A DE102005040060B4 (de) 2005-02-28 2005-08-24 Stromsteuervorrichtung für elektrische Last
CNB2005101192052A CN100440698C (zh) 2005-02-28 2005-10-26 电负载的电流控制装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005053229A JP4158176B2 (ja) 2005-02-28 2005-02-28 電気負荷の電流制御装置

Publications (2)

Publication Number Publication Date
JP2006238668A JP2006238668A (ja) 2006-09-07
JP4158176B2 true JP4158176B2 (ja) 2008-10-01

Family

ID=36848250

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005053229A Active JP4158176B2 (ja) 2005-02-28 2005-02-28 電気負荷の電流制御装置

Country Status (4)

Country Link
US (1) US7312969B2 (ja)
JP (1) JP4158176B2 (ja)
CN (1) CN100440698C (ja)
DE (1) DE102005040060B4 (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4765779B2 (ja) * 2005-07-19 2011-09-07 株式会社デンソー 制御装置，ショート検出装置，負荷駆動システムおよびプログラム
US7568117B1 (en) * 2005-10-03 2009-07-28 Zilker Labs, Inc. Adaptive thresholding technique for power supplies during margining events
JP4720548B2 (ja) * 2006-03-07 2011-07-13 住友電装株式会社 負荷異常検出システム
US7483803B2 (en) * 2006-08-11 2009-01-27 Apple Inc. Methods and apparatuses for calibrating sensors
JP4928296B2 (ja) * 2007-02-14 2012-05-09 日立オートモティブシステムズ株式会社 ソレノイドの電流制御装置及び方法
US8086355B1 (en) * 2007-02-28 2011-12-27 Global Embedded Technologies, Inc. Method, a system, a computer-readable medium, and a power controlling apparatus for applying and distributing power
JP5345764B2 (ja) * 2007-05-22 2013-11-20 ルネサスエレクトロニクス株式会社 モータ制御用マイクロコンピュータ及びその制御方法
US7978452B2 (en) * 2007-09-26 2011-07-12 Lear Corporation Automotive overcurrent protection
JP5359476B2 (ja) * 2009-04-06 2013-12-04 トヨタ自動車株式会社 ソレノイド制御装置
JP5328592B2 (ja) * 2009-10-02 2013-10-30 オムロンオートモーティブエレクトロニクス株式会社 モータ駆動装置
US8879283B2 (en) * 2009-11-05 2014-11-04 On-Bright Electronics (Shanghai) Co., Ltd. System and method providing protection in the event of current sensing failure for power converter
JP4916543B2 (ja) * 2009-11-13 2012-04-11 三菱電機株式会社 電気負荷の電流制御装置
JP4908608B2 (ja) * 2010-03-25 2012-04-04 三菱電機株式会社 電気負荷の電流制御装置
CN101887245B (zh) * 2010-06-29 2011-12-28 深圳和而泰智能控制股份有限公司 电路控制装置
JP6028379B2 (ja) * 2012-03-06 2016-11-16 株式会社ジェイテクト ソレノイド制御装置
TWI505576B (zh) * 2012-03-16 2015-10-21 Quanta Comp Inc Electronic device and electrical connector combination
CN104182020A (zh) * 2013-05-23 2014-12-03 中兴通讯股份有限公司 一种基于单端口实现双向供电的装置及方法
JP5619253B1 (ja) 2013-10-15 2014-11-05 三菱電機株式会社 誘導性負荷の給電制御装置
US10293693B2 (en) * 2015-04-21 2019-05-21 Samsung Electronics Co., Ltd. Battery control method and apparatus, battery module, and battery pack
CN105281284B (zh) * 2015-11-16 2018-01-12 林纪秋 一种工频过电流判断方法及保护装置
DE102016215832B4 (de) 2016-08-23 2023-10-12 Continental Automotive Technologies GmbH Verfahren zum Betreiben von einer Druckregelvorrichtung sowie Druckregelvorrichtung
EP3527462B1 (en) * 2016-10-13 2020-12-30 Mitsubishi Electric Corporation Electric power steering apparatus
TWI632449B (zh) * 2017-08-31 2018-08-11 緯穎科技服務股份有限公司 依據系統配置設定過電流保護值的存儲伺服器系統
DE102018209680B4 (de) * 2018-06-15 2023-08-10 Vitesco Technologies Germany Gmbh Schaltungsanordnung zum Betreiben eines Verbrauchers
CN111413660B (zh) * 2020-04-29 2022-09-02 云南电网有限责任公司电力科学研究院 一种电能表误差自检测功能的测试方法及系统
US11262405B2 (en) * 2020-06-17 2022-03-01 Calnetix Technologies, Llc Fault detection in a multi-phase electric machine
EP3981980A4 (en) * 2020-08-20 2022-04-13 Shenzhen Carku Technology Co., Limited OVERCURRENT PROTECTION DEVICE, STARTING POWER DEVICE AND OVERCURRENT PROTECTION METHOD
US20230288495A1 (en) * 2022-03-11 2023-09-14 Texas Instruments Incorporated Cable fault detection

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1010269B (zh) * 1985-09-23 1990-10-31 三菱电机株式会社 变速电机的控制装置
JP3021911B2 (ja) 1992-02-05 2000-03-15 株式会社デンソー リニアソレノイドの駆動装置
JP3330022B2 (ja) 1996-07-24 2002-09-30 三菱電機株式会社 電流制御装置
JPH10225179A (ja) 1997-01-31 1998-08-21 Aisin Aw Co Ltd リニアソレノイドの制御方法および制御装置
JP2000114039A (ja) 1998-09-29 2000-04-21 Denso Corp リニアソレノイド故障検出装置
JP3902435B2 (ja) 2001-10-01 2007-04-04 株式会社日立製作所 負荷の電流制御装置
EP1480862B1 (de) 2002-03-01 2011-07-13 Continental Teves AG & Co. oHG Verfahren und schaltungsanordnung zur kalibrierung von spannungs- und temperaturabweichungen des effektivstroms von hydraulikventilen in einer pwm-ansteuerung

Also Published As

Publication number Publication date
CN1829057A (zh) 2006-09-06
DE102005040060A1 (de) 2006-09-07
CN100440698C (zh) 2008-12-03
US20060197508A1 (en) 2006-09-07
JP2006238668A (ja) 2006-09-07
US7312969B2 (en) 2007-12-25
DE102005040060B4 (de) 2007-08-23

Similar Documents

Publication Publication Date Title
JP4158176B2 (ja) 電気負荷の電流制御装置
JP4908608B2 (ja) 電気負荷の電流制御装置
US7504743B2 (en) Power supply control device for on-vehicle electrical loads
JP4335107B2 (ja) 電気負荷の電流制御装置
EP2951597B1 (en) Voltage measuring apparatus with temperature abnormality detection function and power conversion apparatus
US9600047B2 (en) Electronic control unit
EP3605118B1 (en) Open current sense detection in multiphase buck voltage regulator
EP3290256B1 (en) Overcurrent detection device, energy storage apparatus, and current detection method
CN109477862B (zh) 车载控制装置
CN113315501A (zh) 智能半导体开关
JP5281369B2 (ja) 物理量センサ
CN101676830B (zh) 半导体电路
JP4978970B2 (ja) 非接地回路の絶縁性検出装置
US9698678B2 (en) Circuitry and method for regulating a current for diagnosing an electromechanical load utilizing multiple current measurements
EP3382895A1 (en) Electronic device provided with secondary failure preventing circuit
JP4916543B2 (ja) 電気負荷の電流制御装置
JP5516350B2 (ja) 負荷駆動回路
CN110649791B (zh) 电流检测电路及电源装置
US20040178782A1 (en) Current controller for inductive load
JP5989171B1 (ja) 電流検出回路、及びその回路を備えた車両用電子制御装置
JP6807983B2 (ja) 電力変換装置
CN109390913B (zh) 三相马达控制电路和三相马达控制方法
JP4826445B2 (ja) Ｄｃ−ｄｃコンバータの出力制御装置、ｄｃ−ｄｃコンバータおよびその制御方法
US20150153751A1 (en) Power supply circuit and electronic control unit employing the same
CN117280557A (zh) 电力供给装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080408

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080529

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080701

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080704

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4158176

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110725

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110725

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120725

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120725

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130725

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250