JP2015076343A - 発光素子点灯装置、照明器具、および照明システム - Google Patents

発光素子点灯装置、照明器具、および照明システム Download PDF

Info

Publication number
JP2015076343A
JP2015076343A JP2013213356A JP2013213356A JP2015076343A JP 2015076343 A JP2015076343 A JP 2015076343A JP 2013213356 A JP2013213356 A JP 2013213356A JP 2013213356 A JP2013213356 A JP 2013213356A JP 2015076343 A JP2015076343 A JP 2015076343A
Authority
JP
Japan
Prior art keywords
current
bleeder
circuit
power supply
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013213356A
Other languages
English (en)
Other versions
JP6233742B2 (ja
Inventor
明 中城
Akira Nakashiro
明 中城
牧村 紳司
Shinji Makimura
紳司 牧村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2013213356A priority Critical patent/JP6233742B2/ja
Publication of JP2015076343A publication Critical patent/JP2015076343A/ja
Application granted granted Critical
Publication of JP6233742B2 publication Critical patent/JP6233742B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Circuit Arrangement For Electric Light Sources In General (AREA)

Abstract

【課題】 双方向スイッチング素子の保持電流の生成用および制御電源の生成用のそれぞれに適したブリーダ電流を生成することができる発光素子点灯装置、照明器具、および照明システムを提供する。
【解決手段】 発光素子点灯装置13において、ブリーダ回路12は、位相制御された商用電源10の交流電圧の瞬時値が閾値Vt11より低い場合にブリーダ電流Ibを生成し、位相制御された交流電圧の瞬時値に応じてブリーダ電流Ibを調整しており、交流電圧の瞬時値が大きいほど、ブリーダ電流Ibを減少させる。
【選択図】図1

Description

本発明は、自己保持機能を有する双方向スイッチング素子を用いて位相制御を行う発光素子点灯装置、照明器具、および照明システムに関するものである。
従来から、商用電源と、3極双方向サイリスタであるトライアックとを電気的に接続し、トライアックを制御して、商用電源の電源電圧の導通角を可変とすることによって、発光素子を調光制御する発光素子点灯装置がある。発光素子は、有機EL(Electroluminescence)素子、LED(Light Emitting Diode)素子等がある。
トライアックは、ゲートにトリガ信号を加えることによってオンする。そして、トライアックに流れるアノード電流が保持電流以下になると、トライアックはオフする。
一般に、トライアックをオフ状態からオン状態に切り替えるときのみ(ターンオン時にのみ)、トライアックのゲート端子にパルス状のトリガ信号を入力する、所謂パルストリガ方式が採用される。しかしながら、このパルストリガ方式では、商用電源の電源ラインにノイズが重畳すると、ノイズによりトライアックを流れるアノード電流が保持電流を下回ることで、トライアックが不意にオフ状態に切り替わる場合がある。
また、トライアックをオンさせて導通させる期間のうち所定期間、トライアックをオンさせるトリガ信号を継続して供給する、所謂DCトリガ方式も提案されている。しかしながら、DCトリガ方式を用いた場合も、ノイズによりトライアックを流れるアノード電流が保持電流を下回ることで、トライアックが不意にオフ状態に切り替わる場合がある。
以下、DCトリガ方式を用いた場合について説明する。
まず、商用電源の電源ラインにノイズが重畳しない通常時において、トライアックは、図15(a)に示すように、トリガ信号の継続期間T51が終了した後、アノード電流が保持電流以下になるまでは、導通状態を維持する。この場合、トライアックの導通期間T52は、トリガ信号が立ち上がってからアノード電流が保持電流以下になるまでとなる。したがって、電源電圧がゼロクロス近傍に達するまで、照明器具に電源電圧が印加される。なお、図15(a)において、破線は商用電源の電源電圧を示し、実線は、照明器具の印加電圧を示す。
一方、商用電源の電源ラインにノイズが重畳する場合、トライアックは、図15(b)に示すように、トリガ信号の継続期間T51が終了した後、ノイズによりアノード電流が保持電流以下となってオフする虞がある。この場合、図15(b)に示すように、トライアックの導通期間T53は、期間T52よりも短くなる。なお、図15(b)において、破線は商用電源の電源電圧を示し、実線は、照明器具の印加電圧を示す。
したがって、商用電源の電源電圧のゼロクロス近傍において、商用電源の電源ラインにノイズが重畳する場合、トライアックの導通期間が変動することで、照明器具の点灯にチラツキが生じたり、不意に消灯する虞があった。
そこで、トライアックのゲートにトリガ信号が加えられていない期間において、保持電流を上回るアノード電流を確保してトライアックのオン状態を維持するため、トライアックにブリーダ電流を流す構成が提案された(例えば、特許文献1参照)。
特開2012−185998号公報
上記特許文献のブリーダ電流は、トライアックのゲートにトリガ信号が加えられていない期間において生成される。このブリーダ電流は、トライアックが導通しているとき(オン時)にトライアックの保持電流となり、トライアックが導通していないとき(オフ時)にトライアック制御のための制御電源を生成するために用いられる。
しかしながら、制御電源を生成するために過不足のない電流値にブリーダ電流を設定した場合、トライアックの保持電流としては過不足が発生する。保持電流が不足した場合、照明器具の点灯にチラツキが生じたり、不意に消灯する虞がある。また、保持電流が過剰である場合、保持電流による損失が増大する虞がある。
また、トライアックの保持電流として過不足のない電流値にブリーダ電流を設定した場合、制御電源を生成するためには過不足が発生する。この場合、制御電源の出力不足や、制御電源生成時における損失増大の虞がある。
なお、制御電源を生成するために必要な電流値と保持電流として必要な電流値との大小関係は、制御電源によって動作する回路の構成、発光素子の点灯回路の構成、負荷電力等によって決まる。
本発明は、上記事由に鑑みてなされたものであり、その目的は、双方向スイッチング素子の保持電流の生成用および制御電源の生成用のそれぞれに適したブリーダ電流を生成することができる発光素子点灯装置、照明器具、および照明システムを提供することにある。
本発明の発光素子点灯装置は、自己保持機能を有する双方向スイッチング素子と交流電源との直列回路に直列接続される発光素子点灯装置であって、前記交流電源から供給される電力を入力されて発光素子からなる光源に点灯電力を供給する電力変換回路と、前記電力変換回路に並列接続されて、前記交流電源を供給源とするブリーダ電流を生成するブリーダ回路とを備え、前記ブリーダ回路は、前記電力変換回路に入力される電圧の瞬時値が第1の閾値より低い場合に前記ブリーダ電流を生成し、前記電力変換回路に入力される電圧の瞬時値に応じて前記ブリーダ電流を調整することを特徴とする。
この発明において、前記ブリーダ回路は、定電流制御した前記ブリーダ電流を生成することが好ましい。
この発明において、前記双方向スイッチング素子は、導通する期間のうち所定期間に亘って、オンするためのトリガ信号を継続して供給され、前記第1の閾値は、前記トリガ信号が停止するタイミングにおいて前記電力変換回路に入力される電圧の瞬時値より高い値に設定されることが好ましい。
この発明において、前記電力変換回路は、前記交流電源の力率改善機能を有することが好ましい。
この発明において、前記交流電源の交流電圧の大きさは、前記第1の閾値より低い複数の第2の閾値で区切られた複数の領域に分割され、前記ブリーダ回路は、前記電力変換回路に入力される電圧の瞬時値が属する前記領域毎に前記ブリーダ電流を設定し、複数の前記領域のうち電圧値が最も低い前記領域以外において、前記電力変換回路に入力される電圧の瞬時値が属する前記領域の電圧が高いほど、前記ブリーダ電流を減少させることが好ましい。
この発明において、前記ブリーダ回路は、前記第1の閾値より低い1または複数の第2の閾値と前記電力変換回路に入力される電圧の瞬時値との比較結果に基づいて、前記電力変換回路に入力される電圧の瞬時値が高いほど前記ブリーダ電流を減少させることが好ましい。
この発明において、前記発光素子は、LED素子または有機EL素子であることが好ましい。
本発明の照明器具は、本発明の発光素子点灯装置を備えることを特徴とする。
この発明において、前記発光素子点灯装置から点灯電力を供給される発光素子を備えることが好ましい。
本発明の照明システムは、発光素子からなる光源、および交流電源から供給される電力を用いて前記光源に点灯電力を供給する電力変換回路を具備する照明負荷と、前記電力変換回路と交流電源との直列回路に直列接続されて自己保持機能を有する双方向スイッチング素子と、前記双方向スイッチング素子を制御することで前記交流電源の交流電圧の導通角を可変とする位相制御を行う調光制御部と、前記双方向スイッチング素子に並列接続されて、前記調光制御部の制御電源を生成する制御電源部と、前記電力変換回路に並列接続されて、前記交流電源を供給源とするブリーダ電流を生成するブリーダ回路とを備え、前記ブリーダ回路は、前記電力変換回路に入力される電圧の瞬時値が第1の閾値より低い場合に前記ブリーダ電流を生成し、前記電力変換回路に入力される電圧の瞬時値に応じて前記ブリーダ電流を調整することを特徴とする。
以上説明したように、本発明のブリーダ回路は、電力変換回路に入力される電圧の瞬時値が第1の閾値より低い場合にブリーダ電流を生成し、電力変換回路に入力される電圧の瞬時値に応じてブリーダ電流を調整する。したがって、本発明では、双方向スイッチング素子の保持電流の確保および制御電源の生成のそれぞれに適したブリーダ電流を生成することができるという効果がある。
実施形態1の照明システムの構成を示すブロック図である。 同上の照明器具の構成を示す回路図である。 (a)〜(e)同上の各部の動作を示す波形図である。(a)は同期信号、(b)はトリガ信号、(c)は入力電圧、(d)は力率改善機能を有する電力変換回路を用いた場合の入力電流、(e)はコンデンサインプット型の電力変換回路を用いた場合の入力電流の各波形を示す。 (a)〜(c)異なるブリーダ回路による各部の動作を示す波形図である。(a)は入力電圧、(b)は入力電流、(c)はブリーダ電流の各波形を示す。 (a)〜(c)異なるブリーダ回路による各部の動作を示す波形図である。(a)は入力電圧、(b)は入力電流、(c)はブリーダ電流の各波形を示す。 同上の電流引込部の構成を示す回路図である。 (a)(b)同上の位相検出回路の動作を示す波形図である。(a)は入力電圧、(b)はデューティ信号の各波形を示す。 (a)(b)同上の位相検出回路の動作を示す波形図である。(a)は入力電圧、(b)はデューティ信号の各波形を示す。 (a)〜(c)同上の各部の動作を示す波形図である。(a)は入力電圧、(b)は入力電流、(c)はブリーダ電流の各波形を示す。 (a)〜(c)同上の各部の動作を示す波形図である。(a)は入力電圧、(b)は入力電流、(c)はブリーダ電流の各波形を示す。 同上の別の構成を示す回路図である。 実施形態2の構成を示す回路図である。 (a)〜(c)同上の各部の動作を示す波形図である。(a)は入力電圧、(b)は入力電流、(c)はブリーダ電流の各波形を示す。 (a)〜(c)実施形態3の各部の動作を示す波形図である。(a)は入力電圧、(b)は入力電流、(c)はブリーダ電流の各波形を示す。 (a)(b)従来の動作を示す各部の波形図である。(a)はノイズが重畳しない通常時の波形、(b)はノイズが重畳した場合の波形を示す。
以下、本発明の実施の形態を図面に基づいて説明する。
(実施形態1)
図1は、本実施形態の照明システムの構成を示す。この照明システムは、照明器具1と調光器2とを備える。照明システムは、照明器具1と調光器2との直列回路が、商用電源10(交流電源)の両端間に接続される。そして、照明器具1は、照明負荷11と、ブリーダ回路12とを備える。調光器2は、商用電源10の電源電圧(交流電圧)を位相制御する。
まず、照明負荷11は、図2に示すように、入力フィルタ回路1aと、整流回路1bと、電力変換回路1cと、位相検出回路1d,1eと、調光回路1fと、出力フィードバック回路1gと、光源1hとを備える。なお、電力変換回路1cとブリーダ回路12とで、発光素子点灯装置13を構成する。
入力フィルタ回路1aは、照明負荷11の入力端間に接続したコンデンサC1と、照明負荷11の両電源ラインに直列接続したインダクタL1とを備える。この入力フィルタ回路1aは、電源ラインに伝播するノイズや、空間へ輻射するノイズを抑制する機能を有する。
整流回路1bは、ダイオードをフルブリッジ接続して構成され、商用電源10の電源電圧を全波整流する。
電力変換回路1cは、コンデンサC2,C3と、トランスT1と、スイッチング素子Q1と、制御回路K1と、ダイオードD1とを備えて、非絶縁型のフライバックコンバータを構成する。この電力変換回路1cは、損失低減、雑音低減のために、擬似共振回路を構成しており、さらに、商用電源10の力率を改善する力率改善機能を有する。
コンデンサC2は、整流回路1bの出力端間に接続したフィルムコンデンサであって、スイッチング素子Q1のターンオン時に発生する電圧・電流スパイクを抑制する。このコンデンサC2は、平滑用コンデンサに比べて容量が小さく、平滑作用を考慮したものではない。すなわち、電力変換回路1cは、電解コンデンサ等の容量が大きい平滑コンデンサを入力手段に備えておらず、コンデンサインプット型の電源回路を構成するものではない。
トランスT1は、一次巻線N1、二次巻線N2、三次巻線N3を備えて、各巻線は互いに磁気的に結合している。そして、一次巻線N1とスイッチング素子Q1との直列回路が、整流回路1bの出力端間に接続し、二次巻線N2の一端には、ダイオードD1が介挿されており、二次巻線N2とダイオードD1との直列回路には、平滑用のコンデンサC3が並列接続している。三次巻線N3は、制御回路K1に接続されて、制御回路K1の動作電源を生成する。
そして、制御回路K1は、スイッチング素子Q1をオン・オフ駆動する。まず、スイッチング素子Q1のオン時において、一次巻線N1およびスイッチング素子Q1の直列回路に電流が流れ、一次巻線N1に磁気エネルギーが蓄積される。次に、スイッチング素子Q1がオフすると、一次巻線N1の磁気エネルギーによって、二次巻線N2に誘起電圧が発生し、コンデンサC3の両端間に電圧が生じる。また、スイッチング素子Q1がオフした場合には、一次巻線N1の磁気エネルギーによって、三次巻線N3にも誘起電圧が発生し、制御回路K1へ動作電源として供給される。
さらに、制御回路K1は、スイッチング素子Q1をスイッチング制御することによって、電力変換回路1cの出力(点灯電力)を所定値に制御し、さらには商用電源10の力率を改善させる。なお、フライバックコンバータによる力率改善動作については、周知技術であり、詳細な説明は省略する。
光源1hは、単数のLED素子または有機EL素子、もしくは直列接続または並列接続した複数のLED素子または有機EL素子から構成されており、コンデンサC3の両端間に接続している。
位相検出回路1d,1eは、整流回路1bの各入力端にアノードを接続したダイオードD2,D3の各カソードに接続しており、調光器2によって位相制御された電源電圧を全波整流した電圧波形が入力される。
そして、位相検出回路1dは、照明負荷11に入力される電源電圧の導通角を検出し、この検出した導通角に応じたデューティ比の信号101(デューティ信号101)を、調光回路1fおよびブリーダ回路12へ出力する。
位相検出回路1eは、照明負荷11に入力される電源電圧の位相角を検出し、この検出した位相角に応じたデューティ比の信号102(デューティ信号102)を、ブリーダ回路12へ出力する。
調光回路1fは、デューティ信号101のデューティ比に応じた負荷電流の目標値を設定し、この負荷電流の目標値に応じた電圧信号(目標信号)を、出力フィードバック回路1gへ出力する。
出力フィードバック回路1gは、光源1hに直列接続した抵抗等によって、光源1hに流れる負荷電流を検出する。また、出力フィードバック回路1gは、調光回路1fから入力された目標信号によって、負荷電流の目標値を取得する。そして、出力フィードバック回路1gは、負荷電流の検出値と目標値とに基づくフィードバック信号(例えば、負荷電流の検出値と目標値の誤差)を制御回路K1へ出力する。
制御回路K1は、フィードバック信号に応じて、スイッチング素子Q1の導通期間(オン期間)を設定することによって、負荷電流が目標値に一致するように定電流制御を行う。
次に、調光器2は、図1に示すように、雑音防止用のフィルタを構成するコンデンサC11及びインダクタL11と、自己保持機能を有する双方向スイッチング素子であるトライアックQ11とを備える。コンデンサC11は、調光器2の入力端間に接続し、コンデンサC11には、トライアックQ11とインダクタL11との直列回路が並列接続している。このトライアックQ11は、電力変換回路1cと商用電源10との直列回路に直列接続している。そして、トライアックQ11がオンしている導通状態にあるとき、商用電源10から照明器具1へ交流電力が供給される。
また、調光器2は、制御電源部4を備える。制御電源部4は、調光器2の各部(後述の調光制御部3等)の制御電源を生成するものであり、トライアックQ11に並列接続されている。
この制御電源部4は、ダイオードD11と、コンデンサC12と、電源回路K11と、コンデンサC13とを備える。
ダイオードD11は、照明器具1からの電源ラインに接続しており、コンデンサC12は、ダイオードD11を介してトライアックQ11に並列接続している。電源回路K11は、コンデンサC12の両端電圧を制御電圧Vccに変換して出力する。コンデンサC13は、電源回路K11の出力端間に接続された平滑用コンデンサである。ここで、コンデンサC13の低圧端子は、回路グランドに接続している。
さらに、調光器2は、調光制御部3を備える。調光制御部3は、位相検出回路K12、制御回路K13、操作部K14を備えており、トライアックQ11を制御することで、商用電源10の電源電圧の導通角を可変とする位相制御を行う。
まず、照明器具1からの電源ライン(ダイオードD11のアノード側)には、ダイオードD12を介して位相検出回路K12が接続されている。位相検出回路K12は、グランド端子を回路グランドに接続しており、商用電源10から供給される電源電圧の位相に基づいて、図3(a)に示す同期信号110を生成し、制御回路K13に出力する。具体的に、位相検出回路K12は、ダイオードD12を介して商用電源10の電源電圧を検出することによって、商用電源10の電源電圧と所定の閾値Vt1とを比較し、電源電圧が閾値Vt1を上回る期間をHレベルとした同期信号110を生成する。すなわち、同期信号110は、電源電圧が閾値Vt1を上回ると立ち上がり、閾値Vt1を下回ると立ち下がる。なお、図3(a)〜(c)において、破線は商用電源10の電源電圧を示している。
制御回路K13は、位相検出回路K12から与えられる同期信号110、および操作部K14から与えられる調光信号に基づいて、トライアックQ11をターンオンさせるトリガ信号111を生成する(図3(b)参照)。トリガ信号111の立ち上がりおよび立ち下がりは、何れも同期信号110の立ち上がりを基準にして決定される。制御回路K13がトリガ信号111をHレベルに切り替えることによって、トライアックQ11のゲートに駆動電流が流れてトライアックQ11が導通状態(オン状態)となる。
すなわち、調光制御部3は、トライアックQ11をオン制御することによって、電力変換回路1cに入力される電源電圧を位相制御している。
以下、本実施形態の調光動作について説明する。まず、位相検出回路K12が、同期信号110を生成し、制御回路K13に出力する。また、操作部K14は、ユーザ操作に応じた調光信号を制御回路K13に出力する。制御回路K13は、同期信号110および調光信号に基づいてトリガ信号111を生成し、トライアックQ11のゲートに出力する。トライアックQ11は、トリガ信号111の立ち上がり時にターンオンし、導通状態となる。したがって、図3(c)に示すように、電力変換回路1cには、商用電源10の電源電圧が位相制御されて入力される(以降、電力変換回路1cに入力される位相制御された電源電圧を入力電圧Viと称す)。なお、トリガ信号111の立ち上がりは、ユーザが操作する操作部K14から出力される電圧信号によって位相角が変化する。これにより、入力電圧Viの導通角が変化するため、調光を行うことができる。
その後、トリガ信号111が立ち下がると、トライアックQ11のゲートに駆動電流が流れなくなる。トライアックQ11は、アノード電流が保持電流を上回っている間は導通状態を維持するため、トリガ信号111の立ち下がり後も暫くは電力変換回路1cに商用電源10の電源電圧が印加され続ける(図3(c)参照)。そして、トライアックQ11のアノード電流が保持電流以下になると、トライアックQ11はターンオフして、非導通状態(オフ状態)に切り替わる。これにより、電力変換回路1cへの商用電源10の電源電圧の印加が停止する。
照明負荷11では、位相検出回路1dが、入力電圧Viの導通角を検出し、この検出した導通角に応じたデューティ信号101を調光回路1fへ出力する。調光回路1fは、デューティ信号101のデューティ比に応じて負荷電流の目標値を設定し、この目標値に応じた目標信号を出力する。出力フィードバック回路1gは、負荷電流の検出値と目標値とに基づくフィードバック信号を制御回路K1へ出力する。制御回路K1は、フィードバック信号に応じて、スイッチング素子Q1の導通期間(オン期間)を設定することによって、負荷電流が目標値に一致するように定電流制御を行い、光源1hを調光する。
ここで、図3(b)に示すように、トリガ信号111はパルストリガとは異なり、照明負荷11に点灯用の電力を与える期間のうち一定期間は継続してHレベルとなっている。これにより、トライアックQ11のゲート端子には、トリガ信号111が立ち下がるまで継続して駆動電流が流れる。すなわち、トライアックQ11を導通させる期間のうち一定期間(トリガ信号111のHレベル期間)、トライアックQ11に駆動電流を継続して与える。
また、照明負荷11は、電力変換回路1cを用いており、図3(d)に示すように、照明負荷11(電力変換回路1c)の入力電流Icは正弦波状となり、商用電源10の力率が改善されている。すなわち、商用電源10の電源電圧の振幅がピークを過ぎて低下し、ゼロクロス付近に達した場合でも、トライアックQ11のアノード電流を確保できる。したがって、商用電源10の電源電圧のゼロクロス近傍において、商用電源10の電源ラインにノイズが重畳したとしても、トライアックQ11の導通期間の変動を抑制でき、光源1hの点灯にチラツキが生じたり、不意に消灯する可能性を低減できる。
而して、本実施形態の発光素子点灯装置13、照明器具1、照明システムは、電源電圧のゼロクロス近傍において、商用電源10の電源ラインにノイズが重畳しても、トライアックQ11が不意にオフすることなく、安定した調光を行うことができる。
一方、電力変換回路1cの代わりに、整流回路1bの整流電圧を平滑する大容量の平滑用コンデンサ(例えば、電解コンデンサ)を設け、この平滑用コンデンサの電圧を光源1hに印加したとする。この場合、照明負荷11の入力電流Icは、図3(e)に示す突入電流の波形となって、商用電源10の力率が低くなる。したがって、このようなコンデンサインプット型の電力変換回路を用いた場合、商用電源10の電源電圧の振幅がピークを過ぎて低下し、ゼロクロス付近に達した場合、トライアックQ11のアノード電流を確保することが難しくなる。したがって、電源電圧のゼロクロス近傍において、商用電源10の電源ラインにノイズが重畳すると、トライアックQ11が不意にオフして、調光が不安定になる虞がある。
さらに、本実施形態では、トリガ信号111のオフ期間においても、トライアックQ11に、保持電流を上回る十分なアノード電流が継続して流れるように、電力変換回路1cと並列にブリーダ回路12を設けている(図1、図2参照)。また、このブリーダ回路12は、トライアックQ11のオフ時に、調光器2の制御電源部4に電力を供給する機能も併せて有する。
まず、本実施形態とは異なるブリーダ回路による動作を、図4(a)〜(c)、図5(a)〜(c)に示す。なお、図4(a)〜(c)は調光時の動作であり、図5(a)〜(c)は全点灯(定格点灯)時の動作である。なお、調光器2が省略されて照明器具1のみを用いる場合も、図5(a)〜(c)の動作を行う。
このブリーダ回路は、電源電圧の振幅が閾値Vt101未満である場合(図4(a)、図5(a)参照)、ブリーダ電流Ibが発生する(図4(c)、図5(c)参照)。なお、以下の説明では、ブリーダ電流Ibの発生期間によって、ブリーダ電流Ib1,Ib2の符号を付している。ブリーダ電流Ib1は、調光器2の制御電源を生成するための電流である。ブリーダ電流Ib2は、電源電圧のゼロクロス近傍においてもトライアックQ11のオン状態を維持するための電流である。
そして、照明器具1の入力電流Iiは、照明負荷11の入力電流Icとブリーダ電流Ibとの和となる(図4(b)、図5(b)参照)。そして、ブリーダ電流Ib1は、トライアック制御のための制御電源を生成するために過不足の少ない電流値に設定される必要がある。また、ブリーダ電流Ib2は、耐ノイズ性を向上させるために、トライアックQ11の保持電流Ihを確保できればよい。すなわち、保持電流Ihを超えて流れるブリーダ電流Ib2(図4(b)、図5(b)の斜線部)は本来不要であり、照明システム内で発生する損失の要因となる。
そこで、本実施形態のブリーダ回路12は、以下の動作を行う。
ブリーダ回路12は、図2に示すように、整流回路1bの各入力端にアノードを接続したダイオードD2,D3と、ダイオードD2,D3の各カソードと整流回路1bの整流出力の低圧側との間に接続した電流引込部12aとを備える。すなわち、ブリーダ回路12は、電力変換回路1c(照明負荷11)に並列接続したものと等価的に考えることができる。
図6に、電流引込部12aの回路構成を示す。電流引込部12aでは、FET素子Q31、抵抗R31、抵抗R32の直列回路が、ダイオードD2,D3の各カソードと整流回路1bの整流出力の低圧側との間に接続している。FET素子Q31のドレインは、ダイオードD2,D3の各カソードに接続し、FET素子Q31のソースは、抵抗R31,R32の直列回路に接続している。さらに、FET素子Q31のゲートは、ダイオードD31,D32の各カソードに接続している。ダイオードD31のアノードは、位相検出回路1dに接続し、ダイオードD32のアノードは、位相検出回路1eに接続している。ダイオードD31のアノードと整流回路1bの整流出力の低圧側との間には、ツェナダイオードZD31が接続している。さらに、ダイオードD32のアノードと整流回路1bの整流出力の低圧側との間には、ツェナダイオードZD32が接続している。
そして、位相検出回路1dは、入力電圧Viの導通角を検出している。具体的に、位相検出回路1dは、入力電圧Viを全波整流した電圧波形(図7(a)参照)が、ダイオードD2,D3を介して入力されており、この電圧波形を、閾値Vt11(第1の閾値)と比較することによって、導通角に応じたデューティ信号101を生成している。デューティ信号101は、入力電圧Viの瞬時値が閾値Vt11以上の場合、Lレベルとなり、入力電圧Viの瞬時値が閾値Vt11未満の場合、Hレベルとなる(図7(b)参照)。位相検出回路1dは、このデューティ信号101を、ダイオードD31を介して電流引込部12aのFET素子Q31のゲートに印加する。
また、位相検出回路1eは、入力電圧Viの位相角を検出している。具体的に、位相検出回路1eは、入力電圧Viを全波整流した電圧波形(図8(a)参照)が、ダイオードD2,D3を介して入力されており、この電圧波形を、閾値Vt12(第2の閾値)と比較することによって、位相角に応じたデューティ信号102を生成している。デューティ信号102は、入力電圧Viの瞬時値が閾値Vt12以上の場合、Lレベルとなり、入力電圧Viの瞬時値が閾値Vt12未満の場合、Hレベルとなる(図8(b)参照)。位相検出回路1eは、このデューティ信号102を、ダイオードD32を介して電流引込部12aのFET素子Q31のゲートに印加する。
すなわち、デューティ信号101,102は、FET素子Q31のゲートにOR接続されている。
そして、閾値Vt11,Vt12の大小関係は、Vt11>Vt12であり、デューティ信号101がHレベルとなるデューティは、デューティ信号102がHレベルとなるデューティより大きくなる。したがって、入力電圧Viの瞬時値が閾値Vt11未満且つ閾値Vt12以上の場合、デューティ信号101がHレベル、デューティ信号102がLレベルになる。また、入力電圧Viの瞬時値が閾値Vt12未満の場合、デューティ信号101,102の両方がHレベルになる。すなわち、FET素子Q31は、入力電圧Viの瞬時値が閾値Vt11未満のときに導通し、ダイオードD2またはD3、FET素子Q31、抵抗R31,R32を介してブリーダ電流Ibが流れる。このブリーダ電流Ibは、商用電源10を供給源として、商用電源10、ブリーダ回路12、調光器2で構成される閉回路を流れる。
さらに、ツェナダイオードZD31のツェナ電圧Vz1は、ツェナダイオードZD32のツェナ電圧Vz2より低い電圧値に設定される。したがって、デューティ信号101のみがHレベルのとき、FET素子Q31のゲートにはツェナ電圧Vz1が印加され、デューティ信号101,102の両方がHレベルのとき、FET素子Q31のゲートにはツェナ電圧Vz2が印加される。そして、FET素子Q31のゲートにツェナ電圧Vz1が印加された場合のブリーダ電流Ib=I1となり、FET素子Q31のゲートにツェナ電圧Vz2が印加された場合、ブリーダ電流Ib=I2となる。I1,I2は、Vz1<Vz2より、I1<I2の大小関係となる。
而して、入力電圧Viの瞬時値が閾値Vt11以上の場合、デューティ信号101,102はともにLレベルとなり、FET素子Q31のゲートには電圧が印加されず、ブリーダ電流Ibは流れない。
入力電圧Viの瞬時値が閾値Vt11未満、且つ閾値Vt12以上の場合、デューティ信号101はHレベルとなり、デューティ信号102はLレベルとなる。したがって、FET素子Q31のゲートにはツェナ電圧Vz1が印加され、ブリーダ電流Ib=I1となる。
入力電圧Viの瞬時値が閾値Vt12未満の場合、デューティ信号101,102はともにHレベルとなる。したがって、FET素子Q31のゲートにはツェナ電圧Vz2が印加され、ブリーダ電流Ib=I2となる。
すなわち、ブリーダ電流Ibは、入力電圧Viの瞬時値が高い場合には低い電流値「I1」に制御され、入力電圧Viの瞬時値が低い場合には高い電流値「I2」に制御される。
以下、このブリーダ回路12による動作を、図9(a)〜(c)を用いて説明する。なお、以下の説明では、ブリーダ電流Ibの発生期間によって、ブリーダ電流Ib1,Ib2の符号を付している。なお、図9(a)〜(c)は調光時の動作である。
まず、トライアックQ11がターンオフしてから、制御電圧Vccを生成するためのブリーダ電流Ib1が発生する。トライアックQ11がターンオフした時点では、入力電圧Viの瞬時値が閾値Vt12未満であり(図9(a)参照)、デューティ信号101,102がともにHレベルとなって、FET素子Q31が導通し、ブリーダ電流Ib1=I2が発生する(図9(c)参照)。このブリーダ電流Ib1は、調光器2のダイオードD11を介して、コンデンサC12を充電する。すなわち、制御電源部4は、ブリーダ電流Ib1を用いて制御電圧Vccを生成しており、簡易な構成で制御電源を確保できる。
そして、トリガ信号111が立ち上がり、トライアックQ11が導通すると、商用電源10の電源電圧が電力変換回路1cに入力される(図9(a)参照)。入力電圧Viの瞬時値が閾値Vt11以上となった時点で、デューティ信号101,102がともにLレベルとなって、FET素子Q31がオフし、ブリーダ電流Ib1はゼロになる(図9(c)参照)。
そして、電源電圧の振幅が、ピーク値まで増加した後に低下し、トリガ信号111が立ち下がると、トライアックQ11のゲートに駆動電流が流れなくなるが、トライアックQ11は、アノード電流が保持電流Ihを上回っている間、導通状態を維持する。
そして、入力電圧Viの瞬時値が閾値Vt11未満に低下してから、トライアックQ11がターンオフするまで、トライアックQ11の保持電流Ihを確保するためのブリーダ電流Ib2が発生する。入力電圧Viの瞬時値が閾値Vt11未満、閾値Vt12以上であれば(図9(a)参照)、デューティ信号101はHレベル、デューティ信号102はLレベルとなって、ブリーダ電流Ib2=I1が発生する(図9(c)参照)。さらに電源電圧が低下し、入力電圧Viの瞬時値が閾値Vt12未満になった場合(図9(a)参照)、デューティ信号101,102はともにHレベルとなって、ブリーダ電流Ib2=I2が発生する(図9(c)参照)。このブリーダ電流Ib2が、トリガ信号111が立ち下がった後に導通状態を維持しているトライアックQ11を流れることによって、アノード電流が保持電流Ih以上に維持される(図9(b)参照)。
そして、本実施形態では、入力電圧Viの瞬時値が高い場合、ブリーダ電流Ib2=I1に制御し、入力電圧Viの瞬時値が低い場合、ブリーダ電流Ib2=I2に制御している。したがって、電源電圧のゼロクロス近傍において、保持電流Ihを超えて流れるブリーダ電流Ib2(図9(b)斜線部)が、従来(図4(b)斜線部)に比べて低減しており、ブリーダ電流Ib2による損失を低減させている。
また、図10(a)〜(c)は全点灯時(定格点灯)時の動作である。この場合、トライアックQ11のターンオフ期間がなく(または殆どない)、トライアックQ11がターンオンしているときにブリーダ電流Ib1が発生している。この場合、制御電源部4は照明負荷11の入力電流Icのみによって制御電圧Vccを生成できるので、ブリーダ電流Ib1は不要であり、全点灯時におけるブリーダ電流Ib1はできるだけ抑制して、ブリーダ電流Ib1による損失を低減させるほうが好ましい。
そこで、本実施形態のブリーダ回路12は、入力電圧Viの瞬時値が増加して閾値Vt12以上になれば、ブリーダ電流Ib1をI2からI1に低減させている(図10(c)参照)。したがって、全点灯時におけるブリーダ電流Ib1はできるだけ抑制されており、ブリーダ電流Ib1による損失を低減させることができる。
上述のように、発光素子点灯装置13は、2つの閾値Vt11,Vt12を用いることによって、入力電圧Viの瞬時値に応じてブリーダ電流Ib1,Ib2の大きさを調整することができる。したがって、ブリーダ電流Ib1は、トライアック制御のための制御電源を生成するために過不足の少ない電流値に設定することができる。また、ブリーダ電流Ib2は、保持電流Ihを超えて流れるトライアックQ11のアノード電流を抑制できる電流値に設定できる。つまり、発光素子点灯装置13は、ブリーダ電流Ibによって照明システム内で発生する損失を低減させることができる。したがって、発光素子点灯装置13は、トライアックQ11の保持電流の確保および制御電源の生成のそれぞれに適したブリーダ電流Ibを生成することができる。
特に、DCトリガ方式の短所として、調光時において、入力電圧Vinの極性が反転する前にトリガ信号111をHレベルからLレベルに切り替えてオフさせる必要があり、トリガ信号111がオフした期間における耐ノイズ性が低下するという問題があった。そこで、トリガ信号111がオフしている期間にブリーダ電流Ib2を流して、耐ノイズ性を向上させている。しかし、トライアック制御のための制御電源を生成するためのブリーダ電流Ib1と、トライアックQ11の保持電流を確保するためのブリーダ電流Ib2とでは、本来必要とする電流値が互いに異なる。而して、不要なブリーダ電流Ib1または不要なブリーダ電流Ib2が流れることがある。しかしながら、本実施形態では、上述のように、DCトリガ方式を用いた場合でも、ブリーダ電流Ib1、ブリーダ電流Ib2の各値を、簡易な構成で適切に制御できる。
さらに、本実施形態では、閾値Vt11を比較的高く設定することによって、トリガ信号111が立ち下がる以前に、デューティ信号101がHレベルに切り替わって、ブリーダ電流Ib2が流れ始めるので、耐ノイズ性がさらに向上している。
例えば、深調光時や、回路素子の温度特性等によって、光源1hに供給される負荷電力が低減した場合、照明負荷11の入力電流Icが低下することがある。この場合、入力電流Icのゼロクロス付近では、トライアックQ11のアノード電流が保持電流Ih以下になる可能性があるが、ブリーダ電流Ib2によって、保持電流Ihを上回るアノード電流を確保できる。
さらに、本実施形態では、力率改善機能を有する電力変換回路1cを用いることによって、コンデンサインプット型の電力変換回路を用いる場合に比べて、必要なブリーダ電流Ibを抑制でき、回路損失の低減を図ることができる。また、電力変換回路1cによる力率改善によって、照明負荷11の入力電流Icが高い位相角の領域(電源電圧が高い位相角の領域)では、ブリーダ電流Ibを流す必要がないので、さらなる回路損失の低減を図ることができる。特に本実施形態では、トリガ信号111が立ち下がった後のブリーダ電流Ib2を所望の電流値に制御できるため、力率改善機能による上記作用はさらに効果的となる。
また、電流引込部12aは、FET素子Q31のゲート−ソース間電圧と、抵抗R31,R32の直列回路の両端電圧との和が、ツェナ電圧Vz1またはツェナ電圧Vz2と一致するように、FET素子Q31のドレイン電流が定電流制御される。すなわち、電流引込部12aによって、ブリーダ電流Ibは定電流制御されており、ブリーダ電流Ibは、必要な保持電流を大幅に上回ることがなく、回路損失の低減に寄与している。
また、制御電源部4が制御電源を生成するために必要とするブリーダ電流Ib1が、トライアックQ11の保持電流Ihより大きい場合がある。この場合、ブリーダ回路12は、入力電圧Viの瞬時値が低いほどブリーダ電流Ibを増大させることによって、制御電源を確保しながら、ブリーダ電流Ibによって発生する損失の低減効果が大きくなる。特に全点灯時(調光器2がない場合も含む)において効果的である。
また、本実施形態の別の構成を図11に示す。
図11のブリーダ回路12は、2つの電流引込部12cを並列接続している。電流引込部12cでは、FET素子Q31、抵抗R31、抵抗R32の直列回路が、ダイオードD2,D3の各カソードと整流回路1bの整流出力の低圧側との間に接続している。さらに、FET素子Q31のゲートと整流回路1bの整流出力の低圧側との間には、ツェナダイオードZD33が接続している。そして、一方の電流引込部12cのFET素子Q31は、位相検出回路1dにゲートを接続し、他方の電流引込部12cのFET素子Q31は、位相検出回路1eにゲートを接続している。
一方の電流引込部12cは、位相検出回路1dが出力するデューティ信号101がHレベルである期間にFET素子Q31がオンして、ブリーダ電流Ibaを生成する。他方の電流引込部12cは、位相検出回路1eが出力するデューティ信号102がHレベルである期間にFET素子Q31がオンして、ブリーダ電流Ibbを生成する。したがって、入力電圧Viの瞬時値が閾値Vt12未満の場合、ブリーダ電流Ib=Iba+Ibb=I2となる。また、入力電圧Viの瞬時値が閾値Vt11未満、且つ閾値Vt12以上の場合、ブリーダ電流Ib=Iba=I1となる。そして、各部の波形は図9(a)〜(c)、図10(a)〜(c)となり、上記同様の効果を得ることができる。
なお、本実施形態の照明器具1の調光方式では、スイッチング素子Q1のオン・オフにより光源1hを調光しているが、光源1hに流れる電流を可変とすることにより調光を行う回路構成でも同様の効果を奏することはいうまでもない。
また、光源1hに用いるLED素子、有機EL素子は、点灯時にノイズが発生しやすく、上述の各動作がより効果的となる。なお、本実施形態では、光源1hとしてLED素子または有機EL素子を用いているが、これに限定される必要はなく、他の発光素子を光源1hに用いてもよい。
上述のように、発光素子点灯装置13は、自己保持機能を有する双方向スイッチング素子(トライアックQ11)と交流電源(商用電源10)との直列回路に直列接続される。そして、発光素子点灯装置13は、商用電源10から供給される電力を入力されて発光素子からなる光源1hに点灯電力を供給する電力変換回路1cを備える。さらに発光素子点灯装置13は、電力変換回路1cに並列接続されて、商用電源10を供給源とするブリーダ電流を生成するブリーダ回路12を備える。ブリーダ回路12は、電力変換回路1cに入力される電圧の瞬時値が第1の閾値(閾値Vt11)より低い場合にブリーダ電流を生成し、電力変換回路1cに入力される電圧の瞬時値に応じてブリーダ電流を調整することを特徴とする。
また、照明器具1は、発光素子点灯装置13を備えることを特徴とする。
また、照明システムは、発光素子からなる光源1h、および交流電源(商用電源10)から供給される電力を用いて光源1hに点灯電力を供給する電力変換回路1cを具備する照明負荷11を備える。さらに照明システムは、電力変換回路1cと商用電源10との直列回路に直列接続されて自己保持機能を有する双方向スイッチング素子(トライアックQ11)を備える。さらに照明システムは、トライアックQ11を制御することで商用電源10の交流電圧の導通角を可変とする位相制御を行う調光制御部3とを備える。さらに照明システムは、トライアックQ11に並列接続されて、調光制御部3の制御電源を生成する制御電源部4を備える。さらに照明システムは、電力変換回路1cに並列接続されて、商用電源10を供給源とするブリーダ電流を生成するブリーダ回路12を備える。そして、ブリーダ回路12は、電力変換回路1cに入力される電圧の瞬時値が第1の閾値(閾値Vt11)より低い場合にブリーダ電流を生成し、電力変換回路1cに入力される電圧の瞬時値に応じてブリーダ電流を調整することを特徴とする。
(実施形態2)
本実施形態の構成は、図12に示されており、実施形態1と同様の構成には同一の符号を付して、説明は省略する。
図12のブリーダ回路12は、電流引込部12dを備える。電流引込部12dでは、FET素子Q31、抵抗R31、抵抗R32の直列回路が、ダイオードD2,D3の各カソードと整流回路1bの整流出力の低圧側との間に接続している。そして、FET素子Q31のゲートは、位相検出回路1iに接続している。
本実施形態の位相検出回路1iは、マイクロコンピュータを用いる。位相検出回路1iは、整流回路1bの各入力端にアノードを接続したダイオードD2,D3の各カソードに接続しており、入力電圧Viを全波整流した電圧波形が入力される。位相検出回路1iは、デューティ信号101を調光回路1fへ出力し、デューティ信号103をブリーダ回路12へ出力する。デューティ信号103は、FET素子Q31のゲートに印加される。デューティ信号101は、実施形態1と同様であり、説明は省略する。
そして、位相検出回路1iは、入力電圧Viの瞬時値を検出し、この入力電圧Viの瞬時値に基づいて、デューティ信号103の振幅を制御し、FET素子Q31のドレイン電流(ブリーダ電流Ib)の大きさを制御する。位相検出回路1iによるデューティ信号103の振幅制御は、マイクロコンピュータがプログラムを実行することによって実現される。
具体的に、位相検出回路1iは、閾値Vt21(第1の閾値),Vt22(第2の閾値),Vt23(第2の閾値)を予め設定されており、入力電圧Viの瞬時値を閾値Vt21,Vt22,Vt23と比較する。なお、閾値Vt21,Vt22,Vt23の大小関係は、Vt21>Vt22>Vt23である。そして、位相検出回路1iは、入力電圧Viの瞬時値が4つの領域201〜204のいずれに属するかによって、デューティ信号103の振幅を調整する。
閾値Vt21以上の領域201、閾値Vt21未満且つ閾値Vt22以上の領域202、閾値Vt22未満且つ閾値Vt23以上の領域203、閾値Vt23未満の領域204とする(図13(a)参照)。位相検出回路1iは、入力電圧Viの瞬時値が領域201に属する場合、デューティ信号103の振幅をゼロに調整する。位相検出回路1iは、入力電圧Viの瞬時値が領域202に属する場合、デューティ信号103の振幅をVd1(>0)に調整する。位相検出回路1iは、入力電圧Viの瞬時値が領域203に属する場合、デューティ信号103の振幅をVd2(>Vd1)に調整する。位相検出回路1iは、入力電圧Viの瞬時値が領域204に属する場合、デューティ信号103の振幅をVd3(>Vd2)に調整する。すなわち、位相検出回路1iは、入力電圧Viの瞬時値が低いほど、デューティ信号103の振幅を大きくする。
そして、入力電圧Viの瞬時値が領域201に属する場合、ブリーダ回路12が生成するブリーダ電流Ibはゼロとなる。さらに、入力電圧Viの瞬時値が領域202に属する場合、ブリーダ電流Ib=I11、入力電圧Viの瞬時値が領域203に属する場合、ブリーダ電流Ib=I12、入力電圧Viの瞬時値が領域204に属する場合、ブリーダ電流Ib=I13となる。I11,I12,I13の大小関係は、0<I11<I12<I13となり、ブリーダ電流Ibは、入力電圧Viの瞬時値が高いほど減少する。
以下、このブリーダ回路12による動作を、図13(a)〜(c)を用いて説明する。
まず、トライアックQ11がターンオフしてから、制御電圧Vccを生成するためのブリーダ電流Ib1が発生する。トライアックQ11がターンオフしている期間では、入力電圧Viの瞬時値が領域204(Vi<Vt23)に属しており(図13(a)参照)、ブリーダ電流Ib1=I13が発生する(図13(c)参照)。このブリーダ電流Ib1は、調光器2のダイオードD11を介して、コンデンサC12を充電する。すなわち、制御電源部4は、ブリーダ電流Ib1を用いて制御電圧Vccを生成しており、簡易な構成で制御電源を確保できる。
そして、トリガ信号111が立ち上がり、トライアックQ11が導通すると、商用電源10の電源電圧が電力変換回路1cに入力される(図13(a)参照)。この場合、入力電圧Viが領域201(Vi≧Vt21)にまで増加し、デューティ信号103がゼロ(Lレベル)となって、FET素子Q31がオフし、ブリーダ電流Ibはゼロになる(図13(c)参照)。
そして、電源電圧の振幅が、ピーク値まで増加した後に低下し、トリガ信号111が立ち下がると、トライアックQ11のゲートに駆動電流が流れなくなるが、トライアックQ11は、アノード電流が保持電流Ihを上回っている間、導通状態を維持する。
そして、入力電圧Viの瞬時値が閾値Vt21未満に低下してから、トライアックQ11がターンオフするまで、トライアックQ11の保持電流Ihを確保するためのブリーダ電流Ib2が発生する。入力電圧Viの瞬時値が領域202(Vt21>Vi≧Vt22)に属している場合(図13(a)参照)、ブリーダ電流Ib2=I11が発生する(図13(c)参照)。さらに電源電圧が低下し、入力電圧Viの瞬時値が領域203(Vt22>Vi≧Vt23)に属している場合(図13(a)参照)、ブリーダ電流Ib2=I12が発生する(図13(c)参照)。さらに電源電圧が低下し、入力電圧Viの瞬時値が領域204(Vt23>Vi)に属している場合(図13(a)参照)、ブリーダ電流Ib2=I13が発生する(図13(c)参照)。このブリーダ電流Ib2が、トリガ信号111が立ち下がった後に導通状態を維持しているトライアックQ11を流れることによって、アノード電流が保持電流Ih以上に維持される(図13(b)参照)。
本実施形態では、電力変換回路1cが力率改善機能を有しており、入力電圧Viがピークに近付くにつれて、照明負荷11の入力電流Icもピークに近付く。よって、入力電圧Viが大きいほど、保持電流Ihを確保するために必要となるブリーダ電流Ib2は減少する。そこで、本実施形態では、入力電圧Viの瞬時値が高くなるにつれて、ブリーダ電流Ibを段階的(3段階)に減少させている。したがって、電源電圧のゼロクロス近傍において、保持電流Ihを超えて流れるブリーダ電流Ib2(図13(b)斜線部)を少なくできる。
また、入力電圧Viの瞬時値が領域204に属しているとき、ブリーダ電流Ib=I13となる。I13は、領域202,203に対応するブリーダ電流Ib=I11,I12より大きい値に設定されている。このI13の大きさは、ブリーダ電流Ib2が制御電圧Vccを生成するために必要な値に設定されており、I13とI11,I12との大小関係は、制御電圧Vccによって動作する回路の構成、電力変換回路1cの構成、負荷電力等によって決まる。すなわち、領域204に対応するブリーダ電流Ib=I13は、領域202,203に対応するブリーダ電流Ib=I11,I12より小さい値に設定されてもよい。
而して、領域201〜203に対応する各ブリーダ電流Ibは、領域の電圧値が高いほど減少させることが好ましい。また、領域204に対応するブリーダ電流Ibの大きさは、制御電圧Vccによって動作する回路の構成、電力変換回路1cの構成、負荷電力等を考慮して設定される。
(実施形態3)
本実施形態の構成は、図12に示されており、実施形態1と同様の構成には同一の符号を付して、説明は省略する。
本実施形態の位相検出回路1iは、マイクロコンピュータを用いる。位相検出回路1iは、整流回路1bの各入力端にアノードを接続したダイオードD2,D3の各カソードに接続しており、入力電圧Viを全波整流した電圧波形が入力される。そして、位相検出回路1iは、入力電圧Viの瞬時値を検出し、この入力電圧Viの瞬時値に基づいて、デューティ信号103の振幅を制御し、FET素子Q31のドレイン電流(ブリーダ電流Ib)の大きさを制御する。位相検出回路1iによるデューティ信号103の振幅制御は、マイクロコンピュータがプログラムを実行することによって実現される。
具体的に、位相検出回路1iは、閾値Vt31(第1の閾値),Vt32(第2の閾値)を予め設定されており、入力電圧Viの瞬時値を閾値Vt31,Vt32と比較する。なお、閾値Vt31,Vt32の大小関係は、Vt31>Vt32である。そして、位相検出回路1iは、入力電圧Viの瞬時値が3つの領域301〜303にいずれに属するかによって、デューティ信号103の振幅を調整する。
閾値Vt31以上の領域301、閾値Vt31未満且つ閾値Vt32以上の領域302、閾値Vt32未満の領域303とする(図14(a)参照)。位相検出回路1iは、入力電圧Viの瞬時値が領域301に属する場合、デューティ信号103の振幅をゼロに調整する。位相検出回路1iは、入力電圧Viの瞬時値が領域302に属する場合、デューティ信号103の振幅をVd11(>0)に調整する。位相検出回路1iは、入力電圧Viの瞬時値が領域303に属する場合、デューティ信号103の振幅をVd12(<Vd11)に調整する。
そして、入力電圧Viの瞬時値が領域301に属する場合、ブリーダ回路12が生成するブリーダ電流Ibはゼロとなる。さらに、入力電圧Viの瞬時値が領域302に属する場合、ブリーダ電流Ib=I21、入力電圧Viの瞬時値が領域303に属する場合、ブリーダ電流Ib=I22となる。I21,I22の大小関係は、0<I22<I21となる。
以下、このブリーダ回路12による動作を、図14(a)〜(c)を用いて説明する。
まず、トライアックQ11がターンオフしてから、制御電圧Vccを生成するためのブリーダ電流Ib1が発生する。トライアックQ11がターンオフしている期間では、入力電圧Viの瞬時値が領域303(Vi<Vt32)に属しており(図14(a)参照)、ブリーダ電流Ib1=I22が発生する(図14(c)参照)。このブリーダ電流Ib1は、調光器2のダイオードD11を介して、コンデンサC12を充電する。すなわち、制御電源部4は、ブリーダ電流Ib1を用いて制御電圧Vccを生成しており、簡易な構成で制御電源を確保できる。
そして、トリガ信号111が立ち上がり、トライアックQ11が導通すると、商用電源10の電源電圧が電力変換回路1cに入力される(図14(a)参照)。入力電圧Viが領域301(Vi≧Vt31)にまで増加し、デューティ信号103がゼロ(Lレベル)となって、FET素子Q31がオフし、ブリーダ電流Ibはゼロになる(図14(c)参照)。
そして、電源電圧の振幅が、ピーク値まで増加した後に低下し、トリガ信号111が立ち下がると、トライアックQ11のゲートに駆動電流が流れなくなるが、トライアックQ11は、アノード電流が保持電流Ihを上回っている間、導通状態を維持する。
そして、入力電圧Viの瞬時値が閾値Vt31未満に低下してから、トライアックQ11がターンオフするまで、トライアックQ11の保持電流Ihを確保するためのブリーダ電流Ib2が発生する。入力電圧Viの瞬時値が領域302(Vt31>Vi≧Vt32)に属している場合(図14(a)参照)、ブリーダ電流Ib2=I21が発生する(図14(c)参照)。さらに電源電圧が低下し、入力電圧Viの瞬時値が領域303(Vt32>Vi)に属している場合(図14(a)参照)、ブリーダ電流Ib2=I22が発生する(図14(c)参照)。このブリーダ電流Ib2が、トリガ信号111が立ち下がった後に導通状態を維持しているトライアックQ11を流れることによって、アノード電流が保持電流Ih以上に維持される(図14(b)参照)。
入力電圧Viの瞬時値が領域303に属しているとき、ブリーダ電流Ib=I22となる。I22は、領域302に対応するブリーダ電流Ib=I21より小さい値に設定されている。このI22の大きさは、制御電圧Vccを生成するために必要な値に設定されており、本実施形態では、トライアックQ11が導通していないときに制御電源部4が制御電源を生成するために必要とするブリーダ電流Ib1が、トライアックQ11の保持電流Ihより小さい。したがって、不要なブリーダ電流Ib1による損失を抑制することができる。
また、電源電圧のゼロクロス近傍において、保持電流Ihを超えて流れるブリーダ電流Ib2(図14(b)斜線部)を少なくできる。
なお、上述の各実施形態では、照明負荷11に点灯用の電力を与える期間のうち一定期間は継続してトリガ信号111をHレベルとする、所謂DCトリガ方式を採用している。しかしながら、トライアックQ11をターンオンさせるタイミングのみにパルス波形のトリガ信号を出力する、所謂パルストリガ方式を採用した場合でも、トリガ信号のオフ後にブリーダ電流Ib2を発生させることによって、上記同様の効果を得ることができる。
1 照明器具
1c 電力変換回路
1h 光源
2 調光器
3 調光制御部
4 制御電源部
10 商用電源(交流電源)
12 ブリーダ回路
13 発光素子点灯装置
Q11 トライアック(双方向スイッチング素子)

Claims (10)

  1. 自己保持機能を有する双方向スイッチング素子と交流電源との直列回路に直列接続される発光素子点灯装置であって、
    前記交流電源から供給される電力を入力されて発光素子からなる光源に点灯電力を供給する電力変換回路と、
    前記電力変換回路に並列接続されて、前記交流電源を供給源とするブリーダ電流を生成するブリーダ回路とを備え、
    前記ブリーダ回路は、前記電力変換回路に入力される電圧の瞬時値が第1の閾値より低い場合に前記ブリーダ電流を生成し、前記電力変換回路に入力される電圧の瞬時値に応じて前記ブリーダ電流を調整する
    ことを特徴とする発光素子点灯装置。
  2. 前記ブリーダ回路は、定電流制御した前記ブリーダ電流を生成することを特徴とする請求項1記載の発光素子点灯装置。
  3. 前記双方向スイッチング素子は、導通する期間のうち所定期間に亘って、オンするためのトリガ信号を継続して供給され、
    前記第1の閾値は、前記トリガ信号が停止するタイミングにおいて前記電力変換回路に入力される電圧の瞬時値より高い値に設定される
    ことを特徴とする請求項1または2記載の発光素子点灯装置。
  4. 前記電力変換回路は、前記交流電源の力率改善機能を有することを特徴とする請求項1乃至3いずれか記載の発光素子点灯装置。
  5. 前記交流電源の交流電圧の大きさは、前記第1の閾値より低い複数の第2の閾値で区切られた複数の領域に分割され、
    前記ブリーダ回路は、
    前記電力変換回路に入力される電圧の瞬時値が属する前記領域毎に前記ブリーダ電流を設定し、
    複数の前記領域のうち電圧値が最も低い前記領域以外において、前記電力変換回路に入力される電圧の瞬時値が属する前記領域の電圧が高いほど、前記ブリーダ電流を減少させる
    ことを特徴とする請求項4記載の発光素子点灯装置。
  6. 前記ブリーダ回路は、前記第1の閾値より低い1または複数の第2の閾値と前記電力変換回路に入力される電圧の瞬時値との比較結果に基づいて、前記電力変換回路に入力される電圧の瞬時値が高いほど前記ブリーダ電流を減少させる
    ことを特徴とする請求項1乃至4いずれか記載の発光素子点灯装置。
  7. 前記発光素子は、LED素子または有機EL素子であることを特徴とする請求項1乃至6いずれか記載の発光素子点灯装置。
  8. 請求項1乃至7いずれか記載の発光素子点灯装置を備えることを特徴とする照明器具。
  9. 前記発光素子点灯装置から点灯電力を供給される発光素子を備えることを特徴とする請求項8記載の照明器具。
  10. 発光素子からなる光源、および交流電源から供給される電力を用いて前記光源に点灯電力を供給する電力変換回路を具備する照明負荷と、
    前記電力変換回路と交流電源との直列回路に直列接続されて自己保持機能を有する双方向スイッチング素子と、
    前記双方向スイッチング素子を制御することで前記交流電源の交流電圧の導通角を可変とする位相制御を行う調光制御部と、
    前記双方向スイッチング素子に並列接続されて、前記調光制御部の制御電源を生成する制御電源部と、
    前記電力変換回路に並列接続されて、前記交流電源を供給源とするブリーダ電流を生成するブリーダ回路とを備え、
    前記ブリーダ回路は、前記電力変換回路に入力される電圧の瞬時値が第1の閾値より低い場合に前記ブリーダ電流を生成し、前記電力変換回路に入力される電圧の瞬時値に応じて前記ブリーダ電流を調整する
    ことを特徴とする照明システム。
JP2013213356A 2013-10-11 2013-10-11 発光素子点灯装置、照明器具、および照明システム Active JP6233742B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013213356A JP6233742B2 (ja) 2013-10-11 2013-10-11 発光素子点灯装置、照明器具、および照明システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013213356A JP6233742B2 (ja) 2013-10-11 2013-10-11 発光素子点灯装置、照明器具、および照明システム

Publications (2)

Publication Number Publication Date
JP2015076343A true JP2015076343A (ja) 2015-04-20
JP6233742B2 JP6233742B2 (ja) 2017-11-22

Family

ID=53001026

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013213356A Active JP6233742B2 (ja) 2013-10-11 2013-10-11 発光素子点灯装置、照明器具、および照明システム

Country Status (1)

Country Link
JP (1) JP6233742B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116131240A (zh) * 2023-04-20 2023-05-16 深圳市德兰明海新能源股份有限公司 一种光伏弱电消除电路以及储能电源

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011003467A (ja) * 2009-06-19 2011-01-06 Minebea Co Ltd 照明装置
JP2011028954A (ja) * 2009-07-23 2011-02-10 Sanken Electric Co Ltd Led照明回路
JP2012185998A (ja) * 2011-03-04 2012-09-27 Panasonic Corp 照明システム
JP2012199077A (ja) * 2011-03-22 2012-10-18 Panasonic Corp 照明装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011003467A (ja) * 2009-06-19 2011-01-06 Minebea Co Ltd 照明装置
JP2011028954A (ja) * 2009-07-23 2011-02-10 Sanken Electric Co Ltd Led照明回路
JP2012185998A (ja) * 2011-03-04 2012-09-27 Panasonic Corp 照明システム
JP2012199077A (ja) * 2011-03-22 2012-10-18 Panasonic Corp 照明装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116131240A (zh) * 2023-04-20 2023-05-16 深圳市德兰明海新能源股份有限公司 一种光伏弱电消除电路以及储能电源

Also Published As

Publication number Publication date
JP6233742B2 (ja) 2017-11-22

Similar Documents

Publication Publication Date Title
US9300215B2 (en) Dimmable LED power supply with power factor control
US9301352B2 (en) Method and circuit for driving an LED load with phase-cut dimmers
TWI633807B (zh) 一種開關電源系統及其控制電路和控制方法
EP2782423A1 (en) Power supply circuit and illumination apparatus
JPWO2011065047A1 (ja) Led駆動電源装置及びled照明装置
JP2014216310A (ja) 変動電源による調光制御回路
JP5761301B2 (ja) 点灯装置および照明器具
JP6086318B2 (ja) 電源回路及び照明装置
JP6534102B2 (ja) 調光装置
JP5975774B2 (ja) Led点灯装置
Eom et al. Design optimization of TRIAC-dimmable AC-DC converter in LED lighting
JP2014112529A (ja) 発光素子点灯装置、照明器具、および照明システム
WO2015107498A1 (en) Power control by phase cutting
JP2020109775A (ja) 点灯装置及び照明器具
JP6233742B2 (ja) 発光素子点灯装置、照明器具、および照明システム
JP6233741B2 (ja) 発光素子点灯装置、照明器具、および照明システム
JP2012221991A (ja) 電源回路、照明用スイッチング電源装置および照明装置
JP2021529422A (ja) 高周波電子安定器と共に使用するためのledドライバ及びled照明システム
JP6350931B2 (ja) 発光素子点灯装置および、これを用いた照明器具
JP7122681B2 (ja) 電源装置及び照明システム
TWM423417U (en) Dynamically adjusting dimming range driving apparatus
JP6152618B2 (ja) 調光器、および照明システム
JP7546616B2 (ja) 力率補償電源装置
JP7133787B2 (ja) 点灯システム、照明制御システム、及び照明器具
JP7241312B2 (ja) 点灯システム、照明制御システム、及び照明器具

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160622

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170328

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170529

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20170529

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170919

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171013

R151 Written notification of patent or utility model registration

Ref document number: 6233742

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151