JP2015070112A5 - - Google Patents

Claims (13)

1. 集積回路上で、複数の入力ビットと、複数の単位素子の物理量に比例した出力を持つＤＡ変換器の設計において、
   前記入力ビットを分割する変数を設けて複数のＤＡ変換器の組合せとして分割設計し、
   前記変数の関数として前記物理量の値からかかる単位素子の縦と横の比を算出し、
   前記単位素子の縦と横の積を、前記分割の結果許容される精度を満たす値としてかかる物理量のペリグロム係数を用いて算出し、
   両者の連立方程式から前記単位素子の正確なもしくは概略の縦と横の長さを算出し、
   かかる算出された縦と横の長さの一つが半導体の設計基準を満たない場合は、それを満たす値に置き換えて、他方を算出し、
   前記変数の値をゼロを含む取り得る値で変化させたときの評価関数を算出し、
   かかる評価関数により前記変数値を選択することを特徴とするＤＡ変換器の設計方法。
2. 請求項１のＤＡ変換器の設計方法で、前記評価関数がその面積及び／もしくは、縦横比であることを特徴とするＤＡ変換器の設計方法。
3. 請求項１〜２のＤＡ変換器の設計方法で、前記評価関数がかかるＤＡ変換器の出力インピーダンスであることを特徴とするＤＡ変換器の設計方法。
4. 請求項１〜３のＤＡ変換器の設計方法で、前記物理量が抵抗値であることを特徴とするＤＡ変換器の設計方法。
5. 請求項１〜３のＤＡ変換器の設計方法で、前記物理量が容量値であることを特徴とするＤＡ変換器の設計方法。
6. 請求項１〜３のＤＡ変換器の設計方法で、前記物理量が電流値であり、単位素子がトランジスタであることを特徴とするＤＡ変換器の設計方法。
7. 請求項１〜３のＤＡ変換器の設計方法で、物理量が容量値であることを特徴とするＤＡ変換器の設計方法。
8. 請求項１〜７のＤＡ変換器の設計方法で、前記分割された複数のＤＡ変換器の方式が、二進重みづけ方式と、前記単位素子の数に比例するセグメント方式との、ゼロ個及び重複を含む任意組み合わせであることを特徴とするＤＡ変換器の設計方法。
9. 集積回路上で、複数の単位素子の物理量に比例した出力を持つＤＡ変換器の設計において、
   前記単位物理量の値からかかる単位素子の縦と横の比を算出し、
   前記単位素子の縦と横の積を、前記分割の結果許容される精度を満たす値としてかかる物理量のペリグロム係数を用いて算出し、
   両者の連立方程式から前記単位素子の正確なもしくは概略の縦と横の長さを算出し、
   かかる算出された縦と横の長さの一つが半導体の設計基準を満たない場合は、それを満たす値に置き換えて、他方を算出することを特徴とするＤＡ変換器の設計方法。
10. 請求項９のＤＡ変換器の設計方法で、前記物理量が抵抗値であることを特徴とするＤＡ変換器の設計方法。
11. 請求項８のＤＡ変換器の設計方法で、前記物理量が容量値であることを特徴とするＤＡ変換器の設計方法。
12. 請求項８のＤＡ変換器の設計方法で、前記物理量が電流値であり、単位素子がトランジスタであることを特徴とするＤＡ変換器の設計方法。
13. 請求項８のＤＡ変換器の設計方法で、物理量が容量値であることを特徴とするＤＡ変換器の設計方法。