JP2015065550A - 無線受信機、及び同期制御方法 - Google Patents
無線受信機、及び同期制御方法 Download PDFInfo
- Publication number
- JP2015065550A JP2015065550A JP2013197779A JP2013197779A JP2015065550A JP 2015065550 A JP2015065550 A JP 2015065550A JP 2013197779 A JP2013197779 A JP 2013197779A JP 2013197779 A JP2013197779 A JP 2013197779A JP 2015065550 A JP2015065550 A JP 2015065550A
- Authority
- JP
- Japan
- Prior art keywords
- correlation
- peak position
- peak
- value
- maximum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
【課題】無線受信機において、PLLループの誤差信号となる最大位置検索部からの出力の分解能に起因する位相誤差を低減する技術を提供する。
【解決手段】無線受信機100は、最大位置検索部209とループフィルタ210との間に、ピーク推定部101を備える。相関演算部208の出力が最大位置検索部209とピーク推定部101に入力される。最大位置検索部209の出力がピーク推定部101へ入力される。ピーク推定部101の出力がループフィルタ210へ入力される。ピーク推定部101は、最大位置検索部209より出力される最大位置番号をもとに、最大位置の相関値とその前後の相関値の3点の相関値を用いて、3点を2次関数に近似したピーク位置を求める。
【選択図】図1
【解決手段】無線受信機100は、最大位置検索部209とループフィルタ210との間に、ピーク推定部101を備える。相関演算部208の出力が最大位置検索部209とピーク推定部101に入力される。最大位置検索部209の出力がピーク推定部101へ入力される。ピーク推定部101の出力がループフィルタ210へ入力される。ピーク推定部101は、最大位置検索部209より出力される最大位置番号をもとに、最大位置の相関値とその前後の相関値の3点の相関値を用いて、3点を2次関数に近似したピーク位置を求める。
【選択図】図1
Description
本発明は、無線受信機及び同期制御方法に係り、特に、受信ベースバンド信号と同期ワードパターンとの相互相関から受信のフレームタイミングを同期させる無線受信機及び同期制御方法に関する。
図3は、背景技術に係る無線受信機の構成を示したブロック図である。アンテナから入力される受信信号は、RF/IF部201、A/D変換器202、復調処理部203を伝送される。復調処理部203の出力は、音声データに関して、音声デコーダ204、D/A変換器205、スピーカSPへ伝送される。また、制御用のデータとして、復調処理部203の出力は、チャネルデコーダ206、無線制御部207へ伝送される。さらに、PLLのループを構成として、A/D変換器202、復調処理部203、相関演算部208、最大位置検索部209、ループフィルタ210、D/A変換器211、VC−TCXO212、分周器213が配置されている。
図4は、ARIB STD-T98第3編の変調方式(4値FSK)に対応した変調方式で、位相誤差をシミュレーションにより計算したものである。図示のように、シンボル周期417μsに対して、±20μs程度の誤差が常に発生する。
図4の例の場合は、受信の位相誤差が±20μsで、1/20シンボル程度であり、4値FSKでは復調特性への影響は無視できるが、多値QAMなどの1シンボルあたりの情報量の多い変調方式では、復調特性に影響を受ける可能性がある。
なお、無線端末のVC−TCXO(電圧制御温度補償水晶発振器)の基準発振周波数のずれを補正する技術については各種提案されている。例えば、無線端末が長波標準電波信号を受信しているときには、PLLにおいてリファレンスカウンタを長波標準電波信号と同じ周波数に設定し、またフラクショナルNデバイダーについてもVCOの局部発振周波数をリファレンスカウンタと同じ周波数に分周することで、VC−TCXOが出力する基準発振周波数を長波標準電波信号で補正する技術がある(例えば、特許文献1参照)。
ところで、図3で説明した無線受信機では、相関演算部208から出力される相互相関演算結果は、演算を行うDSPの処理能力の限界から、1シンボル20サンプルのサンプリングで演算している。このため、PLLループの誤差信号となる最大位置検索部210からの出力は、1/20シンボルの分解能となってしまい、位相誤差が発生してしまうという課題があり対策の技術が求められていた。
また、特許文献1に開示の技術にあっては、経年変化による基準発振周波数のずれについては補正ができるが、分解能に起因する位相誤差については対応が不十分であって、別の技術が求められていた。
本発明は、このような従来の事情に鑑みなされたもので、上記課題を解決する技術を提案することを目的とする。
本発明に係る無線受信機は、受信ベースバンド信号と同期ワードパターンとの相互相関を演算する相関演算部と、相関演算結果のピーク位置を検索するピーク位置検出部と、
前記ピーク位置の相関値とその前後の相関値を含む所定数の相関値から、前記所定数の相関値を通る関数において、前記所定数の区間における最大値を求める最大ピーク推定部と、を備え、頂点となる位置情報を新たな相関ピーク位置として、ループフィルタへ入力し、前記ループフィルタを介して電圧制御発振器の位相を制御することによって、受信のフレームタイミングを同期させる。
また、前記最大ピーク推定部は、前記ピーク位置の相関値とその前後の相関値を含む3点の相関値から、前記3点を通る2次関数の頂点を求めてもよい。
本発明に係る同期方法は、受信ベースバンド信号と同期ワードパターンとの相互相関を演算する相関演算工程と、相関演算結果のピーク位置を検索するピーク位置検出工程と、前記ピーク位置の相関値とその前後の相関値を含む所定数の相関値から、前記所定数の相関値を通る関数において、前記所定数の区間における最大値を求める最大ピーク推定工程と、頂点となる位置情報を新たな相関ピーク位置として、ループフィルタへ入力し、前記ループフィルタを介して電圧制御発振器の位相を制御することによって、受信のフレームタイミングを同期させる同期工程と、を備える。
また、前記最大ピーク推定工程は、前記ピーク位置の相関値とその前後の相関値を含む3点の相関値から、前記3点を通る2次関数の頂点を求めてもよい。
前記ピーク位置の相関値とその前後の相関値を含む所定数の相関値から、前記所定数の相関値を通る関数において、前記所定数の区間における最大値を求める最大ピーク推定部と、を備え、頂点となる位置情報を新たな相関ピーク位置として、ループフィルタへ入力し、前記ループフィルタを介して電圧制御発振器の位相を制御することによって、受信のフレームタイミングを同期させる。
また、前記最大ピーク推定部は、前記ピーク位置の相関値とその前後の相関値を含む3点の相関値から、前記3点を通る2次関数の頂点を求めてもよい。
本発明に係る同期方法は、受信ベースバンド信号と同期ワードパターンとの相互相関を演算する相関演算工程と、相関演算結果のピーク位置を検索するピーク位置検出工程と、前記ピーク位置の相関値とその前後の相関値を含む所定数の相関値から、前記所定数の相関値を通る関数において、前記所定数の区間における最大値を求める最大ピーク推定工程と、頂点となる位置情報を新たな相関ピーク位置として、ループフィルタへ入力し、前記ループフィルタを介して電圧制御発振器の位相を制御することによって、受信のフレームタイミングを同期させる同期工程と、を備える。
また、前記最大ピーク推定工程は、前記ピーク位置の相関値とその前後の相関値を含む3点の相関値から、前記3点を通る2次関数の頂点を求めてもよい。
以上、本発明によると、無線受信機において、PLLループの誤差信号となる最大位置検索部からの出力の分解能に起因する位相誤差を低減する技術を提供することができる。
次に、本発明を実施するための形態(以下、単に「実施形態」という)を、図面を参照して具体的に説明する。
図1は、本実施形態に係る無線受信機100の構成を示すブロック図である。アンテナから入力される受信信号は、RF/IF部201で増幅/周波数変換され、A/D変換器202でデジタル信号に変換され、復調処理部203でデジタル変調方式に対応した復調処理が行われる。
復調処理部203は、復調したベースバンド信号を相関演算部208へ出力する。更にベースバンド信号を符号判定したデータを音声デコーダ204とチャネルデコーダ206へ出力する。
音声デコーダ204は、符号化された音声信号を復号して、音声サンプル信号を出力する。その音声サンプル信号は、D/A変換器205と図示していない増幅器を介してスピーカから出力される。
チャネルデコーダ206は、受信チャネル上の制御チャネル信号を復号し、無線制御部207へ出力する。
無線制御部207は、制御チャネルの情報を元に、受信音声をミュート/アンミュートするなどの制御を行う。
相関演算部208は、復調したベースバンド信号と同期ワードとの相互相関を演算し、最大位置検索部209へ出力する。
最大位置検索部209は、相互相関が最大値となるタイミングを検索することにより、受信信号のフレームタイミングを求め、ループフィルタ210へ出力する。
ループフィルタ210の出力信号は、D/A変換器211を介して、VC−TCXO212の制御電圧入力端子へ入力する。
VC−TCXO212の発振出力は、分周器213で分周され、A/D変換器202のサンプリングの基準クロックとして入力される。
ここで、A/D変換器202、復調処理部203、相関演算部208、最大位置検索部209、ループフィルタ210、D/A変換器211、VC−TCXO212、分周器213は、PLLのループを構成している。
上記のように、相関演算のサンプリング周波数の関係で、PLLループの位相誤差の分解能が低くなり、受信タイミングに位相誤差が生じる。多値QAMなどの1シンボルあたりの情報量の多い変調方式においても、復調特性に影響を与えないように、位相誤差の分解能を上げることが望まれる。
そこで、本実施形態の無線受信機100は、最大位置検索部209とループフィルタ210との間に、ピーク推定部101を備える。
相関演算部208の出力が最大位置検索部209とピーク推定部101に入力される。また、最大位置検索部209の出力がピーク推定部101へ入力される。ピーク推定部101の出力がループフィルタ210へ入力される。
ピーク推定部101は、最大位置検索部209より出力される最大位置番号をもとに、最大位置の相関値とその前後の相関値の3点の相関値を用いて、3点を2次関数に近似したピーク位置を求める。
図2は、3点の相関値からのピーク位置推定を説明する図である。図2において、横軸が時間tで、縦軸が相関値rである。時間t1、t2、t3は相関を抽出する3点の時間で、時間t2を最大位置検索部209の出力値とし、時間t1=t2−1、時間t3=t2+1とする。また、相関値r1、r2、r3は、時間t1、t2、t3での各相関値である。
時間t1、t2、t3での相関値をr1、r2、r3とするから、次の式(2)〜(4)が得られる。
式(2)、(3)より、次の式(5)が得られる。
同様に式(3)、(4)より、次の式(6)が得られる。
さらに、式(5)、(6)より、次の式(7)が得られる。
式(2)、(3)より、次の式(5)が得られる。
同様に式(3)、(4)より、次の式(6)が得られる。
さらに、式(5)、(6)より、次の式(7)が得られる。
求めたいのは頂点の時間t0であり、式(7)に時間t1、t2、t3、相関値r1、r2、r3を代入することで時間t0が求まる。つまり、ピーク位置の推定値である時間t0が求まる。
つぎに、算出した時間t0がループフィルタ210へ入力される。より真のピーク位置に近いピーク位置が推定されるから、相関演算のサンプリング周波数の関係により分解能が低い場合においても、その誤差を軽減することができる。
以上、本実施形態によれば、より真のピーク位置に近い相関のピーク位置を推定できるから、相関演算のサンプリング周波数の関係により、ピーク位置の分解能が低い場合においても、その分解能による誤差を軽減することができ、多値QAMなどの1シンボルの情報量の多い変調方式においても、受信タイミング誤差による復調特性への影響を軽減することができる。
以上、本発明を実施形態をもとに説明した。この実施形態は例示であり、それらの各構成要素の組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。例えば、ピーク位置推定のために用いた関数は2次関数であったが、これに限る趣旨ではない。他の関数であって、頂点又は極大値を有する関数であれば適用することができる。なお、2次関数以外の関数を適用した場合であっても、最大位置検索部209の探索の結果、相関値r2が相関値r1及び相関値r3より大きいと判断されているので、頂点又は極大値は必ず求まることになる。ただし、当該区間で連続関数である必要がある。
100 無線受信機
101 ピーク推定部
201 RF/IF部
202 A/D変換器
203 復調処理部
204 音声デコーダ
205、211 D/A変換器
206 チャネルデコーダ
207 無線制御部
208 相関演算部
209 最大位置検索部
210 ループフィルタ
212 VC−TCXO
213 分周器
101 ピーク推定部
201 RF/IF部
202 A/D変換器
203 復調処理部
204 音声デコーダ
205、211 D/A変換器
206 チャネルデコーダ
207 無線制御部
208 相関演算部
209 最大位置検索部
210 ループフィルタ
212 VC−TCXO
213 分周器
Claims (4)
- 受信ベースバンド信号と同期ワードパターンとの相互相関を演算する相関演算部と、
相関演算結果のピーク位置を検索するピーク位置検出部と、
前記ピーク位置の相関値とその前後の相関値を含む所定数の相関値から、前記所定数の相関値を通る関数において、前記所定数の区間における最大値を求める最大ピーク推定部と、
を備え、
頂点となる位置情報を新たな相関ピーク位置として、ループフィルタへ入力し、前記ループフィルタを介して電圧制御発振器の位相を制御することによって、受信のフレームタイミングを同期させる
ことを特徴とする無線受信機。 - 前記最大ピーク推定部は、前記ピーク位置の相関値とその前後の相関値を含む3点の相関値から、前記3点を通る2次関数の頂点を求めることを特徴とする請求項1に記載の無線受信機。
- 受信ベースバンド信号と同期ワードパターンとの相互相関を演算する相関演算工程と、
相関演算結果のピーク位置を検索するピーク位置検出工程と、
前記ピーク位置の相関値とその前後の相関値を含む所定数の相関値から、前記所定数の相関値を通る関数において、前記所定数の区間における最大値を求める最大ピーク推定工程と、
頂点となる位置情報を新たな相関ピーク位置として、ループフィルタへ入力し、前記ループフィルタを介して電圧制御発振器の位相を制御することによって、受信のフレームタイミングを同期させる同期工程と、
を備えることを特徴とする同期制御方法。 - 前記最大ピーク推定工程は、前記ピーク位置の相関値とその前後の相関値を含む3点の相関値から、前記3点を通る2次関数の頂点を求めることを特徴とする請求項3に記載の同期制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013197779A JP2015065550A (ja) | 2013-09-25 | 2013-09-25 | 無線受信機、及び同期制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013197779A JP2015065550A (ja) | 2013-09-25 | 2013-09-25 | 無線受信機、及び同期制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015065550A true JP2015065550A (ja) | 2015-04-09 |
Family
ID=52833082
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013197779A Pending JP2015065550A (ja) | 2013-09-25 | 2013-09-25 | 無線受信機、及び同期制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015065550A (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001520484A (ja) * | 1997-10-14 | 2001-10-30 | エリクソン インコーポレイテッド | 無線通信のための同期方法およびシステム |
JP2010041140A (ja) * | 2008-07-31 | 2010-02-18 | Icom Inc | フレーム同期検出回路およびそれを用いるfsk受信機 |
US20100040117A1 (en) * | 2008-08-14 | 2010-02-18 | Jennic Ltd | Correlation peak location |
JP2012023512A (ja) * | 2010-07-14 | 2012-02-02 | Nec Corp | 受信機及び送信機 |
-
2013
- 2013-09-25 JP JP2013197779A patent/JP2015065550A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001520484A (ja) * | 1997-10-14 | 2001-10-30 | エリクソン インコーポレイテッド | 無線通信のための同期方法およびシステム |
JP2010041140A (ja) * | 2008-07-31 | 2010-02-18 | Icom Inc | フレーム同期検出回路およびそれを用いるfsk受信機 |
US20100040117A1 (en) * | 2008-08-14 | 2010-02-18 | Jennic Ltd | Correlation peak location |
JP2012023512A (ja) * | 2010-07-14 | 2012-02-02 | Nec Corp | 受信機及び送信機 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4740905B2 (ja) | Adpll周波数シンセサイザ | |
US20140362960A1 (en) | Receiver, method of calculating time difference, and program | |
JPWO2004098120A1 (ja) | クロックデータリカバリー回路 | |
US9882761B2 (en) | System and method for enhanced channel estimation using tap-dependent frequency offset (FO) estimation | |
JP2018037798A (ja) | 無線通信装置および集積回路 | |
US8761326B2 (en) | Compensating devices and methods for detecting and compensating for sampling clock offset | |
CN110247751B (zh) | 正交幅度调制qam信号位同步的方法、装置及存储介质 | |
CN109803369A (zh) | 联合时频估计及补偿方法、装置及用户设备 | |
JP6022843B2 (ja) | 無線通信装置および受信信号の処理方法 | |
US9264216B1 (en) | Method for reducing power consumption when estimating timing errors in wireless signals | |
JP2007201960A (ja) | 無線通信機及びその自動周波数制御方法 | |
US9059837B1 (en) | Clock data recovery circuit and clock data recovery method | |
JP2015065550A (ja) | 無線受信機、及び同期制御方法 | |
KR20060132213A (ko) | 위상고정루프와 위상고정루프에서의 위상 검출방법 및 그를이용하는 수신기 | |
US8953729B1 (en) | Method for symbol sampling in a high time delay spread interference environment | |
JP5272893B2 (ja) | デジタル無線機のafc回路及びafc制御方法 | |
TW201622390A (zh) | 用於極化發射器之軌跡修改技術 | |
JP2017028491A (ja) | 受信回路 | |
JP5012271B2 (ja) | 無線通信機 | |
JP5761748B2 (ja) | シンボル同期捕捉システム及びその方法 | |
JPWO2010023883A1 (ja) | シンセサイザ及びこれを用いた受信装置及び電子機器 | |
US8411810B2 (en) | Receiving circuit with adaptive synchronization and method thereof | |
CN109525525B (zh) | 一种信号处理方法及装置 | |
JP6021169B2 (ja) | ビット位相同期回路及びこれを用いた受信装置 | |
US10771234B2 (en) | Apparatus and method for an all-digital phase lock loop |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160829 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170529 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170606 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20171128 |