JP2015053583A - 高調波ミキサ - Google Patents
高調波ミキサ Download PDFInfo
- Publication number
- JP2015053583A JP2015053583A JP2013185047A JP2013185047A JP2015053583A JP 2015053583 A JP2015053583 A JP 2015053583A JP 2013185047 A JP2013185047 A JP 2013185047A JP 2013185047 A JP2013185047 A JP 2013185047A JP 2015053583 A JP2015053583 A JP 2015053583A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- field effect
- effect transistor
- input
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1441—Balanced arrangements with transistors using field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Superheterodyne Receivers (AREA)
- Amplifiers (AREA)
Abstract
【解決手段】電界効果トランジスタM1及びM2の各ソース電極が短絡して接地され、電界効果トランジスタM3のソース電極は電界効果トランジスタM1及びM2の各ドレイン電極を短絡した端子に接続されている。電界効果トランジスタM1のゲート電極には第1信号の正相が入力され、電界効果トランジスタM2のゲート電極には第1信号の逆相が入力され、電界効果トランジスタM3のゲート電極に第2信号が入力され、この電界効果トランジスタM3のドレイン電極から信号を出力する。
【選択図】図1
Description
図1は高調波ミキサの回路構成例を示す。高調波ミキサ1は、第1〜第3の電界効果トランジスタとしてのトランジスタM1〜M3、および、インダクタL1を備える。トランジスタM1〜M3はそれぞれNチャネル型MOSFETにより構成される。
<比較対象例の回路説明>
図4は比較対象例の回路構成(特許文献1記載の構成)を示している。この図4記載のミキサ100は、トランジスタM1〜M3及びインダクタL1を図示形態に接続して構成される。トランジスタM1及びM2のドレインは共通接続されると共に、トランジスタM1及びM2のソースは共通接続されている。ここで、トランジスタM1及びM2のドレイン共通接続ノードをノードN2とし、ソース共通接続ノードをノードN3とする。
図1の回路構成も図4の回路構成も、ダウンコンバート後の基本波信号(例えば周波数f=fRF−fLO)は、出力端子OUTにおいて互いに逆相の関係となるため原理的に出力されない。また、LO信号の奇数次の高調波(2n−1)fLO(但しnは1以上の整数)とRF信号の混合波も互いに逆相の関係となる。このため、出力端子OUTには原理的に出力されない。
出力端子OUTには、トランジスタM3において増幅されたRF信号と、トランジスタM1およびM2により発生させる2逓倍周波数(2×fLO)の信号が大きく現れることが確認された。しかし、必要なIF信号(100kHz)は大変小さいことが確認された。したがって図4に示す回路構成ではRF信号と2逓倍信号とが有効に混合されていないことが確認された。
このことから、図1に示す回路構成では、図4に示す比較対象回路に比較して有効に混合処理され格段に大きなIF信号を得られることがわかる。
図7は第2実施形態を示す回路である。この図7に示す高調波ミキサ11が図1に示す高調波ミキサ1と異なるところは、インダクタL1として誘導性を示す伝送線路10を用いているところである。
電源電圧VBの出力インピーダンスが適切に設定されていれば抵抗R1は必要に応じて設ければ良い。本実施形態においても前述実施形態と同様の作用効果を奏する。
図8は第3実施形態を示す回路である。この図8に示す高調波ミキサ21が図1に示す高調波ミキサ1と異なるところは、MOSトランジスタM1〜M3に代えてバイポーラトランジスタTr1〜Tr3を用いているところである。
図9は第4実施形態を示す回路である。この図9に示す高調波ミキサ31が図1の高調波ミキサ1と異なるところは、(1)Nチャネル型MOSトランジスタM3に代えて、RF信号を増幅するトランジスタMp3がPチャネル型MOSFETを用いて構成されていること、(2)出力端子OUTがトランジスタM1及びM2のドレイン共通接続ノードN4とトランジスタMp3のドレインとの共通接続ノードとされていること、(3)電源電圧VBを印加するためのインダクタL1が不要であること、である。
図10は第5実施形態を示す回路である。この図10に示す高調波ミキサ41の特徴は、図1に示す高調波ミキサ1を2組ダブルバランスドミキサタイプに設けているところである。
すなわち、高調波ミキサ41は、トランジスタM1a〜M3a及びインダクタL1aを備えると共に、これらの各トランジスタM1a〜M3aと対に構成されるトランジスタをトランジスタM1b〜M1cとして備え、インダクタL1aと対に構成されるインダクタをインダクタL1bとして備えている。
前述実施形態に限定されるものではなく、例えば、以下に示す変形又は拡張が可能である。
前述実施形態1〜5に示した回路構成例、RF信号の入力端子、LO信号の入力端子、IF信号出力端子にはインピーダンス整合を図るための回路は省略しているが、他回路との接続を考慮し適宜インピーダンスマッチング回路を構成すると良い。
Claims (4)
- ゲート電極に第1信号の正相が入力される第1の電界効果トランジスタ(M1)と、
ゲート電極に第1信号の逆相が入力され、ソース電極に前記第1の電界効果トランジスタのソース電極が短絡して接地された第2の電界効果トランジスタ(M2)と、
前記第1及び第2の電界効果トランジスタ(M1及びM2)の各ドレイン電極を短絡した端子にソース電極が接続された第3の電界効果トランジスタ(M3)と、を備え、
前記第3の電界効果トランジスタ(M3)のゲート電極に第2信号を入力し該第3の電界効果トランジスタ(M3)のドレイン電極から信号を出力することを特徴とする高調波ミキサ。 - ベース電極に第1信号の正相が入力される第1のバイポーラトランジスタ(Tr1)と、
ベース電極に第1信号の逆相が入力され、エミッタ電極に前記第1のバイポーラトランジスタのエミッタ電極が短絡して接地された第2のバイポーラトランジスタ(Tr2)と、
前記第1及び第2のバイポーラトランジスタの各コレクタ電極を短絡した端子にエミッタ電極が接続された第3のバイポーラトランジスタ(Tr3)と、を備え、
前記第3のバイポーラトランジスタ(Tr3)のベース電極に第2信号を入力し当該第3のバイポーラトランジスタ(Tr3)のコレクタ電極から信号を出力することを特徴とする高調波ミキサ。 - ゲート電極に第1信号の正相が入力される第1のn型電界効果トランジスタ(M1)と、
ゲート電極に第1信号の逆相が入力され、ソース電極に前記第1のn型電界効果トランジスタのソース電極が短絡して接地された第2のn型電界効果トランジスタ(M2)と、
前記第1及び第2の電界効果トランジスタ(M1及びM2)の各ドレイン電極を短絡した端子にドレイン電極を接続した第3のp型電界効果トランジスタ(M3p)と、を備え、
前記第3のp型電界効果トランジスタ(M3p)のゲート電極に第2信号を入力し該第3のp型電界効果トランジスタ(M3p)のドレイン電極から信号を出力することを特徴とする高調波ミキサ。 - ゲート電極に第1信号の正相が入力される第1の電界効果トランジスタ(M1a)と、
ゲート電極に第1信号の逆相が入力され、ソース電極に前記第1の電界効果トランジスタのソース電極が短絡して接地された第2の電界効果トランジスタ(M2a)と、
前記第1及び第2の電界効果トランジスタの各ドレイン電極を短絡した端子にソース電極を接続した第3の電界効果トランジスタ(M3a)と、を備え、
前記第3の電界効果トランジスタのゲート電極に第2信号の正相信号が入力され前記第3の電界効果トランジスタのドレイン電極から出力信号の逆相信号を取り出すと共に、
ゲート電極に第1信号の正相が入力される第4の電界効果トランジスタ(M1b)と、
ゲート電極に第1信号の逆相が入力され、ソース電極に前記第4の電界効果トランジスタのソース電極が短絡して接地された第5の電界効果トランジスタ(M2b)と、
前記第4及び第5の電界効果トランジスタの各ドレイン電極を短絡した端子にソース電極を接続した第6の電界効果トランジスタ(M3b)と、を備え、
前記第6の電界効果トランジスタのゲート電極に第2信号の逆相信号が入力され前記第6の電界効果トランジスタのドレイン電極から出力信号の正相信号を取り出すことを特徴とする高調波ミキサ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013185047A JP6238400B2 (ja) | 2013-09-06 | 2013-09-06 | 高調波ミキサ |
US14/476,978 US20150070072A1 (en) | 2013-09-06 | 2014-09-04 | Harmonic mixer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013185047A JP6238400B2 (ja) | 2013-09-06 | 2013-09-06 | 高調波ミキサ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015053583A true JP2015053583A (ja) | 2015-03-19 |
JP6238400B2 JP6238400B2 (ja) | 2017-11-29 |
Family
ID=52625014
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013185047A Expired - Fee Related JP6238400B2 (ja) | 2013-09-06 | 2013-09-06 | 高調波ミキサ |
Country Status (2)
Country | Link |
---|---|
US (1) | US20150070072A1 (ja) |
JP (1) | JP6238400B2 (ja) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001001564A1 (fr) * | 1999-06-29 | 2001-01-04 | Mitsubishi Denki Kabushiki Kaisha | Circuit a semiconducteur |
WO2003009465A1 (fr) * | 2001-07-12 | 2003-01-30 | Mitsubishi Denki Kabushiki Kaisha | Circuit melangeur |
WO2006118184A1 (ja) * | 2005-04-28 | 2006-11-09 | Nec Corporation | 半導体装置 |
JP2008141452A (ja) * | 2006-12-01 | 2008-06-19 | Niigata Seimitsu Kk | ミキサ回路 |
US20080169859A1 (en) * | 2007-01-12 | 2008-07-17 | Alberto Valdes Garcia | Drain-pumped sub-harmonic mixer for millimeter wave applications |
US20100123507A1 (en) * | 2008-11-19 | 2010-05-20 | National Chiao Tung University | Circuit and method for implementing frequency tripled i/q signals |
JP2010118930A (ja) * | 2008-11-13 | 2010-05-27 | Mitsubishi Electric Corp | 周波数変換器 |
JP2011176721A (ja) * | 2010-02-25 | 2011-09-08 | Hitachi Ltd | ミキサ回路及びそれを用いた送信回路並びに準ミリ波・ミリ波通信端末 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56143703A (en) * | 1980-04-10 | 1981-11-09 | Pioneer Electronic Corp | Frequency converting circuit |
US4546275A (en) * | 1983-06-02 | 1985-10-08 | Georgia Tech Research Institute | Quarter-square analog four-quadrant multiplier using MOS integrated circuit technology |
US5712810A (en) * | 1994-06-13 | 1998-01-27 | Nec Corporation | Analog multiplier and multiplier core circuit used therefor |
DE10060874C2 (de) * | 2000-12-07 | 2003-11-06 | Advanced Micro Devices Inc | Feldeffekttransistorquadrierer |
JP3578136B2 (ja) * | 2001-12-25 | 2004-10-20 | ソニー株式会社 | 掛け算器 |
US7825716B1 (en) * | 2009-04-20 | 2010-11-02 | Kabushiki Kaisha Toshiba | Mixer circuit |
US8476958B2 (en) * | 2009-05-20 | 2013-07-02 | Telefonaktiebolaget L M Ericsson (Publ) | Mixer circuit |
TWI473419B (zh) * | 2010-01-19 | 2015-02-11 | Ind Tech Res Inst | 倍頻器 |
-
2013
- 2013-09-06 JP JP2013185047A patent/JP6238400B2/ja not_active Expired - Fee Related
-
2014
- 2014-09-04 US US14/476,978 patent/US20150070072A1/en not_active Abandoned
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001001564A1 (fr) * | 1999-06-29 | 2001-01-04 | Mitsubishi Denki Kabushiki Kaisha | Circuit a semiconducteur |
WO2003009465A1 (fr) * | 2001-07-12 | 2003-01-30 | Mitsubishi Denki Kabushiki Kaisha | Circuit melangeur |
WO2006118184A1 (ja) * | 2005-04-28 | 2006-11-09 | Nec Corporation | 半導体装置 |
JP2008141452A (ja) * | 2006-12-01 | 2008-06-19 | Niigata Seimitsu Kk | ミキサ回路 |
US20080169859A1 (en) * | 2007-01-12 | 2008-07-17 | Alberto Valdes Garcia | Drain-pumped sub-harmonic mixer for millimeter wave applications |
JP2010118930A (ja) * | 2008-11-13 | 2010-05-27 | Mitsubishi Electric Corp | 周波数変換器 |
US20100123507A1 (en) * | 2008-11-19 | 2010-05-20 | National Chiao Tung University | Circuit and method for implementing frequency tripled i/q signals |
JP2011176721A (ja) * | 2010-02-25 | 2011-09-08 | Hitachi Ltd | ミキサ回路及びそれを用いた送信回路並びに準ミリ波・ミリ波通信端末 |
Also Published As
Publication number | Publication date |
---|---|
JP6238400B2 (ja) | 2017-11-29 |
US20150070072A1 (en) | 2015-03-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4056739B2 (ja) | 高調波ミクサ | |
US7319851B2 (en) | Mixer circuit, receiver comprising a mixer circuit, wireless communication comprising a receiver, method for generating an output signal by mixing an input signal with an oscillator signal | |
US8786330B1 (en) | System and method for a frequency doubler | |
CN103493365B (zh) | 使用自混频的倍频 | |
US9503022B2 (en) | Balanced up-conversion mixer | |
TWI535191B (zh) | Mixer | |
US7948294B2 (en) | Mixer with high linearity | |
US11552596B2 (en) | Odd harmonic generation device and method | |
US8829974B2 (en) | Balanced frequency mixer circuit | |
US7459947B2 (en) | Radio frequency doubler | |
TW201728075A (zh) | 降頻混波器 | |
JP6238400B2 (ja) | 高調波ミキサ | |
US9634609B2 (en) | Switching circuit | |
US20170111011A1 (en) | Balanced up-conversion mixer | |
EP2885871A1 (en) | Device for frequency tripling | |
JP2002305429A (ja) | 変換回路 | |
JP2010118930A (ja) | 周波数変換器 | |
TW201528680A (zh) | 平衡式升頻混頻電路 | |
Souliotis et al. | A 90 nm CMOS 15/60 GHz frequency quadrupler | |
Komoni et al. | Modeling, simulation and implementation of a passive mixer in 130nm CMOS technology and scaling issues for future technologies | |
Zijie et al. | Design and stability analysis of a low-voltage subharmonic cascode FET mixer | |
JP6742817B2 (ja) | 周波数変換回路、通信装置及び半導体装置 | |
US10382036B2 (en) | High voltage switch | |
Amin et al. | A low power, low noise figure quadrature demodulator for a 60 GHz receiver in 65-nm CMOS technology | |
JP2004165961A (ja) | ミキサ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160425 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20160425 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170323 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170411 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170531 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171003 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171027 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6238400 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |