JP2015053583A - 高調波ミキサ - Google Patents

高調波ミキサ Download PDF

Info

Publication number
JP2015053583A
JP2015053583A JP2013185047A JP2013185047A JP2015053583A JP 2015053583 A JP2015053583 A JP 2015053583A JP 2013185047 A JP2013185047 A JP 2013185047A JP 2013185047 A JP2013185047 A JP 2013185047A JP 2015053583 A JP2015053583 A JP 2015053583A
Authority
JP
Japan
Prior art keywords
signal
field effect
effect transistor
input
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013185047A
Other languages
English (en)
Other versions
JP6238400B2 (ja
Inventor
敏彦 吉増
Toshihiko Yoshimasu
敏彦 吉増
柴田 貴行
Takayuki Shibata
貴行 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Waseda University
Denso Corp
Original Assignee
Waseda University
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Waseda University, Denso Corp filed Critical Waseda University
Priority to JP2013185047A priority Critical patent/JP6238400B2/ja
Priority to US14/476,978 priority patent/US20150070072A1/en
Publication of JP2015053583A publication Critical patent/JP2015053583A/ja
Application granted granted Critical
Publication of JP6238400B2 publication Critical patent/JP6238400B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14Balanced arrangements
    • H03D7/1425Balanced arrangements with transistors
    • H03D7/1458Double balanced arrangements, i.e. where both input signals are differential
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14Balanced arrangements
    • H03D7/1425Balanced arrangements with transistors
    • H03D7/1441Balanced arrangements with transistors using field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Superheterodyne Receivers (AREA)
  • Amplifiers (AREA)

Abstract

【課題】第1信号の2逓倍と第2信号との乗算処理を十分に行い、漏洩信号を抑制できるようにした高調波ミキサを提供する。
【解決手段】電界効果トランジスタM1及びM2の各ソース電極が短絡して接地され、電界効果トランジスタM3のソース電極は電界効果トランジスタM1及びM2の各ドレイン電極を短絡した端子に接続されている。電界効果トランジスタM1のゲート電極には第1信号の正相が入力され、電界効果トランジスタM2のゲート電極には第1信号の逆相が入力され、電界効果トランジスタM3のゲート電極に第2信号が入力され、この電界効果トランジスタM3のドレイン電極から信号を出力する。
【選択図】図1

Description

本発明は、半導体回路に関し、高周波信号を逓倍する回路ならびに逓倍した信号と他の信号を混合する高調波ミキサに関するものである。
高調波ミキサは、例えば高周波信号(RF信号)を入力しダウンコンバートするときに、ローカル差動信号(LO差動信号)を入力し当該LO差動信号をRF信号と混合することでダウンコンバートする(例えば、特許文献1参照)。
国際公開第WO01/001564号
発明者らは、特許文献1記載の構成では、LO信号(第1信号)の2逓倍とRF信号(第2信号)との乗算処理が十分ではなく、しかも漏洩信号が大きくなってしまうことを見出している。
本発明は、上記事情に鑑みてなされたもので、その目的は、第1信号の2逓倍と第2信号との乗算処理を十分に行い、漏洩信号を抑制できるようにした高調波ミキサを提供することにある。
請求項1記載の発明によれば、第1および第2の電界効果トランジスタの各ソース電極が短絡して接地され、第3の電界効果トランジスタのソース電極は第1及び第2の電界効果トランジスタの各ドレイン電極を短絡した端子に接続されている。第1の電界効果トランジスタのゲート電極には第1信号の正相が入力され、第2の電界効果トランジスタのゲート電極には第1信号の逆相が入力され、第3の電界効果トランジスタのゲート電極に第2信号が入力され、この第3の電界効果トランジスタのドレイン電極から信号を出力する。
請求項2記載の発明によれば、第1および第2のバイポーラトランジスタの各エミッタ電極が短絡して接地され、第3のバイポーラトランジスタのエミッタ電極は、第1及び第2のバイポーラトランジスタの各コレクタ電極を短絡した端子に接続されている。第1のバイポーラトランジスタのゲート電極には第1信号の正相が入力され、第2のバイポーラトランジスタのゲート電極には第1信号の逆相が入力され、第3のバイポーラトランジスタのゲート電極に第2信号が入力され、この第3のバイポーラトランジスタのコレクタ電極から信号を出力する。
請求項3記載の発明によれば、第1および第2のn型電界効果トランジスタの各ソース電極が短絡して接地され、第3のp型電界効果トランジスタのドレイン電極は、第1及び第2の電界効果トランジスタの各ドレイン電極を短絡した端子に接続されている。第1のn型電界効果トランジスタのゲート電極には第1信号の正相が入力され、第2のn型電界効果トランジスタのゲート電極には第1信号の逆相が入力され、第3のp型電界効果トランジスタのゲート電極に第2信号を入力し、第3のp型電界効果トランジスタのドレイン電極から信号を出力する。
請求項4記載の発明によれば、第1および第2の電界効果トランジスタの各ソース電極が短絡して接地され、第3の電界効果トランジスタのソース電極は、第1及び第2の電界効果トランジスタの各ドレイン電極を短絡した端子に接続されている。第1の電界効果トランジスタのゲート電極には第1信号の正相が入力され、第2の電界効果トランジスタのゲート電極には第1信号の逆相が入力され、第3の電界効果トランジスタのゲート電極に第2信号の正相信号を入力し、第3の電界効果トランジスタのドレイン電極から出力信号の逆相信号を取り出す。
また、第4および第5の電界効果トランジスタの各ソース電極が短絡して接地され、第6の電界効果トランジスタのソース電極は、第4及び第5の電界効果トランジスタの各ドレイン電極を短絡した端子に接続されている。第4の電界効果トランジスタのゲート電極には第1信号の正相が入力され、第5の電界効果トランジスタのゲート電極には第1信号の逆相が入力され、第6の電界効果トランジスタのゲート電極に第2信号の正相信号を入力し、第6の電界効果トランジスタのドレイン電極から出力信号の正相信号を取り出す。
前記発明によれば、第1信号の2逓倍と第2信号との乗算処理を十分に行うことができ、漏洩信号を抑制できるようになる。
本発明の第1実施形態に係る高調波ミキサの回路構成図 FFT波形の計算例 (a)は時間特性波形の計算例、(b)は時間特性波形の一部拡大図 比較対象例となる高調波ミキサの回路構成図 比較対象例となるFFT波形の計算例(図2相当図) (a)(b)は比較対象例の時間特性波形の計算結果(図3(a)、図3(b)相当図) 本発明の第2実施形態に係る高調波ミキサの回路構成図 本発明の第3実施形態に係る高調波ミキサの回路構成図 本発明の第4実施形態に係る高調波ミキサの回路構成図 本発明の第5実施形態に係る高調波ミキサの回路構成図
以下、高調波ミキサの幾つかの実施形態について図面を参照しながら説明する。各実施形態において実質的に同一又は類似部分には同一符号を付して必要に応じて説明を省略し、各実施形態では特徴部分を中心に説明する。
(第1の実施形態)
図1は高調波ミキサの回路構成例を示す。高調波ミキサ1は、第1〜第3の電界効果トランジスタとしてのトランジスタM1〜M3、および、インダクタL1を備える。トランジスタM1〜M3はそれぞれNチャネル型MOSFETにより構成される。
Nチャネル型MOSFETを用いるのはシリコン(Si)などの半導体を使用してFETを製造したときにカットオフ周波数などの特性において高い性能を保持でき高周波回路に適しているためである。インダクタL1は例えば半導体基板に生成するときにはスパイラル形状となるように金属配線を施すことで構成される。
トランジスタM1及びM2はそれらのドレインが互いに共通接続されると共に、それらのソースが互いに共通接続され当該ソース共通接続ノードはグランドGDに接地されている。トランジスタM1及びM2のドレイン共通接続ノードをノードN1とする。電源電圧VBの端子T1とグランドGDとの間には、インダクタL1、トランジスタM3のドレイン・ソース、トランジスタM1及びM2のドレイン共通接続ノード・ソース共通接続ノード、が直列接続されている。ここで、特許文献1記載の技術と異なるところは、トランジスタ対M1及びM2のドレインにトランジスタM3のソースが接続されているところにある。
トランジスタM1のゲートは入力端子Tin1に接続されており、入力端子Tin1にはLO差動信号(第1信号相当)の正相が入力される。また、トランジスタM2のゲートは入力端子Tin2に接続されておりLO差動信号の逆相が入力される。なお、LOは(Local Oscillator:局部発振器)の略を示す。
またトランジスタM3のゲートは入力端子Tin3に接続されており、入力端子Tin3にはRF信号(高周波信号(Radio Frequency Signal):第2信号相当)が入力される。インダクタL1とトランジスタM3のドレインとの共通接続ノードが出力端子OUTに接続されている。
図1に示す回路構成では、各トランジスタM1、M2のゲート・ソース間に与えられる直流バイアス電圧は当該トランジスタM1、M2の閾値電圧付近に設定されている。したがって、各トランジスタM1、M2は各ゲートに与えられるゲート信号が正となるほぼ半周期間だけオンする。差動信号は、各トランジスタM1、M2のゲートに相補的に与えられるため、一方のトランジスタ(例えばM1)がオンするときには他方のトランジスタ(例えばM2)がオフする。
このとき、LO信号の2逓倍の周波数(2×fLO)の信号が発生する。発生した2逓倍の信号はRF信号用の増幅回路であるトランジスタM3のソースに入力される。他方、トランジスタM3のゲートにはRF信号が与えられるため、トランジスタM3のゲート・ソース間においては、2逓倍のLO信号とRF信号とが有効に乗算されることになる。
この乗算された結果発生したIF信号は、トランジスタM3のドレイン電流となり出力端子OUTに出力されることになる。図1の回路特性のシミュレーション結果を図2および図3に示す。図2は出力端子OUTに生じる信号のFFT波形(横軸→周波数、縦軸→検出電圧の大きさ)を示し、図3(a)は出力端子OUTに生じる信号のタイムスケール波形(横軸→時間、縦軸→電圧値)を示し、図3(b)はその一部拡大波形を示す。
ここで、RF信号の周波数は79.0001GHz(図2中のm2)に設定した。またLO信号の周波数は39.5GHzに設定することで、LO信号の2逓倍を79GHz(図2中のm3)に設定した。入力端子Tin1−Tin2に入力されるLO信号は、出力1mW、信号源の出力インピーダンス50Ω、入力端子Tin3に入力されるRF信号は、出力0.01mW、信号源の出力インピーダンス50Ω、として計算を行った。
図2に示すFFT波形において、RF信号m2はmag=0.11523、LO信号の2逓倍m3はmag=0.02047、混合信号m1はmag=0.120と得られた。
<比較対象例の回路説明>
図4は比較対象例の回路構成(特許文献1記載の構成)を示している。この図4記載のミキサ100は、トランジスタM1〜M3及びインダクタL1を図示形態に接続して構成される。トランジスタM1及びM2のドレインは共通接続されると共に、トランジスタM1及びM2のソースは共通接続されている。ここで、トランジスタM1及びM2のドレイン共通接続ノードをノードN2とし、ソース共通接続ノードをノードN3とする。
そして、トランジスタM3は、そのドレイン・ソース間がトランジスタM1及びM2のソース共通接続ノードN3とグランドGDとの間に接続されている。また、トランジスタM1及びM2のドレイン共通接続ノードN2と正電源電圧VBの供給端子T1との間にはインダクタL1が接続されている。ノードN2は出力端子OUTに設定されている。
トランジスタM3のゲートは入力端子Tin3に接続されている。この入力端子Tin3にはRF信号が入力される。また、トランジスタM1,M2のゲートはそれぞれ入力端子Tin1、Tin2に接続されている。これらの入力端子Tin1、Tin2にはLO差動信号が入力される。ここで、入力端子Tin1にはLO差動信号の正相が入力され、入力端子Tin2にはLO差動信号の逆相が入力される。すると、トランジスタM1のドレインには、LO信号の正相、および、その高調波とRF信号の混合波を生じる。逆に、トランジスタM2のドレインには、LO信号の逆相、および、その高調波とRF信号の混合波を生じる。
<解析結果の説明>
図1の回路構成も図4の回路構成も、ダウンコンバート後の基本波信号(例えば周波数f=fRF−fLO)は、出力端子OUTにおいて互いに逆相の関係となるため原理的に出力されない。また、LO信号の奇数次の高調波(2n−1)fLO(但しnは1以上の整数)とRF信号の混合波も互いに逆相の関係となる。このため、出力端子OUTには原理的に出力されない。
この結果、出力端子OUTの出力信号が同相となるのは、LO信号の偶数次の高調波(2n・fLO)とRF信号の混合波となり、これらの周波数2n・fLO±m・fRF(mは1以上の整数)である。
この現象は、下記の式により表される。
Figure 2015053583
したがって、LO信号の2逓倍とRF信号が有効に乗算されることでIF信号(fRF−2fLO)を生じさせることができる。
トランジスタM1、M2はLO差動信号の半周期だけオンし他の半周期はオフすることになるため、LO信号の2逓倍信号を発生させることになる。他方、トランジスタM3はRF信号を増幅する回路である。
しかしながら、図4に示す回路構成を用いたときには、トランジスタM3が増幅したRF信号は、トランジスタM1及びM2において有効に混合されず出力端子4に漏洩してしまうことが確認されている。
この図4に示す回路を用いたときの計算結果を図5、図6(a)及び図6(b)に示す。図5は出力端子OUTに生じる信号のFFT波形(横軸→周波数、縦軸→電圧の大きさ)を示し、図6(a)は出力端子に生じる信号のタイムスケール波形(横軸→時間、縦軸→電圧値)を示し、図6(b)は図6(a)のD部分の一部拡大波形を示す。
ここで、図2と同様のスケールで示すため、RF信号の周波数を79.0001GHz(図5中のm2)に設定した。また、LO信号の周波数を39.5GHzに設定することでLO信号の2逓倍を79GHz(図5中のm3)に設定した。入力のLO信号は、出力1mW、信号源の出力インピーダンス50Ω、RF信号は、出力0.01mW、信号源の出力インピーダンス50Ωに設定して計算を行った。
図5のFFT波形において、RF信号m2はmag=0.06247、LO信号の2逓倍m3はmag=0.1675、混合信号m1はmag=0.012と得られた。
出力端子OUTには、トランジスタM3において増幅されたRF信号と、トランジスタM1およびM2により発生させる2逓倍周波数(2×fLO)の信号が大きく現れることが確認された。しかし、必要なIF信号(100kHz)は大変小さいことが確認された。したがって図4に示す回路構成ではRF信号と2逓倍信号とが有効に混合されていないことが確認された。
またタイムスケールで分析すると、図6(a)に示すように、RF信号の周波数fRFとLO信号の2逓倍の周波数2×fLOとが単純に加算された振幅変調波形を示している。すなわち、図4の出力端子OUTに現れる信号は、
Figure 2015053583
となり、図6(a)に示す波形は、(2)式のcos(ωRF−2・ωLO)t/2の項の影響で振幅変動していることが確認された。また、図6(b)に示す電圧変動は、前述(2)式のcos(ωRF+2・ωLO)t/2の項の影響によるものである。高調波ミキサは、(1)式に示すようにRF信号とLO信号の2逓倍は適切に乗算されなければ十分なIF信号の振幅を得ることができない。
本実施形態の図1の構成を適用すると、図2のFFT波形に示すように、混合IF信号m1は図5に示すm1よりも格段に大きく得られていることがわかる。また、LO信号の2逓倍m3は、図5に示すm3よりも格段に小さく得られており、LO信号の漏れも少なくなることがわかる。
このことから、図1に示す回路構成では、図4に示す比較対象回路に比較して有効に混合処理され格段に大きなIF信号を得られることがわかる。
図3(a)は出力端子OUTに生じる信号の時間波形を示す。この図3(a)に示すように、IF信号成分は図6(a)と比較したとしても明らかなように格段に大きく得られることがわかる。
以上説明したように、本実施形態によれば、高調波ミキサ1はLO信号の2逓倍周波数の信号を発生しRF信号と有効に混合することで、比較対象構成に比較して格段に高いIF信号出力を得ることができる。
(第2実施形態)
図7は第2実施形態を示す回路である。この図7に示す高調波ミキサ11が図1に示す高調波ミキサ1と異なるところは、インダクタL1として誘導性を示す伝送線路10を用いているところである。
前述実施形態で説明したインダクタL1は、例えば半導体基板に生成するときに金属配線をスパイラル形状となるように施すことで形成できるが、これは低動作周波数領域において実用的となる。しかし、ミリ波帯のような高周波数領域では、集積回路内に作成しても金属配線間の寄生容量に応じてインダクタL1が共振を起こすことがある。そこで、本実施形態では誘導性負荷が伝送線路10を用いて構成されている。すると、動作周波数が高くなったとしても、伝送線路10を誘導性負荷として正常に機能させることができる。
図7に一例を示すように、トランジスタM3のドレインには伝送線路10及びコンデンサC1を介してグランドGDに接地されている。この伝送線路10は、例えばマイクロストリップ線路又はコプレーナ線路などの各種線路を用いて構成され、線路長が動作周波数において誘導性を示す所定長に設定されている。伝送線路10はこれらの線路を組み合わせて構成しても良い。
コンデンサC1は、RF信号、LO信号の周波数(例えば数十GHz)ではショートと見做せると共に、IF信号帯では負荷抵抗として見做せる値(例えば数pF)に設定されている。集積回路内に構成するときには、コンデンサC1は信号配線間容量などを用いることができる。このコンデンサC1及び伝送線路10の共通接続ノードには抵抗R1を通じて電源電圧VBが供給されている。
電源電圧VBの出力インピーダンスが適切に設定されていれば抵抗R1は必要に応じて設ければ良い。本実施形態においても前述実施形態と同様の作用効果を奏する。
(第3実施形態)
図8は第3実施形態を示す回路である。この図8に示す高調波ミキサ21が図1に示す高調波ミキサ1と異なるところは、MOSトランジスタM1〜M3に代えてバイポーラトランジスタTr1〜Tr3を用いているところである。
すなわち図8に示すように、第1実施形態におけるトランジスタM1〜M3のゲート電極、ドレイン電極、ソース電極は、それぞれ、第3実施形態におけるトランジスタTr1〜Tr3のベース電極、コレクタ電極、エミッタ電極に対応して構成されており、第1実施形態と同様に電気的に接続されている。
トランジスタTr1〜Tr2はnpn形バイポーラトランジスタにより構成されており、LO信号の2逓倍周波数の信号を発生させるトランジスタ対として用いられる。また、トランジスタTr3もまたnpn形バイポーラトランジスタにより構成され、RF信号を増幅する。作用は第1実施形態と同様であるため説明を省略する。このような第3実施形態においても前述実施形態とほぼ同様の作用効果を奏する。
(第4実施形態)
図9は第4実施形態を示す回路である。この図9に示す高調波ミキサ31が図1の高調波ミキサ1と異なるところは、(1)Nチャネル型MOSトランジスタM3に代えて、RF信号を増幅するトランジスタMp3がPチャネル型MOSFETを用いて構成されていること、(2)出力端子OUTがトランジスタM1及びM2のドレイン共通接続ノードN4とトランジスタMp3のドレインとの共通接続ノードとされていること、(3)電源電圧VBを印加するためのインダクタL1が不要であること、である。
トランジスタM1、M2のゲートに互いに位相が反転されたLO信号が入力されると、前述実施形態で説明した原理と同様の原理から2逓倍のLO信号を発生させることができる。ここで、トランジスタMp3にはPチャネル型のMOSFETを用いているため、インダクタなどの負荷を介することなく、電源端子T1をトランジスタMp3のソースに直接接続することができる。
電源端子T1の交流電位は接地状態であるため、出力端子OUTをトランジスタMp3のドレインから取得すると、前述実施形態とほぼ同様の作用効果を得ることができる。この図9に示す回路は、図1に示す回路と同様の動作原理となるが、当該図9に示す回路の利点は、RF信号を増幅するトランジスタ120がPチャネル型MOSFETにより構成されるため、フリッカ雑音(1/f雑音)がNチャネル型MOSFETよりも低くなり低雑音にできることである。
このため、出力が低周波のIF信号のときには、雑音電力を低く抑えることができる。しかも、前述実施形態に比較すると、インダクタL1を削減できるため、高調波ミキサ31の小型化、低コスト化を実現できる。
(第5実施形態)
図10は第5実施形態を示す回路である。この図10に示す高調波ミキサ41の特徴は、図1に示す高調波ミキサ1を2組ダブルバランスドミキサタイプに設けているところである。
高調波ミキサ41の一方の回路構成要素に添え字「a」を付し、他方の回路構成要素に添え字「b」を付している。
すなわち、高調波ミキサ41は、トランジスタM1a〜M3a及びインダクタL1aを備えると共に、これらの各トランジスタM1a〜M3aと対に構成されるトランジスタをトランジスタM1b〜M1cとして備え、インダクタL1aと対に構成されるインダクタをインダクタL1bとして備えている。
この場合、一方の高調波ミキサのトランジスタM3aのゲートにはRF信号の正相が与えられると共に、他方の高調波ミキサのトランジスタM3bのゲートにはRF信号の逆相が与えられる。
また、一方の高調波ミキサのトランジスタM1aのゲート電極は入力端子Tin1aに接続されており、他方の高調波ミキサのトランジスタM1bのゲート電極は入力端子Tin1bに接続されているが入力端子Tin1a及びTin1bには共にLO信号の逆相が与えられる。
また、一方の高調波ミキサのトランジスタM2aのゲート電極は入力端子Tin2aに接続されており、他方の高調波ミキサのトランジスタM2bのゲート電極は入力端子Tin2bに接続されているが入力端子Tin2a及びTin2bには共にLO信号の正相が与えられる。
そして、この差動高調波ミキサ41は、一方の高調波ミキサの出力端子OUTaから正相信号を取得すると共に、他方の高調波ミキサの出力端子OUTbから逆相信号を取得するよう構成されている。
本実施形態はRF信号が差動信号である場合に有効な実施形態である。本実施形態では図1の高調波ミキサ1を2組用いることで差動型高調波ミキサ41を構成した例を示したが、第2実施形態で説明した図7に示す高調波ミキサ11を2組組み合わせることで差動型高調波ミキサを構成しても良いし、第3実施形態で説明した図8に示す高調波ミキサ21を2組組み合わせることで差動型高調波ミキサを構成しても良い。さらに、第4実施形態で説明した図9に示す高調波ミキサ31を2組組み合わせて差動型高調波ミキサを構成しても良い。すると、前述した効果と同様の効果が得られる。
(他の実施形態)
前述実施形態に限定されるものではなく、例えば、以下に示す変形又は拡張が可能である。
前述実施形態1〜5に示した回路構成例、RF信号の入力端子、LO信号の入力端子、IF信号出力端子にはインピーダンス整合を図るための回路は省略しているが、他回路との接続を考慮し適宜インピーダンスマッチング回路を構成すると良い。
例えば、トランジスタM1〜M3と信号源(図示せず)とを接続する場合、もしくは、IF信号の出力端子の外部回路(図示せず)と接続する場合にインピーダンス整合を図ることが必要なときは、インダクタ成分、容量成分(例えば伝送線路等)を用いて適宜整合を図ると良い。
第1〜第5実施形態では、LO信号(第1信号)の2逓倍とRF信号(第2信号)とを混合しIF信号を出力するダウンコンバート処理について示したが、他の適用例として、例えばトランジスタM3のゲート入力信号を低周波のIF信号(第2信号)とし、トランジスタM1及びM2のゲート入力信号としてLO信号(第1信号)とし、LO信号の2逓倍とIF信号とを混合しRF信号を出力するアップコンバータに適用しても良い。
なお、特許請求の範囲に付した括弧付き符号は本願明細書の構成要素に対応する符号を付したものであり構成要素の一例を挙げたものである。したがって、本願に係る発明は当該特許請求の範囲の構成要素に付した符号に限られるわけではなく、特許請求の範囲内の用語又はその均等の範囲で様々な拡張が可能であることは言うまでもない。
図面中、M1はNチャネル型MOSトランジスタ(第1の電界効果トランジスタ)、M2はNチャネル型MOSトランジスタ(第2の電界効果トランジスタ)、M3はNチャネル型MOSトランジスタ(第3の電界効果トランジスタ)、M3pはPチャネル型MOSトランジスタ、L1はインダクタ、10は伝送線路、Tr1はnpn形バイポーラトランジスタ(第1のバイポーラトランジスタ)、Tr2はnpn形バイポーラトランジスタ(第2のバイポーラトランジスタ)、Tr3はnpn形バイポーラトランジスタ(第3のバイポーラトランジスタ)、を示す。

Claims (4)

  1. ゲート電極に第1信号の正相が入力される第1の電界効果トランジスタ(M1)と、
    ゲート電極に第1信号の逆相が入力され、ソース電極に前記第1の電界効果トランジスタのソース電極が短絡して接地された第2の電界効果トランジスタ(M2)と、
    前記第1及び第2の電界効果トランジスタ(M1及びM2)の各ドレイン電極を短絡した端子にソース電極が接続された第3の電界効果トランジスタ(M3)と、を備え、
    前記第3の電界効果トランジスタ(M3)のゲート電極に第2信号を入力し該第3の電界効果トランジスタ(M3)のドレイン電極から信号を出力することを特徴とする高調波ミキサ。
  2. ベース電極に第1信号の正相が入力される第1のバイポーラトランジスタ(Tr1)と、
    ベース電極に第1信号の逆相が入力され、エミッタ電極に前記第1のバイポーラトランジスタのエミッタ電極が短絡して接地された第2のバイポーラトランジスタ(Tr2)と、
    前記第1及び第2のバイポーラトランジスタの各コレクタ電極を短絡した端子にエミッタ電極が接続された第3のバイポーラトランジスタ(Tr3)と、を備え、
    前記第3のバイポーラトランジスタ(Tr3)のベース電極に第2信号を入力し当該第3のバイポーラトランジスタ(Tr3)のコレクタ電極から信号を出力することを特徴とする高調波ミキサ。
  3. ゲート電極に第1信号の正相が入力される第1のn型電界効果トランジスタ(M1)と、
    ゲート電極に第1信号の逆相が入力され、ソース電極に前記第1のn型電界効果トランジスタのソース電極が短絡して接地された第2のn型電界効果トランジスタ(M2)と、
    前記第1及び第2の電界効果トランジスタ(M1及びM2)の各ドレイン電極を短絡した端子にドレイン電極を接続した第3のp型電界効果トランジスタ(M3p)と、を備え、
    前記第3のp型電界効果トランジスタ(M3p)のゲート電極に第2信号を入力し該第3のp型電界効果トランジスタ(M3p)のドレイン電極から信号を出力することを特徴とする高調波ミキサ。
  4. ゲート電極に第1信号の正相が入力される第1の電界効果トランジスタ(M1a)と、
    ゲート電極に第1信号の逆相が入力され、ソース電極に前記第1の電界効果トランジスタのソース電極が短絡して接地された第2の電界効果トランジスタ(M2a)と、
    前記第1及び第2の電界効果トランジスタの各ドレイン電極を短絡した端子にソース電極を接続した第3の電界効果トランジスタ(M3a)と、を備え、
    前記第3の電界効果トランジスタのゲート電極に第2信号の正相信号が入力され前記第3の電界効果トランジスタのドレイン電極から出力信号の逆相信号を取り出すと共に、
    ゲート電極に第1信号の正相が入力される第4の電界効果トランジスタ(M1b)と、
    ゲート電極に第1信号の逆相が入力され、ソース電極に前記第4の電界効果トランジスタのソース電極が短絡して接地された第5の電界効果トランジスタ(M2b)と、
    前記第4及び第5の電界効果トランジスタの各ドレイン電極を短絡した端子にソース電極を接続した第6の電界効果トランジスタ(M3b)と、を備え、
    前記第6の電界効果トランジスタのゲート電極に第2信号の逆相信号が入力され前記第6の電界効果トランジスタのドレイン電極から出力信号の正相信号を取り出すことを特徴とする高調波ミキサ。
JP2013185047A 2013-09-06 2013-09-06 高調波ミキサ Expired - Fee Related JP6238400B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013185047A JP6238400B2 (ja) 2013-09-06 2013-09-06 高調波ミキサ
US14/476,978 US20150070072A1 (en) 2013-09-06 2014-09-04 Harmonic mixer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013185047A JP6238400B2 (ja) 2013-09-06 2013-09-06 高調波ミキサ

Publications (2)

Publication Number Publication Date
JP2015053583A true JP2015053583A (ja) 2015-03-19
JP6238400B2 JP6238400B2 (ja) 2017-11-29

Family

ID=52625014

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013185047A Expired - Fee Related JP6238400B2 (ja) 2013-09-06 2013-09-06 高調波ミキサ

Country Status (2)

Country Link
US (1) US20150070072A1 (ja)
JP (1) JP6238400B2 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001001564A1 (fr) * 1999-06-29 2001-01-04 Mitsubishi Denki Kabushiki Kaisha Circuit a semiconducteur
WO2003009465A1 (fr) * 2001-07-12 2003-01-30 Mitsubishi Denki Kabushiki Kaisha Circuit melangeur
WO2006118184A1 (ja) * 2005-04-28 2006-11-09 Nec Corporation 半導体装置
JP2008141452A (ja) * 2006-12-01 2008-06-19 Niigata Seimitsu Kk ミキサ回路
US20080169859A1 (en) * 2007-01-12 2008-07-17 Alberto Valdes Garcia Drain-pumped sub-harmonic mixer for millimeter wave applications
US20100123507A1 (en) * 2008-11-19 2010-05-20 National Chiao Tung University Circuit and method for implementing frequency tripled i/q signals
JP2010118930A (ja) * 2008-11-13 2010-05-27 Mitsubishi Electric Corp 周波数変換器
JP2011176721A (ja) * 2010-02-25 2011-09-08 Hitachi Ltd ミキサ回路及びそれを用いた送信回路並びに準ミリ波・ミリ波通信端末

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56143703A (en) * 1980-04-10 1981-11-09 Pioneer Electronic Corp Frequency converting circuit
US4546275A (en) * 1983-06-02 1985-10-08 Georgia Tech Research Institute Quarter-square analog four-quadrant multiplier using MOS integrated circuit technology
US5712810A (en) * 1994-06-13 1998-01-27 Nec Corporation Analog multiplier and multiplier core circuit used therefor
DE10060874C2 (de) * 2000-12-07 2003-11-06 Advanced Micro Devices Inc Feldeffekttransistorquadrierer
JP3578136B2 (ja) * 2001-12-25 2004-10-20 ソニー株式会社 掛け算器
US7825716B1 (en) * 2009-04-20 2010-11-02 Kabushiki Kaisha Toshiba Mixer circuit
US8476958B2 (en) * 2009-05-20 2013-07-02 Telefonaktiebolaget L M Ericsson (Publ) Mixer circuit
TWI473419B (zh) * 2010-01-19 2015-02-11 Ind Tech Res Inst 倍頻器

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001001564A1 (fr) * 1999-06-29 2001-01-04 Mitsubishi Denki Kabushiki Kaisha Circuit a semiconducteur
WO2003009465A1 (fr) * 2001-07-12 2003-01-30 Mitsubishi Denki Kabushiki Kaisha Circuit melangeur
WO2006118184A1 (ja) * 2005-04-28 2006-11-09 Nec Corporation 半導体装置
JP2008141452A (ja) * 2006-12-01 2008-06-19 Niigata Seimitsu Kk ミキサ回路
US20080169859A1 (en) * 2007-01-12 2008-07-17 Alberto Valdes Garcia Drain-pumped sub-harmonic mixer for millimeter wave applications
JP2010118930A (ja) * 2008-11-13 2010-05-27 Mitsubishi Electric Corp 周波数変換器
US20100123507A1 (en) * 2008-11-19 2010-05-20 National Chiao Tung University Circuit and method for implementing frequency tripled i/q signals
JP2011176721A (ja) * 2010-02-25 2011-09-08 Hitachi Ltd ミキサ回路及びそれを用いた送信回路並びに準ミリ波・ミリ波通信端末

Also Published As

Publication number Publication date
JP6238400B2 (ja) 2017-11-29
US20150070072A1 (en) 2015-03-12

Similar Documents

Publication Publication Date Title
JP4056739B2 (ja) 高調波ミクサ
US7319851B2 (en) Mixer circuit, receiver comprising a mixer circuit, wireless communication comprising a receiver, method for generating an output signal by mixing an input signal with an oscillator signal
US8786330B1 (en) System and method for a frequency doubler
CN103493365B (zh) 使用自混频的倍频
US9503022B2 (en) Balanced up-conversion mixer
TWI535191B (zh) Mixer
US7948294B2 (en) Mixer with high linearity
US11552596B2 (en) Odd harmonic generation device and method
US8829974B2 (en) Balanced frequency mixer circuit
US7459947B2 (en) Radio frequency doubler
TW201728075A (zh) 降頻混波器
JP6238400B2 (ja) 高調波ミキサ
US9634609B2 (en) Switching circuit
US20170111011A1 (en) Balanced up-conversion mixer
EP2885871A1 (en) Device for frequency tripling
JP2002305429A (ja) 変換回路
JP2010118930A (ja) 周波数変換器
TW201528680A (zh) 平衡式升頻混頻電路
Souliotis et al. A 90 nm CMOS 15/60 GHz frequency quadrupler
Komoni et al. Modeling, simulation and implementation of a passive mixer in 130nm CMOS technology and scaling issues for future technologies
Zijie et al. Design and stability analysis of a low-voltage subharmonic cascode FET mixer
JP6742817B2 (ja) 周波数変換回路、通信装置及び半導体装置
US10382036B2 (en) High voltage switch
Amin et al. A low power, low noise figure quadrature demodulator for a 60 GHz receiver in 65-nm CMOS technology
JP2004165961A (ja) ミキサ回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160425

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20160425

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170411

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170531

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171003

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171027

R150 Certificate of patent or registration of utility model

Ref document number: 6238400

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees