TWI489768B - Down frequency mixing circuit - Google Patents
Down frequency mixing circuit Download PDFInfo
- Publication number
- TWI489768B TWI489768B TW102118445A TW102118445A TWI489768B TW I489768 B TWI489768 B TW I489768B TW 102118445 A TW102118445 A TW 102118445A TW 102118445 A TW102118445 A TW 102118445A TW I489768 B TWI489768 B TW I489768B
- Authority
- TW
- Taiwan
- Prior art keywords
- differential
- voltage
- transistor
- electrically connected
- receiving
- Prior art date
Links
Landscapes
- Superheterodyne Receivers (AREA)
Description
本發明是有關於一種混頻電路,特別是指一種降頻式混頻電路。
參閱圖1,是一種習知的吉伯特混頻電路(Gilbert Cell),包含一單端轉差動器(Balun)11、一射頻電壓轉電流器12,及一混頻器13。
該單端轉差動器11用來接收一單端振盪電壓VLO,並將該單端振盪電壓VLO轉換成一具有正、負相的差動振盪電壓VDLO。
該射頻電壓轉電流器12用來接收一單端射頻電壓VRF,並將該單端射頻電壓VRF轉換成一具有正、負相的差動射頻電壓VDRF,且該射頻電壓轉電流器12包括:一第一及第二電感L1、L2、一第一及第二電晶體M1、M2,及一電容C1。
該第一電感L1具有一提供該差動射頻電壓VDRF之負相的第一端,及一第二端,該第二電感L2具有一提供該差動射頻電壓VDRF之正相的第一端,及一第二端,該第一電晶體M1具有一電連接於該第一電感L1之第二端的汲極、一接收該單端射頻電壓VRF的閘極,及一接
地的源極,該第二電晶體M2具有一電連接於該第二電感L2之第二端的汲極、一閘極,及一接地的源極,該電容C1電連接於該第一電晶體M1的汲極與該第二電晶體M2的閘極之間。
該混頻器13電連接於該單端轉差動器11以接
收該差動振盪電壓VDLO,且電連接於該第一及第二電感L1、L2以分別接收該差動射頻電壓VDRF的負、正相,並根據該差動振盪電壓VDLO與該差動射頻電壓VDRF進行混頻以得到一差動中頻信號VDIF。其中,該差動中頻信號VDIF的頻率fIF是該單端射頻電壓VRF的頻率fRF與該單端振盪電壓VLO的頻率fLO的差,即fIF=fRF-fLO。
當該吉伯特混頻電路操作於射頻時,流經該第
一電感L1的電流ID1如式(1):
其中,參數ID3為流經該第一電晶體M1之汲極端的電流。
又該吉伯特混頻電路的轉換增益(conversion gain,CG)如式(2):
其中,參數CG是該差動中頻信號VDIF與該單端射頻電壓VRF之電壓比值,參數gm1是該第一電晶體
M1的轉導值,參數R是相關於該第一電感L1之第一端的等效輸出阻抗,參數A是該混頻器13的轉換增益。
該種習知的吉伯特混頻電路的缺點在於:
1.轉換增益較小,當該吉伯特混頻電路操作於射頻時,由式(1)可知該電流ID1約等於該電流ID3,使得該吉伯特混頻電路的轉換增益無法據以提升。
2.隔離度較差(見圖2),由於該射頻電壓轉電流器12僅具有該第一及第二電晶體M1、M2,為一單級電晶體設計,而使該單端轉差動器11的單端與該射頻電壓轉電流器12的單端之間、該單端轉差動器11的單端與該混頻器13的輸出端之間,及該射頻電壓轉電流器12的單端與該混頻器13的輸出端之間的信號容易相互干擾,使得該吉伯特混頻電路的隔離度減小,缺乏良好的隔離效果。
因此,本發明之目的,即在提供一種可提升轉換增益的降頻式混頻電路。
於是本發明降頻式混頻電路,包含一射頻電壓轉電流器,及一混頻器。
該射頻電壓轉電流器,包括一單端轉差動單元及一增益放大單元。
該單端轉差動單元用以接收一單端射頻電壓,並將該單端射頻電壓轉換成一具有正、負相的差動射頻電壓。
該增益放大單元電連接於該單端轉差動單元以
接收該差動射頻電壓,且將該差動射頻電壓進行電壓至電流轉換,以得到一具有正、負相的差動射頻電流,且該增益放大單元具有一第一隔離電感、一第一電晶體、一第一耦合電容、一第一電感、一第二隔離電感、一第二電晶體、一第二耦合電容,及一第二電感。
該第一隔離電感具有一第一端及一接收該差動
射頻電壓之負相的第二端。該第一電晶體具有一提供該差動射頻電流之負相的第一端、一電連接於該第一隔離電感之第一端的第二端,及一控制端。串聯的一第一耦合電容及一第一電感,電連接於該第一電晶體的控制端及該第一隔離電感的第二端之間。
該第二隔離電感具有一第一端及一接收該差動
射頻電壓之正相的第二端。該第二電晶體具有一提供該差動射頻電流之正相的第一端、一電連接於該第二隔離電感之第一端的第二端,及一控制端。串聯的一第二耦合電容及一第二電感,電連接於該第二電晶體的控制端及該第二隔離電感的第二端之間。
該混頻器用以接收一差動振盪電壓,且電連接
於該第一及第二電晶體的第一端以分別接收該差動射頻電流的負、正相,並將該差動振盪電壓與該差動射頻電流進行混頻以產生一差動中頻電壓,且該差動中頻電壓的一頻率相關於該差動射頻電流及該差動振盪電壓的頻率,且該差動中頻電壓相對於該單端射頻電壓的比值實質上為一轉換增益。
2‧‧‧單端轉差動器
3‧‧‧射頻電壓轉電流器
31‧‧‧單端轉差動單元
C1‧‧‧第一電容
C2‧‧‧第二電容
M3‧‧‧第三電晶體
M4‧‧‧第四電晶體
R1‧‧‧第一電阻
R2‧‧‧第二電阻
ID3
‧‧‧電流
VG‧‧‧第一偏壓
32‧‧‧增益放大單元
L1‧‧‧第一隔離電感
L2‧‧‧第一電感
L3‧‧‧第二隔離電感
L4‧‧‧第二電感
M1‧‧‧第一電晶體
M2‧‧‧第二電晶體
Cc1‧‧‧第一耦合電容
Cc2‧‧‧第二耦合電容
C3‧‧‧第三電容
C4‧‧‧第四電容
ID1
‧‧‧電流
4‧‧‧混頻器
41‧‧‧混頻單元
M5~M8‧‧‧第五至第八電晶體
R3~R6‧‧‧第三至第六電阻
VDD1‧‧‧第二偏壓
VDD2‧‧‧第三偏壓
42‧‧‧信號放大單元
M9‧‧‧第九電晶體
M10‧‧‧第十電晶體
R7~R9‧‧‧第七至第九電阻
Cout1‧‧‧第一輸出電容
Cout2‧‧‧第二輸出電容
VDD3‧‧‧第四偏壓
L5、L6‧‧‧電感
C5~C8‧‧‧電容
本發明之其他的特徵及功效,將於參照圖式的實施方式中清楚地呈現,其中:圖1是一種習知吉伯特混頻電路的電路圖;圖2是該吉伯特混頻電路的一單端轉差動器的單端、一射頻電壓轉電流器的單端及一混頻器的輸出端之間的隔離度對一頻率的變化關係圖;圖3是本發明降頻式混頻電路之較佳實施例的電路圖;圖4是該較佳實施例的一混頻器的電路圖;圖5是該較佳實施例的一射頻電壓轉電流器操作於射頻時的電路圖;圖6是相關於該射頻電壓轉電流器所對應的小信號分析等效示意圖;圖7是該吉伯特混頻電路及該較佳實施例的轉換增益對一單端射頻電壓的頻率變化關係圖;及圖8是該較佳實施例的一單端轉差動器的單端、一射頻電壓轉電流器的單端及一混頻器的輸出端之間的隔離度對一頻率的變化關係圖。
參閱圖3與圖4,本發明降頻式混頻電路之較佳實施例包含一單端轉差動器(Balun)2、一射頻電壓轉電流器3,及一混頻器4。
該單端轉差動器2用來接收一單端振盪電壓,
並將該單端振盪電壓轉換成一差動振盪電壓。
該射頻電壓轉電流器3包括一單端轉差動單元31,及一增益放大單元32。
該單端轉差動單元31用以接收一單端射頻電壓,並將該單端射頻電壓轉換成一具有正、負相的差動射頻電壓,且該單端轉差動單元具有:一第一電容C1、一第三電晶體M3、一第二電容C2、一第四電晶體M4、一第一電阻R1,及一第二電阻R2。
該第一電容C1具有一接收該單端射頻電壓的第一端,及一第二端。
該第三電晶體M3具有一提供該差動射頻電壓之負相的第一端、一接地的第二端,及一電連接於該第一電容C1之第二端的控制端。
該第二電容C2具有一電連接於該第三電晶體M3之第一端的第一端,及一第二端。
該第四電晶體M4具有一提供該差動射頻電壓之正相的第一端、一接地的第二端,及一電連接於該第二電容C2之第二端的控制端。
該第一及第二電阻R1、R2分別具有一電連接於該第一及第二電容C1、C2之第二端的第一端,及一接收一第一偏壓VG的第二端。
該增益放大單元32電連接於該單端轉差動單元31以接收該差動射頻電壓,且將該差動射頻電壓進行電壓至電流轉換,以得到一具有正、負相的差動射頻電流,且
該增益放大單元32具有:一第一隔離電感L1、一第一電晶體M1、一第一耦合電容Cc1、一第一電感L2、一第三電容C3、一第二隔離電感L3、一第二電晶體M2、一第二耦合電容Cc2、一第二電感L4,及一第四電容C4。
該第一隔離電感L1具有一第一端,及一電連接
於該第三電晶體M3之第一端以接收該差動射頻電壓之負相的第二端。
該第一電晶體M1具有一提供該差動射頻電流
之負相的第一端、一電連接於該第一隔離電感L1之第一端的第二端,及一控制端。
該第一耦合電容Cc1具有一第一端,及一電連
接於該第三電晶體M3之第一端以接收該差動射頻電壓之負相的第二端。
該第一電感L2具有一電連接於該第一電晶體
M1之控制端的第一端,及一電連接於該第一耦合電容Cc1之第一端的第二端。
該第三電容C3具有一電連接於該第一隔離電
感L1之第一端的第一端,及一接地的第二端。
該第二隔離電感L3具有一第一端,及一電連接
於該第四電晶體M4之第一端以接收該差動射頻電壓之正相的第二端。
該第二電晶體M2具有一提供該差動射頻電流
之正相的第一端、一電連接於該第二隔離電感L3之第一端的第二端,及一控制端。
該第二耦合電容Cc2具有一第一端,及一電連
接於該第四電晶體M4之第一端以接收該差動射頻電壓之正相的第二端。
該第二電感L4具有一電連接於該第二電晶體
M2之控制端的第一端,及一電連接於該第二耦合電容Cc2之第一端的第二端。
該第四電容C4具有一電連接於該第二隔離電
感L3之第一端的第一端,及一接地的第二端。
該混頻器4電連接於該單端轉差動器2以接收
該差動振盪電壓,且電連接於該第一及第二電晶體M1、M2的第一端以分別接收該差動射頻電流的負、正相,並將該差動振盪電壓與該差動射頻電流進行混頻以產生一具有正、負相的差動中頻電壓,且該差動中頻電壓相對於該單端射頻電壓的比值實質上為一轉換增益,且該差動中頻電壓的一頻率相關於該差動射頻電流及該差動振盪電壓的頻率。舉例說明,但不以此為限,當該差動射頻電流的頻率為60 GHz,該差動振盪電壓的頻率為59.9 GHz,則該差動中頻電壓的頻率為0.1GHz。
參閱圖4,該混頻器4包括一混頻單元41,及
一信號放大單元42。
該混頻單元41電連接於該第一及第二電晶體
M1、M2的第一端以分別接收該差動射頻電流的負、正相,且接收該差動振盪電壓,並將該差動振盪電壓與該差動射頻電流進行混頻以產生一差動混頻電壓,且該差動混頻電
壓的一頻率實質上等同於該差動射頻電流的頻率減該差動振盪電壓的頻率,且該混頻單元41具有:一第五至第八電晶體M5~M8,及一第三至第六電阻R3~R6。
該第五電晶體M5具有一第一端、一接收一第二
偏壓VDD1且電連接於該第一電晶體M1的第一端以接收該差動射頻電流之負相的第二端,及一接收該差動振盪電壓之正相的控制端。
該第六電晶體M6具有一第一端、一接收該第二
偏壓VDD1且電連接於該第一電晶體M1的第一端以接收該差動射頻電流之負相的第二端,及一接收該差動振盪電壓之負相的控制端。
該第七電晶體M7具有一第一端、一接收該第二
偏壓VDD1且電連接於該第二電晶體M2的第一端以接收該差動射頻電流之正相的第二端,及一接收該差動振盪電壓之負相的控制端。
該第八電晶體M8具有一第一端、一接收該第二
偏壓VDD1且電連接於該第二電晶體M2的第一端以接收該差動射頻電流之正相的第二端,及一接收該差動振盪電壓之正相的控制端。
該第三電阻R3具有一接收一第三偏壓VDD2的
第一端,及一電連接於該第五電晶體M5之控制端的第二端。
該第四電阻R4具有一接收該第三偏壓VDD2的
第一端,及一電連接於該第五電晶體M5之第一端的第二端
。
該第五電阻R5具有一接收該第三偏壓VDD2的
第一端,及一電連接於該第八電晶體M8之第一端的第二端。
該第六電阻R6具有一電連接於該第六及第七
電晶體M6、M7之控制端的第一端,及一接收該第三偏壓VDD2的第二端。
該信號放大單元42電連接於該混頻單元41以
接收該差動混頻電壓,並將該差動混頻電壓放大以產生該差動中頻電壓,且該差動中頻電壓的頻率等同於該差動混頻電壓的頻率,且該信號放大單元42具有:一第九電晶體M9、一第十電晶體M10、一第七至第九電阻R7~R9、一第一輸出電容Cout1,及一第二輸出電容Cout2。
該第九電晶體M9具有一第一端、一第二端,及
一接收該差動混頻電壓之正相的控制端。
該第十電晶體M10具有一第一端、一第二端,
及一接收該差動混頻電壓之負相的控制端。
該第七電阻R7具有一接收一第四偏壓VDD3的
第一端,及一電連接於該第九電晶體M9之控制端的第二端。
該第八電阻R8具有一接收該第四偏壓VDD3的
第一端,及一電連接於該第十電晶體M10之控制端的第二端。
該第九電阻R9具有一電連接於該第九及第十
電晶體M9、M10之第二端的第一端,及一接地的第二端。
該第一輸出電容Cout1具有一提供該差動中頻
電壓之負相的第一端,及一電連接於該第九電晶體M9之第一端的第二端。
該第二輸出電容Cout2具有一提供該差動中頻
電壓之正相的第一端,及一電連接於該第十電晶體M10之第一端的第二端。
於本較佳實施例中,該第一至第十電晶體
M1~M10中的每一者是一N型金氧半場效電晶體,且第一端是汲極,第二端是源極,控制端是閘極。
以下進一步說明該降頻式混頻電路的運作方式。
當該差動振盪電壓使該第五及第八電晶體M5、M8導通時,該第六及第七電晶體M6、M7不導通,而當該差動振盪電壓使該第六及第七電晶體M6、M7導通時,該第五及第八電晶體M5、M8不導通。
如圖5所示,當操作於射頻時,該第一及第二耦合電容Cc1、Cc2與該第三及第四電容C3、C4短路,且該第一及第二隔離電感L1、L3開路,同時該第一及第二電感L2、L4分別與該第一及第二電晶體M1、M2之閘源極端的寄生電容Cgs1、Cgs2(圖未示)共振,以提升該轉換增益,且流經該第一電晶體M1之第一端的電流ID1
如式(3):
如圖6所示,為對應的小信號分析等效示意圖
,其中,參數gm1
是該第一電晶體M1的轉導值(transconductance),參數Cgs1
是該第一電晶體M1之閘源極端的寄生電容,參數L1
為該第一隔離電感L1,參數YD3
為該第三電晶體M3之第一端的寄生導納,參數Zin
為相關於該增益放大單元的輸入阻抗,參數ID3
為流經該第三電晶體M3之第一端的電流。
又於中心頻率w0
為60GHz的情況下,由於,使得,且、s=jw0
,進而使式
(3)可簡化成如式(4):
其中,參數wT1
為該第一電晶體M1的截止頻率,其為流經寄生電容Cgs1
的電流等於交流短路輸出電流時的頻率,由於wT1
正比於gm1
,且gm1
正比於該第一電晶體M1之寬長比(W/L),藉由調整該第一電晶體M1之寬長比,使得wT1
=5.61*1011
(rad/sec)_,進而使wT1
/w0
的值約為1.49,使得ID1
>ID3
。
該降頻式混頻電路的轉換增益(conversion gain,CG)如式(5):
其中,參數VDIF是該差動中頻電壓,參數VRF
是該單端射頻電壓,參數gm3
是該第三電晶體M3的轉導值,參數R是相關於該第一電晶體M1之第一端的等效輸出阻抗,參數A是該混頻器4的轉換增益。
根據本案的式(4)相較於先前技術的式(1)可以
瞭解:由於本案的電流比ID1
/ID3
大於先前技術的電流比ID1
/ID3
,且本案的等效輸出阻抗R大於先前技術的等效輸出阻抗R,使得本案的式(5)的轉換增益CG相較於先前技術的式(2)為大,因此,從理論推導可知該射頻電壓轉電流器3確實具有提升轉換增益的功效。
參閱圖7,為該較佳實施例及該吉伯特混頻電路
兩者的轉換增益對頻率變化的比較圖。
圖7顯示該較佳實施例的轉換增益明顯大於該
吉伯特混頻電路的轉換增益,驗證該第一及第二電感L2、L4確實具有提升轉換增益的功效。
參閱圖8,是該較佳實施例的該單端轉差動器2
的單端與該混頻器4的輸出端之間的隔離度、該單端轉差動器2的單端與該射頻電壓轉電流器3的單端之間的隔離度,及該射頻電壓轉電流器3的單端與該混頻器4的輸出端之間的隔離度對頻率變化的關係圖,且此時的該單端射頻電壓及該單端振盪電壓的頻率分別為60 GHz、59.9 GHz。
圖8顯示該單端轉差動器2的單端與該混頻器4
的輸出端之間、該單端轉差動器2的單端與該射頻電壓轉
電流器3的單端之間,及該射頻電壓轉電流器3的單端與該混頻器4的輸出端之間的隔離度,且其相較於習知技術(見圖2)具有良好的隔離度。
參閱下表1,為該較佳實施例的特性參數。
表1顯示:該較佳實施例確實可以達到高轉換增益及低功率損耗的功效,並具有良好的隔離度。
綜上所述,上述實施例具有以下優點:
1.該降頻式混頻電路的轉換增益CG較高。由於該射頻電壓轉電流器3的該第一及第二電感L2、L4分別可
與該第一及第二電晶體M1、M2之閘源極端的寄生電容Cgs1、Cgs2共振,使得該電流ID1
大於該電流ID3
,且本案的等效輸出阻抗R大於先前技術的等效輸出阻抗R,因此能提升該降頻式混頻電路的轉換增益CG。
2.隔離度較佳,由於操作在射頻時,該第一電
晶體M1與該第三電晶體M3相疊接,該第二電晶體M2與該第四電晶體M4相疊接,為一二級電晶體設計,且該第一及第二電感L2、L4分別可與該第一及第二電晶體M1、M2之閘汲極端的寄生電容Cgd1、Cgd2(圖未示)共振開路,可有效降低流經該等寄生電容Cgd1、Cgd2的信號對隔離度的影響,使該單端轉差動器2的單端與該混頻器4的輸出端之間、該單端轉差動器2的單端與該射頻電壓轉電流器3的單端之間,及該射頻電壓轉電流器3的單端與該混頻器4的輸出端之間具有良好的隔離度。
3.該降頻式混頻電路可降低功率損耗及提升
線性度。於直流時,該第一及第二隔離電感L1、L3短路,且該第一及第二耦合電容Cc1、Cc2與該第三及第四電容C3、C4開路,使得該第一及第三電晶體M1、M3,與該第二及第四電晶體M2、M4分別共用同一電流,因此能降低功率損耗,同時獲得良好的線性度。
惟以上所述者,僅為本發明之較佳實施例而已
,當不能以此限定本發明實施之範圍,即大凡依本發明申請專利範圍及專利說明書內容所作之簡單的等效變化與修飾,皆仍屬本發明專利涵蓋之範圍內。
2‧‧‧單端轉差動器
3‧‧‧射頻電壓轉電流器
31‧‧‧單端轉差動單元
C1‧‧‧第一電容
C2‧‧‧第二電容
M3‧‧‧第三電晶體
M4‧‧‧第四電晶體
R1‧‧‧第一電阻
R2‧‧‧第二電阻
ID3
‧‧‧電流
VG‧‧‧第一偏壓
32‧‧‧增益放大單元
L1‧‧‧第一隔離電感
L2‧‧‧第一電感
L3‧‧‧第二隔離電感
L4‧‧‧第二電感
M1‧‧‧第一電晶體
M2‧‧‧第二電晶體
Cc1‧‧‧第一耦合電容
Cc2‧‧‧第二耦合電容
C3‧‧‧第三電容
C4‧‧‧第四電容
ID1
‧‧‧電流
4‧‧‧混頻器
C5、C6‧‧‧電容
Claims (9)
- 一種降頻式混頻電路,包含:一射頻電壓轉電流器,包括:一單端轉差動單元,用以接收一單端射頻電壓,並將該單端射頻電壓轉換成一具有正、負相的差動射頻電壓;一增益放大單元,電連接於該單端轉差動單元以接收該差動射頻電壓,且將該差動射頻電壓進行電壓至電流轉換,以得到一具有正、負相的差動射頻電流,且該增益放大單元具有:一第一隔離電感,具有一第一端及一接收該差動射頻電壓之負相的第二端;一第一電晶體,具有一提供該差動射頻電流之負相的第一端、一電連接於該第一隔離電感之第一端的第二端,及一控制端;串聯的一第一耦合電容及一第一電感,電連接於該第一電晶體的控制端及該第一隔離電感的第二端之間;一第二隔離電感,具有一第一端及一接收該差動射頻電壓之正相的第二端;一第二電晶體,具有一提供該差動射頻電流之正相的第一端、一電連接於該第 二隔離電感之第一端的第二端,及一控制端;及串聯的一第二耦合電容及一第二電感,電連接於該第二電晶體的控制端及該第二隔離電感的第二端之間;及一混頻器,用以接收一差動振盪電壓,且電連接於該第一及第二電晶體的第一端以分別接收該差動射頻電流的負、正相,並將該差動振盪電壓與該差動射頻電流進行混頻以產生一差動中頻電壓,且該差動中頻電壓的一頻率相關於該差動射頻電流及該差動振盪電壓的頻率,且該差動中頻電壓相對於該單端射頻電壓的比值實質上為一轉換增益。
- 如請求項1所述的降頻式混頻電路,其中,該單端轉差動單元具有:一第一電容,具有一接收該單端射頻電壓的第一端,及一第二端;一第三電晶體,具有一提供該差動射頻電壓之負相的第一端、一接地的第二端,及一電連接於該第一電容之第二端的控制端;一第二電容,具有一電連接於該第三電晶體之第一端的第一端,及一第二端;一第四電晶體,具有一提供該差動射頻電壓之正相的第一端、一接地的第二端,及一電連接於該 第二電容之第二端的控制端;及一第一電阻及一第二電阻,分別具有一電連接於該第一及第二電容之第二端的第一端,及一接收一第一偏壓的第二端。
- 如請求項2所述的降頻式混頻電路,其中,該增益放大單元更具有:一第三電容,具有一電連接於該第一隔離電感之第一端的第一端,及一接地的第二端;及一第四電容,具有一電連接於該第二隔離電感之第一端的第一端,及一接地的第二端。
- 如請求項3所述的降頻式混頻電路,其中,該第一至第四電晶體各自是一N型金氧半場效電晶體,且第一端是汲極,第二端是源極,控制端是閘極。
- 如請求項3所述的降頻式混頻電路,其中,該混頻器包括:一混頻單元,電連接於該第一及第二電晶體的第一端以分別接收該差動射頻電流的負、正相,且接收該差動振盪電壓,並將該差動振盪電壓與該差動射頻電流進行混頻以產生一差動混頻電壓,且該差動混頻電壓的一頻率實質上等同於該差動射頻電流的頻率減該差動振盪電壓的頻率;及一信號放大單元,電連接於該混頻單元以接收該差動混頻電壓,並將該差動混頻電壓放大以產生該差動中頻電壓,且該差動中頻電壓的頻率等同於 該差動混頻電壓的頻率。
- 如請求項5所述的降頻式混頻電路,其中,該混頻單元具有:一第五電晶體,具有一第一端、一接收一第二偏壓且電連接於該第一電晶體的第一端以接收該差動射頻電流之負相的第二端,及一接收該差動振盪電壓之正相的控制端;一第六電晶體,具有一第一端、一接收該第二偏壓且電連接於該第一電晶體的第一端以接收該差動射頻電流之負相的第二端,及一接收該差動振盪電壓之負相的控制端;一第七電晶體,具有一第一端、一接收該第二偏壓且電連接於該第二電晶體的第一端以接收該差動射頻電流之正相的第二端,及一接收該差動振盪電壓之負相的控制端;一第八電晶體,具有一第一端、一接收該第二偏壓且電連接於該第二電晶體的第一端以接收該差動射頻電流之正相的第二端,及一接收該差動振盪電壓之正相的控制端;一第三電阻,具有一接收一第三偏壓的第一端,及一電連接於該第五電晶體之控制端的第二端;一第四電阻,具有一接收該第三偏壓的第一端,及一電連接於該第五電晶體之第一端的第二端;一第五電阻,具有一接收該第三偏壓的第一端 ,及一電連接於該第八電晶體之第一端的第二端;及一第六電阻,具有一電連接於該第六及第七電晶體之控制端的第一端,及一接收該第三偏壓的第二端。
- 如請求項6所述的降頻式混頻電路,其中,該信號放大單元具有:一第九電晶體,具有一第一端、一第二端,及一接收該差動混頻電壓之正相的控制端;一第十電晶體,具有一第一端、一第二端,及一接收該差動混頻電壓之負相的控制端;一第七電阻,具有一接收一第四偏壓的第一端,及一電連接於該第九電晶體之控制端的第二端;一第八電阻,具有一接收該第四偏壓的第一端,及一電連接於該第十電晶體之控制端的第二端;一第九電阻,具有一電連接於該第九及第十電晶體之第二端的第一端,及一接地的第二端;一第一輸出電容,具有一提供該差動中頻電壓之負相的第一端,及一電連接於該第九電晶體之第一端的第二端;及一第二輸出電容,具有一提供該差動中頻電壓之正相的第一端,及一電連接於該第十電晶體之第一端的第二端。
- 如請求項7所述的降頻式混頻電路,其中,該第五 至第十電晶體各自是一N型金氧半場效電晶體,且第一端是汲極,第二端是源極,控制端是閘極。
- 如請求項1所述的降頻式混頻電路,還包含:一單端轉差動器,電連接於該混頻器且接收一單端振盪電壓,並將該單端振盪電壓轉換成該差動振盪電壓。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102118445A TWI489768B (zh) | 2013-05-24 | 2013-05-24 | Down frequency mixing circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102118445A TWI489768B (zh) | 2013-05-24 | 2013-05-24 | Down frequency mixing circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201445871A TW201445871A (zh) | 2014-12-01 |
TWI489768B true TWI489768B (zh) | 2015-06-21 |
Family
ID=52707218
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW102118445A TWI489768B (zh) | 2013-05-24 | 2013-05-24 | Down frequency mixing circuit |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI489768B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6366171B1 (en) * | 2000-04-06 | 2002-04-02 | Texas Instruments Incorporated | Single-to-differential low noise amplifier |
EP2037572A1 (en) * | 2007-09-17 | 2009-03-18 | Seiko Epson Corporation | Ultra-low power consumption current-reused front-end for a RF system |
-
2013
- 2013-05-24 TW TW102118445A patent/TWI489768B/zh not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6366171B1 (en) * | 2000-04-06 | 2002-04-02 | Texas Instruments Incorporated | Single-to-differential low noise amplifier |
EP2037572A1 (en) * | 2007-09-17 | 2009-03-18 | Seiko Epson Corporation | Ultra-low power consumption current-reused front-end for a RF system |
Non-Patent Citations (2)
Title |
---|
Che-Hong Liao; Huey-Ru Chuang, "A 5.7-GHz 0.18-μm CMOS gain-controlled differential LNA with current reuse for WLAN receiver," Microwave and Wireless Components Letters, IEEE , vol.13, no.12, pp.526,528, Dec. 2003. * |
Muh-Dey Wei; Sheng-Fuh Chang; Yu-Chun Liu, "A Low-Power Ultra-Compact CMOS LNA with Shunt-Resonating Current-Reused Topology," Microwave Integrated Circuit Conference, 2008. EuMIC 2008. European , vol., no., pp.350,353, 27-28 Oct. 2008 * |
Also Published As
Publication number | Publication date |
---|---|
TW201445871A (zh) | 2014-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI535191B (zh) | Mixer | |
TWI495258B (zh) | Balanced mixing circuit | |
TWI473419B (zh) | 倍頻器 | |
TWI641230B (zh) | 降頻混頻器 | |
CN108964620A (zh) | 一种基于折叠式Cascode结构的新型有源电感 | |
CN105680822B (zh) | 一种高q值、电感值与工作频率范围可调谐的有源电感 | |
TWI686054B (zh) | 降頻混頻器 | |
TW201815057A (zh) | 降頻混頻器 | |
TW201728075A (zh) | 降頻混波器 | |
US8476958B2 (en) | Mixer circuit | |
US20100164595A1 (en) | Down-converter mixer | |
JP5017393B2 (ja) | ミキサ回路及びそれを用いた送信回路並びに準ミリ波・ミリ波通信端末 | |
TWI489768B (zh) | Down frequency mixing circuit | |
TWI584577B (zh) | 壓控振盪器 | |
US20170111011A1 (en) | Balanced up-conversion mixer | |
TWI392222B (zh) | 可提高信號品質之混頻器 | |
US9843290B2 (en) | Mixer | |
TWI692205B (zh) | 除三注入鎖定除頻器 | |
US8803586B1 (en) | Down-conversion frequency mixer circuit | |
CN104935260A (zh) | 一种高增益低噪声混频器 | |
TWI558097B (zh) | Balanced up - frequency mixing circuit | |
CN105337579B (zh) | 一种低压低功耗有源混频器 | |
Van Vorst et al. | Low-power 1V 5.8 GHz bulk-driven mixer with on-chip balun in 0.18 μm CMOS | |
KR101703452B1 (ko) | 단일 이중 평형 라디오 주파수 수신회로 | |
TWI549422B (zh) | Mixed circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |