JP2015050236A - アレイ基板、放射線検出器、および配線基板 - Google Patents

アレイ基板、放射線検出器、および配線基板 Download PDF

Info

Publication number
JP2015050236A
JP2015050236A JP2013179368A JP2013179368A JP2015050236A JP 2015050236 A JP2015050236 A JP 2015050236A JP 2013179368 A JP2013179368 A JP 2013179368A JP 2013179368 A JP2013179368 A JP 2013179368A JP 2015050236 A JP2015050236 A JP 2015050236A
Authority
JP
Japan
Prior art keywords
substrate
wiring
wirings
protective layer
photoelectric conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013179368A
Other languages
English (en)
Inventor
達也 滝川
Tatsuya Takigawa
達也 滝川
勇一 榛葉
Yuichi Shinba
勇一 榛葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Canon Electron Tubes and Devices Co Ltd
Original Assignee
Toshiba Corp
Toshiba Electron Tubes and Devices Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electron Tubes and Devices Co Ltd filed Critical Toshiba Corp
Priority to JP2013179368A priority Critical patent/JP2015050236A/ja
Priority to CN201480045869.6A priority patent/CN105474395B/zh
Priority to PCT/JP2014/072135 priority patent/WO2015029938A1/ja
Priority to KR1020167003776A priority patent/KR20160032190A/ko
Priority to EP14839426.5A priority patent/EP3041049A4/en
Publication of JP2015050236A publication Critical patent/JP2015050236A/ja
Priority to US15/009,254 priority patent/US20160148953A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1446—Devices controlled by radiation in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
    • H01L27/14663—Indirect radiation imagers, e.g. using luminescent members

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Measurement Of Radiation (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Ceramic Engineering (AREA)
  • Light Receiving Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】基板の周縁における腐食を抑制することができるアレイ基板、放射線検出器、および配線基板の提供。
【解決手段】第１の方向に延びる複数の第１の配線２ｃ１と、前記基板の表面に設けられ、前記第１の方向に交差する第２の方向に延びる複数の第２の配線２ｃ２と、前記複数の第１の配線と、前記複数の第２の配線と、により画された複数の領域のそれぞれに設けられた薄膜トランジスタ２ｂ２と、少なくとも前記複数の第１の配線と、前記複数の第２の配線と、を覆う保護層と、前記保護層の上、前記複数の第１の配線と前記基板との間、および前記複数の第２の配線と前記基板との間、の少なくともいずれかに設けられ、前記複数の第１の配線および前記複数の第２の配線のそれぞれと電気的に接続され、前記複数の第１の配線および前記複数の第２の配線の材料よりも耐食性の高い導電性材料を含む複数の接続部６と、を備えている。
【選択図】図４

Description

本発明の実施形態は、アレイ基板、放射線検出器、および配線基板に関する。
配線基板に設けられる回路素子の中には、静電気に対する耐性が低いものがある。例えば、薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）や、ＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）などの半導体素子、フォトダイオードなどの光電変換素子などは、一般的に、静電気に対する耐性が低い。そのため、静電気に対する耐性が低い回路素子などが設けられた配線基板を製造する際には、製造工程中において発生した静電気を逃がす必要がある。例えば、回路素子が設けられた領域を囲む短絡用外周配線（ショートリング；outer short ring）を設けて、製造工程中において発生した静電気を短絡用外周配線を介して放電させるようにしている。
多数の回路素子が設けられた配線基板の一例にアレイ基板がある。
例えば、フラットパネルディスプレイに設けられるアレイ基板には、多数の薄膜トランジスタが設けられている。
放射線検出器に設けられるアレイ基板には、多数の薄膜トランジスタと、多数のフォトダイオードが設けられている。
この様なアレイ基板を製造する際にも、薄膜トランジスタやフォトダイオードが設けられた領域を囲む短絡用外周配線が用いられる。
ここで、短絡用外周配線は、配線基板やアレイ基板を製造する際には必要であるが、完成品である配線基板やアレイ基板には残しておくことができない。
そのため、短絡用外周配線は、製造工程中において切り離されることになる。
短絡用外周配線が切り離されると、切断面、すなわち基板の周縁において、短絡用外周配線に接続されていた配線や電極などの導電性部材の端面が露出する。
一般的に、導電性部材は、アルミニウムやクロムなどの低抵抗金属を用いて形成される。そのため、電流が流れると腐食が発生し、腐食が進行するとライン欠陥となるおそれがある。特に、水が関与すると腐食反応が進行しやすくなる。例えば、結露が発生する様な環境においては、腐食によるライン欠陥の発生が生じやすくなる。
また、腐食により導電性部材の材料がイオン化し、露出した導電性部材の端面に付着するおそれがある。導電性部材の端面にイオン化した材料が付着すると、隣接する導電性部材同士の間においてリークが発生するおそれがある。
この場合、環境温度や湿度などを管理すれば、腐食を抑制することができるが、装置の大型化やコストの増大を招くことになる。
特開２０１２−１５６２０４号公報 特開２００９−１７０７６８号公報 特開平０５−２７２６３号公報
本発明が解決しようとする課題は、基板の周縁における腐食を抑制することができるアレイ基板、放射線検出器、および配線基板を提供することである。
実施形態に係るアレイ基板は、基板と、前記基板の表面に設けられ、第１の方向に延びる複数の第１の配線と、前記基板の表面に設けられ、前記第１の方向に交差する第２の方向に延びる複数の第２の配線と、前記複数の第１の配線と、前記複数の第２の配線と、により画された複数の領域のそれぞれに設けられた薄膜トランジスタと、少なくとも前記複数の第１の配線と、前記複数の第２の配線と、を覆う保護層と、前記保護層の上、前記複数の第１の配線と前記基板との間、および前記複数の第２の配線と前記基板との間、の少なくともいずれかに設けられ、前記複数の第１の配線および前記複数の第２の配線のそれぞれと電気的に接続され、前記複数の第１の配線および前記複数の第２の配線の材料よりも耐食性の高い導電性材料を含む複数の接続部と、を備えている。
そして、前記複数の第１の配線および前記複数の第２の配線の前記基板の周縁側の端面は、前記保護層により覆われ、前記接続部の前記基板の周縁側の端面は、平面視において、前記基板の周縁の位置に設けられている。
本実施の形態に係るＸ線検出器１を例示するための模式斜視図である。 Ｘ線検出器１のブロック図である。 Ｘ線検出器１の回路図である。 短絡用外周配線１１を例示するための模式平面図である。 （ａ）、（ｂ）は、接続部６を例示するための模式断面図である。 （ａ）、（ｂ）は、接続部６の他の接続形態を例示するための模式断面図である。
以下、図面を参照しつつ、実施の形態について例示をする。なお、各図面中、同様の構成要素には同一の符号を付して詳細な説明は適宜省略する。
本発明の実施形態に係る配線基板は、例えば、板状の基板上に配線パターンを有し、半導体素子などの回路素子が配線パターンに電気的に接続されたものとすることができる。 この様な配線基板の一例にアレイ基板がある。アレイ基板は、例えば、板状の基板上に配線パターンを有し、薄膜トランジスタやフォトダイオードなどの回路素子が配線パターンに電気的に接続されたものとすることができる。この様なアレイ基板は、例えば、フラットパネルディスプレイや放射線検出器などに用いられている。
ここでは、一例として、放射線検出器、放射線検出器に用いられる配線基板であるアレイ基板について説明する。
また、本実施の形態に係る放射線検出器は、Ｘ線のほかにもγ線などの各種放射線に適用させることができる。ここでは、一例として、放射線の中の代表的なものとしてＸ線に係る場合を例にとり説明をする。したがって、以下の実施形態の「Ｘ線」を「他の放射線」に置き換えることにより、他の放射線にも適用させることができる。
また、以下に例示をするＸ線検出器１は、放射線画像であるＸ線画像を検出するＸ線平面センサである。Ｘ線平面センサには、大きく分けて直接変換方式と間接変換方式がある。
直接変換方式は、入射Ｘ線により光導電膜内部に発生した光導電電荷（信号電荷）を高電界により電荷蓄積用の蓄積キャパシタに直接導く方式である。
間接変換方式は、Ｘ線をシンチレータにより蛍光（可視光）に変換し、蛍光をフォトダイオードなどの光電変換素子により信号電荷に変換し、信号電荷を蓄積キャパシタに導く方式である。
以下においては、一例として、間接変換方式のＸ線検出器１を有する場合を例示するが、直接変換方式のＸ線検出器を有する場合にも適用することができる。
また、放射線検出器であるＸ線検出器１は、例えば、一般医療用途などに用いることができるが、放射線検出部（Ｘ線検出部）を有するものであれば用途に限定はない。
図１は、本実施の形態に係るＸ線検出器１を例示するための模式斜視図である。
図２は、Ｘ線検出器１のブロック図である。
図３は、Ｘ線検出器１の回路図である。
図１に示すように、Ｘ線検出器１には、アレイ基板２、信号処理部３、画像伝送部４、およびシンチレータ５が設けられている。
アレイ基板２は、シンチレータ５によりＸ線から変換された蛍光（可視光）を電気信号に変換する。
アレイ基板２は、基板２ａ、光電変換部２ｂ、制御ライン（又はゲートライン）２ｃ１（第１の配線の一例に相当する）、およびデータライン（又はシグナルライン）２ｃ２（第２の配線の一例に相当する）を有する。
基板２ａは、板状を呈し、ガラスなどから形成されている。
光電変換部２ｂは、基板２ａの一方の表面に複数設けられている。
光電変換部２ｂは、矩形状を呈し、複数の制御ライン２ｃ１と複数のデータライン２ｃ２とにより画された複数の領域のそれぞれに設けられている。複数の光電変換部２ｂは、マトリクス状に並べられている。
なお、１つの光電変換部２ｂは、１つの画素（pixel）に対応する。
複数の光電変換部２ｂのそれぞれには、光電変換素子２ｂ１と、スイッチング素子である薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）２ｂ２が設けられている。
また、図３に示すように、光電変換素子２ｂ１において変換した信号電荷を蓄積する蓄積キャパシタ２ｂ３を設けることができる。蓄積キャパシタ２ｂ３は、例えば、矩形平板状を呈し、各薄膜トランジスタ２ｂ２のそれぞれの下に設けることができる。ただし、光電変換素子２ｂ１の容量によっては、光電変換素子２ｂ１が蓄積キャパシタ２ｂ３を兼ねることができる。
光電変換素子２ｂ１は、例えば、フォトダイオードなどとすることができる。
薄膜トランジスタ２ｂ２は、蛍光が光電変換素子２ｂ１に入射することで生じた電荷の蓄積および放出のスイッチングを行う。薄膜トランジスタ２ｂ２は、アモルファスシリコン（ａ−Ｓｉ）やポリシリコン（Ｐ−Ｓｉ）などの半導体材料を含むものとすることができる。薄膜トランジスタ２ｂ２は、ゲート電極２ｂ２ａ、ソース電極２ｂ２ｂ及びドレイン電極２ｂ２ｃを有している。薄膜トランジスタ２ｂ２のゲート電極２ｂ２ａは、対応する制御ライン２ｃ１と電気的に接続される。薄膜トランジスタ２ｂ２のソース電極２ｂ２ｂは、対応するデータライン２ｃ２と電気的に接続される。薄膜トランジスタ２ｂ２のドレイン電極２ｂ２ｃは、対応する光電変換素子２ｂ１と蓄積キャパシタ２ｂ３とに電気的に接続される。
制御ライン２ｃ１は、所定の間隔を開けて互いに平行に複数設けられている。制御ライン２ｃ１は、Ｘ方向（例えば、行方向）（第１の方向の一例に相当する）に延びている。 複数の制御ライン２ｃ１は、基板２ａの周縁近傍に設けられた複数の配線パッド２ｄ１のそれぞれと電気的に接続されている。複数の配線パッド２ｄ１には、フレキシブルプリント基板２ｅ１に設けられた複数の配線の一端がそれぞれ電気的に接続されている。フレキシブルプリント基板２ｅ１に設けられた複数の配線の他端は、信号処理部３に設けられた制御回路３１とそれぞれ電気的に接続されている。
データライン２ｃ２は、所定の間隔を開けて互いに平行に複数設けられている。データライン２ｃ２は、Ｘ方向に直交するＹ方向（例えば、列方向）（第２の方向の一例に相当する）に延びている。
複数のデータライン２ｃ２は、基板２ａの周縁近傍に設けられた複数の配線パッド２ｄ２とそれぞれ電気的に接続されている。複数の配線パッド２ｄ２には、フレキシブルプリント基板２ｅ２に設けられた複数の配線の一端がそれぞれ電気的に接続されている。フレキシブルプリント基板２ｅ２に設けられた複数の配線の他端は、信号処理部３に設けられた増幅・変換回路３２とそれぞれ電気的に接続されている。
制御ライン２ｃ１とデータライン２ｃ２は、アルミニウムやクロムなどの低抵抗金属を用いて形成することができる。
また、光電変換部２ｂ、制御ライン２ｃ１、およびデータライン２ｃ２を覆う保護層２ｆを設けることができる（図５を参照）。
保護層２ｆは、例えば、酸化物絶縁材料、窒化物絶縁材料、酸窒化物絶縁材料、および樹脂材料の少なくとも１種を含む。
酸化物絶縁材料は、例えば、酸化シリコン、酸化アルミニウムなどである。
窒化物絶縁材料は、例えば、窒化シリコン、窒化アルミニウムなどである。
酸窒化物絶縁材料は、例えば、酸窒化シリコンなどである。
樹脂材料は、例えば、アクリル系樹脂などである。
ただし、保護層２ｆにおける後述するカットライン１３を含む領域には、樹脂材料を用いないようにすることが好ましい。樹脂材料のような柔らかい材料をカッターホイールを用いて切断すると、カッターホイールの寿命が短くなったり、切断精度などのカット品位が低下したりするおそれがあるからである。
そのため、保護層２ｆの全体、あるいは、保護層２ｆにおけるカットライン１３を含む領域は、酸化物絶縁材料、窒化物絶縁材料、および酸窒化物絶縁材料の少なくとも１種を含むようにすることが好ましい。
すなわち、保護層２ｆの少なくとも基板２ａの周縁近傍の領域は、酸化物絶縁材料、窒化物絶縁材料、および酸窒化物絶縁材料の少なくとも１種を含むようにすることが好ましい。
信号処理部３は、基板２ａの光電変換部２ｂが設けられる側とは反対側に設けられている。
信号処理部３には、制御回路３１と、増幅・変換回路３２とが設けられている。
図２に示すように、制御回路３１は、複数のゲートドライバ３１ａと行選択回路３１ｂとを有する。
ゲートドライバ３１ａは、対応する制御ライン２ｃ１に制御信号Ｓ１を印加する。
行選択回路３１ｂは、Ｘ線画像の走査方向に従って、対応するゲートドライバ３１ａに外部からの制御信号Ｓ１を送る。
例えば、制御回路３１は、フレキシブルプリント基板２ｅ１と制御ライン２ｃ１とを介して、制御信号Ｓ１を各制御ライン２ｃ１毎に順次印加する。制御ライン２ｃ１に印加された制御信号Ｓ１により薄膜トランジスタ２ｂ２がオン状態となり、光電変換素子２ｂ１からの信号電荷（画像データ信号Ｓ２）が受信できるようになる。
増幅・変換回路３２は、複数の積分増幅器３２ａと、複数のＡ／Ｄ変換器３２ｂを有する。
積分増幅器３２ａは、データライン２ｃ２と配線パッド２ｄ２とフレキシブルプリント基板２ｅ２とを介して、各光電変換素子２ｂ１からの画像データ信号Ｓ２を増幅し出力する。積分増幅器３２ａから出力された画像データ信号Ｓ２は、並列／直列変換されてＡ／Ｄ変換器３２ｂに入力される。
Ａ／Ｄ変換器３２ｂは、入力された画像データ信号Ｓ２（アナログ信号）をデジタル信号に変換する。
画像伝送部４は、配線４ａを介して、信号処理部３の増幅・変換回路３２と電気的に接続されている。なお、画像伝送部４は、信号処理部３と一体化されていてもよい。
画像伝送部４は、複数のＡ／Ｄ変換器３２ｂによりデジタル信号に変換された画像データ信号Ｓ２に基づいて、Ｘ線画像を合成する。合成されたＸ線画像のデータは、画像伝送部４から外部の機器に向けて出力される。
シンチレータ５は、光電変換素子２ｂ１の上に設けられ、入射するＸ線を蛍光すなわち可視光に変換する。シンチレータ５は、基板２ａ上の複数の光電変換部２ｂが設けられた領域を覆うように設けられている。
シンチレータ５は、例えば、ヨウ化セシウム（ＣｓＩ）：タリウム（Ｔｌ）、あるいはヨウ化ナトリウム（ＮａＩ）：タリウム（Ｔｌ）などを用いて形成することができる。この場合、真空蒸着法などを用いて、柱状結晶の集合体が形成されるようにすることができる。
また、シンチレータ５は、例えば、酸硫化ガドリニウム（Ｇｄ２Ｏ２Ｓ）などを用いて形成することもできる。この場合、例えば、以下のようにしてシンチレータ５を形成することができる。
まず、酸硫化ガドリニウムからなる粒子をバインダ材と混合する。
次に、混合された材料を、ＣＦＲＰ（carbon-fiber-reinforced plastic）などからなる基板に塗布し、これを熱硬化させてシンチレータパネルを形成する。
次に、カッターホイールなどを用いて、熱硬化させた材料に溝部を形成する。この際、複数の光電変換部２ｂごとに四角柱状のシンチレータ５が設けられるように、マトリクス状の溝部を形成することができる。溝部には、大気（空気）、あるいは酸化防止用の窒素ガスなどの不活性ガスが満たされるようにすることができる。また、溝部が真空状態となるようにしてもよい。
この場合、シンチレータ５が設けられた基板（シンチレータパネル）は、光電変換素子２ｂ１が設けられたアレイ基板２に貼り合わされる。
その他、蛍光の利用効率を高めて感度特性を改善するために、シンチレータ５の表面側（Ｘ線の入射面側）を覆うように図示しない反射層を設けることができる。
また、空気中に含まれる水蒸気により、シンチレータ５と図示しない反射層の特性が劣化するのを抑制するために、シンチレータ５と図示しない反射層を覆う図示しない防湿体を設けることができる。
ここで、人体に対して大量のＸ線照射を行うと健康への悪影響があるため、人体へのＸ線照射量は必要最低限に抑えられる。
そのため、Ｘ線検出器１に入射するＸ線の強度は非常に弱いものとなり、薄膜トランジスタ２ｂ２から出力される信号電荷の電荷量が極めて小さいものとなる。
この様な微弱な信号を扱う用途に用いられる薄膜トランジスタ２ｂ２は、静電気によって容易に特性変化が生じ、もしくは破壊されてしまう。
この場合、薄膜トランジスタ２ｂ２には、制御ライン２ｃ１とデータライン２ｃ２が電気的に接続されている。
そのため、アレイ基板２を製造する際には、すべての制御ライン２ｃ１と、すべてのデータライン２ｃ２とに電気的に接続された短絡用外周配線１１を設けるようにしている。 短絡用外周配線１１は、アルミニウムやクロムなどの低抵抗金属を用いて形成することができる。
この場合、制御ライン２ｃ１、データライン２ｃ２、および短絡用外周配線１１を同じ材料から形成すれば、同一工程において、制御ライン２ｃ１、データライン２ｃ２、および短絡用外周配線１１を同時に形成することができる。
図４は、短絡用外周配線１１を例示するための模式平面図である。
図４に示すように、短絡用外周配線１１は、複数の光電変換部２ｂが設けられた領域を囲むように設けられている。また、すべての制御ライン２ｃ１と、すべてのデータライン２ｃ２とが、短絡用外周配線１１に電気的に接続されている。
ここで、図３に示すように、Ｘ線検出器１に組み込まれた状態では、すべての制御ライン２ｃ１と、すべてのデータライン２ｃ２とは、それぞれ独立している必要がある。
そのため、まず、基板２ａとなる基板１２上に、短絡用外周配線１１、制御ライン２ｃ１、データライン２ｃ２、および光電変換部２ｂなどを順次形成する。次に、配線パッド２ｄ１、配線パッド２ｄ２の外側に位置するカットライン１３に沿って切断することで、アレイ基板２を製造するようにしている。なお、切断は、例えば、カッターホイールを用いた切断やレーザスクライブによる切断などにより行うことができる。
しかしながら、短絡用外周配線１１と、制御ライン２ｃ１およびデータライン２ｃ２とを直接接続するようにすると、切断面において、短絡用外周配線１１に電気的に接続されていた制御ライン２ｃ１とデータライン２ｃ２の端面が露出することになる。制御ライン２ｃ１とデータライン２ｃ２は、アルミニウムやクロムなどの低抵抗金属を用いて形成される。そのため、電流が流れると腐食が発生し、腐食が進行するとライン欠陥となるおそれがある。特に、水が関与すると腐食反応が進行しやすくなる。例えば、結露が発生する様な環境においては、腐食によるライン欠陥の発生が生じやすくなる。
また、腐食により制御ライン２ｃ１とデータライン２ｃ２の材料がイオン化し、露出した制御ライン２ｃ１とデータライン２ｃ２の端面に付着するおそれがある。制御ライン２ｃ１とデータライン２ｃ２の端面にイオン化した材料が付着すると、隣接する制御ライン２ｃ１同士、隣接するデータライン２ｃ２同士の間においてリークが発生するおそれがある。リークが発生すると、Ｘ線量に比例する出力が得られず、Ｘ線画像の品質の低下が生じるおそれがある。
そこで、本実施の形態に係るアレイ基板２は、カットライン１３の近傍に接続部６を備えている。そして、カットライン１３に沿って切断する前においては、接続部６を介して、制御ライン２ｃ１およびデータライン２ｃ２と、短絡用外周配線１１とがそれぞれ電気的に接続されている。
図５（ａ）、（ｂ）は、接続部６を例示するための模式断面図である。
なお、図５（ａ）、（ｂ）は、図４におけるＡ−Ａ線断面を表したものである。
図５（ａ）に示すように、基板２ａとなる基板１２上には、制御ライン２ｃ１（データライン２ｃ２）と短絡用外周配線１１が設けられている。
制御ライン２ｃ１（データライン２ｃ２）と短絡用外周配線１１は、保護層２ｆにより覆われている。
保護層２ｆには、孔が設けられ、孔の底部に制御ライン２ｃ１（データライン２ｃ２）の端部近傍、および短絡用外周配線１１が露出している。
接続部６は、線状を呈し、保護層２ｆの上に設けられている。接続部６は、保護層２ｆに設けられた孔を介して、制御ライン２ｃ１（データライン２ｃ２）の端部近傍、および短絡用外周配線１１と電気的に接続されている。例えば、接続部６は、領域６ａにおいて制御ライン２ｃ１（データライン２ｃ２）と電気的に接続されている。また、接続部６は、領域６ｂにおいて短絡用外周配線１１と電気的に接続されている。
また、接続部６を覆う保護層２ｆａをさらに設けることもできる。
なお、保護層２ｆａを設ける場合には、保護層２ｆａに孔を設け、孔の底部に領域６ａが露出するようにする。
領域６ａは、前述した配線パッド２ｄ１（配線パッド２ｄ２）とすることができる。
また、領域６ａと領域６ｂとの間の領域６ｃは、電気試験を行う際にプローブを接触させる領域とすることができる。なお、電気試験は、例えば、光電変換素子２ｂ１の異常や電気的な接続の異常の有無を確認する試験である。
電気試験を行う際にプローブを接触させると打痕などが領域６ｃに残るおそれがある。しかしながら、フレキシブルプリント基板２ｅ１（フレキシブルプリント基板２ｅ２）は、領域６ａにおいて制御ライン２ｃ１（データライン２ｃ２）と電気的に接続させることができる。
そのため、領域６ｃにおいて打痕などが発生したとしても、アレイ基板２の機能に影響はない。
また、図５（ｂ）に示すように、制御ライン２ｃ１（データライン２ｃ２）と、基板２ａとなる基板１２との間に接続部６を設けることもできる。
この様にすれば、例えば、制御ライン２ｃ１（データライン２ｃ２）と短絡用外周配線１１とが電気的に接続された状態において、光電変換部２ｂなどを形成することができる。すなわち、アレイ基板２の形成工程における静電気対策を図ることができる。
また、接続部６は、保護層２ｆの上と、制御ライン２ｃ１（データライン２ｃ２）と基板２ａとなる基板１２との間の両方に設けることもできる。つまり、２層構造を有する接続部６とすることもできる。
すなわち、接続部６は、保護層２ｆの上、および制御ライン２ｃ１（データライン２ｃ２）と基板２ａとなる基板１２との間の少なくともいずれかに設けることができる。
接続部６は、制御ライン２ｃ１（データライン２ｃ２）の材料よりも耐食性の高い導電性材料を含む。
接続部６は、例えば、酸化物導電材料および耐食性金属の少なくともいずれかを含む。 酸化物導電材料としては、例えば、ＩＴＯ(Indium Tin Oxide)、ＩＺＯ（Indium Zinc Oxide）、ＺｎＯ（Zinc oxide）、Ｓｎ２Ｏ３：Ｓｂ、Ｓｎ２Ｏ３：Ｆ、ＩＧＺＯ（Indium Gallium Zinc Oxide）などを例示することができる。
耐食性金属としては、例えば、金（Ａｕ）などを例示することができる。
ここで、制御ライン２ｃ１（データライン２ｃ２）の端面は、カットライン１３よりも内側に設けられ、制御ライン２ｃ１（データライン２ｃ２）の端面が保護層２ｆにより覆われている。すなわち、制御ライン２ｃ１（データライン２ｃ２）の端面は、カットライン１３に到達していない。
そのため、カットライン１３に沿って切断すると、切断面１３ａには基板２ａの端面、保護層２ｆの端面、および接続部６の端面が露出することになる。
すなわち、複数の制御ライン２ｃ１および複数のデータライン２ｃ２の基板２ａの周縁側の端面は、保護層２ｆにより覆われている。
また、接続部６の基板２ａの周縁側の端面は、平面視において、基板２ａの周縁の位置に設けられている。
この場合、基板２ａはガラスなどから形成され、保護層２ｆは酸化物絶縁材料や窒化物絶縁材料などから形成されている。
また、接続部６は、酸化物導電材料や金などの耐食性金属などから形成されている。
そのため、切断面１３ａに露出する要素は、耐食性の高い材料から形成されたものとなるため、腐食によるライン欠陥やリークの発生を抑制することができる。
ここで、カットライン１３にある要素が樹脂材料やアルミニウムなどの軟らかい材料から形成されていると、例えば、カッターホイールを用いた切断やレーザスクライブによる切断などを行う際に精度の高い切断が行えなくなるおそれがある。また、カッターホイールの寿命も短くなるおそれがある。
この場合、酸化物導電材料を用いて接続部６を形成すれば、カットライン１３にある要素の材料をすべて硬質材料とすることができる。
そのため、精度の高い切断を行うことができ、ひいては歩留まりを向上させることができる。また、カッターホイールの寿命も延ばすことができる。
図６（ａ）、（ｂ）は、接続部６の他の接続形態を例示するための模式断面図である。
アレイ基板２における配線レイアウトなどによっては、制御ライン２ｃ１（データライン２ｃ２）の端面と、短絡用外周配線１１との間の距離が長くなる場合がある。この場合、接続部６が電気抵抗の高い酸化物導電材料から形成されていると、制御ライン２ｃ１（データライン２ｃ２）と、短絡用外周配線１１との間の電気抵抗が高くなりすぎるおそれがある。
そのため、図６（ａ）、（ｂ）に示すように、本実施の形態においては、延長部１１ａを設けるようにしている。
延長部１１ａの一端は、短絡用外周配線１１と電気的に接続されている。
延長部１１ａの他端は、カットライン１３の近傍に設けられている。
延長部１１ａは、アルミニウムやクロムなどの低抵抗金属を用いて形成することができる。延長部１１ａが低抵抗金属を用いて形成されていれば、制御ライン２ｃ１（データライン２ｃ２）の端面と、短絡用外周配線１１との間の距離が長くなっても、電気抵抗が高くなるのを抑制することができる。
なお、図６（ｂ）に示すように、制御ライン２ｃ１（データライン２ｃ２）と、基板２ａとなる基板１２との間に接続部６を設けることもできる。
この様にすれば、例えば、制御ライン２ｃ１（データライン２ｃ２）と短絡用外周配線１１とが電気的に接続された状態において、光電変換部２ｂなどを形成することができる。すなわち、アレイ基板２の形成工程における静電気対策を図ることができる。
また、接続部６は、保護層２ｆの上と、制御ライン２ｃ１（データライン２ｃ２）と基板２ａとなる基板１２との間の両方に設けることもできる。つまり、２層構造を有する接続部６とすることもできる。
すなわち、接続部６は、保護層２ｆの上、および制御ライン２ｃ１（データライン２ｃ２）と基板２ａとなる基板１２との間の少なくともいずれかに設けることができる。
次に、Ｘ線検出器１の作用について例示をする。
まず、初期状態においては、蓄積キャパシタ２ｂ３に電荷が蓄えられている。また、蓄積キャパシタ２ｂ３に並列接続されている光電変換素子２ｂ１には逆バイアス状態の電圧が印加されている。なお、光電変換素子２ｂ１に印加されている電圧は、データライン２ｃ２に印加されている電圧と同じである。光電変換素子２ｂ１は、ダイオードの一種であるフォトダイオードなどであるため、逆バイアスの電圧が印加されても電流はほとんど流れない。そのため、蓄積キャパシタ２ｂ３に蓄えられた電荷は減少することなく保持される。
Ｘ線が、シンチレータ５に入射すると、シンチレータ５の内部において高エネルギーのＸ線が低エネルギーの蛍光（可視光）に変換される。シンチレータ５の内部において発生した蛍光の一部は、光電変換素子２ｂ１に入射する。
光電変換素子２ｂ１に入射した蛍光は、光電変換素子２ｂ１の内部において、電子とホールからなる電荷に変換される。電子とホールは、蓄積キャパシタ２ｂ３により形成された電界方向に沿って光電変換素子２ｂ１の両端子にそれぞれ到達する。そのため、光電変換素子２ｂ１の内部に電流が流れる。
光電変換素子２ｂ１の内部を流れる電流は、並列接続されている蓄積キャパシタ２ｂ３に流れ込む。蓄積キャパシタ２ｂ３に電流が流れ込むことで、蓄積キャパシタ２ｂ３に蓄えられている電荷が打ち消される。そのため、蓄積キャパシタ２ｂ３に蓄えられていた電荷が減少し、蓄積キャパシタ２ｂ３の両端子間における電位差も初期状態と比べて減少する。
複数の制御ライン２ｃ１は、対応するゲートドライバ３１ａに電気的に接続されている。ゲートドライバ３１ａは、複数の制御ライン２ｃ１の電位を順番に変化させる。すなわち、ゲートドライバ３１ａは、複数の制御ライン２ｃ１に制御信号Ｓ１を順次印加する。この場合、ある特定の時間においては、ゲートドライバ３１ａにより、電位を変化させた制御ライン２ｃ１は、１本のみである。電位が変化した制御ライン２ｃ１に対応するデータライン２ｃ２に並列接続されている薄膜トランジスタ２ｂ２のソース電極２ｂ２ｂ２とドレイン電極２ｂ２ｃとの間は、オフ状態（絶縁状態）からオン状態(導通状態)へと変化する。
各データライン２ｃ２には、所定の電圧が印加されている。データライン２ｃ２に印加されている電圧は、電位が変化した制御ライン２ｃ１に電気的に接続されている薄膜トランジスタ２ｂ２を介して、蓄積キャパシタ２ｂ３に印加される。
初期状態においては、蓄積キャパシタ２ｂ３はデータライン２ｃ２と同じ電位となっている。そのため、蓄積キャパシタ２ｂ３の電荷量が初期状態から変化していない場合には、データライン２ｃ２から蓄積キャパシタ２ｂ３に電荷が移動しない。
一方、蛍光が入射した光電変換素子２ｂ１と並列接続されている蓄積キャパシタ２ｂ３の電荷量は減少している。すなわち、蛍光が入射した光電変換素子２ｂ１と並列接続されている蓄積キャパシタ２ｂ３の電荷量は初期状態から変化している。そのため、オン状態となった薄膜トランジスタ２ｂ２を介して、データライン２ｃ２から蓄積キャパシタ２ｂ３に電荷が移動する。その結果、蓄積キャパシタ２ｂ３に蓄えられた電荷量は初期状態に戻る。また、移動した電荷は、データライン２ｃ２を流れ、画像データ信号Ｓ２として積分増幅器３２ａに向けて出力される。
複数のデータライン２ｃ２は、対応する積分増幅器３２ａとそれぞれ電気的に接続されている。
積分増幅器３２ａは、一定時間内に流れる電流を積分し、その積分値に対応した電圧を出力する。すなわち、積分増幅器３２ａは、ある一定時間内にデータライン２ｃ２を流れる電荷量を電圧値に変換する。その結果、光電変換素子２ｂ１の内部において発生した電荷信号（画像データ信号Ｓ２）は、積分増幅器３２ａによって電位情報へと変換される。
積分増幅器３２ａによって変換された電位情報は、Ａ／Ｄ変換器３２ｂによってデジタル信号へと順次変換される。デジタル値となった画像データ信号Ｓ２は、画像伝送部４によって合成されＸ線画像が生成される。例えば、画像伝送部４は、デジタル値となった画像データ信号Ｓ２を画素の行と列にしたがって順次合成してＸ線画像を生成する。生成されたＸ線画像に関する電気信号は、図示しないディスプレイ装置などの外部機器に向けて出力される。
外部の機器に向けて出力されたＸ線画像に関する電気信号は、通常のディスプレイ装置などによって容易に画像化が可能である。そのため、Ｘ線を照射することで得られたＸ線画像は、可視光による画像として観察できるようになる。
以上に例示をしたアレイ基板２は、Ｘ線検出器に用いられるものであるため、光電変換素子２ｂ１と薄膜トランジスタ２ｂ２を備えている。
しかしながら、例えば、フラットパネルディスプレイなどに用いられるアレイ基板の場合には、薄膜トランジスタ２ｂ２を備えたものとなる。
また、配線基板の場合には、基板と、基板の表面に設けられた配線と、配線に電気的に接続された回路素子と、少なくとも配線を覆う保護層と、保護層の上、および配線と基板との間の少なくともいずれかに設けられ、配線に電気的に接続され、配線の材料よりも耐食性の高い導電性材料を含む接続部と、を備えた配線基板となる。
この場合、配線の基板の周縁側の端面は、保護層により覆われている。また、接続部の基板の周縁側の端面は、平面視において、基板の周縁の位置に設けられている。
以上、本発明のいくつかの実施形態を例示したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更などを行うことができる。これら実施形態やその変形例は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。
１ Ｘ線検出器、２ アレイ基板、２ａ 基板、２ｂ 光電変換部、２ｂ１ 光電変換素子、２ｂ２ 薄膜トランジスタ、２ｂ３ 蓄積キャパシタ、２ｃ１ 制御ライン、２ｃ２ データライン、２ｆ 保護層、３ 信号処理部、４ 画像伝送部、５ シンチレータ、６ 接続部、６ａ〜６ｃ 領域、１１ 短絡用外周配線、１１ａ 延長部、１２ 基板、１３ カットライン、１３ａ 切断面、３１ 制御回路、３２ 増幅・変換回路

Claims (9)

  1. 基板と、
    前記基板の表面に設けられ、第１の方向に延びる複数の第１の配線と、
    前記基板の表面に設けられ、前記第１の方向に交差する第２の方向に延びる複数の第２の配線と、
    前記複数の第１の配線と、前記複数の第２の配線と、により画された複数の領域のそれぞれに設けられた薄膜トランジスタと、
    少なくとも前記複数の第１の配線と、前記複数の第２の配線と、を覆う保護層と、
    前記保護層の上、前記複数の第１の配線と前記基板との間、および前記複数の第２の配線と前記基板との間、の少なくともいずれかに設けられ、前記複数の第１の配線および前記複数の第２の配線のそれぞれと電気的に接続され、前記複数の第１の配線および前記複数の第２の配線の材料よりも耐食性の高い導電性材料を含む複数の接続部と、
    を備え、
    前記複数の第１の配線および前記複数の第２の配線の前記基板の周縁側の端面は、前記保護層により覆われ、
    前記接続部の前記基板の周縁側の端面は、平面視において、前記基板の周縁の位置に設けられているアレイ基板。
  2. 前記接続部は、酸化物導電材料および耐食性金属の少なくともいずれかを含む請求項１記載のアレイ基板。
  3. 前記接続部は、ＩＴＯ、ＩＺＯ、ＺｎＯ、Ｓｎ２Ｏ３：Ｓｂ、Ｓｎ２Ｏ３：Ｆ、ＩＧＺＯ、および金（Ａｕ）からなる群より選ばれた少なくとも１種を含む請求項１または２に記載のアレイ基板。
  4. 前記保護層の少なくとも前記基板の周縁近傍の領域は、酸化物絶縁材料、窒化物絶縁材料、および酸窒化物絶縁材料の少なくとも１種を含む請求項１〜３のいずれか１つに記載のアレイ基板。
  5. 請求項１〜４のいずれか１つのアレイ基板と、
    前記アレイ基板の前記複数の第１の配線と、前記複数の第２の配線と、により画された複数の領域のそれぞれに設けられた光電変換素子と、
    前記光電変換素子の上に設けられたシンチレータと、
    を備えた放射線検出器。
  6. 基板と、
    前記基板の表面に設けられた配線と、
    前記配線に電気的に接続された回路素子と、
    少なくとも前記配線を覆う保護層と、
    前記保護層の上、および前記配線と前記基板との間、の少なくともいずれかに設けられ、前記配線に電気的に接続され、前記配線の材料よりも耐食性の高い導電性材料を含む接続部と、
    を備え、
    前記配線の前記基板の周縁側の端面は、前記保護層により覆われ、
    前記接続部の前記基板の周縁側の端面は、平面視において、前記基板の周縁の位置に設けられている配線基板。
  7. 前記接続部は、酸化物導電材料および耐食性金属の少なくともいずれかを含む請求項６記載の配線基板。
  8. 前記接続部は、ＩＴＯ、ＩＺＯ、ＺｎＯ、Ｓｎ２Ｏ３：Ｓｂ、Ｓｎ２Ｏ３：Ｆ、ＩＧＺＯ、および金（Ａｕ）からなる群より選ばれた少なくとも１種を含む請求項６または７に記載の配線基板。
  9. 前記保護層の少なくとも前記基板の周縁近傍の領域は、酸化物絶縁材料、窒化物絶縁材料、および酸窒化物絶縁材料の少なくとも１種を含む請求項６〜８のいずれか１つに記載の配線基板。
JP2013179368A 2013-08-30 2013-08-30 アレイ基板、放射線検出器、および配線基板 Pending JP2015050236A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2013179368A JP2015050236A (ja) 2013-08-30 2013-08-30 アレイ基板、放射線検出器、および配線基板
CN201480045869.6A CN105474395B (zh) 2013-08-30 2014-08-25 阵列基板、辐射检测器以及配线基板
PCT/JP2014/072135 WO2015029938A1 (ja) 2013-08-30 2014-08-25 アレイ基板、放射線検出器、および配線基板
KR1020167003776A KR20160032190A (ko) 2013-08-30 2014-08-25 어레이 기판, 방사선 검출기, 및 배선기판
EP14839426.5A EP3041049A4 (en) 2013-08-30 2014-08-25 Array substrate, radiation detector, and wiring substrate
US15/009,254 US20160148953A1 (en) 2013-08-30 2016-01-28 Array substrate, radiation detector, and wiring substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013179368A JP2015050236A (ja) 2013-08-30 2013-08-30 アレイ基板、放射線検出器、および配線基板

Publications (1)

Publication Number Publication Date
JP2015050236A true JP2015050236A (ja) 2015-03-16

Family

ID=52586496

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013179368A Pending JP2015050236A (ja) 2013-08-30 2013-08-30 アレイ基板、放射線検出器、および配線基板

Country Status (6)

Country Link
US (1) US20160148953A1 (ja)
EP (1) EP3041049A4 (ja)
JP (1) JP2015050236A (ja)
KR (1) KR20160032190A (ja)
CN (1) CN105474395B (ja)
WO (1) WO2015029938A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016199820A1 (ja) * 2015-06-10 2016-12-15 東芝電子管デバイス株式会社 アレイ基板、および放射線検出器
KR20170080196A (ko) * 2015-12-31 2017-07-10 엘지디스플레이 주식회사 엑스레이 검출기용 어레이기판 및 이를 포함하는 엑스레이 검출기
WO2018030068A1 (ja) * 2016-10-03 2018-02-15 東芝電子管デバイス株式会社 放射線検出器
WO2019004226A1 (ja) * 2017-06-28 2019-01-03 シャープ株式会社 アクティブマトリクス基板、及びその製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10481280B2 (en) * 2016-07-07 2019-11-19 Canon Kabushiki Kaisha Radiation detecting apparatus, radiation detecting system, and manufacturing method for radiation detecting apparatus

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009130273A (ja) * 2007-11-27 2009-06-11 Konica Minolta Medical & Graphic Inc ガラス基板および電磁波検出装置の製造方法
JP2009251174A (ja) * 2008-04-03 2009-10-29 Mitsubishi Electric Corp Ｔｆｔ基板及びそれを用いた液晶表示装置並びにそれらの製造方法
JP2010152091A (ja) * 2008-12-25 2010-07-08 Mitsubishi Electric Corp アレイ基板及び表示装置
JP2010210713A (ja) * 2009-03-06 2010-09-24 Sharp Corp アクティブマトリクス基板、アクティブマトリクス基板の製造方法、表示パネル及び液晶表示装置
JP2011112688A (ja) * 2009-11-24 2011-06-09 Hitachi Displays Ltd 表示パネル、表示パネル基板及び表示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0527263A (ja) 1991-07-22 1993-02-05 Toshiba Corp 液晶表示装置
US7193218B2 (en) * 2003-10-29 2007-03-20 Canon Kabushiki Kaisha Radiation detection device, method of producing the same, and radiation image pick-up system
JP2009170768A (ja) 2008-01-18 2009-07-30 Mitsubishi Electric Corp フォトセンサーアレイ基板とフォトセンサー
JP5908212B2 (ja) 2011-01-24 2016-04-26 株式会社東芝 放射線検出器及びその製造方法
JP2012173621A (ja) * 2011-02-23 2012-09-10 Mitsubishi Electric Corp アレイ基板、及び表示装置
JP2015092518A (ja) * 2012-02-22 2015-05-14 富士フイルム株式会社 半導体素子、放射線検出器、及び半導体素子の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009130273A (ja) * 2007-11-27 2009-06-11 Konica Minolta Medical & Graphic Inc ガラス基板および電磁波検出装置の製造方法
JP2009251174A (ja) * 2008-04-03 2009-10-29 Mitsubishi Electric Corp Ｔｆｔ基板及びそれを用いた液晶表示装置並びにそれらの製造方法
JP2010152091A (ja) * 2008-12-25 2010-07-08 Mitsubishi Electric Corp アレイ基板及び表示装置
JP2010210713A (ja) * 2009-03-06 2010-09-24 Sharp Corp アクティブマトリクス基板、アクティブマトリクス基板の製造方法、表示パネル及び液晶表示装置
JP2011112688A (ja) * 2009-11-24 2011-06-09 Hitachi Displays Ltd 表示パネル、表示パネル基板及び表示装置

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102001168B1 (ko) * 2015-06-10 2019-07-17 캐논 덴시칸 디바이스 가부시키가이샤 어레이 기판 및 방사선 검출기
JP2017003426A (ja) * 2015-06-10 2017-01-05 東芝電子管デバイス株式会社 アレイ基板、および放射線検出器
KR20170134672A (ko) * 2015-06-10 2017-12-06 도시바 덴시칸 디바이스 가부시키가이샤 어레이 기판 및 방사선 검출기
CN107533148A (zh) * 2015-06-10 2018-01-02 东芝电子管器件株式会社 阵列基板和射线检测器
US20180040636A1 (en) * 2015-06-10 2018-02-08 Toshiba Electron Tubes & Devices Co., Ltd. Array substrate and radiation detector
US10276602B2 (en) 2015-06-10 2019-04-30 Canon Electron Tubes & Devices Co., Ltd. Array substrate and radiation detector
WO2016199820A1 (ja) * 2015-06-10 2016-12-15 東芝電子管デバイス株式会社 アレイ基板、および放射線検出器
KR20170080196A (ko) * 2015-12-31 2017-07-10 엘지디스플레이 주식회사 엑스레이 검출기용 어레이기판 및 이를 포함하는 엑스레이 검출기
KR102556234B1 (ko) * 2015-12-31 2023-07-14 엘지디스플레이 주식회사 엑스레이 검출기용 어레이기판 및 이를 포함하는 엑스레이 검출기
WO2018030068A1 (ja) * 2016-10-03 2018-02-15 東芝電子管デバイス株式会社 放射線検出器
WO2019004226A1 (ja) * 2017-06-28 2019-01-03 シャープ株式会社 アクティブマトリクス基板、及びその製造方法
CN110800111A (zh) * 2017-06-28 2020-02-14 夏普株式会社 有源矩阵基板及其制造方法
CN110800111B (zh) * 2017-06-28 2023-03-24 夏普株式会社 有源矩阵基板及其制造方法

Also Published As

Publication number Publication date
EP3041049A4 (en) 2017-04-05
EP3041049A1 (en) 2016-07-06
KR20160032190A (ko) 2016-03-23
CN105474395A (zh) 2016-04-06
CN105474395B (zh) 2018-06-12
US20160148953A1 (en) 2016-05-26
WO2015029938A1 (ja) 2015-03-05

Similar Documents

Publication Publication Date Title
US8981304B2 (en) Radiation detector
US8569707B2 (en) Radiation detection apparatus and radiation detection system
US20100054418A1 (en) X-ray detecting element
WO2015029938A1 (ja) アレイ基板、放射線検出器、および配線基板
US8803210B2 (en) X-ray detector
JP2009087960A (ja) センサパネル及び画像検出装置
US8299465B2 (en) X-ray detector
US20120080600A1 (en) Detection apparatus and radiation detection system
JP2010245078A (ja) 光電変換装置、エックス線撮像装置
JP2014225527A (ja) 検出装置、及び、検出システム
US20110284749A1 (en) Radiation detector
JP2016134776A (ja) 欠陥検査装置、放射線検出器、および欠陥検査方法
JP2014122903A (ja) 放射線検出器および放射線画像撮影装置
US20180348382A1 (en) Radiation detector
US20140339431A1 (en) Detecting apparatus and detecting system
JP2011176274A (ja) 放射線検出素子
JP6404661B2 (ja) 放射線検出器用アレイ基板、および放射線検出器
JP6373624B2 (ja) アレイ基板、放射線検出器、および放射線検出器の製造方法
US20120025190A1 (en) Radiation detector
JP2017135182A (ja) 放射線検出器用アレイ基板、および放射線検出器の製造方法
JP2011108890A (ja) 放射線検出素子
JP7199332B2 (ja) 放射線検出モジュールの製造方法
JP2020009942A (ja) アレイ基板、および放射線検出器
JP2014225525A (ja) 検出装置、及び、検出システム
JP2019032271A (ja) アレイ基板、および放射線検出器

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20160617

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20160617

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160801

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160930

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170403