JP2015049923A - マルチレベル符号化及び復号化のシステム及び方法 - Google Patents

マルチレベル符号化及び復号化のシステム及び方法 Download PDF

Info

Publication number
JP2015049923A
JP2015049923A JP2014129940A JP2014129940A JP2015049923A JP 2015049923 A JP2015049923 A JP 2015049923A JP 2014129940 A JP2014129940 A JP 2014129940A JP 2014129940 A JP2014129940 A JP 2014129940A JP 2015049923 A JP2015049923 A JP 2015049923A
Authority
JP
Japan
Prior art keywords
data
decoder
encoded
operable
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014129940A
Other languages
English (en)
Inventor
パン,ル
Lu Pan
ル,ル
Lu Lu
シア,ハイタオ
Haitao Xia
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LSI Corp
Original Assignee
LSI Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LSI Corp filed Critical LSI Corp
Publication of JP2015049923A publication Critical patent/JP2015049923A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/02Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
    • G11B5/09Digital recording
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/18Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/012Recording on, or reproducing or erasing from, magnetic disks

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Error Detection And Correction (AREA)

Abstract

【課題】同じ全体的な符号化率において改善されたビットエラーレート性能を提供する。【解決手段】記憶システム200が、データセットを保持するように動作可能な記憶媒体と、データセットを記憶媒体に書き込むとともにデータセットを記憶媒体から読み出すように動作可能な読み出し/書き込みヘッドアセンブリ220と、データセットが記憶媒体に書き込まれる前に、該データセットを複数の異なる符号化率で符号化するように動作可能で、記憶媒体から取り出された前記データセットを復号化するとともに、低符号化率で符号化された復号化値を、高符号化率で符号化された値を復号化するときに適用するように動作可能なマルチレベル符号器及び復号器を有する読み出しチャネル202と、を備える。【選択図】図2

Description

本発明の様々な実施の形態は、データ処理のシステム及び方法を提供し、より詳細には、データ処理システムにおいてデータを符号化及び復号化するシステム及び方法を提供する。
記憶システム、携帯電話システム、及び無線送信システムを含む、様々なデータ処理システムが開発されている。それらのシステムでは、データが何らかの媒体を介して送信機から受信機に転送される。例えば、記憶システムにおいて、データは、送信側(すなわち書込み機能)から、記憶媒体を介して受信側(すなわち読取り機能)に送信される。情報はデジタルデータの形態で記憶及び送信されるので、誤りが生じ、この誤りは、訂正されない場合、データを破損し情報を使用不可能にする可能性がある。任意の転送の有効性は、様々な要因によって生じる、データ内の任意の損失によって影響される。データは、例えば、下流においてエラーを検出及び訂正することを可能にするパリティビットをこのデータに追加して、エラー訂正を可能にするように符号化及び復号化することができる。
本発明の様々な実施形態は、マルチレベル符号化及び復号化のシステム及び方法を提供する。
記憶システムは、データセットを保持するように動作可能な記憶媒体と、前記データセットを前記記憶媒体に書き込むとともに前記データセットを前記記憶媒体から読み出すように動作可能な読み出し/書き込みヘッドアセンブリと、前記データセットが前記記憶媒体に書き込まれる前に、該データセットを複数の異なる符号化率で符号化するように動作可能なマルチレベル符号器と、前記記憶媒体から取り出された前記データセットを復号化するとともに、低符号化率で符号化された復号化値を、高符号化率で符号化された値を復号化するときに適用するように動作可能なマルチレベル復号器と、を備える。
本概要は、本発明の幾つかの実施形態の概要のみを提供する。「一実施形態では」、「一実施形態によれば」、「様々な実施形態では」、「1つ又は複数の実施形態では」、「特定の実施形態では」等は、概して、その言い回しの後に続く特定の特徴、構造又は特性が本発明の少なくとも1つの実施形態に含まれ、本発明の2つ以上の実施形態に含まれる場合もあることを意味する。重要なことには、このような言い回しは必ずしも同じ実施形態を指すとは限らない。この発明の概要は、本発明の幾つかの実施形態の概要のみを提供する。更なる実施形態は以下の詳細な説明、添付の特許請求の範囲、及び添付の図面において開示される。
本明細書の残りの部分で説明する図面を参照することにより、本発明の様々な実施形態の更なる理解を実現することができる。図面において、同様の参照符号が幾つかの図面の全てにわたって類似の構成要素を指すのに用いることができる。図面において、同様の参照符号は幾つかの図面を通じて類似した構成要素を指すのに用いられる。
本発明の幾つかの実施形態によるマルチレベル符号化及び復号化によって2次元シンボル間干渉を削減することができる磁気記憶媒体及びセクターデータ方式の図である。 本発明の幾つかの実施形態によるマルチレベル符号化及び復号化を有する読み出しチャネルを備える記憶システムを示す図である。 本発明の幾つかの実施形態による記憶媒体上の2次元パターンに記憶されたシンボルの間のシンボル間干渉を示す状態グラフである。 図4Aは、本発明の幾つかの実施形態によるマルチレベル符号器を示す図である。図4Bは、本発明の幾つかの実施形態によるマルチレベル復号器を示す図である。 本発明の幾つかの実施形態によるマルチレベル符号器によって符号化されたデータの記憶媒体上の記録パターンを示す図である。 本発明の幾つかの実施形態による第1の検出及び復号化レベル後のチャネルモデルを示す図である。 本発明の幾つかの実施形態による第2の検出及び復号化レベル後のチャネルモデルを示す図である。 本発明の1つ又は複数の実施形態によるマルチレベルデータ符号化の方法を示す流れ図である。 本発明の1つ又は複数の実施形態によるマルチレベルデータ復号化の方法を示す流れ図である。
本発明の様々な実施形態は、符号化されるデータが細分され、その結果得られた各データ群が異なる符号化率で符号化され、幾つかの群からの復号化されたデータが他の群の復号化をガイドするのに用いられるマルチレベル符号化及びマルチレベル復号化を有するデータ処理システムを提供する。幾つかの実施形態では、マルチレベル符号化は、様々な符号化率の幾つかの部分符号を用いた並列符号化方式である。ここで、符号化率は、特定の数の入力シンボルに対して符号化された出力シンボルがいくつ生成されるのかを規定する。マルチレベル符号化及び復号化は、任意のデータ処理システムにおいて用いられて、利益をもたらすことができる。これらの利益は、ハードディスクドライブ等の磁気記憶デバイスにおけるトラック間干渉(ITI)を含むシンボル間干渉(ISI)の削減等であるが、これらに限定されるものではない。磁気記憶では、記録密度が増大するにつれて、2次元シンボル間干渉、すなわち、隣接するデータトラックにおけるビット間又はシンボル間の干渉が増大する。マルチレベル符号化を用いると、全ての部分符号からのビットが、2次元磁気記録媒体上に交互に記録される。マルチレベル符号化及び復号化は、種々のレベルにおける復号器間で軟情報、すなわち値確率を利用する。低符号化率の部分符号からのマルチレベル復号化結果は、シンボル間干渉を削減するように次のレベルの検出器をガイドするのに用いられ、検出が改善される。これは、レベルごとに2次元シンボル間干渉を削減し、擬似2次元検出を提供し、それによって、同じ全体的な符号化率において改善されたビットエラーレート性能を提供する。
図1を参照すると、本発明の幾つかの実施形態による、2次元シンボル間干渉をマルチレベル符号化及び復号化によって削減することができる磁気記憶媒体100が示されている。破線として示された一例示のデータトラック116及びそれに隣接する2つのデータトラック118、120が示されている。これらのトラック116、118、120は、サーボウェッジ112、114内に書かれたサーボデータによって分離されている。2つのトラック116、120及び2つのサーボウェッジ112、114が示されているが、数百個のウェッジ及び数万本のトラックを所与の記憶媒体上に含むことができることに留意すべきである。
サーボウェッジ112、114は、記憶媒体100上の所望のロケーションの上方における読み出し/書き込みヘッドアセンブリの制御及び同期に用いられるサーボデータ130を含む。特に、サーボデータ130は、一般に、プリアンブルパターン132と、その後に続くサーボアドレスマーク134と、その後に続くグレイコード136、バーストフィールド138、及び繰り返し可能ランアウト(RRO)フィールド140とを含む。サーボデータセットは、2つ以上のフィールドのバースト情報を有することができることに留意すべきである。さらに、サーボフィールドには、種々の情報を含むことができることに留意すべきである。サーボデータビットパターン130aと130bとの間には、ユーザーデータ領域142が設けられている。ユーザーデータ領域142は、記憶媒体100に記憶される1つ又は複数のデータセットを含むことができる。これらのデータセットは、ユーザー同期情報を含むことができ、このユーザー同期情報のうちの幾つかは、ユーザーデータ領域142内のデータの処理が開始することができる基準点を定めるマークとして用いることができる。
動作中、記憶媒体100は、当該記憶媒体から情報を検知するセンサーに対して回転される。読み出し動作では、センサーは、ウェッジ112(すなわち、サーボデータ期間中)からサーボデータ検知し、これに続いて、ウェッジ112とウェッジ114との間のユーザーデータ領域(すなわち、ユーザーデータ期間中)からユーザーデータを検知し、次いで、ウェッジ114からサーボデータを検知する。書き込み動作では、センサーは、ウェッジ112からサーボデータを検知し、次いで、ユーザー同期(sync)マーク144及びユーザープリアンブル146によって提供されるユーザーデータ領域におけるロケーション情報を用いて、ウェッジ112とウェッジ114との間のユーザーデータ領域にデータを書き込む。
単一のデータトラック116内のシンボル間の干渉は、本明細書では、1次元シンボル間干渉と呼ばれる。トラック116内のシンボルに対するトラック120内のシンボルからの干渉、又はトラック116内のシンボルに対するトラック118内のシンボルからの干渉等の近接するトラックにおけるシンボル間の干渉は、本明細書では、2次元シンボル間干渉又はトラック間干渉と呼ばれる。「シンボル」という用語は、本明細書では、値がデータ検出器において検出されるデータのオブジェクトを指すのに用いられる。シンボルは、様々な実施形態において単一のビット又は複数のビットとすることができる。本明細書に開示されるマルチレベル符号化及び復号化は、トラック間(例えば、120及び116、118及び116)でレベルごとに2次元シンボル間干渉を削減し、擬似2次元検出及び同じ全体的な符号化率における改善されたビットエラーレート性能を提供する。
図2を参照すると、記憶システム200が、本発明の幾つかの実施形態によるマルチレベル符号化及び復号化の一例示の適用形態として示されている。記憶システム200は、マルチレベル符号器及び復号器を有する読み出しチャネル回路202を備える。記憶システム200は、例えば、ハードディスクドライブとすることができる。記憶システム200は、前置増幅器204、インターフェースコントローラー206、ハードディスクコントローラー210、モーターコントローラー212、スピンドルモーター214、ディスクプラッター216、及び読み出し/書き込みヘッドアセンブリ220も備える。インターフェースコントローラー206は、ディスクプラッター216への/からのデータのアドレス指定及びタイミングを制御する。ディスクプラッター216上のデータは、読み出し/書き込みヘッドアセンブリ220がディスクプラッター216の上方に適切に位置決めされたときに検出することができる磁気信号群からなる。1つの実施形態では、ディスクプラッター216は、長手記録方式又は垂直記録方式のいずれかに従って記録された磁気信号含む。
通常の読み出し動作では、読み出し/書き込みヘッドアセンブリ220は、モーターコントローラー212によってディスクプラッター216上の所望のデータトラックの上方に正確に位置決めされる。モーターコントローラー212は、ハードディスクコントローラー210の指示の下、ディスクプラッター216上の適切なデータトラックに読み出し/書き込みヘッドアセンブリ220を移動させることによって、ディスクプラッター216に対して読み出し/書き込みヘッドアセンブリ220を位置決めするとともにスピンドルモーター214を駆動する。スピンドルモーター214は、決定されたスピン速度(RPM)でディスクプラッター216をスピンさせる。読み出し/書き込みヘッドアセンブリ220が適切なデータトラックに隣接して位置決めされると、ディスクプラッター216がスピンドルモーター214によって回転されるにつれて、ディスクプラッター216上のデータを表す磁気信号が読み出し/書き込みヘッドアセンブリ220によって検知される。この検知された磁気信号は、ディスクプラッター216上の磁気データを表す連続した微小アナログ信号として提供される。この微小アナログ信号は、読み出し/書き込みヘッドアセンブリ220から前置増幅器204を介して読み出しチャネル回路202に転送される。前置増幅器204は、ディスクプラッター216からアクセスされた微小アナログ信号を増幅するように動作可能である。次に、読み出しチャネル回路202が、受信されたアナログ信号を復号化及びデジタル化して、ディスクプラッター216に本来書き込まれた情報を再生する。このデータは、読み出しデータ222として受信回路に提供される。受信された情報の処理の一部として、読み出しチャネル回路202は、マルチレベル復号化を実行する。書き込み動作は、前述の読み出し動作の実質的に逆であり、書き込みデータ224が読み出しチャネル回路202に提供される。このデータは、次に、マルチレベル符号器を用いて符号化され、ディスクプラッター216に書き込まれる。そのようなマルチレベル符号器及び復号器は、図3〜図7に関して以下に開示されるものに沿って実施することができる。幾つかの実施形態では、マルチレベル符号化及び復号化は、図8及び図9に関して以下に開示される流れ図に沿って実行される。
例えば安価なディスクの冗長アレイ又は独立ディスクの冗長アレイ(RAID:redundant array of inexpensive disks又はredundantarray of independent disks)に基づく記憶システム等のより大型の記憶システムに、記憶システム200を統合することができることに留意するべきである。このようなRAID記憶システムは、複数のディスクを論理ユニットとして結合し、冗長性を通じて安定性及び信頼性を増大させる。データは、種々のアルゴリズムに従って、RAID記憶システムに含まれる複数のディスクにわたって拡散させることができ、RAID記憶システムが単一のディスクであるかのように、オペレーティングシステムがアクセスすることができる。例えば、データはRAID記憶システム内の複数のディスクにミラーリングすることもできるし、複数の技法において複数のディスクにわたってスライスし分散させることもできる。RAID記憶システム内の少数のディスクが故障するか又は利用不可能になる場合、誤り訂正技法を用いて、RAID記憶システム内の他のディスクからのデータの残りの部分に基づいて、欠落データを再生することができる。RAID記憶システム内のディスクは、限定ではないが、記憶システム200等の個別の記憶システムとすることができ、互いに近接して配置することもできるし、セキュリティを増大させるために、より広範に分散させることもできる。書込み動作において、書込みデータがコントローラーに提供され、コントローラーは、例えば書込みデータのミラーリング又はストライピングによって、ディスクにわたって書込みデータを記憶する。読取り動作において、コントローラーはディスクからデータを検索する。次に、コントローラーは、RAID記憶システムが単一のディスクであるかのように、結果としての読取りデータを生成する。
さらに、記憶システム200を、ディスクプラッター216によって提供された記憶装置に加えてデータを記憶するのに用いられるソリッドステートメモリを含むように変更することができることに留意するべきである。このソリッドステートメモリは、ディスクプラッター216と並列に用いて追加の記憶装置を提供することができる。そのような場合、ソリッドステートメモリは情報を受信し、その情報を読取りチャネル回路202に直接提供する。代替的に、ソリッドステートメモリはキャッシュとして用いることができ、この場合、ディスクプラッター(platter)216によって提供されるよりも高速のアクセス時間を提供する。そのような場合、ソリッドステートメモリはインターフェースコントローラー206と読取りチャネル回路202との間に配置することができ、ここで、要求されたデータがソリッドステートメモリ内で利用可能でないとき、又はソリッドステートメモリが新たに書き込まれたデータセットを保持するのに十分な記憶装置を有していないとき、ソリッドステートメモリはディスクプラッター216へのパススルーとして動作する。本明細書において提供される開示に基づいて、当業者であれば、ディスクプラッター216及びソリッドステートメモリの双方を含む様々な記憶システムを認識するであろう。
図3を参照すると、状態グラフ300が、本発明の幾つかの実施形態に従って磁気記憶媒体上に2次元パターンで記憶されたシンボルの間のシンボル間干渉を示している。状態グラフ300おいて、円(例えば、302、304)は、磁気記憶媒体上に記憶されたシンボルを表し、2つの円の間の線(例えば、306)は、それらの円によって表わされる2つのシンボルの間のシンボル間干渉を表す。シンボル間干渉は、データトラック316上において、ターゲットのシンボル310と、その先行するシンボル312及び後続のシンボル314との間で発生する。シンボル間干渉は、ターゲットのシンボル310と、近接したトラック334、336上の近接したシンボル320、322、324、326、330、332との間で発生する。ターゲットのシンボル310の値を検出するとき、8つの近接したシンボル312、314、及び320〜332の影響が、マルチレベル符号化及び復号化によって簡単で効果的な方法で考慮される。特に、マルチレベル符号化及び復号化は、記録媒体上の任意の2次元パターンのシンボルに適用することができ、図3に示す規則的な格子との使用に限定されるものではない。
図4Aを参照すると、本発明の幾つかの実施形態によるマルチレベル符号器400が示されている。記憶されるデータは、入力402において直並列変換器404によって受信される。この直並列変換器は、このデータを分割データ406 u、414 u、及び422 uに分離する。入力402におけるデータは、任意の内容を有することができ、任意の好適なソースから得ることができる。幾つかの実施形態では、分割データ406、414、及び422は、入力402におけるデータの非重複部分である。幾つかの実施形態では、直並列変換器404は、入力402におけるシンボルを異なる分割データ信号406、414、又は422にストリームにして交互に送るマルチプレクサーとして動作する。幾つかの実施形態では、入力402におけるデータは、メモリ内に集約され、ストリーム分離よりもメモリアクセス技法を用いて直並列変換器404によって分離される。直並列変換器404は、入力402におけるデータを複数の分割データ信号406、414、及び422に分割する任意の回路部を備えることができる。本明細書において提供される開示に基づくと、当業者であれば、本発明の種々の実施形態に関して用いることができる様々な直並列変換器を認識するであろう。さらに、マルチレベル符号器及び復号器は、本明細書における例示の実施形態に開示される3つのレベルに限定されるものではない。
分割データ406、414、及び422は、データ符号器410、416、424においてそれぞれ異なる符号化率で符号化され、符号化データ412、420、426が得られる。データ符号器410、416、424は、当該技術分野で知られているような低密度パリティ検査符号器回路又はリードソロモン符号器回路とすることができるが、これらに限定されるものではない。本明細書において提供される開示に基づくと、当業者であれば、本発明の種々の実施形態に関して用いることができる様々なデータ符号器回路を認識するであろう。幾つかの実施形態では、データ符号器410、416、424は、パリティシンボル又は検査シンボルをデータに追加して、対応するデータ復号器が、パリティシンボル又は検査シンボルに基づいて、データの取り出されたコピー内のエラーを検出及び訂正することを可能にする。幾つかの実施形態では、データ符号器410、416、424は、同じ符号化アルゴリズムを異なる符号化率を用いて適用する。他の幾つかの実施形態では、データ符号器410、416、424は、異なる符号化アルゴリズムを適用する。符号器1 410は、分割データ406を符号化率Rで符号化し、符号器2 416は、分割データ414を符号化率Rで符号化し、符号器3 424は、分割データ422を符号化率Rで符号化する。ここで、R<R<Rである。幾つかの実施形態では、R=0.25、R=0.5、及びR=0.75である。
データ符号器410、416、424からの符号化データ412、420、426は、並直列変換器430によってマージ又は再結合されて、符号化データ432が得られる。符号化データ432は、入力402におけるデータを符号化したものであり、複数の符号化率を用いてマルチレベル符号器400において符号化されている。符号化データ432は、入力402におけるものと同じ順序とすることができるが、これに限定されるものではない。符号化データ432は、所望される場合、更に処理することができ、記憶デバイスに記憶することができる。この記憶デバイスは、ハードディスクドライブプラッター等の磁気記録媒体等であるが、これらに限定されるものではない。
図4Bを参照すると、本発明の幾つかの実施形態によるマルチレベル復号器440が示されている。記憶装置から取り出された符号化データ432に基づくアナログ信号450は、アナログ/デジタル変換器452によってサンプリングされ、一連のデジタルサンプル454が得られる。幾つかの実施形態では、アナログ信号450は、記憶媒体に対して配置された読み出し/書き込みヘッドアセンブリ(図示せず)から得られる。本明細書において提供される開示に基づくと、当業者であれば、アナログ信号450を得ることができる様々なソースを認識するであろう。アナログ/デジタル変換器回路452は、アナログ信号450を対応する一連のデジタルサンプル454に変換する。アナログ/デジタル変換器回路452は、アナログ入力信号に対応するデジタルサンプルを生成することが可能な、当該技術分野で知られている任意の回路とすることができる。本明細書において提供される開示に基づくと、当業者であれば、本発明の種々の実施形態に関して用いることができる様々なアナログ/デジタル変換器回路を認識するであろう。
デジタルサンプル454は、幾つかの実施形態では、等化器回路456に提供される。等化器回路456は、等化アルゴリズムをデジタルサンプル454に適用して、等化出力458を得る。本発明の幾つかの実施形態では、等化器回路456は、当該技術分野で知られているようなデジタル有限インパルス応答フィルター回路である。
この場合も、取り出されたシンボルの値は、シンボル間干渉に起因してそれに近接したビットによる影響を受ける。3タップ2次元等化器456の出力からの等化サンプル458は、以下のように表すことができる。
Figure 2015049923
式中、ym,nは、記憶媒体上のロケーションm,nにおいて記録されたシンボルの等化サンプルであり、mは、トラックインデックスであり、nは、シンボルインデックスであり、Tは、ターゲットのシンボル及びそれに近接したシンボルの重みを表し、uは、ターゲットのシンボル及びそれに近接したシンボルを表す。トラックオフセット値i及びシンボルオフセット値jは、ターゲットのシンボル(ここで、i=j=0)及びそれに近接した8つのシンボルを参照するのに用いられる。トラック間干渉を有しない1次元の場合、iは0になる。
等化サンプル458は、直並列変換器460に提供される。この直並列変換器は、等化サンプル458を分割データ462、474、及び486に分離する。分割データ462は、符号化率Rで符号化された分割データ406 uに対応する等化サンプルを含む。分割データ474は、符号化率Rで符号化された分割データ414 uに対応する等化サンプルを含む。分割データ486は、符号化率Rで符号化された分割データ422 uに対応する等化サンプルを含む。幾つかの実施形態では、直並列変換器460は、等化サンプル458におけるシンボルを異なる分割データ信号462、474、又は486にストリームにして交互に送るマルチプレクサーとして動作する。幾つかの実施形態では、等化サンプル458は、メモリ内に集約され、ストリーム分離よりもメモリアクセス技法を用いて直並列変換器460によって分離される。直並列変換器460は、等化サンプル458を複数の分割データ信号462、474、及び486に分割する任意の回路部を備えることができる。本明細書において提供される開示に基づくと、当業者であれば、本発明の種々の実施形態に関して用いることができる様々な直並列変換器を認識するであろう。さらに、マルチレベル符号器及びマルチレベル復号器は、本明細書における例示の実施形態に開示される3つのレベルに限定されるものではない。
複数のデータ検出器464、476、488が、マルチレベル復号器440に備えられている。データ検出器464、476、488は、データ検出アルゴリズムを入力データセットに適用してデータセットの値を検出するように動作可能である。本発明の幾つかの実施形態では、データ検出器464は、当該技術分野で知られているようなビタビアルゴリズムデータ検出器回路である。本発明の他の実施形態では、データ検出器464は、当該技術分野で知られているような最大事後データ検出器回路である。一般的な語句「ビタビデータ検出アルゴリズム」又は「ビタビアルゴリズムデータ検出器回路」は、任意のビタビ検出アルゴリズム若しくはビタビアルゴリズム検出器回路、又はそれらの変形形態を意味するようにそれらの最も広い意味で用いられることに留意されたい。この変形形態には、双方向ビタビ検出アルゴリズム又は双方向ビタビアルゴリズム検出器回路が含まれるが、これらに限定されるものではない。また、一般的な語句「最大事後データ検出アルゴリズム」又は「最大事後データ検出器回路」は、任意の最大事後検出アルゴリズム若しくは検出器回路、又はそれらの変形形態を意味するようにそれらの最も広い意味で用いられる。この変形形態には、単純化(simplified)最大事後データ検出アルゴリズム及び対数最大値(max-log)最大事後データ検出アルゴリズム、又は対応する検出器回路が含まれるが、これらに限定されるものではない。本明細書において提供される開示に基づくと、当業者であれば、本発明の種々の実施形態に関して用いることができる様々なデータ検出器回路を認識するであろう。完了すると、データ検出器464、476、488は、軟データを含む検出出力466、478、490を提供する。「軟データ」という語句は、本明細書において用いられるとき、信頼性データの各インスタンスが、対応するビット位置又はビット位置群が正確に検出されている尤度を示す、当該信頼性データを意味するようにその最も広い意味で用いられる。本発明の幾つかの実施形態では、軟データ又は信頼性データは、当該技術分野で知られているような対数尤度比データである。
複数のデータ復号器468、480、492も、マルチレベル復号器440に備えられている。様々な実施形態において用いられるデータ復号器468、480、492は、データ符号器410、416、424によって実行された符号化の逆を行う任意のタイプの復号器とすることができ、この任意のタイプの復号器は、低密度パリティ検査復号器又はリードソロモン復号器等であるが、これらに限定されるものではない。これらのデータ復号器はそれぞれ、データが符号化されたときに異なる符号化率で符号化されたデータを復号化するように動作可能である。本明細書において提供される開示に基づくと、当業者であれば、本発明の種々の実施形態に関して用いることができる様々なデータ復号器回路を認識するであろう。データ復号器468、480、492は、データ復号化アルゴリズムを復号器の入力466、478、490に可変の数のローカルな復号化反復で適用する。幾つかの実施形態では、データ復号器468、480、492及びそれらの対応するデータ検出器464、476、488は、可変の数のグローバルな検出/復号化反復も実行し、検出器(例えば、464)は、前のグローバルな反復中に生成された復号器(例えば、468)からの復号化出力からのガイドを用いて、データ検出アルゴリズムを分割データ入力462に適用する。
直並列変換器460からの符号化率Rの分割データ462は、データ検出器464に提供され、このデータ検出器は、データ検出アルゴリズムを分割データ462に適用して検出値466を得る。検出値466は、復号器468に提供され、この復号器は、データ復号化アルゴリズムを検出値466に適用して、符号器410において実行された符号化の逆を行い、軟復号器出力472及び硬判定出力470
Figure 2015049923
を得る。軟復号器出力472は、各シンボルの各可能な値についての尤度情報を含み、硬判定出力470は、各シンボルの最尤値を含む。したがって、硬判定出力470
Figure 2015049923
は、正確に又はデータ検出器464及び復号器468が求めることができる最大限度で、分割データ406 uに対応する。
軟復号器出力472は、幾つかの実施形態では、データ検出器476がデータ復号器480からの軟情報を適用して分割データ474の検出プロセスをガイドするのと同じ方法でデータ検出器476によって用いられる。例えば、軟復号器出力472は、近接したシンボルが+1の値を有することを示している場合であって、かつ、特定のシステムにおける+1の値を有するシンボルによるシンボル間干渉がターゲットのシンボルに対して与える影響が判明しているとすると、その干渉値がターゲットのシンボルの軟出力から差し引かれて、干渉が除去される。幾つかの実施形態では、干渉値は、検出器から出力される前に検出器において軟値から差し引かれる。これによって、干渉するシンボルの判定が正しい限り、干渉は除去される。
直並列変換器460からの符号化率Rの分割データ474は、データ検出器476に提供され、このデータ検出器は、データ検出アルゴリズムを分割データ474に適用して検出値478を得る。データ検出プロセス中、データ検出器476は、復号器468からの軟復号器出力472に基づいて、近接したシンボルからの分割データ474に対する影響を反転する。分割データ406 uは、最低符号化率Rで符号化されているので、分割データ474よりも大きな冗長レベルを有する。このより大きな冗長レベルによって、シンボル間干渉が、軟復号器出力472及び硬判定出力470を得る第1の復号化レベルにおいて解消されない場合であっても、軟復号器出力472及び硬判定出力470が正しい尤度は高くなる。したがって、分割データ474内のシンボルに対する分割データ462内のシンボルからの干渉は、データ検出器476において解消又は削減することができる。
検出値478は、復号器480に提供され、この復号器は、データ復号化アルゴリズムを検出値478に適用して、符号器416において実行された符号化の逆を行い、軟復号器出力484及び硬判定出力482
Figure 2015049923
を得る。軟復号器出力484は、各シンボルの各可能な値についての尤度情報を含み、硬判定出力482は、各シンボルの最尤値を含む。したがって、硬判定出力482
Figure 2015049923
は、分割データ414 uに対応する。
直並列変換器460からの符号化率Rの分割データ486は、データ検出器488に提供され、このデータ検出器は、データ検出アルゴリズムを分割データ486に適用して検出値490を得る。データ検出プロセス中、データ検出器488は、復号器480からの軟復号器出力484に基づいて、近接したシンボルからの分割データ486に対する影響を反転する。分割データ474 uは、分割データ486の符号化率Rよりも低い符号化率Rで符号化されているので、分割データ486よりも大きな冗長レベルを有する。したがって、分割データ486内のシンボルに対する分割データ474及び分割データ462内のシンボルからの干渉は、データ検出器488において解消又は削減することができる。
検出値490は、復号器492に提供され、この復号器は、データ復号化アルゴリズムを検出値490に適用して、符号器424において実行された符号化の逆を行い、硬判定出力494
Figure 2015049923
を得る。硬判定出力494は、各シンボルの最尤値を含む。したがって、硬判定出力494
Figure 2015049923
は、分割データ422 uに対応する。
硬判定出力482及び494を得る復号化の低符号化率レベルは、それよりも前のレベルに少なくとも部分的に依存するが、検出動作及び復号化動作は、幾つかの実施形態では、少なくとも部分的に並列に実行することができる。例えば、検出器476及び復号器480における幾つかの検出及び復号化の反復は、検出器464及び復号器468がまだ分割データ462に対して操作している間に実行することができ、復号器468からの軟復号器出力472は、データが収束して復号化が復号器468において完了すると直ちにデータ検出器476において適用される。他の幾つかの実施形態では、データが収束して復号化が復号器468において完了する前において、少なくとも1つの反復が復号器468において完了して軟復号器出力472が利用可能になると直ちに、復号器468からの軟復号器出力472は、データ検出器476において適用される。更に他の実施形態では、各レベル又は各ステージは、復号化が前のレベルステージにおいて完了するまで開始を待機する。ここで、マルチレベル復号器440の幾つかの実施形態における復号器ステージは、データ検出器及びデータ復号器を備える。
データ復号器468、480、492からの硬判定出力470、482、494は、並直列変換器496によってマージ又は再結合されて、硬判定498が得られる。この硬判定は、マルチレベル符号器400に提供される、入力402におけるデータに対応する。硬判定498は、所望される場合には更に処理することができ、使用のために出力することができる。例えば、幾つかの実施形態では、マルチレベル符号化及び復号化は、セクター単位で実行され、セクターのデータが3つの全ての復号器468、480、492において収束すると、復号化されたセクター全体が硬判定498として出力される。
図5を参照すると、本発明の幾つかの実施形態による、マルチレベル符号器によって符号化されたデータの記憶媒体上の記録パターン500が示されている。直並列変換器404及び並直列変換器430は、データを図5におけるようなパターンで記憶媒体上に記録する順序で、データを異なる符号化率で符号化される部分に分割する。これによって、マルチレベル復号器は、低レベルの復号化からの軟情報を後続のレベルの復号化に適用して、シンボル間干渉の影響を解消又は削減することが可能になる。したがって、異なる符号化率で符号化されたデータは、ディスクに書き込まれるときに、低符号化率で符号化されたシンボルの値を求めることができるとともに、それらのシンボルが高符号化率で符号化された近接したシンボルに対して与える干渉を解消又は削減することができるようにインターリーブされる。符号化率Rで符号化されたシンボルは、番号1としてマーキングされた円(例えば、502)によって図5に表され、符号化率Rで符号化されたシンボルは、番号2としてマーキングされた円(例えば、504)によって表され、符号化率Rで符号化されたシンボルは、番号3としてマーキングされた円(例えば、506)によって図5に表されている。幾つかの実施形態では、記録パターンは、最高符号化率で符号化されたシンボルを交互のトラック510、512、514及びそれらの間に在るトラック516、518上に配置し、低符号化率で符号化されたシンボルを交互にする。しかしながら、マルチレベル符号化及び復号化は、図5に示すパターンに限定されるものではなく、検出プロセス中に2次元シンボル間干渉の影響を削減する任意の記録パターンとともに用いることができる。
したがって、直並列変換及び並直列変換は、各シンボルが磁気記憶媒体上に記憶されるロケーションに少なくとも部分的に基づいている。例えば、データが、符号化率3を割り当てられたトラック(例えば、512)に書き込まれているデータセクターに完全に対応する場合、そのデータは、符号器3 424によって符号化率3で全て符号化され、直並列変換器404は、入力402からの全てのシンボルをデータストリーム422に送る。データが、符号化率1及び2に割り当てられたトラック(例えば、516)に書き込まれているデータセクターに完全に対応する場合、直並列変換器404は、入力402からの各連続シンボルをデータストリーム406又はデータストリーム414に交互に送る。データが2つの隣接するトラックに及ぶ場合、直並列変換器404は、入力402からのシンボルを、それらのターゲットの記憶装置ロケーションに従って、データストリーム406、414、422のそれぞれに送り、図5に示すパターン、又は取り出されたデータの値を検出するときの2次元シンボル間干渉の影響を削減する他の任意のパターンを得る。
図6を参照すると、チャネルモデル600が、第1の検出レベル及び第1の復号化レベル後に残っている2次元シンボル間干渉を示している。特に、符号化率R及びRで符号化されたシンボルに対する符号化率Rで符号化されたシンボルの影響が解消されている。符号化率Rで符号化されたシンボルからの解消された2次元シンボル間干渉は、破線(例えば、602)によって示されている。
図7を参照すると、チャネルモデル700が、第2の検出レベル及び第2の復号化レベル後に残っている1次元シンボル間干渉を示している。特に、符号化率Rで符号化されたシンボルに対する符号化率R及びRで符号化されたシンボルの影響が解消されている。符号化率R及びRで符号化されたシンボルからの解消された2次元シンボル間干渉は、破線(例えば、702)によって示されている。したがって、マルチレベル符号化及びマルチレベル復号化は、2次元検出器を必要とすることなく2次元シンボル間干渉を解消又は削減する。低符号化率及びより大きな冗長性のために、高符号化率の符号化シンボルのシンボル間干渉が低符号化率の符号化シンボルに対して解消されない場合であっても、符号化率R及びRで符号化されたシンボルも、マルチレベル符号化及び復号化からの利益を受ける。したがって、ビットエラーレート性能は、全体的な符号化率を高くすることなく改善される。
図8を参照すると、流れ図800が、本発明の1つ又は複数の実施形態によるマルチレベルデータ符号化の方法を開示している。流れ図800によると、データ入力が受信される(ブロック802)。このデータ入力は、複数のデータセグメントに分割される(ブロック804)。データ入力は、再結合されて記憶媒体上に記録されるとき、異なる符号化率(coderate)で符号化されているシンボルが、マルチレベル検出プロセス中に2次元シンボル間干渉を解消することを可能にするパターンで点在するように分割される。データセグメントのそれぞれは異なる符号化率で符号化されて、符号化データセグメントが得られる(ブロック806)。この符号化データセグメントは結合されて、符号化データ出力が得られる(ブロック808)。この符号化データ出力は、その後、磁気ハードディスクプラッター等の記憶媒体上に記録することができる。
図9を参照すると、流れ図900が、本発明の1つ又は複数の実施形態によるマルチレベルデータ復号化の方法を開示している。流れ図900を追っていくと、符号化されたデータのサンプルが、それぞれが異なる符号化率で符号化されている複数のデータセグメントに分割される(ブロック902)。最低符号化率(coderate)で符号化されたデータセグメントの値が求められる(ブロック904)。幾つかの実施形態では、これは、データ検出プロセス及びデータ復号化プロセスを実行することを含む。データ検出プロセスは、ビタビ検出アルゴリズム又は最大事後検出アルゴリズム等であるが、これらに限定されるものではなく、データ復号化プロセスは、低密度パリティ検査復号化アルゴリズム又はリードソロモン復号化アルゴリズム等であるが、これらに限定されるものではない。次に高い符号化率で符号化されたデータセグメントの値が求められ、次に低い符号化率のシンボルから干渉が取り去られる(ブロック906)。全てのレベルが復号化されたか否か、すなわち、より高い符号化率で符号化されたデータセグメントが残っているか否かについての判断が行われる(ブロック908)。全てのレベルが復号化されていない場合、プロセスは、次に高い符号化率で符号化されたデータセグメントについてブロック906を続ける。全てのレベルが処理されると、各異なる符号化率で符号化されたデータセグメントの値が結合され、復号化データが得られる(ブロック910)。この復号化データは、その後、出力することもできるし(ブロック912)、更に処理することもできる。
上記のアプリケーションにおいて論述した様々なブロックは、他の機能とともに集積回路に実装することができることに留意すべきである。そのような集積回路は、所与のブロック、システム若しくは回路の機能の全て、又はブロック、システム若しくは回路のサブセットの機能の全てを含むことができる。また、ブロック、システム又は回路の要素を複数の集積回路にわたって実装することができる。そのような集積回路は、当該技術分野において知られている任意のタイプの集積回路とすることができる。この任意のタイプの集積回路には、モノリシック集積回路、フリップチップ集積回路、マルチチップモジュール集積回路及び/又は混合信号集積回路が含まれるが、これらに限定されるものではない。本明細書において論述されたブロック、システム又は回路の様々な機能を、ソフトウェア又はファームウェアのいずれかで実装することができることにも留意すべきである。そのような幾つかの場合には、システム全体、ブロック全体又は回路全体を、そのソフトウェア等価物又はファームウェア等価物を用いて実装することができる。他の場合には、所与のシステム、ブロック又は回路の一部分をソフトウェア又はファームウェアで実装することができる一方、他の部分はハードウェアで実装される。
結論として、本発明は、マルチレベル符号化及びマルチレベル復号化のシステム、デバイス、方法及び構成を提供する。本発明の1つ又は複数の実施形態の詳細な説明が上記で与えられたが、本発明の趣旨から逸脱することなく、様々な代替形態、変更形態及び均等物が当業者には明らかであろう。したがって、上記の説明は本発明の範囲を限定するものとして解釈されるべきではなく、本発明の範囲は添付の特許請求の範囲によって規定される。
図1
100 磁気記憶媒体
116 データトラック
118 データトラック
120 データトラック
112、114 サーボウェッジ
130 サーボデータ
130a、130b Servo Data サーボデータ
130a,130b サーボデータビットパターン
132 プリアンブルパターン
132 Preamble プリアンブル
134 サーボアドレスマーク
136 Gray code グレイコード
138 Burst バースト
140 繰り返し可能ランアウト(RRO)フィールド
142 User Data ユーザーデータ
142 ユーザーデータ領域
144 ユーザー同期(sync)マーク
144 User Sync Mark ユーザー同期マーク
146 User Preamble ユーザープリアンブル
146 ユーザープリアンブル
図2
200 記憶システム
202 読み出しチャネル回路
202 読取りチャネル回路
202Read Channel With Multi-Level Encoder And Decoder マルチレベル符号器及び復号器を有する読み出しチャネル
204 Preamp 前置増幅器
206 Interface Controller インターフェースコントローラー
210 Hard Disk Controller ハードディスクコントローラー
212 Motor Controller モーターコントローラー
214 Spindle Motor スピンドルモーター
216 Disk Platter ディスクプラッター
220 Read/Write Head 読み出し/書き込みヘッド
222 Read Data 読み出しデータ
224 Write Data 書き込みデータ
図3
300 状態グラフ
302,304 状態グラフ300おいて、円
306 2つの円の間の線
316 データトラック
310 ターゲットのシンボル
312 先行するシンボル
314 後続のシンボル
334,336 近接したトラック
320、322、324、326、330、332 近接したシンボル
図4
R1 符号化率
R2 符号化率
R3 符号化率
400 マルチレベル符号器
402 入力
404 Serial To Parallel Converter 直並列変換器
406 u1、414 u2、及び422 u3 分割データ
410、416、424 データ符号器
410、416、424 Encoder 符号器 Rate 符号化率
412、420、426 符号化データ
430 Parallel To Serial Converter 並直列変換器
432 符号化データ
440 マルチレベル復号器
450 アナログ信号
452 Analog To Digital Converter アナログ/デジタル変換器
454 デジタルサンプル
456 等化器回路
456 Equalizer 等化器
458 等化出力
460 Serial To Parallel Converter 直並列変換器
462、474、及び486 分割データ
464、476、488 データ検出器
464、476、488 Detector 検出器
466、478、490 軟データを含む検出出力
468、480、492 データ復号器
468、480、492 Decoder 復号器
470 硬判定出力
472 軟復号器出力
474 分割データ
476 データ検出器
478 検出値
480 復号器
482 硬判定出力
484 軟復号器出力
486 分割データ
488 データ検出器
490 検出値
492 復号器
494 硬判定出力
496 Parallel To Serial Converter 並直列変換器
498 硬判定
図5
500 記録パターン
502 番号1としてマーキングされた円
504 番号2としてマーキングされた円
506 番号3としてマーキングされた円
510、512、514 交互のトラック
516、518 交互のトラックの間に在るトラック
512 符号化率3を割り当てられたトラック
516 符号化率1及び2に割り当てられたトラック
図6
600 チャネルモデル
602 破線
図7
700 チャネルモデル
702 破線
図8
800 流れ図
802 Receive Data Inputデータ入力を受信(ブロック802)
804 Divide Data Input Multiple Data Segments データ入力を複数のデータセグメントに分割する(ブロック804)
806 Encode Each Of The Data Segments At A Different Code Rate, YieldingEncoded Data Segments データセグメントのそれぞれを異なる符号化率で符号化し、符号化データセグメントを得る(ブロック806)
808 Combine Encoded Data Segments To Yield Encoded Data Output 符号化データセグメントを結合して、符号化データ出力を得る(ブロック808)
図9
900 流れ図
902 Divide Encoded Data Samples Into Multiple Data Segments, Each HavingBeen Encoded At A Different Code Rate 符号化データサンプルを、それぞれが異なる符号化率で符号化されている複数のデータセグメントに分割する(ブロック902)
904 Determine Values Of Data Segment Encoded At Lowest Data Rate 最低符号化率(coderate)で符号化されたデータセグメントの値を求める(ブロック904)
906 Determine Values Of Data Segment Encoded At Next Higher Data Rate,Subtracting Out Interference From Symbols At Lower Data Rate 次に高い符号化率で符号化されたデータセグメントの値を求め、低符号化率のシンボルからの干渉を取り去る(ブロック906)
908 All Levels Decoded? 全てのレベルは復号化されたか?(ブロック908)
910 Combine Values Of Data Segments Encoded At Each Different Data Rate,Yielding Decoded Data 各異なる符号化率で符号化されたデータセグメントの値を結合し、復号化データを得る(ブロック910)
912 Output Decoded Data 復号化データを出力する

Claims (20)

  1. 記憶システムであって、
    データセットを保持するように動作可能な記憶媒体と、
    前記データセットを前記記憶媒体に書き込むとともに前記データセットを前記記憶媒体から読み出すように動作可能な読み出し/書き込みヘッドアセンブリと、
    前記データセットが前記記憶媒体に書き込まれる前に、該データセットを複数の異なる符号化率で符号化するように動作可能なマルチレベル符号器と、
    前記記憶媒体から取り出された前記データセットを復号化するとともに、低符号化率で符号化された復号化値を、高符号化率で符号化された値を復号化するときに適用するように動作可能なマルチレベル復号器と、
    を備える、記憶システム。
  2. 前記マルチレベル符号器は、前記データセット内の異なる符号化率で符号化されたシンボルが前記記憶媒体上でインターリーブされるように、前記データセットを複数の異なる符号化率で符号化するように動作可能である、請求項1に記載の記憶システム。
  3. 前記記憶媒体上に保持される前記データセット内の前記各シンボルは、前記複数の符号化率のうちの異なる1つで符号化された前記データセット内の少なくとも1つの他のシンボルに隣接して記録される、請求項2に記載の記憶システム。
  4. 前記低符号化率で符号化された復号化値を、高符号化率で符号化された値を復号化するときに適用することは、トラック間干渉を削減する、請求項2に記載の記憶システム。
  5. 前記マルチレベル符号器は、前記データセットを、前記異なる符号化率で符号化される複数のデータセグメントに分割するように動作可能な直並列変換器を備える、請求項1に記載の記憶システム。
  6. 前記マルチレベル符号器は、前記複数の符号化率のうちの異なる1つで入力データを符号化するようにそれぞれ動作可能な複数のデータ符号器を備える、請求項1に記載の記憶システム。
  7. 前記マルチレベル符号器は、前記複数の異なる符号化率で符号化されたデータセグメントを結合して符号化データセットを得るように動作可能な並直列変換器を備える、請求項1に記載の記憶システム。
  8. 前記マルチレベル復号器は、前記データセットを、前記複数の符号化率のうちの異なる1つでそれぞれ符号化される複数のデータセグメントに分割するように動作可能な直並列変換器を備える、請求項1に記載の記憶システム。
  9. 前記マルチレベル復号器は、前記複数の符号化率のうちの最も低いもので符号化された前記複数のデータセグメントのうちの第1のものを復号化するように動作可能な第1の復号器、及び第1の検出器を更に備える、請求項8に記載の記憶システム。
  10. 前記マルチレベル復号器は、前記複数の符号化率のうちの次に最も低いもので符号化された前記複数のデータセグメントのうちの第2のものを復号化するように動作可能な第2の復号器、及び第2の検出器を更に備え、前記第2の検出器は、前記第1の復号器からの復号化値に基づいて前記複数のデータセグメントのうちの前記第2のものにおけるシンボル間干渉を解消するように動作可能である、請求項9に記載の記憶システム。
  11. 前記マルチレベル復号器は、前記複数の符号化率のうちの最も高いもので符号化された前記複数のデータセグメントのうちの第3のものを復号化するように動作可能な第3の復号器、及び第3の検出器を更に備え、前記第3の検出器は、前記第2の復号器からの復号化値に基づいて前記複数のデータセグメントのうちの前記第3のものにおけるシンボル間干渉を解消するように動作可能である、請求項10に記載の記憶システム。
  12. 前記マルチレベル復号器は、前記複数の異なる符号化率で符号化されたデータセグメントの復号化値を結合して符号化データセットを得るように動作可能な並直列変換器を備える、請求項1に記載の記憶システム。
  13. 前記マルチレベル符号器及び前記マルチレベル復号器は、集積回路として実施される、請求項1に記載の記憶システム。
  14. マルチレベル符号器であって、
    データを、該データの記憶パターンに基づいて複数のデータセグメントに分割し、記憶されるときに、前記複数のデータセグメント内のシンボルがインターリーブされるようにするよう動作可能な直並列変換器と、
    前記複数のデータセグメントのうちの1つを異なる符号化率でそれぞれ符号化するように動作可能な複数のデータ符号器と、
    前記複数のデータ符号器のそれぞれからの符号化出力を結合して符号化データ出力を得るように動作可能な並直列変換器と、
    を備える、マルチレベル符号器。
  15. 前記複数のデータ符号器は、低密度パリティ検査符号器を含む、請求項14に記載のマルチレベル符号器。
  16. 前記直並列変換器は、シンボルが記憶されるときに該シンボルをインターリーブして、前記符号化率のうちの1つで符号化されたシンボルが前記符号化率のうちの別のもので符号化された少なくとも1つのシンボルに隣接するようにするよう動作可能である、請求項14に記載のマルチレベル符号器。
  17. マルチレベル復号器であって、
    データを、それぞれが異なる符号化率で符号化された複数の符号化データセグメントに分割するように動作可能な直並列変換器と、
    複数の復号器ステージであって、各復号器ステージは、前記複数の符号化データセグメントのうちの1つを復号化して、複数の復号器出力を得るように動作可能であり、前記複数の復号器ステージのうちの少なくとも1つは、前記異なる符号化率のうちの低いものに関連付けられた復号器ステージからの復号器出力に基づいて干渉を解消するように動作可能である、複数の復号器ステージと、
    前記複数の復号器出力を結合して復号化データを得るように動作可能な並直列変換器と、
    を備える、マルチレベル復号器。
  18. 前記複数の復号器ステージはそれぞれ、値が正しく検出されたことの尤度を計算するように動作可能な検出器と、エラーを検出して訂正するように動作可能な復号器とを備える、請求項17に記載のマルチレベル復号器。
  19. 前記複数の復号器ステージのうちの前記少なくとも1つにおける前記検出器は、前記異なる符号化率のうちの前記低いものに関連付けられた前記復号器ステージからの前記復号器出力に基づいて干渉値を取り去ることによって、干渉を解消するように動作可能である、請求項18に記載のマルチレベル復号器。
  20. 前記複数の復号器ステージのうちの前記少なくとも1つにおける前記検出器は、ターゲットのシンボルに隣接して記憶されたシンボルの復号化値に基づいて干渉値を取り去ることによって前記ターゲットのシンボルの干渉を解消するように動作可能である、請求項18に記載のマルチレベル復号器。
JP2014129940A 2013-08-30 2014-06-25 マルチレベル符号化及び復号化のシステム及び方法 Pending JP2015049923A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/015,126 US9047882B2 (en) 2013-08-30 2013-08-30 Systems and methods for multi-level encoding and decoding
US14/015126 2013-08-30

Publications (1)

Publication Number Publication Date
JP2015049923A true JP2015049923A (ja) 2015-03-16

Family

ID=50980981

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014129940A Pending JP2015049923A (ja) 2013-08-30 2014-06-25 マルチレベル符号化及び復号化のシステム及び方法

Country Status (6)

Country Link
US (1) US9047882B2 (ja)
EP (1) EP2843662B8 (ja)
JP (1) JP2015049923A (ja)
KR (1) KR20150026784A (ja)
CN (1) CN104424957B (ja)
TW (1) TW201513102A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10795765B2 (en) * 2014-07-22 2020-10-06 Ngd Systems, Inc. SSD for long term data retention
US20160080101A1 (en) * 2014-09-12 2016-03-17 Nokia Corporation Method and apparatus for mitigating interference
JP2018160302A (ja) * 2017-03-23 2018-10-11 株式会社東芝 ストレージ装置及びコントローラ
TWI687921B (zh) * 2019-02-01 2020-03-11 宏碁股份有限公司 主機、疊瓦式磁記錄硬碟及其運作方法

Family Cites Families (94)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0443721A (ja) 1990-06-11 1992-02-13 Matsushita Electric Ind Co Ltd ディジタル信号復号装置
US5612964A (en) 1991-04-08 1997-03-18 Haraszti; Tegze P. High performance, fault tolerant orthogonal shuffle memory and method
CA2067669C (en) 1991-04-30 1997-10-28 Akihisa Ushirokawa Method and apparatus of estimating data sequence transmitted using viterbi algorithm
US5278703A (en) 1991-06-21 1994-01-11 Digital Equipment Corp. Embedded servo banded format for magnetic disks for use with a data processing system
US5392299A (en) 1992-01-15 1995-02-21 E-Systems, Inc. Triple orthogonally interleaed error correction system
US5317472A (en) 1992-03-17 1994-05-31 Schweitzer Engineering Laboratories, Inc. Apparatus for insuring the security of output signals from protective relays used in electric power systems
US5513192A (en) 1992-08-28 1996-04-30 Sun Microsystems, Inc. Fault tolerant disk drive system with error detection and correction
GB9317604D0 (en) 1993-08-24 1993-10-06 Philips Electronics Uk Ltd Receiver for ds-cdma signals
US5417500A (en) 1993-09-13 1995-05-23 Reliance Electric Industrial Company Bearing assembly utilizing improved clamping collar
ZA947317B (en) 1993-09-24 1995-05-10 Qualcomm Inc Multirate serial viterbi decoder for code division multiple access system applications
US5523903A (en) 1993-12-23 1996-06-04 International Business Machines Corporation Sector architecture for fixed block disk drive
US5550870A (en) 1994-03-02 1996-08-27 Lucent Technologies Inc. Viterbi processor
JPH07245635A (ja) 1994-03-04 1995-09-19 Sony Corp 信号点マッピング方法および信号点検出方法
EP0677967A3 (en) 1994-04-12 1997-07-23 Gold Star Co Viterbi decoder for high-definition television.
US5898710A (en) 1995-06-06 1999-04-27 Globespan Technologies, Inc. Implied interleaving, a family of systematic interleavers and deinterleavers
JPH09185397A (ja) * 1995-12-28 1997-07-15 Olympus Optical Co Ltd 音声情報記録装置
JPH09232973A (ja) 1996-02-28 1997-09-05 Sony Corp ビタビ復号器
US6023783A (en) 1996-05-15 2000-02-08 California Institute Of Technology Hybrid concatenated codes and iterative decoding
US5978414A (en) 1996-07-03 1999-11-02 Matsushita Electric Industrial Co., Ltd. Transmission rate judging unit
US5802118A (en) 1996-07-29 1998-09-01 Cirrus Logic, Inc. Sub-sampled discrete time read channel for computer storage systems
JP3310185B2 (ja) 1996-11-21 2002-07-29 松下電器産業株式会社 誤り訂正装置
US6377610B1 (en) 1997-04-25 2002-04-23 Deutsche Telekom Ag Decoding method and decoding device for a CDMA transmission system for demodulating a received signal available in serial code concatenation
US5983383A (en) 1997-01-17 1999-11-09 Qualcom Incorporated Method and apparatus for transmitting and receiving concatenated code data
US6029264A (en) 1997-04-28 2000-02-22 The Trustees Of Princeton University System and method for error correcting a received data stream in a concatenated system
KR100484127B1 (ko) 1997-08-07 2005-06-16 삼성전자주식회사 비터비디코더
GB9718324D0 (en) * 1997-08-30 1997-11-05 Philips Electronics Nv Video recorder
US6005897A (en) 1997-12-16 1999-12-21 Mccallister; Ronald D. Data communication system and method therefor
JP3900637B2 (ja) 1997-12-19 2007-04-04 ソニー株式会社 ビタビ復号装置
US6535553B1 (en) 1998-06-19 2003-03-18 Samsung Electronics Co., Ltd. Passband equalizers with filter coefficients calculated from modulated carrier signals
US6145110A (en) 1998-06-22 2000-11-07 Ericsson Inc. Digital data decoder that derives codeword estimates from soft data
KR100277764B1 (ko) 1998-12-10 2001-01-15 윤종용 통신시스템에서직렬쇄상구조를가지는부호화및복호화장치
US6381726B1 (en) 1999-01-04 2002-04-30 Maxtor Corporation Architecture for soft decision decoding of linear block error correcting codes
US6216249B1 (en) 1999-03-03 2001-04-10 Cirrus Logic, Inc. Simplified branch metric for reducing the cost of a trellis sequence detector in a sampled amplitude read channel
US6216251B1 (en) 1999-04-30 2001-04-10 Motorola Inc On-chip error detection and correction system for an embedded non-volatile memory array and method of operation
US6266795B1 (en) 1999-05-28 2001-07-24 Lucent Technologies Inc. Turbo code termination
US6473878B1 (en) 1999-05-28 2002-10-29 Lucent Technologies Inc. Serial-concatenated turbo codes
US6351832B1 (en) 1999-05-28 2002-02-26 Lucent Technologies Inc. Turbo code symbol interleaver
US6810502B2 (en) 2000-01-28 2004-10-26 Conexant Systems, Inc. Iteractive decoder employing multiple external code error checks to lower the error floor
US7184486B1 (en) 2000-04-27 2007-02-27 Marvell International Ltd. LDPC encoder and decoder and method thereof
US6757862B1 (en) 2000-08-21 2004-06-29 Handspring, Inc. Method and apparatus for digital data error correction coding
US6970511B1 (en) 2000-08-29 2005-11-29 Lucent Technologies Inc. Interpolator, a resampler employing the interpolator and method of interpolating a signal associated therewith
JP4324316B2 (ja) 2000-10-23 2009-09-02 株式会社日立グローバルストレージテクノロジーズ 垂直磁気記録再生装置
US7093179B2 (en) 2001-03-22 2006-08-15 University Of Florida Method and coding means for error-correction utilizing concatenated parity and turbo codes
US7295623B2 (en) 2001-07-11 2007-11-13 Vativ Technologies, Inc. High-speed communications transceiver
US6904084B2 (en) 2001-09-05 2005-06-07 Mediatek Incorporation Read channel apparatus and method for an optical storage system
US7073118B2 (en) 2001-09-17 2006-07-04 Digeo, Inc. Apparatus and method for saturating decoder values
US6986098B2 (en) 2001-11-20 2006-01-10 Lsi Logic Corporation Method of reducing miscorrections in a post-processor using column parity checks
AU2003249708A1 (en) 2002-07-03 2004-01-23 Hughes Electronics Corporation Method and system for memory management in low density parity check (ldpc) decoders
US6826140B2 (en) 2002-08-26 2004-11-30 Bae Systems Information And Electronic Systems Integration Inc Multichannel digital recording system with multi-user detection
US6785863B2 (en) 2002-09-18 2004-08-31 Motorola, Inc. Method and apparatus for generating parity-check bits from a symbol set
US7058873B2 (en) 2002-11-07 2006-06-06 Carnegie Mellon University Encoding method using a low density parity check code with a column weight of two
US7702986B2 (en) 2002-11-18 2010-04-20 Qualcomm Incorporated Rate-compatible LDPC codes
WO2004049328A1 (en) 2002-11-27 2004-06-10 Koninklijke Philips Electronics N.V. Trellis-based symbol detection method and device
US7047474B2 (en) 2002-12-23 2006-05-16 Do-Jun Rhee Decoding concatenated codes via parity bit recycling
US7117427B2 (en) 2003-07-09 2006-10-03 Texas Instruments Incorporated Reduced complexity decoding for trellis coded modulation
US7313750B1 (en) 2003-08-06 2007-12-25 Ralink Technology, Inc. Efficient soft decision demapper to minimize viterbi decoder complexity
US7133228B2 (en) 2003-10-10 2006-11-07 Seagate Technology Llc Using data compression to achieve lower linear bit densities on a storage medium
US7958425B2 (en) 2004-02-19 2011-06-07 Trelliware Technologies, Inc. Method and apparatus for communications using turbo like codes
US7415651B2 (en) 2004-06-02 2008-08-19 Seagate Technology Data communication system with multi-dimensional error-correction product codes
WO2006039801A1 (en) 2004-10-12 2006-04-20 Nortel Networks Limited System and method for low density parity check encoding of data
US7646829B2 (en) 2004-12-23 2010-01-12 Agere Systems, Inc. Composite data detector and a method for detecting data
US7779325B2 (en) 2005-01-24 2010-08-17 Agere Systems Inc. Data detection and decoding system and method
US7370258B2 (en) 2005-04-28 2008-05-06 Sandbridge Technologies Inc. Iterative concatenated convolutional Reed-Solomon decoding method
US7587657B2 (en) 2005-04-29 2009-09-08 Agere Systems Inc. Method and apparatus for iterative error-erasure decoding
US7802172B2 (en) 2005-06-20 2010-09-21 Stmicroelectronics, Inc. Variable-rate low-density parity check codes with constant blocklength
US7523375B2 (en) 2005-09-21 2009-04-21 Distribution Control Systems Set of irregular LDPC codes with random structure and low encoding complexity
US7205912B1 (en) 2005-10-31 2007-04-17 Seagate Technology Llc Structured set partitioning and multilevel coding for partial response channels
US7752523B1 (en) 2006-02-13 2010-07-06 Marvell International Ltd. Reduced-complexity decoding of parity check codes
KR101037243B1 (ko) 2006-08-02 2011-05-26 후지쯔 가부시끼가이샤 수신 장치 및 그 복호 방법
US8705752B2 (en) 2006-09-20 2014-04-22 Broadcom Corporation Low frequency noise reduction circuit architecture for communications applications
FR2909499B1 (fr) 2006-12-01 2009-01-16 Commissariat Energie Atomique Procede et dispositif de decodage pour codes ldpc, et appareil de communication comprenant un tel dispositif
US20080304558A1 (en) 2007-06-06 2008-12-11 Hong Kong University Of Science And Technology Hybrid time-frequency domain equalization over broadband multi-input multi-output channels
US8711984B2 (en) 2008-01-22 2014-04-29 Agere Systems Llc Methods and apparatus for map detection with reduced complexity
US8724381B2 (en) * 2008-03-11 2014-05-13 Agere Systems Llc Methods and apparatus for storing data in a multi-level cell flash memory device with cross-page sectors, multi-page coding and per-page coding
US8201051B2 (en) 2008-10-15 2012-06-12 Lsi Corporation Method for detecting short burst errors in LDPC system
EP2191569B1 (en) 2008-05-19 2018-11-21 Avago Technologies General IP (Singapore) Pte. Ltd. Systems and methods for mitigating latency in a data detector feedback loop
KR101473046B1 (ko) * 2009-03-05 2014-12-15 엘에스아이 코포레이션 반복 복호기들을 위한 개선된 터보-등화 방법들
US7952824B2 (en) 2009-03-06 2011-05-31 Agere Systems Inc. Systems and methods for defective media region identification
US8578253B2 (en) 2010-01-04 2013-11-05 Lsi Corporation Systems and methods for updating detector parameters in a data processing circuit
US8161351B2 (en) * 2010-03-30 2012-04-17 Lsi Corporation Systems and methods for efficient data storage
US8443249B2 (en) 2010-04-26 2013-05-14 Lsi Corporation Systems and methods for low density parity check data encoding
US8237597B2 (en) 2010-09-21 2012-08-07 Lsi Corporation Systems and methods for semi-independent loop processing
US8295001B2 (en) 2010-09-21 2012-10-23 Lsi Corporation Systems and methods for low latency noise cancellation
US8667039B2 (en) 2010-11-17 2014-03-04 Lsi Corporation Systems and methods for variance dependent normalization for branch metric calculation
US8325433B2 (en) 2011-01-19 2012-12-04 Lsi Corporation Systems and methods for reduced format data processing
US8261171B2 (en) 2011-01-27 2012-09-04 Lsi Corporation Systems and methods for diversity combined data detection
US8699167B2 (en) 2011-02-16 2014-04-15 Lsi Corporation Systems and methods for data detection using distance based tuning
US8446683B2 (en) 2011-02-22 2013-05-21 Lsi Corporation Systems and methods for data pre-coding calibration
US8670955B2 (en) 2011-04-15 2014-03-11 Lsi Corporation Systems and methods for reliability assisted noise predictive filtering
US8611033B2 (en) 2011-04-15 2013-12-17 Lsi Corporation Systems and methods for selective decoder input data processing
US8566666B2 (en) 2011-07-11 2013-10-22 Lsi Corporation Min-sum based non-binary LDPC decoder
US8830613B2 (en) 2011-07-19 2014-09-09 Lsi Corporation Storage media inter-track interference cancellation
US8862960B2 (en) * 2011-10-10 2014-10-14 Lsi Corporation Systems and methods for parity shared data encoding
US8774324B2 (en) * 2011-12-14 2014-07-08 Xilinx, Inc. Systems and methods for changing decoding parameters in a communication system

Also Published As

Publication number Publication date
EP2843662A1 (en) 2015-03-04
US9047882B2 (en) 2015-06-02
KR20150026784A (ko) 2015-03-11
EP2843662B8 (en) 2018-12-05
EP2843662B1 (en) 2018-10-03
US20150062734A1 (en) 2015-03-05
CN104424957A (zh) 2015-03-18
CN104424957B (zh) 2019-07-05
TW201513102A (zh) 2015-04-01

Similar Documents

Publication Publication Date Title
KR100766354B1 (ko) 에러 정정 장치, 부호기, 복호기, 방법 및 정보 기억 장치
US9026572B2 (en) Systems and methods for anti-causal noise predictive filtering in a data channel
US9837115B1 (en) Unequal error correction code in multi-track recording
US8762807B2 (en) Systems and methods for out of order processing in a data retry
JP2015049923A (ja) マルチレベル符号化及び復号化のシステム及び方法
US8782487B2 (en) Systems and methods for locating and correcting decoder mis-corrections
US8775897B2 (en) Data processing system with failure recovery
US8848305B2 (en) Systems and methods for hard decision based ITI cancellation
US7127660B2 (en) Method, apparatus and program storage device for correcting a burst of errors together with a random error using shortened cyclic codes
KR101385380B1 (ko) 듀얼 이진 및 비이진 디코딩 프로세싱을 위한 시스템 및 방법
TW201407464A (zh) 以亂序傳送之資料處理系統
US8861113B2 (en) Noise predictive filter adaptation for inter-track interference cancellation
JP5680696B2 (ja) シンボルの再グループ化による復号化処理のためのシステム及び方法
US20130275717A1 (en) Multi-Tier Data Processing
JP2013125542A (ja) 記憶デバイスにおける非順序型の報告を扱うシステム及び方法
US8782488B2 (en) Systems and methods for back step data decoding
JP2015049925A (ja) マルチセンサー雑音予測フィルタリングのシステム及び方法
US11757472B1 (en) Coarse interleaving
US9019644B2 (en) Systems and methods for data addressing in a storage device
US9786320B2 (en) Systems and methods for missed media sector alignment
US9472237B1 (en) Systems and methods for side-track aided data recovery

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20150522