CN104424957A

CN104424957A - 用于多级编码和解码的系统和方法

Info

Publication number: CN104424957A
Application number: CN201410299610.6A
Authority: CN
Inventors: 潘陆; 卢露; 夏海涛
Original assignee: Infineon Technologies North America Corp
Current assignee: Avago Technologies International Sales Pte Ltd
Priority date: 2013-08-30
Filing date: 2014-06-27
Publication date: 2015-03-18
Anticipated expiration: 2034-06-27
Also published as: KR20150026784A; EP2843662B8; CN104424957B; US20150062734A1; JP2015049923A; TW201513102A; EP2843662A1; US9047882B2; EP2843662B1

Abstract

本发明涉及用于多级编码和解码的系统和方法。存储系统包括可操作地保持数据集的存储介质，可操作地把数据集写入存储介质和从存储介质读取数据集的读/写头组件，在数据集被写入存储介质之前可操作地以多种不同的码率对数据集进行编码的多级编码器，和可操作地对从存储介质取回的数据集解码，并在解码以较高码率编码的值时应用以较低码率编码的解码值的多级解码器。

Description

用于多级编码和解码的系统和方法

技术领域

本发明的各个实施例提供数据处理系统和方法，更具体地，提供在数据处理系统中编码和解码数据的系统和方法。

背景技术

研发了各种数据处理系统，包括存储系统、蜂窝电话系统和无线传输系统。在这样的系统中，数据通过某种介质，从发送器传送给接收器。例如，在存储系统中，数据通过存储介质从发送器(即，写功能)发送给接收器(即，读功能)。当以数字数据的形式保存和传送信息时，会引入错误，如果不被校正，那么所述错误会破坏数据，使信息不可用。任何传输的效能受由各种因素引起的任意数据损失影响。数据可被编码和解码，从而使纠错成为可能，例如，向数据中添加奇偶校验位，所述奇偶校验位使错误可在下游被检测和校正。

发明内容

本发明的各个实施例提供用于多级编码和解码的系统和方法。

存储系统包括可操作地保持数据集的存储介质，可操作地把数据集写入存储介质，和从存储介质读取数据集的读/写头组件，在数据集被写入存储介质之前，可以多种不同的码率对数据集编码的多级编码器，和可操作地对从存储介质取回的数据集解码，并在解码以较高码率编码的值时应用以较低码率编码的解码值的多级解码器。

本发明内容部分仅仅提供本发明的一些实施例的概况。短语“在一个实施例中”、“按照一个实施例”、“在各个实施例中”、“在一个或多个实施例中”、“在特定实施例中”等通常意味在该短语之后的特定特征、结构或特性包含在本发明的至少一个实施例中，并且可包含在本发明的不止一个实施例中。重要的是，这样的短语不一定指的是相同实施例。本发明内容部分只提供本发明的一些实施例的概况。在以下的详细说明、附加的权利要求书和附图中，公开了另外的实施例。

附图说明

参考在说明书的剩余部分中说明的各个附图，可以进一步理解本发明的各个实施例。附图中，在几个图中可以使用相同的附图标记表示相似的组件。附图中，在几个附图中使用相同的附图标记表示相似的组件。

图1是按照本发明的一些实施例的可用多组编码和解码降低二维符号间干扰的磁存储介质和扇区数据方案的示图；

图2描述按照本发明的一些实施例的包括具有多级编码和解码的读通道的存储系统；

图3描述表示按照本发明的一些实施例，以二维模式保存在存储介质上的符号之间的符号间干扰的状态图；

图4A描述按照本发明的一些实施例的多级编码器；

图4B描述按照本发明的一些实施例的多级解码器；

图5描述按照本发明的一些实施例，利用多级编码器编码的数据在存储介质上的记录模式；

图6描述按照本发明的一些实施例的在第一级检测和解码之后的通道模型；

图7描述按照本发明的一些实施例的在第二级检测和解码之后的通道模型；

图8是表示按照本发明的一个或多个实施例的用于多级数据编码的方法的流程图；

图9是表示按照本发明的一个或多个实施例的用于多级数据解码的方法的流程图。

具体实施方式

本发明的各个实施例提供具有多级编码和多级解码的数据处理系统，在多级编码和多级解码中，待编码的数据被细分，每个结果的数据组为以不同的码率编码的数据，并且源于某些组的解码数据被用于指导其它各组的解码。在一些实施例中，多级编码是具有各种码率的几个子码的并行编码方案，其中码率定义对于特定数目的输入符号，产生多少个编码的输出符号。多级编码和解码可用在任何数据处理系统中，以提供诸如(但不限于)降低符号间干扰(ISI)，包括诸如硬盘驱动器之类的磁存储装置中的轨道间干扰(ITI)之类的益处。随着磁存储器中的记录密度的增大，二维符号间干扰，或者说相邻数据轨道中的比特或符号之间的干扰增大。借助多级编码，源于所有子码的比特被交替地记录在二维磁记录介质上。多级编码和解码在不同等级的解码器之间利用软信息或者值概率。源于低码率的子码的多级解码结果被用于指导下一级的检测器降低符号间干扰，从而改善检测。这逐级地降低二维符号间干扰，并提供伪二维检测，从而在相同的总码率下，提供改善的误码率性能。

参见图1，按照本发明的一些实施例，描述可用多级编码和解码，降低其二维符号间干扰的磁存储介质100。图中用虚线表示了例证的数据轨道116和其两个相邻的数据轨道118、120。轨道116、118、120由写入伺服楔112、114内的伺服数据隔离。应注意尽管表示了2个轨道116、120和2个伺服楔112、114，不过在特定存储介质上，可以包括数以百计的伺服楔和好几万个轨道。

伺服楔112、114包括用于在存储介质100上的目标位置的读/写头组件的控制和同步的伺服数据130。特别地，伺服数据130通常包括前同步码模式132，后面是伺服地址标记134，后面再是格雷码136，突发字段138和可重复偏离(RRO)字段140。应注意，伺服数据集可具有两个或者更多字段的突发信息。此外，应注意在伺服字段中，可包括不同的信息。在伺服数据位模式130a和130b之间，设置用户数据区142。用户数据区142可包括保存到存储介质100的一个或多个数据集。数据集可包括用户同步信息，一些用户同步信息可用作确定从其开始用户数据区142内的数据的处理的基准点的标记。

操作中，相对于从存储介质感测信息的传感器，旋转存储介质100。在读操作中，传感器会从伺服楔112(即，在伺服数据期内)感测伺服数据，随后从伺服楔112和伺服楔114之间的用户数据区(即，在用户数据期内)感测用户数据，然后从伺服楔114感测伺服数据。在写操作中，传感器会从伺服楔112中感测伺服数据，随后把数据写入伺服楔112和伺服楔114之间的用户数据区中，同时用户数据区中的位置信息由用户同步标记144和用户前同步码146提供。

这里，把单个数据轨道116中的符号之间的干扰称为一维符号间干扰。这里，把相邻轨道中的符号之间的干扰，比如轨道120中的符号对轨道116中的符号的干扰，或者轨道118中的符号对轨道116中的符号的干扰称为二维符号间干扰或者轨道间干扰。这里使用的术语“符号”指的是在数据检测器中检测其值的数据对象。在各个实施例中，符号可以是单个比特或者多个比特。这里公开的多级编码和解码逐级地降低轨道(例如，120与116,118与116)之间的二维符号间干扰，从而提供伪二维检测，和在相同总码率下的改善的误码率性能。

参见图2，作为按照本发明的一些实施例的多级编码和解码的例证应用，例示了存储系统200。存储系统200包括具有多级编码器和解码器的读通道电路202。存储系统200可以是例如硬盘驱动器。存储系统200还包括前置放大器204、接口控制器206、硬盘控制器210、电动机控制器212、心轴电动机214、磁盘盘片216和读/写头组件220。接口控制器206控制往/来于磁盘盘片216的数据的寻址和定时。磁盘盘片216上的数据由当读/写头组件220被适当地置于磁盘盘片216之上时，可由所述组件220检测的多组磁信号构成。在一个实施例中，磁盘盘片216包括按照纵向或者垂直记录方案记录的磁信号。

在典型的读操作中，利用电动机控制器212把读/写头组件220正确地置于磁盘盘片216上的目标数据轨道之上。电动机控制器212既相对于磁盘盘片216决定读/写头组件220的位置，又通过在硬盘控制器210的指导下把读/写头组件220移动到磁盘盘片216上的适当数据轨道来驱动心轴电动机214。心轴电动机214以确定的旋转速率(RPM)旋转磁盘盘片216。一旦读/写头组件220被置于正确的数据轨道附近，则随着心轴电动机214旋转磁盘盘片216，读/写头组件220感测表示磁盘盘片216上的数据的磁信号。以代表磁盘盘片216上的磁数据的连续的微小模拟信号的形式，提供感测的磁信号。所述微小的模拟信号经前置放大器204从读/写头组件220被传送给读通道电路202。前置放大器204可放大从磁盘盘片216访问的微小模拟信号。读通道电路202再解码和数字化接收的模拟信号，从而重新产生最初写入磁盘盘片216的信息。该数据作为读数据222被提供给接收电路。作为所接收信息的处理的一部分，读通道电路202进行多级解码。写操作基本上与前述读操作相反，其中写数据224被提供给读通道电路202。该数据随后由多级编码器编码，并被写入磁盘盘片216。可以与下面关于图3-7公开的内容一致地实现这样的多级编码器和解码器。在一些实施例中，进行的多级编码和解码与下面关于图8-9公开的流程图一致。

应注意，存储系统200可被集成到诸如基于RAID(廉价磁盘冗余阵列或者独立磁盘冗余阵列)的存储系统之类更大的存储系统中。这种RAID存储系统把多个磁盘组合成一个逻辑单元，通过冗余增大稳定性和可靠性。数据可按照各种算法被分布在包含在RAID存储系统中的多个磁盘上，并且可被操作系统访问，好像RAID存储系统是单个磁盘似的。例如，数据可被镜像到RAID存储系统中的多个磁盘，或者可用多种技术将数据分段并分布在多个磁盘上。如果RAID存储系统中的少量磁盘故障或者变得不可用，那么可以利用纠错技术根据来自RAID存储系统中的其它磁盘的剩余各个部分的数据，重新创建缺少的数据。RAID存储系统中的磁盘可以是(但不限于)诸如存储系统200之类的单个存储系统，并且可以位于彼此邻近的地方，或者可以分布得更广，以便提高安全性。在写操作中，写数据被提供给控制器，控制器通过将写数镜像据或者通过使写数据条带化，在多个磁盘间保存写数据。在读操作中，控制器从磁盘取回数据。控制器随后产生作为结果的读数据，好像RAID存储系统是单个磁盘似的。

另外应注意，存储系统200可被修改，以便除了用磁盘盘片216提供的存储之外，还包括用于保存数据的固态存储器。可以与磁盘盘片216并行地使用这种固态存储器，以提供额外的存储。在这种情况下，固态存储器接收并直接向读通道电路202提供信息。另一方面，固态存储器可以用作高速缓存，高速缓存提供比磁盘盘片216提供的存取时间更快的存取时间。在这种情况下，固态存储器可被置于接口控制器206和读通道电路202之间，当在固态存储器中不可获得所请求的数据时，或者当固态存储器没有足够的存储空间来保存新写入的数据集时，它起到磁盘盘片916的通道的作用。根据这里提供的公开内容，本领域的普通技术人员会认识到包括磁盘盘片216和固态存储器两者的各种存储系统。

参见图3，状态图300表示按照本发明的一些实施例，以二维模式保存在磁存储介质上的符号之间的符号间干扰。在状态图300中，圆(例如，302、304)表示保存在磁存储介质上的符号，两个圆之间的线(例如，306)表示利用圆表示的这两个符号之间的符号间干扰。符号间干扰发生在目标符号310与其在数据轨道316上的在先符号312和在后符号314之间。符号间干扰发生在目标符号310与邻近轨道334、336上的邻近符号320、322、324、326、330、332之间。当检测目标符号310的值时，8个邻近符号312、314和320-332的影响由多级编码和解码以简单并且有效的方式被考虑。特别地，多级编码和解码可应用于记录介质上的符号的任何二维模式，而不局限于和图3中所示的规则网格一起使用。

参见图4A，按照本发明的一些实施例，描述多级编码器400。待保存的数据由串-并转换器404在输入402接收，串-并转换器404把数据分离成分割数据406u1、414u2和422u3。在输入402的数据可具有任意内容，可以来源于任何适当的来源。在一些实施例中，分割数据406、414和422是在输入402的数据的各非重叠部分。在一些实施例中，串-并转换器404起交替地把在输入402的符号指引到流中的不同分割数据信号406、414或422的复用器的作用。在一些实施例中，在输入402的数据被聚集在存储器中，并由串-并转换器404利用存储器存取技术，而不是流分离技术分离。串-并转换器404可包括把在输入402的数据分成多个分割数据信号406、414和422的任意电路。根据这里提供的公开内容，本领域的普通技术人员会认识到可关于本发明的不同实施例使用的各种串-并转换器。此外，多级编码器和解码器并不局限于这里在例证实施例中公开的3级。

在数据编码器410、416、424中，以不同的码率分别编码分割数据406、414和422，从而产生编码数据412、420、426。数据编码器410、416、424可以是(但不限于)本领域已知的低密度奇偶校验编码器电路或里德所罗门编码器电路。根据这里提供的公开内容，本领域的普通技术人员会认识到可关于本发明的不同实施例使用的各种数据编码器电路。在一些实施例中，数据编码器410、416、424向数据中添加奇偶校验符号或检验符号，使对应的数据解码器能够根据奇偶校验符号或检验符号，检测和纠正取回的数据副本中的错误。在一些实施例中，数据编码器410、416、424应用相同的编码算法，但是码率不同。在一些其它实施例中，数据编码器410、416、424应用不同的编码算法。编码器1410以码率R₁编码分割数据406，编码器2416以码率R₂编码分割数据414，编码器3424以码率R₃编码分割数据422，其中R₁<R₂<R₃。在一些实施例中，R₁＝0.25，R₂＝0.5，R₃＝0.75。

并-串转换器430合并或重组来自数据编码器410、416、424的编码数据412、420、426，产生编码数据432。编码数据432是在输入402的数据以多个码率在多级编码器400中被编码的编码数据。编码数据432可以采取与在输入402相同的顺序，但不局限于此。编码数据432可被进一步处理(如果期望的话)和保存在存储装置，比如(但不限于)诸如硬盘驱动器盘片之类的磁记录介质中。

参见图4B，按照本发明的一些实施例，描述多级解码器440。模-数转换器452对基于从存储器取回的编码数据432的模拟信号450采样，从而产生一系列的数字样本454。在一些实施例中，模拟信号422来源于相对于存储介质布置的读/写头组件(未示出)。根据这里提供的公开内容，本领域的普通技术人员会认识到可从其获得模拟信号450的各种来源。模-数转换器电路452把模拟信号450转换成对应的一系列数字样本454。模-数转换器电路452可以是本领域已知的能够产生与模拟输入信号对应的数字样本的任意电路。根据这里提供的公开内容，本领域的普通技术人员会认识可关于本发明的不同实施例使用的各种模-数转换器电路。

在一些实施例中，数字样本454被提供给均衡器电路456。均衡器电路456对数字样本454应用均衡算法，从而产生均衡输出458。在本发明的一些实施例中，均衡器电路456是本领域中已知的数字有限冲激响应滤波器电路。

同样地，归因于符号间干扰，符号的取回值受其邻近比特影响。来自3抽头二维均衡器456的输出的均衡样本458可被表示成：

y_{m, n} = Σ_{i = - 1}^{i = 1} Σ_{j = - 1}^{j = 1} T_{m + i, n + j} u_{m + i, n + j}

(式1)

其中y_m,n是记录在存储介质上的位置m,n的符号的均衡样本，其中m是轨道索引，n是符号索引，其中T代表目标符号及其邻近符号的权重，其中u代表目标符号及其邻近符号。轨道偏移值i和符号偏移值j被用于参考标注目标符号(i和j＝0)及其邻近符号。对无轨道间干扰的一维情况来说，i为0。

均衡样本458被提供给串-并转换器460，串-并转换器460把均衡样本分离成分割数据462、474和486。分割数据462包含与以码率R₁编码的分割数据406u₁对应的均衡样本。分割数据474包含与以码率R₂编码的分割数据414u₂对应的均衡样本。分割数据486包含与以码率R₃编码的分割数据422u₃对应的均衡样本。在一些实施例中，串-并转换器460起交替地把均衡样本458中的符号指引到流中的不同分割数据信号462、474和486的复用器的作用。在一些实施例中，均衡样本458被聚集在存储器中，并由串-并转换器460利用存储器存取技术，而不是流分离技术分离。串-并转换器460可包括把均衡样本458分成多个分割数据信号462、474和486的任意电路。根据这里提供的公开内容，本领域的普通技术人员会认识到可关于本发明的不同实施例使用的各种串-并转换器。此外，多级编码器和解码器并不局限于这里在例证实施例中公开的3级。

多级解码器440中包括多个数据检测器464、476、488。数据检测器464、476、488可将数据检测算法应用于输入数据集，以检测数据集的值。在本发明的一些实施例中，数据检测器464是本领域中已知的维特比(Viterbi)算法数据检测器电路。在本发明的其它实施例中，数据检测器464是本领域中已知的最大后验数据检测器电路。值得注意的是，按其最宽泛的意义使用通用短语“维特比数据检测算法”或“维特比算法数据检测器电路”，以意味任何维特比检测算法或维特比算法检测器电路或其变形，包括(但不限于)双向维特比检测算法或双向维特比算法检测器电路。另外，按其最宽泛的意义使用通用短语“最大后验数据检测算法”或“最大后验数据检测器电路”，以意味任何最大后验检测算法或检测器电路或其变形，包括(但不限于)简化的最大后验数据检测算法和最大对数最大后验数据检测算法，或者对应的检测器电路。根据这里提供的公开内容，本领域的普通技术人员会认识到可关于本发明的不同实施例使用的各种数据检测器电路。当完成时，数据检测器464、476、488提供包括软数据的检测输出466、478、490。这里使用的短语“软数据”是按其最宽泛的意义使用的，以意味可靠性数据，可靠性数据的每个实例指示对应比特位置或对应一组比特位置已被正确检测的似然性。在本发明的一些实施例中，软数据或可靠性数据是本领域中已知的对数似然比数据。

在多级解码器440中还包括多个数据解码器468、480、492。在各个实施例中使用的数据解码器468、480、492可以是倒转数据编码器410、416、424进行的编码的任何种类的解码器，比如(但不限于)都可操作地对当被编码时，以不同码率编码的数据进行解码的低密度奇偶校验解码器或里德所罗门解码器。根据这里提供的公开内容，本领域的普通技术人员会认识到可关于本发明的不同实施例使用的各种数据解码器电路。数据解码器48、480、492可在数目可变的局部解码迭代中，把数据解码算法应用于解码器输入466、478、490。在一些实施例中，数据解码器468、480、492及其对应的数据检测器464、476、488还进行数目可变的全局检测/解码迭代，检测器(例如，464)在前次全局迭代期间生成的解码器(例如，468)的解码输出的指导下，把数据检测算法应用于分割的数据输入462。

来自串-并转换器460的用于码率R₁的分割数据462被提供给数据检测器464，数据检测器464对分割数据462应用数据检测算法，从而产生检测值466。检测值466被提供给解码器468，解码器468对检测值466应用数据解码算法，从而倒转在编码器410中进行的编码，产生软解码器输出472和硬决策输出470软解码器输出472包含关于每个符号的每个可能值的似然信息，硬决策输出470包含每个符号的最可能值。硬决策输出470从而精确地或者尽数据检测器464和解码器468的最大确定能力地对应于分割数据406u₁。

在一些实施例中，数据检测器476按照与数据检测器476应用来自数据解码器480的软信息来指导关于分割数据474的检测处理相同的方式，使用软解码器输出472。例如，如果软解码器输出472指示邻近符号具有为+1的值，并且假定已知特定系统中值为+1的符号的符号间干扰对目标符号的影响，那么从目标符号的软输出中减去干扰值，从而消除干扰。在一些实施例中，在检测器中，从软值中减去干扰值，之后从检测器输出所述软值。这可消除干扰，只要关于干扰符号的判定是正确的。

来自串-并转换器460的码率R₂的分割数据474被提供给数据检测器476，数据检测器476对分割数据474应用数据检测算法，从而产生检测值478。在数据检测处理中，数据检测器476根据来自解码器468的软解码器输出472，倒转邻近符号对分割数据474的影响。由于分割数据406u₁是以最低的码率R₁编码的，因此它具有比分割数据474大的冗余度。即使在产生软解码器输出472和硬决策输出470的第一解码级中符号间干扰未被消除，所述更大的冗余度也增大软解码器输出472和硬决策输出470将是正确的可能性。于是，在数据检测器476中，可以消除或降低分割数据462中的符号对分割数据474中的符号的干扰。

检测值478被提供给解码器480，解码器480对检测值478应用数据解码算法，从而倒转在编码器416中进行的编码，产生软解码器输出484和硬决策输出482软解码器输出484包含每个符号的每个可能值的似然信息，硬决策输出482包含每个符号的最可能值。硬决策输出482从而对应于分割数据414u₂。

来自串-并转换器460的码率R₃的分割数据486被提供给数据检测器488，数据检测器488将数据检测算法应用于分割数据486，从而产生检测值490。在数据检测处理中，数据检测器488根据来自解码器480的软解码器输出484，倒转邻近符号对分割数据486的影响。由于分割数据474u₂是以比分割数据486的码率R₃低的码率R₂编码的，因此它具有比分割数据486大的冗余度。于是，在数据检测器488中，可以消除或降低分割数据474和分割数据462中的符号对分割数据486中的符号的干扰。

检测值490被提供给解码器492，解码器492对检测值490应用数据解码算法，从而倒转在编码器424中进行的编码，产生硬决策输出494硬决策输出494包含每个符号的最可能值。硬决策输出494从而对应于分割数据422u₃。

尽管产生硬决策输出482和494的低码率解码级至少部分取决于早先的各个解码级，不过在一些实施例中，可以至少部分并行地进行检测操作和解码操作。例如，在检测器464和解码器468仍在作用于分割数据462的时候，可进行检测器476和解码器480中的一些检测和解码迭代，同时一旦在解码器468中数据已收敛从而完成解码，就在数据检测器476中应用来自解码器468的软解码器输出472。在一些其它实施例中，一旦在解码器468中完成至少一次迭代，从而可获得软解码器输出472，就在在解码器468中数据已收敛从而完成解码之前，在数据检测器476中应用来自解码器468的软解码器输出472。在其它实施例中，直到前一级或阶段中的解码完成为止，每一级或阶段等待开始，在一些实施例中多级解码器440的一个解码器级包括一个数据检测器和一个数据解码器。

并-串转换器496合并或重组来自数据解码器468、480、492的硬决策输出470、482、494，从而产生硬决策498，硬决策498对应于提供给多级编码器400的输入402的数据。硬决策498可被进一步处理(如果期望的话)和输出以便使用。例如，在一些实施例中，逐个扇区地进行多级编码和解码，一旦扇区的数据在所有3个解码器468、480、492中已收敛(converge)时，就以硬决策498的形式输出整个的解码扇区。

参见图5，按照本发明的一些实施例，描述利用多级编码器编码的数据在存储介质上的记录模式500。串-并转换器404和并-串转换器430把数据分成将按照使数据以如图5中的模式被记录在存储介质上的顺序，以不同的码率编码的多个部分。这使多级解码器能够把源于低级解码的软信息应用于下一级解码，以消除或降低符号间干扰的影响。以不同码率编码的数据从而在写入磁盘时被交织，以致能够确定以较低码率编码的符号的值，从而能够消除或降低它们对以较高码率编码的邻近符号的干扰。以码率R₁编码的符号在图5中用标记为数字1的圆(例如，502)表示，以码率R₂编码的符号用标记为数字2的圆(例如，504)表示，以码率R₃编码的符号在图5中用标记为数字3的圆(例如，506)表示。在一些实施例中，记录模式把以最高码率编码的符号放置在交替的轨道510、512、514上，在居间的轨道516、518上交替放置以较低码率编码的符号。然而，多级编码和解码并不局限于图5中所示的模式，相反可以和在检测处理中降低二维符号间干扰的影响的任何记录模式一起使用。

串-并转换和并-串转换从而至少部分基于将在磁存储介质上保存每个符号的位置。例如，如果数据全部对应于正被写入分配给码率3的轨道(例如，512)的数据扇区，那么该数据都将由编码器3424以码率3编码，串-并转换器404将把来自输入402的所有符号指引到数据流422。如果数据全部对应于正被写入分配给码率1和2的轨道(例如，516)的数据扇区，那么串-并转换器404将交替地把来自输入402的每个相继符号指引到数据流406或数据流414。如果数据将跨越两个相邻轨道，那么串-并转换器404将按照其目标存储位置，把来自输入402的符号指引到每个数据流406、414、422，从而产生图5中所示的模式，或者当检测所取回数据的值时降低二维符号间干扰的影响的其它模式。

参见图6，通道模型600表示在第一级检测和解码之后剩余的二维符号间干扰。特别地，消除了以码率R₁编码的符号对以码率R₂和R₃编码的符号的影响。消除的源于以码率R₁编码的符号的二维符号间干扰用虚线(例如，602)表示。

参见图7，通道模型700表示在第二级检测和解码之后剩余的一维符号间干扰。特别地，以码率R₁和R₂编码的符号对以码率R₃编码的符号的影响已被消除。消除的源于以码率R₁和R₂编码的符号的二维符号间干扰用虚线(例如，702)表示。多级编码和解码从而消除或降低二维符号间干扰，而不需要二维检测器。由于较低的码率和较大的冗余，因此即使对于低码率编码符号，高码率编码符号的符号间干扰未被消除，以码率R₁和R₂编码的符号也将受益于多级编码和解码。从而，改善了误码率性能，而不增大总码率。

参见图8，流程图800公开按照本发明的一个或多个实施例的用于多级数据编码的方法。依据流程图800，接收数据输入(方框802)。把数据输入分成多个数据段(方框804)。数据输入被分割，以致当被重组和记录在存储介质上时，以不同码率编码的符号将按允许在多级检测处理中消除二维符号间干扰的模式被散布。以不同的码率编码每个数据段，从而产生编码数据段(方框806)。组合编码数据段，从而产生编码数据输出(方框808)。编码数据输出随后可被记录在诸如磁硬盘盘片之类的存储介质上。

参见图9，流程图900公开按照本发明的一个或多个实施例的用于多级数据解码的方法。依据流程图900，编码数据样本被分成分别以不同的码率编码的多个数据段(方框902)。确定以最低的数据速率编码的数据段的值(方框904)。在一些实施例中，这包括进行数据检测处理，比如(但不限于)维特比或最大后验检测算法，和数据解码处理，比如(但不限于)低密度奇偶校验或里德所罗门解码算法。确定以下一个较高数据速率编码的数据段的值，从而从以下一个较低数据速率编码的符号中减去干扰(方框906)。判定所有各级是否都已被解码，或者是否仍然存在以较高数据速率编码的数据段(方框908)。如果否，那么在方框906，对以下一个较高数据速率编码的数据段继续该处理。当所有各级都已被处理时，组合以各个不同数据速率编码的数据段的值，从而产生解码数据(方框910)。解码数据随后被输出(方框912)，或者被进一步处理。

应注意，上面讨论的各个方框连同其它功能性可用集成电路实现。这样的集成电路可包括给定方框、系统或电路，或者所述方框、系统或电路的子集的所有功能。此外，可以跨多个集成电路地实现多个方框、系统或电路的元件。这样的集成电路可以是本领域中已知的任意种类的集成电路，包括(但不限于)单片集成电路、倒装芯片集成电路、多芯片模块集成电路和/或混合信号集成电路。还应注意这里讨论的方框、系统或电路的各种功能可用软件或固件实现。在一些这样的情况下，整个系统、方框或电路可用其软件或固件等同物实现。在其它情况下，特定系统、块或电路的一部分可用软件或固件实现，而其它部分用硬件实现。

总之，本发明提供用于多级编码和解码的新系统、设备、方法和配置。尽管上面给出了本发明的一个或多个实施例的详细说明，不过对本领域的技术人员来说，各种替换物、变形例和等同物是显而易见的，而不脱离本发明的精神。于是，上面的说明不应被视为对所附权利要求限定的本发明的范围的限制。

Claims

1.一种存储系统，包括：

可操作地保持数据集的存储介质；

可操作地把数据集写入存储介质和从存储介质读取数据集的读/写头组件；

多级编码器，在数据集被写入存储介质之前可操作地以多种不同的码率对数据集进行编码；和

多级解码器，可操作地对从存储介质取回的数据集解码，并在解码以较高码率编码的值时应用以较低码率编码的解码值。

2.按照权利要求1所述的存储系统，其中多级编码器可操作地以多种不同的码率对数据集进行编码，以使得数据集中的以不同码率编码的符号在存储介质上交织。

3.按照权利要求2所述的存储系统，其中保持在存储介质上的数据集中的每个符号邻近在数据集中以所述多种码率中的一个不同码率编码的至少一个其它符号被记录。

4.按照权利要求2所述的存储系统，其中在解码以较高码率编码的值时应用以较低码率编码的解码值降低轨道间干扰。

5.按照权利要求1所述的存储系统，其中多级编码器包括串-并转换器，所述串-并转换器可操作地把数据集分成将以不同码率编码的多个数据段。

6.按照权利要求1所述的存储系统，其中多级编码器包括多个数据编码器，每个数据编码器可操作地以所述多种码率中的一个不同码率对输入数据进行编码。

7.按照权利要求1所述的存储系统，其中多级编码器包括并-串转换器，所述并-串转换器可操作地组合以所述多种不同码率编码的数据段，从而产生编码的数据集。

8.按照权利要求1所述的存储系统，其中多级解码器包括串-并转换器，所述串-并转换器可操作地把数据集分成分别以所述多种码率中的一个不同码率编码的多个数据段。

9.按照权利要求8所述的存储系统，其中多级解码器还包括第一检测器和第一解码器，所述第一检测器和第一解码器可操作地解码所述多个数据段中的以所述多种码率中的最低码率编码的第一个数据段。

10.按照权利要求9所述的存储系统，其中多级解码器还包括第二检测器和第二解码器，所述第二检测器和第二解码器可操作地解码所述多个数据段中的以所述多种码率中的次最低码率编码的第二个数据段，其中所述第二检测器可操作地根据来自第一解码器的解码值消除所述多个数据段中的所述第二个数据段中的符号间干扰。

11.按照权利要求10所述的存储系统，其中多级解码器还包括第三检测器和第三解码器，所述第三检测器和第三解码器可操作地解码所述多个数据段中的以所述多种码率中的最高码率编码的第三个数据段，其中所述第三检测器可操作地根据来自第二解码器的解码值消除所述多个数据段中的所述第三个数据段中的符号间干扰。

12.按照权利要求1所述的存储系统，其中多级解码器包括并-串转换器，所述并-串转换器可操作地组合以所述多种不同码率编码的数据段的解码值，从而产生解码的数据集。

13.按照权利要求1所述的存储系统，其中多级编码器和多级解码器被实现成集成电路。

14.一种多级编码器，包括：

串-并转换器，所述串-并转换器可操作地根据数据的存储模式，把数据分成多个数据段，以使得，所述多个数据段中的符号当被保存时将被交织；

多个数据编码器，每个数据编码器可操作地以一个不同的码率编码所述多个数据段之一；和

并-串转换器，所述并-串转换器可操作地组合来自所述多个数据编码器中的每一个编码器的编码输出，从而产生编码的数据输出。

15.按照权利要求14所述的多级编码器，其中所述多个数据编码器包括低密度奇偶校验编码器。

16.按照权利要求14所述的多级编码器，其中当保存符号时，所述串-并转换器可操作地交织所述符号，以使得以多种码率中的一种码率编码的符号邻近至少一个以多种码率中的另一种码率编码的符号。

17.一种多级解码器，包括：

串-并转换器，所述串-并转换器可操作地把数据分成多个编码数据段，每个编码数据段是以不同的码率编码的；

多个解码器级，每个解码器级可操作地解码所述多个编码数据段中的一个编码数据段，从而产生多个解码器输出，其中所述多个解码器级中的至少一个解码器级可操作地根据与多种不同码率中的较低码率相关的解码器级的解码器输出，消除干扰；

并-串转换器，所述并-串转换器可操作地组合多个解码器输出，从而产生解码数据。

18.按照权利要求17所述的多级解码器，其中所述多个解码器级中的每一个解码器级包括可操作地计算值已被正确检测的似然性的检测器，和可操作地检测和纠正错误的解码器。

19.按照权利要求18所述的多级解码器，其中多个解码器级中的所述至少一个解码器级中的检测器可操作地通过根据与多种不同码率中的所述较低码率相关的解码器级的解码器输出减去干扰值，来消除干扰。

20.按照权利要求18所述的多级解码器，其中多个解码器级中的所述至少一个解码器级中的检测器可操作地通过根据邻近目标符号保存的各个符号的解码值减去干扰值，来消除对目标符合的干扰。