TW201513102A - 用於多階編碼及解碼之系統及方法 - Google Patents

用於多階編碼及解碼之系統及方法 Download PDF

Info

Publication number
TW201513102A
TW201513102A TW103126806A TW103126806A TW201513102A TW 201513102 A TW201513102 A TW 201513102A TW 103126806 A TW103126806 A TW 103126806A TW 103126806 A TW103126806 A TW 103126806A TW 201513102 A TW201513102 A TW 201513102A
Authority
TW
Taiwan
Prior art keywords
data
decoder
encoded
operable
code rate
Prior art date
Application number
TW103126806A
Other languages
English (en)
Inventor
Lu Pan
Lu Lu
hai-tao Xia
Original Assignee
Lsi Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lsi Corp filed Critical Lsi Corp
Publication of TW201513102A publication Critical patent/TW201513102A/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
    • G11B5/09—Digital recording
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/012—Recording on, or reproducing or erasing from, magnetic disks

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Error Detection And Correction (AREA)

Abstract

一種儲存系統包含：一儲存媒體，其可操作以維持一資料集；一讀取/寫入頭總成，其可操作以將該資料集寫入至該儲存媒體及自該儲存媒體讀取該資料集；一多階編碼器，其可操作以在將該資料集寫入該儲存媒體之前，在複數個不同碼率下編碼該資料集；及一多階解碼器，其可操作以解碼自該儲存媒體擷取之該資料集，及在解碼以一較高碼率編碼之值時應用以一較低碼率編碼之經解碼值。

Description

用於多階編碼及解碼之系統及方法
本發明之各種實施例提供用於資料處理之系統及方法，且更特定言之用於在一資料處理系統中編碼及解碼資料之系統及方法。
已開發各種資料處理系統，包含儲存系統、蜂巢式電話系統及無線電傳輸系統。在此等系統中經由一些媒體將資料自一發送器傳遞至一接收器。例如，在一儲存系統中，經由一儲存媒體將資料自一發送器(即，一寫入功能)發送至一接收器(即，一讀取功能)。在以數位資料形式儲存及傳輸資訊時，引入錯誤(若未校正該等錯誤，則該等錯誤可破壞該資料及致使該資訊不可用)。任何傳遞之有效性受到由各種因素引起之資料中之任何損耗之影響。可編碼及解碼資料以致能錯誤校正(例如，增加同位位元至該資料，該等同位位元允許在下游偵測及校正錯誤)。
本發明之各種實施例提供用於多階編碼及解碼之系統及方法。
一種儲存系統包含之一儲存媒體，其可操作以維持一資料集；一讀取/寫入頭總成，其可操作以將該資料集寫入至該儲存媒體及自該儲存媒體讀取該資料集；一多階編碼器，其可操作以在將該資料集寫入至該儲存媒體之前，在複數個不同碼率下編碼該資料集；及一多 階解碼器，其可操作以解碼自該儲存媒體擷取之該資料集，及在解碼以一較高碼率編碼之值時應用以一較低碼率編碼之經解碼值。
此概述僅提供本發明之一些實施例之一大體概要。片語「在一實施例中」、「根據一實施例」、「在各種實施例中」、「在一或多項實施例中」、「在特定實施例中」及類似者大體上意謂遵循該片語之特定特徵、結構或特性係包含於本發明之至少一實施例中，且可包含於本發明之一個以上實施例中。重要的是，此等片語並不一定指稱相同實施例。此概述僅提供本發明之一些實施例之一大體概要。在以下【實施方式】、隨附申請專利範圍及附圖中揭示額外實施例。
100‧‧‧磁性儲存媒體/儲存媒體
112‧‧‧伺服楔/楔
114‧‧‧伺服楔/楔
116‧‧‧資料軌道/軌道
118‧‧‧資料軌道/軌道
120‧‧‧資料軌道/軌道
130‧‧‧伺服資料
130a‧‧‧伺服資料位元型樣
130b‧‧‧伺服資料位元型樣
132‧‧‧前置項型樣
134‧‧‧伺服位址標記
136‧‧‧格雷碼
138‧‧‧叢發欄位
140‧‧‧可重複擺度(RRO)欄位
142‧‧‧使用者資料區域
144‧‧‧使用者同步標記
146‧‧‧使用者前置項
200‧‧‧儲存系統
202‧‧‧讀取通道電路
204‧‧‧前置放大器
206‧‧‧介面控制器
210‧‧‧硬碟控制器
212‧‧‧馬達控制器
214‧‧‧轉軸馬達
216‧‧‧磁碟盤
220‧‧‧讀取/寫入頭總成
222‧‧‧讀取資料
224‧‧‧寫入資料
300‧‧‧狀態圖
302‧‧‧圓
304‧‧‧圓
306‧‧‧線
310‧‧‧目標符號
312‧‧‧前面符號
314‧‧‧隨後符號
316‧‧‧資料軌道
320‧‧‧相鄰符號
322‧‧‧相鄰符號
324‧‧‧相鄰符號
326‧‧‧相鄰符號
330‧‧‧相鄰符號
332‧‧‧相鄰符號
334‧‧‧相鄰軌道
336‧‧‧相鄰軌道
400‧‧‧多階編碼器
402‧‧‧輸入
404‧‧‧串列轉並列轉換器
406‧‧‧經劃分資料/經劃分資料信號/資料串流
410‧‧‧資料編碼器/編碼器1
412‧‧‧經編碼資料
414‧‧‧經劃分資料/經劃分資料信號/資料串流
416‧‧‧資料編碼器/編碼器2
420‧‧‧經編碼資料
422‧‧‧經劃分資料/經劃分資料信號/資料串流
424‧‧‧資料編碼器/編碼器3
426‧‧‧經編碼資料
430‧‧‧並列轉串列轉換器
432‧‧‧經編碼資料
440‧‧‧多階解碼器
450‧‧‧類比信號
452‧‧‧類比轉數位轉換器
454‧‧‧數位樣本
456‧‧‧等化器電路/三分接頭、二維等化器
458‧‧‧等化輸出/等化樣本
460‧‧‧串列轉並列轉換器
462‧‧‧經劃分資料/經劃分資料信號/經劃分資料輸入
464‧‧‧資料偵測器/偵測器
466‧‧‧經偵測之輸出/解碼器輸入/經偵測值
468‧‧‧資料解碼器/解碼器
470‧‧‧硬式決定輸出
472‧‧‧軟式解碼器輸出
474‧‧‧經劃分資料/經劃分資料信號
476‧‧‧資料偵測器/偵測器
478‧‧‧經偵測之輸出/解碼器輸入/經偵測值
480‧‧‧資料解碼器/解碼器
482‧‧‧硬式決定輸出
484‧‧‧軟式解碼器輸出
486‧‧‧經劃分資料/經劃分資料信號
488‧‧‧資料偵測器
490‧‧‧經偵測之輸出/解碼器輸入/經偵測值
492‧‧‧資料解碼器/解碼器
494‧‧‧硬式決定輸出
496‧‧‧並列轉串列轉換器
498‧‧‧硬式決定
500‧‧‧記錄型樣
502‧‧‧圓
504‧‧‧圓
506‧‧‧圓
510‧‧‧交替軌道
512‧‧‧交替軌道/軌道
514‧‧‧交替軌道
516‧‧‧中介軌道/軌道
518‧‧‧中介軌道
600‧‧‧通道模型
602‧‧‧虛線
700‧‧‧通道模型
702‧‧‧虛線
800‧‧‧流程圖
802‧‧‧方塊
804‧‧‧方塊
806‧‧‧方塊
808‧‧‧方塊
900‧‧‧流程圖
902‧‧‧方塊
904‧‧‧方塊
906‧‧‧方塊
908‧‧‧方塊
910‧‧‧方塊
912‧‧‧方塊
i‧‧‧軌道偏移值
j‧‧‧符號偏移值
m‧‧‧軌道索引
m,n‧‧‧部位
n‧‧‧符號索引
R1‧‧‧碼率
R2‧‧‧碼率
R3‧‧‧碼率
T‧‧‧目標符號及其相鄰符號之權重
u‧‧‧目標符號及其相鄰符號
u1‧‧‧經劃分資料
‧‧‧硬式決定輸出
u2‧‧‧經劃分資料
‧‧‧硬式決定輸出
u3‧‧‧經劃分資料
‧‧‧硬式決定輸出
y m,n ‧‧‧等化樣本
可藉由參考描述於本說明書之剩餘部分中之圖式實現本發明之各種實施例之一進一步理解。在該等圖式中，相同元件符號可貫穿若干圖使用以指稱類似組件。在該等圖式中，相同元件符號係貫穿若干圖式使用以指稱類似組件。
圖1係根據本發明之一些實施例之一磁性儲存媒體及區段資料方案(對於其等可藉由多階編碼及解碼降低二維符號間干擾)之一圖式；圖2描繪根據本發明之一些實施例之包含具有多階編碼及解碼之一讀取通道之一儲存系統；圖3描繪展示根據本發明之一些實施例之儲存於一儲存媒體上之一個二維型樣中之符號之間之符號間干擾之一狀態圖；圖4A描繪根據本發明之一些實施例之多階編碼器；圖4B描繪根據本發明之一些實施例之多階解碼器；圖5描繪根據本發明之一些實施例之在一儲存媒體上之對於藉由一多階編碼器編碼之資料之一記錄型樣；圖6描繪根據本發明之一些實施例之在第一偵測及解碼階之後之一通道模型； 圖7描繪根據本發明之一些實施例之在第二偵測及解碼階之後之一通道模型；圖8係展示根據本發明之一或多項實施例之用於多階資料編碼之一方法之一流程圖；及圖9係展示根據本發明之一或多項實施例之用於多階資料解碼之一方法之一流程圖。
本發明之各種實施例提供使用其中再劃分待編碼之資料之多階編碼及多階解碼之資料處理系統，其中以一不同碼率編碼各所得資料群組，且其中來自一些群組之經解碼資料用於導引其他群組之解碼。在一些實施例中，多階編碼係具有各種碼率之若干子碼之一平行寫碼方案，其中該碼率定義對於特定數目個輸入符號產生多少個經編碼之輸出符號。多階編碼及解碼可用於任何資料處理系統中以提供益處，諸如但不限於：降低符號間干擾(ISI)(包含一磁性儲存裝置(諸如一硬碟機)中之軌道間干擾(ITI))。隨著記錄密度在磁性儲存器中增加，二維符號間干擾或相鄰資料軌道中之位元或符號之間之干擾增加。藉由多階編碼，來自全部子碼之位元交替地記錄於二維磁性記錄媒體上。多階編碼及解碼利用不同階上之解碼器之間之軟資訊或值概率。來自一較低碼率之一子碼之多階解碼結果係用於導引下一階之解碼器以降低符號間干擾，從而改良偵測。此逐階降低二維符號間干擾且提供偽二維偵測，藉此在相同整體碼率下提供改良之位元錯誤率效能。
參考圖1，描繪根據本發明之一些實施例之一磁性儲存媒體100，對於該磁性儲存媒體100可藉由多階編碼及解碼降低二維符號間干擾。展示指示為虛線之一例示性資料軌道116及其兩個相鄰資料軌道118、120。藉由寫入於伺服楔112、114內之伺服資料隔離該等軌道116、118、120。應注意，雖然展示兩個軌道116、120及兩個伺服楔 112、114，但數百個楔及成千上萬個軌道可包含於一給定儲存媒體上。
伺服楔112、114包含用於控制及同步化儲存媒體100上之一所要部位上方之一讀取/寫入頭總成之伺服資料130。特定言之，該伺服資料130大體上包含一前置項型樣132，接著為一伺服位址標記134、接著為一格雷(Gray)碼136、一叢發欄位138及一可重複擺度(RRO)欄位140。應注意，一伺服資料集可具有兩個或兩個以上叢發資訊欄位。此外，應注意，不同資訊可包含於伺服欄位中。在伺服資料位元型樣130a與130b之間，提供一使用者資料區域142。使用者資料區域142可包含儲存至儲存媒體100之一或多個資料集。該等資料集可包含使用者同步化資訊，該使用者同步化資訊之一些可用作建置一參考點之一標記，處理使用者資料區域142內之資料可自該參考點開始。
在操作中，使儲存媒體100相對於感測來自該儲存媒體之資訊之一感測器旋轉。在一讀取操作中，感測器將感測來自楔112之伺服資料(即，在一伺服資料週期期間)，其後接著為感測來自楔112與楔114之間之一使用者資料區域之使用者資料(即，在一使用者資料週期期間)且接著為感測來自楔114之伺服資料。在一寫入操作中，感測器將感測來自楔112之伺服資料，接著將具有藉由一使用者同步標記144及一使用者前置項146提供之在楔112與楔114之間之使用者資料區域中之部位資訊之資料寫入至該使用者資料區域。
在一單一資料軌道116中之符號之間之干擾在本文中稱為一維符號間干擾。相鄰軌道中之符號之間之干擾(諸如軌道120中之符號對軌道116中之符號之干擾或軌道118中之符號對軌道116中之符號之干擾)在本文中稱為二維符號間干擾或軌道間干擾。術語「符號」在本文中用於指稱一資料目標，針對該資料目標在一資料偵測器中偵測值。在各種實施例中一符號可為一單一位元或多個位元。本文中所揭示之多 階編碼及解碼逐階降低軌道之間(例如，120與116之間、118與116之間)之二維符號間干擾，提供偽二維偵測及在相同整體碼率下之改良之位元錯誤率效能。
參考圖2，繪示根據本發明之一些實施例之作為多階編碼及解碼之一例示性應用之一儲存系統200。該儲存系統200包含具有一多階編碼器及解碼器之一讀取通道電路202。儲存系統200可為(例如)一硬碟機。儲存系統200亦包含一前置放大器204、一介面控制器206、一硬碟控制器210、一馬達控制器212、一轉軸馬達214、一磁碟盤216及一讀取/寫入頭總成220。介面控制器206控制往返於磁碟盤216之資料之定址及時序。磁碟盤216上之資料係由在讀取/寫入頭總成220適當地定位於磁碟盤216上方時可藉由該總成偵測之磁性信號群組所組成。在一實施例中，磁碟盤216包含根據一縱向或一垂直記錄方案記錄之磁性信號。
在一典型讀取操作中，讀取/寫入頭總成220係藉由馬達控制器212準確地定位於磁碟盤216上之一所要資料軌道上方。馬達控制器212相對於磁碟盤216定位讀取/寫入頭總成220及亦藉由在硬碟控制器210之引導下移動讀取/寫入頭總成220至磁碟盤216上之適當資料軌道而驅動轉軸馬達214。轉軸馬達214使磁碟盤216以一經判定自旋速率(RPM)自旋。一旦讀取/寫入頭總成220鄰近於適當資料軌道而定位，即在藉由轉軸馬達214使磁碟盤216旋轉時藉由讀取/寫入頭總成220感測表示磁碟盤216上之資料之磁性信號。提供該等經感測之磁性信號作為表示磁碟盤216上之磁性資料之一連續、微小類比信號。經由前置放大器204將此微小類比信號自讀取/寫入頭總成220傳遞至讀取通道電路202。前置放大器204可操作以放大自磁碟盤216存取之微小類比信號。繼而，讀取通道電路202解碼及數位化經接收之類比信號以重新產生最初寫入至磁碟盤216之資訊。此資料係作為讀取資料222而 提供至一接收電路。讀取通道電路202執行多階解碼，作為處理經接收之資訊之部分。一寫入操作實質上與前述讀取操作相反，其中寫入資料224經提供至讀取通道電路202。接著，使用一多階編碼器編碼此資料且將其寫入至磁碟盤216。可實施與下文關於圖3至圖7所揭示之多階編碼器及解碼器一致之此一多階編碼器及解碼器。在一些實施例中，執行與下文關於圖8至圖9所揭示之流程圖一致之多階編碼及解碼。
應注意，儲存系統200可整合於一較大儲存系統(舉例而言，諸如一基於RAID(廉價磁碟冗餘陣列或獨立磁碟冗餘陣列)之儲存系統)中。此一RAID儲存系統透過冗餘增加穩定性及可靠性，將多個磁碟組合為一邏輯單元。資料可跨包含於根據各種演算法且藉由一作業系統存取之RAID儲存系統(如同該RAID儲存系統係一單一磁碟)中之許多磁碟散佈。例如，在許多技術中，資料可鏡像至RAID儲存系統中之多個磁碟或可跨多個磁碟分割及分佈。若RAID儲存系統中之較小數目個磁碟失效或變得不可用，則錯誤校正技術可用於基於來自該RAID儲存系統中之其他磁碟之資料之剩餘部分重新產生缺失資料。RAID儲存系統中之磁碟可為(但不限於)個別儲存系統(諸如儲存系統200)且可緊鄰彼此而定位或為增加之安全性而更廣泛地分佈。在一寫入操作中，將寫入資料提供至一控制器，該控制器(例如)藉由鏡像或藉由條串化該寫入資料而使該寫入資料跨磁碟儲存。在一讀取操作中，控制器自磁碟擷取資料。接著，該控制器產生所得讀取資料如同RAID儲存系統係一單一磁碟。
此外，應注意，儲存系統200可經修改以包含除藉由磁碟盤216提供之儲存器之外之用於儲存資料之固態記憶體。此固態記憶體可與磁碟盤216並行使用以提供額外儲存。在此一情況中，該固態記憶體直接接收及提供資訊至讀取通道電路202。替代地，固態記憶體可用 作其中其提供比藉由磁碟盤216提供之存取時間更快之存取時間之一快取區。在此一情況中，該固態記憶體可安置於介面控制器206與讀取通道電路202之間，其中當請求資料在該固態記憶體中並不可用時或當該固態記憶體並不具有足夠儲存以容納一新寫入之資料集時，該固態記憶體作為至磁碟盤216之一途徑而操作。基於本文中提供之揭示內容，一般技術者將認知包含磁碟盤216及一固態記憶體兩者之各種儲存系統。
參考圖3，狀態圖300展示根據本發明之一些實施例之儲存於一磁性儲存媒體上之一個二維型樣中之符號之間之符號間干擾。在狀態圖300中，圓(例如，302、304)表示儲存於磁性儲存媒體上之符號，且兩個圓之間之線(例如，306)表示藉由該等圓表示之兩個符號之間之符號間干擾。符號間干擾發生於一資料軌道316上之一目標符號310與其前面符號312與隨後符號314之間。符號間干擾發生於目標符號310與相鄰軌道334、336上之相鄰符號320、322、324、326、330、332之間。當偵測目標符號310之值時，藉由多階編碼及解碼以一簡單及有效方式考量八個相鄰符號312、314及320至332之效應。顯著地，多階編碼及解碼可應用至一記錄媒體上之符號之任何二維型樣，且並不限於與圖3中所展示之規則格柵一起使用。
參考圖4A，描繪根據本發明之一些實施例之一多階編碼器400。在輸入402處藉由串列轉並列轉換器404接收待儲存之資料，該串列轉並列轉換器404將該資料分離成經劃分資料406 u1、414 u2及422 u3。在輸入402處之資料可具有任何內容物且可自任何合適源導出。在一些實施例中，經劃分資料406、414及422係在輸入402處之資料之非重疊部分。在一些實施例中，串列轉並列轉換器404作為一多工器而操作以交替引導輸入402處之符號至串流中之不同經劃分資料信號406、414或422。在一些實施例中，輸入402處之資料係使用記憶體存取技 術而非串流分離彙總於一記憶體中及藉由串列轉並列轉換器404分離。該串列轉並列轉換器404可包含將輸入402處之資料劃分成多個經劃分資料信號406、414及422之任何電路。基於本文中提供之揭示內容，一般技術者將認知可相對於本發明之不同實施例使用之各種串列轉並列轉轉器。此外，多階編碼器及解碼器並不限於本文中之例示性實施例中所揭示之三個階。
在資料編碼器410、416、424中以不同碼率分別編碼經劃分資料406、414及422，產生經編碼資料412、420、426。資料編碼器410、416、424可為(但不限於)如此項技術中已知之低密度同位檢查編碼器電路或理德所羅門(Reed Solomon)編碼器電路。基於本文中提供之揭示內容，一般技術者將認知可相對於本發明之不同實施例使用之各種資料編碼器電路。在一些實施例中，資料編碼器410、416、424增加同位符號或檢查符號至資料，使對應資料解碼器能夠基於該等同位符號或檢查符號來偵測及校正在經擷取之資料複本中之錯誤。在一些實施例中，資料編碼器410、416、424應用相同編碼演算法但具有不同碼率。在一些其他實施例中，資料編碼器410、416、424應用不同編碼演算法。編碼器1 410以碼率R1編碼經劃分資料406，編碼器2 416以碼率R2編碼經劃分資料414，及編碼器3 424以碼率R3編碼經劃分資料422，其中R1<R2<R3。在一些實施例中，R1=0.25、R2=0.5及R3=0.75。
藉由並列轉串列轉換器430合併或重新組合來自資料編碼器410、416、424之經編碼資料412、420、426，產生經編碼資料432。經編碼資料432係已在多階編碼器400中以多個碼率編碼之在輸入402處之資料之一經編碼版本。該經編碼資料432可按(但不限於)與在輸入402處相同之順序。若需要則可進一步處理該經編碼資料432且將其儲存於一儲存裝置(諸如但不限於，一磁性記錄媒體(諸如一硬碟機 盤))中。
參考圖4B，描繪根據本發明之一些實施例之一多階解碼器440。藉由類比轉數位轉換器452取樣基於自儲存器擷取之經編碼資料432之一類比信號450以產生一系列數位樣本454。在一些實施例中，類比信號422係自相對於一儲存媒體而安置之一讀取/寫入頭總成(未展示)導出。基於本文中提供之揭示內容，一般技術者將認知可自其等導出類比信號450之各種源。類比轉數位轉換器452將該類比信號450轉換成一對應系列之數位樣本454。類比轉數位轉換器452可為此項技術中已知之能夠產生對應於一類比輸入信號之數位樣本之任何電路。基於本文中提供之揭示內容，一般技術者將認知可相對於本發明之不同實施例使用之各種類比轉數位轉換器電路。
在一些實施例中，將數位樣本454提供至一等化器電路456。等化器電路454應用一等化演算法至數位樣本454，以產生一等化輸出458。在本發明之一些實施例中，等化器電路456係如此項技術中已知之一數位有限脈衝回應濾波器電路。
又，一符號之經擷取之值係歸因於符號間干擾而受其相鄰位元影響。來自一個三分接頭、二維等化器456之輸出之等化樣本458可表示為：
其中y m,n 係對於記錄於一儲存媒體上之部位m,n處之符號之等化樣本，其中m係軌道索引，其中n係符號索引，其中T表示目標符號及其相鄰符號之權重，且其中u表示目標符號及其相鄰符號。軌道偏移值i及符號偏移值j係用於引用目標符號(其中i及j=0)及其八個相鄰符 號。對於不具有軌道間干擾之一個一維情況，i將為0。
將等化樣本458提供至一串列轉並列轉換器460，該串列轉並列轉換器460將該等等化樣本458分離成經劃分資料462、474及486。經劃分資料462含有對應於以碼率R1編碼之經劃分資料406 u1之等化樣本。經劃分資料474含有對應於以碼率R2編碼之經劃分資料414 u2之等化樣本。經劃分資料486含有對應於以碼率R3編碼之經劃分資料422 u3之等化樣本。在一些實施例中，串列轉並列轉換器460作為一多工器而操作以交替引導等化樣本458中之符號至串流中之不同經劃分資料信號462、474及486。在一些實施例中，等化樣本458係使用記憶體存取技術(而非串流分離)彙總於一記憶體中及藉由串列轉並列轉換器460予以分離。該串列轉並列轉換器460可包含將等化樣本458劃分成多個經劃分資料信號462、474及486之任何電路。基於本文中提供之揭示內容，一般技術者將認知可相對於本發明之不同實施例使用之各種串列轉並列轉轉器。此外，多階編碼器及解碼器並不限於本文中之例示性實施例中所揭示之三個階。
多個資料偵測器464、476、488係包含於多階解碼器440中。資料偵測器464、476、488可操作以應用一資料偵測演算法至一輸入資料集以偵測該資料集之值。在本發明之一些實施例中，資料偵測器464係如此項技術中已知之一維特比(Viterbi)演算法資料偵測器電路。在本發明之其他實施例中，資料偵測器464係如此項技術中已知之一最大後驗資料偵測器電路。值得注意的是，一般片語「維特比資料偵測演算法」或「維特比演算法資料偵測器電路」係在其等最廣泛意義上使用以意謂任何維特比偵測演算法或維特比演算法偵測器電路或其等之變動(包含但不限於，雙向維特比偵測演算法或雙向維特比演算法偵測器電路)。又，一般片語「最大後驗資料偵測演算法」或「最大後驗資料偵測器電路」係在其等最廣泛意義上使用以意謂任何最大 後驗偵測演算法或偵測器電路或其等之變動(包含但不限於，簡化之最大後驗資料偵測演算法及一最大對數最大後驗資料偵測演算法或對應偵測器電路)。基於本文中提供之揭示內容，一般技術者將認知可相對於本發明之不同實施例使用之各種資料偵測器電路。在完成之後，資料偵測器464、476、488提供包含軟資料之經偵測之輸出466、478、490。如本文中所使用，片語「軟資料」係在其等最廣泛意義上使用以意謂可靠性資料，其中該可靠性資料之各例項指示已正確偵測一對應位元位置或位元位置群組之一可能性。在本發明之一些實施例中，軟資料或可靠性資料係如此項技術中已知之對數似然比資料。
多個資料解碼器468、480、492亦包含於多階解碼器440中。各種實施例中所使用之該等資料解碼器468、480、492可為逆轉藉由資料編碼器410、416、424執行之編碼之任何類型之解碼器，諸如(但不限於)：低密度同位檢查解碼器或理德所羅門(Reed Solomon)解碼器，該等解碼器各可操作以解碼在經編碼時以一不同碼率編碼之資料。基於本文中提供之揭示內容，一般技術者將認知可相對於本發明之不同實施例使用之各種資料解碼器電路。在可變數目次局域解碼反覆中，資料解碼器468、480、492應用資料解碼演算法至解碼器輸入466、478、490。在一些實施例中，資料解碼器468、480、492及其等對應資料偵測器464、476、488亦執行可變數目次全域偵測/解碼反覆，其中偵測器(例如，464)藉由在一先前全域反覆期間自來自解碼器(例如，468)之經解碼輸出產生之導引應用資料偵測演算法至經劃分資料輸入462。
將來自串列轉並列轉換器460之針對碼率R1之經劃分資料462提供至資料偵測器464，該資料偵測器464應用一資料偵測演算法至經劃分資料462以產生經偵測值466。將該等經偵測值466提供至解碼器468，該解碼器468應用一資料解碼演算法至經偵測值466，逆轉編碼器410 中執行之編碼及產生一軟式解碼器輸出472及一硬式決定輸出470 。該軟式解碼器輸出472含有關於對於各符號之各可能值之可能性資訊，且硬式決定輸出470含有各符號之最可能值。硬式決定輸出470 因此準確對應於經劃分資料406 u1或就資料偵測器464及解碼器468之判定能力所及對應於經劃分資料406 u1。
在一些實施例中藉由資料偵測器476以與資料偵測器476應用來自資料解碼器480之軟資訊以導引對於經劃分資料474之偵測程序相同之方式使用軟式解碼器輸出472。例如，若軟式解碼器輸出472指示相鄰符號具有+1之一值，且假定已知在一特定系統中藉由具有+1之一值之一符號之符號間干擾對一目標符號產生之效應，則自對於該目標符號之軟輸出減去該干擾值以移除該干擾。在一些實施例中，在自偵測器輸出該偵測器中之軟值之前自該等軟值減去干擾值。此移除干擾，只要對於干擾符號之決定係正確的。
將來自串列轉並列轉換器460之針對碼率R2之經劃分資料474提供至資料偵測器476，該資料偵測器476應用一資料偵測演算法至經劃分資料474以產生經偵測值478。在該資料偵測程序期間，資料偵測器476基於來自解碼器468之軟式解碼器輸出472逆轉對來自相鄰符號之經劃分資料474之效應。因為經劃分資料406 u1係以最低碼率R1編碼，所以其具有比經劃分資料474更高階之冗餘。此更高階之冗餘增加軟式解碼器輸出472及硬式決定輸出470將為正確之可能性，即使在產生軟式解碼器輸出472及硬式決定輸出470之第一解碼階中並未消除符號間干擾。可因此在資料偵測器476中消除或降低來自經劃分資料462中之符號對經劃分資料474中之符號之干擾。
將經偵測值478提供至解碼器480，該解碼器480應用一資料解碼演算法至經偵測值478，逆轉編碼器416中執行之編碼及產生一軟式解碼器輸出484及一硬式決定輸出482 。該軟式解碼器輸出484含有關 於對於各符號之各可能值之可能性資訊，且硬式決定輸出482含有各符號之最可能值。硬式決定輸出482 因此對應於經劃分資料414 u2。
將來自串列轉並列轉換器460之針對碼率R3之經劃分資料486提供至資料偵測器488，該資料偵測器488應用一資料偵測演算法至經劃分資料486以產生經偵測值490。在該資料偵測程序期間，資料偵測器488基於來自解碼器480之軟式解碼器輸出484逆轉對來自相鄰符號之經劃分資料486之效應。因為經劃分資料474 u2係以低於經劃分資料486之碼率R3之一碼率R2編碼，所以其具有比經劃分資料486更高階之冗餘。可因此在資料偵測器488中消除或降低來自經劃分資料474及經劃分資料462中之符號對經劃分資料486中之符號之干擾。
將經偵測值490提供至解碼器492，該解碼器492應用一資料解碼演算法至經偵測值490，逆轉編碼器424中執行之編碼及產生一硬式決定輸出494 。該硬式決定輸出494含有各符號之最可能值。硬式決定輸出494 因此對應於經劃分資料422 u3。
儘管產生硬式決定輸出482及494之解碼之較低碼率位準係至少部分取決於初期位準，然在一些實施例中可至少部分並行執行偵測及解碼操作。例如，可執行偵測器476及解碼器480中之一些偵測及解碼反覆，而偵測器464及解碼器468仍對經劃分資料462進行操作，其中只要資料已收斂且在解碼器468中完成解碼，來自解碼器468之軟式解碼器輸出472即施加於資料偵測器476中。在一些其他實施例中，只要在解碼器468中完成至少一反覆且軟式解碼器輸出472可用，即在資料已收斂且在解碼器468中完成解碼之前將來自解碼器468之軟式解碼器輸出472施加於資料偵測器476中。在又其他實施例中，各階或級等待開始直至在先前階級中完成解碼，其中在多階解碼器440之一些實施例中之一解碼器級包含一資料偵測器及資料解碼器。
藉由並列轉串列轉換器496合併或重新組合來自資料解碼器468、480、492之硬式決定輸出470、482、494，產生硬式決定498，該等硬式決定498對應於提供至多階編碼器400之在輸入402處之資料。若需要可進一步處理該等硬式決定498且將其等輸出以使用。例如，在一些實施例中，在一區段對區段之基礎上執行多階編碼及解碼，其中一旦對於一完整經解碼區段之資料已收斂於全部三個解碼器468、480、492中就將該區段輸出為硬式決定498。
參考圖5，描繪根據本發明之一些實施例之在一儲存媒體上之對於藉由一多階編碼器編碼之資料之記錄型樣500。串列轉並列轉換器404及並列轉串列轉換器430將資料劃分成按引起將資料記錄於儲存媒體上呈一型樣(諸如圖5中之型樣)之一順序之在不同碼率下編碼之部分。此使多階解碼器能夠應用來自較低階解碼之軟資訊至隨後階解碼以消除或降低符號間干擾之效應。因此以不同碼率編碼之資料在寫入至磁碟時交錯，使得可判定以較低碼率編碼之符號之值且可消除或降低其等對以較高碼率編碼之相鄰符號之干擾。在圖5中藉由標記為數字1之圓(例如，502)表示以碼率R1編碼之符號，藉由標記為數字2之圓(例如，504)表示以碼率R2編碼之符號，且在圖5中藉由標記為數字3之圓(例如，506)表示以碼率R3編碼之符號。在一些實施例中，記錄型樣將以最高碼率編碼之符號放置於交替軌道510、512、514上且於中介軌道516、518上交替以較低碼率編碼之符號。然而，多階編碼及解碼並不限於圖5中所展示之型樣，而可與在偵測程序期間降低二維符號間干擾之效應之任何記錄型樣一起使用。
因此，串列轉並列轉換及並列轉串列轉換至少部分基於各符號將儲存於磁性儲存媒體上之部位。例如，若資料完全對應於寫入至經指派碼率3之一軌道(例如，512)之一資料區段，則將藉由編碼器3 424以碼率3編碼該資料之全部，且串列轉並列轉換器404將把全部符號自 輸入402引導至資料串流422。若資料完全對應於寫入至經指派碼率1及2之一軌道(例如，516)之一資料區段，則串列轉並列轉換器404將把各連續符號自輸入402交替引導至資料串流406或資料串流414。若資料將橫跨兩個相鄰軌道，則串列轉並列轉換器404將根據符號之目標儲存部位而將該等符號自輸入402引導至資料串流406、414、422之各者以產生圖5中所展示之型樣或在偵測經擷取資料之值時降低二維符號間干擾之效應之任何其他型樣。
參考圖6，一通道模型600展示在第一偵測及解碼階之後剩餘之二維符號間干擾。顯著地，已消除在碼率R1下編碼之符號對在碼率R2及R3下編碼之符號產生之效應。藉由虛線(例如，602)展示來自以碼率R1編碼之符號之經消除之二維符號間干擾。
參考圖7，一通道模型700展示在第二偵測及解碼階之後剩餘之一維符號間干擾。顯著地，已消除在碼率R1及R2下編碼之符號對在碼率R3下編碼之符號產生之效應。藉由虛線(例如，702)展示來自以碼率R1及R2編碼之符號之經消除之二維符號間干擾。多階編碼及解碼因此在不需要一個二維偵測器之情況下消除或降低二維符號間干擾。在碼率R1及R2下編碼之符號亦將自多階編碼及解碼獲益，即使由於較低碼率及較大冗餘而並未消除較高碼率編碼之符號對較低碼率編碼之符號之符號間干擾。因此，在不增加整體碼率之情況下改良位元錯誤率效能。
參考圖8，流程圖800揭示根據本發明之一或多項實施例之用於多階資料編碼之一方法。遵循流程圖800，接收一資料輸入(方塊802)。將該資料輸入劃分成多個資料片段(方塊804)。劃分該資料輸入，使得在將該資料輸入重新組合或記錄於一儲存媒體上時，以不同資料率編碼之符號將穿插成在一多階偵測程序期間允許消除二維符號間干擾之一型樣。以一不同碼率編碼該等資料片段之各者，產生經編 碼之資料片段(方塊806)。組合該等經編碼之資料片段以產生一經編碼之資料輸出(方塊808)。接著，可將該經編碼之資料輸出記錄於一儲存媒體(諸如一磁性硬碟盤)上。
參考圖9，流程圖900揭示根據本發明之一或多項實施例之用於多階資料解碼之一方法。遵循流程圖900，將經編碼之資料樣本劃分成多個資料片段，已以一不同碼率編碼各資料片段(方塊902)。判定以最低資料率編碼之資料片段之值(方塊904)。在一些實施例中，此包含執行一資料偵測程序(諸如但不限於，一維特比偵測演算法或最大後驗偵測演算法)及一資料解碼程序(諸如但不限於，一低密度同位檢查解碼演算法或理德所羅門解碼演算法)。判定以下一較高資料率編碼之資料片段之值，減去來自在下一較低資料率下之符號之干擾(方塊906)。進行關於是否已解碼全部階或是否仍有以一較高資料率編碼之一資料片段之一判定(方塊908)。若為否定，該程序針對在下一較高資料率下編碼之資料片段繼續進行。當已處理全部階時，組合以各不同資料率編碼之資料片段之值，產生經解碼之資料(方塊910)。接著，可輸出(方塊912)或進一步處理該經解碼之資料。
應注意，上文應用中論述之各種區塊可連同其它功能性而實施於積體電路中。此等積體電路可包含一給定區塊、系統或電路或該區塊、系統或電路之一子集之全部功能。此外，該等區塊、系統或電路之元件可跨多個積體電路實施。此等積體電路可為此項技術中已知之任何類型之積體電路，包含(但不限於)：一單片積體電路、一覆晶積體電路、一多晶片模組積體電路及/或一混合信號積體電路。亦應注意，本文中所論述之該等區塊、系統或電路之各者功能可實施於軟體或韌體中。在一些此等情況中，整個系統、區塊或電路可使用其軟體或韌體等效物實施。在其他情況中，一給定系統、區塊或電路之一部 分可實施於軟體或韌體中，而其他部分實施於硬體中。
總之，本發明提供用於多階編碼及解碼之新穎系統、裝置、方法及配置。雖然上文已給定本發明之一或多項實施例之詳細描述，但在並不自本發明之精神改變之情況下熟習此項技術者將明白各種替代、修改及等效物。因此，以上描述不應理解為限制藉由隨附申請專利範圍定義之本發明之範疇。
100‧‧‧磁性儲存媒體/儲存媒體
112‧‧‧伺服楔/楔
114‧‧‧伺服楔/楔
116‧‧‧資料軌道/軌道
118‧‧‧資料軌道/軌道
120‧‧‧資料軌道/軌道
130‧‧‧伺服資料
130a‧‧‧伺服資料位元型樣
130b‧‧‧伺服資料位元型樣
132‧‧‧前置項型樣
134‧‧‧伺服位址標記
136‧‧‧格雷碼
138‧‧‧叢發欄位
140‧‧‧可重複擺度(RRO)欄位
142‧‧‧使用者資料區域
144‧‧‧使用者同步標記
146‧‧‧使用者前置項

Claims (20)

  1. 一種儲存系統，其包括：一儲存媒體，其可操作以維持一資料集；一讀取/寫入頭總成，其可操作以將該資料集寫入至該儲存媒體及自該儲存媒體讀取該資料集；一多階編碼器，其可操作以在將該資料集寫入至該儲存媒體之前，在複數個不同碼率下編碼該資料集；及一多階解碼器，其可操作以解碼自該儲存媒體擷取之該資料集，及在解碼以一較高碼率編碼之值時應用以一較低碼率編碼之經解碼值。
  2. 如請求項1之儲存系統，其中該多階編碼器可操作以在複數個不同碼率下編碼該資料集，使得在該資料集中以不同碼率編碼之符號交錯於該儲存媒體上。
  3. 如請求項2之儲存系統，其中維持於該儲存媒體上之該資料集中之各符號經記錄而鄰近該資料集中以該複數個碼率之一不同碼率編碼之至少一個其他符號。
  4. 如請求項2之儲存系統，其中在解碼以一較高碼率編碼之值時應用以一較低碼率編碼之經解碼值，降低軌道間干擾。
  5. 如請求項1之儲存系統，其中該多階編碼器包括一串列轉並列轉換器，該串列轉並列轉換器可操作以將該資料集劃分成在該等不同碼率下編碼之複數個資料片段。
  6. 如請求項1之儲存系統，其中該多階編碼器包括複數個資料編碼器，各資料編碼器可操作以在該複數個碼率之一不同碼率下編碼輸入資料。
  7. 如請求項1之儲存系統，其中該多階編碼器包括一並列轉串列轉 換器，其可操作以組合在該複數個不同碼率下編碼之資料片段，以產生一經編碼之資料集。
  8. 如請求項1之儲存系統，其中該多階解碼器包括一串列轉並列轉換器，其可操作以將該資料集劃分成各在該複數個碼率之一不同碼率下編碼之複數個資料片段。
  9. 如請求項8之儲存系統，其中該多階解碼器進一步包括一第一偵測器及一第一解碼器，該第一解碼器可操作以解碼在該複數個碼率之一最低碼率下編碼之該複數個資料片段之一第一資料片段。
  10. 如請求項9之儲存系統，其中該多階解碼器進一步包括一第二偵測器及一第二解碼器，該第二解碼器可操作以解碼在該複數個碼率之一下一最低碼率下編碼之該複數個資料片段之一第二資料片段，其中該第二偵測器可操作以基於來自該第一解碼器之經解碼值消除在該複數個資料片段之該第二資料片段中之符號間干擾。
  11. 如請求項10之儲存系統，其中該多階解碼器進一步包括一第三偵測器及一第三解碼器，該第三解碼器可操作以解碼在該複數個碼率之一最高碼率下編碼之該複數個資料片段之一第三資料片段，其中該第三偵測器可操作以基於來自該第二解碼器之經解碼值消除在該複數個資料片段之該第三資料片段中之符號間干擾。
  12. 如請求項1之儲存系統，其中該多階解碼器包括一並列轉串列轉換器，其可操作以組合用於在該複數個不同碼率下編碼之資料片段之經解碼值，以產生一經解碼之資料集。
  13. 如請求項1之儲存系統，其中該多階編碼器及該多階解碼器係實施為一積體電路。
  14. 一種多階編碼器，其包括：一串列轉並列轉換器，其可操作以基於對於資料之一儲存型樣而將該資料劃分成複數個資料片段，使得在儲存該複數個資料片段中之符號時將使其等交錯；複數個資料編碼器，各資料編碼器可操作以在一不同碼率下編碼該複數個資料片段之一者；及一並列轉串列轉換器，其可操作以組合來自該複數個資料編碼器之各者之一經編碼之輸出以產生一經編碼之資料輸出。
  15. 如請求項14之多階編碼器，其中該複數個資料編碼器包括低密度同位檢查編碼器。
  16. 如請求項14之多階編碼器，其中該串列轉並列轉換器可操作以在儲存符號時使其等交錯，使得以該等碼率之一者編碼之一符號鄰近以該等碼率之另一者編碼之至少一符號。
  17. 一種多階解碼器，其包括：一串列轉並列轉換器，其可操作以將資料劃分成複數個經編碼之資料片段，以一不同碼率編碼各資料片段；複數個解碼器級，各解碼器級可操作以解碼該複數個經編碼之資料片段之一者以產生複數個解碼器輸出，其中該複數個解碼器級之至少一者可操作以基於來自與該等不同碼率之一較低碼率相關聯之一解碼器級之一解碼器輸出消除干擾；及一並列轉串列轉換器，其可操作以組合該複數個解碼器之輸出以產生經解碼資料。
  18. 如請求項17之多階解碼器，其中該複數個解碼器級各包括：一偵測器，其可操作以計算正確偵測值之一可能性；及一解碼器，其可操作以偵測及校正錯誤。
  19. 如請求項18之多階解碼器，其中該複數個解碼器級之該至少一 者中之該偵測器可操作以藉由基於來自與該等不同碼率之該較低碼率相關聯之該解碼器級之該解碼器輸出減去干擾值而消除干擾。
  20. 如請求項18之多階解碼器，其中該複數個解碼器級之該至少一者中之該偵測器可操作以藉由基於鄰近一目標符號而儲存之符號之經解碼值減去干擾值而消除對於該目標符號之干擾。
TW103126806A 2013-08-30 2014-08-05 用於多階編碼及解碼之系統及方法 TW201513102A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/015,126 US9047882B2 (en) 2013-08-30 2013-08-30 Systems and methods for multi-level encoding and decoding

Publications (1)

Publication Number Publication Date
TW201513102A true TW201513102A (zh) 2015-04-01

Family

ID=50980981

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103126806A TW201513102A (zh) 2013-08-30 2014-08-05 用於多階編碼及解碼之系統及方法

Country Status (6)

Country Link
US (1) US9047882B2 (zh)
EP (1) EP2843662B8 (zh)
JP (1) JP2015049923A (zh)
KR (1) KR20150026784A (zh)
CN (1) CN104424957B (zh)
TW (1) TW201513102A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI687921B (zh) * 2019-02-01 2020-03-11 宏碁股份有限公司 主機、疊瓦式磁記錄硬碟及其運作方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10795765B2 (en) * 2014-07-22 2020-10-06 Ngd Systems, Inc. SSD for long term data retention
US20160080101A1 (en) * 2014-09-12 2016-03-17 Nokia Corporation Method and apparatus for mitigating interference
JP2018160302A (ja) * 2017-03-23 2018-10-11 株式会社東芝 ストレージ装置及びコントローラ

Family Cites Families (94)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0443721A (ja) 1990-06-11 1992-02-13 Matsushita Electric Ind Co Ltd ディジタル信号復号装置
US5612964A (en) 1991-04-08 1997-03-18 Haraszti; Tegze P. High performance, fault tolerant orthogonal shuffle memory and method
CA2067669C (en) 1991-04-30 1997-10-28 Akihisa Ushirokawa Method and apparatus of estimating data sequence transmitted using viterbi algorithm
US5278703A (en) 1991-06-21 1994-01-11 Digital Equipment Corp. Embedded servo banded format for magnetic disks for use with a data processing system
US5392299A (en) 1992-01-15 1995-02-21 E-Systems, Inc. Triple orthogonally interleaed error correction system
US5317472A (en) 1992-03-17 1994-05-31 Schweitzer Engineering Laboratories, Inc. Apparatus for insuring the security of output signals from protective relays used in electric power systems
US5513192A (en) 1992-08-28 1996-04-30 Sun Microsystems, Inc. Fault tolerant disk drive system with error detection and correction
GB9317604D0 (en) 1993-08-24 1993-10-06 Philips Electronics Uk Ltd Receiver for ds-cdma signals
US5417500A (en) 1993-09-13 1995-05-23 Reliance Electric Industrial Company Bearing assembly utilizing improved clamping collar
ZA947317B (en) 1993-09-24 1995-05-10 Qualcomm Inc Multirate serial viterbi decoder for code division multiple access system applications
US5523903A (en) 1993-12-23 1996-06-04 International Business Machines Corporation Sector architecture for fixed block disk drive
US5550870A (en) 1994-03-02 1996-08-27 Lucent Technologies Inc. Viterbi processor
JPH07245635A (ja) 1994-03-04 1995-09-19 Sony Corp 信号点マッピング方法および信号点検出方法
EP0677967A3 (en) 1994-04-12 1997-07-23 Gold Star Co Viterbi decoder for high-definition television.
US5898710A (en) 1995-06-06 1999-04-27 Globespan Technologies, Inc. Implied interleaving, a family of systematic interleavers and deinterleavers
JPH09185397A (ja) * 1995-12-28 1997-07-15 Olympus Optical Co Ltd 音声情報記録装置
JPH09232973A (ja) 1996-02-28 1997-09-05 Sony Corp ビタビ復号器
US6023783A (en) 1996-05-15 2000-02-08 California Institute Of Technology Hybrid concatenated codes and iterative decoding
US5978414A (en) 1996-07-03 1999-11-02 Matsushita Electric Industrial Co., Ltd. Transmission rate judging unit
US5802118A (en) 1996-07-29 1998-09-01 Cirrus Logic, Inc. Sub-sampled discrete time read channel for computer storage systems
JP3310185B2 (ja) 1996-11-21 2002-07-29 松下電器産業株式会社 誤り訂正装置
US6377610B1 (en) 1997-04-25 2002-04-23 Deutsche Telekom Ag Decoding method and decoding device for a CDMA transmission system for demodulating a received signal available in serial code concatenation
US5983383A (en) 1997-01-17 1999-11-09 Qualcom Incorporated Method and apparatus for transmitting and receiving concatenated code data
US6029264A (en) 1997-04-28 2000-02-22 The Trustees Of Princeton University System and method for error correcting a received data stream in a concatenated system
KR100484127B1 (ko) 1997-08-07 2005-06-16 삼성전자주식회사 비터비디코더
GB9718324D0 (en) * 1997-08-30 1997-11-05 Philips Electronics Nv Video recorder
US6005897A (en) 1997-12-16 1999-12-21 Mccallister; Ronald D. Data communication system and method therefor
JP3900637B2 (ja) 1997-12-19 2007-04-04 ソニー株式会社 ビタビ復号装置
US6535553B1 (en) 1998-06-19 2003-03-18 Samsung Electronics Co., Ltd. Passband equalizers with filter coefficients calculated from modulated carrier signals
US6145110A (en) 1998-06-22 2000-11-07 Ericsson Inc. Digital data decoder that derives codeword estimates from soft data
KR100277764B1 (ko) 1998-12-10 2001-01-15 윤종용 통신시스템에서직렬쇄상구조를가지는부호화및복호화장치
US6381726B1 (en) 1999-01-04 2002-04-30 Maxtor Corporation Architecture for soft decision decoding of linear block error correcting codes
US6216249B1 (en) 1999-03-03 2001-04-10 Cirrus Logic, Inc. Simplified branch metric for reducing the cost of a trellis sequence detector in a sampled amplitude read channel
US6216251B1 (en) 1999-04-30 2001-04-10 Motorola Inc On-chip error detection and correction system for an embedded non-volatile memory array and method of operation
US6473878B1 (en) 1999-05-28 2002-10-29 Lucent Technologies Inc. Serial-concatenated turbo codes
US6351832B1 (en) 1999-05-28 2002-02-26 Lucent Technologies Inc. Turbo code symbol interleaver
US6266795B1 (en) 1999-05-28 2001-07-24 Lucent Technologies Inc. Turbo code termination
US6810502B2 (en) 2000-01-28 2004-10-26 Conexant Systems, Inc. Iteractive decoder employing multiple external code error checks to lower the error floor
US7184486B1 (en) 2000-04-27 2007-02-27 Marvell International Ltd. LDPC encoder and decoder and method thereof
US6757862B1 (en) 2000-08-21 2004-06-29 Handspring, Inc. Method and apparatus for digital data error correction coding
US6970511B1 (en) 2000-08-29 2005-11-29 Lucent Technologies Inc. Interpolator, a resampler employing the interpolator and method of interpolating a signal associated therewith
JP4324316B2 (ja) 2000-10-23 2009-09-02 株式会社日立グローバルストレージテクノロジーズ 垂直磁気記録再生装置
US7093179B2 (en) 2001-03-22 2006-08-15 University Of Florida Method and coding means for error-correction utilizing concatenated parity and turbo codes
US7295623B2 (en) 2001-07-11 2007-11-13 Vativ Technologies, Inc. High-speed communications transceiver
US6904084B2 (en) 2001-09-05 2005-06-07 Mediatek Incorporation Read channel apparatus and method for an optical storage system
US7073118B2 (en) 2001-09-17 2006-07-04 Digeo, Inc. Apparatus and method for saturating decoder values
US6986098B2 (en) 2001-11-20 2006-01-10 Lsi Logic Corporation Method of reducing miscorrections in a post-processor using column parity checks
ATE556491T1 (de) 2002-07-03 2012-05-15 Dtvg Licensing Inc Methode und verfahren für die speicherverwaltung in low density parity check (ldpc) decodern
US6826140B2 (en) 2002-08-26 2004-11-30 Bae Systems Information And Electronic Systems Integration Inc Multichannel digital recording system with multi-user detection
US6785863B2 (en) 2002-09-18 2004-08-31 Motorola, Inc. Method and apparatus for generating parity-check bits from a symbol set
US7058873B2 (en) 2002-11-07 2006-06-06 Carnegie Mellon University Encoding method using a low density parity check code with a column weight of two
US7702986B2 (en) 2002-11-18 2010-04-20 Qualcomm Incorporated Rate-compatible LDPC codes
WO2004049328A1 (en) 2002-11-27 2004-06-10 Koninklijke Philips Electronics N.V. Trellis-based symbol detection method and device
US7047474B2 (en) 2002-12-23 2006-05-16 Do-Jun Rhee Decoding concatenated codes via parity bit recycling
US7117427B2 (en) 2003-07-09 2006-10-03 Texas Instruments Incorporated Reduced complexity decoding for trellis coded modulation
US7313750B1 (en) 2003-08-06 2007-12-25 Ralink Technology, Inc. Efficient soft decision demapper to minimize viterbi decoder complexity
US7133228B2 (en) 2003-10-10 2006-11-07 Seagate Technology Llc Using data compression to achieve lower linear bit densities on a storage medium
US7958425B2 (en) 2004-02-19 2011-06-07 Trelliware Technologies, Inc. Method and apparatus for communications using turbo like codes
US7415651B2 (en) 2004-06-02 2008-08-19 Seagate Technology Data communication system with multi-dimensional error-correction product codes
US7996746B2 (en) 2004-10-12 2011-08-09 Nortel Networks Limited Structured low-density parity-check (LDPC) code
US7646829B2 (en) 2004-12-23 2010-01-12 Agere Systems, Inc. Composite data detector and a method for detecting data
US7779325B2 (en) 2005-01-24 2010-08-17 Agere Systems Inc. Data detection and decoding system and method
US7370258B2 (en) 2005-04-28 2008-05-06 Sandbridge Technologies Inc. Iterative concatenated convolutional Reed-Solomon decoding method
US7587657B2 (en) 2005-04-29 2009-09-08 Agere Systems Inc. Method and apparatus for iterative error-erasure decoding
US7802172B2 (en) 2005-06-20 2010-09-21 Stmicroelectronics, Inc. Variable-rate low-density parity check codes with constant blocklength
US7523375B2 (en) 2005-09-21 2009-04-21 Distribution Control Systems Set of irregular LDPC codes with random structure and low encoding complexity
US7205912B1 (en) * 2005-10-31 2007-04-17 Seagate Technology Llc Structured set partitioning and multilevel coding for partial response channels
US7752523B1 (en) 2006-02-13 2010-07-06 Marvell International Ltd. Reduced-complexity decoding of parity check codes
JP4992900B2 (ja) 2006-08-02 2012-08-08 富士通株式会社 受信装置及びその復号方法
US8705752B2 (en) 2006-09-20 2014-04-22 Broadcom Corporation Low frequency noise reduction circuit architecture for communications applications
FR2909499B1 (fr) 2006-12-01 2009-01-16 Commissariat Energie Atomique Procede et dispositif de decodage pour codes ldpc, et appareil de communication comprenant un tel dispositif
US20080304558A1 (en) 2007-06-06 2008-12-11 Hong Kong University Of Science And Technology Hybrid time-frequency domain equalization over broadband multi-input multi-output channels
US8711984B2 (en) 2008-01-22 2014-04-29 Agere Systems Llc Methods and apparatus for map detection with reduced complexity
US8724381B2 (en) * 2008-03-11 2014-05-13 Agere Systems Llc Methods and apparatus for storing data in a multi-level cell flash memory device with cross-page sectors, multi-page coding and per-page coding
US8201051B2 (en) 2008-10-15 2012-06-12 Lsi Corporation Method for detecting short burst errors in LDPC system
EP2191569B1 (en) 2008-05-19 2018-11-21 Avago Technologies General IP (Singapore) Pte. Ltd. Systems and methods for mitigating latency in a data detector feedback loop
KR101473046B1 (ko) * 2009-03-05 2014-12-15 엘에스아이 코포레이션 반복 복호기들을 위한 개선된 터보-등화 방법들
US7952824B2 (en) 2009-03-06 2011-05-31 Agere Systems Inc. Systems and methods for defective media region identification
US8578253B2 (en) 2010-01-04 2013-11-05 Lsi Corporation Systems and methods for updating detector parameters in a data processing circuit
US8161351B2 (en) * 2010-03-30 2012-04-17 Lsi Corporation Systems and methods for efficient data storage
US8443249B2 (en) 2010-04-26 2013-05-14 Lsi Corporation Systems and methods for low density parity check data encoding
US8237597B2 (en) 2010-09-21 2012-08-07 Lsi Corporation Systems and methods for semi-independent loop processing
US8295001B2 (en) 2010-09-21 2012-10-23 Lsi Corporation Systems and methods for low latency noise cancellation
US8667039B2 (en) 2010-11-17 2014-03-04 Lsi Corporation Systems and methods for variance dependent normalization for branch metric calculation
US8325433B2 (en) 2011-01-19 2012-12-04 Lsi Corporation Systems and methods for reduced format data processing
US8261171B2 (en) 2011-01-27 2012-09-04 Lsi Corporation Systems and methods for diversity combined data detection
US8699167B2 (en) 2011-02-16 2014-04-15 Lsi Corporation Systems and methods for data detection using distance based tuning
US8446683B2 (en) 2011-02-22 2013-05-21 Lsi Corporation Systems and methods for data pre-coding calibration
US8670955B2 (en) 2011-04-15 2014-03-11 Lsi Corporation Systems and methods for reliability assisted noise predictive filtering
US8611033B2 (en) 2011-04-15 2013-12-17 Lsi Corporation Systems and methods for selective decoder input data processing
US8566666B2 (en) 2011-07-11 2013-10-22 Lsi Corporation Min-sum based non-binary LDPC decoder
US8830613B2 (en) 2011-07-19 2014-09-09 Lsi Corporation Storage media inter-track interference cancellation
US8862960B2 (en) * 2011-10-10 2014-10-14 Lsi Corporation Systems and methods for parity shared data encoding
US8774324B2 (en) * 2011-12-14 2014-07-08 Xilinx, Inc. Systems and methods for changing decoding parameters in a communication system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI687921B (zh) * 2019-02-01 2020-03-11 宏碁股份有限公司 主機、疊瓦式磁記錄硬碟及其運作方法

Also Published As

Publication number Publication date
US20150062734A1 (en) 2015-03-05
US9047882B2 (en) 2015-06-02
EP2843662B8 (en) 2018-12-05
EP2843662B1 (en) 2018-10-03
KR20150026784A (ko) 2015-03-11
JP2015049923A (ja) 2015-03-16
CN104424957A (zh) 2015-03-18
CN104424957B (zh) 2019-07-05
EP2843662A1 (en) 2015-03-04

Similar Documents

Publication Publication Date Title
US8385014B2 (en) Systems and methods for identifying potential media failure
US7644337B2 (en) Error correction device, encoder, decoder, method, and information storage device
US9026572B2 (en) Systems and methods for anti-causal noise predictive filtering in a data channel
US9837115B1 (en) Unequal error correction code in multi-track recording
US9047205B1 (en) Data storage device employing orthogonal equalization and sequence detection to compensate for two-dimensional intersymbol interference
TW201513102A (zh) 用於多階編碼及解碼之系統及方法
US20130024163A1 (en) Systems and Methods for Early Stage Noise Compensation in a Detection Channel
US7127660B2 (en) Method, apparatus and program storage device for correcting a burst of errors together with a random error using shortened cyclic codes
US8908307B1 (en) Systems and methods for hard disk drive region based data encoding
US8848305B2 (en) Systems and methods for hard decision based ITI cancellation
KR100991964B1 (ko) 기록 매체의 다중 층들에 걸쳐 기록된 데이터에 대한리던던시 보호
US8861113B2 (en) Noise predictive filter adaptation for inter-track interference cancellation
US8930780B2 (en) Systems and methods for non-zero syndrome based processing
US8564897B1 (en) Systems and methods for enhanced sync mark detection
JP5680696B2 (ja) シンボルの再グループ化による復号化処理のためのシステム及び方法
US8699164B1 (en) Data recovery using no sync mark retry
US8797665B2 (en) Systems and methods for channel quality determination
US8782488B2 (en) Systems and methods for back step data decoding
US20130275717A1 (en) Multi-Tier Data Processing
US9019644B2 (en) Systems and methods for data addressing in a storage device
US9019641B2 (en) Systems and methods for adaptive threshold pattern detection
US9640217B1 (en) Systems and methods for flaw scan with interleaved sectors
US9786320B2 (en) Systems and methods for missed media sector alignment
US9224420B1 (en) Syncmark detection failure recovery system
US20160314814A1 (en) Systems and Methods for Side-Track Aided Data Recovery