JP2015047850A - 記録ヘッド制御装置、記録ヘッド、記録装置、及び画像形成装置 - Google Patents

Abstract

【課題】画質向上を図る。
【解決手段】記録装置８は、復元部（デシリアライザ６１）と、転送制御部７０と、を備える。デシリアライザ６１は、クロック信号と画像信号とを重畳したシリアル信号から、クロック信号と画像信号とを復元し、記憶部（ＲＡＭ６７）に記憶する。転送制御部７０は、圧電素子５３を駆動させるための駆動波形の同期信号を受信し、記憶部（ＲＡＭ６７）に記憶された画像信号を、同期信号に応じたタイミングで、圧電素子５３を駆動させる駆動部５５へ送信する。
【選択図】図７

Description

本発明は、記録ヘッド制御装置、記録ヘッド、記録装置、及び画像形成装置に関する。

複数のノズルからインク滴を吐出する記録ヘッドを複数備えた画像形成装置が知られている。記録ヘッドには、ノズルに対応して設けられた各圧電素子に各種信号を送信するために、複数の配線が設けられている。このため、配線の煩雑化が問題となる場合があった。そこで、画像信号にクロック信号を重畳させて記録ヘッドへシリアル転送する方式が知られている（例えば、特許文献１参照）。特許文献１では、画像信号とクロック信号とを重畳させて記録ヘッドへシリアル転送することで、配線の簡易化を図っている。

しかしながら、画像信号とクロック信号とを重畳したシリアル信号の生成や、シリアル信号から画像信号とクロック信号を復元する際に、数クロックサイクル分のタイミングのズレが発生する場合がある。このため、復元された画像信号と別途供給される駆動波形との同期化が困難となり、画質低下が生じる場合があった。

本発明は、上記に鑑みてなされたものであって、画質向上を図ることができる、記録ヘッド制御装置、記録ヘッド、記録装置、及び画像形成装置を提供することを目的とする。

上述した課題を解決し、目的を達成するために、本発明は、クロック信号と画像信号とを重畳したシリアル信号から前記クロック信号と前記画像信号とを復元し、記憶部に記憶する復元部と、圧電素子を駆動させるための駆動波形の同期信号を受信し、前記記憶部に記憶された前記画像信号を、前記同期信号に応じたタイミングで、前記圧電素子を駆動させる駆動部へ送信する送信制御部と、を備える。

本発明によれば、画質向上を図ることができる、という効果を奏する。

図１は、インクジェット記録装置の模式図である。 図２は、記録装置を示す模式図である。 図３は、記録ヘッドの配置の一例を示す模式図である。 図４は、記録ヘッドを示す模式図である。 図５は、記録装置の側面図である。 図６は、ヘッド部を分解した状態を示す模式図である。 図７は、記録装置の電気的構成を示す模式図である。 図８は、誤り訂正部による処理の一例を模式的に示す図である。 図９は、本実施の形態の記録装置における、画像信号と駆動波形とオン時間との関係を示す線図である。 図１０は、従来の記録装置における、画像信号と駆動波形とオン時間との関係を示す線図である。

以下に添付図面を参照して、記録ヘッド制御装置、記録ヘッド、及び画像形成装置の一の実施の形態を詳細に説明する。

図１は、インクジェット記録装置１００の模式図である。インクジェット記録装置１００は、記録媒体１を供給する用紙供給部２より、記録媒体１の搬送方向下流側に設けられている。また、インクジェット記録装置１００は、記録媒体１を回収する用紙回収部１３より、記録媒体１の搬送方向上流側に配置されている。なお、インクジェット記録装置１００は、用紙供給部２と用紙回収部１３を備えた構成であってもよい。

記録媒体１は、予め定められた大きさに分断された用紙であってもよいし、搬送方向に連続した連続紙であってもよい。本実施の形態では、一例として、記録媒体１が連続紙である場合を説明するが、この形態に限られない。

記録媒体１は、図示を省略する搬送機構等によって、用紙供給部２からインクジェット記録装置１００に供給される。インクジェット記録装置１００に供給された記録媒体１には、記録装置８（詳細後述）によって画像が形成される。画像形成された記録媒体１は、用紙回収部１３によって順次巻き取り回収される。

インクジェット記録装置１００は、記録媒体１を搬送する用紙搬送機構を備える。用紙搬送機構は、規制ガイド３、インフィード部４、ダンサローラ５、ＥＰＣ（Ｅｄｇｅ Ｐｏｓｉｔｉｏｎ Ｃｏｎｔｒｏｌ）６、蛇行量検出器７、アウトフィード部１１、及びプラー１２等を備える。規制ガイド３は、用紙供給部２から供給された記録媒体１の幅方向の位置決めを行う。

インフィード部４は、駆動ローラと従動ローラで構成され、これらのローラで記録媒体１を挟持搬送する。ダンサローラ５は、記録媒体１の張力に対応して上下移動することで、記録媒体１の搬送時の張力を一定の張力に維持する。ＥＰＣ６は、記録媒体１の蛇行を制御する。蛇行量検出器７は、記録媒体１の蛇行方向や蛇行量を検出し、検出結果をＥＰＣ６へ出力する。ＥＰＣ６は、蛇行量検出器７からの検出結果を用いて、記録媒体１の蛇行を抑制するように図示を省略する機構を制御する。

アウトフィード部１１は、駆動ローラと従動ローラとを含む。アウトフィード部１１は、駆動ローラと従動ローラとの間で記録媒体１を挟持しつつ、一定速度で搬送する。プラー１２は、記録媒体１を用紙回収部１３に向かって排出する。プラー１２は、駆動ローラと従動ローラとを含み、これらのローラによって記録媒体１を挟持搬送することで、記録媒体１を排出する。

また、インクジェット記録装置１００は、記録媒体１にインク滴を吐出することで画像を形成する記録装置８と、プラテン９と、乾燥部１０と、を備える。プラテン９は、記録装置８におけるインクの吐出面に所定の間隔を隔てて対向配置されており、記録媒体１を保持する。記録装置８は、記録媒体１の搬送速度にあわせてプラテン９に向かってインク滴を吐出する。これによって、記録媒体１におけるプラテン９上の領域に、インク滴による画像が形成される。乾燥部１０は、記録媒体１上に吐出されたインク滴を乾燥させることでインク滴を記録媒体１に定着させる。

図２は、記録装置８を示す模式図である。記録装置８は、駆動制御基板１８と、複数の記録ヘッド１５と、を備える。駆動制御基板１８と、各記録ヘッド１５とは、ケーブル１９によって電気的に接続されている。各記録ヘッド１５には、インク滴を吐出する複数のノズルの各々に対応して圧電素子５３が設けられている。

駆動制御基板１８は、各記録ヘッド１５に設けられた各圧電素子５３を駆動させるための駆動波形や、各圧電素子５３のオンオフを制御するための画像信号等を生成する回路を搭載したリジッド基板である。駆動制御基板１８は、形成対象の画像の画像データに基づいて、駆動波形や画僧信号を公知の方法により生成する。

記録ヘッド１５は、記録媒体１の搬送方向（図２中、矢印Ｙ方向参照）に所定間隔を隔てて複数配列されると共に、該搬送方向に対して直交する方向（図２中、矢印Ｘ方向参照）に複数配列されている。これらの複数の記録ヘッド１５は、上記配列となるようにプレート２０上に設置されている。

記録ヘッド１５は、駆動制御基板１８から送信される駆動波形及び画像信号に応じて、記録媒体１にインク滴を吐出する。具体的には、画像信号は、複数の記録ヘッド１５の各々に設けられた各圧電素子５３を、形成対象の画像や記録媒体１の搬送速度に応じて、オンまたはオフに制御するための信号である。駆動波形は、各圧電素子５３に対応するノズルから吐出するインク滴の量（例えば、大滴、中滴、小滴等）に応じたパルス幅及び電圧レベルの波形であり、形成対象の画像に応じて作成される。

このため、各記録ヘッド１５に設けられた圧電素子５３は、画像信号に応じてオン状態とされると共に、駆動波形に示されるパルス幅に応じた時間継続して該駆動波形に応じた電圧レベルの電圧が印加されることで、駆動することとなる。すなわち、圧電素子５３の駆動によって、圧電素子５３に対応するノズルから、画像信号及び駆動波形に応じたタイミング及び量のインク滴が記録媒体１に吐出される。

なお、図２に示す例では、記録装置８が、２つの駆動制御基板１８を備えた例を示した。また、記録装置８は、記録媒体１の搬送方向（図２中、矢印Ｙ方向参照）に４列、記録媒体１の搬送方向に直交する方向（図２中、矢印Ｘ方向）に４列の、合計１６個の記録ヘッド１５が設けられている場合を示した。そして、１つの駆動制御基板１８に対して、８個（２列×４列）の記録ヘッド１５がケーブル１９によって接続されている場合を示した。

しかし、記録装置８に搭載される記録ヘッド１５の数や、１つの駆動制御基板１８に対応して設けられる記録ヘッド１５の数は、このような形態に限られない。

図３は、記録ヘッド１５の配置の一例を示す模式図である。本実施の形態では、プレート２０に設けられた複数の記録ヘッド１５は、記録媒体１の搬送方向（図３中、矢印Ｙ方向参照）に配列された各列に属する記録ヘッド１５毎に、異なる色のインク滴を吐出する。具体的には、プレート２０に設けられた複数の記録ヘッド１５は、ブラックのインク滴を吐出するブラック用ヘッドアレイ１４Ｋと、シアンのインク滴を吐出するシアン用ヘッドアレイ１４Ｃと、マゼンダのインク滴を吐出するマゼンダ用ヘッドアレイ１４Ｍと、イエローのインク滴を吐出するイエロー用ヘッドアレイ１４Ｙと、の集合体により構成されている。

各ヘッドアレイ（１４Ｋ，１４Ｃ，１４Ｍ，１４Ｙ）は、記録媒体１の搬送方向（図３中、矢印Ｙ方向）に直交する方向（図３中、矢印Ｘ方向）に４つの記録ヘッド１５が配列されてなる。記録ヘッド１５を、このように配列することで、広域な印刷領域幅を確保している。なお、記録ヘッド１５の、記録媒体１の搬送方向（図３中、矢印Ｙ方向）への配列数や、該搬送方向（図３中、矢印Ｙ方向）に直交する方向（図３中、矢印Ｘ方向）への配列数は、図３に示す例に限られない。

図４は、記録ヘッド１５を示す模式図である。詳細には、図４は、記録ヘッド１５を、インク滴を吐出するノズル側の面（以下、ノズル面と称する）１７から見た平面図である。記録ヘッド１５のノズル面１７には、複数のノズル１６が配列されている。各ノズル１６は、インク滴を吐出する吐出口である。本実施の形態では、ノズル面１７には、複数のノズル１６を記録媒体１の搬送方向（図４中、矢印Ｙ方向参照）に直交する方向（図４中、矢印Ｘ方向参照）に配列したノズル列を、該搬送方向（図４中、矢印Ｙ方向）に２列配列した例を示した。また、これらのノズル列における各ノズル１６は、各ノズル１６間の位置に他の列のノズル１６が位置するように、千鳥状に配列されている。ノズル１６を千鳥状に配列することで、形成画像の高解像度に対応することができる。

図５は、記録装置８の側面図である。なお、図５に示す例では、説明の簡略化を図るために、駆動制御基板１８と記録ヘッド１５とが１対１の関係で接続された形態を示した。

駆動制御基板１８は、電流増幅部２２、冷却フィン２１、電解コンデンサ２３、送信側ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）２４、及びコネクタ２５を含む。電流増幅部２２は、駆動制御基板１８に設けられた後述するＤ／Ａコンバータから出力された駆動波形のアナログ信号を電圧増幅する。冷却フィン２１は、電流増幅部２２の損失として発せられるジュール熱を冷却する。電解コンデンサ２３は、圧電素子５３への電流供給を補助する。送信側ＦＰＧＡ２４は、形成対象の画像の画像データをインクジェット記録装置１００に設けられた図示を省略するコントローラから受信し、画像信号や駆動波形を生成する（詳細後述）。コネクタ２５は、ケーブル１９を着脱可能に保持すると共に、駆動制御基板１８の各部にケーブル１９を電気的に接続させる。

記録ヘッド１５は、記録ヘッド制御装置３０、フレキシブルプリント基板３１、ヘッドタンク３３、ヘッド基板３４、及びヘッド部３５を含む。記録ヘッド制御装置３０は、受信側ＦＰＧＡ２９やコネクタ２６を搭載したリジッド基板である。記録ヘッド制御装置３０は、ヘッドタンク３３の側面にタッピンネジ２８にて固定されている。

ヘッドタンク３３は、インクを一時的に貯留するタンクであり、ヘッド部３５にインクを供給する。ヘッドタンク３３には、ヘッドタンク３３の上部に設けられた公知のジョイント部３２を介してインクが供給される。受信側ＦＰＧＡ２９は、駆動制御基板１８に搭載された送信側ＦＰＧＡ２４からシリアル転送される画像信号をデシリアライズ処理し、駆動部５５にパラレル転送する。なお、送信側ＦＰＧＡ２４及び受信側ＦＰＧＡ２９の詳細は後述する。

ヘッド部３５は、上述した圧電素子５３やノズル１６を含み、記録ヘッド制御装置３０の制御によってインク滴を吐出する。

ヘッド基板３４は、ヘッド部３５に設けられた圧電素子５３と記録ヘッド制御装置３０とを電気的に接続するためのリジッド基板である。ヘッド基板３４は、ヘッド部３５とヘッドタンク３３との間に接着及び配置されている。

記録ヘッド制御装置３０と、ヘッド基板３４は、フレキシブルプリント基板３１によって電気的に接続されている。フレキシブルプリント基板３１は、柔軟な素材で構成された基板であり、容易に折り曲げることが可能である。

図５に示すように、本実施の形態では、電流増幅部２２及び冷却フィン２１は、記録ヘッド１５の外側に実装されている。また、記録ヘッド制御装置３０とヘッド部３５の接続には、コネクタを搭載せず、フレキシブルプリント基板３１とヘッド基板３４を用いている。このため、記録装置８の小型化を実現している。

図６は、ヘッド部３５を分解した状態を示す模式図である。ヘッド部３５は、ノズルプレート４０、圧力室プレート４１、リストリクタプレート４３、ダイアフラムプレート４５、剛性プレート５０、及び圧電素子群５２の積層体である。

ノズルプレート４０には、複数のノズル１６が千鳥状に配列されている。図６中、ノズルプレート４０の上側の面がノズル面１７に相当する。圧力室プレート４１は、ノズル１６に対応する位置に圧力室４２の形成された基板である。リストリクタプレート４３には、各圧力室に対応する位置に、リストリクタ４４が設けられている。リストリクタ４４は、剛性プレート５０に設けられた共通インク流路４８と、圧力室プレート４１に設けられた圧力室４２と、を連通すると共に圧力室４２へのインク流量を制御する。ダイアフラムプレート４５には、振動板４７とフィルタ４６が設けられている。これらのノズルプレート４０、圧力室プレート４１、リストリクタプレート４３、及びダイアフラムプレート４５を順次重ねて位置決めして接合することにより、インクの流路を備えた流路板Ｐが構成される。

剛性プレート５０には、共通インク流路４８と、開口部４９と、インク導入パイプ５１と、が設けられている。上記流路板Ｐと剛性プレート５０とは、フィルタ４６が共通インク流路４８の開口部に対向するように接合されている。

インク導入パイプ５１の上側開口端は、剛性プレート５０の共通インク流路４８に接続され、インク導入パイプ５１の下側開口端は、図６では図示を省略するヘッドタンク（図５中、ヘッドタンク３３参照）に接続されている。

圧電素子群５２は、複数の圧電素子５３を含む。詳細には、圧電素子群５２は、複数の圧電素子５３と、圧電素子支持基板５４と、圧電素子接続用電極パッド５７と、を含む。

圧電素子支持基板５４は、電極パッド５６と、駆動部５５と、銅箔パターン５８と、を備える。電極パッド５６は、ヘッド基板３４（図５参照）と駆動部５５を電気的に接続するためのパッドである。電極パッド５６は、ヘッド基板３４に半田付けで電気的に接続されている。駆動部５５は、受信側ＦＰＧＡ２９（図５参照）からパラレル伝送される画像信号に応じて、駆動制御基板１８から送信される駆動波形によって示される電圧を圧電素子５３に印加する。

圧電素子接続用電極パッド５７は、圧電素子５３と銅箔パターン５８とを電気的に接続し、且つ、圧電素子５３と圧電素子支持基板５４を接着させるための電極パッドである。銅箔パターン５８は、圧電素子５３と駆動部５５とを電気的に接続する為の銅箔パターンである。

なお、図６では、図面の簡略化を図るためにノズル１６、圧力室４２、リストリクタ４４、圧電素子５３などの数を減らして図示している。またヘッド部３５におけるインク滴の吐出動作の説明は、一般に公知であるため省略する。

図７は、記録装置８の電気的構成を示す模式図である。記録装置８は、駆動制御基板１８、及び記録ヘッド１５を備える。記録ヘッド１５は、記録ヘッド制御装置３０及びヘッド部３５を含む。

駆動制御基板１８は、コントローラ３８からコネクタ７１を介して形成対象の画像の画像信号の配列変換を行い、記録ヘッド１５へ順次送信する。また、駆動制御基板１８は、駆動波形を生成し、記録ヘッド１５へ送信する。コントローラ３８は、インクジェット記録装置１００全体を制御する制御部である。駆動制御基板１８は、送信側ＦＰＧＡ２４、Ｄ／Ａコンバータ３６、及び増幅部３９を含む。送信側ＦＰＧＡ２４は、処理部７４、駆動波形制御部７５、シリアライザ６０、を含む。

処理部７４は、コントローラ３８から転送される画像信号を、パラレルデータ（例えば、３２ｂｉｔ幅）に変換し、クロック信号と共にシリアライザ６０に出力する。クロック信号は、画像信号の同期に用いる信号である。本実施の形態では、一例として、クロック信号の周波数を７５ＭＨｚとしている。

ここで、本実施の形態では、処理部７４は、誤り訂正部６５を備える。誤り訂正部６５は、処理部７４で生成した画像信号を予め定めたクロックサイクル毎に誤り訂正符号化した後に、インターリーブし、シリアライザ６０へ出力する。具体的には、処理部７４は、コントローラ３８から画像信号を転送された順に、１クロックサイクル毎に誤り訂正符号化を行う。そして、さらに、誤り訂正部６５は、１クロックサイクル毎に、コントローラ３８から既に転送されたクロックサイクルにおける誤り訂正符号化された画像信号と、コントローラ３８から転送された最新のクロックサイクルにおける誤り訂正符号化された画像信号と、を並び替え、時間的に分散させる（インターリーブ）。

処理部７４では、誤り訂正部６５で誤り訂正符号化及びインターリーブされた画像信号を、パラレルデータに変換し、クロック信号と共にシリアライザ６０へ順次出力する。これによって、より信頼性の高いデータ転送を図ることができる。

シリアライザ６０は、クロック埋め込み型のアーキテクチャを採用している。シリアライザ６０は、入力されたパラレルデータである画像信号（本実施の形態では、３２ｂｉｔ幅）とクロック信号とを重畳したシリアル信号を生成する。すなわち、シリアライザ６０は、パラレル信号をシリアル信号に変換する。このシリアル信号の生成は、シリアライザ６０に設けられたトランスミッタ（図示省略）によって行う。

シリアライザ６０は、生成したシリアル信号を、コネクタ２５、ケーブル１９（図７では図示省略）、及びコネクタ２６を介して、記録ヘッド１５へ送信する。記録ヘッド１５では、記録ヘッド制御装置３０に設けられた後述する受信側ＦＰＧＡ２９が、シリアル信号を受け付ける。

なお、本実施の形態では、シリアライザ６０は、コーディング方法として、８ｂ／１０ｂ転送方式を採用しており、パラレルデータの各バイトを１０ビットコードにマッピングし、コード単位でシリアライズ処理を実施する場合を一例として説明する。

駆動制御基板１８から記録ヘッド１５へのデータ転送速度は、コントローラ３８からシリアライザ６０に出力されるクロック信号の周波数に依存する。本実施の形態では、周波数を７５ＭＨｚとしているため、データ転送速度は３．０Ｇｂｐｓであるものとして説明する（７５ＭＨｚ×３２ｂｉｔ×１０ｂ／８ｂ＝３．０Ｇｂｐｓ）。

駆動波形制御部７５は、駆動波形を生成する。駆動波形制御部７５には、解像度毎の駆動波形がコントローラ３８から転送される。駆動波形制御部７５は、受け付けた駆動波形を、１６ｂｉｔ幅のパラレルデータに変換し、Ｄ／Ａコンバータ３６に送信する。また、駆動波形制御部７５は、駆動波形の同期に用いる同期信号を記録ヘッド１５へ送信する。言い換えると、この同期信号は、駆動波形制御部７５で駆動波形を生成するための基準信号である。

Ｄ／Ａコンバータ３６は、受け付けた駆動波形をデジタルアナログ変換することで、各記録ヘッド１５の特性に応じた駆動波形を生成する。増幅部３９は、Ｄ／Ａコンバータ３６から駆動波形を受け付け、増幅する。具体的には、増幅部３９は、オペアンプ３７と電流増幅部２２を含む。オペアンプ３７は、Ｄ／Ａコンバータ３６から出力されるアナログ信号である駆動波形の電圧を増幅する。電流増幅部２２は、オペアンプ３７から出力された電圧増幅された駆動波形について電流増幅を行い、記録ヘッド１５へ送信する。電流増幅部２２は、ＭＯＳＦＥＴなどから構成される。駆動波形は、記録ヘッド１５の駆動部５５で受信され、圧電素子５３の制御に用いられる。

本実施の形態では、Ｄ／Ａコンバータ３６の分解能は１６ｂｉｔ、データの更新周期は２０ＭＨｚとしている。このため、Ｄ／Ａコンバータ３６にて、１６ビットのデジタル信号としての駆動波形について、アナログ電圧変換が行われた後に、オペアンプ３７で電圧増幅が行われる。本実施の形態では、オペアンプ３７の利得を１０倍としている。

記録ヘッド１５は、記録ヘッド制御装置３０とヘッド部３５とを備える。記録ヘッド制御装置３０は、コネクタ２６及び受信側ＦＰＧＡ２９を備える。

コネクタ２６は、ケーブル１９（図７では図示省略）を着脱可能に保持すると共に、記録ヘッド１５の各部にケーブル１９を電気的に接続させる。コネクタ２６は、ケーブル１９（図７では図示省略）を介して、駆動制御基板１８から、クロック信号と画像信号とを重畳したシリアル信号や、駆動波形や、駆動波形の同期信号を駆動制御基板１８から受信する。

受信側ＦＰＧＡ２９は、デシリアライザ６１、ＲＡＭ６７、転送制御部７０、及び誤り訂正部６６を含む。デシリアライザ６１は、復元部に相当する。

デシリアライザ６１は、駆動制御基板１８から受信したシリアル信号をデシリアライズすることにより、該シリアル信号から画像信号とクロック信号とを復元する。なお、シリアライザ６０によるシリアライズや、デシリアライザ６１によるデシリアライズは、公知の方法により行う。

デシリアライザ６１は、復元した画像信号及びクロックを、順次ＲＡＭ６７へ記憶する。復元した画像信号は、例えば、３２ｂｉｔのパラレルデータである。

クロック信号における各クロックサイクルには、必ず周期的な立ち上がりエッジ（スタートビットとストップビット）が存在する。このため、デシリアライザ６１では、このエッジを検出すると共に同期を行うことで、シリアル信号を３２ｂｉｔ幅のパラレルデータ（画像信号）に復元する。

誤り訂正部６６は、デシリアライザ６１で復元された画像信号を順次ＲＡＭ６７から読取る。この画像信号は、すなわち、駆動制御基板１８の誤り訂正部６５によって誤り訂正符号化された後にインターリーブされた画像信号である。

誤り訂正部６６は、ＲＡＭ６７から読み出した画像信号について、デインターリーブを行った後に、誤り訂正復号を行った後に、再度ＲＡＭ６７に記憶する。誤り訂正部６６で行う誤り訂正復号は、駆動制御基板１８における誤り訂正部６５で行われた誤り訂正符号化を復号するための方法である。このため、誤り訂正部６６では、誤り訂正部６５で行う誤り訂正符号化に対応する復号を行うように、誤り訂正復号方法が予め定められている。

図８は、誤り訂正部６５及び誤り訂正部６６による処理の一例を模式的に示す図である。図８に示すように、送信側である駆動制御基板１８に設けられた誤り訂正部６５が、画像信号について、１クロックサイクル毎に誤り訂正符号化した後に（図８中、誤り訂正符号化後のデータ参照）、インターリーブを行う。受信側である記録ヘッド１５に設けられた誤り訂正部６６には、この、誤り訂正符号化した後にインターリーブ（並び替え）された画像信号が送信される。誤り訂正部６６では、この画像信号について、デインターリーブ（並び替え）を行った後に、誤り訂正復号を行う（図８中、復元されたデータ参照）。

図７に戻り、そして、誤り訂正部６６は、デインターリーブ及び誤り訂正復号を行った画像信号を、ＲＡＭ６７に順次記憶する。

転送制御部７０は、ＲＡＭ６７に記憶され、誤り訂正部６６で処理された画像信号を順次読取り、駆動制御基板１８から送信された同期信号に応じたタイミングで、ヘッド部３５の駆動部５５へ順次送信する。

この同期信号は、上述したように、駆動波形の同期に用いる信号であり、駆動波形制御部７５で駆動波形を生成するための基準信号である。このため、クロック埋め込み型のアーキテクチャを適用した場合においても、画像信号をＲＡＭ６７に一時的に格納し、駆動部５５に入力する駆動波形と画像信号を同期化することで、シリアライザ６０、及び、デシリアライザ６１の復元時間のバラツキを吸収することができる。

ヘッド部３５は、駆動部５５及び圧電素子５３等を備える。

駆動部５５は、画像信号及び駆動波形に応じて圧電素子５３を駆動させる。具体的には、駆動部５５は、転送制御部７０から順次送信される画像信号に応じて、各圧電素子５３への電圧供給のオンオフを制御する。また、駆動部５５は、駆動制御基板１８から送信された駆動波形に応じて、各圧電素子５３に印加する電圧の波形（パルス幅及び電圧レベル）を制御する。

さらに詳細には、駆動部５５は、レジスタ・セレクタ７２を含む。デシリアライザ６１によって３２ｂｉｔ幅のパラレルデータに復元された画像信号が、レジスタ・セレクタ７２に入力される。レジスタ・セレクタ７２は、受信した画像信号に応じて、各圧電素子５３への電圧供給のオンオフを切り替えるためのアナログスイッチをＯＮ／ＯＦＦする。これによって、駆動部５５は、圧電素子５３への電圧供給のオンオフを制御する。また、駆動部５５は、各圧電素子５３に、駆動波形によって示されるパルス幅及び電圧レベルの電圧を印加する。駆動部５５の制御による圧電素子５３の駆動によって、圧電素子５３に対応して設けられた、形成対象の画像の各画素に対応する位置のノズル１６から、各画素に対応する濃度（インク滴の量）のインク滴が吐出される。

図９は、本実施の形態の記録装置８における、記録ヘッド１５に送信された画像信号６９と、駆動波形６８と、圧電素子５３への電圧供給時間（オン時間）８０と、の関係を示す線図である。なお、図９におけるこの画像信号６９は、転送制御部７０の制御によってＲＡＭ６７から順次読み出されて記録ヘッド１５へ送信された、デシリアライズされた画像信号である。オン時間８０は、これらの画像信号と駆動波形に基づく駆動部５５の制御により圧電素子５３に印加された電圧のオン時間である。図９に示す例では、駆動波形によって示される、ノズル１６から大滴のインク滴を吐出させるためのオン時間と、中滴のインク滴を吐出させるためのオン時間と、小滴のインク滴を吐出させるためのオン時間と、を示した。

また、図９には、駆動部５５が、記録装置８に設けられた記録ヘッド１５のノズル１６からインク滴を１回吐出させる周期（図９中、１吐出周期Ｐ参照）における、駆動波形、画像信号、及びを示した。

本実施の形態の記録装置８では、デシリアライザ６１で復元された画像信号は、直接記録ヘッド１５に送信されず、一度ＲＡＭ６７に記憶された後に、転送制御部７０の制御によって順次読み出され、駆動波形の同期信号に応じたタイミングで順次記録ヘッド１５に送信される。

このため、本実施の形態の記録装置８では、圧電素子５３では、駆動波形６８における電圧変化が一定のタイミング（図９中、時間ｔ１、ｔ２、ｔ３、ｔ４参照）と、画像信号６９によって示される圧電素子５３をオンとするタイミングと、を一致させることができる。従って、本実施の形態の記録装置８では、安定した吐出特性を実現することができ、画質向上を図ることができる。

また、駆動制御基板１８から記録ヘッド制御装置３０へ、クロック信号と画像信号とを重畳したシリアル信号を送信することから、配線の簡易化を図りつつ、且つ画質向上を図ることができる。

一方、従来では、デシリアライザ６１で復元された画像信号は、一時記憶等の記憶処理がなされず、直接記録ヘッド１５に送信されていた。

図１０は、従来の記録装置による、駆動波形と、画像信号と、オン時間８２と、の関係を示す線図である。

図１０に示すように、従来では、デシリアライザ６１で復元された画像信号が、直接記録ヘッド１５に送信されるため、画像信号のシリアライズ処理中や、デシリアライズ処理中に、別途送信される駆動波形と数クロックサイクル分のバラツキが発生してしまう（図１０中、「ｔ１＋２ｃｙ」、「ｔ２＋２ｃｙ」、「ｔ３＋２ｃｙ」、「ｔ４＋２ｃｙ」参照。各々、ｔ１、ｔ２、ｔ３、ｔ４の各々から２クロックサイクル分のズレが発生していることを示す）。このため、従来では、駆動波形に基づく電圧の圧電素子５３への印加タイミングと、圧電素子５３のオンオフを制御するための画像信号の出力と、にずれが生じ、形成対象の画像に応じたタイミングとは異なるタイミングで圧電素子５３が駆動する場合があった。また、このため、圧電素子５３へ印加される駆動波形に歪みが生じ、ノズル１６から吐出されるインク滴の吐出速度が不安定となる場合があった。このため、従来では、画質劣化が生じていた。

一方、本実施の形態の記録装置８の転送制御部７０は、デシリアライザ６１で復元された画像信号を、直接記録ヘッド１５に送信せず、一度ＲＡＭ６７に記憶した後に、駆動波形の同期信号に応じたタイミングで順次記録ヘッド１５の駆動部５５に送信する。

この同期信号は、上述したように、駆動波形の同期に用いる信号であり、駆動波形制御部７５で駆動波形を生成するための基準信号である。このため、クロック埋め込み型のアーキテクチャを適用した場合においても、画像信号をＲＡＭ６７に一時的に格納し、駆動部５５に入力する駆動波形６４と画像信号を同期化することで、シリアライザ６０、及び、デシリアライザ６１の復元時間のバラツキを吸収することができる。

従って、本実施の形態の記録装置８では、安定した吐出特性を実現することができ、画質向上を図ることができる。

また、本実施の形態の記録装置８は、誤り訂正部６５と誤り訂正部６６を備える。このため、駆動制御基板１８から記録ヘッド１５に送信される画像信号に、静電気等のノイズの影響によってバースト誤り（連続した短い区間に多数の集中した誤り）が生じた場合であっても、誤り訂正部６６側で容易に復元することができる。すなわち、誤ったデータが各クロックサイクルに分散され、各クロックサイクル内で１ｂｉｔ分の誤り訂正を実施することができる。このため、記録ヘッド１５側では、正常に画像信号を復元することができる。

また、デインターリーブを行うときに、複数のクロックサイクル分の画像信号が一時的に格納されている必要があるが、本実施の形態では、画像信号はＲＡＭ６７に順次記憶されるため、問題なくデインターリーブを行うことができる。このため、転送エラー等を抑制し、より信頼性の高いインクジェット記録装置１００を提供することができる。

従って、本実施の形態の記録装置８は、上記効果に加えて、信頼性の高い記録装置８を提供することが可能となる。

なお、送信側ＦＰＧＡ２４、Ｄ／Ａコンバータ３６、オペアンプ３７、電流増幅部２２、処理部７４、誤り訂正部６５、駆動波形制御部７５、シリアライザ６０、デシリアライザ６１、転送制御部７０、誤り訂正部６６、及び駆動部５５は、例えば、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）などの処理装置にプログラムを実行させること、すなわち、ソフトウェアにより実現してもよいし、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）などのハードウェアにより実現してもよいし、ソフトウェアおよびハードウェアを併用して実現してもよい。

以上、実施の形態を具体的に説明したが、本発明は、上記の実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で様々な変形や変更を加えて具体化することができる。

８ 記録装置
１５ 記録ヘッド
１８ 駆動制御基板
３０ 記録ヘッド制御装置
５３ 圧電素子
５５ 駆動部
６０ シリアライザ
６１ デシリアライザ
６５ 誤り訂正部
６６ 誤り訂正部
６７ ＲＡＭ
７０ 転送制御部
７５ 駆動波形制御部
１００ インクジェット記録装置

特開２０１３−７８８７４号公報

Claims (5)

1. クロック信号と画像信号とを重畳したシリアル信号から前記クロック信号と前記画像信号とを復元し、記憶部に記憶する復元部と、
   圧電素子を駆動させるための駆動波形の同期信号を受信し、前記記憶部に記憶された前記画像信号を、前記同期信号に応じたタイミングで、前記圧電素子を駆動させる駆動部へ送信する送信制御部と、
   を備えた記録ヘッド制御装置。
2. 予め定めたクロックサイクルごとに誤り訂正符号化した後にインターリーブされた前記画像信号を前記記憶部から読み出し、デインターリーブ及び誤り訂正復号を行った後に前記記憶部に記憶する誤り訂正部を備え、
   前記送信制御部は、デインターリーブ及び誤り訂正復号された前記画像信号を、前記同期信号に応じたタイミングで前記駆動部へ送信する、
   請求項１に記載の記録ヘッド制御装置。
3. 請求項１または請求項２に記載の記録ヘッド制御装置と、
   複数の前記圧電素子と、
   前記記録ヘッド制御装置から前記画像信号を受信すると共に、前記圧電素子を駆動させるための駆動波形を出力する駆動制御基板から前記駆動波形を受信し、前記画像信号及び前記駆動波形に応じて前記圧電素子を駆動させる駆動部と、
   を備えた記録ヘッド。
4. クロック信号と画像信号とを重畳したシリアル信号と、圧電素子を駆動させるための駆動波形と、を出力する駆動制御基板と、
   請求項１または請求項２に記載の記録ヘッド制御装置と、
   複数の前記圧電素子と、
   前記駆動制御基板から前記駆動波形を受信すると共に、前記記録ヘッド制御装置から前記画像信号を受信し、前記画像信号及び前記駆動波形に応じて前記圧電素子を駆動させる駆動部と、
   を備えた記録装置。
5. 請求項４に記載の記録装置を備えた画像形成装置。

Images