JP2015046420A - Method of managing wafer - Google Patents

Method of managing wafer Download PDF

Info

Publication number
JP2015046420A
JP2015046420A JP2013175388A JP2013175388A JP2015046420A JP 2015046420 A JP2015046420 A JP 2015046420A JP 2013175388 A JP2013175388 A JP 2013175388A JP 2013175388 A JP2013175388 A JP 2013175388A JP 2015046420 A JP2015046420 A JP 2015046420A
Authority
JP
Japan
Prior art keywords
wafer
mark
grinding
back surface
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013175388A
Other languages
Japanese (ja)
Other versions
JP6157991B2 (en
Inventor
中村　勝
Masaru Nakamura
勝 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2013175388A priority Critical patent/JP6157991B2/en
Publication of JP2015046420A publication Critical patent/JP2015046420A/en
Application granted granted Critical
Publication of JP6157991B2 publication Critical patent/JP6157991B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method of managing a wafer capable of managing information in association with a mark formed on a rear face of the wafer even when the mark is removed.SOLUTION: There is provided a method of managing a wafer. In the wafer, on a surface of a semiconductor substrate, devices are formed in a plurality of regions sectioned by dividing scheduled lines formed in a lattice shape, and a first mark indicating information related to the device is formed, and on a rear face of the semiconductor substrate, a second mark indicating information related to the device is formed. When the second mark is disappeared by adhering a protection member on the surface of the semiconductor substrate and then processing the rear face, the first mark is imaged from the rear face side of the substrate by imaging means comprising an infrared camera to manage information related to the device.

Description

本発明は、半導体基板の表面に格子状に形成された分割予定ラインによって区画された複数の領域にデバイスが形成されるとともにデバイスに関する情報を示す第１のマークが形成され、基板の裏面にデバイスに関する情報を示す第２のマークが形成されたウエーハの管理方法に関する。   According to the present invention, a device is formed in a plurality of regions defined by division lines formed in a lattice pattern on the surface of a semiconductor substrate, and a first mark indicating information about the device is formed, and the device is formed on the back surface of the substrate. The present invention relates to a method for managing a wafer on which a second mark indicating information on the wafer is formed.

例えば、半導体デバイス製造工程においては、略円板形状である半導体基板の表面に格子状に形成された分割予定ラインによって区画された複数の領域にＩＣ、ＬＳＩ等のデバイスを形成して半導体ウエーハを構成する。このように構成された半導体ウエーハは、研削装置によって裏面を研削して所定の厚みに形成した後、切削装置やレーザー加工装置によって分割予定ラインに沿って分割することにより個々の半導体デバイスに形成される。   For example, in a semiconductor device manufacturing process, devices such as ICs and LSIs are formed in a plurality of regions partitioned by division lines formed in a lattice shape on the surface of a substantially disk-shaped semiconductor substrate to form a semiconductor wafer. Configure. The thus configured semiconductor wafer is formed on individual semiconductor devices by grinding the back surface to a predetermined thickness by a grinding machine and then dividing the wafer along a planned division line by a cutting machine or a laser processing machine. The

ウエーハの表面および裏面には、ロット番号、デバイスの種類、半導体基板の種類、ウエーハの外径、分割予定ラインの間隔寸法等のデバイスに関する情報と関連付けたバーコード等のマークが形成されていて、加工条件を設定する際に利用されたり、加工工程、検査工程等の各工程における検収、トラブル、問題事項等の情報がマークに関連付けてホストコンピュータに記録して情報を管理する場合がある（例えば、特許文献１参照）。   On the front and back surfaces of the wafer, there are formed marks such as barcodes associated with device information such as lot number, device type, semiconductor substrate type, wafer outer diameter, and spacing distance of lines to be divided. It may be used when setting processing conditions, or information such as inspections, troubles, problem items, etc. in each process such as a processing process and an inspection process may be recorded in a host computer in association with a mark to manage the information (for example, , See Patent Document 1).

従って、ウエーハの表面に保護部材を貼着し、該保護部材側を研削装置のチャックテーブルに保持してウエーハの裏面を研削する工程においては、ウエーハの裏面に形成されたマークによってデバイスに関する情報を取得することができる。   Therefore, in the process of sticking a protective member on the front surface of the wafer and holding the protective member side on the chuck table of the grinding apparatus to grind the back surface of the wafer, information on the device is indicated by marks formed on the back surface of the wafer. Can be acquired.

特開２００５−１０１２９０号公報JP 2005-101290 A

而して、上述したようにウエーハの裏面を研削すると、裏面に形成されたマークが除去されて消滅するために、研削条件、研削結果等の情報をマークに関連付けてホストコンピュータに記録することができないという問題がある。   Thus, when the back surface of the wafer is ground as described above, the marks formed on the back surface are removed and disappear, so that information such as grinding conditions and grinding results can be recorded in the host computer in association with the marks. There is a problem that you can not.

本発明は上記事実に鑑みてなされたものであり、その主たる技術課題は、ウエーハの裏面に形成されたマークが除去され消滅してもマークに関連付けて情報を管理することができるウエーハの管理方法を提供することにある。   The present invention has been made in view of the above-described facts, and a main technical problem thereof is a wafer management method capable of managing information associated with a mark even if the mark formed on the back surface of the wafer is removed and disappears. Is to provide.

上記主たる技術課題を解決するため、本発明によれば、半導体基板の表面に格子状に形成された分割予定ラインによって区画された複数の領域にデバイスが形成されるとともにデバイスに関する情報を示す第１のマークが形成され、半導体基板の裏面にデバイスに関する情報を示す第２のマークが形成されたウエーハの管理方法であって、
半導体基板の表面に保護部材を貼着し裏面に加工を施すことにより第２のマークが消滅した際、赤外線カメラを備えた撮像手段によって基板の裏面側から第１のマークを撮像してデバイスに関する情報を管理する、
ことを特徴とするウエーハの管理方法が提供される。 In order to solve the above-mentioned main technical problem, according to the present invention, a device is formed in a plurality of regions defined by division lines formed in a lattice pattern on the surface of a semiconductor substrate, and information about the device is first shown. And a wafer management method in which a second mark indicating information on the device is formed on the back surface of the semiconductor substrate.
When the second mark disappears by attaching a protective member to the front surface of the semiconductor substrate and processing the back surface, the first mark is imaged from the back surface side of the substrate by an imaging means equipped with an infrared camera. Manage information,
A method for managing a wafer is provided.

上記デバイスに関する情報は、ロット番号、デバイスの種類、半導体基板の種類、ウエーハの外径、分割予定ラインの間隔寸法が含まれる。   The information on the device includes a lot number, a device type, a semiconductor substrate type, a wafer outer diameter, and an interval dimension between division lines.

本発明によるウエーハの管理方法は、半導体基板の表面に保護部材を貼着し裏面に加工を施すことにより第２のマークが消滅した際、赤外線カメラを備えた撮像手段によって基板の裏面側から第１のマークを撮像してデバイスに関する情報を管理するので、半導体基板の裏面に形成された第２のマークが消滅しても、研削条件や研削結果等の情報を第１のマークに関連付けてホストコンピュータに記録することができる。   In the wafer management method according to the present invention, when the second mark disappears by attaching a protective member to the front surface of the semiconductor substrate and processing the back surface, the imaging means equipped with an infrared camera is used to detect the second mark from the back surface side of the substrate. Since the information about the device is managed by imaging the mark 1, even if the second mark formed on the back surface of the semiconductor substrate disappears, information such as grinding conditions and grinding results are associated with the first mark and the host. Can be recorded on a computer.

本発明によるウエーハの管理方法によって加工される半導体ウエーハを示す表面側斜視図および裏面側斜視図。1 is a front perspective view and a rear perspective view of a semiconductor wafer processed by a wafer management method according to the present invention. 本発明によるウエーハの管理方法を実施するためのウエーハ加工システムの構成図。The block diagram of the wafer processing system for enforcing the wafer management method by this invention. 本発明によるウエーハの管理方法における裏面研削工程を実施するための研削装置の斜視図および裏面研削工程の説明図。The perspective view of the grinding apparatus for implementing the back surface grinding process in the wafer management method by this invention, and explanatory drawing of a back surface grinding process. 本発明によるウエーハの管理方法における改質層形成工程を実施するためのレーザー加工装置の斜視図および改質層形成工程の説明図。The perspective view of the laser processing apparatus for implementing the modified layer formation process in the wafer management method by this invention, and explanatory drawing of a modified layer formation process. 本発明によるウエーハの管理方法における保護部材貼着工程の説明図。Explanatory drawing of the protection member sticking process in the management method of the wafer by this invention. 本発明によるウエーハの管理方法におけるウエーハ支持工程の説明図。Explanatory drawing of the wafer support process in the management method of the wafer by this invention.

以下、本発明によるウエーハの加工方法の好適な実施形態について、添付図面を参照して詳細に説明する。   DESCRIPTION OF EMBODIMENTS Hereinafter, preferred embodiments of a wafer processing method according to the present invention will be described in detail with reference to the accompanying drawings.

図１には、本発明に従って加工されるウエーハとしての半導体ウエーハの斜視図が示されている。図１の(a)および(b)に示す半導体ウエーハ２は、例えば直径が２００mmで厚みが６００μmの半導体基板としてのシリコン基板２０の表面２０ａに複数の分割予定ライン２１が格子状に形成されているとともに、該複数の分割予定ライン２１によって区画された複数の領域にＩＣ、ＬＳＩ等のデバイス２２が形成されている。なお、シリコン基板２０の外周には、結晶方位を表すノッチ２０１が形成されている。このように形成された半導体ウエーハ２は、シリコン基板２０の表面２０ａにおけるノッチ２０１が形成された領域にデバイス２２に関する情報を示す第１のマーク２３aが形成され、シリコン基板２０の裏面２０bにおけるノッチ２０１が形成された領域にデバイスに関する情報を示す第２のマーク２３bが形成されている。なお、第１のマーク２３aと第２のマーク２３bに関連した情報としては、ロット番号、デバイスの種類、半導体基板の種類、ウエーハの外径、分割予定ラインの間隔寸法が含まれる。   FIG. 1 shows a perspective view of a semiconductor wafer as a wafer to be processed according to the present invention. In the semiconductor wafer 2 shown in FIGS. 1A and 1B, a plurality of division lines 21 are formed in a lattice pattern on a surface 20a of a silicon substrate 20 as a semiconductor substrate having a diameter of 200 mm and a thickness of 600 μm, for example. In addition, devices 22 such as ICs and LSIs are formed in a plurality of areas partitioned by the plurality of division lines 21. A notch 201 representing the crystal orientation is formed on the outer periphery of the silicon substrate 20. In the semiconductor wafer 2 thus formed, a first mark 23a indicating information related to the device 22 is formed in a region where the notch 201 is formed on the front surface 20a of the silicon substrate 20, and the notch 201 on the back surface 20b of the silicon substrate 20 is formed. A second mark 23b indicating information related to the device is formed in the region where is formed. The information related to the first mark 23a and the second mark 23b includes a lot number, a device type, a semiconductor substrate type, a wafer outer diameter, and a spacing dimension between division lines.

上記半導体ウエーハ２を所定の厚みに形成した後に分割予定ライン２１に沿って分割するウエーハの管理方法について説明する。
図２には、本発明によるウエーハの管理方法を実施するためのウエーハ加工システムの一例が示されている。図２に示すウエーハ加工システムは、ホストコンピュータ３と研削装置４とレーザー加工装置５によって構成されている。ホストコンピュータ３はメモリ３１を備えており、該メモリ３１には第１のマーク２３aと第２のマーク２３bに関連した半導体ウエーハ２のデバイス２２に関する情報（ロット番号、デバイスの種類、半導体基板の種類、ウエーハの外径、分割予定ラインの間隔寸法）が格納されているとともに、研削装置４から送られる半導体ウエーハ２に研削加工を施した研削条件や研削結果およびレーザー加工装置５から送られる半導体ウエーハ２にレーザー加工を施した加工条件等が記憶されるようになっている。 A method for managing a wafer that is divided along the planned division line 21 after the semiconductor wafer 2 is formed to a predetermined thickness will be described.
FIG. 2 shows an example of a wafer processing system for carrying out the wafer management method according to the present invention. The wafer processing system shown in FIG. 2 includes a host computer 3, a grinding device 4, and a laser processing device 5. The host computer 3 includes a memory 31, and the memory 31 includes information (lot number, device type, semiconductor substrate type) related to the device 22 of the semiconductor wafer 2 related to the first mark 23a and the second mark 23b. , The outer diameter of the wafer, the interval dimension of the lines to be divided), and the semiconductor wafer 2 sent from the grinding device 4 is subjected to grinding conditions and grinding results, and the semiconductor wafer sent from the laser processing device 5 The processing conditions etc. which gave laser processing to 2 are memorize | stored.

研削装置４は、図３の(a)に示す被加工物を保持するチャックテーブル４１および該チャックテーブル４１に保持された被加工物を研削する研削手段４２の他に、赤外線カメラを備えた撮像手段４３および制御手段４０を具備している。そして、制御手段４０は赤外線カメラを備えた撮像手段４３によって撮像された画像信号の他に半導体ウエーハ２に研削加工を施した研削条件や研削結果等をホストコンピュータ３に送る。図３の(a)に示すチャックテーブル４１は、保持面である上面に被加工物を吸引保持するように構成されており、図示しない回転駆動機構によって図３の(a)において矢印４１aで示す方向に回転せしめられる。研削手段４２は、スピンドルハウジング４２１と、該スピンドルハウジング４２１に回転自在に支持され図示しない回転駆動機構によって回転せしめられる回転スピンドル４２２と、該回転スピンドル４２２の下端に装着されたマウンター４２３と、該マウンター４２３の下面に取り付けられた研削ホイール４２４とを具備している。この研削ホイール４２４は、円環状の基台４２５と、該基台４２５の下面に環状に装着された研削砥石４２６とからなっており、基台４２５がマウンター４２３の下面に締結ボルト４２７によって取り付けられている。   The grinding device 4 includes an imaging device including an infrared camera in addition to a chuck table 41 for holding a workpiece and a grinding means 42 for grinding the workpiece held on the chuck table 41 as shown in FIG. Means 43 and control means 40 are provided. Then, the control means 40 sends to the host computer 3 grinding conditions and grinding results obtained by grinding the semiconductor wafer 2 in addition to the image signals picked up by the image pickup means 43 provided with an infrared camera. The chuck table 41 shown in FIG. 3A is configured to suck and hold the workpiece on the upper surface, which is a holding surface, and is indicated by an arrow 41a in FIG. It can be rotated in the direction. The grinding means 42 includes a spindle housing 421, a rotating spindle 422 that is rotatably supported by the spindle housing 421 and rotated by a rotation driving mechanism (not shown), a mounter 423 attached to the lower end of the rotating spindle 422, and the mounter And a grinding wheel 424 attached to the lower surface of 423. The grinding wheel 424 includes an annular base 425 and a grinding wheel 426 that is annularly attached to the lower surface of the base 425, and the base 425 is attached to the lower surface of the mounter 423 by fastening bolts 427. ing.

レーザー加工装置５は、図４の(a)に示す被加工物を保持するチャックテーブル５１および該チャックテーブル５１に保持された被加工物にレーザー光線を照射するレーザー光線照射手段５２の他に、赤外線カメラを備えた撮像手段５３および制御手段５０を具備している。そして、制御手段５０は赤外線カメラを備えた撮像手段５３によって撮像された画像信号の他に半導体ウエーハ２にレーザー加工を施した加工条件等をホストコンピュータ３に送る。図４の(a)に示すチャックテーブル５１は、被加工物を吸引保持するように構成されており、図示しない加工送り手段によって図４の(a)において矢印Ｘで示す加工送り方向に移動せしめられるとともに、図示しない割り出し送り手段によって図４の(a)において矢印Ｙで示す割り出し送り方向に移動せしめられるようになっている。上記レーザー光線照射手段５２は、実質上水平に配置された円筒形状のケーシング５２１を含んでいる。ケーシング５２１内には図示しないパルスレーザー光線発振器や繰り返し周波数設定手段を備えたパルスレーザー光線発振手段が配設されている。上記ケーシング５２１の先端部には、パルスレーザー光線発振手段から発振されたパルスレーザー光線を集光するための集光器５２２が装着されている。なお、レーザー光線照射手段５２は、集光器５２２によって集光されるパルスレーザー光線の集光点位置を調整するための集光点位置調整手段（図示せず）を備えている。   The laser processing apparatus 5 includes an infrared camera in addition to a chuck table 51 that holds a workpiece shown in FIG. 4A and a laser beam irradiation means 52 that irradiates a laser beam to the workpiece held on the chuck table 51. The image pickup means 53 and the control means 50 are provided. Then, the control means 50 sends to the host computer 3 processing conditions for applying laser processing to the semiconductor wafer 2 in addition to the image signal picked up by the image pickup means 53 provided with an infrared camera. The chuck table 51 shown in FIG. 4 (a) is configured to suck and hold a workpiece, and is moved in the processing feed direction indicated by the arrow X in FIG. 4 (a) by a processing feed means (not shown). At the same time, it can be moved in the index feed direction indicated by the arrow Y in FIG. The laser beam irradiation means 52 includes a cylindrical casing 521 disposed substantially horizontally. In the casing 521, a pulse laser beam oscillation means having a pulse laser beam oscillator and a repetition frequency setting means (not shown) are arranged. A condenser 522 for condensing the pulse laser beam oscillated from the pulse laser beam oscillating means is attached to the tip of the casing 521. The laser beam irradiation unit 52 includes a condensing point position adjusting unit (not shown) for adjusting the condensing point position of the pulse laser beam collected by the condenser 522.

以下、上記ウエーハ加工システムを利用して上記半導体ウエーハ２を所定の厚みに形成した後に分割予定ライン２１に沿って分割するウエーハの管理方法について説明する。
先ず、半導体ウエーハ２を構成するシリコン基板２０の表面２０ａに形成されたデバイス２２を保護するために、シリコン基板２０の表面２０ａに保護部材を貼着する保護部材貼着工程を実施する。即ち、図５の(a)および(b)に示すようにシリコン基板２０の表面２０aに保護部材としての保護テープ６を貼着する。なお、保護テープ６は、図示の実施形態においては厚さが１００μｍのポリ塩化ビニル（ＰＶＣ）からなるシート状基材の表面にアクリル樹脂系の糊が厚さ５μｍ程度塗布されている。 Hereinafter, a method of managing a wafer that is divided along the planned division line 21 after the semiconductor wafer 2 is formed to a predetermined thickness using the wafer processing system will be described.
First, in order to protect the device 22 formed on the surface 20a of the silicon substrate 20 constituting the semiconductor wafer 2, a protective member attaching step for attaching a protective member to the surface 20a of the silicon substrate 20 is performed. That is, as shown in FIGS. 5A and 5B, the protective tape 6 as a protective member is attached to the surface 20a of the silicon substrate 20. In the illustrated embodiment, the protective tape 6 has an acrylic resin-based paste applied to the surface of a sheet-like base material made of polyvinyl chloride (PVC) having a thickness of 100 μm to a thickness of about 5 μm.

半導体ウエーハ２を構成するシリコン基板２０の表面２０ａに保護部材としての保護テープ６を貼着したならば、シリコン基板２０の裏面２０bを研削して半導体ウエーハ２をデバイスの所定の仕上がり厚みに形成する裏面研削工程を実施する。この裏面研削工程は、上記図３の(a)に示す研削装置４を用いて実施する。即ち、図３の(a)に示すようにチャックテーブル４１の上面（保持面）に上記保護部材貼着工程が実施された半導体ウエーハ２の保護テープ６側を載置する。そして、図示しない吸引手段を作動することによってチャックテーブル４１上に半導体ウエーハ２を保護テープ６を介して吸引保持する（ウエーハ保持工程）。従って、チャックテーブル４１上に保持された半導体ウエーハ２は、シリコン基板２０の裏面２０bが上側となる。このようにチャックテーブル４１上に保持された半導体ウエーハ２を構成するシリコン基板２０の裏面２０bには第２のマーク２３bが露出しているので、この第２のマーク２３bに基づいて半導体ウエーハ２に関する情報（ロット番号、デバイスの種類、半導体基板の種類、ウエーハの外径、分割予定ラインの間隔寸法）を取得することができる。そして、加工条件を設定し、チャックテーブル４１を図３の(a)において矢印４１aで示す方向に例えば３００ｒｐｍで回転しつつ、研削手段４２の研削ホイール４２４を図３において矢印４２４aで示す方向に例えば６０００ｒｐｍで回転せしめて、図３の(b)に示すように研削砥石４２６を被加工面である半導体ウエーハ２の裏面２bに接触せしめ、研削ホイール４２４を図３の(a)および図３の(b)において矢印４２４bで示すように例えば１μm／秒の研削送り速度で下方（チャックテーブル４１の保持面に対し垂直な方向）に所定量研削送りする。この結果、シリコン基板２０の裏面２０bが研削されて半導体ウエーハ２は所定の厚み（例えば１００μm）に形成される。   If the protective tape 6 as a protective member is attached to the front surface 20a of the silicon substrate 20 constituting the semiconductor wafer 2, the back surface 20b of the silicon substrate 20 is ground to form the semiconductor wafer 2 with a predetermined finished thickness of the device. Implement the back grinding process. This back grinding process is performed using the grinding apparatus 4 shown in FIG. That is, as shown in FIG. 3A, the protective tape 6 side of the semiconductor wafer 2 on which the protective member attaching step has been performed is placed on the upper surface (holding surface) of the chuck table 41. The semiconductor wafer 2 is sucked and held on the chuck table 41 via the protective tape 6 by operating a suction means (not shown) (wafer holding step). Accordingly, in the semiconductor wafer 2 held on the chuck table 41, the back surface 20b of the silicon substrate 20 is on the upper side. Since the second mark 23b is exposed on the back surface 20b of the silicon substrate 20 constituting the semiconductor wafer 2 held on the chuck table 41 in this way, the semiconductor wafer 2 is related to the second mark 23b. Information (lot number, type of device, type of semiconductor substrate, outer diameter of wafer, interval size of division planned lines) can be acquired. Then, the machining conditions are set, and the grinding wheel 424 of the grinding means 42 is rotated in the direction indicated by the arrow 424a in FIG. 3 while the chuck table 41 is rotated in the direction indicated by the arrow 41a in FIG. As shown in FIG. 3B, the grinding wheel 426 is brought into contact with the back surface 2b of the semiconductor wafer 2, which is the surface to be processed, and the grinding wheel 424 is moved as shown in FIGS. In b), as indicated by an arrow 424b, a predetermined amount is ground and fed downward (in a direction perpendicular to the holding surface of the chuck table 41) at a grinding feed rate of 1 μm / second, for example. As a result, the back surface 20b of the silicon substrate 20 is ground and the semiconductor wafer 2 is formed to a predetermined thickness (for example, 100 μm).

以上のようにして裏面研削工程を実施するとシリコン基板２０の裏面２０bか研削されるため、シリコン基板２０の裏面２０bに形成された第２のマーク２３bが消滅するため、裏面研削工程を実施した半導体ウエーハ２を特定することができない。そこで、研削装置４の制御手段４０は赤外線カメラを備えた撮像手段４３を作動して、図２に示すように裏面研削工程が実施された半導体ウエーハ２のノッチ２０１を検出して、シリコン基板２０の裏面２０b側からノッチ２０１が形成された領域に形成されている第１のマーク２３aを撮像し、画像信号をホストコンピュータ３に送るとともに半導体ウエーハ２に研削加工を施した研削条件や研削結果（半導体ウエーハ２の厚み等）をホストコンピュータ３に送る。そして、ホストコンピュータ３は、研削装置４の制御手段４０から送られた第１のマーク２３aに関連した研削条件や研削結果（半導体ウエーハ２の厚み等）をメモリ３１に記憶する。   Since the back surface 20b of the silicon substrate 20 is ground when the back surface grinding process is performed as described above, the second mark 23b formed on the back surface 20b of the silicon substrate 20 disappears, and thus the semiconductor subjected to the back surface grinding process. The wafer 2 cannot be specified. Therefore, the control means 40 of the grinding apparatus 4 operates the imaging means 43 provided with an infrared camera to detect the notch 201 of the semiconductor wafer 2 on which the back grinding process has been performed as shown in FIG. The first mark 23a formed in the area where the notch 201 is formed from the back surface 20b side of the substrate is imaged, and the image signal is sent to the host computer 3 and the semiconductor wafer 2 is subjected to grinding processing and grinding results ( The thickness of the semiconductor wafer 2) is sent to the host computer 3. Then, the host computer 3 stores in the memory 31 grinding conditions and grinding results (such as the thickness of the semiconductor wafer 2) related to the first mark 23a sent from the control means 40 of the grinding device 4.

次に、半導体ウエーハ２の保護テープ６側を上記レーザー加工装置５のチャックテーブル５１に保持し、シリコン基板２０の裏面２０b側からシリコン基板２０に対して透過性を有する波長のレーザー光線の集光点を分割予定ライン２１と対応する領域の内部に位置付けて照射し、シリコン基板２０の内部に分割予定ライン２１に沿って改質層を形成する改質層形成工程を実施する。この改質層形成工程は、上記図４の(a)に示すレーザー加工装置５を用いて実施する。即ち、チャックテーブル５１上に上記裏面研削工程が実施され半導体ウエーハ２に貼着された保護テープ６側を載置する。そして、図示しない吸引手段を作動することにより、保護部材６を介して半導体ウエーハ２をチャックテーブル５１上に保持する（ウエーハ保持工程）。従って、チャックテーブル５１に保持された半導体ウエーハ２は、シリコン基板２０の裏面２０bが上側となる。このようにして、半導体ウエーハ２を吸引保持したチャックテーブル５１は、図示しない加工送り手段によって赤外線カメラを備えた撮像手段５３の直下に位置付けられる。   Next, the protective tape 6 side of the semiconductor wafer 2 is held on the chuck table 51 of the laser processing apparatus 5, and a condensing point of a laser beam having a wavelength that is transmissive to the silicon substrate 20 from the back surface 20 b side of the silicon substrate 20. Then, a modified layer forming step of forming a modified layer along the planned division line 21 in the silicon substrate 20 is performed by positioning and irradiating in the region corresponding to the planned division line 21. This modified layer forming step is performed using the laser processing apparatus 5 shown in FIG. That is, the side of the protective tape 6 that has been subjected to the back grinding step and has been attached to the semiconductor wafer 2 is placed on the chuck table 51. Then, by operating a suction means (not shown), the semiconductor wafer 2 is held on the chuck table 51 via the protective member 6 (wafer holding step). Accordingly, the semiconductor wafer 2 held on the chuck table 51 has the back surface 20b of the silicon substrate 20 on the upper side. In this way, the chuck table 51 that sucks and holds the semiconductor wafer 2 is positioned directly below the imaging means 53 provided with an infrared camera by a processing feed means (not shown).

チャックテーブル５１が赤外線カメラを備えた撮像手段５３の直下に位置付けられると、チャックテーブル５１に保持された半導体ウエーハ２を特定するために、レーザー加工装置５の制御手段５０は赤外線カメラを備えた撮像手段５３を作動して、図２に示すように半導体ウエーハ２のノッチ２０１を検出して、シリコン基板２０を透過して裏面２０b側からノッチ２０１が形成された領域に形成されている第１のマーク２３aを撮像し、画像信号をホストコンピュータ３に送る。そして、ホストコンピュータ３は、メモリ３１に格納されている第１のマーク２３aに関連した半導体ウエーハ２のデバイス２２に関する情報（ロット番号、デバイスの種類、半導体基板の種類、ウエーハの外径、分割予定ラインの間隔寸法）、ウエーハの厚みをレーザー加工装置５の制御手段５０に送る。次に、レーザー加工装置５の制御手段５０は、ホストコンピュータ３から送られた半導体ウエーハ２のデバイス２２に関する情報と赤外線カメラを備えた撮像手段５３を作動して半導体ウエーハ２のレーザー加工すべき加工領域を検出するアライメント作業を実行する。即ち、制御手段５０は赤外線カメラを備えた撮像手段５３を作動してシリコン基板２０の裏面２０b側から透過して半導体ウエーハ２の所定方向に形成されている分割予定ライン２１を検出し、分割予定ライン２１に沿ってレーザー光線を照射するレーザー光線照射手段５２の集光器５２２との位置合わせを行うためのパターンマッチング等の画像処理を実行し、レーザー光線照射位置のアライメントを遂行する。また、半導体ウエーハ２に形成されている上記所定方向に対して直交する方向に延びる分割予定ライン２１に対しても、同様にレーザー光線照射位置のアライメントが遂行される。このアライメント作業においては、ホストコンピュータ３から送られたウエーハの外径や分割予定ラインの間隔寸法等の第１のマーク２３aに関連した半導体ウエーハ２のデバイス２２に関するアライメント情報に基づいて実施する。   When the chuck table 51 is positioned immediately below the image pickup means 53 provided with an infrared camera, the control means 50 of the laser processing apparatus 5 takes an image provided with an infrared camera in order to identify the semiconductor wafer 2 held on the chuck table 51. As shown in FIG. 2, the means 53 is operated to detect the notch 201 of the semiconductor wafer 2, and the first notch 201 is formed in the region where the notch 201 is formed from the back surface 20b side through the silicon substrate 20. The mark 23 a is imaged and an image signal is sent to the host computer 3. Then, the host computer 3 relates to the device 22 of the semiconductor wafer 2 related to the first mark 23a stored in the memory 31 (lot number, device type, semiconductor substrate type, wafer outer diameter, division schedule). The distance between the lines) and the wafer thickness are sent to the control means 50 of the laser processing apparatus 5. Next, the control means 50 of the laser processing apparatus 5 operates the information about the device 22 of the semiconductor wafer 2 sent from the host computer 3 and the imaging means 53 equipped with an infrared camera to process the semiconductor wafer 2 to be laser processed. An alignment operation for detecting the region is executed. That is, the control means 50 operates the image pickup means 53 equipped with an infrared camera, detects the division line 21 that is transmitted from the back surface 20b side of the silicon substrate 20 and is formed in a predetermined direction of the semiconductor wafer 2, and is scheduled to be divided. Image processing such as pattern matching for performing alignment with the condenser 522 of the laser beam irradiation means 52 that irradiates the laser beam along the line 21 is executed, and alignment of the laser beam irradiation position is performed. In addition, alignment of the laser beam irradiation position is similarly performed on the division line 21 formed in the semiconductor wafer 2 and extending in a direction orthogonal to the predetermined direction. This alignment operation is performed based on the alignment information related to the device 22 of the semiconductor wafer 2 related to the first mark 23a such as the outer diameter of the wafer and the interval dimension of the division scheduled lines sent from the host computer 3.

以上のようにしてチャックテーブル５１上に保持されている半導体ウエーハ２に形成されている分割予定ライン２１を検出し、レーザー光線照射位置のアライメントが行われたならば、図４の（b）で示すようにチャックテーブル５１をレーザー光線を照射するレーザー光線照射手段５２の集光器５２２が位置するレーザー光線照射領域に移動し、所定の分割予定ライン２１の一端（図４の（b）において左端）をレーザー光線照射手段５２の集光器５２２の直下に位置付ける。次に、集光器５２２から照射されるパルスレーザー光線LBの集光点Pを半導体ウエーハ２を構成するシリコン基板２０の厚み方向中間部に位置付ける。即ち、シリコン基板２０の裏面が研削されて半導体ウエーハ２の厚みは１００μmとなっており、ホストコンピュータ３のメモリ３１に格納された厚み情報（１００μm）の中間部５０μmにパルスレーザー光線LBの集光点Pを位置付ける。そして、集光器５２２からシリコン基板２０に対して透過性を有する波長のパルスレーザー光線を照射しつつチャックテーブル５１を図４の（b）において矢印Ｘ１で示す方向に所定の送り速度で移動せしめる。そして、図４の（c）で示すようにレーザー光線照射手段５２の集光器５２２の照射位置が分割予定ライン２１の他端の位置に達したら、パルスレーザー光線の照射を停止するとともにチャックテーブル５１の移動を停止する。この結果、半導体ウエーハ２を構成するシリコン基板２０の内部には、分割予定ライン２１に沿って改質層２１０が形成される（改質層形成工程）。   If the division planned line 21 formed on the semiconductor wafer 2 held on the chuck table 51 is detected as described above and the laser beam irradiation position is aligned, it is shown in FIG. In this way, the chuck table 51 is moved to the laser beam irradiation region where the condenser 522 of the laser beam irradiation means 52 for irradiating the laser beam is located, and one end (the left end in FIG. 4B) is irradiated with the laser beam. Positioned just below the light collector 522 of the means 52. Next, the condensing point P of the pulsed laser beam LB irradiated from the condenser 522 is positioned at the middle portion in the thickness direction of the silicon substrate 20 constituting the semiconductor wafer 2. That is, the back surface of the silicon substrate 20 is ground and the thickness of the semiconductor wafer 2 is 100 μm. The focal point of the pulsed laser beam LB is 50 μm in the middle of the thickness information (100 μm) stored in the memory 31 of the host computer 3. Position P. The chuck table 51 is moved at a predetermined feed speed in the direction indicated by the arrow X1 in FIG. 4B while irradiating a pulse laser beam having a wavelength that is transmissive to the silicon substrate 20 from the condenser 522. Then, as shown in FIG. 4C, when the irradiation position of the condenser 522 of the laser beam irradiation means 52 reaches the position of the other end of the division-scheduled line 21, the irradiation of the pulse laser beam is stopped and the chuck table 51 Stop moving. As a result, the modified layer 210 is formed along the planned dividing line 21 inside the silicon substrate 20 constituting the semiconductor wafer 2 (modified layer forming step).

上記改質層形成工程における加工条件は、例えば次のように設定されている。
光源 ：ＬＤ励起ＱスイッチＮｄ：ＹＶＯ４レーザー
波長 ：１０６４ｎｍのパルスレーザー
繰り返し周波数 ：１００ｋＨｚ
平均出力 ：０．５Ｗ
パルス幅 ：１２０ns
集光スポット径 ：φ１μｍ
加工送り速度 ：２００mm／秒 The processing conditions in the modified layer forming step are set as follows, for example.
Light source: LD excitation Q switch Nd: YVO4 laser Wavelength: 1064 nm pulse laser Repetition frequency: 100 kHz
Average output: 0.5W
Pulse width: 120 ns
Condensing spot diameter: φ1μm
Processing feed rate: 200mm / sec

上述した改質層形成工程を半導体ウエーハ２に形成された全ての分割予定ライン２１に対応する領域に実施する。   The above-described modified layer forming step is performed on regions corresponding to all the division lines 21 formed on the semiconductor wafer 2.

以上のようにして改質層形成工程を実施したならば、レーザー加工装置５の制御手段５０は、第１のマーク２３aに関連した上記加工条件をホストコンピュータ３に送る。そして、ホストコンピュータ３は、レーザー加工装置５の制御手段５０から送られた第１のマーク２３aに関連した加工条件をメモリ３１に記憶する。   When the modified layer forming step is performed as described above, the control means 50 of the laser processing apparatus 5 sends the processing conditions related to the first mark 23a to the host computer 3. Then, the host computer 3 stores the processing conditions related to the first mark 23 a sent from the control means 50 of the laser processing apparatus 5 in the memory 31.

次に、改質層形成工程が実施された半導体ウエーハ２を環状のフレームに装着されたダイシングテープの表面に貼着するウエーハ支持工程を実施する。即ち、図６に示すように上記改質層形成工程が実施された半導体ウエーハ２を構成するシリコン基板２０の裏面２０bを環状のフレーム７に装着された伸張可能なダイシングテープ７０に貼着する。従って、シリコン基板２０の表面２０aに貼着されている保護テープ６が上側となる。そして、シリコン基板２０の表面２０aに貼着されている保護テープ６を剥離する（保護部材剥離工程）。従って、シリコン基板２０の表面２０aに形成された第１のマーク２３aが露出される。従って、第１のマーク２３aを適宜の読み取り器によって読み取ることにより、半導体ウエーハ２を特定し、ホストコンピュータ３にアクセスすることにより第１のマーク２３aに関連した半導体ウエーハ２のデバイス２２に関する情報（ロット番号、デバイスの種類、半導体基板の種類、ウエーハの外径、ウエーハの厚み、分割予定ラインの間隔寸法）および加工履歴を取得することができる。   Next, a wafer support process is performed in which the semiconductor wafer 2 on which the modified layer forming process has been performed is adhered to the surface of a dicing tape mounted on an annular frame. That is, as shown in FIG. 6, the back surface 20 b of the silicon substrate 20 constituting the semiconductor wafer 2 on which the modified layer forming step is performed is attached to an extensible dicing tape 70 attached to the annular frame 7. Accordingly, the protective tape 6 attached to the surface 20a of the silicon substrate 20 is on the upper side. Then, the protective tape 6 attached to the surface 20a of the silicon substrate 20 is peeled off (protective member peeling step). Accordingly, the first mark 23a formed on the surface 20a of the silicon substrate 20 is exposed. Accordingly, by reading the first mark 23a with an appropriate reader, the semiconductor wafer 2 is specified, and the information related to the device 22 of the semiconductor wafer 2 related to the first mark 23a by accessing the host computer 3 (lot). No., device type, semiconductor substrate type, wafer outer diameter, wafer thickness, interval dimension of division planned lines) and processing history can be acquired.

以上のようにしてウエーハ支持工程および保護部材剥離工程を実施したならば、環状のフレーム７に装着された伸張可能なダイシングテープ７０に貼着された改質層形成工程が実施されている半導体ウエーハ２は、改質層２１０が形成された分割予定ライン２１に沿って個々のデバイス２２に分割する分割工程に搬送される。   When the wafer supporting step and the protective member peeling step are performed as described above, the semiconductor wafer in which the modified layer forming step attached to the extensible dicing tape 70 attached to the annular frame 7 is executed. 2 is conveyed to the dividing step of dividing into individual devices 22 along the planned dividing line 21 on which the modified layer 210 is formed.

以上のように図示の実施形態におけるウエーハの管理方法は、シリコン基板２０の表面２０aに保護テープ６を貼着し裏面２０ｂに研削加工を施すことにより第２のマーク２３bが消滅した際、赤外線カメラを備えた撮像手段４３によってシリコン基板２０の裏面２０b側から第１のマーク２３aを撮像して画像信号をホストコンピュータ３に送るとともに半導体ウエーハ２に研削加工を施した研削条件や研削結果をホストコンピュータ３に送るので、シリコン基板２０の裏面２０ｂに形成された第２のマーク２３bが消滅しても、研削条件や研削結果等の情報を第１のマーク２３aに関連付けてホストコンピュータ３に記録することができる。   As described above, the wafer management method in the illustrated embodiment is such that when the second mark 23b disappears by attaching the protective tape 6 to the front surface 20a of the silicon substrate 20 and grinding the back surface 20b, an infrared camera is used. The first mark 23a is imaged from the back surface 20b side of the silicon substrate 20 by the image pickup means 43 provided with the image signal and sent to the host computer 3, and the grinding condition and the grinding result obtained by grinding the semiconductor wafer 2 are host computer. 3, even if the second mark 23 b formed on the back surface 20 b of the silicon substrate 20 disappears, information such as grinding conditions and grinding results is recorded in the host computer 3 in association with the first mark 23 a. Can do.

２：半導体ウエーハ
２０：シリコン基板
２１：分割予定ライン
２２：デバイス
３：ホストコンピュータ
４：研削装置
４０：制御手段
４１：チャックテーブル
４２：研削手段
４３：赤外線カメラを備えた撮像手段
５：レーザー加工装置
５０：制御手段
５１：チャックテーブル
５２：レーザー光線照射手段
５３：赤外線カメラを備えた撮像手段
６：保護テープ
７：環状のフレーム
７０：ダイシングテープ 2: Semiconductor wafer 20: Silicon substrate 21: Planned division line 22: Device 3: Host computer 4: Grinding apparatus 40: Control means 41: Chuck table 42: Grinding means 43: Imaging means equipped with an infrared camera 5: Laser processing apparatus 50: Control means 51: Chuck table 52: Laser beam irradiation means 53: Imaging means provided with an infrared camera 6: Protective tape 7: Ring frame 70: Dicing tape

Claims (2)

半導体基板の表面に格子状に形成された分割予定ラインによって区画された複数の領域にデバイスが形成されるとともにデバイスに関する情報を示す第１のマークが形成され、半導体基板の裏面にデバイスに関する情報を示す第２のマークが形成されたウエーハの管理方法であって、
半導体基板の表面に保護部材を貼着し裏面に加工を施すことにより第２のマークが消滅した際、赤外線カメラを備えた撮像手段によって基板の裏面側から第１のマークを撮像してデバイスに関する情報を管理する、
ことを特徴とするウエーハの管理方法。 A device is formed in a plurality of regions partitioned by division planned lines formed in a lattice shape on the surface of the semiconductor substrate, and a first mark indicating information on the device is formed. Information on the device is displayed on the back surface of the semiconductor substrate. A method for managing a wafer on which a second mark shown is formed,
When the second mark disappears by attaching a protective member to the front surface of the semiconductor substrate and processing the back surface, the first mark is imaged from the back surface side of the substrate by an imaging means equipped with an infrared camera. Manage information,
A wafer management method characterized by the above. 該デバイスに関する情報は、ロット番号、デバイスの種類、半導体基板の種類、ウエーハの外径、分割予定ラインの間隔寸法が含まれる、請求項１記載のウエーハの管理方法。   2. The wafer management method according to claim 1, wherein the information relating to the device includes a lot number, a device type, a semiconductor substrate type, a wafer outer diameter, and an interval dimension between division lines.
JP2013175388A 2013-08-27 2013-08-27 Wafer management method Active JP6157991B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013175388A JP6157991B2 (en) 2013-08-27 2013-08-27 Wafer management method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013175388A JP6157991B2 (en) 2013-08-27 2013-08-27 Wafer management method

Publications (2)

Publication Number Publication Date
JP2015046420A true JP2015046420A (en) 2015-03-12
JP6157991B2 JP6157991B2 (en) 2017-07-05

Family

ID=52671731

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013175388A Active JP6157991B2 (en) 2013-08-27 2013-08-27 Wafer management method

Country Status (1)

Country Link
JP (1) JP6157991B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017199781A (en) * 2016-04-27 2017-11-02 株式会社ディスコ Wafer processing method
JP2018049876A (en) * 2016-09-20 2018-03-29 株式会社ディスコ Processing device
JP2018133432A (en) * 2017-02-15 2018-08-23 株式会社ディスコ Cutting device
JP2018148140A (en) * 2017-03-08 2018-09-20 株式会社ディスコ Grinding device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000003889A (en) * 1998-03-30 2000-01-07 Toshiba Corp Semiconductor wafer and manufacture of semiconductor
JP2005101290A (en) * 2003-09-25 2005-04-14 Disco Abrasive Syst Ltd Method for dicing semiconductor wafer
JP2005259960A (en) * 2004-03-11 2005-09-22 Renesas Technology Corp Manufacturing method of semiconductor integrated circuit device
JP2006269490A (en) * 2005-03-22 2006-10-05 Matsushita Electric Ind Co Ltd Wafer identification method and method for manufacturing semiconductor device
JP2009010054A (en) * 2007-06-26 2009-01-15 Yamaha Corp Reader for identification mark, and reading method for identification mark
JP2009010055A (en) * 2007-06-26 2009-01-15 Yamaha Corp Reader for identification mark, and reading method for identification mark

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000003889A (en) * 1998-03-30 2000-01-07 Toshiba Corp Semiconductor wafer and manufacture of semiconductor
JP2005101290A (en) * 2003-09-25 2005-04-14 Disco Abrasive Syst Ltd Method for dicing semiconductor wafer
JP2005259960A (en) * 2004-03-11 2005-09-22 Renesas Technology Corp Manufacturing method of semiconductor integrated circuit device
JP2006269490A (en) * 2005-03-22 2006-10-05 Matsushita Electric Ind Co Ltd Wafer identification method and method for manufacturing semiconductor device
JP2009010054A (en) * 2007-06-26 2009-01-15 Yamaha Corp Reader for identification mark, and reading method for identification mark
JP2009010055A (en) * 2007-06-26 2009-01-15 Yamaha Corp Reader for identification mark, and reading method for identification mark

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017199781A (en) * 2016-04-27 2017-11-02 株式会社ディスコ Wafer processing method
JP2018049876A (en) * 2016-09-20 2018-03-29 株式会社ディスコ Processing device
JP2018133432A (en) * 2017-02-15 2018-08-23 株式会社ディスコ Cutting device
JP2018148140A (en) * 2017-03-08 2018-09-20 株式会社ディスコ Grinding device

Also Published As

Publication number Publication date
JP6157991B2 (en) 2017-07-05

Similar Documents

Publication Publication Date Title
JP5122880B2 (en) Alignment method for laser processing equipment
JP5389580B2 (en) Cutting equipment
JP2016115800A (en) Processing method for wafer
JP6360411B2 (en) Wafer processing method
JP6147982B2 (en) Wafer processing method
JP2017195219A (en) Wafer processing method
JP6608713B2 (en) Wafer processing method
JP2013207170A (en) Method for dividing device wafer
JP2014086550A (en) Processing method of wafer
KR102186214B1 (en) Center detection method for wafer in processing equipment
JP6157991B2 (en) Wafer management method
JP5722071B2 (en) Semiconductor device manufacturing method and laser processing apparatus
JP2012054275A (en) Wafer processing method
JP7358107B2 (en) laser processing equipment
JP5495869B2 (en) How to check laser processing groove
JP6235279B2 (en) Wafer processing method
JP6401009B2 (en) Wafer processing method
JP2014013807A (en) Wafer processing method
JP6964945B2 (en) Processing method
JP2014011381A (en) Wafer processing method
JP2013258237A (en) Dicing method
JP5940783B2 (en) Processing method of plate
JP5372429B2 (en) How to divide a plate
JP2013055273A (en) Device chip and method of manufacturing device chip
JP5896760B2 (en) Processing apparatus and processing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170403

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170516

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170607

R150 Certificate of patent or registration of utility model

Ref document number: 6157991

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250