JP2015041980A

JP2015041980A - 信号伝送路

Info

Publication number: JP2015041980A
Application number: JP2013173649A
Authority: JP
Inventors: 卓澤; Taku Sawa
Original assignee: Sumitomo Electric Device Innovations Inc
Current assignee: Sumitomo Electric Device Innovations Inc
Priority date: 2013-08-23
Filing date: 2013-08-23
Publication date: 2015-03-02
Anticipated expiration: 2033-08-23
Also published as: JP6234113B2

Abstract

【課題】信号の遅延量が同程度で、かつ特性劣化を抑制可能な信号伝送路を提供すること。【解決手段】本発明は、差動信号の一方が入力される第１端子および差動信号の他方が入力される第２端子と、第１端子に接続され、差動信号の一方を伝送するコプレーナ線路５０と、第２端子に接続され、差動信号の他方を伝送するマイクロストリップ線路５２と、を備える信号伝送路である。本発明によれば、各線路における信号の遅延量は同程度で、かつ特性劣化を抑制可能である。【選択図】図２

Description

本発明は信号伝送路に関する。

光通信においては、ＱＰＳＫ（Quadrature Phase-Shift Keying：四相位相偏移変調）およびＤＰ−ＱＰＳＫ（Dual Polarization QPSK：差動四相位相偏移変調）などの変調方式が用いられる（特許文献１）。

特開２０１１−１８８１３２号公報

こうした変調方式では、複数の信号を伝播させるための複数の線路を用いる。複数の信号の遅延量を一致させるため、入力端子から出力端子までの信号の経路長を合わせることが好ましい。しかし経路長を合わせるために線路を基板上で引き回すと、信号の損失が大きくなり特性が劣化する。本発明は、信号の遅延量が同程度で、かつ特性劣化を抑制可能な信号伝送路を提供することを目的とする。

本発明は、差動信号の一方が入力される第１端子および前記差動信号の他方が入力される第２端子と、前記第１端子に接続され、前記差動信号の一方を伝送するコプレーナ線路と、前記第２端子に接続され、前記差動信号の他方を伝送するマイクロストリップ線路と、を備える信号伝送路である。

上記構成において、前記コプレーナ線路および前記マイクロストリップ線路は、共通の誘電率を有する１つの基板上に形成されてなる構成とすることができる。

上記構成において、前記基板の上面に設けられた前記コプレーナ線路の第１接地パターンと、前記基板の下面に設けられ、前記基板に設けられ前記基板を貫通する貫通孔からなるビア配線により前記第１接地パターンと接続された前記マイクロストリップ線路の第２接地パターンと、を備える構成とすることができる。

上記構成において、前記差動信号とは別の差動信号の一方が入力される第３端子および前記別の差動信号の他方が入力される第４端子と、前記第３端子に接続され、前記差動信号の一方を伝送するコプレーナ線路またはマイクロストリップ線路と、前記第４端子に接続され、前記差動信号の他方を伝送し、前記第３端子と接続された線路と同じ種類の線路と、を備える構成とすることができる。

上記構成において、前記第３および第４端子に接続された線路はコプレーナ線路であり、前記第３および第４端子のそれぞれに接続されたコプレーナ線路の少なくとも１つの上には、裏面に接地面を有する絶縁体からなり、前記少なくとも１つのコプレーナ線路の接地パターンと前記接地面とが接続された調整基板が設けられてなる構成とすることができる。

上記構成において、前記第１端子および前記第２端子のそれぞれには線路が接続され、２つの前記線路に伝送された前記差動信号の一方が前記コプレーナ線路に入力し、前記２つの線路を伝送した前記差動信号の他方が前記マイクロストリップラインに入力し、前記２つの線路はコプレーナ線路またはマイクロストリップ線路のうち同じ種類の線路である構成とすることができる。

本発明によれば、信号の遅延量が同程度で、かつ特性劣化を抑制可能な信号伝送路を提供することができる。

図１は、実施例１に係る光受信機を例示する平面模式図である。図２は光検出部および配線基板を拡大した平面図である。図３（ａ）はコプレーナ線路を例示する断面図である。図３（ｂ）はマイクロストリップ線路を例示する断面図である。図４は比誘電率の異なる基板における線路幅と波長短縮率との関係を示す図である。図５は実施例２に係る光受信機を例示する平面模式図である。図６は光検出部および配線基板を拡大した平面図である。図７（ａ）はストリップ線路を例示する断面図である。図７（ｂ）はコプレーナ線路およびストリップ線路を拡大した平面図である。図８は波長短縮率を示す図である。図９は比率の調整の方法を例示するフローチャートである。図１０（ａ）は基板の一部を例示する平面図である。図１０（ｂ）は金属板を例示する平面図である。図１０（ｃ）は基板を例示する平面図である。図１１（ａ）および図１１（ｂ）はコプレーナ線路およびストリップ線路を例示する平面図である。

実施例について説明する。

実施例１は比誘電率の異なる２つの配線基板を用いる例である。図１は、実施例１に係る光受信機１００（光装置）を例示する平面模式図である。光受信機１００はコヒーレント光通信システムに使用される。

図１に示すように、光受信機１００には、信号光（Ｓ）を入力するための第１光ファイバ１０と、局部発振光（ＬＯ）を入力するための第２光ファイバ１２とが、それぞれ接続されている。これらの光ファイバには、例えば偏波保持型の光ファイバを用いることができる。

第１光ファイバ１０に接続される光学系には、第１レンズ１４、ＶＯＡ１６、第２レンズ１８、及び第１ＰＢＳ２０が、それぞれ第１光ファイバ１０に近い側から順に配置されている。第１レンズ１４及び第２レンズ１８は、集光レンズである。ＶＯＡ（可変光アッテネータ（Variable Optical Attenuator））１６は、光の通過量を変更可能な光減衰器の一例であり、第１レンズ１４から第２レンズ１８に至る信号光の光量を調節する。第１ＰＢＳ（偏光ビームスプリッタ（Polarizing Beam Splitter））２０は、信号光（Ｓ）をＸ方向の偏波（ＳＸ）とＹ方向の偏波（ＳＹ）とに分光する。分光された信号光は、光ハイブリッド３０へと入射される。

第２光ファイバ１２に接続される光学系には、第３レンズ２２、第４レンズ２４、及び第２ＰＢＳ２６が、それぞれ第２光ファイバ１２に近い側から順に配置されている。第３レンズ２２及び第４レンズ２４を通過した発振光（ＬＯ）は、信号光（Ｓ）と同様に、第２ＰＢＳ２６によりＸ方向の偏波（ＬＯ＿Ｘ）とＹ方向の偏波（ＬＯ＿Ｙ）とに分光される。分光された発振光は、光ハイブリッド３０へと入射される。

光ハイブリッド３０は、入力光を遅延・分光・合成するための光回路であり、例えば石英系平面光波回路（ＰＬＣ：Planar Lightwave Circuit）により構成されている。信号光ＳＸは、光ハイブリッド３０にて発振光ＬＯ＿Ｘ、ＬＯ＿Ｙと合成された後に、それぞれ同相成分Ｉ（In Phase）及び直交位相成分Ｑ（Quadrature）に分離され、信号光Ｘ−Ｉｐ、Ｘ−Ｉｎ、Ｘ−Ｑｐ、Ｘ−Ｑｎとして出力される。信号光ＳＹは、光ハイブリッド３０にて発振光ＬＯ＿Ｘ、ＬＯ＿Ｙと合成された後に、それぞれ同相成分Ｉ、直交位相成分Ｑに分離され、信号光Ｙ−Ｉｐ、Ｙ−Ｉｎ、Ｙ−Ｑｐ、Ｙ−Ｑｎとして出力される。なお、上記信号光の添字のｐ及びｎは、それぞれ正及び負の成分であることを示す。例えばＸ−Ｉｐは、信号光ＳＸのＩ成分の正成分の出力信号光であることを示す。

第１レンズ１４及び第２レンズ１８に対し、光ハイブリッド３０を挟んだ反対側には、フォトダイオード（ＰＤ：Photodiode）及びトランスインピーダンスアンプ（ＴＩＡ：Transimpedance Amplifier）を含む光検出部３２ａ〜３２ｄが設けられている。また、光ハイブリッド３０の周辺には、配線基板３４および３６ａ〜３６ｄが設けられている。配線基板３６ａ〜３６ｄは光検出部３２ａ〜３２ｄの出力側に配置されている。

図２は光検出部３２ｃおよび３２ｄ並びに配線基板３６ｃおよび３６ｄを拡大した平面図である。図２に示すように、光検出部３２ｃの基板４１ｃの上面に、ＰＤ４０ｃ、ＴＩＡ４２ｃ、配線４４ｃおよび４６ｃ、並びに接地パターン４８ｃが設けられている。接地パターン４８ｃ１および４８ｃ２は、ビア配線４５を介して基板４１ｃ下面の接地パターンに接続されている。ビア配線４５は、基板４１ｃを貫通する貫通孔の側面に金属を形成してなる。配線４４ｃおよび４６ｃはそれぞれ、下面の接地パターンと共にマイクロストリップ線路を形成する。光検出部３２ｄの基板４１ｄの上面に、ＰＤ４０ｄ、ＴＩＡ４２ｄ、配線４４ｄおよび４６ｄ、並びに接地パターン４８ｄが設けられている。配線４４ｄおよび４６ｄはそれぞれ、基板４１ｄ下面の接地パターンと共にマイクロストリップ線路を形成する。

配線基板３６ｃは基板３７ｃを含み、配線基板３６ｄは基板３７ｄを含む。基板３７ｃおよび３７ｄにはそれぞれ信号伝送路が形成されている。基板３７ｃの上面には、コプレーナ線路５０、マイクロストリップ線路５２の信号線路５２ａ、配線５４および５６、キャパシタＣ１およびＣ２が設けられている。基板３７ｄの上面には、コプレーナ線路６０、マイクロストリップ線路６２の信号線路６２ａ、配線６４および６６、キャパシタＣ３およびＣ４が設けられている。配線基板３６ａは配線基板３６ｃと同じ構成であり、配線基板３６ｂは配線基板３６ｄと同じ構成である。

図３（ａ）はコプレーナ線路５０を例示する断面図である。図３（ａ）に示すように、コプレーナ線路５０は基板３７ｃの上面に設けられた信号線路５０ａおよび接地パターン５０ｂ（第１接地パターン）を含む。２つの接地パターン５０ｂは信号線路５０ａの両側に設けられている。基板３７ｃの下面には、接地パターン５２ｂ（第２接地パターン）が設けられており、信号線路５０ａおよび接地パターン５０ｂと厚さ方向において重なる。図２に示すようにコプレーナ線路６０は信号線路６０ａおよび接地パターン６０ｂを含む。マイクロストリップ線路６２は信号線路６２ａおよび基板３７ｄの下面に設けられた接地パターンを含む。図３（ａ）に示すように、信号線路５０ａの幅Ｗ１は例えば０．１ｍｍである。基板３７ｃの厚さＴ１および基板３７ｄの厚さは例えば０．２５４ｍｍである。信号線路６０ａの幅は例えば０．１４ｍｍである。

図３（ｂ）はマイクロストリップ線路５２を例示する断面図である。図３（ｂ）に示すように、マイクロストリップ線路５２は信号線路５２ａおよび接地パターン５２ｂを含む。信号線路５２ａは基板３７ｃの上面に設けられ、接地パターン５２ｂは基板３７ｃの下面に設けられている。マイクロストリップ線路６２はマイクロストリップ線路５２と同様の構成である。図２および図３（ａ）に示すように、基板３７ｃを貫通する貫通孔の側面に金属が形成されてなるビア配線５１が設けられている。接地パターン５０ｂはビア配線５１を介して接地パターン５２ｂに接続されている。配線基板３６ｄに基板３７ｄを貫通する貫通孔の側面に金属が形成されてなるビア配線６１が設けられている。接地パターン６０ｂはビア配線６１を介してマイクロストリップ線路６２の接地パターンに接続されている。

図２に示すように、ＰＤ４０ｃはワイヤ４３を介してＴＩＡ４２ｃの入力端子に電気的に接続され、ＴＩＡ４２ｃの出力端子はワイヤ４３を介して配線４４ｃおよび４６ｃに接続されている。配線４４ｃは信号線路５０ａに接続され、配線４６ｃは信号線路５２ａに接続されている。接地パターン４８ｃ１は２つの接地パターン５０ｂの一方に接続され、接地パターン４８ｃ２は２つの接地パターン５０ｂの他方に接続されている。信号線路５０ａは配線５４に接続されている。配線５４にはキャパシタＣ１が挿入されている。信号線路５２ａは配線５６に接続されている。配線５６にはキャパシタＣ２が挿入されている。光検出部３２ｄのＰＤ４０ｄ、ＴＩＡ４２ｄ、配線４４ｄおよび４６ｄ、並びに接地パターン４８ｄは、光検出部３２ｃの対応する要素と同様に接続されている。配線４４ｄは信号線路６０ａに接続され、配線４６ｄは信号線路６２ａに接続されている。接地パターン４８ｄ１および４８ｄ２は接地パターン６０ｂに接続されている。各接地パターンは基準電位（例えば接地電位）を有する。

ＰＤ４０ｃは信号光を電流に変換する。ＴＩＡ４２ｃはＰＤ４０ｃから入力される電流を電圧信号（信号と記載することがある）に変換する。ＴＩＡ４２ｃからは差動信号が出力され、一方の信号は配線４４ｃの形成するマイクロストリップ線路、コプレーナ線路５０、および配線５４を伝播し、配線５４の出力端から出力される。差動信号の他方の信号は配線４６ｃの形成するマイクロストリップ線路、マイクロストリップ線路５２、および配線５６を伝播し、配線５６の出力端から出力される。信号線路５０ａの入力端（ワイヤ４３との接続部分）は差動信号の一方が入力される端子（第１端子）として機能し、信号線路５２ａの入力端は差動信号の他方が入力される端子（第２端子）として機能する。光検出部３２ｄおよび配線基板３６ｄにおいても、光検出部３２ｃおよび配線基板３６ｃと同様に差動信号が流れる。

ワイヤ４３、配線、信号線路、接地パターン、およびビア配線は例えば銅（Ｃｕ）、金（Ａｕ）などの金属により形成されている。基板３７ｃは、例えば比誘電率が７．７の低温焼成セラミック（Low Temperature Co-fired Ceramics：ＬＴＣＣ）などの絶縁体により形成されている。基板３７ｄは、例えば比誘電率が９．６のアルミナ（Ａｌ_２Ｏ_３）などの絶縁体により形成されている。コプレーナ線路５０とマイクロストリップ線路５２とでは誘電率が共通する。コプレーナ線路６０とマイクロストリップ線路６２とでは誘電率が共通する。キャパシタＣ１〜Ｃ４それぞれの容量は例えば０．１μＦである。

配線基板３６ｃおよび３６ｄそれぞれの一方の辺の長さＬ１は例えば６．０７ｍｍである。配線基板３６ｃの他方の辺と配線基板３６ｄの他方の辺の合計Ｌ２は例えば９．６７ｍｍである。入力端（配線基板３６ｃの左端）における信号線路５０ａおよび５２ａ間の距離は例えば０．５ｍｍである。入力端（配線基板３６ｄの左端）における信号線路６０ａおよび６２ａ間の距離は例えば０．５ｍｍである。信号線路５２ａおよび６０ａ間の距離は例えば２．６７ｍｍである。配線５４および５６間の距離Ｄ１は２ｍｍである。配線６４および６６間の距離Ｄ２は２ｍｍである。配線５６および６４間の距離Ｄ３は例えば３ｍｍである。

配線基板３６ｃおよび３６ｄそれぞれの入力側と出力側との間でインピーダンスを整合させるために、伝送線路（コプレーナ線路およびマイクロストリップ線路）の特性インピーダンスを例えば５０Ωとする。また各伝送線路における信号の遅延量を同程度とするために、各伝送線路における信号線路の長さｌと波長短縮率ｋとの比ｌ／ｋを等しくする。信号線路の長さｌとは、図２に信号線路５２ａを例に示すように、信号線路の入力端から配線５４、５６、６４または６６までにおける信号線路の長さである。

図４は比誘電率の異なる基板における線路幅と波長短縮率との関係を示す図である。横軸は線路幅、縦軸は波長短縮率を示す。三角は基板の比誘電率ε_ｒ＝９．６、四角はε_ｒ＝７．７、円はε_ｒ＝５．７の例である。また黒塗りの印はコプレーナ線路、白抜きの印はマイクロストリップ線路における波長短縮率を表す。

図４に示すように、比誘電率ε_ｒが変わると波長短縮率も変わる。比誘電率ε_ｒが大きいほど波長短縮率は小さくなる。線路幅が大きいほど波長短縮率は小さくなる。マイクロストリップ線路では、基板の比誘電率および厚さ、線路幅（信号線路の幅）によりマイクロストリップ線路の特性インピーダンスが決まる。このため、図４の白抜きの印に示すように、基板の比誘電率に応じて線路幅および波長短縮率が決まる。一方、コプレーナ線路では、特性インピーダンスが５０Ωに維持されるように、線路幅、および信号線路と接地パターンとの距離を変える。このとき、信号線路と上面の接地パターンとの容量、および信号線路と下面の接地パターンとの容量の割合が変化する。従って図４の黒塗りの印に示すように、同一の比誘電率の基板において、線路幅を変えることにより波長短縮率が変わる。

図４に示すように、同一の比誘電率の基板においても、コプレーナ線路とマイクロストリップ線路とでは波長短縮率は異なる。配線基板３６ｃのコプレーナ線路５０の波長短縮率は、マイクロストリップ線路５２の波長短縮率と異なる。コプレーナ線路５０およびマイクロストリップ線路５２の長さおよび線路幅などを調節し、コプレーナ線路５０およびマイクロストリップ線路５２における信号の遅延量を同程度にすることができる。この結果、コプレーナ線路６０およびマイクロストリップ線路６２における信号の遅延量を同程度にすることができる。

図４に示すように、基板の比誘電率が異なると、同じ種類の伝送線路の波長短縮率も変化する。つまり基板３７ｃに設けられたコプレーナ線路５０の波長短縮率は、基板３７ｄに設けられたコプレーナ線路６０の波長短縮率と異なる。コプレーナ線路５０および６０の長さおよび線路幅などを調節することにより、コプレーナ線路５０および６０における信号の遅延量を同程度にすることができる。また、マイクロストリップ線路５２および６２における信号の遅延量を同程度にすることができる。

以上のように実施例１によれば、各伝送線路を伝播する信号の遅延量を同程度とする。これにより信号間のスキューが抑制される。遅延量の調整のために伝送線路を配線基板内において迂回させなくてよい。つまり信号線路を直線に近づけることができ、迂回させる場合より短くなる。伝送線路が短くなることで、信号の損失が抑制され、かつ周囲のノイズの影響を受け難くなるため、特性が改善する。また配線基板の小型化が可能である。

コプレーナ線路５０および６０、並びにマイクロストリップ線路５２および６２それぞれの長さは互いに異なる。比誘電率の異なる配線基板において遅延量を同程度とすることができる。コプレーナ線路５０およびマイクロストリップ線路５２における遅延量が同程度になることで、配線基板３６ａを伝播する差動信号の遅延量が同等になる。入力端と出力端とにおける差動信号の位相差の変化が抑制される。コプレーナ線路６０およびマイクロストリップ線路６２における遅延量が同程度になることで、配線基板３６ｂを伝播する差動信号の遅延量が同等になる。配線基板３６ａ〜３６ｄにおける信号の遅延量を同程度とすることにより、ＱＰＳＫおよびＤＰ−ＱＰＳＫなどの変調が可能になる。

接地パターン５０ｂはビア配線５１を介して接地パターン５２ｂに接続されているため、コプレーナ線路５０とマイクロストリップ線路５２とは共通した接地電位を有する。接地電位の共有により、信号の電位が安定する。コプレーナ線路５０とマイクロストリップ線路５２とは共通した接地電位を有するため、信号の電位が安定する。光検出部３２ｃに２つのコプレーナ線路が設けられてもよい。光検出部３２ｃに設ける２つの伝送線路は同じ種類であることが好ましい。伝送線路における信号の遅延量が同程度になるためである。光検出部３２ｄにも、２つの同じ種類の伝送線路を設ける。

実施例２はコプレーナ線路にストリップ線路を接続した例である。図５は実施例２に係る光受信機２００を例示する平面模式図である。図５に示すように、２つの配線基板３６ｅおよび３６ｆが設けられている。配線基板３６ｅは光検出部３２ａおよび３２ｂの出力側に配置されている。配線基板３６ｆは光検出部３２ｃおよび３２ｄの出力側に配置されている。

図６は光検出部３２ｃおよび３２ｄ並びに配線基板３６ｆを拡大した平面図である。図６に示すように、配線基板３６ｆは、基板３７ｆ、コプレーナ線路５０、７０および７２、マイクロストリップ線路５２、並びにストリップ線路７４および７６を備える。コプレーナ線路７０は信号線路７０ａ、接地パターン７０ｂ１および７０ｂ２を含む。コプレーナ線路７２は信号線路７２ａおよび接地パターン７２ｂを含む。

信号線路７０ａおよび接地パターン７０ｂ２はコプレーナ線路７０およびストリップ線路７４に共用されている。接地パターン７０ｂ１は、信号線路７０ａと信号線路７２ａとの間に設けられ、コプレーナ線路７０および７２、並びにストリップ線路７４および７６に共用されている。信号線路７２ａおよび接地パターン７２ｂはコプレーナ線路７２およびストリップ線路７６に共用されている。ＴＩＡ４２ｄから出力される差動信号の一方はコプレーナ線路７０およびストリップ線路７４を伝播する。差動信号の他方はコプレーナ線路７２およびストリップ線路７６を伝播する。なお図６ではストリップ線路７４のうち基板７４ａ（調整基板）、およびストリップ線路７６のうち基板７６ａ（調整基板）が図示されている。信号線路７０ａの入力端は差動信号の一方が入力される端子（第３端子）として機能し、信号線路７２ａの入力端は差動信号の他方が入力される端子（第４端子）として機能する。

図７（ａ）はストリップ線路７４を例示する断面図である。図７（ａ）に示すように、ストリップ線路７４は、信号線路７０ａ、接地パターン７０ｂ１、７０ｂ２、７４ｂおよび７４ｃにより形成される。信号線路７０ａの上に基板７４ａが設けられている。接地パターン７４ｂ（接地面）は基板７４ａの上面および側面に連続的に設けられ、接地パターン７０ｂ１および７０ｂ２に電気的に接続されている。また接地パターン７０ｂ１および７０ｂ２は、基板３７ｆを貫通する貫通孔の側面に金属が形成されてなるビア配線７１を介して接地パターン７４ｃに接続されている。ストリップ線路７６の基板７６ａの上面および側面には接地パターンが設けられ、接地パターン７０ｂ２および７２ｂに接続されている。

図７（ｂ）はコプレーナ線路７０およびストリップ線路７４を拡大した平面図であり、信号線路および接地パターンは格子斜線で示した。図７（ｂ）に示すように、ストリップ線路７４における信号線路７０ａと接地パターン７０ｂ１および７０ｂ２との距離Ｄ４は、コプレーナ線路７０における距離Ｄ５より大きい。距離Ｄ４が距離Ｄ５より大きいことにより、コプレーナ線路７０とストリップ線路７４とにおいて特性インピーダンスを整合させることができる。

図６に示すように、信号線路７０ａは配線６４に接続され、信号線路７２ａは配線６６に接続されている。光検出部３２ｄの配線４４ｄは信号線路７０ａに接続され、配線４６ｄは信号線路７２ａに接続されている。接地パターン４８ｄ１は接地パターン７０ｂ１に、接地パターン４８ｄ２は接地パターン７０ｂ２に、接地パターン４８ｄ３は接地パターン７２ｂにそれぞれ接続されている。配線基板３６ｆ、基板７４ａおよび７６ａは例えば比誘電率ε_ｒが７．７のＬＴＣＣにより形成されている。

図８は波長短縮率を示す図である。黒塗りの四角はコプレーナ線路、白抜きの四角はマイクロストリップ線路、円はストリップ線路における波長短縮率を表す。図８に示すように、ストリップ線路の波長短縮率は、コプレーナ線路およびマイクロストリップ線路の波長短縮率と大きく異なる。従って、伝送線路の一部をストリップ線路にすることにより伝送線路の波長短縮率および信号の遅延量を変化させることができる。

実施例２によれば、実施例１と同様に、各伝送線路におけるｌ／ｋが等しくなるように信号線路の長さおよび線路幅などを調整する。なおコプレーナ線路とストリップラインとに共用されている信号線路の長さは、両者における長さの合計である。例えばコプレーナ線路７０における信号線路７０ａの長さとストリップ線路７４とにおける信号線路７０ａの長さとの合計が長さｌである。各伝送線路を伝播する信号の遅延量を同程度とすることによりスキューが抑制される。コプレーナ線路７０とストリップ線路７４との長さの比率、コプレーナ線路７２とストリップ線路７６との長さの比率を変更することで、光検出部３２ｄから出力される信号の遅延量を調整することができる。

図９は比率の調整の方法を例示するフローチャートである。図９に示すように、まずコプレーナ線路７０および７２並びにストリップ線路７４および７６を作成する（ステップＳ１）。このときコプレーナ線路およびストリップ線路は配線基板３６ｆに仮固定され、配線基板３６ｆから取り外し可能な状態にある。ステップＳ１において作成したコプレーナ線路およびストリップ線路におけるスキューを評価する（ステップＳ２）。スキューが規格内であるか判定する（ステップＳ３）。スキューが規格内（ステップＳ３のＹｅｓ）ならば、コプレーナ線路およびストリップ線路を配線基板３６ｆに固定する（ステップＳ４）。スキューが規格外（ステップＳ３のＮｏ）ならば、コプレーナ線路とストリップ線路との比率を変更する（ステップＳ５）。変更後に再びスキューの評価を行い、スキューが規格内ならば調整を終了する。

図１０（ａ）は基板３７ｆの一部を例示する平面図である。図１０（ａ）に示すように基板３７ｆの上面には信号線路７０ａ、接地パターン７０ｂ３および７０ｂ４が設けられている。図１０（ｂ）は金属板７０ｂ５および７０ｂ６を例示する平面図である。金属板７０ｂ５および７０ｂ６の長さはＬ３である。図１０（ｃ）は基板７４ａを例示する平面図である。基板７４ａの長さはＬ４である。図９のステップＳ１では、基板３７ｆ、金属板７０ｂ５および７０ｂ６、並びに基板７４ａを用いてコプレーナ線路７０およびストリップ線路７４を形成する。

図１１（ａ）はコプレーナ線路７０およびストリップ線路７４を例示する平面図である。図１０（ａ）に示した基板３７ｆの上面に図１０（ｂ）に示す金属板７０ｂ５および７０ｂ６を設けることによりコプレーナ線路７０を形成する。基板３７ｆの上面に図１０（ｃ）に示す基板７４ａを配置することでストリップ線路７４を形成する。接地パターン７０ｂ３および金属板７０ｂ５は接地パターン７０ｂ１として機能する。接地パターン７０ｂ４および金属板７０ｂ６は接地パターン７０ｂ２として機能する。基板７４ａ下の接地パターン７０ｂ３は接地パターン７０ｂ１として機能し、基板７４ａ下の接地パターン７０ｂ４は接地パターン７０ｂ２として機能する。コプレーナ線路７０の長さはＬ３、ストリップ線路７４の長さはＬ４である。Ｌ３とＬ４との合計はＬ５である。図９のステップＳ５では、コプレーナ線路７０およびストリップ線路７４の長さを変更する。

図１１（ｂ）はコプレーナ線路７０およびストリップ線路７４を例示する平面図である。金属板７０ｂ５および７０ｂ６並びに基板７４ａを異なるサイズのものに変更することで、図１１（ｂ）に示す長さＬ６のコプレーナ線路７０および長さＬ７のストリップ線路７４を形成する。コプレーナ線路７０の長さＬ６はＬ３より大きく、ストリップ線路７４の長さＬ７はＬ４より小さい。なお合計の長さＬ５は変えない。長さの比率をＬ３／Ｌ４からＬ６／Ｌ７に変化させることで、スキューを規格内に収める。サイズの異なる複数の金属板７０ｂ５および７０ｂ６、並びに複数の基板７４ａを用意することが好ましい。製造工程において金属板７０ｂ５および７０ｂ６並びに基板７４ａを入れ替えることにより、図９のようにスキューを評価することができる。以上と同様の調整をコプレーナ線路７２およびストリップ線路７６においても行う。

基板７４ａの比誘電率は基板７６ａの比誘電率と等しいため、信号線路７０ａおよび７２ａの線路幅を同一にすることでストリップ線路７４および７６における波長短縮率は等しくなる。基板７４ａの長さを基板７６ａの長さと異ならせることにより、コプレーナ線路７０およびストリップ線路７４における遅延量を、コプレーナ線路７２およびストリップ線路７６における遅延量と等しくすることができる。基板７４ａの比誘電率は基板７６ａの比誘電率と異なってもよい。コプレーナ線路７０および７２の一方に基板を設けることで１つのストリップラインを形成し、他方のコプレーナ線路の上に基板を設けなくてもよい。コプレーナ線路７０および７２に代えてマイクロストリップ線路を設けてもよい。

以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

３６ａ〜３６ｆ配線基板
３７ｃ、３７ｄ、３７ｆ基板
４０ｃ、４０ｄＰＤ
４２ｃ、４２ｄＴＩＡ
５０、６０、７０、７２コプレーナ線路
５０ａ、５２ａ、６０ａ、６２ａ、７０ａ、７２ａ、
信号線路
５０ｂ、５２ｂ、６０ｂ、７０ｂ１〜７０ｂ４、７２ｂ、７４ｂ、７４ｃ
接地パターン
５１、６１、７１ビア配線
５２、６２マイクロストリップ線路
７４、７６ストリップ線路
７４ａ、７６ａ基板
１００、２００光受信機

Claims

差動信号の一方が入力される第１端子および前記差動信号の他方が入力される第２端子と、
前記第１端子に接続され、前記差動信号の一方を伝送するコプレーナ線路と、
前記第２端子に接続され、前記差動信号の他方を伝送するマイクロストリップ線路と、を備えることを特徴とする信号伝送路。
前記コプレーナ線路および前記マイクロストリップ線路は、共通の誘電率を有する１つの基板上に形成されてなることを特徴とする請求項１記載の信号伝送路。
前記基板の上面に設けられた前記コプレーナ線路の第１接地パターンと、
前記基板の下面に設けられ、前記基板に設けられ前記基板を貫通する貫通孔からなるビア配線により前記第１接地パターンと接続された前記マイクロストリップ線路の第２接地パターンと、を備えることを特徴とする請求項２記載の信号伝送路。
前記差動信号とは別の差動信号の一方が入力される第３端子および前記別の差動信号の他方が入力される第４端子と、
前記第３端子に接続され、前記差動信号の一方を伝送するコプレーナ線路またはマイクロストリップ線路と、
前記第４端子に接続され、前記差動信号の他方を伝送し、前記第３端子と接続された線路と同じ種類の線路と、を備えることを特徴とする請求項１記載の信号伝送路。
前記第３および第４端子に接続された線路はコプレーナ線路であり、前記第３および第４端子のそれぞれに接続されたコプレーナ線路の少なくとも１つの上には、裏面に接地面を有する絶縁体からなり、前記少なくとも１つのコプレーナ線路の接地パターンと前記接地面とが接続された調整基板が設けられてなることを特徴とする請求項４記載の信号伝送路。
前記第１端子および前記第２端子のそれぞれには線路が接続され、
２つの前記線路に伝送された前記差動信号の一方が前記コプレーナ線路に入力し、前記２つの線路を伝送した前記差動信号の他方が前記マイクロストリップラインに入力し、
前記２つの線路はコプレーナ線路またはマイクロストリップ線路のうち同じ種類の線路であることを特徴とする請求項１記載の信号伝送路。