JP2015029040A - 半導体モジュール、ｌｅｄ駆動装置及びｌｅｄ照明装置 - Google Patents

半導体モジュール、ｌｅｄ駆動装置及びｌｅｄ照明装置 Download PDF

Info

Publication number
JP2015029040A
JP2015029040A JP2014015873A JP2014015873A JP2015029040A JP 2015029040 A JP2015029040 A JP 2015029040A JP 2014015873 A JP2014015873 A JP 2014015873A JP 2014015873 A JP2014015873 A JP 2014015873A JP 2015029040 A JP2015029040 A JP 2015029040A
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor module
semiconductor
gate control
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014015873A
Other languages
English (en)
Inventor
昭夫 岩渕
Akio Iwabuchi
昭夫 岩渕
吉江　徹
Toru Yoshie
徹 吉江
町田　修
Osamu Machida
修 町田
泰 田坂
Yasushi Tasaka
泰 田坂
充達 吉永
Mitsumichi Yoshinaga
充達 吉永
俊浩 江原
Toshihiro Ebara
俊浩 江原
木村研吾
Kengo Kimura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2014015873A priority Critical patent/JP2015029040A/ja
Publication of JP2015029040A publication Critical patent/JP2015029040A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Led Devices (AREA)
  • Dc-Dc Converters (AREA)
  • Circuit Arrangement For Electric Light Sources In General (AREA)

Abstract

【課題】ＬＥＤ駆動装置等のスイッチング回路の小型化に寄与する半導体モジュールを提供する。【解決手段】導電性材料からなる単一の支持薄板と、横型のゲート制御型素子を含む第１の半導体チップと、縦型の整流素子を含む第２の半導体チップと、を備え、前記横型のゲート制御型素子は前記第１の半導体チップの一方の主面上に形成される第１の主端子と第２の主端子と制御端子とを有し、前記縦型の整流素子は前記第２の半導体チップの一方の主面上に形成されるアノードと前記第２の半導体チップの他方の主面上に形成されるカソードとを有し、前記第１の半導体チップ及び前記第２の半導体チップは前記単一の支持薄板上に固着され、前記第１の主端子は前記単一の支持薄板に低抵抗接続され、前記カソードは前記単一の支持薄板に直接的に低抵抗接続されることを特徴とする半導体モジュール。【選択図】図１

Description

本発明は、半導体モジュールに関し、特にＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）駆動装置等のスイッチング回路に適用される半導体モジュールと当該半導体モジュールを備えるＬＥＤ駆動装置及びＬＥＤ照明装置に関する。
主要な技術的先進国で照明用に使用される電気エネルギーは、各国における総発電量の約１５％に達すると言われ、地球環境問題の観点から電気エネルギーの削減が求められている。このような要求を背景に、従来の照明装置に用いられている白熱電球や蛍光灯よりも消費電力が少なく且つ寿命が長いＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を光源として備えるＬＥＤ照明装置が注目されている。また、それに伴いＬＥＤを駆動するためのＬＥＤ駆動装置の開発が進められている。
ＬＥＤは、上記のような長所を有する一方、順方向電圧（Ｖｆ）の製造ばらつき及び温度ドリフトという短所も有する。そのため、高効率化の観点から、ＬＥＤ照明装置は定電圧方式よりも定電流方式が好ましいことが知られている。
図１３は、定電流方式による従来のＬＥＤ照明装置の構成を示す回路図である（特許文献１）。従来のＬＥＤ照明装置１００は、電源１０１とＬＥＤ駆動装置１０２とＬＥＤ１０３とを備える。ＬＥＤ駆動装置１０２は、ゲート制御型素子ＱとチョークコイルＬとフライホイールダイオードＤと制御回路ＩＣとを備える。ゲート制御型素子Ｑの一方の電極は電源１０１の正極に接続され、他方の電極はフライホイールダイオードＤを介して接地されるとともにチョークコイルＬを介してＬＥＤ１０３の正極側ラインに接続される。制御回路ＩＣはＬＥＤ１０３に流れる電流が一定になるようにゲート制御型素子Ｑをオンオフ制御する。
また、図１４は、従来のＬＥＤ照明装置の構成を示す断面図である。従来のＬＥＤ照明装置１００は、例えば電球型の外形を有し、透光カバー１０４と口金１０５とヒートシンク１０６とＬＥＤ駆動装置１０２及びＬＥＤ１０３が実装された回路基板１０７とを備える。透光カバー１０４はＬＥＤ１０３から放出される光をＬＥＤ照明装置の外部に放射するための半球状の樹脂製カバーであって、口金１０５は金属製の有底筒体形状の充電部であって、ヒートシンク１０６は金属製の筒型放熱体（筐体）である。回路基板１０７は、口金１０５及びヒートシンク１０６の内部に格納される。
特開２００９−５２５５９５号公報
電球型のＬＥＤ照明装置１００において、ヒートシンク１０６の形状の自由度或いはＬＥＤ照明装置１００の組み立て工程の簡易性を確保するために、より小型な回路基板１０７が求められる。また、より小さな口金に対応した電球型のＬＥＤ照明装置を提供するためにも回路基板１０７の小型化が求められている。
本発明は、上記問題点を鑑み、ＬＥＤ駆動装置等のスイッチング回路の小型化に寄与する半導体モジュールと当該半導体モジュールを備えるＬＥＤ駆動装置及びＬＥＤ照明装置を提供するものである。
本発明の一態様によれば、本発明に係る半導体モジュールは、導電性材料からなる単一の支持薄板と、横型のゲート制御型素子を含む第１の半導体チップと、縦型の整流素子を含む第２の半導体チップと、を備え、前記横型のゲート制御型素子は前記第１の半導体チップの一方の主面上に形成される第１の主端子と第２の主端子と制御端子とを有し、前記縦型の整流素子は前記第２の半導体チップの一方の主面上に形成されるアノードと前記第２の半導体チップの他方の主面上に形成されるカソードとを有し、前記第１の半導体チップ及び前記第２の半導体チップは前記支持薄板上に固着され、前記第１の主端子は前記支持薄板に低抵抗接続され、前記カソードは前記支持薄板に直接的に低抵抗接続されることを特徴とする。
本発明によれば、ＬＥＤ駆動装置等のスイッチング回路の小型化に寄与する半導体モジュールと当該半導体モジュールを備えるＬＥＤ駆動装置及びＬＥＤ照明装置を提供できる。
本発明の第１の実施形態に係る半導体モジュールの構成を示す図である。 本発明の第１の実施形態に係る第１の半導体チップ及び第２の半導体チップの構成を示す断面図である。 本発明の第１の実施形態に係るＬＥＤ照明装置の構成を示す回路図である。 本発明の第１の実施形態の第１の変形例に係る半導体モジュールの構成を示す図である。 本発明の第１の実施形態の第２の変形例に係る半導体モジュールの構成を示す図である。 本発明の第１の実施形態の第３の変形例に係る半導体モジュールの構成を示す図である。 本発明の第１の実施形態の第４の変形例に係る半導体モジュールの構成を示す図である。 本発明の第２の実施形態に係る半導体モジュールの構成を示す図である。 本発明の第２の実施形態に係るＬＥＤ照明装置の構成を示す回路図である。 本発明の第２の実施形態の第１の変形例に係る半導体モジュールの構成を示す図である。 本発明の第２の実施形態の第２の変形例に係る第１の半導体チップの構成を示す図である。 本発明の第２の実施形態の第３の変形例に係るスイッチング回路の構成を示す図である。 従来のＬＥＤ照明装置の構成を示す回路図である。 従来のＬＥＤ照明装置の構成を示す断面図である。
次に、図面を参照して、本発明の実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであることに留意すべきである。又、以下に示す実施形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施形態は、構成部品の構造、配置等を下記のものに特定するものでない。この発明の実施形態は、特許請求の範囲において、種々の変更を加えることができる。
（第１の実施形態）
図１乃至３を参照しながら第１の実施形態に係る半導体モジュール、ＬＥＤ駆動装置及びＬＥＤ照明装置について説明する。図１は、本発明の第１の実施形態に係る半導体モジュールの構成を示す図である。図１（ａ）は本実施形態に係る半導体モジュール１０の平面図であり、図１（ｂ）は本実施形態に係る半導体モジュール１０の図１（ａ）におけるＸ−Ｘ断面図であり、図１（ｃ）は本実施形態に係る半導体モジュール１０の等価回路図である。本実施形態に係る半導体モジュール１０は単一のダイパッド１と第１の半導体チップ２と第２の半導体チップ３とを備え、第１の半導体チップ２及び第２の半導体チップ３はダイパッド１上に固着される。
本実施形態に係るダイパッド１は、本発明の支持薄板に相当し、銅等の導電性金属板からプレス打ち抜きにより形成された単一の方形薄板である。ダイパッド１は、互いに対向する第１の主面（上面）ＴＳと第２の主面（下面）ＢＳとを有し、平面的に見て複数のリード端子ＬＴに包囲される。本実施形態に係るダイパッド１は、少なくとも１本のワイヤを介して少なくとも１つのリード端子ＬＴに低抵抗接続され、リード端子ＬＴを介して負荷であるＬＥＤに接続される。ダイパッド１と各リード端子ＬＴの少なくとも一部とは封止樹脂ＭＲにより封止され、ダイパッド１の第２の主面ＢＳは半導体モジュール１０の裏面に露出し、各リード端子ＬＴは一部を除いて封止樹脂ＭＲから突出する。すなわち、半導体モジュール１０は、ＤＩＰ（Ｄｕａｌ Ｉｎｌｉｎｅ Ｐａｃｋａｇｅ）構造を有する。
第１の半導体チップ２は、ＭＯＳＦＥＴ、ＩＧＢＴ、バイポーラトランジスタ等からなる横型のゲート制御型素子Ｑ１を含む。第１の半導体チップ２は、ダイパッド１の第１の主面ＴＳ側に導電性接着剤ＣＡを介して固着される。ダイパッド１は、第１の半導体チップ２の放熱板として機能する。本実施形態に係る横型のゲート制御型素子Ｑ１はＧａＮ（窒化ガリウム）系半導体材料からなる横型のＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）であり、ソース端子（第１の主端子）ＳＴとドレイン端子（第２の主端子）ＤＴとゲート端子（制御端子）ＧＴとを有する。ソース端子ＳＴは少なくとも１本のワイヤを介してダイパッド１に直接的に低抵抗接続され、ドレイン端子ＤＴ及びゲート端子ＧＴは、それぞれ少なくとも１本のワイヤを介してそれぞれ異なるリード端子ＬＴに低抵抗接続され、封止樹脂ＭＲの外部に導出される。なお、本発明におけるＧａＮ系半導体材料は、ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）で定義される半導体材料である。
第２の半導体チップ３は、ＳＢＤ、ＦＲＤ、ＭＰＳ等からなる縦型の整流素子Ｄ１を含む。第２の半導体チップ３は、ダイパッド１の第１の主面ＴＳ側に導電性接着剤ＣＡを介して固着される。ダイパッド１は、第２の半導体チップ３の放熱板として機能する。本実施形態に係る縦型の整流素子Ｄ１はＳｉＣ（炭化ケイ素）からなる縦型のＳＢＤであり、アノード端子ＡＴとカソード端子ＫＴとを有する。アノード端子ＡＴは少なくとも１本のワイヤを介してリード端子ＬＴに低抵抗接続され、カソード端子ＫＴは、導電性接着剤ＣＡを介してダイパッド１に直接的に低抵抗接続され、それぞれ封止樹脂ＭＲの外部に導出される。縦型の整流素子Ｄ１のカソード端子ＫＴはダイパッド１を介して横型のゲート制御型素子Ｑ１のソース端子Ｓと同電位になり、ダイパッド１は半導体モジュール１０の出力段となる。
図２は、本発明の第１の実施形態に係る第１の半導体チップ２及び第２の半導体チップ３の構成を示す断面図である。図２（ａ）は本実施形態に係る第１の半導体チップ２の断面図である。第１の半導体チップ２はＨＥＭＴからなる横型のゲート制御型素子Ｑ１を含み、横型のゲート制御型素子Ｑ１は半導体基板２３とソース電極Ｓとドレイン電極Ｄとゲート電極Ｇとを有する。ソース電極Ｓ、ドレイン電極Ｄ及びゲート電極Ｇは、それぞれソース端子ＳＴ、ドレイン端子ＤＴ及びゲート端子ＧＴに接続される。半導体基板２３は、少なくとも１つの半導体層からなり、互いに対向する一方の主面（表面）２１と他方の主面（裏面）２２とを有し、第１の半導体チップ２を構成する。横型のゲート制御型素子Ｑ１は、一方の主面２１に平行に半導体基板２３内を流れる電流をゲート電極Ｇに印加される電圧によって制御する。
本実施形態に係る半導体基板２３は、他方の主面２２側に設けられる導電性基板２４と、導電性基板２４と一方の主面２１との間に形成されるバッファ領域２５と、バッファ領域２５と一方の主面２１との間に形成される活性領域２６と、を有する。導電性基板２４は、例えば導電性不純物が添加されたＳｉ（シリコン）又はＳｉＣからなり、バッファ領域２５及び活性領域２６の支持基板として機能する。また、本実施形態に係る横型のゲート制御型素子Ｑ１は、半導体基板の他方の主面２２に接触する裏面電極ＢＭを有するが、これを省略し導電性基板２４を裏面電極として機能させても良い。
バッファ領域２５は、少なくとも１つのＧａＮ系半導体材料層からなり、導電性基板２４と活性領域２６との間の格子不整合を緩和するために設けられることが好ましいが、導電性基板２４及び活性領域２６の半導体材料によっては省略されても良い。
活性領域２６は、少なくとも１つのＧａＮ系半導体材料層からなり、横型のゲート制御型素子Ｑ１のチャネル（電流経路）を提供する。また、本実施形態に係る活性領域２６はキャリア走行領域２６１とキャリア供給領域２６２とを有する。キャリア走行領域２６１は、比較的低抵抗な領域であり、横型のゲート制御型素子Ｑ１の主なチャネル領域として機能する。キャリア供給領域２６２は、キャリア走行領域２６１との間にヘテロ接合を形成し、キャリア走行領域２６１のキャリア濃度を高める機能を有する。
ソース電極Ｓは、Ａｌ（アルミニウム）等の金属からなり、半導体基板２３と低抵抗性接触するように一方の主面２１上に設けられる。ドレイン電極Ｄは、Ａｌ等の金属からなり、半導体基板２３と低抵抗性接触し且つソース電極Ｓと離間するように一方の主面２１上に設けられ。ゲート電極Ｇは、Ａｕ（金）等の金属からなり、一方の主面２１上においてソース電極Ｓ及びドレイン電極Ｄとの間であってソース電極Ｓ及びドレイン電極Ｄと離間するように設けられる。横型のゲート制御型素子Ｑ１は、所定の閾値電圧を有し、ゲート電極Ｇに印加される電圧が閾値電圧以上のときソース電極Ｓ及びドレイン電極Ｄ間に電流を流し、ゲート電極Ｇに印加される電圧が閾値電圧未満のとき電流の流れを抑制する。
図２（ｂ）は本実施形態に係る第２の半導体チップ３の断面図である。第２の半導体チップ３はＳＢＤからなる縦型の整流素子Ｄ１を含み、縦型の整流素子Ｄ１は半導体基板３３とアノード電極Ａとカソード電極Ｋとを有する。アノード電極Ａ及びカソード電極Ｋは、それぞれアノード端子ＡＴ及びカソード端子ＫＴに接続される。半導体基板３３は、少なくとも１つの半導体層からなり、互いに対向する一方の主面（表面）３１と他方の主面（裏面）３２とを有し、第２の半導体チップ３を構成する。縦型の整流素子Ｄ１は、カソード電極Ｋに対し所定の順方向電圧以上の電圧がアノード電極Ａに印加されると、アノード電極Ａからカソード電極に向かって一方の主面３１に垂直な電流を半導体基板３３内に流す。
本実施形態に係る半導体基板３３は、他方の主面３２側に設けられるコンタクト領域３３１と、コンタクト領域３３１と一方の主面３１との間に形成されるカソード領域３３２と、カソード領域３３２内の一方の主面３１側に形成される耐圧領域３３３と、を有する。コンタクト領域３３１は、導電性不純物が比較的高濃度に添加されたＮ＋型のＳｉＣからなり、半導体基板３３及びカソード電極Ｋ間の低抵抗接続を形成する。
カソード領域３３２は、導電性不純物が比較的低濃度に添加されたＮ−型のＳｉＣからなり、コンタクト領域３３１とともに縦型の整流素子Ｄ１のカソードを構成する。
耐圧領域３３３は、導電性不純物が添加されたＰ型のＳｉＣからなり、カソード領域３３２内に島状に形成される。耐圧領域３３３は、半導体基板３３におけるショットキ電極３４の端部に発生する電界集中を緩和するガードリングとして機能する。
ショットキ電極３４は、Ｍｏ（モリブデン）等の金属からなり、半導体基板３３の第１の主面３１に接触するように設けられ、半導体基板３３との間にショットキバリアを形成する。アノード電極Ａは、Ａｌ等の金属からなり、ショットキ電極３４に低抵抗接続されるように形成される。カソード電極Ｋは、Ｎｉ（ニッケル）等の金属からなり、コンタクト領域３３１を介して半導体基板３３の第２の主面３２に低抵抗接続されるように設けられる。縦型の整流素子Ｄ１は、所定の順方向電圧を有し、アノード電極Ａに印加される電圧が順方向電圧以上のときアノード電極Ａ及びカソード電極Ｋ間に電流を流し、アノード電極Ａに印加される電圧が順方向電圧未満のとき電流を阻止する。
図３は本発明の第１の実施形態に係るＬＥＤ照明装置の構成を示す回路図である。本実施形態に係るＬＥＤ照明装置４０は、直流電源４１とＬＥＤ駆動装置４２とＬＥＤ４３とを備える。ＬＥＤ駆動装置４２は、横型のゲート制御型素子Ｑ１とチョークコイルＬ１と縦型の整流素子Ｄ１と出力コンデンサＣ１と検出抵抗Ｒｓと制御回路４４とを備える。縦型のゲート制御型素子Ｑ１と横型の整流素子Ｄ１とは、直列接続され、半導体モジュール１０に格納される。
横型のゲート制御型素子Ｑ１は、正の閾値電圧を有するノーマルオフ型のＨＥＭＴであっても良く、負の閾値電圧を有するノーマルオン型のＨＥＭＴであっても良い。本実施形態のようにＬＥＤ照明装置に用いられる場合、その動作上ノーマルオン型のＨＥＭＴがより好適である。
直流電源４１は交流電源４１１とダイオードブリッジ４１２と入力コンデンサ４１３とを備える。交流電源４１１の交流電力は、ダイオードブリッジ４１２によって整流され、入力コンデンサ４１３によって平滑され、脈流を含む直流電力に変換されてＬＥＤ駆動装置４２に出力される。直流電源４１はＳＭＰＳ（Ｓｗｉｔｃｈｅｄ Ｍｏｄｅ Ｐｏｗｅｒ Ｓｕｐｐｌｙ）等の直流変換部で構成されても良く、バッテリ等の直流電源に置換されても良い。
ＬＥＤ駆動装置４２は、昇降圧チョッパ型の直流変換器の構成を有する。横型のゲート制御型素子Ｑ１のドレイン端子ＤＴは直流電源４１の正極である入力コンデンサ４１３の一端に接続され、ソース端子ＳＴはフライホイールダイオードＤ１を介してＬＥＤ４３のカソードに接続されるとともにチョークコイルＬ１を介してＬＥＤ４３のアノードに接続される。出力コンデンサＣ１はＬＥＤ４３に並列に接続され、検出抵抗ＲｓはＬＥＤ４３と出力コンデンサＣ１との間に接続される。半導体モジュール１０の接続関係について考えると、ソース端子ＳＴ（カソード端子ＫＴ）とアノード端子ＡＴとは、ＬＥＤ駆動装置４２の一対の出力端子を構成する。
制御回路４４は、電流検出回路４４１と増幅器４４２と基準電圧４４３と比較器４４４と三角波発生器４４５とバッファ回路４４６とを備える。電流検出回路４４１は、検出抵抗Ｒｓに流れる電流を検出し、増幅器４４２の非反転入力端子に出力する。増幅器４４２は、反転入力端子に接続される基準電圧４４３の電圧値と上記両端電圧との誤差を増幅し、誤差信号として比較器４４４の反転入力端子に出力する。比較器４４４は、非反転入力端子に接続される三角波発生器４４５から出力される三角波の信号レベルと上記誤差信号のレベルとを比較し、比較結果に応じた駆動信号を、バッファ回路４４６を介して横型のゲート制御型素子Ｑ１のゲート端子ＧＴに出力する。制御回路４４は、検出抵抗Ｒｓの両端電圧が所定の電圧値に近づくように、三角波発生器４４５の発振周波数に基づき横型のゲート制御型素子Ｑ１をオンオフ（スイッチング）制御する。
本実施形態に係るＬＥＤ照明装置４０において、横型のゲート制御型素子Ｑ１がオンのとき、直流電源４１、横型のゲート制御型素子Ｑ１及びチョークコイルＬ１で構成される回路ループに電流が流れる。次いで横型のゲート制御型素子Ｑ１がオフになると、チョークコイルＬ１、出力コンデンサＣ１及び縦型の整流素子Ｄ１で構成される回路ループに電流が流れ、出力コンデンサＣ１の両端電圧がＬＥＤ４３に印加され、ＬＥＤ４３及び検出抵抗Ｒｓに電流が流れる。制御回路４４は、検出抵抗Ｒｓの両端電圧が基準電圧４４３で定義される所定の電圧値に近づくように、横型のゲート制御型素子Ｑ１のデューティを変化させる。ＬＥＤ駆動装置４２は、ＬＥＤ４３に流れる電流値を所定の電流値に近づけることができるため、ＬＥＤ４３の明るさを一定に制御することができる。
本実施形態に係る半導体モジュール１０は、高周波動作に適した材料からなる横型のゲート制御型素子Ｑ１と縦型の整流素子Ｄ１とを有するため、ＬＥＤ駆動装置４２の動作周波数を高くすることで、チョークコイルＬ１及び出力コンデンサＣ１等の回路部品を小型化することができる。従って、半導体モジュール１０は、ＬＥＤ駆動装置４２及びＬＥＤ照明装置４０の小型化に寄与する。
また、ＧａＮ系半導体材料からなる横型のゲート制御型素子Ｑ１及びＳｉＣからなる縦型の整流素子Ｄ１は導通損失が小さい素子であるため、ＬＥＤ駆動装置４２及びＬＥＤ照明装置４０が高効率化され且つＬＥＤ駆動装置４２の動作時における半導体モジュール１０の発熱が抑制される。そのため、発熱を外部に逃がすための放熱フィン等の部品が小型化或いは省略でき、ＬＥＤ駆動装置４２及びＬＥＤ照明装置４０が小型化される。また、ＬＥＤ駆動装置４２からの発熱が低減されることで、ＬＥＤの短所であるＶｆの温度ドリフトを抑制することができる。
また、横型のゲート制御型素子Ｑ１は、導電性基板２４の電位がソース電極Ｓの電位と等しくなるため、縦型の整流素子Ｄ１とともに単一のダイパッド１上に載置され、縦型の整流素子Ｄ１と低抵抗接続される。このような構成により、半導体モジュール１０は、その外形に対しダイパッド１の面積、すなわち第１及び第２の半導体チップ２，３の放熱面積を大きくすることができ、ＬＥＤ駆動装置４２及びＬＥＤ照明装置４０の小型化に寄与する。
また、ダイパッド１の形状が簡素化され、ボンディングワイヤの本数を減らすことができるので、安価なＬＥＤ駆動装置４２及びＬＥＤ照明装置４０を提供することができる。また、ダイパッド１がスイッチングの出力段となる。また、横型のゲート制御型素子Ｑ１と縦型の整流素子Ｄ１との間の寄生インダクタンス成分が低減されるので、ＬＥＤ駆動装置４２の動作周波数を高くすることができるとともにノイズを抑制できる。従って、回路部品の小型化に加えノイズフィルタ等の部品を小型化又は削減できる。
（第１の変形例）
図４は、本発明の第１の実施形態の第１の変形例に係る半導体モジュールの構成を示す図である。本変形例に係る半導体モジュール１０は、第１の半導体チップ２のソース端子がダイパッド１に間接的に低抵抗接続される点で図１の半導体モジュール１０と異なる。第１の半導体チップ２のソース端子は、少なくとも１本のワイヤを介してリード端子ＬＴ（ＳＴ）に直接的に低抵抗接続され、半導体モジュール１０の外部にある配線パターンを介してダイパッド１の第２の主面ＢＳに接続される。なお、第１の半導体チップ２のソース端子は、リード端子ＬＴ（ＳＴ）及びリード端子ＬＴ（ＳＴ／ＫＴ）を介してダイパッド１と接続されても良い。
（第２の変形例）
図５は、本発明の第１の実施形態の第２の変形例に係る半導体モジュールの構成を示す図である。本変形例に係る半導体モジュール１０は、第１の半導体チップ２のソース端子と第２の半導体チップ３のカソードとを封止樹脂ＭＲの外部に導出する構成に関して図１の半導体モジュールと異なる。本変形例に係るダイパッド１は、ダイパッド１の第２の主面ＢＳを介して半導体モジュール１０の外部にある配線パターンと接続され、封止樹脂ＭＲの外部に導出される。従って、第１の半導体チップ２のソース端子と第２の半導体チップ３のカソードとは、いずれのリード端子ＬＴにも接続されずダイパッド１を介してＬＥＤ４３に接続される。
（第３の変形例）
図６は、本発明の第１の実施形態の第３の変形例に係る半導体モジュールの構成を示す図である。本変形例に係る半導体モジュール１０は、第１の半導体チップ２のソース端子と第２の半導体チップ３のカソードとを封止樹脂ＭＲの外部に導出する構成に関して図１の半導体モジュールと異なる。また、半導体モジュール１０は、ダイパッド１及びリード端子ＬＴの形状に関して図１の半導体モジュールと異なる。ダイパッド１は少なくとも１つのリード端子ＬＴ（ＳＴ／ＫＴ）と一体的に形成され、第１の半導体チップ２のソース端子と第２の半導体チップ３のカソードとはリード端子ＬＴ（ＳＴ／ＫＴ）を介して半導体モジュール１０の外部にある配線パターンと接続される。
（第４の変形例）
図７は、本発明の第１の実施形態の第４の変形例に係る半導体モジュールの構成を示す図である。図７（ａ）は本変形例に係る半導体モジュール１０の平面図であり、図７（ｂ）は本変形例に係る第１の半導体チップ２の断面図である。本変形例に係る半導体モジュール１０は、第１の半導体チップ２の構造と、第１の半導体チップ２のソース端子と第２の半導体チップ３のカソードとを封止樹脂ＭＲの外部に導出する構成と、に関して図１の半導体モジュールと異なる。第１の半導体チップ２において、横型のゲート制御型素子Ｑ１のソース電極Ｓは半導体基板２３の一方の主面２１から他方の主面２２に向かって延伸するように形成され、ソース電極Ｓの底部は導電性基板２４内に設けられる。導電性基板２４の電位がソース電極Ｓの電位と等しくなるため、第１の半導体チップ２のソース端子はワイヤを用いることなくダイパッド１に直接的に低抵抗接続される。
（第２の実施形態）
図８は、本発明の第２の実施形態に係る半導体モジュールの構成を示す図である。図８（ａ）は本実施形態に係る半導体モジュール１０の平面図であり、図８（ｂ）は本実施形態に係る第１の半導体チップ２の断面図であり、図８（ｃ）は本実施形態に係る半導体モジュール１０の等価回路図である。本実施形態に係る半導体モジュール１０は、第１の半導体チップ２の構造と、第１の半導体チップ２のゲート端子を封止樹脂ＭＲの外部に導出する構成と、に関して第１の実施形態に係る半導体モジュールと異なる。
第１の半導体チップ２は、デュアルゲート構造を有する横型のＨＥＭＴからなる横型のゲート制御型素子Ｑ１を含む。横型のゲート制御型素子Ｑ１は、ソース端子ＳＴとドレイン端子ＤＴと第１のゲート端子（第１の制御端子）ＧＴ１と第２のゲート端子（第２の制御端子）ＧＴ２とを有する。第１及び第２のゲート端子ＧＴ１，ＧＴ２は、それぞれ少なくとも１本のワイヤを介してそれぞれ異なるリード端子ＬＴに低抵抗接続され、封止樹脂ＭＲの外部に導出される。
第１の半導体チップ２は、デュアルゲート型のＨＥＭＴからなる横型のゲート制御型素子Ｑ１を含み、横型のゲート制御型素子Ｑ１は半導体基板２３上に形成されたソース電極Ｓとドレイン電極Ｄと第１のゲート電極Ｇ１と第２のゲート電極Ｇ２とを有する。第１及び第２のゲート電極Ｇ１，Ｇ２は、それぞれ第１及び第２のゲート端子ＧＴ１，ＧＴ２に接続される。横型のゲート制御型素子Ｑ１は、第１の横型のゲート制御型素子Ｑ１１と第２の横型のゲート制御型素子Ｑ１２とを含む。第１の横型のゲート制御型素子Ｑ１１はソース電極Ｓと第１のゲート電極Ｇ１とからなり、第２の横型のゲート制御型素子Ｑ１２は第２のゲート電極Ｇ１とドレイン電極Ｄとからなる。すなわち、横型のゲート制御型素子Ｑ１は、２つの横型のゲート制御型素子Ｑ１１，Ｑ１２が互いに直列接続され、且つ、接続点であるソース・ドレイン共通電極が省略されてなる素子とみなすことができる。第１の横型のゲート制御型素子Ｑ１１は第２の横型のゲート制御型素子Ｑ１２と縦型の整流素子Ｄ１との間に接続される。横型のゲート制御型素子Ｑ１は、一方の主面２１に平行に半導体基板２３内を流れる電流を第１及び第２のゲート電極Ｇ１，Ｇ２に印加される電圧によって制御する。
第１のゲート電極Ｇ１は、Ａｕ等の金属からなり、一方の主面２１上においてソース電極Ｓ及びドレイン電極Ｄとの間であってソース電極Ｓ及びドレイン電極Ｄと離間するように設けられる。第２のゲート電極Ｇ２は、Ａｕ等の金属からなり、一方の主面２１上において第１のゲート電極Ｇ１及びドレイン電極Ｄとの間であって第１のゲート電極Ｇ１及びドレイン電極Ｄと離間するように設けられる。横型のゲート制御型素子Ｑ１は、第１及び第２のゲート電極Ｇ１，Ｇ２それぞれに印加される電圧に応じてソース電極Ｓ及びドレイン電極Ｄ間に流れる電流を制御する。
図９は本発明の第２の実施形態に係るＬＥＤ照明装置の構成を示す回路図である。本実施形態に係るＬＥＤ照明装置４０は、半導体モジュール１０の構成とそれを制御する制御回路４４の構成とに関して第１の実施形態に係る半導体モジュールと異なる。半導体モジュール１０は第１の横型のゲート制御型素子Ｑ１１と第２の横型のゲート制御型素子Ｑ１２とを有し、制御回路４４は各横型のゲート制御型素子Ｑ１１，Ｑ１２のゲート端子ＧＴ１，ＧＴ２に異なる駆動信号を出力するように構成される。なお説明の便宜上、図９において、第１の横型のゲート制御型素子Ｑ１１と第２の横型のゲート制御型素子Ｑ１２とは、それぞれ独立した回路記号を用いて記載される。
本実施形態に係る制御回路４４は、電流検出回路４４１と増幅器４４２と基準電圧４４３とバッファ回路４４６，４４８とパルス発生器４４７とを備える。電流検出回路４４１は、検出抵抗Ｒｓに流れる電流を検出し、増幅器４４２の非反転入力端子に出力する。増幅器４４２は、反転入力端子に接続される基準電圧４４３の電圧値と上記両端電圧との誤差を増幅し、誤差信号としてバッファ回路４４６を介して第２の横型のゲート制御型素子Ｑ１２のゲート端子ＧＴ２に出力する。パルス発生器４４７は、所定の周波数パルスを発生し、バッファ回路４４８を介して第１の横型のゲート制御型素子Ｑ１１のゲート端子ＧＴ１に出力する。制御回路４４は、検出抵抗Ｒｓの両端電圧が所定の電圧値に近づくように、パルス発生器４４７の発振周波数に基づき第１の横型のゲート制御型素子Ｑ１１をオンオフ（スイッチング）制御するとともに、増幅器４４２の誤差信号に基づき第２の横型のゲート制御型素子Ｑ１２をアナログ（リニア）制御する。なお、パルス発生器４４７は、第１の実施形態と同様に比較器４４４と三角波発生器４４５とを組み合わせた構成に置換できる。
本実施形態に係るＬＥＤ照明装置４０において、第１の横型のゲート制御型素子Ｑ１１がオンのとき、第２の横型のゲート制御型素子Ｑ１２により制御された電流がチョークコイルＬ１に供給される。次いで第１の横型のゲート制御型素子Ｑ１１がオフになると、チョークコイルＬ１、出力コンデンサＣ１及び縦型の整流素子Ｄ１で構成される回路ループに電流が流れる。ＬＥＤ駆動装置４２は、ＬＥＤ４３に流れる電流値を所定の電流値に近づけることができるため、ＬＥＤ４３の明るさを一定に制御することができる。
本実施形態に係る半導体モジュール１０は、第１の実施形態に係る半導体モジュールと同様の作用効果の他に、以下の作用効果が得られる。横型のゲート制御型素子Ｑ１において、アナログ制御される第２の横型のゲート制御型素子Ｑ１２の第２のゲート電極Ｇ２が第１のゲート電極Ｇ１とドレイン電極Ｄとの間に配置されるため、オンオフ制御される第１の横型のゲート制御型素子Ｑ１１のゲート・ドレイン間容量Ｃｇｄが低減される。そのため、ＬＥＤ駆動装置４２の動作周波数をより高くすることができ、ＬＥＤ駆動装置４２及びＬＥＤ照明装置４０のさらなる小型化に寄与する。
また、横型のゲート制御型素子Ｑ１は、上記デュアルゲート構造を有するため、第１及び第２の横型のゲート制御型素子Ｑ１１，Ｑ１２を個別に設ける場合に比べ以下の点で優れる。すなわち、第１の半導体チップ２を単一のチップで構成でき且つ小型化できる点、第１及び第２の横型のゲート制御型素子Ｑ１１，Ｑ１２の間の配線インダクタンス及び配線インピーダンスを低減できる点である。従って、本実施形態に係る半導体モジュール１０は、ＬＥＤ駆動装置４２及びＬＥＤ照明装置４０のさらなる小型化と、さらなる高効率化と、信頼性の向上に貢献する。
なお、本実施形態に係る半導体モジュール１０は、第１の横型のゲート制御型素子Ｑ１１をアナログ制御するとともに、第２の横型のゲート制御型素子Ｑ１２をオンオフ制御するように構成されても良い。
（第１の変形例）
図１０は、本発明の第２の実施形態の第１の変形例に係る半導体モジュールの構成を示す図である。本変形例に係る半導体モジュール１０は、第３の半導体チップ４を備える点で図８の半導体モジュールと異なる。第３の半導体チップ４は、第１及び第２のゲート端子ＧＴ１，ＧＴ２を保護するための第１及び第２の保護素子ＺＤを含む。第１及び第２の保護素子ＺＤは、ともに単一の半導体チップ上に形成された横型のツェナーダイオードであり、ワイヤ等を介して第１及び第２のゲート端子ＧＴ１，ＧＴ２とソース端子ＳＴとの間に接続される。第１及び第２の保護素子ＺＤは、複数の半導体チップに形成されても良く、縦型の素子構造であっても良く、第１及び第２の半導体チップ２，３上に集積又は積層されても良く、いずれの構造であっても各ゲート端子のＥＳＤ耐量を向上させることができる。
（第２の変形例）
図１１は、本発明の第２の実施形態の第２の変形例に係る第１の半導体チップの構成を示す図である。本変形例に係る第１の半導体チップＱ１は、アナログ制御される第２の横型のゲート制御型素子Ｑ１２において、ソース電極Ｓ及び第２のゲート電極Ｇ２間の電位差が一定である点で図８（ｂ）の第１の半導体チップと異なる。第２のゲート電極Ｇ２はソース電極Ｓと同電位を印加されるか又はソース電極Ｓよりも高い所定の電圧を印加される。すなわち、第２のゲート電極Ｇ２とソース電極Ｓとの間は短絡されるか又は破線で示す定電圧源を介して接続され、第２の制御電極Ｇ２の電位は高周波的に固定される。本変形例に係る第２の横型のゲート制御型素子Ｑ１２は、より簡易な構成でアナログ制御されるため、第２の実施形態に係る半導体モジュールと同様の作用効果の他に、制御回路４４を小型化することができる。
（第３の変形例）
図１２は、本発明の第２の実施形態の第３の変形例に係るスイッチング回路の構成を示す図である。図１２（ａ）は本変形例に係るスイッチング回路を構成する回路基板の表面図であり、図１２（ｂ）は回路基板の裏面図である。回路基板ＰＣＢは、絶縁層ＩＮＳ上において、図９に示されるＬＥＤ照明装置の一部を構成するように配置された導電パターンを備える。第１の導電パターンＰＴＮ１は、回路基板ＰＣＢの表面側に配置され、整流素子Ｄ１、検出抵抗Ｒｓ、第３の導電パターンＰＴＮ３（Ｃ１）に接続される。第２の導電パターンＰＴＮ２は、回路基板ＰＣＢの表面側において、出力コンデンサＣ１に接続されるとともに第１の導電パターンＰＴＮ１と絶縁されるように配置され、少なくとも１つのスルーホールＴＨを備える。第３の導電パターンＰＴＮ３（Ｃ１）は、回路基板ＰＣＢの表面側において、出力コンデンサＣ１に接続されるとともに第２の導電パターンＰＴＮ２と対向するように配置される。第４の導電パターンＰＴＮ４（Ｃ１）は、回路基板ＰＣＢの裏面側において、絶縁層ＩＮＳを介して第３の導電パターンＰＴＮ３（Ｃ１）と対向するように配置される。また、第４の導電パターンＰＴＮ４（Ｃ１）は、少なくとも１つのスルーホールＴＨを備え、スルーホールＴＨを介して第２の導電パターンＰＴＮ２に接続される。第３の導電パターンＰＴＮ３（Ｃ１）と第４の導電パターンＰＴＮ４（Ｃ１）と絶縁層ＩＮＳとは、出力コンデンサＣ１の少なくとも一部を構成する。本変形例に係る回路基板ＰＣＢは、導電パターンを用いて数ｐＦ〜１００ｐＦ程度のコンデンサを構成するため、第２の実施形態に係る半導体モジュールと同様の作用効果の他に、個別素子としての出力コンデンサＣ１を小容量化或いは削除することができる。従って、より安価で、より高品質なスイッチング回路及びＬＥＤ照明装置を実現することができる。
上記のように、本発明は実施形態及び変形例によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。即ち、本発明はここでは記載していない様々な実施形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。例えば、半導体モジュール１０は、ＬＥＤ照明装置４０及びＬＥＤ駆動装置４２に限らず電力変換装置等の周知のスイッチング回路に適用されても良く、昇降圧型に限らず降圧チョッパ型のスイッチング回路の構成に適用されても良い。また、半導体モジュール１０は、ＳＩＰ（Ｓｉｎｇｌｅ Ｉｎｌｉｎｅ Ｐａｃｋａｇｅ）構造でも良く、第１及び第２の半導体チップが単一の支持薄板に載置されていれば、制御回路又は保護回路等の周辺部品を含んで構成されても良い。また、単一の支持薄板は、方形の導電性金属板に限らず絶縁板に導電性の配線パターンが形成されてなる任意形状の薄板から構成されても良い。また、第１乃至第３の半導体チップ２，３，４を構成する半導体材料は、Ｓｉ，ＳｉＣ，ＧａＮ，Ｃ（ダイヤモンド）等の任意の半導体材料から選択できる。
１ ダイパッド
２ 第１の半導体チップ
３ 第２の半導体チップ
４ 第３の半導体チップ
１０ 半導体モジュール
２２，２３ 半導体基板
４０ ＬＥＤ照明装置
４１ 直流電源
４２ ＬＥＤ駆動装置
４３ ＬＥＤ
４４ 制御回路
Ｑ１ 横型のゲート制御型素子
Ｄ１ 縦型の整流素子
Ｃ１ 出力コンデンサ
Ｒｓ 検出抵抗
ＰＣＢ 回路基板
ＩＮＳ 絶縁層
ＰＴＮ 導電パターン
ＴＨ スルーホール

Claims (11)

  1. 導電性材料からなる単一の支持薄板と、
    横型のゲート制御型素子を含む第１の半導体チップと、
    縦型の整流素子を含む第２の半導体チップと、を備え、
    前記横型のゲート制御型素子は前記第１の半導体チップの一方の主面上に形成される第１の主端子と第２の主端子と制御端子とを有し、
    前記縦型の整流素子は前記第２の半導体チップの一方の主面上に形成されるアノードと前記第２の半導体チップの他方の主面上に形成されるカソードとを有し、
    前記第１の半導体チップ及び前記第２の半導体チップは前記単一の支持薄板上に固着され、
    前記第１の主端子は前記単一の支持薄板に低抵抗接続され、
    前記カソードは前記単一の支持薄板に直接的に低抵抗接続されることを特徴とする半導体モジュール。
  2. 前記横型のゲート制御型素子は互いに直列接続される第１の横型のゲート制御型素子と第２の横型のゲート制御型素子とを備え、
    前記第１の横型のゲート制御型素子は第１の制御端子を備え、
    前記第２の横型のゲート制御型素子は第２の制御端子を備え、
    前記第１の制御端子と前記第２の制御端子とは互いに異なる第１及び第２の制御電圧が印加されることを特徴とする請求項１に記載される半導体モジュール。
  3. 前記第１の横型ゲート制御型素子はオンオフ制御され、前記第２の横型のゲート制御型素子はアナログ制御されることを特徴とする請求項２に記載される半導体モジュール。
  4. 前記第２の制御端子の電位は高周波的に固定されることを特徴とする請求項２又は３に記載される半導体モジュール。
  5. 前記第１の横型のゲート制御型素子は前記第２の横型のゲート制御型素子と前記縦型の整流素子との間に接続されることを特徴とする請求項２乃至４のいずれか１項に記載される半導体モジュール。
  6. 導電性材料からなる複数の外部端子を備え、前記単一の支持薄板は、前記複数の外部端子のうち少なくとも１つの外部端子を介して又はいずれの外部端子も介さず、負荷に接続されることを特徴とする請求項１乃至５のいずれか１項に記載される半導体モジュール。
  7. 前記第１の半導体チップはＧａＮ系半導体材料からなる半導体基板を備えることを特徴とする請求項１乃至６のいずれか１項に記載される半導体モジュール。
  8. 前記半導体基板は前記第１の主端子と低抵抗接続されることを特徴とする請求項７に記載される半導体モジュール。
  9. 請求項１乃至８に記載される半導体モジュールと、前記単一の支持薄板に接続されるチョークコイル及び出力コンデンサと、を備えることを特徴とするスイッチング回路。
  10. 絶縁層と導電パターンとを含む回路基板を備え、
    前記出力コンデンサの少なくとも一部は、前記絶縁層を介して配置される前記導電パターンにより構成されることを特徴とする請求項９に記載されるスイッチング回路。
  11. 請求項９又は１０に記載されるスイッチング回路と、前記出力コンデンサに並列に接続されるＬＥＤと、を備えることを特徴とするＬＥＤ照明装置。
JP2014015873A 2013-07-05 2014-01-30 半導体モジュール、ｌｅｄ駆動装置及びｌｅｄ照明装置 Pending JP2015029040A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014015873A JP2015029040A (ja) 2013-07-05 2014-01-30 半導体モジュール、ｌｅｄ駆動装置及びｌｅｄ照明装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013141248 2013-07-05
JP2013141248 2013-07-05
JP2014015873A JP2015029040A (ja) 2013-07-05 2014-01-30 半導体モジュール、ｌｅｄ駆動装置及びｌｅｄ照明装置

Publications (1)

Publication Number Publication Date
JP2015029040A true JP2015029040A (ja) 2015-02-12

Family

ID=52247484

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014015873A Pending JP2015029040A (ja) 2013-07-05 2014-01-30 半導体モジュール、ｌｅｄ駆動装置及びｌｅｄ照明装置

Country Status (2)

Country Link
JP (1) JP2015029040A (ja)
CN (1) CN204046866U (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6352556B1 (ja) * 2017-06-19 2018-07-04 新電元工業株式会社 半導体装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3168871B1 (en) * 2015-11-11 2020-01-08 Nexperia B.V. Semiconductor device and a method of making a semiconductor device

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0888473A (ja) * 1994-09-16 1996-04-02 Taiyo Yuden Co Ltd 積層複合部品
JP2003059721A (ja) * 2001-05-09 2003-02-28 Koninkl Philips Electronics Nv 電子回路を有する可撓性導体フォイル
JP2003332518A (ja) * 2002-05-15 2003-11-21 Toshiba Corp 半導体モジュール
US20080024102A1 (en) * 2006-07-28 2008-01-31 Francois Hebert Multi-die DC-DC Buck Power Converter with Efficient Packaging
US20080023825A1 (en) * 2006-07-28 2008-01-31 Francois Hebert Multi-die DC-DC Boost Power Converter with Efficient Packaging
JP2008198735A (ja) * 2007-02-09 2008-08-28 Sanken Electric Co Ltd 整流素子を含む複合半導体装置
JP2011205020A (ja) * 2010-03-26 2011-10-13 Sanken Electric Co Ltd 半導体装置
JP2012044078A (ja) * 2010-08-23 2012-03-01 Sanken Electric Co Ltd 半導体装置
JP2013106469A (ja) * 2011-11-15 2013-05-30 Toshiba Lighting & Technology Corp スイッチング電源装置及び照明装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0888473A (ja) * 1994-09-16 1996-04-02 Taiyo Yuden Co Ltd 積層複合部品
JP2003059721A (ja) * 2001-05-09 2003-02-28 Koninkl Philips Electronics Nv 電子回路を有する可撓性導体フォイル
JP2003332518A (ja) * 2002-05-15 2003-11-21 Toshiba Corp 半導体モジュール
US20080024102A1 (en) * 2006-07-28 2008-01-31 Francois Hebert Multi-die DC-DC Buck Power Converter with Efficient Packaging
US20080023825A1 (en) * 2006-07-28 2008-01-31 Francois Hebert Multi-die DC-DC Boost Power Converter with Efficient Packaging
JP2008198735A (ja) * 2007-02-09 2008-08-28 Sanken Electric Co Ltd 整流素子を含む複合半導体装置
JP2011205020A (ja) * 2010-03-26 2011-10-13 Sanken Electric Co Ltd 半導体装置
JP2012044078A (ja) * 2010-08-23 2012-03-01 Sanken Electric Co Ltd 半導体装置
JP2013106469A (ja) * 2011-11-15 2013-05-30 Toshiba Lighting & Technology Corp スイッチング電源装置及び照明装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6352556B1 (ja) * 2017-06-19 2018-07-04 新電元工業株式会社 半導体装置
WO2018235137A1 (ja) 2017-06-19 2018-12-27 新電元工業株式会社 半導体装置
US10199486B2 (en) 2017-06-19 2019-02-05 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device
KR20190087686A (ko) 2017-06-19 2019-07-25 신덴겐코교 가부시키가이샤 반도체 장치
KR102009590B1 (ko) 2017-06-19 2019-08-09 신덴겐코교 가부시키가이샤 반도체 장치

Also Published As

Publication number Publication date
CN204046866U (zh) 2014-12-24

Similar Documents

Publication Publication Date Title
US9520341B2 (en) Semiconductor package with conductive clips
JP6924555B2 (ja) Ｌｅｄドライブ及び関連する照明システム
KR101358465B1 (ko) 반도체 장치 및 전원 장치
KR101539531B1 (ko) 반도체 장치
TWI726085B (zh) 發光二極體之驅動器
US9653386B2 (en) Compact multi-die power semiconductor package
US20150162326A1 (en) Semiconductor Package for III-Nitride Transistor Stacked with Diode
US20140231829A1 (en) Semiconductor device
EP2863710A2 (en) Power supply device and luminaire
US11990455B2 (en) Semiconductor device
JP2012169397A (ja) 半導体モジュール
TW201633847A (zh) 發光二極體之驅動器與相關之照明系統
JP2015029040A (ja) 半導体モジュール、ｌｅｄ駆動装置及びｌｅｄ照明装置
JP2013093444A (ja) 高速スイッチング動作回路
TWI678946B (zh) 發光二極體之驅動器與相關之照明系統
JP2015177218A (ja) スイッチング電源
JP6388181B2 (ja) 半導体パッケージおよび電源装置
CN115668508A (zh) 半导体装置
CN108696959B (zh) 发光二极管的驱动器
US9704787B2 (en) Compact single-die power semiconductor package
JP6322253B2 (ja) 高速スイッチング動作回路を備えたワイヤレス給電装置およびａｃ／ｄｃ電源回路
TWI729540B (zh) 發光二極體之驅動器與相關之照明系統
JP2015065773A (ja) スイッチング電源装置及び照明装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170810

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180221