JP2015014038A - 成膜装置 - Google Patents
成膜装置 Download PDFInfo
- Publication number
- JP2015014038A JP2015014038A JP2013142408A JP2013142408A JP2015014038A JP 2015014038 A JP2015014038 A JP 2015014038A JP 2013142408 A JP2013142408 A JP 2013142408A JP 2013142408 A JP2013142408 A JP 2013142408A JP 2015014038 A JP2015014038 A JP 2015014038A
- Authority
- JP
- Japan
- Prior art keywords
- film
- deposition
- deposition preventing
- liquid crystal
- chamber
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】成膜装置の真空槽を大気開放して防着部材を交換する頻度を減らし、生産性が低下することを抑える方法の提供。【解決手段】成膜装置1000において、真空槽としてのチャンバー111の中に断面が三角形に形成され回転可能に設けられた防着部材としての防着板120を備える。断面が多角形に形成された防着部材の多角形のうちの一面に膜が堆積しても、防着部材を回転させて一面とは異なる未成膜面の二面が真空槽の内側に向くように配置することにより、防着部材の側方の三面のそれぞれに膜を付着させることができるので、防着部材を交換する頻度を、略1/3に減らすことができる。【選択図】図2
Description
本発明は、例えば、基板に成膜する際に用いられる成膜装置に関する。
上記成膜装置は、蒸着法やスパッタ法などを用いて、基板に膜を形成する際に用いられ、真空環境の真空槽を備えている。真空槽の内壁には、成膜した際に発生した処理膜が付着し除々に堆積する。そして、堆積した処理膜にクラックが生じ、処理膜が異物となって剥がれ、真空槽の中に配置された被処理基板(製品)に付着する。
そこで、定期的に成膜装置を停止して真空槽の真空環境を大気開放し、真空槽の内壁に付着した異物を除去している。また、特許文献1には、真空槽の内壁に異物が付着することを抑えるために、内壁の内側に沿って防着板を設けることが開示されている。
しかしながら、防着板を設けることにより、真空槽の内壁に付着する処理膜を低減できるものの、防着板に処理膜が堆積するので、定期的に新たな防着板と交換する作業が必要になる。交換するには、真空槽を大気開放しなければならず、成膜処理の生産性が低下するという課題がある。
本発明の態様は、上記課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現することが可能である。
[適用例1]本適用例に係る成膜装置は、真空槽と、前記真空槽の中に、断面が多角形に形成され回転可能に設けられた防着部材と、を備えたことを特徴とする。
本適用例によれば、断面が多角形に形成された防着部材が真空槽の中に回転可能に配置されているので、多角形のうちの一面に膜が堆積しても、防着部材を回転させて一面とは異なる未成膜面の二面を真空槽の内側に向くように配置することにより、今まで堆積された膜に、新たな膜が堆積することを防ぐことができる。よって、膜にクラックが入り異物として剥がれることを抑えることができる。更に、真空槽を大気開放して防着部材を交換する頻度を減らすことが可能となり、生産性が低下することを抑えることができる。
[適用例2]上記適用例に係る成膜装置において、前記防着部材は、断面が三角形であることが好ましい。
本適用例によれば、防着部材の断面が三角形なので、防着部材を回転させたとしても、隣接する防着部材と防着部材とが干渉することを防ぐことができる。また、防着部材の側方の平面が三面あるので、三面それぞれに膜を付着させることが可能となり、防着部材を交換する頻度を、略1/3に減らすことができる。
[適用例3]上記適用例に係る成膜装置において、前記防着部材は、前記真空槽の内壁に沿って配置されていることが好ましい。
本適用例によれば、真空槽の内壁に沿って防着部材が配置されているので、処理された処理膜が真空槽の内壁に直接付着することを抑えることができる。よって、防着部材に処理膜を付着させることが可能となり、真空槽の内壁に膜が堆積した場合のように清掃することなく、成膜処理を続けることができる。その結果、生産性が低下することを抑えることができる。
以下、本発明を具体化した実施形態について図面に従って説明する。なお、使用する図面は、説明する部分が認識可能な状態となるように、適宜拡大または縮小して表示している。
<成膜装置の構造>
図1は、成膜装置の構造を示す模式断面図である。図2は、成膜装置の構造を示す模式平面図である。図3は、図2に示す成膜装置のA部の動作を示す模式図である。以下、成膜装置の構造を、図1〜図3を参照しながら説明する。
図1は、成膜装置の構造を示す模式断面図である。図2は、成膜装置の構造を示す模式平面図である。図3は、図2に示す成膜装置のA部の動作を示す模式図である。以下、成膜装置の構造を、図1〜図3を参照しながら説明する。
図1に示すように、成膜装置1000は、基板に成膜する装置であれば特に限定されず、例えば、蒸着法(例えば、PVD:Physical Vapor Deposition或いはCVD:Chemical Vapor Deposition)によって成膜する蒸着装置であり、真空槽としてのチャンバー111を備えている。チャンバー111は、アルミニウムやステンレス鋼などの金属材料あるいは鉄鋼材料で構成されている。
チャンバー111の中には、蒸着材料が入れられた蒸着源112と、蒸着材料を昇華させるための電子銃113と、蒸着処理を開始又は停止するシャッター114と、蒸着膜が成膜される被処理基板Wと、が備えられている。蒸着材料は、特に限定されないが、例えば、液晶装置に配線として用いられるアルミニウムや、配向膜として用いられるシリコン酸化膜などが挙げられる。
電子銃113は、例えば、フィラメントを備え、フィラメントから電子ビームを発生させることができる。なお、電子銃113に限らず、蒸着材料を蒸発又は昇華させるものであればよく、抵抗加熱やレーザーなど、他の加熱手段を用いるようにしてもよい。
被処理基板Wは、例えば、後述する液晶装置を構成する石英基板である。被処理基板Wは、図示しない保持手段によって所望の角度に保持されている。
また、チャンバー111は、密閉可能に構成されており、配管115を介して、チャンバー111の側壁部分の一部と真空ポンプ116とが接続されている。チャンバー111内の気体を外部に排出することによって、チャンバー111内を真空環境下に維持することができる。真空ポンプ116は、ロータリーポンプやターボ分子ポンプなどである。
また、本実施形態の成膜装置1000は、図2に示すように、チャンバー111の内壁に沿うように、防着部材としての防着板120が複数並べられて配置されている。具体的には、チャンバー111内の側壁、及び上方に、防着板120が配置されている。防着板120は、図2に示すように、蒸着源112などを囲むように、言い換えれば、チャンバー111の内壁に沿うように配置されている。
防着板120は、図1及び図2に示すように、三角柱の形状で構成されている。具体的には、3枚の板120’を断面が三角形になるように貼り合わせることにより三角柱を形成している。防着板120は、三角柱の側面(120a,120b,120c)のうち一面(例えば、120a)がチャンバー111の内側を向くように配置されている。更に、複数の防着板120を並べて配置することにより、隣接する防着板120と防着板120との間は、隙間が略無い状態となっている。
これにより、蒸着源112から蒸発した蒸着膜112aを防着板120に付着させることが可能となる。三角柱状の防着板120のうち、少なくとも外側に露出する側面(120a,120b,120c)には、アルミニウムなどが溶射された状態(又は、アルミ箔が貼られた状態)になっている。これにより、蒸着膜112aが付着しやすい状態になっている。言い換えれば、防着板120に付着した蒸着膜112aが剥がれにくい状態になっている。
また、チャンバー111内の上方にも、複数の防着板120が配置されている。これにより、蒸着源112から蒸発した蒸着膜112aのうち、チャンバー111の上方に向かった蒸着膜112aを防着板120に付着させることができる。
また、本実施形態の防着板120は、三角柱の側面(120a,120b,120c)が回転可能に設けられている。言い換えれば、防着板120が回転することにより、蒸着膜112aが付着した第1側面120aから、蒸着膜112aが付着していない新しい未成膜の側面(120b,120c)がチャンバー111の内側に向くように配置することができる。防着板120は、例えば、中心軸117に設けられたモーター118を介して回転することが可能となっている。モーター118は、例えば、ステッピングモーターである。
具体的には、図3に示す模式図を参照しながら説明する。図3(a)に示す工程では、まず、防着板120の第1側面120aが蒸着源112側(チャンバー111の内側)を向くように配置する。この状態で、蒸着処理を行う。第1側面120aには、蒸着膜112aが堆積している。
図3(b)に示す工程では、防着板120の回転を開始して、チャンバー111の内側を向く面を第2側面120bに変える。具体的には、例えば、防着板120を反時計方向に回転させる。
図3(c)に示す工程では、防着板120を引き続き回転させて、防着板120の第2側面120bがチャンバー111の内側を向くようにする。
図3(d)に示す工程では、各防着板120の第2側面120bがチャンバー111の内側を向いたところで回転動作を終了する。これにより、蒸着膜112aの付着した第1側面120aから、蒸着膜112aの付着していない第2側面120bによって、蒸着源112を囲むように配置することができる。なお、隣接する防着板120と防着板120との隙間も、初期の状態と同様に殆ど無い状態で防着板120を配置することができる。
このように、防着板120を三角柱で構成し、複数の防着板120でチャンバー111の内壁に沿うように配置することにより、チャンバー111の内壁に蒸着膜112aが付着することを抑えることができる。更に、各防着板120が回転することにより、防着板120を交換することなく新しい側面(120b,120c)でチャンバー111内を覆うことができる。よって、成膜装置1000を停止してチャンバー111を大気開放することなく、成膜処理を続けることができる。その結果、成膜処理の生産性が低下することを抑えることができる。
また、本実施形態によれば、防着板120の形状が三角柱の形状なので、3つの側面(120a,120b,120c)のそれぞれに蒸着膜112aを付着させることが可能となり、大気開放なく成膜処理できる時間を、従来と比較して3倍にすることができる。言い換えれば、防着板120の交換頻度を、従来と比較して略1/3にすることができる。
なお、チャンバー111内の上方に配置された防着板120の動作も、上記した防着板120の動作と同様である。引き続いて、被処理基板Wの具体例の構成を、図面を参照しながら説明する。
なお、以下の形態において、例えば「基板上に」と記載された場合、基板の上に接するように配置される場合、または基板の上に他の構成物を介して配置される場合、または基板の上に一部が接するように配置され、一部が他の構成物を介して配置される場合を表すものとする。
本実施形態では、一例として、薄膜トランジスター(TFT:Thin Film Transistor)を画素のスイッチング素子として備えたアクティブマトリックス型の液晶装置を例に挙げて説明する。この液晶装置は、例えば、投射型表示装置(液晶プロジェクター)の光変調素子(液晶ライトバルブ)として好適に用いることができるものである。
<液晶装置の構成>
図4は、液晶装置の構成を示す模式平面図である。図5は、図4に示す液晶装置のH−H’線に沿う模式断面図である。図6は、液晶装置の電気的な構成を示す等価回路図である。以下、被処理基板を備えた液晶装置の構成を、図4〜図6を参照しながら説明する。
図4は、液晶装置の構成を示す模式平面図である。図5は、図4に示す液晶装置のH−H’線に沿う模式断面図である。図6は、液晶装置の電気的な構成を示す等価回路図である。以下、被処理基板を備えた液晶装置の構成を、図4〜図6を参照しながら説明する。
図4及び図6に示すように、本実施形態の液晶装置100は、対向配置された被処理基板Wとしての素子基板10及び、被処理基板Wとしての対向基板20と、これら一対の基板によって挟持された液晶層15とを有する。
素子基板10は対向基板20よりも大きく、両基板は、対向基板20の外周に沿って配置されたシール材14を介して接合されている。その隙間に、電気光学材料の一例に係る正または負の誘電異方性を有する液晶が封入されて液晶層15を構成している。シール材14は、例えば、熱硬化性又は紫外線硬化性のエポキシ樹脂などの接着剤が採用されている。シール材14には、一対の基板の間隔を一定に保持するためのスペーサー(ガラスビーズ)が混入されている。ガラスビーズは、セルギャップを出すために用いられる。
シール材14の内側には、表示に寄与する複数の画素Pが配列した画素領域E(表示領域)が設けられている。画素領域Eの周囲には、表示に寄与しないダミー画素領域(図示せず)が設けられている。また、図4及び図5では図示を省略したが、画素領域Eにおいて複数の画素Pをそれぞれ平面的に区分する遮光部(ブラックマトリックス;BM)が対向基板20に設けられている。
素子基板10の1辺部に沿ったシール材14と該1辺部との間に、データ線駆動回路22が設けられている。また、該1辺部に対向する他の1辺部に沿ったシール材14と画素領域Eとの間に、検査回路25が設けられている。さらに、該1辺部と直交し互いに対向する他の2辺部に沿ったシール材14と画素領域Eとの間に走査線駆動回路24が設けられている。該1辺部と対向する他の1辺部に沿ったシール材14と検査回路25との間には、2つの走査線駆動回路24を繋ぐ複数の配線29が設けられている。
対向基板20側における額縁状に配置されたシール材14の内側には、同じく額縁状に遮光膜18(見切り部)が設けられている。遮光膜18は、例えば、遮光性の金属あるいは金属酸化物などからなり、遮光膜18の内側が複数の画素Pを有する画素領域Eとなっている。なお、図4では図示を省略したが、画素領域Eにおいても複数の画素Pを平面的に区分する遮光膜が設けられている。
これらデータ線駆動回路22、走査線駆動回路24に繋がる配線は、該1辺部に沿って配列した複数の外部接続用端子61に接続されている。以降、該1辺部に沿った方向をX方向とし、該1辺部と直交し互いに対向する他の2辺部に沿った方向をY方向として説明する。なお、検査回路25の配置はこれに限定されず、データ線駆動回路22に沿ったシール材14と画素領域Eとの間に設けてもよい。
図5に示すように、第1基材10aの液晶層15側の表面には、画素Pごとに設けられた透光性の画素電極27およびスイッチング素子である薄膜トランジスター(TFT:Thin Film Transistor、以降、「TFT30」と呼称する)と、信号配線と、これらを覆う無機配向膜28とが形成されている。
また、TFT30における半導体層に光が入射してスイッチング動作が不安定になることを防ぐ遮光構造が採用されている。本発明における素子基板10は、少なくとも画素電極27、TFT30、信号配線、無機配向膜28を含むものである。
対向基板20の液晶層15側の表面には、遮光膜18と、これを覆うように成膜された絶縁層33と、絶縁層33を覆うように設けられた対向電極31と、対向電極31を覆う無機配向膜32とが設けられている。本発明における対向基板20は、少なくとも遮光膜18、対向電極31、無機配向膜32を含むものである。
遮光膜18は、図4に示すように画素領域Eを取り囲むと共に、平面的に走査線駆動回路24、検査回路25と重なる位置に設けられている。これにより対向基板20側からこれらの駆動回路を含む周辺回路に入射する光を遮蔽して、周辺回路が光によって誤動作することを防止する役目を果たしている。また、不必要な迷光が画素領域Eに入射しないように遮蔽して、画素領域Eの表示における高いコントラストを確保している。
絶縁層33は、例えば、酸化シリコンなどの無機材料からなり、光透過性を有して遮光膜18を覆うように設けられている。このような絶縁層33の形成方法としては、例えばプラズマCVD(Chemical Vapor Deposition)法などを用いて成膜する方法が挙げられる。
対向電極31は、例えばITO(Indium Tin Oxide)などの透明導電膜からなり、絶縁層33を覆うと共に、図4に示すように対向基板20の四隅に設けられた上下導通部26により素子基板10側の配線に電気的に接続している。
画素電極27を覆う無機配向膜28および対向電極31を覆う無機配向膜32は、液晶装置100の光学設計に基づいて選定される。無機配向膜28,32としては、気相成長法を用いてSiOx(酸化シリコン)などの無機材料を成膜して、負の誘電異方性を有する液晶分子に対して略垂直配向させた無機配向膜が挙げられる。
このような液晶装置100は透過型であって、電圧が印加されない時の画素Pの透過率が電圧印加時の透過率よりも大きいノーマリーホワイトや、電圧が印加されない時の画素Pの透過率が電圧印加時の透過率よりも小さいノーマリーブラックモードの光学設計が採用される。光の入射側と射出側とにそれぞれ偏光素子が光学設計に応じて配置されて用いられる。
図6に示すように、液晶装置100は、少なくとも画素領域Eにおいて互いに絶縁されて直交する複数の走査線3aおよび複数のデータ線6aと、容量線3bとを有する。走査線3aが延在する方向がX方向であり、データ線6aが延在する方向がY方向である。
走査線3aとデータ線6aならびに容量線3bと、これらの信号線類により区分された領域に、画素電極27と、TFT30と、容量素子16とが設けられ、これらが画素Pの画素回路を構成している。
走査線3aはTFT30のゲートに電気的に接続され、データ線6aはTFT30のデータ線側ソースドレイン領域(ソース領域)に電気的に接続されている。画素電極27は、TFT30の画素電極側ソースドレイン領域(ドレイン領域)に電気的に接続されている。
データ線6aは、データ線駆動回路22(図4参照)に接続されており、データ線駆動回路22から供給される画像信号D1,D2,…,Dnを画素Pに供給する。走査線3aは、走査線駆動回路24(図4参照)に接続されており、走査線駆動回路24から供給される走査信号SC1,SC2,…,SCmを各画素Pに供給する。
データ線駆動回路22からデータ線6aに供給される画像信号D1〜Dnは、この順に線順次で供給してもよく、互いに隣り合う複数のデータ線6a同士に対してグループごとに供給してもよい。走査線駆動回路24は、走査線3aに対して、走査信号SC1〜SCmを所定のタイミングでパルス的に線順次で供給する。
液晶装置100は、スイッチング素子であるTFT30が走査信号SC1〜SCmの入力により一定期間だけオン状態とされることで、データ線6aから供給される画像信号D1〜Dnが所定のタイミングで画素電極27に書き込まれる構成となっている。そして、画素電極27を介して液晶層15に書き込まれた所定レベルの画像信号D1〜Dnは、画素電極27と液晶層15を介して対向配置された対向電極31との間で一定期間保持される。
保持された画像信号D1〜Dnがリークするのを防止するため、画素電極27と対向電極31との間に形成される液晶容量と並列に容量素子16が接続されている。容量素子16は、TFT30の画素電極側ソースドレイン領域と容量線3bとの間に設けられている。容量素子16は、2つの容量電極の間に誘電体層を有するものである。
<液晶装置を構成する画素の構成>
図7は、液晶装置のうち主に画素の構造を示す模式断面図である。以下、液晶装置のうち画素の構造を、図7を参照しながら説明する。なお、図7は、各構成要素の断面的な位置関係を示すものであり、明示可能な尺度で表されている。
図7は、液晶装置のうち主に画素の構造を示す模式断面図である。以下、液晶装置のうち画素の構造を、図7を参照しながら説明する。なお、図7は、各構成要素の断面的な位置関係を示すものであり、明示可能な尺度で表されている。
図7に示すように、液晶装置100は、素子基板10と、これに対向配置される対向基板20とを備えている。素子基板10を構成する第1基材10a、及び対向基板20を構成する第2基材20aは、上記したように、例えば、石英基板等によって構成されている。
図7に示すように、第1基材10a上には、例えば、Al(アルミニウム)、Ti(チタン)、Cr(クロム)、W(タングステン)等の材料を含む下側遮光膜3cが形成されている。下側遮光膜3cは、平面的に格子状にパターニングされており、各画素Pの開口領域を規定している。なお、下側遮光膜3cは、導電性を有し、走査線3aの一部として機能するようにしてもよい。第1基材10a及び下側遮光膜3c上には、シリコン酸化膜等からなる下地絶縁層11aが形成されている。
下地絶縁層11a上には、TFT30及び走査線3a等が形成されている。TFT30は、例えば、LDD(Lightly Doped Drain)構造を有しており、ポリシリコン(高純度の多結晶シリコン)等からなる半導体層30aと、半導体層30a上に形成されたゲート絶縁層11gと、ゲート絶縁層11g上に形成されたポリシリコン膜等からなるゲート電極30gとを有する。走査線3aは、ゲート電極30gとしても機能する。
半導体層30aは、例えば、リン(P)イオン等のN型の不純物イオンが注入されることにより、N型のTFT30として形成されている。具体的には、半導体層30aは、チャネル領域30cと、データ線側LDD領域30s1と、データ線側ソースドレイン領域30sと、画素電極側LDD領域30d1と、画素電極側ソースドレイン領域30dとを備えている。
チャネル領域30cには、ボロン(B)イオン等のP型の不純物イオンがドープされている。その他の領域(30s1,30s,30d1,30d)には、リン(P)イオン等のN型の不純物イオンがドープされている。このように、TFT30は、N型のTFTとして形成されている。
ゲート電極30g及びゲート絶縁層11g上には、シリコン酸化膜等からなる第1層間絶縁層11bが形成されている。第1層間絶縁層11b上には、容量素子16が設けられている。具体的には、TFT30の画素電極側ソースドレイン領域30d及び画素電極27に電気的に接続された画素電位側容量電極としての第1容量電極16aと、固定電位側容量電極としての容量線3b(第2容量電極16b)の一部とが、誘電体膜16cを介して対向配置されることにより、容量素子16が形成されている。
誘電体膜16cは、例えば、シリコン窒化膜である。第2容量電極16b(容量線3b)は、例えば、Ti(チタン)、Cr(クロム)、W(タングステン)、Ta(タンタル)、Mo(モリブデン)等の高融点金属のうち少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等からなる。或いは、Al(アルミニウム)膜から形成することも可能である。
第1容量電極16aは、例えば、導電性のポリシリコン膜からなり容量素子16の画素電位側容量電極として機能する。ただし、第1容量電極16aは、容量線3bと同様に、金属又は合金を含む単一層膜又は多層膜から構成してもよい。第1容量電極16aは、画素電位側容量電極としての機能のほか、コンタクトホールCNT1,CNT3,CNT4を介して、画素電極27とTFT30の画素電極側ソースドレイン領域30d(ドレイン領域)とを中継接続する機能を有する。
容量素子16上には、第2層間絶縁層11cを介してデータ線6aが形成されている。データ線6aは、ゲート絶縁層11g、第1層間絶縁層11b、誘電体膜16c、及び第2層間絶縁層11cに開孔されたコンタクトホールCNT2を介して、半導体層30aのデータ線側ソースドレイン領域30s(ソース領域)に電気的に接続されている。
データ線6aの上層には、第3層間絶縁層11dを介して画素電極27が形成されている。第3層間絶縁層11dは、例えば、シリコンの酸化物や窒化物からなり、TFT30が設けられた領域を覆うことによって生じる表面の凸部を平坦化する平坦化処理が施される。平坦化処理の方法としては、例えば化学的機械的研磨処理(Chemical Mechanical Polishing:CMP処理)やスピンコート処理などが挙げられる。第3層間絶縁層11dには、コンタクトホールCNT4が形成されている。
画素電極27は、コンタクトホールCNT4,CNT3を介して第1容量電極16aに接続されることにより、半導体層30aの画素電極側ソースドレイン領域30d(ドレイン領域)に電気的に接続されている。なお、画素電極27は、例えば、ITO膜等の透明導電膜から形成されている。
画素電極27及び隣り合う画素電極27間の第3層間絶縁層11d上には、酸化シリコン(SiO2)などの無機材料を斜方蒸着した無機配向膜28が設けられている。無機配向膜28上には、シール材14(図4及び図5参照)により囲まれた空間に液晶等が封入された液晶層15が設けられている。
一方、第2基材20a上(液晶層15側)には、例えば、PSG膜(リンをドーピングしたシリコン酸化膜)などからなる絶縁層33が設けられている。絶縁層33上には、その全面に渡って対向電極31が設けられている。対向電極31上には、酸化シリコン(SiO2)などの無機材料を斜方蒸着した無機配向膜32が設けられている。対向電極31は、上述の画素電極27と同様に、例えばITO膜等の透明導電膜からなる。
液晶層15は、画素電極27と対向電極31との間で電界が生じていない状態で無機配向膜28,32によって所定の配向状態をとる。シール材14は、素子基板10及び対向基板20を貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、素子基板10と対向基板20の距離を所定値とするためのグラスファイバー或いはガラスビーズ等のスペーサーが混入されている。
以上詳述したように、本実施形態の成膜装置1000によれば、以下に示す効果が得られる。
(1)本実施形態の成膜装置1000によれば、断面が三角形である三角柱に形成された防着板120がチャンバー111の中に回転可能に配置されているので、3つの側面(120a,120b,120c)のうちの第1側面120aに蒸着膜112aが堆積しても、防着板120を回転させて第1側面120aとは異なる新たな未成膜面の第2側面120bをチャンバー111内に向くように配置することにより、今まで堆積された蒸着膜112aに、新たな蒸着膜112aが堆積することを防ぐことができる。よって、蒸着膜112aにクラックが入り異物(パーティクル)として剥がれることを抑えることができる。更に、チャンバー111内を大気開放して防着板120を交換する頻度を減らす(略1/3に減らす)ことが可能となり、生産性が低下することを抑えることができる。
(2)本実施形態の成膜装置1000によれば、防着板120の断面が三角形なので、防着板120を回転させたとしても、隣接する防着板120と防着板120とが干渉することを防ぐことができる。また、防着板120の側面が三面あるので、防着板120を交換する頻度を、略1/3に減らすことができる。
(3)本実施形態の成膜装置1000によれば、チャンバー111の内壁に沿って複数の防着板120が配置されているので、処理された蒸着膜112aがチャンバー111の内壁に直接付着することを抑えることができる。よって、防着板120に蒸着膜112aを付着させることが可能となり、防着板120を交換するだけで対応することができる。更に、チャンバー111の内壁に蒸着膜112aが堆積した場合のように清掃することなく、成膜処理を続けることができる。その結果、生産性が低下することを抑えることができる。
なお、本発明の態様は、上記した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨あるいは思想に反しない範囲で適宜変更可能であり、本発明の態様の技術範囲に含まれるものである。また、以下のような形態で実施することもできる。
(変形例1)
上記したように、チャンバー111内の側壁及び上方に沿って防着板120を配置することに加えて、チャンバー111の底部に複数の防着板120が配置されるようにしてもよい。これによれば、蒸着膜112aは比較的上方に向かうため底部に蒸着膜112aが付着しにくいものの、底部に防着板120を配置することにより、確実に蒸着膜112aを防着板120に付着させることができる。
上記したように、チャンバー111内の側壁及び上方に沿って防着板120を配置することに加えて、チャンバー111の底部に複数の防着板120が配置されるようにしてもよい。これによれば、蒸着膜112aは比較的上方に向かうため底部に蒸着膜112aが付着しにくいものの、底部に防着板120を配置することにより、確実に蒸着膜112aを防着板120に付着させることができる。
(変形例2)
上記したように、防着板120は、3枚の板120’を三角形になるように貼り合わせて構成することに限定されず、例えば、板120’ではなく形そのものが三角柱のものを複数並べるようにしてもよい。この防着板120(防着部材)を用いた場合でも、生産性が低下することを抑えることができる。
上記したように、防着板120は、3枚の板120’を三角形になるように貼り合わせて構成することに限定されず、例えば、板120’ではなく形そのものが三角柱のものを複数並べるようにしてもよい。この防着板120(防着部材)を用いた場合でも、生産性が低下することを抑えることができる。
(変形例3)
上記したように、成膜装置1000として蒸着装置を例に挙げて説明したが、これに限定されず、例えば、スパッタ装置などに適用するようにしてもよい。
上記したように、成膜装置1000として蒸着装置を例に挙げて説明したが、これに限定されず、例えば、スパッタ装置などに適用するようにしてもよい。
(変形例4)
上記したように、防着板120の断面が三角形であることに限定されず、それ以外の多角形で構成するようにしてもよい。
上記したように、防着板120の断面が三角形であることに限定されず、それ以外の多角形で構成するようにしてもよい。
3a…走査線、3b…容量線、3c…下側遮光膜、CNT1〜4…コンタクトホール、6a…データ線、10…素子基板、10a…第1基材、11a…下地絶縁層、11b…第1層間絶縁層、11c…第2層間絶縁層、11d…第3層間絶縁層、11g…ゲート絶縁層、14…シール材、15…液晶層、16…容量素子、16a…第1容量電極、16b…第2容量電極、16c…誘電体膜、18…遮光膜、20…対向基板、20a…第2基材、22…データ線駆動回路、24…走査線駆動回路、25…検査回路、26…上下導通部、27…画素電極、28,32…無機配向膜、29…配線、30…TFT、30a…半導体層、30c…チャネル領域、30d…画素電極側ソースドレイン領域、30d1…画素電極側LDD領域、30g…ゲート電極、30s…データ線側ソースドレイン領域、30s1…データ線側LDD領域、31…対向電極、33…絶縁層、61…外部接続用端子、100…液晶装置、111…真空槽としてのチャンバー、112…蒸着源、112a…蒸着膜、113…電子銃、114…シャッター、115…配管、116…真空ポンプ、117…中心軸、118…モーター、120…防着部材としての防着板、120a…第1側面、120b…第2側面、120c…第3側面、1000…成膜装置。
Claims (3)
- 真空槽と、
前記真空槽の中に、断面が多角形に形成され回転可能に設けられた防着部材と、
を備えたことを特徴とする成膜装置。 - 請求項1に記載の成膜装置であって、
前記防着部材は、断面が三角形であることを特徴とする成膜装置。 - 請求項1又は請求項2に記載の成膜装置であって、
前記防着部材は、前記真空槽の内壁に沿って配置されていることを特徴とする成膜装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013142408A JP2015014038A (ja) | 2013-07-08 | 2013-07-08 | 成膜装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013142408A JP2015014038A (ja) | 2013-07-08 | 2013-07-08 | 成膜装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015014038A true JP2015014038A (ja) | 2015-01-22 |
Family
ID=52435970
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013142408A Pending JP2015014038A (ja) | 2013-07-08 | 2013-07-08 | 成膜装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015014038A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9265574B2 (en) | 2010-03-10 | 2016-02-23 | Biosense Webster (Israel) Ltd. | Monitoring tissue temperature while using an irrigated catheter |
US9980772B2 (en) | 2010-03-10 | 2018-05-29 | Biosense Webster (Israel) Ltd. | Monitoring tissue temperature while using an irrigated catheter |
-
2013
- 2013-07-08 JP JP2013142408A patent/JP2015014038A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9265574B2 (en) | 2010-03-10 | 2016-02-23 | Biosense Webster (Israel) Ltd. | Monitoring tissue temperature while using an irrigated catheter |
US9980772B2 (en) | 2010-03-10 | 2018-05-29 | Biosense Webster (Israel) Ltd. | Monitoring tissue temperature while using an irrigated catheter |
US11103305B2 (en) | 2010-03-10 | 2021-08-31 | Biosense Webster (Israel) Ltd. | Monitoring tissue temperature while using an irrigated catheter |
US11883093B2 (en) | 2010-03-10 | 2024-01-30 | Biosense Webster (Israel) Ltd. | Monitoring tissue temperature while using an irrigated catheter |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101251349B1 (ko) | 박막 트랜지스터 표시판, 이의 제조 방법 및 이를포함하는 표시 장치. | |
JP5352333B2 (ja) | アクティブマトリクス型表示装置 | |
JP2017219669A (ja) | 液晶表示パネルおよび当該液晶表示パネルを備えた液晶表示装置 | |
JP2017116622A (ja) | 液晶表示装置およびその製造方法 | |
JP2005266011A (ja) | カラーフィルタ基板及びそれを用いた表示装置 | |
WO2017024744A1 (zh) | 显示基板及其制作方法和显示装置 | |
JPWO2014046025A1 (ja) | 液晶ディスプレイ | |
WO2014153958A1 (zh) | 阵列基板、阵列基板的制造方法以及显示装置 | |
US7532293B2 (en) | In plane switching LCD with alternating common and pixel electrodes having polygonal lattice shapes | |
US9690146B2 (en) | Array substrate, its manufacturing method, and display device | |
US9454041B2 (en) | Liquid crystal device, method for manufacturing liquid crystal device, and electronic apparatus | |
JP6123250B2 (ja) | 液晶装置、液晶装置の製造方法、及び電子機器 | |
JP2015014038A (ja) | 成膜装置 | |
JP6221254B2 (ja) | 液晶装置、液晶装置の製造方法、及び電子機器 | |
CN111856825B (zh) | 阵列基板及其制备方法、显示面板及显示装置 | |
US10444580B2 (en) | Array substrate, display panel, display apparatus, and fabricating method thereof | |
US20160342017A1 (en) | Display device | |
US20230367166A1 (en) | Method of manufacturing active matrix substrate and liquid crystal display device | |
JP2004165289A (ja) | アクティブマトリクス基板、その製造方法および表示装置 | |
JP2007248890A (ja) | 液晶表示装置及び液晶表示装置製造方法 | |
JP6409326B2 (ja) | 液晶装置、液晶装置の製造方法、及び電子機器 | |
JP6361155B2 (ja) | 電気光学装置、電気光学装置の製造方法、及び電子機器 | |
JP2015132703A (ja) | 液晶装置、液晶装置の製造方法、及び電子機器 | |
JP2015017305A (ja) | 蒸着装置、及び液晶装置の製造方法 | |
KR101045462B1 (ko) | 박막트랜지스터의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20150113 |