JP2015008318A - リン化インジウム基板及び半導体エピタキシャルウェハ - Google Patents
リン化インジウム基板及び半導体エピタキシャルウェハ Download PDFInfo
- Publication number
- JP2015008318A JP2015008318A JP2014169064A JP2014169064A JP2015008318A JP 2015008318 A JP2015008318 A JP 2015008318A JP 2014169064 A JP2014169064 A JP 2014169064A JP 2014169064 A JP2014169064 A JP 2014169064A JP 2015008318 A JP2015008318 A JP 2015008318A
- Authority
- JP
- Japan
- Prior art keywords
- epitaxial wafer
- substrate
- indium phosphide
- semiconductor
- phosphide substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 51
- 239000000758 substrate Substances 0.000 title claims abstract description 50
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 title claims abstract description 42
- 239000010409 thin film Substances 0.000 claims abstract description 15
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 14
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 11
- 239000010703 silicon Substances 0.000 claims abstract description 11
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 6
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 230000000052 comparative effect Effects 0.000 description 6
- 239000010408 film Substances 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 4
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 238000001451 molecular beam epitaxy Methods 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 239000004743 Polypropylene Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- -1 polypropylene Polymers 0.000 description 2
- 229920001155 polypropylene Polymers 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 150000001721 carbon Chemical group 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【課題】ＨＥＭＴ等の半導体デバイスの作製に好適なリン化インジウム基板及びエピタキシャルウェハを提供する。
【解決手段】エピタキシャルウェハ１は、リン化インジウム基板１１と半導体薄膜１２の界面に存在するケイ素のシート濃度Ｄｓが２．３×１０１２ｃｍ−２以下であり、界面に存在する炭素のシート濃度Ｄｃと前記ケイ素のシート濃度Ｄｓとの比Ｄｃ／Ｄｓが２０以上である。
【選択図】図１
【解決手段】エピタキシャルウェハ１は、リン化インジウム基板１１と半導体薄膜１２の界面に存在するケイ素のシート濃度Ｄｓが２．３×１０１２ｃｍ−２以下であり、界面に存在する炭素のシート濃度Ｄｃと前記ケイ素のシート濃度Ｄｓとの比Ｄｃ／Ｄｓが２０以上である。
【選択図】図１
Description
本発明は、高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）等の半導体デバイスの作製に使用されるリン化インジウム基板及び半導体エピタキシャルウェハに関し、特にＩＩＩ−Ｖ族化合物半導体を基板とした場合に好適な技術に関する。
従来、ＩｎＰ基板等のＩＩＩ−Ｖ族化合物半導体基板に、ＩｎＡｌＡｓバッファ層、ＩｎＧａＡｓチャネル層、ＩｎＡｌＡｓスペーサ層、ＩｎＰ電子供給層をエピタキシャル成長させたＨＥＭＴ構造が知られている。なお、本明細書において、半導体基板上に、半導体薄膜をエピタキシャル成長させたものを半導体エピタキシャルウェハと呼ぶ。また、エピタキシャル成長させた半導体薄膜をエピタキシャル膜と呼ぶこともある。
このようなＨＥＭＴ構造を有する半導体エピタキシャルウェハを作製する場合、一般には、鏡面仕上げしたＩｎＰ基板に、硫酸／過酸化水素水などのエッチング溶液によるエッチング処理を施して、基板表面に付着したケイ素（Ｓｉ）等の不純物を除去する。そして、このエッチング処理後のＩｎＰ基板に、分子線エピタキシャル成長法（ＭＢＥ：Molecular Beam Epitaxy）又は有機金属気相成長（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）によりエピタキシャル膜を形成する。
また、半導体基板とエピタキシャル膜の界面に、炭素（Ｃ）原子の蓄積層を設けることにより、半導体デバイスのゲート耐圧を向上させる技術が提案されている（例えば特許文献１）。
このようなＨＥＭＴ構造を有する半導体エピタキシャルウェハを作製する場合、一般には、鏡面仕上げしたＩｎＰ基板に、硫酸／過酸化水素水などのエッチング溶液によるエッチング処理を施して、基板表面に付着したケイ素（Ｓｉ）等の不純物を除去する。そして、このエッチング処理後のＩｎＰ基板に、分子線エピタキシャル成長法（ＭＢＥ：Molecular Beam Epitaxy）又は有機金属気相成長（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）によりエピタキシャル膜を形成する。
また、半導体基板とエピタキシャル膜の界面に、炭素（Ｃ）原子の蓄積層を設けることにより、半導体デバイスのゲート耐圧を向上させる技術が提案されている（例えば特許文献１）。
しかしながら、上述したようにＩｎＰ基板にエッチング処理を施して基板表面の不純物を除去しても、エピタキシャル成長装置に基板を搬送する際などに不純物が付着してしまうと、リーク電流を効果的に低減するのは困難となる。
また、特許文献１には、炭素原子蓄積層におけるＣやＣ以外の不純物の蓄積量については規定されているが、ＣとＳｉの相対関係については明らかにされていない。
また、特許文献１には、炭素原子蓄積層におけるＣやＣ以外の不純物の蓄積量については規定されているが、ＣとＳｉの相対関係については明らかにされていない。
本発明は、ＨＥＭＴ等の半導体デバイスの作製に好適なエピタキシャル成長用基板及びエピタキシャルウェハを提供することを目的とする。
請求項１に記載の発明は、上記目的を達成するためになされたもので、半導体薄膜をエピタキシャル成長させるためのリン化インジウム基板であって、このリン化インジウム基板上に半導体薄膜をエピタキシャル成長させた後の、当該リン化インジウム基板と前記半導体薄膜の界面に存在するケイ素のシート濃度Ｄｓが２．３×１０１２ｃｍ−２以下であり、前記界面に存在する炭素のシート濃度Ｄｃと前記ケイ素のシート濃度Ｄｓとの比Ｄｃ／Ｄｓが２０以上であることを特徴とする。
請求項２に記載の発明は、リン化インジウム基板上に半導体薄膜をエピタキシャル成長させてなる半導体エピタキシャルウェハであって、前記リン化インジウム基板と前記半導体薄膜の界面に存在するケイ素のシート濃度Ｄｓが２．３×１０１２ｃｍ−２以下であり、
前記界面に存在する炭素のシート濃度Ｄｃと前記ケイ素のシート濃度Ｄｓとの比Ｄｃ／Ｄｓが２０以上であることを特徴とする。
前記界面に存在する炭素のシート濃度Ｄｃと前記ケイ素のシート濃度Ｄｓとの比Ｄｃ／Ｄｓが２０以上であることを特徴とする。
本発明によれば、半導体エピタキシャルウェハにおける基板と半導体薄膜（エピタキシャル膜）の界面に存在するＳｉが効果的に不活性化されるので、この半導体エピタキシャルウェハを用いることでデバイス特性の向上を図ることができる。具体的には、この半導体エピタキシャルウェハを用いたＨＥＭＴにおいては、リーク電流が格段に低減される。
以下、本発明の実施の形態について、図面を参照して説明する。
図１は、実施形態に係るＨＥＭＴ構造の例を示す図である。図１に示すように、半導体エピタキシャルウェハ１は、ＩｎＰ基板１１に、ＩｎＡｌＡｓ層（バッファ層）１２、ＩｎＧａＡｓ層（チャネル層）１３、ＩｎＡｌＡｓ層（スペーサ層）１４、ＩｎＰ層（電子供給層）１５を順次エピタキシャル成長させたＩｎＰ系ＨＥＭＴ構造を有している。
半導体エピタキシャルウェハ１において、ＩｎＰ基板１１とＩｎＡｌＡｓ層１２の界面におけるＣとＳｉのＳＩＭＳによるシート濃度をそれぞれＤｃ，Ｄｓとすると、Ｄｃ／Ｄｓ比は２０以上となっている。また、ＩｎＰ基板１１とＩｎＡｌＡｓ層１２の界面におけるＳｉのシート濃度Ｄｓは２．３×１０１２ｃｍ−２以下となっている。
図１は、実施形態に係るＨＥＭＴ構造の例を示す図である。図１に示すように、半導体エピタキシャルウェハ１は、ＩｎＰ基板１１に、ＩｎＡｌＡｓ層（バッファ層）１２、ＩｎＧａＡｓ層（チャネル層）１３、ＩｎＡｌＡｓ層（スペーサ層）１４、ＩｎＰ層（電子供給層）１５を順次エピタキシャル成長させたＩｎＰ系ＨＥＭＴ構造を有している。
半導体エピタキシャルウェハ１において、ＩｎＰ基板１１とＩｎＡｌＡｓ層１２の界面におけるＣとＳｉのＳＩＭＳによるシート濃度をそれぞれＤｃ，Ｄｓとすると、Ｄｃ／Ｄｓ比は２０以上となっている。また、ＩｎＰ基板１１とＩｎＡｌＡｓ層１２の界面におけるＳｉのシート濃度Ｄｓは２．３×１０１２ｃｍ−２以下となっている。
この半導体エピタキシャルウェハ１は、以下の工程により作製される。すなわち、鏡面研磨仕上げされたＩｎＰ基板１１の表面からＳｉを除去し、ＩｎＰ基板１１の表面に意図的にＣを付着させ、エピタキシャル成長用基板とする。そして、このＩｎＰ基板（エピタキシャル成長用基板）１１に、ＩｎＡｌＡｓ層１２、ＩｎＧａＡｓ層１３、ＩｎＡｌＡｓ層１４、ＩｎＰ層１５を順次エピタキシャル成長させることで半導体エピタキシャルウェハ１が作製される。
このとき、Ｓｉ除去後のＩｎＰ基板１１を、１００〜１２０℃の大気中で１時間以上保持することにより、エピタキシャル成長後のＤｃ／Ｄｓ比が２０以上となる程度のＣをＩｎＰ基板１１の表面に容易に付着させることができる。
このとき、Ｓｉ除去後のＩｎＰ基板１１を、１００〜１２０℃の大気中で１時間以上保持することにより、エピタキシャル成長後のＤｃ／Ｄｓ比が２０以上となる程度のＣをＩｎＰ基板１１の表面に容易に付着させることができる。
［実施例］
実施例では、鏡面仕上げされたＩｎＰ基板１１を、フッ化水素（ＨＦ）やリン酸／過酸化水素水等の薬液により洗浄し、表面のＳｉを除去した。このＳｉ除去後のＩｎＰ基板１１をポリプロピレン製の枚葉収納式密閉型容器内に１枚ずつ収容し、１００℃で３日間経過させ、ポリプロピレン製容器からの揮発ガス雰囲気中にＩｎＰ基板１１を設置することにより、表面に所望濃度のＣを付着させた。
このＩｎＰ基板１１に、膜厚４００ｎｍのＩｎＡｌＡｓ層１２をＭＢＥ法によりエピタキシャル成長させた。同様に、膜厚１５ｎｍのＩｎＧａＡｓ層１３、膜厚８．５ｎｍのＩｎＡｌＡｓ層１４、膜厚５ｎｍのＩｎＰ層１５を、ＭＢＥ法により順次エピタキシャル成長させて、実施例に係る半導体エピタキシャルウェハ１を作製した。
実施例では、鏡面仕上げされたＩｎＰ基板１１を、フッ化水素（ＨＦ）やリン酸／過酸化水素水等の薬液により洗浄し、表面のＳｉを除去した。このＳｉ除去後のＩｎＰ基板１１をポリプロピレン製の枚葉収納式密閉型容器内に１枚ずつ収容し、１００℃で３日間経過させ、ポリプロピレン製容器からの揮発ガス雰囲気中にＩｎＰ基板１１を設置することにより、表面に所望濃度のＣを付着させた。
このＩｎＰ基板１１に、膜厚４００ｎｍのＩｎＡｌＡｓ層１２をＭＢＥ法によりエピタキシャル成長させた。同様に、膜厚１５ｎｍのＩｎＧａＡｓ層１３、膜厚８．５ｎｍのＩｎＡｌＡｓ層１４、膜厚５ｎｍのＩｎＰ層１５を、ＭＢＥ法により順次エピタキシャル成長させて、実施例に係る半導体エピタキシャルウェハ１を作製した。
［比較例］
比較例では、鏡面仕上げされたＩｎＰ基板に、従来の一般的な処理方法である硫酸／過酸化水素水によるエッチング処理を施した。このエッチング処理後のＩｎＰ基板に、実施例と同様の方法によりＨＥＭＴ構造の半導体薄膜をエピタキシャル成長させて、比較例に係る半導体エピタキシャルウェハを作製した。
比較例では、鏡面仕上げされたＩｎＰ基板に、従来の一般的な処理方法である硫酸／過酸化水素水によるエッチング処理を施した。このエッチング処理後のＩｎＰ基板に、実施例と同様の方法によりＨＥＭＴ構造の半導体薄膜をエピタキシャル成長させて、比較例に係る半導体エピタキシャルウェハを作製した。
上述した実施例及び比較例に係る半導体エピタキシャルウェハについて、ＩｎＰ基板とエピタキシャル膜の界面に存在するＣとＳｉのシート濃度を、ＳＩＭＳにより測定した。また、実施例及び比較例に係る半導体エピタキシャルウェハを用いて図２に示す簡易的なＨＥＭＴデバイス構造を作製し、１０Ｖの電圧を印加したときのリーク電流を測定した。なお、実施例に係る半導体エピタキシャルウェハについては、３個のサンプルを用意して測定した。
測定結果を表１に示す。表１に示すように、実施例の半導体エピタキシャルウェハでは、ＣとＳｉのシート濃度の比ＤＣ／ＤＳｉが２０以上で、Ｓｉのシート濃度が２．３×１０１２ｃｍ−２以下となった。また、リーク電流は１０ｎＡ以下となった。
これに対して、比較例の半導体エピタキシャルウェハでは、ＣとＳｉのシート濃度の比ＤＣ／ＤＳｉは２０より小さく、Ｓｉのシート濃度は２．３×１０１２ｃｍ−２よりも大きくなった。また、リーク電流は６０ｎＡとなった。
これにより、実施例の半導体エピタキシャルウェハでは、ＨＥＭＴ構造におけるリーク電流を効果的に低減できていることが確認された。
これに対して、比較例の半導体エピタキシャルウェハでは、ＣとＳｉのシート濃度の比ＤＣ／ＤＳｉは２０より小さく、Ｓｉのシート濃度は２．３×１０１２ｃｍ−２よりも大きくなった。また、リーク電流は６０ｎＡとなった。
これにより、実施例の半導体エピタキシャルウェハでは、ＨＥＭＴ構造におけるリーク電流を効果的に低減できていることが確認された。
このように、本実施形態に係るＩｎＰ基板（エピタキシャル成長用基板）１１及び半導体エピタキシャルウェハ１によれば、ＩｎＰ基板とエピタキシャル膜の界面におけるｎ型不純物であるＳｉを低減するとともに、意図的にＣを付着させているので、効果的にＳｉが不活性化される。その結果、この半導体エピタキシャルウェハ１を用いたＨＥＭＴでは、リーク電流が格段に低減されデバイス特性が向上する。
以上、本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で変更可能である。
例えば、上記実施形態では、ＩｎＰ基板を用いたＨＥＭＴ構造の半導体エピタキシャルウェハについて説明したが、本発明はＧａＡｓやＧａＮのような他のＩＩＩ-Ｖ族化合物
半導体を基板として用いる場合に適用可能である。
例えば、上記実施形態では、ＩｎＰ基板を用いたＨＥＭＴ構造の半導体エピタキシャルウェハについて説明したが、本発明はＧａＡｓやＧａＮのような他のＩＩＩ-Ｖ族化合物
半導体を基板として用いる場合に適用可能である。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
Claims (2)
- 半導体薄膜をエピタキシャル成長させるためのリン化インジウム基板であって、
このリン化インジウム基板上に半導体薄膜をエピタキシャル成長させた後の、当該リン化インジウム基板と前記半導体薄膜の界面に存在するケイ素のシート濃度Ｄｓが２．３×１０１２ｃｍ−２以下であり、
前記界面に存在する炭素のシート濃度Ｄｃと前記ケイ素のシート濃度Ｄｓとの比Ｄｃ／Ｄｓが２０以上であることを特徴とするリン化インジウム基板。 - リン化インジウム基板上に半導体薄膜をエピタキシャル成長させてなる半導体エピタキシャルウェハであって、
前記リン化インジウム基板と前記半導体薄膜の界面に存在するケイ素のシート濃度Ｄｓが２．３×１０１２ｃｍ−２以下であり、
前記界面に存在する炭素のシート濃度Ｄｃと前記ケイ素のシート濃度Ｄｓとの比Ｄｃ／Ｄｓが２０以上であることを特徴とする半導体エピタキシャルウェハ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014169064A JP5925848B2 (ja) | 2014-08-22 | 2014-08-22 | リン化インジウム基板及び半導体エピタキシャルウェハ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014169064A JP5925848B2 (ja) | 2014-08-22 | 2014-08-22 | リン化インジウム基板及び半導体エピタキシャルウェハ |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009241930A Division JP5626955B2 (ja) | 2009-10-21 | 2009-10-21 | エピタキシャル成長用基板の製造方法及び半導体エピタキシャルウェハの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015008318A true JP2015008318A (ja) | 2015-01-15 |
| JP5925848B2 JP5925848B2 (ja) | 2016-05-25 |
Family
ID=52338368
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014169064A Active JP5925848B2 (ja) | 2014-08-22 | 2014-08-22 | リン化インジウム基板及び半導体エピタキシャルウェハ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5925848B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000022135A (ja) * | 1998-07-06 | 2000-01-21 | Toshiba Corp | 電界効果トランジスタ |
| JP2000182960A (ja) * | 1998-12-11 | 2000-06-30 | Sumitomo Electric Ind Ltd | 化合物半導体ウェハ及びその製造方法 |
| JP2001053011A (ja) * | 1999-06-02 | 2001-02-23 | Japan Energy Corp | 化合物半導体ウエーハ及びこれを用いた半導体デバイス |
-
2014
- 2014-08-22 JP JP2014169064A patent/JP5925848B2/ja active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000022135A (ja) * | 1998-07-06 | 2000-01-21 | Toshiba Corp | 電界効果トランジスタ |
| JP2000182960A (ja) * | 1998-12-11 | 2000-06-30 | Sumitomo Electric Ind Ltd | 化合物半導体ウェハ及びその製造方法 |
| JP2001053011A (ja) * | 1999-06-02 | 2001-02-23 | Japan Energy Corp | 化合物半導体ウエーハ及びこれを用いた半導体デバイス |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5925848B2 (ja) | 2016-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8476151B2 (en) | Method for manufacturing nitride semiconductor crystal layer | |
| JP5543103B2 (ja) | 半導体基板、半導体基板の製造方法および電子デバイス | |
| JP5543710B2 (ja) | 半導体基板、半導体基板の製造方法および電子デバイス | |
| US10796905B2 (en) | Manufacture of group IIIA-nitride layers on semiconductor on insulator structures | |
| US7327036B2 (en) | Method for depositing a group III-nitride material on a silicon substrate and device therefor | |
| JP2016207748A (ja) | 半導体装置の製造方法および半導体装置 | |
| KR102100841B1 (ko) | Iii족 질화물 기판의 처리 방법 및 에피택셜 기판의 제조 방법 | |
| US20130171811A1 (en) | Method for manufacturing compound semiconductor | |
| JP5925848B2 (ja) | リン化インジウム基板及び半導体エピタキシャルウェハ | |
| JPH05175150A (ja) | 化合物半導体及びその製造方法 | |
| KR101088985B1 (ko) | 화합물 반도체 기판, 화합물 반도체 기판의 제조 방법 및 반도체 디바이스 | |
| JP5626955B2 (ja) | エピタキシャル成長用基板の製造方法及び半導体エピタキシャルウェハの製造方法 | |
| US9287122B2 (en) | Method for growing epitaxies of a chemical compound semiconductor | |
| JP2011054685A (ja) | 半導体基板 | |
| US20130109134A1 (en) | Method of manufacturing semiconductor device | |
| JP2014216356A (ja) | 半導体基板、半導体基板の製造方法および複合基板の製造方法 | |
| JP6983570B2 (ja) | 半導体積層物の製造方法、窒化物半導体自立基板の製造方法、半導体積層物および半導体装置 | |
| KR101938230B1 (ko) | 전압을 인가하여 에피택셜 리프트오프 공정을 고속화하기 위한 반도체 소자의 제조 방법 및 식각 장비 | |
| JP2016533643A (ja) | 半導体ウェハおよび半導体ウェハを製造するための方法 | |
| Cantoro et al. | Towards the monolithic integration of III-V compound semiconductors on Si: Selective area growth in high aspect ratio structures vs. strain relaxed buffer-mediated epitaxy | |
| JP5107076B2 (ja) | 半導体基板の表面処理方法 | |
| JPH07130657A (ja) | 化合物半導体の成長方法 | |
| JP2001326187A (ja) | Ｉｉｉ−ｖ族化合物半導体及びその製造方法 | |
| JP2010045169A (ja) | 化合物半導体装置とその製造方法 | |
| JP2008198795A (ja) | Ｍｂｅ用エピタキシャル基板、およびｍｂｅ法を用いてｉｉｉ−ｖ化合物半導体膜を形成する方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150618 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150630 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150826 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20151201 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160119 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20160202 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160329 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160420 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5925848 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |