JP2014530365A - 空間変動電荷分布を用いた半導体ダイの間隔の決定 - Google Patents

空間変動電荷分布を用いた半導体ダイの間隔の決定 Download PDF

Info

Publication number
JP2014530365A
JP2014530365A JP2014534638A JP2014534638A JP2014530365A JP 2014530365 A JP2014530365 A JP 2014530365A JP 2014534638 A JP2014534638 A JP 2014534638A JP 2014534638 A JP2014534638 A JP 2014534638A JP 2014530365 A JP2014530365 A JP 2014530365A
Authority
JP
Japan
Prior art keywords
semiconductor die
spatial
driver
charge distribution
spatially varying
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014534638A
Other languages
English (en)
Other versions
JP2014530365A5 (ja
JP6218735B2 (ja
Inventor
サザーランド，イバン・イー
Original Assignee
オラクル・インターナショナル・コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by オラクル・インターナショナル・コーポレイション filed Critical オラクル・インターナショナル・コーポレイション
Publication of JP2014530365A publication Critical patent/JP2014530365A/ja
Publication of JP2014530365A5 publication Critical patent/JP2014530365A5/ja
Application granted granted Critical
Publication of JP6218735B2 publication Critical patent/JP6218735B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B7/00—Measuring arrangements characterised by the use of electric or magnetic techniques
    • G01B7/02—Measuring arrangements characterised by the use of electric or magnetic techniques for measuring length, width or thickness
    • G01B7/023—Measuring arrangements characterised by the use of electric or magnetic techniques for measuring length, width or thickness for measuring distance between sensor and object
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B7/00—Measuring arrangements characterised by the use of electric or magnetic techniques
    • G01B7/14—Measuring arrangements characterised by the use of electric or magnetic techniques for measuring distance or clearance between spaced objects or spaced apertures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B7/00—Measuring arrangements characterised by the use of electric or magnetic techniques
    • G01B7/30—Measuring arrangements characterised by the use of electric or magnetic techniques for measuring angles or tapers; for testing the alignment of axes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H01L2225/06531—Non-galvanic coupling, e.g. capacitive coupling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Transducers For Ultrasonic Waves (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)

Abstract

半導体ダイ１１０−１が記載される。この半導体ダイは、ドライバ１１４−１と、ドライバに電気的に結合され、半導体ダイの表面１１２−１に近接する空間配列トランスデューサ１１６−１とを含む。ドライバは空間配列トランスデューサにおいて少なくとも１方向に空間変動電荷分布を生成し、それにより半導体ダイの表面と別の半導体ダイ１１０−２の表面１１２−２との間の縦の間隔２１０の決定を容易にする。特に、別の半導体ダイの表面に近接する空間配列センサ１２０−２は、空間変動電荷分布に対応する電界（または対応する静電電位）を検出することができる。この検出された電界により、半導体ダイの表面間の縦の間隔を決定することができる。

Description

背景
技術分野
本開示は一般に半導体ダイの設計に関する。より特定的には、本開示はある半導体ダイと別の半導体ダイとの間の空間的配列の決定を容易にする、空間変動電荷分布を有する空間配列トランスデューサを含む半導体ダイに関する。
関連技術
近接通信（ＰｘＣ）は、配線なしで２つの向かい合っているチップの通信を可能にする入力／出力（Ｉ／Ｏ）技術である。これはより高いＩ／Ｏ密度および低い電力を約束するが、ＰｘＣを用いて通信するチップは、信号が送信および受信パッド間で十分に結合されるよう、十分に配列されなければならない。不整合が起こると、たとえば最初の組立またはシステム動作の際、チャネルクロストークおよび潜在的ビットエラーがもたらされ得る。
チップ分離に応じて、物理的な不整合を正すために多様な技術が提案されており、これは電子配列補正および駆動電圧レベルの適応を含む。しかし、これらの技術はオンチップ位置センサを用いて物理的不整合を測定することを含む。
しかし、オンチップ位置センサを用いてチップ分離を判断することはしばしば精密な測定に係わる。たとえば、結合容量を測定することによってチップ分離を判断することは、ナノアンペア範囲で非常に小さい電流を正確に測定することを含む。これらの電流はトランジスタの漏れ電流に匹敵し、測定の精度を劣化し得る。さらに、この問題は臨界寸法が９０ｎｍを超えてスケーリングされると、徐々に悪化すると予想され、漏れ電流は小さい信号電流に影響し、電流信号を取り出すことが不可能となり得る。さらに、漏れ電流は温度によって変動し、これにより校正処理の際に除去するのは困難になる。
原則的に、電圧を測定することによってチップの分離を判断することは、漏れ電流による誤りが発生しにくい。しかし、今のところ、これは非常に難しい。たとえば、あるチップから別のチップに結合された信号の電圧振幅から、チップ間結合容量、およびそれによりチップ間分離を推測することは理論的に可能であるが、実際にはこの単純な測定は受信側のチップの寄生容量の不確かさにより、難しい。特に、受信チップで測定される電圧振幅はＶｒ＝［Ｃｃ／（Ｃｃ＋Ｃｒ）］・Ｖｔであり、ＶｒおよびＶｔはそれぞれ受信信号振幅および送信信号振幅であり、Ｃｃはチップ間結合容量であり、Ｃｒは受信ノードでの寄生容量負荷である。
したがって、上記の問題がない、チップ配列決定を容易にする半導体ダイが必要である。
概要
本開示の一実施の形態は、半導体ダイを提供する。この半導体ダイは、ドライバと、ドライバに電気的に結合され、半導体ダイの表面に近接する空間配列トランスデューサとを備える。ドライバは空間配列トランスデューサの少なくとも１方向において、空間変動電荷分布を生成し、それにより半導体ダイの表面と別の半導体ダイの表面との間の縦の間隔の決定を容易にする。
空間配列トランスデューサは信号線のアレイを含むことができ、ドライバは信号線配列に対して共通の時間周波数および異なる位相を有する電気信号を出力することができ、それにより空間変動電荷分布を生成する。一部の実施の形態において、ドライバは空間配列トランスデューサの２つの方向において、空間変動電荷分布を生成する。
一部の実施の形態において、半導体ダイは別の空間変動電荷分布に対応する電界を検出するように構成されている表面に近接する空間配列センサを含み、この別の空間変動電荷分布は別の半導体ダイの表面に近接する別の空間配列トランスデューサによって生成され、それにより縦の間隔の決定を容易にする。さらに、空間配列センサは信号線アレイを含むことができる。
一部の実施の形態において、ドライバはある時間区間の間に電気信号の時間的シーケンスを与える。当該シーケンスの各電気信号はある持続時間を有し、当該シーケンスの所与の電気信号は、他の電気信号に対応する時間周波数とは異なる時間周波数を有する。たとえば、ドライバは時間区間の間、時間周波数を順次増加させることができる。さらに、時間周波数の変更は、連続する周波数増分または離散周波数増分を含み得る。
別の実施の形態において、ある半導体ダイと別の半導体ダイを含むシステムが提供される。さらに、当該別の半導体ダイは、その別の半導体ダイの表面に近接する空間配列センサを含むことができる。この空間配列センサは、空間変動電荷分布に対応する電界（または対応する電位）を検出することができ、それにより半導体ダイの表面と別の半導体ダイの表面との間の縦の間隔の決定を容易にする。
別の実施の形態において、ある半導体ダイの表面と別の半導体ダイの表面との間の縦の間隔を決定するための方法が提供される。この方法において、ドライバは半導体ダイの表面に近接する空間配列トランスデューサの少なくとも１方向において空間変動電荷分布を生成する。次に、別の半導体ダイの表面に近接する空間配列センサは、空間変動電荷分布に対応する電界（または対応する電位）を検出する。このような態様で、半導体ダイの表面と別の半導体ダイの表面との間の縦の間隔を決定することができる。
本開示の一実施の形態に従う、半導体ダイの側面を示すブロック図である。 本開示の一実施の形態に従う、２つの半導体ダイを含むシステムの側面を示すブロック図である。 本開示の一実施の形態に従う、空間的に変動する電荷線に対応する電界を示す図である。 本開示の一実施の形態に従う、電荷分布のさまざまな空間波長について、送信半導体ダイの面からの距離を関数として、空間変動電荷線に対応する電界強度のグラフを示す図である。 本開示の一実施の形態に従う、送信半導体ダイの面からのさまざまな距離における、電荷分布の空間波長を関数として、空間変動電荷線に対応する電界強度のグラフ図である。 本開示の一実施の形態に従う、電荷分布のさまざまな空間波長について、送信半導体ダイの面からの距離を関数として、電界強度の感度のグラフ図である。 本開示の一実施の形態に従う、高い空間周波数を有する空間変動電荷分布を生成するための空間配列トランスデューサのブロック図である。 本開示の一実施の形態に従う、低い空間周波数を有する空間変動電荷分布を生成するための空間配列トランスデューサのブロック図である。 本開示の一実施の形態に従う、電気信号の時間シーケンスを示すタイミング図である。 本開示の一実施の形態に従う、面内配列を測定するためのバーニア構造のブロック図である。 本開示の一実施の形態に従う、ある半導体ダイと他の半導体ダイとの間の空間配列を決定するための方法を示すフロー図である。
図面において、同様の参照符号は対応する部分を示す。さらに、同じ部分の重複インスタンスは、ハイフンで分離されている共通の接頭数値およびそのインスタンス番号によって示される。
詳細な説明
半導体ダイ、半導体ダイと別の半導体ダイを含むシステム、ならびに２つの半導体ダイ間の空間配列を決定するための方法の実施の形態が説明される。本半導体ダイは、ドライバと、ドライバに電気的に結合され、半導体ダイの表面に近接する空間配列トランスデューサとを含む。ドライバは、空間配列トランスデューサの少なくとも１方向において空間変動電荷分布を生成し、それにより半導体ダイと別の半導体ダイとの間の空間配列の決定を容易にする。特に、別の半導体ダイの表面に近接する空間配列センサは、空間変動電荷分布に対応する電界（または対応する静電電位）を検出し得る。この検出された電界により、半導体ダイの表面間の縦の間隔および／または半導体ダイの角度的配列を決定することができる。
半導体ダイの配列の決定のコストを下げかつ正確にすることが促進されるので、当該配列技術はオンチップ決定を可能にすることができ、さらに必要なら不整合の修復または排除を可能にし得る。こうして、当該配列技術は、高い入力／出力（Ｉ／Ｏ）密度、高い帯域幅、小さい遅延、および近接通信（ＰｘＣ）を用いた低電力通信を容易にすることができる。
半導体ダイおよび半導体ダイを含むシステムの実施の形態を以下に説明する。図１は、半導体ダイ１１０−１（たとえばシリコン）の側面を示すブロック図である。この半導体ダイは、ドライバ１１４−１と、ドライバ１１４−１に電気的に結合され、かつ半導体ダイ１１０−１の表面１１２−１に近接する、空間配列トランスデューサ１１６−１とを含む。ドライバ１１４−１は、空間配列トランスデューサ１１６−１の少なくとも１方向１１８において空間変動電荷分布を生成することができ、それにより半導体ダイ１１０−１と別の半導体ダイ（たとえば、図２の半導体ダイ１１０−２）との間の空間配列の決定を容易にする。
特に、空間配列は、空間変動電荷分布に対応する電界（または対応する電位）を検出することによって決定することができる。これは図２に示され、半導体ダイ１１０−１および半導体ダイ１１０−２を含むシステム２００の側面を示すブロック図を表す。半導体ダイ１１０−２は、半導体ダイ１１０−２の表面１１２−２に近接する空間配列センサ１２０−２（たとえば信号線のアレイ）を含む。この空間配列センサ（およびおそらくは受信器１２２−２）は、空間変動電荷分布に対応する電界（または対応する電位）を検出することができ、それにより半導体ダイ１１０間の空間配列の決定を容易にする。たとえば、電界は空間変動電荷分布の空間周波数および半導体ダイ１１０の表面１１２間の縦の間隔２１０の関数であるので、空間配列トランスデューサ１１６−１および空間配列センサ１２０−２は、縦の間隔２１０の決定を容易にする。代替的にまたは付加的に、空間配列トランスデューサ１１６−１および空間配列センサ１２０−２は、半導体ダイ１１０の角度的配列の決定を容易にする。以下で図１０を参照してより詳細に説明されるように、一部の実施の形態において、空間配列トランスデューサ１１６−１および空間配列センサ１２０−２は、バーニア構造（たとえばバーニア構造１０００）を規定し、角度的配列は半導体ダイ１１０−１の表面１１２−１の面にあり得る。
同様に、一部の実施の形態において、半導体ダイ１１０−２は、ドライバ１１４−２と、ドライバ１１４−２に電気的に結合され、かつ半導体ダイ１１０−２の表面１１２−２に近接する空間配列トランスデューサ１１６−２とを含む。ドライバ１１４−２は、空間配列トランスデューサ１１６−２の少なくとも１方向１１８において、別の空間変動電荷分布を生成し得る。もたらされる電界（または対応する電位）は、半導体ダイ１１０−１の表面１１２−１に近接する空間配列センサ１２０−１（およびおそらくは受信器１２２−１）によって検出することができ、それにより、半導体ダイ１１０間の空間配列の決定を容易にする。
空間配列を決定することにより、配列技術は不整合を低減またはなくすことを促進し、これは電子配列補正を使用すること、およびＰｘＣの際駆動電圧レベルを適応することを含む。こうして、配列技術は、表面１１２上または近くの少なくとも部分的に重畳するＰｘＣコネクタまたはパッド（図示されていない）間のＰｘＣを促進し得る。一部の実施の形態において、半導体ダイ１１０間（およびより一般的には、システム２００内のコンポーネントの間、またはシステム２００と外部装置との間）の通信は、結合信号のＰｘＣに関わり、これはたとえば：容量結合信号の通信（「電気近接通信」と呼ぶ）、電磁的に結合された信号の通信（「電磁近接通信」と呼ぶ）、光信号の通信（「光近接通信」と呼ぶ）、誘導結合信号の通信、および／または導電結合信号の通信を含む。光近接通信において、半導体ダイ１１０の縦の間隔２１０は、光信号の搬送波波長より小さいまたは同じオーダにあり得る。
さらに、電気信号がＰｘＣを用いて通信する実施の形態において、対応するＰｘＣコネクタまたは電気コンタクトのインピーダンスは、導電性および／または容量性であり得る、すなわち、面内成分および／または位相ずれ成分を含む複合インピーダンスを有する。電気的コンタクト機構（たとえば、はんだ付け、マイクロスプリング、異方性層など）と無関係に、コンタクトに伴うインピーダンスが導電性であるのなら、従来の送信および受信Ｉ／Ｏ回路（図示されていない）がシステム２００の実施の形態において部品に用いることができる。しかし、複雑（およびおそらくは可変の）インピーダンスを有するコンタクトでは、送信および受信Ｉ／Ｏ回路は、２００９年４月１７日に出願され、文献番号ＳＵＮ０９−０２８５である、Robert J. Drost他による「可変複合インピーダンスを有するコネクタの受信回路」と題された、米国特許出願第１２／４２５，８７１号に記載されている実施の形態を含むことができ、その内容は引用によりここに援用される。
空間配列トランスデューサ１１６−１および／または１１６−２において少なくとも１方向１１８で空間変動電荷分布を生成するための技術、および半導体ダイ１１０間の空間配列を決定するための技術を以下に説明する。特に、空間配列は、送信半導体ダイの面または表面（たとえば半導体ダイ１１０−１の表面１１２−１）に沿って伝搬される一連の電気信号の空間周波数を変調し、受信半導体ダイ（たとえば半導体ダイ１１０−２）において、ある距離ｚでもたらされる電界の強度を測定することによって、決定することができる。半導体ダイ１１０が互いに近い（すなわち、ｚが小さい）場合、電界は送信半導体ダイでの電気信号の空間周波数に対する依存性は弱い。これは、検出器またはセンサ（たとえば空間配列センサ１２０−２）での電界は、小さい面積上では電荷によってほとんど影響されるからである。しかし、半導体ダイ１１０が離れている（すなわち、ｚが大きい）場合、電界は駆動電気信号の空間周波数により大きく依存する。したがって、センサでの電界は、送信半導体ダイのより広い面積での電荷によって影響される。駆動電気信号の空間周波数の変調に応じて電界強度または大きさの変化を測定することにより、縦間隔２１０を決定することができる。
空間変動電荷密度（単位長さあたり）で一次元の電荷線を考えると、分布は以下の式
によって与えられ、ここでｑ0は最大電荷密度を表す定数であり、ｘは送信半導体ダイの面のある場所を示し、Ｌは電荷分布の空間波長である。
空間変動電荷線に対応する電界の描画３００を表す図３に示されるように、便宜上電荷分布は、電荷面からある距離ｚだけ外側にある観測点Ｐに対して対称であるとする。誘導された電界のｘ成分はゼロとなる。さらに、ｘでの差分電荷長ｄｘによって誘導されるベクトル電界は以下によって与えられる
μｍあたり１ｎＣの電荷密度ｑ0として、図４は空間変動電荷分布のさまざまな空間波長（Ｌ）について、送信半導体ダイの面からのある距離（ｚ）を関数として、点Ｐでの空間変動電荷線に対応する電界強度のグラフ４００を示す。予期されるように、観測された電界強度は距離ｚに対応して減少する。さらに、電界強度は、電荷分布の波長に応じて変動する。この現象は、点Ｐが面近くにある場合、電界強度は点Ｐに非常に近い電荷によって大きく影響されるので起こる。点Ｐが面から離れるにつれ、横方向にさらに取除かれた面の部分は、電界強度により大きく寄与する。それにより、サンプル点は電荷のより大きい部分を「見る」ことができ、それにより正および負の電荷の波は互いを打消し合う傾向がある。
再度、μｍあたり１ｎＣの電荷密度ｑ0として、図５は、送信半導体ダイの面からのさまざまな距離（ｚ）における電荷分布の空間波長（Ｌ）を関数として、点Ｐでの空間変動電荷線に対応する電界強度のグラフ５００を示す。この一連の曲線は、空間変動電荷分布の空間波長に対する電荷強度の依存性をより明確に示す。
ある特定距離ｚにおいて、電界強度の感度は、電荷分布の空間波長Ｌに応じて変わる。これは距離ｚの測定を容易にする。なぜなら、空間波長の最適な範囲を選択することにより、測定感度を最適化できるからである。図６は、電荷分布のさまざまな空間波長（λ）について送信半導体ダイの面からの距離（ｚ）を関数として、電界強度の感度のグラフ６００を示す。感度を（ｄＥ／ｄｚ）／Ｅとして規定することにより、特定の距離ｚでは、最も高い感度を与える特定の空間波長があるので、ｚの測定は、適切な空間波長範囲を選択することにより、最適化することができる。
ある面での空間変動電荷パターンの周期性に対する電荷強度の依存性を用いて、半導体ダイ１１０間の分離（すなわち、図２の縦間隔２１０）を決定することができる。空間配列トランスデューサ（たとえば、図１の空間配列トランスデューサ１１６−１）は、チップ上の最上金属層上に規定される平行な配線または信号線の構造を含むとする。たとえば、１μｍ中心で間隔（Δｘ）の平行線が１００本あり、これら線の各々の長さは１００μｍであるとする。これは約１００×１００μｍ2の面積を有する構造を提供する。なお、異なる線間距離や他の本数の配線を用いることもできる。これはより大きいまたは小さい全体的寸法を提供することができ、ほぼ正方形、長方形、または任意の形の構造を含み得る。
さらに、各線は時間変動交流電圧で駆動され、各線の電圧は共通の時間周波数を有するが、前の線と一定時間（Δｔ）、たとえば１００ｐｓだけ、遅れるとする。したがって、平行線における最後の線は、第１の線に対して１００×１００ｐｓまたは１００ｎｓだけ遅延し得る。ここでも、線の間に他の遅延を用いることもできる。これらの値は、例示の目的のためにのみ用いられている。
５ＧＨｚの時間周波数（または２００ｐｓの周期Ｔ）を有する電気信号がこの構造に入力されると、隣接する線は位相が１８０度ずれる。その結果、当該線にもたらされる電荷の空間波長（Ｌ）は２μｍ／サイクルとなる。これは図７に示され、高空間周波数で空間変動電荷分布を生成する空間配列トランスデューサ７００（線、たとえば線７１０を有する）のブロック図が表される。この例では、Δｔは１００ｐｓであり、Δｘは１μｍであり、Ｔは２００ｐｓであり、Ｌは２μｍである。
しかし、１ＭＨｚの時間周波数を有する電気信号がこの構造に入ると、すべての線の信号はほぼ同相となる。なぜなら、隣接する線の時間位相差（１０ｎｓ）は１ＭＨｚ入力の周期Ｔ（１μｓ）よりもはるかに小さいからである。これは図８に示され、低い空間周波数で空間変動電荷分布を生成する空間配列トランスデューサ８００のブロック図が表される。本例では、Δｔは１００ｐｓであり、Δｘは１μｍであり、Ｔは１μｓであり、Ｌは０．０１ｍである。１ＭＨｚと５ＧＨｚとの間の周波数では、電荷分布の空間波長（Ｌ）は以下の式によって与えられ
ここでｆは入力電気信号の時間周波数である。
送信半導体ダイの面からある距離だけ離れたところで測定された電界強度は、構造が低周波数入力で駆動される場合は大きく、入力電気信号の周波数が増加するにつれ低下する。本質的には、構造の面から出たセンサはより高い周波数を感知することはできない。なぜなら、構造体の異なる線を区別する機能は、距離とともに劣化するからである。
異なる空間周波数で電界強度を測定するために、多様なセンサを用いることができる。たとえば、所与の１つの空間配列センサ１２０（図２）は上記の駆動構造と類似し得、１００本の線の各々の長さは１００μｍであり、１μｍ中心で間隔をあけて配置される。このような線の各々は、隣の線の信号と形は同じであるが異相の信号を取り得る。半導体ダイ１１０（図２）の任意の固定縦間隔２１０（図２）について、これらのセンサすべてはより高い時間駆動周波数でより小さい信号を検出することができる。なぜなら、駆動構造のこのような信号の空間波長はより短いからである。同様に、これらのセンサはより低い時間駆動周波数でより大きい信号を検出することができる。なぜなら、このような信号の空間波長はより長いからである。
一部の実施の形態において、線からの信号が加えられる。しかし、受信信号の相は線ごとに異なるので、相成分は、加えられる前に除去することができる。当業者なら、このための多くの電子回路を想定することができる。たとえば、受信信号は振幅のみを測定し、その相を測定しないよう、整流することができる。これはダイオードを用いて行なうことができる。しかし、受信信号の残余の交流部分の合計が本質的にゼロとなるのなら、他の非線形エレメントを用いることもできる。こうして、１００個の受信信号を１００個のトランジスタのゲートに入力することができ、これらトランジスタのソースは接地され、１方向駆動される場合に小さな電流しか導通しないようバイアスされる。このようなトランジスタに誘導された電流は、１００本の受信線で得られた交流駆動電圧の非線形関数であり得る。さらに、もたらされる電流は、所望の出力信号を得るために合計することができる。１００個のトランジスタはしきい値電圧および相互コンダクタンスにおいて変わり得るが、多くのトランジスタが含まれるので、これらの変動は互いを部分的に打消し合う可能性が高い。さらに、このような変動は高い時間周波数信号および低い時間周波数信号の両方に同様の影響を有し得る。
当業者なら、５ＧＨｚ信号を半導体ダイ（たとえば集積回路チップ）に挿入することは難しいと認識するであろう。しかし、このような信号を半導体ダイに生成させることはもっと簡単である。したがって、一部の実施の形態において、オンチップ振動子を用いて駆動信号を与える。さらに、カウンタ、または他の適切なコンポーネントは、時間周波数を必要に応じてより低い調波周波数に分けることができる。たとえば、最も高い時間周波数は２、３などに分割することができ、縦間隔２１０（図２）の満足のいく測定を得るために、必要なだけ増分させることができる。
ドライバ（たとえば図１のドライバ１１４−１）は、時間区間の間、このような時間周波数で電気信号の時間シーケンスを与えることができる。これは図９に示され、電気信号の時間シーケンス９００を示すタイミング図が表される。電気信号のシーケンス９００の各電気信号はある持続時間、たとえば持続時間９１０（固定されている、または図９に示されるように、所与のサイクル数に対応）を有し、さらにシーケンス９００の所与の電気信号は、他の電気信号に対応する時間周波数とは異なる時間周波数を有することができる。たとえば、ドライバ１１４−１（図１）は、時間区間の間、時間周波数を順次上げるまたは下げることができる。（しかし、他の実施の形態において、周波数の変化は単調でないかもしれない。）さらに、時間周波数の変化は、連続する周波数増分および／または離散的周波数増分を含み得る。時間周波数（およびそれにより空間周波数）を時間区間の間変えることにより、センサの感度を体系的に変えることができ、これにより縦間隔２１０（図２）を感度しきい値に基づきひとまとめにする、または規定する。
言い換えると、所与の時間周波数を有する信号を送信半導体ダイに与え、対応する電流または電圧は受信半導体ダイで測定することができる。こうして、時間周波数が一定の振幅で変化させられると、受信信号の変化が測定される。特に、駆動時間周波数を小さくすると、センサは近くの駆動線の変化している電圧をよりうまく検出することができる。なぜなら、これらの線の信号の相はより類似しているからである。ある点になると、駆動時間周波数を減少させても出力信号はそれ以上増加しない。この時間周波数で誘導された信号の空間波長が、縦間隔２１０の測定値である（図２）。
例示的実施の形態において、各々の時間周波数は、次に移る前に、１００μｓだけ空間配列トランスデューサを駆動し得る。たとえば、このような時間駆動周波数が２０あるとする。当該センサにおいて、この駆動パターンは、２０００μｓごとに繰り返されるパターンで、非常にゆっくりと変動する出力電圧を与え得る。出力パターンは２０ボルトの増分を示し、各々が１００μｓ続く。出力電圧でどの増分が十分に分離され、またほぼ同じであるかを検出することにより、縦間隔２１０（図２）は、出力電圧があまり変わらないシーケンスでの場所として特定することができる。
前の説明では、一連の相間する時間変動信号から空間変動電荷パターンを生成するための技術が記載された。この空間変動電荷を用いて、ある観測点と電荷の面との間の距離を測定した。しかし、この空間変動電荷パターンの基本的現象を他の目的のため、たとえば２つの半導体ダイ間の面内配列を測定するために用いることができる。たとえば、この技術をバーニア構造と合わせて使用（それにより、バーニア構造を構成可能とする）して、面内不整合を測定することができる。これは図１０に示され、バーニア構造１０００のブロック図が示される。特に、一連の交流信号を、送信半導体ダイの固定ピッチｐｔで配置される一連の長い送信パッド１０１０に与えることができる。受信半導体ダイも類似した一連のパッド１０１２を有するが、これらのパッドは送信パッド１０１０と少し異なるピッチｐｒで配置される。受信および送信バーのピッチが同じであるのなら、受信半導体ダイは同じ送信交流パターンを観測することになる。しかし、ピッチの違いにより、交流パターンに区切りがもたらされ、この区切り点の場所が、１方向における２つの半導体ダイ間の面内不整合を示す。直交して配置される類似したパッドの組は、別の方向での面内不整合を定めることができる。分解能は、バーピッチの差（Δｐ＝ｐｒ−ｐｔ）の２倍となり得る。さらに、バーはリソグラフィで規定することができるので、この差はサブミクロの精度で制御することができる。
一部の実施の形態において、配列技術は入力信号の時間周波数を変えることにより、異なる空間周波数でバーニア構造を構成するために、空間変動電荷分布の面を用いて実施される。このアプローチにより、縦間隔２１０（図２）および面内不整合の両方を測定するのに１つの構造で済む。
当該方法の実施の形態を以下に説明する。図１１は、ある半導体ダイと別の半導体ダイとの間の空間配列を決定するための方法１１００を示すフロー図である。当該方法において、ドライバは、半導体ダイの表面に近接する空間配列トランスデューサの少なくとも１方向において空間変動電荷分布を生成する（動作１１１０）。次に、別の半導体ダイの表面に近接する空間配列センサは、空間変動電荷分布に対応する電界（または対応する電位）を検出する（動作１１１２）。このような態様で、ある半導体ダイと別の半導体ダイとの空間配列を決定することができる。
方法１１００の一部の実施の形態では、より多くの、またはより少ない動作があり得る。さらに、動作の順序を変えることができ、および／または２つ以上の動作を１つの動作に合わせることができる。
システム２００は以下のような装置またはシステムを含み得る：ＶＬＳＩ回路、スイッチ、ハブ、ブリッジ、ルータ、通信システム、記憶域ネットワーク、データセンター、ネットワーク（たとえばローカルエリアネットワーク）および／またはコンピュータシステム（たとえばマルチコアプロセッサコンピュータシステム）。さらに、コンピュータシステムは、：サーバ（たとえばマルチソケット、マルチラックサーバ）、ラップトップコンピュータ、通信装置もしくはシステム、パーソナルコンピュータ、ワークステーション、メインフレームコンピュータ、ブレード、エンタープライズコンピュータ、データセンター、携帯演算装置、スーパーコンピュータ、ネットワークアタッチドストレージ（ＮＡＳ）システム、ストレージエリアネットワーク（ＳＡＮ）システム、および／または他の電子演算装置を含むことができるが、これらに限定されない。所与のコンピュータシステムは１箇所に、または複数の地理的に分散した場所に配分され得る。
半導体ダイ１１０−１（図１）、システム２００（図２）、空間配列トランスデューサ７００（図７）、空間配列トランスデューサ８００（図８）およびバーニア構造１０００（図１０）はさらにより少ない、またはさらに他のコンポーネントを含み得る。たとえば、空間配列トランスデューサ７００（図７）の配線（たとえば線７１０）は、２つの交差する方向の２つのグループに規定することができ、これらの配線は、空間変動電荷分布を２つの方向（たとえば図１の方向１１８に反対の方向）で生成するために、共通の時間周波数で、しかし異なる相で、駆動することができる。
さらに、これらの装置およびシステムは、いくつかの別個の項目を有するものとして示されているが、これらの実施の形態はここに記載されている実施の形態の構造的概略よりも、存在する多様な特徴の機能的な記載が意図されている。したがって、これらの実施の形態では、２つ以上のコンポーネントを１つのコンポーネントに合成することができ、１つ以上のコンポーネントの場所を変えることもできる。さらに、前の実施の形態の機能は当該技術分野において周知であるように、ハードウェアでより多く実施され、ソフトウェアでより少なく実施される、またはハードウェアでより少なく実施され、かつソフトウェアでより多く実施されることができる。
前の実施の形態は半導体ダイ（たとえばシリコン）をチップパッケージで用いるが、他の実施の形態では、半導体とは異なる材料を、これら１つ以上のチップの基板材料として用いることができる。しかし、シリコンが用いられる実施の形態では、半導体ダイは基準のシリコン処理を用いて製造することができる。これら半導体ダイは、論理および／または記憶機能を支持するシリコン領域を提供する。
さらに、前の実施の形態はシステム２００（図２）の特定の構成を示すが、コンポーネントの機械的配列を実施するのにいくつかの技術および構成を用いてことができる。たとえば、半導体ダイ１１０（図２）は、ボールエンドピット配列技術（より一般的に、ポジティブフィーチャインネガティブフィーチャ配列技術）を用いて、互いに対して位置付けることができる。特に、ボールをエッジピットに位置付けて、システム２００の半導体ダイ１１０を機械的に結合および相対的に配列することができる（図２）。他の実施の形態において、たとえば半球型のバンプのような、多様な積極的フィーチャを用いることができる。こうして、一般的に、システム２００（図２）のコンポーネントに、機械的なロッキングのポジティブおよびネガティブな表面フィーチャの組合せを用いて、システム２００（図２）を配列および／または組立てることができる。
何らかの作業の直しを可能にするパッケージ技術は、より低い半導体ダイ歩留りの問題またはパッケージ化および組立の前に広範囲にテストをするための費用が高い問題に直面する場合、より費用効果が高い。したがって、半導体ダイ１１０（図２）間の機械的、光学的、および／または電気的結合を組合せ直すことができる実施の形態において、システム２００（図２）の歩留りは、作業の直し（たとえば、組立、テスト、またはバーンインの際に特定された不良チップの交換）によって、上げることができる。これについて、機械的、光学的、および／または電気的結合を組合せ直すこととは、作業の直しまたは加熱（たとえばはんだを用いる）を必要とすることなく、繰り返し（すなわち、２回以上）確立および切断できるものであると理解される。一部の実施の形態において、機械的、光学的、および／または電気的結合を組合せ直すことは、互いに対して結合するよう設計された雄型および雌型コンポーネント（たとえば、互いに嵌合するコンポーネント）を含む。
上記は当業者が本開示を実施および使用するためのものであり、特定の用途およびその要件の内容に照らして提供されている。さらに、本開示の実施の形態の説明は例示および説明のためにのみ提供されている。これらは余すところのないものではなく、本開示を示されている形に制限するものではない。したがって、多くの変更および変形は当業者にとって明らかであり、ここに規定される包括的原理は、本開示の精神および範囲から逸脱することなく他の実施の形態および用途に適用することができる。さらに、前の実施の形態の説明は、本開示を制限するものではない。こうして、本開示は示されている実施の形態に制限するものではなく、ここに開示されている原理および特徴に一致した最も広い範囲に適用されるものである。

Claims (20)

  1. 半導体ダイであって、
    ドライバと、
    前記ドライバに電気的に結合される空間配列トランスデューサとを備え、前記空間配列トランスデューサは前記半導体ダイの表面に近接し、前記ドライバは前記空間配列トランスデューサにおいて少なくとも１方向に空間変動電界分布を生成するよう構成され、それにより前記半導体ダイの表面と別の半導体ダイの表面との間の縦の間隔の決定を容易にする、半導体ダイ。
  2. 前記ドライバは、前記空間配列トランスデューサにおいて、２つの方向に空間変動電荷分布を生成するよう構成されている、請求項１に記載の半導体ダイ。
  3. 前記空間配列トランスデューサは信号線アレイを含み、
    前記ドライバは信号線アレイに対して共通の時間周波数および異なる位相を有する電気信号を出力するよう構成されており、それにより空間変動電荷分布を生成する、請求項１に記載の半導体ダイ。
  4. 前記半導体ダイはさらに、別の半導体ダイの表面近くにある別の空間配列トランスデューサによって生成された別の空間変動電荷分布に対応する電界を検出するよう構成されている空間配列センサを含み、それにより前記半導体ダイと前記別の半導体ダイとの間の縦の間隔の決定を容易にする、請求項１に記載の半導体ダイ。
  5. 前記空間配列センサは信号線アレイを含む、請求項４に記載の半導体ダイ。
  6. 前記ドライバは時間区間の間、電気信号の時間シーケンスを提供するよう構成され、
    前記シーケンスの各電気信号は持続時間を有し、
    前記シーケンスの所与の電気信号は、他の電気信号に対応する時間周波数と異なる時間周波数を有する、請求項１に記載の半導体ダイ。
  7. 前記ドライバは、前記時間区間の間、前記時間周波数を順次増加させるよう構成されている、請求項６に記載の半導体ダイ。
  8. 前記ドライバは離散周波数増分を用いて、前記時間区間の間、前記時間周波数を順次増加させるよう構成されている、請求項７に記載の半導体ダイ。
  9. システムであって、
    第１の半導体ダイを備え、前記第１の半導体ダイは：
    ドライバと、
    前記ドライバに電気的に結合される空間配列トランスデューサとを含み、前記空間配列トランスデューサは前記第１の半導体ダイの表面に近接し、前記ドライバは前記空間配列トランスデューサにおいて、少なくとも１方向に空間変動電荷分布を生成するよう構成され、さらに
    第２の半導体ダイを備え、前記第２の半導体ダイは前記第２の半導体ダイの表面に近接する空間配列センサを含み、前記空間配列センサは空間変動電荷分布に対応する電界を検出するよう構成され、それにより前記第１の半導体ダイの表面と前記第２の半導体ダイの表面との間の縦の間隔の決定を容易にする、システム。
  10. 前記ドライバは、前記空間配列トランスデューサにおいて、２方向に空間変動電荷分布を生成するよう構成されている、請求項９に記載のシステム。
  11. 前記空間配列トランスデューサは信号線アレイを含み、さらに
    前記ドライバは信号線アレイに対して共通の時間周波数および異なる位相を有する電気信号を出力するよう構成され、それにより空間変動電荷分布を生成する、請求項９に記載のシステム。
  12. 前記空間配列センサは信号線アレイを含む、請求項９に記載のシステム。
  13. 前記ドライバは時間区間の間、電気信号の時間シーケンスを与えるよう構成され、
    前記シーケンスの各電気信号は持続時間を有し、さらに
    前記シーケンスの所与の電気信号は、他の電気信号に対応する時間周波数と異なる時間周波数を有する、請求項９に記載のシステム。
  14. 前記ドライバは前記時間区間の間、前記時間周波数を順次増加させるように構成されている、請求項１３に記載のシステム。
  15. 前記ドライバは、離散周波数増分を用いて、前記時間区間の間、前記時間周波数を順次増加させるよう構成されている、請求項１４に記載のシステム。
  16. 第１の半導体ダイの表面と第２の半導体ダイの表面との間の縦の間隔を決定するための方法であって、前記方法は：
    前記第１の半導体ダイの表面に近接する空間配列トランスデューサにおいて少なくとも１つの方向に空間変動電荷分布を生成すること、および
    第２の半導体ダイの表面に近接する空間配列センサを用いて、前記空間変動電荷分布に対応する電界を検出することを備え、それにより前記第１の半導体ダイの表面と前記第２の半導体ダイの表面との間の縦の間隔の決定を容易にする、方法。
  17. 前記空間変動電荷分布は前記空間配列トランスデューサにおいて２方向に生成される、請求項１６に記載の方法。
  18. 前記空間配列トランスデューサは信号線アレイを含み、さらに
    前記空間変動電荷分布を生成することは、前記信号線アレイに対して共通の時間周波数および異なる相を有する電気信号を出力することを含む、請求項１６に記載の方法。
  19. 前記空間配列トランスデューサは信号線アレイを含み、さらに
    前記空間変動電荷分布を生成することは、時間区間の間、電気信号の時間シーケンスを提供することを含み、
    前記シーケンスの各電気信号は持続時間を有し、さらに
    前記シーケンスの所与の電気信号は、他の電気信号に対応する時間周波数と異なる時間周波数を有する、請求項１６に記載の方法。
  20. 前記時間周波数は前記時間区間の間、連続的に増加させられる、請求項１９に記載の方法。
JP2014534638A 2011-10-05 2012-10-02 空間変動電荷分布を用いた半導体ダイの間隔の決定 Active JP6218735B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/253,893 2011-10-05
US13/253,893 US9076663B2 (en) 2011-10-05 2011-10-05 Determining spacing using a spatially varying charge distribution
PCT/US2012/058487 WO2013052502A1 (en) 2011-10-05 2012-10-02 Determining spacing of semiconductor dies using a spatially varying charge distribution

Publications (3)

Publication Number Publication Date
JP2014530365A true JP2014530365A (ja) 2014-11-17
JP2014530365A5 JP2014530365A5 (ja) 2015-10-15
JP6218735B2 JP6218735B2 (ja) 2017-10-25

Family

ID=47143279

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014534638A Active JP6218735B2 (ja) 2011-10-05 2012-10-02 空間変動電荷分布を用いた半導体ダイの間隔の決定

Country Status (6)

Country Link
US (1) US9076663B2 (ja)
EP (1) EP2764539B1 (ja)
JP (1) JP6218735B2 (ja)
CN (1) CN103918075B (ja)
TW (1) TWI562300B (ja)
WO (1) WO2013052502A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9076663B2 (en) * 2011-10-05 2015-07-07 Oracle International Corporation Determining spacing using a spatially varying charge distribution
US8918752B2 (en) * 2011-12-14 2014-12-23 Oracle International Corporation Determining alignment using a spatially varying charge distribution

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03203879A (ja) * 1989-12-29 1991-09-05 Hitachi Ltd 記録方法及び記録装置
JPH0666860A (ja) * 1992-08-24 1994-03-11 Murata Mfg Co Ltd 静電センサの感度調整方法および装置
US20080061801A1 (en) * 2006-08-23 2008-03-13 Alex Chow Measuring chip-to-chip capacitance differentials by demodulating signals over a capacitance bridge
US20080136424A1 (en) * 2006-12-06 2008-06-12 Alex Chow Determining chip separation by comparing coupling capacitances

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4200076A1 (de) * 1992-01-03 1993-08-05 Siemens Ag Passiver oberflaechenwellen-sensor, der drahtlos abfragbar ist
US6728113B1 (en) * 1993-06-24 2004-04-27 Polychip, Inc. Method and apparatus for non-conductively interconnecting integrated circuits
US6812046B2 (en) * 2002-07-29 2004-11-02 Sun Microsystems Inc. Method and apparatus for electronically aligning capacitively coupled chip pads
US6710436B1 (en) * 2002-12-12 2004-03-23 Sun Microsystems, Inc. Method and apparatus for electrostatically aligning integrated circuits
US7786427B2 (en) * 2008-05-06 2010-08-31 Oracle America, Inc. Proximity optical memory module having an electrical-to-optical and optical-to-electrical converter
US9182782B2 (en) * 2011-09-22 2015-11-10 Oracle International Corporation Synchronizing timing of communication between integrated circuits
US9076663B2 (en) * 2011-10-05 2015-07-07 Oracle International Corporation Determining spacing using a spatially varying charge distribution
US8918752B2 (en) * 2011-12-14 2014-12-23 Oracle International Corporation Determining alignment using a spatially varying charge distribution

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03203879A (ja) * 1989-12-29 1991-09-05 Hitachi Ltd 記録方法及び記録装置
JPH0666860A (ja) * 1992-08-24 1994-03-11 Murata Mfg Co Ltd 静電センサの感度調整方法および装置
US20080061801A1 (en) * 2006-08-23 2008-03-13 Alex Chow Measuring chip-to-chip capacitance differentials by demodulating signals over a capacitance bridge
US20080136424A1 (en) * 2006-12-06 2008-06-12 Alex Chow Determining chip separation by comparing coupling capacitances

Also Published As

Publication number Publication date
EP2764539B1 (en) 2018-02-28
TWI562300B (en) 2016-12-11
WO2013052502A1 (en) 2013-04-11
EP2764539A1 (en) 2014-08-13
TW201334134A (zh) 2013-08-16
US20130088212A1 (en) 2013-04-11
JP6218735B2 (ja) 2017-10-25
US9076663B2 (en) 2015-07-07
CN103918075B (zh) 2017-02-15
CN103918075A (zh) 2014-07-09

Similar Documents

Publication Publication Date Title
Lee et al. Modeling and analysis of multichip module power supply planes
Kosen et al. Building blocks of a flip-chip integrated superconducting quantum processor
CN102456668B (zh) 用于三维集成电路(3dic)的穿透硅通孔(tsv)的测试结构
CN107924490B (zh) 量子信息处理系统
TWI583961B (zh) 具回授測試功能之探針模組(一)
KR20180030792A (ko) 클럭 분배 시스템
Deutsch et al. Frequency-dependent crosstalk simulation for on-chip interconnections
JP6218735B2 (ja) 空間変動電荷分布を用いた半導体ダイの間隔の決定
US9222961B1 (en) Vertical probe card and method for manufacturing the same
US7871833B2 (en) Determining chip separation by comparing coupling capacitances
US5942766A (en) Article and method for in-process testing of RF products
Bathey et al. Noise computation in single chip packages
US8918752B2 (en) Determining alignment using a spatially varying charge distribution
JP7089632B2 (ja) 移動するプロセスキットの浸食測定及び位置較正のための方法及び装置
US11500412B2 (en) Techniques for clock signal transmission in integrated circuits and interposers
CN105785299A (zh) 片上测量系统的共面波导反射幅度标准器及其设计方法
JP5739705B2 (ja) 半導体モジュール、電子機器及び状態判定方法
TWI678712B (zh) 電路板結構以及其傳輸導線結構
Vendrame et al. Crosstalk-based capacitance measurements: Theory and applications
JP5055644B2 (ja) 実装評価構造及び実装評価方法
US20240119208A1 (en) Decoupling capacitor parameter determination for a power distribution network
CN110024221A (zh) 通过串行互连将相干信号分配至大电气距离
US10734999B1 (en) Measurement circuits for logic paths
US20170023616A1 (en) Interdigitized polysymmetric fanouts, and associated systems and methods
Goryachev Effect of Discontinuities on ULSI On-Chip Interconnection Characteristics

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150826

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150826

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160809

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20161108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170523

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170810

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170829

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170926

R150 Certificate of patent or registration of utility model

Ref document number: 6218735

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250