TW201334134A - 使用空間變化電荷分佈判斷間距 - Google Patents

使用空間變化電荷分佈判斷間距 Download PDF

Info

Publication number
TW201334134A
TW201334134A TW101136513A TW101136513A TW201334134A TW 201334134 A TW201334134 A TW 201334134A TW 101136513 A TW101136513 A TW 101136513A TW 101136513 A TW101136513 A TW 101136513A TW 201334134 A TW201334134 A TW 201334134A
Authority
TW
Taiwan
Prior art keywords
semiconductor die
driver
charge distribution
spatially varying
spatial alignment
Prior art date
Application number
TW101136513A
Other languages
English (en)
Other versions
TWI562300B (en
Inventor
Ivan E Sutherland
Original Assignee
Oracle Int Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oracle Int Corp filed Critical Oracle Int Corp
Publication of TW201334134A publication Critical patent/TW201334134A/zh
Application granted granted Critical
Publication of TWI562300B publication Critical patent/TWI562300B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B7/00—Measuring arrangements characterised by the use of electric or magnetic techniques
    • G01B7/02—Measuring arrangements characterised by the use of electric or magnetic techniques for measuring length, width or thickness
    • G01B7/023—Measuring arrangements characterised by the use of electric or magnetic techniques for measuring length, width or thickness for measuring distance between sensor and object
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B7/00—Measuring arrangements characterised by the use of electric or magnetic techniques
    • G01B7/14—Measuring arrangements characterised by the use of electric or magnetic techniques for measuring distance or clearance between spaced objects or spaced apertures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B7/00—Measuring arrangements characterised by the use of electric or magnetic techniques
    • G01B7/30—Measuring arrangements characterised by the use of electric or magnetic techniques for measuring angles or tapers; for testing the alignment of axes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H01L2225/06531—Non-galvanic coupling, e.g. capacitive coupling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Transducers For Ultrasonic Waves (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)

Abstract

本發明描述一種半導體晶粒。此半導體晶粒包括驅動器，及電性耦合至該驅動器並緊鄰該半導體晶粒之表面的空間對準轉換器。該驅動器在該空間對準轉換器中的至少一方向上建立空間變化電荷分佈，從而有利於判斷該半導體晶粒之表面與另一半導體晶粒之表面之間的垂直間距。特別係緊鄰該另一半導體晶粒之該表面的空間對準感測器可能偵測與該空間變化電荷分佈關聯的電場(或關聯的靜電電位)。該經偵測的電場可能容許判斷該等半導體晶粒的該等表面之間的該垂直間距。

Description

使用空間變化電荷分佈判斷間距
本揭示發明通常相關於半導體晶粒的設計。更具體地說，本揭示發明相關於包括具有有助於判斷該半導體晶粒及另一半導體晶粒之間的空間變化電荷分佈之空間對準轉換器的半導體晶粒。
鄰近通訊(PxC)係容許二面對面晶片不使用佈線通訊的輸入/輸出(I/O)技術。雖然其承諾高許多的I/O密度及較低功率，典型地必須將使用PxC通訊的晶片良好地對準成使得訊號在傳輸及接收焊墊之間良好地耦合。若錯位發生，例如，在最初組裝或系統操作期間，可導致頻道串音及潛在位元錯誤。
取決於晶片分隔，已提議校正實體錯位的各種技術，包括電子對準校正及藉由採用驅動電壓等級。然而，此等技術常包含使用晶片上位置感測器量測實體錯位。
然而，使用晶片上位置感測器判斷晶片分隔常包含精確量測。例如，藉由量測耦合電容判斷晶片分隔典型地包含在奈安培範圍中精確地量測非常小的電流。此等電流可與危及量測精確度的電晶體漏電流比較。此外，當臨界尺寸縮小至90nm及以下時，預期此問題逐漸變得更糟，其中漏電流可支配小訊號電流，其可能使擷取電流訊號不可行。此外，漏電流隨溫度改變，使其在校正處理期間難以 移除。
原則上，藉由量測電壓判斷晶片分隔可能較不易由於漏電流而錯誤。然而，已證明要確定此係極端困難的。例如，雖然理論上可能從一晶片耦合至另一晶片之訊號的電壓振幅推論晶片至晶片耦合電容，且因此推論晶片至晶片分隔，實際上因為接收晶片上之寄生電容的不確定性，此簡單量測係困難的。特別係在接收晶片上量測的電壓幅振係Vr=[Cc/(Cc+Cr)]．Vt，其中Vr及Vt分別係接收及傳輸訊號振幅、Cc係晶片至晶片耦合電容、且Cr係在接收節點的寄生電容負載。
因此，所需要的係有助於判斷晶片對準而沒有上述問題的半導體晶粒。
本揭示發明的一實施例提供一種半導體晶粒。此半導體晶粒包括驅動器，及電性耦合至該驅動器並緊鄰該半導體晶粒之表面的空間對準轉換器。該驅動器在該空間對準轉換器中的至少一方向上建立空間變化電荷分佈，從而有利於判斷該半導體晶粒之表面與另一半導體晶粒之表面之間的垂直間距。
須注意該空間對準轉換器可能包括訊號線陣列，且該驅動器可能將具有共同時間頻率及不同相位的電訊號提供至該訊號線陣列，從而建立該空間變化電荷分佈。在部分實施例中，該驅動器在該空間對準轉換器中的二方向上建 立該空間變化電荷分佈。
在部分實施例中，該半導體晶粒包括與該表面緊鄰的空間對準感測器，該空間對準感測器組態成偵測與另一空間變化電荷分佈關聯之電場，該另一空間變化電荷分佈係由緊鄰該另一半導體晶粒之該表面的另一空間對準轉換器建立，從而有利於判斷該垂直間距。再者，該空間對準感測器可能包括訊號線陣列。
在部分實施例中，該驅動器在時間區間期間提供電訊號的時間序列。須注意該序列中的每個電訊號具有持續期間；且該序列中的給定電訊號具有與該等其他電訊號關聯之該等時間頻率不同的時間頻率。例如，該驅動器可能在該時間區間期間依序地增加該時間頻率。再者，時間頻率的改變可能包括連續頻率增量及/或離散頻率增量。
另一實施例提供包括該半導體晶粒及該另一半導體晶粒的系統。此外，該另一半導體晶粒可能包括緊鄰該其他半導體晶粒之表面的空間對準感測器。該空間對準感測器可能偵測與該空間變化電荷分佈關聯的電場(或關聯電位)，從而有利於判斷該半導體晶粒之該表面與該另一半導體晶粒之該表面之間的該垂直間距。
另一實施例提供用於判斷該半導體晶粒之該表面與該另一半導體晶粒之該表面之間的該垂直間距的方法。在此方法期間，驅動器在緊鄰該半導體晶粒之該表面的空間對準轉換器中的至少一方向上建立該空間變化電荷分佈。然後，緊鄰該另一半導體晶粒之該表面的空間對準感測器偵 測與該空間變化電荷分佈關聯的電場(或關聯電位)。以此方式，可判斷該半導體晶粒之該表面與該另一半導體晶粒之該表面之間的該垂直間距。
描述半導體晶粒、包括該半導體晶粒及另一半導體晶粒的系統、及判斷該等二半導體晶粒之間的空間對準之方法的實施例。此半導體晶粒包括驅動器，及電性耦合至該驅動器並緊鄰該半導體晶粒之表面的空間對準轉換器。該驅動器在該空間對準轉換器中的至少一方向上建立空間變化電荷分佈，從而有利於判斷該半導體晶粒與該另一半導體晶粒之間的空間對準。特別係緊鄰該另一半導體晶粒之該表面的空間對準感測器可能偵測與該空間變化電荷分佈關聯的電場(或關聯的靜電電位)。此經偵測電場可能容許判斷該等半導體晶粒的表面之間的垂直間距及/或該等半導體晶粒的角對準。
藉由協助低成本及精確地判斷半導體晶粒的對準，此對準技術可能致能晶片上判斷，且若有需要，致能錯位的補救或消除。因此，該對準技術可能有助於使用鄰近通訊(PxC)的高輸入/輸出(I/O)密度、高帶寬、低延遲、及低功率通訊。
現在描述半導體晶粒及包括該半導體晶粒之系統的實施例。圖1呈現描繪半導體晶粒110-1(諸如，矽)之側視圖的方塊圖。此半導體晶粒包括驅動器114-1及空間對 準轉換器116-1，其電耦合至驅動器114-1並緊鄰半導體晶粒110-1的表面112-1。驅動器114-1可能在空間對準轉換器116-1中的至少一方向118上建立空間變化電荷分佈，從而有利於判斷半導體晶粒110-1與另一半導體晶粒(諸如，圖2中的半導體晶粒110-2)之間的空間對準。
特別係該空間對準可能藉由偵測與空間變化電荷分佈關聯的電場(或關聯電位)而判斷。此顯示於圖2中，其呈現描繪包括半導體晶粒110-1及半導體晶粒110-2的系統200之側視圖的方塊圖。須注意半導體晶粒110-2包括緊鄰於半導體晶粒110-2之表面112-2的空間對準感測器120-2(諸如，訊號線陣列)。此空間對準感測器(及可能的接收器122-2)可能偵測與空間變化電荷分佈關聯的電場(或關聯電位)，從而有利於判斷半導體晶粒110之間的空間對準。例如，因為電場係空間變化電荷分佈之空間頻率及半導體晶粒110的表面112之間的垂直間距210的函數，空間對準轉換器116-1及空間對準感測器120-2可能有利於判斷垂直間距210。空間對準轉換器116-1及空間對準感測器120-2可能替代地或額外地有利於判斷半導體晶粒110的角對準。如參考圖10更於下文描述的，在部分實施例中，空間對準轉換器116-1及空間對準感測器120-2可能界定游標尺結構(諸如，游標尺結構1000)，且角對準可能在半導體晶粒110-1之表面112-1的平面中。
相似地，在部分實施例中，半導體晶粒110-2包括驅 動器114-2及空間對準轉換器116-2，其電耦合至驅動器114-2並緊鄰半導體晶粒110-2的表面112-2。驅動器114-2可能在空間對準轉換器116-2中的至少一方向118上建立另一空間變化電荷分佈。所產生的電場(或關聯電位)可能由緊鄰半導體晶粒110-1之表面112-1的空間對準感測器120-1(及可能地接收器122-1)偵測，從而有利於判斷半導體晶粒110之間的空間對準。
藉由判斷空間對準，包括在PxC期間使用電子對準校正及藉由採用驅動電壓等級的該對準技術可能有助於減少或消除錯位。因此，該對準技術可能有助於在表面112上或與彼等緊鄰之至少部分重疊的PxC連接器或焊墊(未圖示)之間的PxC。在部分實施例中，半導體晶粒110之間(且更常見的，在系統200中的組件之間，或在系統200及外部裝置之間)的通訊可能包含耦合訊號的PxC，諸如：電容耦合訊號的通訊(其稱為「電鄰近通訊」)、電磁耦合訊號的通訊(其稱為「電磁鄰近通訊」)、光學訊號的通訊(其稱為「光學鄰近通訊」)、電感耦合訊號的通訊、及/或導電耦合訊號的通訊。須注意在光學鄰近通訊期間，半導體晶粒110之間的垂直間距210可能少於光學訊號的載波波長或具有相同等級。
此外，在使用PxC通訊之電訊號的實施例中，關聯PxC連接器或電接點的阻抗可能係導電性及/或電容性的，亦即，可能具有包括同相分量及/或異相分量的複變阻抗。與電接點機制(諸如，焊劑、微彈簧、各向異性層 等)無關，若與該等接點關聯的阻抗係導電性的，可能將習知傳輸及接收I/O電路(未圖示)使用在系統200之實施例中的組件中。然而，針對具有複變(且可能可變)阻抗的接點，該傳輸及接收I/O電路可能包括描述在於2009年4月17日由Robert J.Drost等提出申請之代理人案號第SUN09-0285號的U.S.專利申請案案號第12/425,871號，發明名稱為「用於具有可變複變阻抗之接點的接收電路」的一或多個實施例，該專利之教示全文以提及之方式併入本文中。
現在另外描述用於在空間對準轉換器116-1及/或116-2中的至少一方向118上建立空間變化電荷分佈(等)，並判斷半導體晶粒110之間的空間對準的技術。特別係該空間對準可能係藉由調變沿著傳輸半導體晶粒的平面或表面(諸如，半導體晶粒110-1的表面112-1)傳播之一組電訊號的空間頻率，然後量測在接收半導體晶粒(諸如，半導體晶粒110-2)的距離z產生之電場的強度而判斷。當半導體晶粒110靠近在一起時(亦即，當z甚小時)，電場僅具有在傳輸半導體晶粒上的電訊號之空間頻率上的弱阻抗。此係因為在偵測器或感測器(諸如，空間對準感測器120-2)的電場最受小區域上的電荷影響。然而，當半導體晶粒110相距甚遠時(亦即，當z甚大時)，電場具有在驅動電訊號之空間頻率上的較強阻抗。因此，在感測器的電場受在傳輸半導體晶粒之較大區域上的電荷影響。藉由量測回應於驅動電訊號之空間頻率中的 調變而在電場強度或振幅中的改變，可判斷垂直間距210。
考慮具有空間變化電荷密度(每單位長度)之電荷的一維線，其分佈給定為 其中q0係代表最大電荷密度的常數、x代表在傳輸半導體晶粒之平面上的位置、且L係電荷分佈的空間波長。將由此平面中在距離r的電荷之差分區(dq)所感應的差分向量電場()給定為 其中ε係媒體的介電係數。
如圖3所示，其呈現與電荷之空間變化線關聯的電場的圖式300，為了簡化，假設電荷分佈在位於電荷平面外側之距離z的觀察點P對稱。然後該感應電場的x-成份為零。此外，然後將由在x之長度dx的差分電荷所感應的向量電場給定為 或
總向量電場可藉由在電荷跨越的x的整體範圍上積分而發現。針對一組離散點電荷，在點P觀察到的向量電場給定為 其中qt係在各點的電荷。
假設電荷密度q0為每μm有1nC，圖4呈現與在點P之電荷的空間變化線關聯之電場強度的圖400，該電場強度針對空間變化電荷分佈的各種空間波長(L)之與傳輸半導體晶粒之平面的距離(z)的函數。如同預期，觀察到的電場強度隨距離z減少。再者，電場強度也隨電荷分佈的波長改變。此現象因為當點P接近該平面時，電場強度主要受緊鄰點P的該電荷影響而發生。當點P自該平面移開時，該平面之另外橫向移除的部分對電場強度產生更強的組成。實察上，該樣本點可「看見」該電荷的更大區，且因此正及負電荷的波傾向於彼此對消。
再度假設電荷密度q0為每μm有1nC，圖5呈現與在點P之電荷的空間變化線關聯之電場強度的圖500，該電場強度係在傳輸半導體晶粒之平面的各種距離(z)之電荷分佈的空間波長(L)之函數。此曲線組更清楚地描繪電場強度對空間變化電荷分佈之空間波長的相依性。
在特定距離z，電場強度的靈敏度隨電荷分佈的空間波長L變化。當可能藉由選擇空間波長的最佳範圍將量測靈敏度最佳化時，此可能有助於量測距離z。圖6呈現電場強度之靈敏度的圖600，該電場強度係針對電荷分佈的各種空間波長(λ)之與傳輸半導體晶粒之平面的距離(z)的函數。須注意，藉由將在特定距離z的靈敏度界定為(dE/dz)/E，在z處存在提供最高靈敏度的特定空間 波長，所以可藉由選擇空間波長的適當範圍將z的量測最佳化。
可將電場強度對平面中之電荷的空間變化型樣之週期性的相依性用於判斷半導體晶粒110之間的分隔(亦即，圖2中的垂直間距210)。設想空間對準轉換器(諸如，圖1中的空間對準轉換器116-1)包括具有界定在晶片上之頂金屬層上的平行佈線或訊號線的結構。例如，可能有中心間距為1μm(△x)的100條平行佈線，且該等佚線各者可能係100μm長。此提供具有約100×100μm2之面積的結構。須注意可能使用其他佈線間距離或不同數量的佈線。此可能提供更大或更小的整體尺寸，包括大致正方形、矩形、或甚至任意形狀的結構。
再者，設想各佈線係以時間變化交流電壓驅動，使得各佈線上的電壓具有共同時間頻率但以固定時間(△t)，諸如，100ps，落在其之前佈線的電壓之後。因此，該等平行佈線中的最後佈線可能以100×100ps或10ns落後第一佈線。再一次，也可能在佈線間使用其他延遲。此等值僅用於說明的目的。
若將具有5GHz(或200ps的週期T)之時間頻率的電訊號驅動入此結構中，相鄰佈線將以180°異相。因此，在佈線上產生之電荷的空間波長(L)將係2μm/週期。此顯示在圖7中，其呈現用於產生高空間頻率的空間變化電荷分佈之空間對準轉換器700(具有佈線，諸如，佈線710)的方塊圖。在此範例中，△t等於100ps、△x等於 1μm、T等於200ps、且L等於2μm。
然而，若將具有1MHz之時間頻率的電訊號驅動入此結構中，在所有佈線上的訊號將在相位上接近，因為相鄰佈線之間的時間相位差(10ns)遠小於1MHz輸入的週期T(1μs)。此顯示在圖8中，其呈現用於產生低空間頻率的空間變化電荷分佈之空間對準轉換器800的方塊圖。在此範例中，△t等於100ps、△x等於1μm、T等於1μs、且L等於0.01m。針對1MHz及5GHz之間的頻率，將電荷分佈的空間波長(L)給定如下 其中f係輸入電訊號的時間頻率。
須注意若該結構以低頻輸入驅動，遠離傳輸半導體晶粒之平面量測的電場強度將甚大，且當輸入電訊號的頻率增加時將下降。基本上，在該結構之平面外的感測器不能感測較高頻率，因為其區分該結構中之分隔佈線的能力隨距離模糊。
可能使用各式各樣的感測器量測不同空間頻率的電場強度。例如，空間對準感測器120(圖2)之給定一者可能與上述驅動結構的空間對準感測器相似，具有各者為100μm長的100條佈線，且彼等有1μm中心間距。此種佈線各者可能拾取在形式上完全等同，但在相位上與其相鄰佈線不同的訊號。針對半導體晶粒110(圖2)的任何固定垂直間距210(圖2)，所有此等感測器可能針對較高的時間驅動頻率偵測較小訊號，因為此種訊號的空間波長 在該驅動結構中較短。相似地，此等感測器可能針對較低的時間驅動頻率偵測較大訊號，因為此種訊號的空間波長較長。
在部分實施例中，將來自佈線的訊號相加。然而，因為接收訊號的相位在佈線間不同，可能在將彼等相加之前將相位成份移除。熟知本技術的人士可針對此目的設計更大數量的電子電路。例如，可能將接收訊號整流成僅量測彼等的振幅而非彼等的相位。此可能使用二極體完成。然而，若接收訊號之任何殘留交替部的和在本質上變為零，可能使用其他非線性元件。因此，可能將100個接收訊號輸入至其源極接地且在未受驅動時偏向成僅導通小電流之100個電晶體的閘極。在此種電晶體中感應的電流可能係由100條接收佈線拾取之交流驅動電壓的非線性函數。再者，可將所產生的電流加總，以得到期望的輸出訊號。雖然該等100個電晶體可能在臨界電壓及跨導上變化，因為包含如此多的電晶體，此等變化可能部分地彼此對消。此外，此種變化可能在高及低時間頻率訊號上具有非常相似的效果。
熟悉本發明的人士將認知可能難以將5GHz訊號插入在半導體晶粒上(諸如，積體電路晶片)。然而，在半導體晶粒中產生此種訊號可能更容易。因此，在部分實施例中，使用晶片上振盪器提供該驅動訊號。此外，計數器，或其他合適組件(等)可視需要將時間頻率分成更低的諧波頻率。例如，可能將最高時間頻率除以二，除以三等， 視需要增加，以得到垂直間距210(圖2)的滿意量測。
須注意驅動器(諸如，圖1中的驅動器114-1)可能在時間區間期間提供具有此種時間頻率之電訊號的時間序列。此顯示在圖9中，其呈現描繪電訊號時間序列900的時序圖。須注意在電訊號序列900中的各電訊號具有持續期間，諸如，持續期間910(其可能係固定的，或如圖9所示，可能對應於給定數量的週期)，且在序列900中的給定電訊號具有與其他電訊號關聯之時間頻率不同的時間頻率。例如，驅動器114-1(圖1)可能在時間區間期間依序地增加或減少時間頻率。(然而，在其他實施例中，頻率改變可能不單調。)再者，時間頻率的改變可能包括連續頻率增量及/或離散頻率增量。藉由在時間區間期間改變時間頻率(且因此，改變空間頻率)，感測器的靈敏度可能系統地改變，其可能容許基於靈敏度臨界局限或界定垂直間距210(圖2)。
換言之，可能將具有給定時間頻率的訊號施加在傳輸半導體晶粒上，並可在接收半導體晶粒上量測對應電流或電壓。然後，當時間頻率以固定振幅改變時，量測接收訊號的改變。特別係當驅動時間頻率減少時，感測器能更佳地偵測鄰接驅動佈線的改變電壓，因為在此等佈線上的訊號的相位將更相似。在特定點，更行降低驅動時間頻率並不會更增加輸出訊號。在此時間頻率感應之訊號的空間波長係垂直間距210(圖2)的量測結果。
在模範實施例中，各時間頻率可能在驅動次一個空間 對準轉換器之前將空間對準轉換器驅動100μs。設想有20個此種時間驅動頻率。在該感測器，此驅動型樣可能產生具有以每2000μs重複的型樣之緩慢變化的輸出電壓。該輸出型樣可能呈現20伏特的增量，各者持續100μs。藉由偵測該等增量的何等在輸出電壓中受良好區分及何等接近相同，可能將垂直間距210(圖2)識別為輸出電壓在該序列中些微改變的位置。
在以上討論中，已描述用於從一系列關聯時間變化訊號產生電荷空間變化型樣的技術。然後使用此空間變化電荷量測觀察點與電荷平面之間的距離。然而，可將空間變化電荷型樣的基本現象用於其他目的，諸如量測二半導體晶粒之間的平面內對準。例如，此技術可能結合游標尺結構使用(因此使游標尺結構可組態)，以量測平面內錯位。如圖10所示，其呈現游標尺結構1000的方塊圖。特別係可能將一系列交流訊號施加在位於傳輸半導體晶粒中之固定間隔pt上的一組延伸傳輸焊墊1010上。該接收半導體晶粒具有相似的焊墊組1012，除了以與傳輸焊墊1010的間距稍微不同的間隔pr放置彼等。須注意若傳輸及接收柵距均相同，接收半導體晶粒會觀察相同的傳輸交替型樣。然而，間隔上的不同導致交替型樣中斷，且此中斷點的位置指示沿著一方向在二半導體晶粒之間的相對平面內錯位。垂直放置的相似焊墊組可判斷沿著另一方向的平面內錯位。須注意該解析度可能等於柵距差(△p=pr-pt)的二倍。此外，因為該等柵欄可光微影地界定，可使 用次微米精確度控制此差。
在部分實施例中，對準技術係使用空間變化電荷分佈的平面實作，以藉由改變輸入訊號的時間頻率建構具有不同空間頻率的游標尺結構。此方法可能容許量測垂直間距210(圖2)及平面內錯位二者的單一結構。
現在描述該方法的實施例。圖11呈現描繪判斷半導體晶粒及另一半導體晶粒之間的空間對準之方法1100的流程圖。在此方法期間，驅動器在緊鄰半導體晶粒之表面的空間對準轉換器中的至少一方向上建立空間變化電荷分佈(操作1110)。然後，緊鄰於另一半導體晶粒之表面的空間對準感測器偵測與空間變化電荷分佈關聯的電場(或關聯電位)(操作1112)。以此方式，可判斷半導體晶粒及另一半導體晶粒之間的空間對準。
在方法1100的部分實施例中，可能有額外或較少操作。再者，操作的次序可能改變，及/或將二或多個操作組合成單一操作。
系統200可能包括裝置或系統，諸如，VLSI電路、開關、集線器、橋接器、路由器、通訊系統、儲存區域網路、資料中心、網路(諸如，區域網路)、及/或電腦系統(諸如，多核心處理器電腦系統)。此外，該電腦系統可能包括，但未受限於：伺服器(諸如，多插槽、多機架伺服器)、膝上型電腦、通訊裝置或系統、個人電腦、工作站、大型電腦、刀鋒型電腦、娛樂電腦、資料中心、可攜式計算裝置、超級電腦、網路附接儲存(NAS)系統、 儲存區域網路(SAN)系統、及/或其他電子計算裝置。須注意給定的電腦系統可能在一位置或可能散佈在多個地理分散位置。
半導體晶粒110-1(圖1)、系統200(圖2)、空間對準轉換器700(圖7)、空間對準轉換器800(圖8)、及游標尺結構1000(圖10)可能包括較少組件或額外組件。例如，可能將空間對準轉換器700(圖7)中的佈線(諸如，佈線710)界定在二正交方向上的二群組中，且此等佈線可能以共同時間頻率但不同相位驅動，以在二方向上建立空間變化電荷分佈(與僅沿著圖1中的方向118相反)。
再者，雖然將此等裝置及系統說明成具有多個離散項目，將此等實施例視為係可能存在之各種特性的功能描述而非本文描述之實施例的結構概要。因此，在此等實施例中，可能將二或多個組件組合入單一組件中及/或可能改變一或多個組件的位置。此外，如本技術中為人所熟知的，上述實施例中的功能可能以硬體較多而軟體較少，或硬體較少而軟體較多的方式實作。
雖然上述實施例在晶片封裝中使用半導體晶粒(諸如，矽)，在其他實施例中，可能將半導體以外的不同材料使用為一或多個此等晶片中的基材材料。然而，在使用矽的實施例中，半導體晶粒可能使用標準矽處理製造。此等半導體晶粒可能提供支援邏輯及/或記憶體功能的矽區域。
此外，雖然上述實施例說明系統200(圖2)的特定組態，可能使用許多技術及組態實作組件的機械對準。例如，可能使用球及坑對準技術(且更通常地說，正特性在負特性中的對準技術)將半導體晶粒110(圖2)彼此相對地定位。特別係可能將球定位在蝕刻坑中，以在系統200中(圖2)機械地耦合並相對地對準半導體晶粒110。在其他實施例中，可能使用各種正特性，諸如半球型凸塊。因此，通常可能使用在系統200(圖2)中之組件上的機械鎖定正及負表面特性的組合對準及/或組裝系統200(圖2)。
須注意，當面對較低半導體晶粒良率或封裝及組裝前之廣泛測試的高費用時，容許特定反修的封裝技術係更有成本效益的。因此，在可重配對半導體晶粒110(圖2)之間的機械、光學、及/或電耦合的實施例中，系統200(圖2)的良率可能藉由容許反修(諸如，置換在組裝、測試、或燒入期間識別出的壞晶片)而增加。關於此問題，應將可重配對機械、光學、及/或電耦合理解為不需要反修或加熱(諸如，使用焊劑)而可重複地(亦即，二或多次)建立及中斷的機械、光學、或電耦合。在部分實施例中，可重配對機械、光學、及/或電耦合包含設計成彼此耦合的公母組件(諸如，扣合在一起的組件)。
將以上描述視為致能任何熟悉本發明之人士製造及使用本揭示發明，並將其提供在特定應用及其必要條件的上下文中。再者，已僅針對說明及描述之目的於上文呈現本 揭示發明之實施例的描述。不將彼等視為係徹底揭示或將本揭示發明限制在已揭示之形式。因此，許多修改及變化對熟悉本技術的從業人士將係明顯的，並可能將本文界定的通用原理施用至其他實施例及應用而不脫離本揭示發明的精神及範圍。此外，上述實施例的討論未意圖限制本揭示發明。因此，本揭示發明無意受限於已顯示的該等實施例，而待給予與本文所揭示之該等原理及特性符合的最廣寬範圍。
110-1、110-2‧‧‧半導體晶粒
112-1、112-2‧‧‧表面
114-1、114-2‧‧‧驅動器
116-1、116-2、700、800‧‧‧空間對準轉換器
118‧‧‧方向
120-1、120-2‧‧‧空間對準感測器
122-1、122-2‧‧‧接收器
200‧‧‧系統
210‧‧‧垂直間距
300‧‧‧圖式
400、500、600‧‧‧圖
710‧‧‧佈線
900‧‧‧電訊號序列
910‧‧‧持續期間
1000‧‧‧游標尺結構
1010‧‧‧傳輸焊墊
1012‧‧‧焊墊
1100‧‧‧方法
dx‧‧‧長度
‧‧‧差分向量電場
L‧‧‧空間波長
pr、pt‧‧‧間隔
P‧‧‧觀察點
q0‧‧‧電荷密度
T‧‧‧週期
z‧‧‧距離
△t‧‧‧常數時間
圖1係描繪根據本揭示發明之實施例的半導體晶粒之側視圖的方塊圖。
圖2係描繪根據本揭示發明的實施例之包括二半導體晶粒的系統之側視圖的方塊圖。
圖3係根據本揭示發明的實施例之與電荷的空間變化線關聯之電場的圖式。
圖4係根據本揭示發明的實施例之與電荷的空間變化線關聯之電場強度的圖，該電場強度係針對該電荷分佈的各種空間波長之與該傳輸半導體晶粒的平面之距離的函數。
圖5係根據本揭示發明的實施例之與電荷的空間變化線關聯之電場強度的圖，該電場強度係在距該傳輸半導體晶粒之該平面的不同距離處的該電荷分佈之各種空間波長的函數。
圖6係根據本揭示發明之實施例的電場強度之靈敏度的圖，該電場強度係針對該電荷分佈的各種空間波長之與該傳輸半導體晶粒的平面之距離的函數。
圖7係根據本揭示發明的實施例之使用高空間頻率產生空間變化電荷分佈之空間對準轉換器的方塊圖。
圖8係根據本揭示發明的實施例之使用低空間頻率產生空間變化電荷分佈之空間對準轉換器的方塊圖。
圖9係描繪根據本揭示發明之實施例的電訊號之時間序列的時序圖。
圖10係根據本揭示發明的實施例之量測平面內對準的游標尺結構的方塊圖。
圖11係描繪根據本揭示發明的實施例之判斷半導體晶粒及另一半導體晶粒之間的空間對準之方法的流程圖。
須注意在該等圖式各處，相似參考數字參考至對應部分。再者，相同部分的多個實例可能以藉由破折號與實例數字分隔的共同前置數字指定。
110-1、110-2‧‧‧半導體晶粒
112-1、112-2‧‧‧表面
114-1、114-2‧‧‧驅動器
116-1、116-2‧‧‧空間對準轉換器
118‧‧‧方向
120-1、120-2‧‧‧空間對準感測器
122-1、122-2‧‧‧接收器
200‧‧‧系統
210‧‧‧垂直間距

Claims (20)

  1. 一種半導體晶粒，包含：驅動器；及電性耦合至該驅動器的空間對準轉換器，其中該空間對準轉換器緊鄰該半導體晶粒的表面，且其中將該驅動器組態成在該空間對準轉換器中的至少一方向上建立空間變化電荷分佈，從而有利於判斷該半導體晶粒之該表面與另一半導體晶粒之表面之間的垂直間距。
  2. 如申請專利範圍第1項的半導體晶粒，其中將該驅動器組態成在該空間對準轉換器中的二方向上建立該空間變化電荷分佈。
  3. 如申請專利範圍第1項的半導體晶粒，其中該空間對準轉換器包括訊號線陣列；且其中將該驅動器組態成將具有共同時間頻率及不同相位的電訊號提供至該訊號線陣列，從而建立該空間變化電荷分佈。
  4. 如申請專利範圍第1項的半導體晶粒，其中該半導體晶粒更包括緊鄰該半導體晶粒之該表面的空間對準感測器，將該空間對準感測器組態成偵測與另一空間變化電荷分佈關聯的電場，該另一空間變化電荷分佈係由緊鄰該另一半導體晶粒之該表面的另一空間對準轉換器建立，從而有利於判斷該半導體晶粒與該另一半導體晶粒之間的該垂直間距。
  5. 如申請專利範圍第4項的半導體晶粒，其中該空間 對準感測器包括訊號線陣列。
  6. 如申請專利範圍第1項的半導體晶粒，其中將該驅動器組態成在時間區間期間提供電訊號的時間序列；其中該序列中的每個電訊號具有持續期間；且其中該序列中的給定電訊號具有與該等其他電訊號關聯之該等時間頻率不同的時間頻率。
  7. 如申請專利範圍第6項的半導體晶粒，其中將該驅動器組態成在該時間區間期間依序地增加該時間頻率。
  8. 如申請專利範圍第7項的半導體晶粒，其中將該驅動器組態成使用離散頻率增量在該時間區間期間依序地增加該時間頻率。
  9. 一種系統，包含：第一半導體晶粒，其中該第一半導體晶粒包括：驅動器；及電性耦合至該驅動器的空間對準轉換器，其中該空間對準轉換器緊鄰該第一半導體晶粒的表面，且其中將該驅動器組態成在該空間對準轉換器中的至少一方向上建立空間變化電荷分佈；及第二半導體晶粒，其中該第二半導體晶粒包括緊鄰該第二半導體晶粒之表面的空間對準感測器，其中將該空間對準感測器組態成偵測與該空間變化電荷分佈關聯的電場，從而有利於判斷該第一半導體晶粒之該表面與該第二半導體晶粒之該表面之間的垂直間距。
  10. 如申請專利範圍第9項的系統，其中將該驅動器 組態成在該空間對準轉換器中的二方向上建立該空間變化電荷分佈。
  11. 如申請專利範圍第9項的系統，其中該空間對準轉換器包括訊號線陣列；且其中將該驅動器組態成將具有共同時間頻率及不同相位的電訊號提供至該訊號線陣列，從而建立該空間變化電荷分佈。
  12. 如申請專利範圍第9項的系統，其中該空間對準感測器包括訊號線陣列。
  13. 如申請專利範圍第9項的系統，其中將該驅動器組態成在時間區間期間提供電訊號的時間序列；其中該序列中的每個電訊號具有持續期間；且其中該序列中的給定電訊號具有與該等其他電訊號關聯之該等時間頻率不同的時間頻率。
  14. 如申請專利範圍第13項的系統，其中將該驅動器組態成在該時間區間期間依序地增加該時間頻率。
  15. 如申請專利範圍第14項的系統，其中將該驅動器組態成使用離散頻率增量在該時間區間期間依序地增加該時間頻率。
  16. 一種用於判斷在第一半導體晶粒之表面與第二半導體晶粒之表面之間的垂直間距的方法，包含：在空間對準轉換器中的至少一方向上建立空間變化電荷分佈，該空間對準轉換器緊鄰該第一半導體晶粒的該表面；且 使用緊鄰該第二半導體晶粒之該表面的空間對準感測器偵測與該空間變化電荷分佈關聯的電場，從而有利於判斷該第一半導體晶粒之該表面與該第二半導體晶粒之該表面之間的該垂直間距。
  17. 如申請專利範圍第16項的方法，其中將該空間變化電荷分佈建立在該空間對準轉換器中的二方向上。
  18. 如申請專利範圍第16項的方法，其中該空間對準轉換器包括訊號線陣列；且其中建立該空間變化電荷分佈的步驟包含將具有共同時間頻率及不同相位的電訊號提供至該訊號線陣列。
  19. 如申請專利範圍第16項的方法，其中該空間對準轉換器包括訊號線陣列；且其中建立該空間變化電荷分佈的步驟包含在時間區間期間提供電訊號的時間序列；其中該序列中的每個電訊號具有持續期間；且其中該序列中的給定電訊號具有與該等其他電訊號關聯之該等時間頻率不同的時間頻率。
  20. 如申請專利範圍第19項的方法，其中該時間頻率在該時間區間期間依序地增加。
TW101136513A 2011-10-05 2012-10-03 A semiconductor die, a system, and a method for determining vertical spacing between a surface of a semiconductor die and a surface of the other semiconductor die TWI562300B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/253,893 US9076663B2 (en) 2011-10-05 2011-10-05 Determining spacing using a spatially varying charge distribution

Publications (2)

Publication Number Publication Date
TW201334134A true TW201334134A (zh) 2013-08-16
TWI562300B TWI562300B (en) 2016-12-11

Family

ID=47143279

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101136513A TWI562300B (en) 2011-10-05 2012-10-03 A semiconductor die, a system, and a method for determining vertical spacing between a surface of a semiconductor die and a surface of the other semiconductor die

Country Status (6)

Country Link
US (1) US9076663B2 (zh)
EP (1) EP2764539B1 (zh)
JP (1) JP6218735B2 (zh)
CN (1) CN103918075B (zh)
TW (1) TWI562300B (zh)
WO (1) WO2013052502A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9076663B2 (en) * 2011-10-05 2015-07-07 Oracle International Corporation Determining spacing using a spatially varying charge distribution
US8918752B2 (en) * 2011-12-14 2014-12-23 Oracle International Corporation Determining alignment using a spatially varying charge distribution

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2777632B2 (ja) * 1989-12-29 1998-07-23 株式会社日立製作所 記録方法及び記録装置
DE4200076A1 (de) * 1992-01-03 1993-08-05 Siemens Ag Passiver oberflaechenwellen-sensor, der drahtlos abfragbar ist
JP3052594B2 (ja) * 1992-08-24 2000-06-12 株式会社村田製作所 静電センサの感度調整方法および静電センサ
US6728113B1 (en) * 1993-06-24 2004-04-27 Polychip, Inc. Method and apparatus for non-conductively interconnecting integrated circuits
US6812046B2 (en) * 2002-07-29 2004-11-02 Sun Microsystems Inc. Method and apparatus for electronically aligning capacitively coupled chip pads
US6710436B1 (en) * 2002-12-12 2004-03-23 Sun Microsystems, Inc. Method and apparatus for electrostatically aligning integrated circuits
US7425836B2 (en) * 2006-08-23 2008-09-16 Sun Microsystems, Inc. Measuring chip-to-chip capacitance differentials by demodulating signals over a capacitance bridge
US7649255B2 (en) * 2006-12-06 2010-01-19 Sun Microsystems, Inc. Determining chip separation by comparing coupling capacitances
US7786427B2 (en) * 2008-05-06 2010-08-31 Oracle America, Inc. Proximity optical memory module having an electrical-to-optical and optical-to-electrical converter
US9182782B2 (en) * 2011-09-22 2015-11-10 Oracle International Corporation Synchronizing timing of communication between integrated circuits
US9076663B2 (en) * 2011-10-05 2015-07-07 Oracle International Corporation Determining spacing using a spatially varying charge distribution
US8918752B2 (en) * 2011-12-14 2014-12-23 Oracle International Corporation Determining alignment using a spatially varying charge distribution

Also Published As

Publication number Publication date
EP2764539A1 (en) 2014-08-13
JP2014530365A (ja) 2014-11-17
CN103918075B (zh) 2017-02-15
EP2764539B1 (en) 2018-02-28
US9076663B2 (en) 2015-07-07
WO2013052502A1 (en) 2013-04-11
US20130088212A1 (en) 2013-04-11
CN103918075A (zh) 2014-07-09
JP6218735B2 (ja) 2017-10-25
TWI562300B (en) 2016-12-11

Similar Documents

Publication Publication Date Title
Kosen et al. Building blocks of a flip-chip integrated superconducting quantum processor
US20180114681A1 (en) Process condition sensing device and method for plasma chamber
US8754412B2 (en) Intra die variation monitor using through-silicon via
US7443186B2 (en) On-wafer test structures for differential signals
EP3422406A1 (en) Semiconductor device
US7525304B1 (en) Measurement of effective capacitance
CN102778646A (zh) 3d ic测试设备
US9222961B1 (en) Vertical probe card and method for manufacturing the same
US7425836B2 (en) Measuring chip-to-chip capacitance differentials by demodulating signals over a capacitance bridge
Aung et al. A 3-Gb/s/ch simultaneous bidirectional capacitive coupling transceiver for 3DICs
CN110187169A (zh) 一种微波功率传感器及微波功率测量方法
TW201334134A (zh) 使用空間變化電荷分佈判斷間距
US7292050B1 (en) Measuring rotational misalignment using spatial interference patterns
Wang et al. Compact model to efficiently characterize TSV-to-transistor noise coupling in 3D ICs
US7871833B2 (en) Determining chip separation by comparing coupling capacitances
EP1475642A1 (en) Method and arrangement for measuring the coupling capacitance between two interconnect lines
US8918752B2 (en) Determining alignment using a spatially varying charge distribution
US7046017B1 (en) Full-wave rectifier for capacitance measurements
CN110364447B (zh) 半导体工艺的关键尺寸的监测结构及监测方法
JPH07101228B2 (ja) 集積回路のモニタ装置
US7148074B1 (en) Method and apparatus for using a capacitor array to measure alignment between system components
CN112055694B (zh) 具有温度稳定输出的电容式传感器
KR101919439B1 (ko) 커패시턴스 검출 방법 및 이를 이용한 커패시턴스 검출 장치
US7900164B1 (en) Structure to measure both interconnect resistance and capacitance
US10734999B1 (en) Measurement circuits for logic paths