JP2014518479A - ノイズ除去を備えた電力供給ジェネレータ - Google Patents

Abstract

ノイズ除去／減衰を実行するための技法が開示される。１つの設計において、装置は、スイッチャを有する電力供給ジェネレータ、結合回路、エンベロープ増幅器、および帰還回路を含む。スイッチャは、ＤＣおよび低周波数成分を生成し、エンベロープ増幅器は、例えば電力増幅器といった負荷のための供給電圧の高周波数成分を生成する。スイッチャは、第１の供給電圧を受け取り、スイッチャノイズを有するスイッチャ出力信号を供給する。結合回路は、スイッチャ出力信号を受信し、スイッチャノイズの第１のバージョンを有する第１の出力信号を供給する。帰還回路は、スイッチャ出力信号を受信し、帰還信号を供給する。エンベロープ増幅器は、エンベロープ信号および帰還信号を受信し、負荷においてスイッチャノイズの第１のバージョンを減衰させるために使用される、スイッチャノイズの第２のバージョンを有する第２の出力信号を供給する。

Description

３５Ｕ．Ｓ．Ｃ．§１１９の下の優先権主張
本特許出願は、２０１１年６月２３日に出願され、本出願の譲渡人に譲渡され、ここでの引用によりここに明確に組み込まれる、「組み合わせられたリニアおよびスイッチド電力供給のためのノイズ除去回路」（NOISE CANCELLATION CIRCUIT FOR A COMBINED LINER AND SWITCHED POWER SUPPLY）と題する、仮出願番号第６１号５００，５８３号の優先権を主張する。

本開示は、一般的に電子機器に関し、具体的には、電力供給ジェネレータおよび他の回路におけるノイズを低減させるための技法に関する。

通信システムにおいて、送信機は、出力サンプルを生成するために、データを処理（例えば、符号化および変調）し得る。送信機は、出力無線周波数（ＲＦ：radio frequency）信号を生成するために、出力サンプルを、さらに調整（例えば、アナログへの変換、フィルタリング、周波数アップコンバート、および増幅）し得る。送信機はその後、出力ＲＦ信号を、通信チャネルを介して受信機に送信し得る。受信機は、送信されたＲＦ信号を受信し、送信されたデータを再生するために、受信されたＲＦ信号に補完処理を実行し得る。

送信機は典型的に、出力ＲＦ信号のために必要な送信電力を供給するための電力増幅器（ＰＡ：power amplifier）を含む。電力増幅器は、電力消費を低減させるために、必要な場合にいつでも高い送信電力を供給するべきであり、高い電力付加効率（ＰＡＥ：power-added efficiency）を有するべきである。電力供給ジェネレータは、電力増幅器のための供給電圧を生成し得る。電力供給ジェネレータは、低バッテリー電圧を用いる場合でも、可能な限り小さなノイズを有する供給電圧を効率的に生成するべきである。

ノイズ除去／減衰を実行するための技法が、ここに説明される。技法は、より少ないノイズを有する供給電圧を効率的に生成するため等の、様々な用途で使用され得る。

１つの設計において、装置は、スイッチャ、結合回路、エンベロープ増幅器、および帰還回路を備える、電力供給ジェネレータを含み得る。スイッチャは、負荷（例えば、電力増幅器）のための供給電圧の直流（ＤＣ）および低周波数成分を、効率的に生成し得る。エンベロープ増幅器は、負荷のための供給電圧の高周波数成分を生成することができ、必要な場合のみイネーブルにされることができる。スイッチャは、第１の供給電圧（例えば、バッテリー電圧）を受け取ることができ、スイッチャノイズを含むスイッチャ出力信号を供給することができる。結合回路（例えば、インダクタ）は、スイッチャ出力信号を受信することができ、第１の出力信号を負荷に供給し得る。第１の出力信号は、スイッチャノイズの第１のバージョンを含み得る。帰還回路は、スイッチャ出力信号を受信することができ、帰還信号を供給することができる。エンベロープ増幅器は、エンベロープ信号および帰還信号を受信することができ、第２の出力信号を負荷に提供し得る。第２の出力信号は、負荷においてスイッチャノイズの第１のバージョンを減衰または除去するために使用される、スイッチャノイズの第２のバージョンを含み得る。

別の設計において、装置は、第１の回路、第２の回路、および帰還回路を含み得る。第１の回路は、ノイズを含む第１の入力信号を受信することができ、ノイズの第１のバージョンを含む第１の出力信号を供給することができる。帰還回路はまた、第１の入力信号を受信することができ、帰還信号を供給し得る。第２の回路は、第２の入力信号と帰還信号とを受信することができ、ノイズの第２のバージョンを含む第２の出力信号を供給することができ、それはノイズの第１のバージョンを減衰させるために使用され得る。

本開示の様々な態様および特徴が、以下にさらに詳細に説明される。

図１は、無線デバイスのブロック図である。 図２Ａは、電力増幅器に電力供給する異なる手法を示す図である。 図２Ｂは、電力増幅器に電力供給する異なる手法を示す図である。 図３は、電力供給ジェネレータの模式図である。 図４は、図３における電力供給ジェネレータのための等価回路を示す図である。 図５Ａは、ノイズ除去を伴わない電力供給ジェネレータを示す図である。 図５Ｂは、およびノイズ除去を伴う電力供給ジェネレータの線形モデルを示す図である。 図６は、図３における電力供給ジェネレータにおける様々な信号の波形を示す図である。 図７は、ノイズ除去を伴う電力供給ジェネレータの模式図を示す図である。 図８Ａは、図７におけるノイズ除去を伴う電力供給ジェネレータの設計を示す図である。 図８Ｂは、図７におけるノイズ除去を伴う電力供給ジェネレータの設計を示す図である。 図８Ｃは、図７におけるノイズ除去を伴う電力供給ジェネレータの設計を示す図である。 図９は、ノイズ除去を実行するための処理を示す図である。

以下に述べられる詳細な説明は、本開示の例示的な設計の説明を意図するものであり、本開示が実現され得る、唯一の設計を表すことを意図したものではない。「例示的」という用語は、本明細書において、「例、事例、または例示として提供する」という意味で使用される。「例示的」なものとしてここに説明される任意の設計は、必ずしも、他の設計よりも好ましい、または利点を有するものと解釈されるべきではない。詳細な説明は、本開示の典型的な設計の完全な理解を提供することを目的とした特定の詳細を含む。ここにおいて説明される例示的な設計が、これらの具体的な詳細なしに実現され得ることが、当業者には明白であろう。いくつかの事例では、周知の構造およびデバイスが、ここに提示される典型的な設計の新規性を曖昧にすることを避けるために、ブロック図形式で示される。

ノイズを除去する／減衰させるための技法が、ここにおいて説明される。技法は、電力供給ジェネレータのような様々なタイプの回路のために、使用され得る。技法はまた、無線デバイス（例えば、セルラー電話、スマートフォン、無線モデム等）のような様々な電子デバイス、タブレット、携帯情報端末（ＰＤＡ）、ハンドヘルドデバイス、ラップトップコンピュータ、スマートブック、ネットブック、コードレス電話機、無線ローカルループ（ＷＬＬ）局、Ｂｌｕｅｔｏｏｔｈ（登録商標）デバイス、消費者向け電子デバイス等のために使用されることができる。簡潔にするために、無線デバイスにおける電力増幅器のための供給電圧を生成するための技法の使用が、以下に説明される。

図１は、符号分割多元接続（ＣＤＭＡ）１Ｘシステム、広帯域ＣＤＭＡ（ＷＣＤＭＡ(登録商標））システム、移動体通信のためのグローバルシステム（ＧＳＭ（登録商標））システム、ロング・ターム・エボリューション（ＬＴＥ）システム、無線ローカル・エリア・ネットワーク（ＷＬＡＮ）システム等との通信をサポートし得る、無線デバイス１００の設計のブロック図を示す。簡潔にするために、無線デバイス１００の送信機の部分のみが図１に示されており、受信機の部分は図１に示されていない。

無線デバイス１００内で、データプロセッサ１１０は、送信されるデータを受け取り、データを処理（例えば、符号化、インターリーブ、およびシンボルマッピング）し、データシンボルを供給することができる。データプロセッサ１１０はまた、パイロットを処理し、パイロットシンボルを供給することができる。変調器１１２は、データプロセッサ１１０からデータおよびパイロットシンボルを受け取り、直交変調、極性変調、または変調のいくつかの他のタイプを実行し、出力サンプルを供給することができる。変調器１１２はまた、例えば、各出力サンプルの大きさを計算し、出力サンプルの大きさを平均することによって、出力サンプルのエンベロープを決定することができる。変調器１１２は、出力サンプルのエンベロープを示すエンベロープ信号を供給し得る。

ＲＦ送信機１２０は、変調器１１２からの出力サンプルを処理（例えば、アナログへ変換、増幅、フィルタリング、および周波数アップコンバート）し、入力ＲＦ信号（ＲＦｉｎ）を供給することができる。電力増幅器（ＰＡ）１３０は、所望の出力電力レベルを取得するために入力ＲＦ信号を増幅し、（図１に示されていない）アンテナを介して送信され得る出力ＲＦ信号（ＲＦｏｕｔ）を供給することができる。ＲＦ送信機１２０はまた、エンベロープ信号を生成するために変調器１１２を使用する代わりに、エンベロープ信号を生成するための回路を含み得る。

電力供給ジェネレータ１５０は、変調器１１２からエンベロープ信号を受信することができ、電力増幅器１３０のための電力供給信号または供給電圧（Ｖ_ＬＯＡＤ）を生成し得る。電力供給ジェネレータ１５０はまた、エンベロープトラッカと呼ばれ得る。図１に示される設計において、電力供給ジェネレータ１５０は、スイッチャ１６０、エンベロープ増幅器（Ｅｎｖ Ａｍｐ）１７０、およびインダクタ１６２を含む。スイッチャ１６０は、スイッチングモード電力供給（ＳＭＰＳ）、スイッチング電力供給、等とも呼ばれ得る。スイッチャ１６０は、第１の供給電圧（Ｖ_ＤＤ１）を受け取り、ＤＣおよび低周波数成分を含む第１の供給電流（Ｉ_１）を、電力増幅器１３０に供給する。インダクタ１６２は、スイッチャ１６０からの電流を蓄積し、蓄積された電流を、交流周期（alternating cycle）上のノードＸに供給する。エンベロープ増幅器１７０は、その信号入力においてエンベロープ信号（Ｖ_ＥＮＶ）を受信し、その電力供給入力において第２の供給電圧（Ｖ_ＤＤ２）を受け取り、高周波数成分を含む第２の供給電流（Ｉ_２）を、電力増幅器１３０に供給する。電力増幅器１３０に供給された供給電流（Ｉ_ＬＯＡＤ）は、スイッチャ１６０からのＩ_１電流、およびエンベロープ増幅器１７０からのＩ_２電流を含む。エンベロープ増幅器１７０はまた、ノードＸにおけるＶ_ＬＯＡＤ電圧を、電力増幅器１３０に供給する。

１つの設計において、Ｖ_ＤＤ１およびＶ_ＤＤ２は、同一の電圧であることができ、両方とも、バッテリー電圧、外部の電力供給電圧、またはいくつかの他の電圧と等しいことができる。別の設計において、Ｖ_ＤＤ１はＶ_ＤＤ２と異なることができ、例えば、Ｖ_ＤＤ２はＶ_ＤＤ１よりも高い電圧であることができる。Ｖ_ＤＤ１およびＶ_ＤＤ２は各々、固定の電圧、または設定可能な／可変の電圧であることができる。

コントローラ１４０は、無線デバイス１００内の様々なユニットの動作を制御することができる。メモリ１４２は、無線デバイス１００内のコントローラ１４０および／または他のユニットのためのプログラムコードおよびデータを記憶することができる。データプロセッサ１１０、変調器１１２、コントローラ１４０、およびメモリ１４２は、１つ以上の特定用途向け集積回路（ＡＳＩＣ）および／または他のＩＣ上に実装され得る。

図１は、無線デバイス１００の例示的な設計を示す。無線デバイス１００は、他の手法で実現されることもでき、図１に示されるものとは異なる回路を含むことができる。ＲＦ送信機１２０、電力増幅器１３０、および電力供給ジェネレータ１５０の全部または一部は、１つ以上のアナログ集積回路（ＩＣ）、ＲＦ ＩＣ（ＲＦＩＣ）、混合信号ＩＣ、等上に実装され得る。

電力消費を低減し、バッテリー寿命を延長し、および／または他の利点を得るために、無線デバイス１００を、低いバッテリー電圧で動作させることが望まれ得る。新しいバッテリー技術は、２．５ボルト（Ｖ）以下まで低減されたエネルギーを供給することが可能であり得る。しかしながら、電力増幅器は、バッテリー電圧よりも高いＰＡ供給電圧（例えば、３．２Ｖ）によって動作する必要があり得る。ブーストコンバータが、より高いＰＡ供給電圧を生成するために、バッテリー電圧をブーストするために使用され得る。しかしながら、ＰＡ供給電圧を直接供給するためのブーストコンバータの使用は、コストおよび電力消費を増加させ得、それらのどちらも望ましくない。

図２Ａは、平均電力トラッカ（ＡＰＴ）２２０によって電力増幅器２１０のためのＰＡ供給電圧（Ｖ_ＬＯＡＤ）を生成する図を示す。ＡＰＴ２２０は、各時間間隔において、ＲＦｏｕｔ信号のエンベロープの最大の振幅を示す電力制御信号を受信する。ＡＰＴ２２０は、電力制御信号に基づいて、電力増幅器２１０のための（グラフ２７０によって示される）ＰＡ供給電圧を生成する。ＰＡ供給電圧とＲＦｏｕｔ信号のエンベロープ間との差は、浪費電力（wasted power）を表す。ＡＰＴ２２０は、各時間インターバルにおいて、エンベロープの最大の振幅をトラッキングするようにＰＡ供給電圧を生成することができるので、浪費電力を低減することができる。

図２Ｂは、エンベロープトラッカ２３０によって電力増幅器２１０のためのＰＡ供給電圧を生成する図を示す。エンベロープトラッカ２３０は、ＲＦｏｕｔ信号のエンベロープを示すエンベロープ信号を受信し、エンベロープ信号に基づいて、電力増幅器２１０のための（グラフ２８０によって示されている）ＰＡ供給電圧を生成する。ＰＡ供給電圧は、経時的にＲＦｏｕｔ信号のエンベロープを綿密にトラッキングする。したがって、ＰＡ供給電圧とＲＦｏｕｔ信号のエンベロープとの間の差は小さく、それはより少ない浪費電力を結果としてもたらす。電力増幅器は、ＰＡ効率を最大化するために、全てのエンベロープの振幅に関し、飽和状態で動作され得る。

図１における電力供給ジェネレータ１５０は、図２Ｂにおけるエンベロープトラッカ２３０を高効率で実現することができる。これは、（i）ＤＣおよび低周波数成分を含む第１の供給電流Ｉ_１を生成するための効率的なスイッチャ１６０、および（ii）高周波数成分を含む第２の供給電流Ｉ_２を生成するための線形エンベロープ増幅器１７０、の組み合わせによって達成される。

図３は、図１における電力供給ジェネレータ１５０内のスイッチャ１６０およびエンベロープ増幅器１７０の設計の模式図を示す。エンベロープ増幅器１７０内で、演算増幅器（ｏｐ−ａｍｐ）３１０は、エンベロープ信号を受信するその非反転入力（non-inverting input）、エンベロープ増幅器１７０の出力（ノードＥである）に結合されたその反転出力、およびクラスＡＢドライバ３１２の入力に結合されたその出力を有する。ドライバ３１２は、Ｐ型金属酸化膜半導体（ＰＭＯＳ）トランジスタ３１４のゲートに結合されたその第１の出力（Ｄ１）、およびＮ型ＭＯＳ（ＮＭＯＳ）トランジスタ３１６のゲートに結合されたその第２の出力（Ｄ２）を有する。ＮＭＯＳトランジスタ３１６は、ノードＥに結合されたそのドレイン、および接地回路（circuit ground）に結合されたそのソースを有する。ＰＭＯＳトランジスタ３１４は、ノードＥに結合されたそのドレイン、およびＶ_ＤＤ２電圧を受け取るそのソースを有する。エンベロープ増幅器１７０は、出力が反転入力に接続されている、単位利得帰還増幅器として接続される。

スイッチャ１６０内で、スイッチャコントローラ３３２は、エンベロープ増幅器１７０からＩ_２電流を示す入力を受け取り、Ｓ１およびＳ２制御信号を生成する。ＰＭＯＳトランジスタ３３４は、Ｖ_ＤＤ１電圧を受け取るそのソース、ノードＹに結合されたそのドレイン、およびＳ１制御を受け取るそのゲートを有する。ＮＭＯＳトランジスタ３３６は、ノードＹに結合されたそのドレイン、回路接地に結合されたそのソース、およびＳ２制御を受け取るそのゲートを有する。インダクタ１６２は、ノードＸとノードＹとの間に結合される。負荷１６４は、図１における電力増幅器１３０を表し、ノードＸに結合されたレジスタによってモデル化されている。

スイッチャ１６０は、以下のように動作する。スイッチャ１６０は、エンベロープ増幅器１７０からの高い出力電流が感知された場合、オン状態である。コントローラ３３２が次に、低い電圧をＰＭＯＳトランジスタ３３４のゲートに、および低い電圧をＮＭＯＳトランジスタ３３６のゲートに供給する。ＰＭＯＳトランジスタ３３４が、オンにされてＶ_ＤＤ１電圧をインダクタ１６２に結合し、それは、Ｖ_ＤＤ１からのエネルギーを蓄積する。インダクタ１６２を通る電流は、オン状態中に上昇し、その上昇のレートは、（i）Ｖ_ＤＤ１電圧とノードＸにおけるＶ_ＬＯＡＤ電圧との差、および（ii）インダクタ１６２のインダクタンスに依存する。反対に、スイッチャ１６０は、エンベロープ増幅器１７０からの低い出力電流が感知された場合、オフ状態である。コントローラ３３２が次に、高い電圧をＰＭＯＳトランジスタ３３４のゲートに、および高い電圧をＮＭＯＳトランジスタ３３６のゲートに供給する。ＮＭＯＳトランジスタ３３６が、オンにされ、インダクタ１６２が、ノードＸと回路接地との間に結合される。インダクタ１６２を通る電流は、オフ状態中に下降し、その下降のレートは、ノードＸにおけるＶ_ＬＯＡＤ電圧、およびインダクタ１６２のインダクタンスに依存する。したがって、Ｖ_ＤＤ１電圧が、オン状態中に、電流を、インダクタ１６２を介して負荷１６４に供給し、インダクタ１６２が、その蓄積されたエネルギーを、オフ状態中に負荷１６４に供給する。

エンベロープ増幅器１７０は、以下のように動作する。エンベロープ信号が増大する場合、ｏｐ−ａｍｐ３１０の出力が増大し、ＮＭＯＳトランジスタ３１６がほぼオフにされるまでドライバ３１２のＤ１出力が減少してドライバ３１２のＤ２出力が減少し、エンベロープ増幅器１７０の出力は増大する。エンベロープ信号が減少する場合は、逆のことが当てはまる。エンベロープ増幅器１７０の出力からｏｐ−ａｍｐ３１０の反転入力への負帰還は、単位利得を有するエンベロープ増幅器１７０を結果としてもたらす。したがって、エンベロープ増幅器１７０の出力は、エンベロープ信号に従い、Ｖ_ＬＯＡＤ電圧は、エンベロープ信号とほぼ等しい。ドライバ３１２は、効率性を改善するために、クラスＡＢ増幅器によって実現されることができるので、ＭＯＳトランジスタ３１４および３１６におけるバイアス電流が非常に小さくても、大きな出力電流が供給され得る。

図３は、スイッチャ１６０およびエンベロープ増幅器１７０の例示的な設計を示す。スイッチャ１６０およびエンベロープ増幅器１７０は、他の手法で実現されることもできる。例えば、エンベロープ増幅器１７０は、２００１年１０月９日に発行された、「広帯域エンベロープ信号を効率的に増幅するための装置および方法」と題する、米国特許第６，３００，８２６号公報において説明されたように、実現され得る。

電力供給ジェネレータ１５０は、スイッチャ１６０とエンベロープ増幅器１７０との組み合わせを用いて、Ｖ_ＬＯＡＤ電圧を効率的に生成する。スイッチャ１６０は、高効率を有し、電力増幅器１３０のための供給電流の大部分を送り出す。エンベロープ増幅器１７０は、線形ステージ（linear stage）として動作し、相対的に高い帯域幅（例えば、ＭＨｚレンジにおける）を有する。スイッチャ１６０は、エンベロープ増幅器１７０からの出力電流を減少させるように動作し、それは全体の効率を改善する。

スイッチャ１６０は、電力増幅器１３０のためのＶ_ＬＯＡＤ電圧のＤＣおよび低周波数成分を効率的に生成することができる。これは、ＭＯＳトランジスタ３３４および３３６を介して、Ｖ_ＤＤ１電圧と回路接地との間で、ノードＹを連続的にスイッチングすることによって、達成される。この連続的なスイッチングは、大量のスイッチャノイズを含むノードＹにおけるＶ_ＳＷ信号を結果としてもたらす。スイッチャノイズは、インダクタ１６２によってフィルタリングされ得るが、ノードＸにおいてまだ存在し得る。エンベロープ増幅器１７０は、それが十分なループ利得を有する場合、ノードＸにおいてスイッチャノイズをより完全に（低いレベルか、ことによると０まで）減衰させることができる。しかしながら、エンベロープ増幅器１７０のループ利得が制限され、スイッチャノイズが適切に減衰されない場合がある。このケースでは、スイッチャノイズは、電力増幅器１３０にパスされるであろうし、その後、電力増幅器１３０を変調し、スプリアス放射（spurious emissions）を生成するだろう。スプリアス放射は、受信帯域または代替のチャネル内に含まれ得る。結果として生じた受信帯域ノイズは、（i）全二重無線における送信機と同一位置に配置された（co-located）受信機の性能を低下させ、および／または（ii）帯域外放射マスク要件（out-of-band emission mask requirements）に反し得る。

一態様において、スイッチャノイズは、帰還回路を介してエンベロープ増幅器１７０に、（スイッチャノイズを含む）Ｖ_ＳＷ信号を適用することによって、減衰され得る。帰還回路は、エンベロープ増幅器が理想的でない場合にもスイッチャノイズがノードＸにおいて減衰され得るように定義される、伝達関数を有し得る。

図４は、図３における電力供給ジェネレータ１５０のための等価回路４００を示す。等価回路４００において、インダクタ１６２はインダクタンスＬを有し、負荷１６４は抵抗Ｒを有する。さらに、エンベロープ増幅器１７０は、周波数に依存した（frequency-dependent）相互インダクタンスＧ（ｓ）を有する電流源４７０によってモデル化され、Ｇ（ｓ）は、

として表されることができ、ここで、ｇ_ｍは、電流源４７０の低信号の相互インダクタンスであり、
ω₀は、電流源４７０の帯域幅であり、
Ｓ＝ｊω
である。

式（１）に示されるように、相互インダクタンスＧ（ｓ）は、帯域幅ω₀およびＤＣ利得ｇ_ｍの直流利得の帯域幅を有するローパスフィルタによってモデル化され得る。電流源４７０は、Ｉ_２電流を供給し、Ｉ_２電流は、

として表されることができる。

図５Ａは、ノイズ除去を伴わない電力供給ジェネレータの線形モデル５００を示す。Ｖ_ＳＷ信号が、スイッチャ１６０および負荷１６４の間の結合回路のためのＨ_１の第１の伝達関数を有するブロック５１０に、供給される。Ｖ_ＥＮＶ信号が、エンベロープ増幅器１７０のためのＨ_２の第２の伝達関数を有するブロック５２０に、供給される。加算器５２２が、ブロック５１０および５２０の出力を受け取って加算し、Ｖ_ＬＯＡＤ電圧を供給する。Ｖ_ＳＷ信号は、スイッチャノイズを含み、それは、Ｈ_１伝達関数によって処理され、Ｖ_ＬＯＡＤ電圧にパスされる。

図５Ｂは、ノイズ除去を伴う電力供給ジェネレータの線形モデル５０２を示す。Ｖ_ＳＷ信号は、Ｈ_１の第１の伝達関数を有するブロック５１０に供給され、Ｈ_３の第３の伝達関数を有するブロック５３０にも供給される。加算器５３２は、ブロック５３０の出力を、受け取って、Ｖ_ＥＮＶ信号から減算する。加算器５３２の出力は、Ｈ_２の第２の伝達関数を有するブロック５２０に供給される。加算器５２２は、ブロック５１０および５２０の出力を受け取って加算し、Ｖ_ＬＯＡＤ電圧を供給する。Ｖ_ＳＷ信号は、スイッチャノイズを含み、それは、Ｈ_１伝達関数によって処理され、加算器５２２に供給される。Ｖ_ＳＷ信号はまた、Ｈ_３およびＨ_２伝達関数によっても処理され、加算器５２２に供給される。

Ｈ_３伝達関数は、ブロック５２０によって供給されるスイッチャノイズが、ブロック５１０によって供給されるスイッチャノイズにおおよそ一致するように（したがって減衰するように）、選択され得る。特に、Ｈ_３伝達関数は、Ｖ_{ＬＯＡＤ／}Ｖ_ＳＷ＝０であるように、定義され得る。

図５Ａにおける等価回路５００のためのＨ_１およびＨ_２伝達関数、およびスイッチャノイズを減衰し得るＨ_３伝達関数は、

として表され得る。

式（５）におけるＨ_３伝達関数は、式（３）におけるＨ_１伝達関数および式（４）におけるＨ_２伝達関数に適用可能である。式（３）および（４）におけるＨ_１およびＨ_２伝達関数は、図４に示される等価回路に適用可能である。一般的に、Ｈ_１伝達関数は、エンベロープ増幅器１７０の設計に依存し得、Ｈ_２伝達関数は、スイッチャ１６０の出力とノードＸとの間に接続された結合回路に依存し得る。Ｈ_３伝達関数は、Ｈ_１およびＨ_２伝達関数に依存し得る。Ｈ_１、Ｈ_２およびＨ_３伝達関数は、コンピュータシミュレーション、数学的な導出（mathematical derivation）、経験測定（empirical measurement）等に基づいて決定され得る。１つの設計において、Ｈ_１、Ｈ_２およびＨ_３伝達関数は、商業的に利用可能なコンピュータシュミレーションツールである、Matlabに基づいて決定されることができる。

Ｈ_３伝達関数は、以下のように書き直され得る。

ここで、ω_ｕは、図３におけるエンベロープ増幅器１７０の単位利得帯域幅であり、ω_ｕ＝ω₀・ｇ_ｍ・Ｒとして与えられ得る。

式（６）に示されるように、Ｈ_３伝達関数は、積分項（integrating term）および定数項（constant term）に分解され得る。積分項（または第１の項）は、ＤＣにおける単一の極性（pole）、および１０ごとに２０デシベル（ｄＢ）のレートでロールオフする周波数レスポンスを有する。定数項（または第２の項）は、周波数にわたり一定のレスポンスを有する。したがって、Ｈ_３伝達関数は、（i）積分項による低周波数における高い利得、および（ii）定数項による高周波数における固定された利得（fixed gain）を有する。

エンベロープ増幅器１７０は、制限されたＤＣの利得および制限された帯域幅を有し、それらの両方がエンベロープ増幅器１７０の設計に依存する。制限されたＤＣ利得および制限された帯域幅は、スイッチャノイズがＶ_ＬＯＡＤ電圧にパスされるという結果をもたらす。

図６は、図３における電力供給ジェネレータ１５０における様々な信号の波形を示す。Ｖ_ＳＷ信号は、波形６１２を有し、波形６１２における方形波（square wave）によって表される、スイッチャノイズを含む。簡潔さのために、Ｖ_ＥＮＶ信号は、ＤＣ電圧のみを含むと仮定される。Ｖ_ＬＯＡＤ電圧は、波形６１４を有し、スイッチャノイズによる供給ノイズ（supply noise）を含む。供給ノイズは、２つの成分、すなわち、三角形成分（triangle component）および方形成分（square component）を含む。供給ノイズの三角形成分は、エンベロープ増幅器１７０の制限されたＤＣ利得によるもので、波形６１６を有する。供給ノイズの方形成分は、エンベロープ増幅器１７０の制限された帯域幅によるもので、波形６１８を有する。波形６１４は、波形６１６および６１８を重畳することによって、得られる。

式（６）における積分項がエンベロープ増幅器１７０の制限されたＤＣ利得の影響を説明し得ることが示され得る。式（６）における定数項がエンベロープ増幅器１７０の制限された帯域幅の影響を説明し得ることも示され得る。

コンピュータシミュレーションが、ノイズ除去を伴わない図３における電力供給ジェネレータ１５０のための受信帯域中のノイズに対するエンベロープ増幅器１７０の制限されたＤＣ利得および制限された帯域幅の影響を研究するために、実行された。特に、電力増幅器１３０を変調するスイッチャノイズによる受信帯域中のノイズが、エンベロープ増幅器１７０の異なるＤＣ利得および異なる帯域幅に関し、測定された。シミュレーションは、エンベロープ増幅器１７０の制限されたＤＣ利得が、受信帯域中のノイズに対し、より小さな影響を有すること、約数十ｄＢのＤＣ利得が、エンベロープ増幅器１７０のために十分であり得ることを示す。シミュレーションはまた、エンベロープ増幅器１７０の制限された単位利得帯域幅（ＵＧＢＷ）が、受信帯域中のノイズに対し、より大きな影響を有することを示す。シミュレーションは、非常に高い単位利得帯域幅が、ターゲットレベルを下回るよう受信帯域中のノイズを低減させるために、エンベロープ増幅器１７０に必要とされることを示す。しかしながら、エンベロープ増幅器１７０のための十分な単位利得帯域幅を取得することは、特に、エンベロープ増幅器１７０がスタンダードな相補型金属酸化膜半導体（ＣＭＯＳ）処理を使用して製造される場合、困難であり得る。

ノイズ除去／減衰は、様々な手法で実行され得る。１つの設計において、エンベロープ増幅器１７０の制限されたＤＣ利得および制限された帯域幅の両方が、式（６）における積分項および定数項の両方を有する帰還回路を実現することによって、対処され得る。この設計は、（i）図６における波形６１６に対応する供給ノイズの三角形成分、および（ii）図６における波形６１８に対応する供給ノイズの方形成分の両方に対処し得る。この設計は、より良いパフォーマンス（例えば、受信帯域におけるより小さなノイズ）を提供し得る。別の設計において、エンベロープ増幅器１７０の制限された帯域幅のみが、式（６）における定数項のみを有する帰還回路を実現することによって、対処され得る。エンベロープ増幅器１７０の制限されたＤＣ利得による影響は、無視され得る。この設計は、図６における波形６１８に対応する供給ノイズの方形成分に対処し得る。この設計は、ノイズ除去の実現を単純化し得る。

図７は、ノイズ除去を伴う電力供給ジェネレータ７５０の模式図を示す。電力供給ジェネレータ７５０は、図３での電力供給ジェネレータ１５０における、スイッチャ１６０、エンベロープ増幅器１７０、およびインダクタ１６２に対応し、同様の手法で結合される、スイッチャ７６０、エンベロープ増幅器７７０、およびインダクタ７６２を含む。電力供給ジェネレータ７５０はさらに、帰還回路７８０および加算器７８４を含む。帰還回路７８０は、スイッチャ７６０からのＶ_ＳＷ信号を受信し、帰還信号（Ｖ_ＦＢ）を加算器７８４に供給する。加算器７８４は、Ｖ_ＦＢ信号を受け取って、Ｖ_ＥＮＶ信号から減算し、その出力をエンベロープ信号７７０の非反転入力に供給する。加算器７８４は、２つの電圧または電流信号を加算することができる回路、または２つの電流信号を加算することができる加算ノード、等によって実現され得る。エンベロープ増幅器７７０は、単位利得帰還増幅器として接続され、その反転入力に結合されたその出力を有する。エンベロープ増幅器７７０は、Ｖ_ＬＯＡＤ電圧を負荷７６４に供給し、それは、図１における電力増幅器１３０を表し得る。

１つの設計において、帰還回路７８０は、式（６）における定数項のみを実現する。この設計において、帰還回路７８０は、エンベロープ増幅器７７０の制限された帯域幅に対処することができ、図６における波形６１８によって示されるＰＡ供給ノイズの方形成分を減衰させることができる。別の設計において、帰還回路７８０は、式（６）における積分項および定数項の両方を実現する。この設計において、帰還回路７８０は、エンベロープ増幅器７７０の制限されたＤＣ利得および制限された帯域幅の両方に対処することができ、図６における波形６１６および６１８によって示されるＰＡ供給ノイズの三角形成分および方形成分の両方を減衰させることができる。

図８Ａは、ノイズ除去を伴う電力供給ジェネレータ７５０ｘの模式図を示し、それは、図７における電力供給ジェネレータ７５０の１つの設計である。電力供給ジェネレータ７５０ｘは、エンベロープ増幅器７７０ｘ、および１ビットのデジタルアナログ変換器（ＤＡＣ）７８２を含み、それらは、それぞれ、図７におけるエンベロープ増幅器７７０、および帰還回路７８０の１つの設計である。ＤＡＣ７８２は、スイッチャ７６０からＶ_ＳＷ信号を受信し、帰還信号を供給する。帰還信号は、（i）Ｖ_ＳＷ信号が高いレベルである場合、正の基準電圧（Ｖ_ＲＥＦ）と、または（ii）Ｖ_ＳＷ信号が低いレベルにある場合、負の基準信号（−Ｖ_ＲＥＦ）と、等しい。Ｖ_ＲＥＦ電圧は、以下のように定義され得る。

図８Ａに示される設計において、帰還信号は、Ｖ_ＳＷ信号の波形と同様の波形を有する。帰還信号における方形波の所望の振幅は、式（７）に示されるように定義され得る、適切なＶ_ＲＥＦ電圧によって取得され得る。

図８Ａに示される設計において、エンベロープ増幅器７７０ｘは、ｏｐ−ａｍｐ７１０および反転（Ｉｎｖ）出力ステージ７４０を含む。ｏｐ−ａｍｐ７１０内で、ＮＭＯＳトランジスタ７２２および７２４は、ともに結合されたそれらのソース、およびｏｐ−ａｍｐ７１０の反転入力および非反転入力に結合されたそれらのゲートを有する。電流源７２０は、ＮＭＯＳトランジスタ７２２および７２４のソースと接地回路との間に結合される。ＰＭＯＳトランジスタ７２６および７２８は、Ｖ_ＤＤ２電圧に結合されたそれらのソース、およびともに結合されたそれらのゲートを有する。ＰＭＯＳトランジスタ７２６は、そのゲートに結合され、ノードＵにおけるＮＭＯＳトランジスタ７２２のドレインにさらに結合された、そのドレインを有する。ＰＭＯＳトランジスタ７２８は、ノードＶにおいてＮＭＯＳトランジスタ７２４のドレインに結合されたそのドレインを有する。ＮＭＯＳトランジスタ７２２および７２４は、差動ペアとして結合される。ＰＭＯＳトランジスタ７２６および７２８は、ＮＭＯＳトランジスタ７２２および７２４のための能動負荷を形成する。出力ステージ７４０は、ノードＶに結合されたその入力、およびＶ_ＬＯＡＤ電圧を供給するその出力を有する。出力ステージ７４０は、図３における、クラスＡＢドライバ３１２およびＭＯＳトランジスタ３１４〜３２０によって、実現され得る。

図８Ｂは、ノイズ除去を伴う電力供給ジェネレータ７５０ｙの模式図を示し、それは、図７における電力供給ジェネレータ７５０の別の設計である。電力供給ジェネレータ７５０ｙは、図８Ａにおけるエンベロープ増幅器７７０ｘおよび１ビットＤＡＣ７８２の両方を効率的に実現する、エンベロープ増幅器７７０ｙを含む。

エンベロープ増幅器７７０ｙは、組み込み１ビットＤＡＣを伴うｏｐ−ａｍｐ７１２を含む。ｏｐ−ａｍｐ７１２は、電流源７２０およびＭＯＳトランジスタ７２２〜７２８を含み、それらは、図８Ａに関して上述されたように結合される。ｏｐ−ａｍｐ７１２はさらに、ノードＵに結合された第１のエンドとノードＶに結合された第２のエンドとを有する電流源７１８を含む。電流源７１８は、１ビット電流ステアリングＤＡＣとして動作し、Ｖ_ＳＷ信号を制御信号として受信する。電流源７１８は、（i）Ｖ_ＳＷ信号が高いレベルにある場合、正の基準電流（Ｉ_ＲＥＦ）を、または（ii）Ｖ_ＳＷ信号が低いレベルにある場合、負の基準電流（−Ｉ_ＲＥＦ）を、供給する。Ｉ_ＲＥＦ電流は、以下のように定義され得る。

ここで、ｇ_ｍ１は、ＮＭＯＳトランジスタ７２２および７２４からなる差動ペアの相互インダクタンスである。

図８Ｂに示される設計において、帰還信号は、電流源７１８によって供給され、ノードＵおよびノードＶにおいて好都合に加算される。帰還信号における方形波の所望の振幅は、式（８）に示されるように定義され得る、適切なＩ_ＲＥＦ電流によって取得され得る。

図８Ｃは、ノイズ除去を伴う電力供給ジェネレータ７５０ｚの模式図を示し、これは、図７における電力供給ジェネレータ７５０のさらなる別の設計である。電力供給ジェネレータ７５０ｚは、図８Ｂにおけるエンベロープ増幅器７７０ｙの１つの設計である、エンベロープ増幅器７７０ｚを含む。

エンベロープ増幅器７７０ｚは、組み込み１ビットＤＡＣ７１６を有するｏｐ−ａｍｐ７１４を含む。ｏｐ−ａｍｐ７１４は、電流源７２０およびＭＯＳトランジスタ７２２〜７２８を含み、それらは、図８Ａに関して上述されるように結合される。ｏｐ−ａｍｐ７１４はさらに、電流源７３０、ＮＭＯＳトランジスタ７３２および７３４、インバータ７３６、およびバッファ７３８によって実現される、１ビット電流ステアリングＤＡＣ７１６を含む。ＮＭＯＳトランジスタ７３２および７３４は、ともに結合されたそれらのソース、およびそれぞれノードＵおよびノードＶに結合されたそれらのドレインを有する。電流源７３０は、ＮＭＯＳトランジスタ７３２および７３４のソースと回路接地との間に結合される。インバータ７３６は、Ｖ_ＳＷ信号を受信するその入力、およびＮＭＯＳトランジスタ７３２のゲートに結合されたその出力を有する。バッファ７３８は、Ｖ_ＳＷ信号を受信するその入力、およびＮＭＯＳトランジスタ７３４のゲートに結合されるその出力を有する。

ＤＡＣ７１６は、以下のように動作する。Ｖ_ＳＷ信号が高いレベルにある場合、ＮＭＯＳトランジスタ７３４は、バッファ７３８を介してオンにされ、ＮＭＯＳトランジスタ７３２は、インバータ７３６を介してオフにされる。電流源７３０はその後、ノードＶからＩ_ＲＥＦの電流を下げる。反対に、Ｖ_ＳＷ信号が低いレベルにある場合、ＮＭＯＳトランジスタ７３２は、インバータ７３６を介してオンにされ、ＮＭＯＳトランジスタ７３４は、バッファ７３８を介してオフにされる。電流源７３０は、その後、ノードＵからのＩ_ＲＥＦの電流を下げる。Ｉ_ＲＥＦ電流は、式（８）において示されるように定義され得る。

図８Ａ、８Ｂ、および８Ｃは、式（６）における定数項のみを含む伝達関数を有する帰還回路を実現する、３つの例示的な設計を示す。定数項のための帰還回路は、他の手法で実現されることもできる。帰還回路は、定数項の代わりに、または定数項に加えて、他の項を備える伝達関数も有し得る。

ここにおいて説明されるノイズ除去技法は、様々な利点を提供し得る。第１に、この技法は、受信帯域におけるノイズの量を低減させることができ、それは、性能を改善することができる。この技法は、エンベロープトラッキングを使用して、全二重無線における受信帯域ノイズの困難な問題を解決することができる。第２に、この技法は、より小さな帯域幅を有するエンベロープ増幅器の使用を可能にすることができ、それは、電力消費を低減させることができる。第３に、この技法は、スイッチャの出力におけるより小さなインダクタの使用を可能にすることができ、それは、サイズおよび／またはコストを低減させることができる。第４に、帰還回路は、単純であり、電力供給ジェネレータにおいて容易に実現されることができる。

ここにおいて説明されるノイズ除去技法は、上述のように、電力供給ジェネレータにおいてスイッチャからのスイッチャノイズを減衰させるために使用され得る。技法はまた、他の回路またはシステムからのノイズを減衰させるために使用され得る。一般的に、ノイズを含む信号は、ノイズを減衰させるために選択された伝達関数を有する帰還回路（例えば、図５Ｂにおけるブロック５３０または図７における帰還回路７８０）に供給され得る。

例示的な設計において、装置（例えば、無線デバイス、ＩＣ、回路基板等）は、第１の回路、第２の回路、および帰還回路を含み得る。第１の回路（例えば、図５Ｂにおけるブロック５１０）は、ノイズを含む第１の入力信号を受信することができ、ノイズの第１のバージョンを含む第１の出力信号を供給することができる。帰還回路（例えば、図５Ｂにおけるブロック５３０）はまた、第１の入力信号を受信し、帰還信号を供給することができる。第２の回路（例えば、図５Ｂにおけるブロック５２０）は、第２の入力信号と帰還信号とを受信し、ノイズの第２のバージョンを含む第２の出力信号を供給することができ、それはノイズの第１のバージョンを減衰させるために使用され得る。

１つの設計において、第１の入力信号は、図６における波形６１２と同様の波形を有することができ、ノイズの第１のバージョンは、図６における波形６１４と同様の波形を有し得る。ノイズの第２のバージョンは、図６における波形６１４と相補的な（例えば、波形６１４に対して反転された）波形を有し得る。入力信号および出力信号は、他の波形も有することもできる。

１つの設計において、第１の回路は、スイッチャに結合されたインダクタ（例えば、図７におけるインダクタ７６２）を含むことができる。第１の入力信号は、スイッチャからのスイッチャノイズを含むことができる。１つの設計において、第２の回路は、増幅器（例えば、図７におけるエンベロープ増幅器７７０）を含むことができ、それは単位利得増幅器として結合されることができる。１つの設計において、帰還回路は、ＤＡＣ（例えば、図８ＡにおけるＤＡＣ７８２）を含むことができる。第１の回路、第２の回路、および／または帰還回路は、他の回路を含むこともできる。

１つの設計において、第１の加算器（例えば、図５Ｂにおける加算器５３２）は、第２の入力信号から帰還信号を減算し、第３の入力信号を第２の回路に供給することができる。第２の回路は、第３の入力信号を受信し、第２の出力信号を供給することができる。１つの設計において、第２の加算器（例えば、図５Ｂにおける加算器５２２）は、第１および第２の出力信号を加算し、第３の出力信号を負荷に供給することができる。ノイズの第２のバージョンは、負荷においてノイズの第１のバージョンを減衰させ得る。第１の加算器は、第２の回路の一部であることができ、および／または１以上の加算ノード（例えば、図８ＣにおけるノードＵおよびＶ）によって実現されることができる。第２の加算器も、加算ノード（例えば、図７におけるノードＸ）および／または他の回路によって実現され得る。

１つの設計において、第１の回路は、第１の伝達関数を有し、第２の回路は、第２の伝達関数を有する。帰還回路は、第１および第２の伝達関数に基づいて決定される第３の伝達関数を有する。１つの設計において、帰還回路は、定数項および／または積分項を含む伝達関数を実現する。例えば、帰還回路は、定数項のみを含む伝達関数を実現することができ、（式（６）および（７）におけるω_ｕに対応する）増幅器の単位利得帯域幅、（式（６）および（７）におけるＬに対応する）インダクタのインダクタンス、（式（６）および（７）におけるＲに対応する）負荷のインピーダンス、および／または他のパラメータに基づいて決定される利得を有することができる。

別の例示的な設計において、装置（例えば、無線デバイス、ＩＣ、回路基板等）は、スイッチャ、結合回路、エンベロープ増幅器、および帰還回路を含み得る。スイッチャ（例えば、図７におけるスイッチャ７６０）は、スイッチャノイズを含むスイッチャ出力信号を供給し得る。結合回路（例えば、図７におけるインダクタ７６２）は、スイッチャ出力信号を受信し、第１の出力信号を負荷に供給することができる。第１の出力信号は、スイッチャノイズの第１のバージョンを含むことができる。帰還回路（例えば、図７における帰還回路７８０）はまた、スイッチャ出力信号を受信し、帰還信号を供給することができる。エンベロープ増幅器（例えば、図７におけるエンベロープ増幅器７７０）は、エンベロープ信号および帰還信号を受信し、第２の出力信号を負荷に提供することができる。第２の出力信号は、負荷においてスイッチャノイズの第１のバージョンを減衰させるために使用される、スイッチャノイズの第２のバージョンを含み得る。１つの設計において、第１の出力信号は、負荷のための供給電圧のＤＣおよび低周波数成分を含み得、第２の出力信号は、負荷のための供給電圧のより高い周波数成分を含み得る。

１つの設計において、帰還回路は、ＤＡＣ（例えば、図８ＡにおけるＤＡＣ７８２）を含み得る。１つの設計において、ＤＡＣは、ステアリング電流源（例えば、図８Ｂにおける電流源７１８または図８Ｃにおける電流源７１６）を含むことができ、それはエンベロープ増幅器内に存在し得る。１つの設計において、負荷は、入力ＲＦ信号を受信および増幅し、出力ＲＦ信号を供給するように構成される電力増幅器を含み得る。エンベロープ信号は、入力ＲＦ信号のエンベロープに基づいて決定され得る。

図９は、ノイズ除去を実行するための処理９００の設計を示す。ノイズを含む第１の入力信号は、ノイズの第１のバージョンを含む第１の出力信号を取得するために、第１の回路に適用され得る（ブロック９１２）。第１の入力信号はまた、帰還信号を取得するために、帰還回路に適用され得る（ブロック９１４）。第２の出力信号および帰還信号は、ノイズの第２のバージョンを含む第２の出力信号を取得するために、第２の回路に適用されることができ、それはノイズの第１のバージョンを減衰させるために使用されることができる（ブロック９１６）。第１および第２の出力信号は、負荷に供給され、ノイズの第２のバージョンは、負荷においてノイズの第１のバージョンを減衰させることができる（ブロック９１８）。

１つの設計において、第１の入力信号は、スイッチャによって生成され得、スイッチャからのスイッチャノイズを含み得る。ブロック９１２の１つの設計において、第１の入力信号は、第１の出力信号を取得するために、インダクタを含む第１の回路に通され得る。ブロック９１４の１つの設計において、第１の入力信号が、帰還信号を取得するために、ＤＡＣを含む帰還回路に供給され得る。ブロック９１６の１つの設計において、第２の入力信号および帰還信号は、第２の出力信号を取得するために、増幅器を含む第２の回路によって増幅され得る。第１および第２の入力信号は、他の手法においても処理され得る。

１つの設計において、第１の回路は、第１の伝達関数を有し得、第２の回路は、第２の伝達関数を有し得る。帰還回路は、第１および第２の伝達関数に基づいて決定される、第３の伝達関数を有し得る。ノイズの第１のバージョンは、第１の入力信号を、第１の伝達関数を有する第１の回路に適用すること（例えば、図５Ｂにおいて、Ｖ_ＳＷ信号を、Ｈ_１伝達関数を有するブロック５１０に適用すること）によって生成され得る。第１の入力信号はまた、ノイズの第１のバージョンを減衰させるために使用されるノイズの第２のバージョンを生成するために、第３の伝達関数を有する帰還回路と、第２の伝達関数を有する第２の回路との直列の組み合わせに適用され得る（例えば、Ｖ_ＳＷ信号は、図５Ｂにおいて、Ｈ_３伝達関数を有するブロック５３０と、Ｈ_２伝達関数を有するブロック５２０との直列の組み合わせに適用され得る）。

当業者は、情報および信号がさまざまな異なる技術および技法のうちのいずれかを使用して表現され得ることを理解するだろう。例えば、上記説明全体にわたって言及され得るデータ、命令、コマンド、情報、信号、ビット、シンボル、およびチップは、電圧、電流、電磁波、磁場または磁性粒子、光場または光粒子、またはこれらの任意の組み合わせによって表されることができる。

当業者は、本開示に関連して説明された、さまざまな例示的な論理ブロック、構成、モジュール、回路、およびアルゴリズムのステップが、電子ハードウェア、コンピュータソフトウェア、または両方の組み合わせとして実現され得ることをさらに理解するだろう。ハードウェアおよびソフトウェアのこの相互互換性を明確に例示するために、様々な例示的なコンポーネント、ブロック、モジュール、回路、およびステップが、これらの機能の観点から一般的に上述されている。このような機能がハードウェアとして実現されるか、ソフトウェアとして実現されるかは、システム全体に課される特定の用途および設計の制約に依存する。当業者は、説明された機能を、各特定の用途のために様々な方法で実現できるが、このような実現の決定は、本開示の範囲からの逸脱を生ずるものとして解釈されるべきではない。

本開示に関連して説明された、様々な例示的な論理ブロック、モジュール、および回路は、ここで説明された機能を実行するように設計された、汎用プロセッサ、デジタルシグナルプロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、または他のプログラマブル論理デバイス、離散ゲートまたはトランジスタ論理、離散ハードウェアコンポーネント、またはそれらの任意の組み合わせを用いて、実現または行い得る。汎用プロセッサは、マイクロプロセッサであり得るが、あるいは、プロセッサは、任意の従来のプロセッサ、コントローラ、マイクロコントローラ、またはステートマシンであることができる。プロセッサはまた、例えば、ＤＳＰとマイクロプロセッサとの組み合わせ、複数のマイクロプロセッサ、ＤＳＰコアを伴う１つ以上のマイクロプロセッサ、または、他の何らかのこのような構成のような、コンピューティングデバイスの組み合わせとして、実現され得る。

本開示に関して説明された方法またはアルゴリズムのステップは、ハードウェアにおいて直接的に、またはプロセッサにより実行されたソフトウェアモジュールにおいて、または２つの組み合わせにおいて、具現化され得る。ソフトウェアモジュールは、ＲＡＭメモリ、フラッシュメモリ、ＲＯＭメモリ、ＥＰＲＯＭメモリ、ＥＥＰＲＯＭメモリ、レジスタ、ハードディスク、リムーバブルディスク、ＣＤ−ＲＯＭ、または当該技術で知られている記憶媒体の任意の他の形態中に存在できる。例示的な記憶媒体は、プロセッサに結合されるので、プロセッサは、記憶媒体から情報を読み取り、記憶媒体へ情報を書き込むことができる。あるいは、記憶媒体は、プロセッサに組み込まれ得る。プロセッサおよび記憶媒体は、ＡＳＩＣの中に存在できる。ＡＳＩＣは、ユーザ端末に存在し得る。あるいは、プロセッサおよび記憶媒体は、ユーザ端末において、離散コンポーネントとして存在できる。

１つ以上の例示的な設計では、記述した機能は、ハードウェア、ソフトウェア、ファームウェア、またはこれらの任意の組み合わせで実現され得る。ソフトウェアで実現される場合、機能は、コンピュータ可読媒体上で、１つ以上の命令またはコードとして、記憶または伝送され得る。コンピュータ可読媒体は、コンピュータ記憶媒体および一つの場所から別の場所へのコンピュータプログラムの伝送を容易にする任意の媒体を含む通信媒体を含む。記憶媒体は、汎用コンピュータまたは特殊目的コンピュータによってアクセスされることができる、任意の利用可能な媒体であってもよい。限定ではなく例として、そのようなコンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭ、または他の光ディスク記憶装置、磁気ディスク記憶装置、または他の磁気記憶デバイス、または、命令またはデータ構造の形態で所望のプログラムコードを搬送または記憶するために使用されることができ、汎用コンピュータまたは特殊目的コンピュータ、あるいは汎用プロセッサまたは特殊目的プロセッサによってアクセスされることができる、任意の他の媒体を含むことができる。また、任意の接続は、コンピュータ可読媒体と精確に呼ばれる。例えば、ソフトウェアが、ウェブサイト、サーバ、または同軸ケーブル、光ファイバケーブル、ツイスト・ペア、デジタル加入者線（ＤＳＬ）、または赤外線、無線、およびマイクロ波のようなワイヤレステクノロジーを使用して他の遠隔ソースから伝送された場合には、同軸ケーブル、光ファイバケーブル、ツイスト・ペア、ＤＳＬ、または赤外線、無線、およびマイクロ波のようなワイヤレステクノロジーは、媒体の定義に含まれる。ディスク（disk）およびディスク（disc）は、ここで使用される場合、コンパクトディスク（disc）（ＣＤ）、レーザーディスク（登録商標）（disc）、光ディスク（disc）、デジタル多用途ディスク（disc）（ＤＶＤ）、フロッピー（登録商標）ディスク（disk）、およびブルーレイ（登録商標）ディスク（disc）を含み、ディスク（disk）は通常、データを磁気的に再生するが、ディスク（disc）は、レーザーを用いて光学的にデータを再生する。上記の組み合わせもまた、コンピュータ可読媒体の範囲内に含まれるべきである。

本開示のこれまでの記述は、当業者が本開示を製作または使用できるように提供した。本開示に対する様々な変更は、当業者にとって容易に明らかであろうし、ここで定義される一般的な原理は、本開示の範囲から逸脱することなく他の変形に適用され得る。したがって、本開示は、本明細書において説明される実例および設計に限定されるように意図されたものではなく、本明細書において開示された原理および新規の特徴と矛盾しない最大範囲であると認められるべきである。

Claims (26)

1. ノイズを含む第１の入力信号を受信し、前記ノイズの第１のバージョンを含む第１の出力信号を供給するように構成される、第１の回路と、
   前記第１の入力信号を受信し、帰還信号を供給するように構成される、帰還回路と、
   第２の入力信号と前記帰還信号とを受信し、前記ノイズの前記第１のバージョンを減衰させるために使用される、前記ノイズの第２のバージョンを含む第２の出力信号を供給するように構成される、第２の回路と、
   を含む、装置。
2. 前記第１の回路は、スイッチャに結合されたインダクタを含み、前記第１の入力信号は、前記スイッチャからのスイッチャノイズを含む、請求項１に記載の装置。
3. 前記第２の回路は、増幅器を含む、請求項１に記載の装置。
4. 前記帰還回路は、デジタルアナログ変換器（ＤＡＣ）を含む、請求項１に記載の装置。
5. 前記第１の回路は、第１の伝達関数を有し、前記第２の回路は、第２の伝達関数を有し、前記帰還回路は、前記第１および第２の伝達関数に基づいて決定される第３の伝達関数を有する、請求項１に記載の装置。
6. 前記帰還回路は、定数項、または積分項、若しくは両方を含む、伝達関数を実現する、請求項１に記載の装置。
7. 前記第１の回路はインダクタを含み、前記第２の回路は増幅器を含み、前記帰還回路は、前記増幅器の単位利得帯域幅、前記インダクタのインダクタンス、または前記第１および第２の出力信号によって適用された負荷のインピーダンス、のうちの少なくとも１つに基づいて決定される利得、を有する、請求項１に記載の装置。
8. 前記第２の入力信号から前記帰還信号を減算し、第３の入力信号を前記第２の回路に供給するように構成された加算器
   をさらに含む、請求項１に記載の装置。
9. 前記第１および第２の出力信号を加算し、第３の出力信号を負荷に供給するように構成される加算器をさらに含み、前記ノイズの前記第２のバージョンは、前記負荷において前記ノイズの前記第１のバージョンを減衰させる、
   請求項１に記載の装置。
10. スイッチャノイズを含むスイッチャ出力信号を供給するように構成されるスイッチャと、
    前記スイッチャ出力信号を受信し、第１の出力信号を負荷に供給するように構成される結合回路であって、前記第１の出力信号は、前記スイッチャノイズの第１のバージョンを含む、結合回路と、
    前記スイッチャ出力信号を受信し、帰還信号を供給するように構成される帰還回路と、
    エンベロープ信号および前記帰還信号を受信し、第２の出力信号を前記負荷に供給するように構成されるエンベロープ増幅器であって、前記第２の出力信号は、前記負荷において前記スイッチャノイズの前記第１のバージョンを減衰させるために使用される、前記スイッチャノイズの第２のバージョンを含む、エンベロープ増幅器と、
    を含む装置。
11. 前記帰還回路は、デジタルアナログ変換器（ＤＡＣ）を含む、請求項１０に記載の装置。
12. 前記ＤＡＣは、前記エンベロープ増幅器内に存在するステアリング電流源を含む、請求項１１に記載の装置。
13. 前記第１の出力信号は、前記負荷のための供給電圧の直流（ＤＣ）および低周波数成分を含み、前記第２の出力信号は、前記負荷のための前記供給電圧のより高い周波数成分を含む、請求項１０に記載の装置。
14. 前記負荷は、入力無線周波数（ＲＦ）信号を増幅し、出力ＲＦ信号を供給するように構成される電力増幅器を含み、前記エンベロープ信号は、前記入力ＲＦ信号のエンベロープに基づいて決定される、請求項１０に記載の装置。
15. ノイズの第１のバージョンを含む第１の出力信号を取得するために、前記ノイズを含む第１の入力信号を、第１の回路に適用することと、
    帰還信号を取得するために、前記第１の入力信号を、帰還回路に適用することと、
    前記ノイズの前記第１のバージョンを減衰させるために使用される前記ノイズの第２のバージョンを含む第２の出力信号を取得するために、第２の入力信号および前記帰還信号を、第２の回路に適用することと、
    を含む、方法。
16. 前記第１および第２の出力信号は、負荷に供給され、前記ノイズの前記第２のバージョンは、前記負荷において前記ノイズの前記第１のバージョンを減衰させる、請求項１５に記載の方法。
17. スイッチャによって前記第１の入力信号を生成することをさらに含み、前記第１の入力信号は、前記スイッチャからのスイッチャノイズを含む、請求項１５に記載の方法。
18. 前記第１の入力信号を前記第１の回路に前記適用することは、前記第１の出力信号を取得するために、前記第１の入力信号を、インダクタを含む前記第１の回路に通すことを含む、請求項１５に記載の方法。
19. 前記第１の入力信号を前記帰還回路に前記適用することは、前記帰還信号を取得するために、前記第１の入力信号をデジタルアナログ変換器（ＤＡＣ）に供給することを含む、請求項１５に記載の方法。
20. 前記第２の入力信号および前記帰還信号を前記第２の回路に前記適用することは、前記第２の出力信号を取得するために、増幅器を含む前記第２の回路によって前記第２の入力信号および前記帰還信号を増幅することを含む、請求項１５に記載の方法。
21. 前記第１の回路は、第１の伝達関数を有し、前記第２の回路は、第２の伝達関数を有し、前記帰還回路は、前記第１および第２の伝達関数に基づいて決定される第３の伝達関数を有する、請求項１５に記載の方法。
22. 前記ノイズの前記第１のバージョンは、前記第１の入力信号を、前記第１の伝達関数を有する前記第１の回路に適用することによって生成され、前記ノイズの前記第２のバージョンは、前記第１の入力信号を、前記第３の伝達機能を有する前記帰還回路と、前記第２の伝達機能を有する前記第２の回路との、直列の組み合わせに適用することによって生成される、請求項２１に記載の方法。
23. ノイズを含む第１の入力信号を処理し、前記ノイズの第１のバージョンを含む第１の出力信号を供給するための手段と、
    前記第１の入力信号を処理し、帰還信号を供給するための手段と、
    第２の入力信号および前記帰還信号を処理し、前記ノイズの前記第１のバージョンを減衰させるために使用される前記ノイズの第２のバージョンを含む第２の出力信号を供給するための手段と、
    を含む、装置。
24. 前記第１および第２の出力信号は、負荷に供給され、前記ノイズの前記第２のバージョンは、前記負荷において前記ノイズの前記第１のバージョンを減衰させる、請求項２３に記載の装置。
25. 前記第１の入力信号を処理し、前記第１の出力信号を供給するための手段は、第１の伝達関数を実現し、前記第２の入力信号および前記帰還信号を処理するための手段は、第２の伝達関数を実現し、前記第１の入力を処理し、前記帰還回路を供給するための手段は、前記第１および第２の伝達関数に基づいて決定される第３の伝達関数を実現する、請求項２３に記載の装置。
26. 非一時的なコンピュータ可読媒体を含むコンピュータプログラム製品であって、
    前記非一時的なコンピュータ可読媒体は、
    少なくとも１つのコンピュータに、ノイズの第１のバージョンを含む第１の出力信号を取得するために、前記ノイズを含む第１の入力信号の処理を指示させるためのコードと、
    前記少なくとも１つのコンピュータに、帰還信号を取得するために、前記第１の入力信号の処理を指示させるコードと、
    前記少なくとも１つのコンピュータに、前記ノイズの前記第１のバージョンを減衰させるために使用される、前記ノイズの第２のバージョンを含む第２の出力信号を取得するために、第２の入力信号および前記帰還信号の処理を指示させるコードと、
    を含む、コンピュータプログラム製品。

Images