JP2014506684A - 画像信号のセキュアな伸長を有するディスプレイ - Google Patents

Abstract

ディスプレイが複数のアルゴリズムブロックに空間的に分割された画像信号を伸長する。ディスプレイ基板は、表示エリアと、ディスプレイ基板に取り付けられたカバーと、を有する。複数のピクセルは、駆動信号に応答して光をユーザーに提供するために、表示エリアにおいてディスプレイ基板とカバーとの間に配置される。複数の制御ユニットは、表示エリアにおいてディスプレイ基板とカバーとの間に配置される。それぞれが、複数のピクセルのうちの１つ又は複数に接続される。それぞれの制御ユニットがアルゴリズムブロックを受信し、受信したアルゴリズムブロック内のデータを伸長することによって接続されたピクセル（複数の場合もある）のそれぞれの駆動信号（複数の場合もある）を生成する。

Description

本発明は、フラットパネルディスプレイに関し、詳細には、有機発光ダイオード（ＯＬＥＤ）ディスプレイ等の固体エレクトロルミネッセント（ＥＬ）フラットパネルディスプレイに関し、より詳細には、伸長機能が組み込まれたそのようなデバイスに関する。

［関連出願の相互参照］
２００８年８月１４日に出願されて、２０１０年２月１８日に米国特許出願公開第２０１０／００３９０３０号として公開されたWinters他による「OLED device with embedded chip driving」という発明の名称の、本発明の譲受人に譲渡された同時係属中の米国特許出願第１２／１９１，４７８号と、Cok他による「Digital display with integrated computing circuit」という発明の名称の、本発明の譲受人に譲渡された米国特許出願第１３／０２４，７９９号と、Cokによる「Chiplet display device with serial control」という発明の名称の、本発明の譲受人に譲渡された米国特許出願第１３／０２４，７７１号と、White他による「Display with secure decryption of image signals」という発明の名称の、本発明の譲受人に譲渡された同時出願の米国特許出願第１３／０１７，５１４号と、Cok他による「Electroluminescent display device with optically communicating chiplets」という発明の名称の、本発明の譲受人に譲渡された同時出願の米国特許出願第１３／０２９，５４９号が参照される。これらの出願の全ての開示内容は、引用することによって本明細書の一部をなすものとする。

フラットパネルディスプレイは、圧縮形式で搬送されたコンテンツを表示するのによく用いられる。液晶ディスプレイ（ＬＣＤ）、プラズマディスプレイ（ＰＤＰ）及びエレクトロルミネッセント（ＥＬ）ディスプレイは、フラットパネルディスプレイの実例である。ＥＬディスプレイは、被覆可能無機発光ダイオード、量子ドット、及び有機発光ダイオード（ＯＬＥＤ）を含む様々な発光体技術から作製することができる。ＥＬ発光体は、ＥＬ材料の薄膜を通過する電流を用いて光を生成する。ＥＬディスプレイは、アクティブマトリックス制御方式及びパッシブマトリックス制御方式の双方を用い、複数のピクセルを用いることができる。各ピクセルは、ＥＬ発光体を備えることができ、ＥＬ発光体を通る電流を駆動するための駆動トランジスタもディスプレイ上に設けられる。ピクセルは、通常、ピクセルごとに、そのピクセルに関連付けられたデータ値を有する行アドレス及び列アドレスを備える２次元アレイに配列される。ピクセルは、赤、緑、青、及び白等の種々の色を有することができる。

非常に多くのポピュラーな画像及びビデオの圧縮／伸長アルゴリズムは、ブロック指向型である。例えば、ＤＶＤにおいて用いられるＭＰＥＧ−２ビデオ圧縮及びＪＰＥＧ静止画圧縮は、離散コサイン変換（ＤＣＴ）を用いて所与のフレーム又は画像からの各８×８ピクセルブロックのデータを圧縮する。ＭＰＥＧ−４ パート１０（ＡＶＣ）は、４×４ピクセルブロックを用いる。ＭＰＥＧ−２及びＡＶＣグループは、搬送及びハンドリング用に１６×１６ピクセルマクロブロック内の隣接するブロックを用いる。幾つかの従来のデータ圧縮アルゴリズムもブロック指向型である。例えば、ｂｚｉｐ２アルゴリズムは、入力データの１００ｋＢ〜９００ｋＢの固定サイズブロックを圧縮する。

しかしながら、現在利用可能なディスプレイは、一般に、一時に１つのブロックを逐次に扱うブロック指向型アルゴリズムを処理する。例えば、２０１０年９月７日にKwan他に対して発行され、その開示内容は引用することによって本明細書の一部をなす特許文献１は、ループ内フィルター及びスクラッチパッドメモリを用いてマクロブロックを順次平滑化及びデブロックする方式を記載している。この方式は、一時にビデオフレーム内のマクロブロックの１つの行を処理する。

２００６年９月２６日にSano他に対して発行された特許文献２は、ＪＰＥＧ２０００画像を伸長して、選択された解像度の出力を与えるための方式を記載している。ＪＰＥＧ２０００は、ウェーブレット符号化を用い、この符号化では、画像は、次第に低くなっていく解像度のサブバンドによって表される。画像タイル（最初は画像全体）が、各方向（ｘ及びｙ）において低周波数レンジ及び高周波数レンジに変換される。次に、ＬＬ（低周波数ｘ、低周波数ｙ）サブバンドが、４つの副サブバンド（sub-subband）に分割され、このプロセスは、所望の数の分割ステップについて繰り返される。Sanoは、画像のＲ平面、Ｇ平面、及びＢ平面を並列に伸長して、速度を増加させることを記載している。また、Sanoは、並列伸長デバイス及び記憶装置を用いて高速表示性能を改善することができることも明記している。

図９は、従来のＥＬディスプレイにおいて用いられる駆動方法を示している。ディスプレイ基板４００は、カバー４０８の下にあるＥＬ発光体５０を支持している。カバー４０８は、ガラス、金属箔、又は当該技術分野において知られている他の材料とすることができる。ＥＬ発光体５０は湿気によって損傷を受けるので、湿気が基板とカバーとの間の空間である密封エリア１６に入るのを防止するために、シール４０９が用いられる。シール４０９は、当該技術分野において知られているように接着剤及び乾燥剤を含むことができる。密封エリア１６は、表示エリア１５を含み、この表示エリア内に、ＥＬ発光体５０の全てが位置している。ＥＬ発光体５０は、ドライバーＩＣ４２０からはんだボール４２１を介して、又は当該技術分野において知られているようなパッドアップ（pad-up）構成ではワイヤボンド（図示せず）を介して、金属層４０３を通る電流を受け取る。ドライバーＩＣ４２０は、チップオンガラス（ＣｏＧ）、フリップチップ若しくはＢＧＡ（ボールグリッドアレイ）パッケージ、又はＣＳＰ（チップスケールパッケージ）とすることができる。ドライバーＩＣ４２０は、表示エリア１５の外部にあり、かつ密封エリア１６の外部にある。エポキシ樹脂又は他の成形化合物とすることができるグロブトップ（glob-top）４２２が、ドライバーＩＣ４２０を覆う。特許文献３は、Hu他による特許文献３の段落４４は、関連した方式の一例である。このシステムは、復号化されたデータを伸長するための伸長器を備える。

米国特許第７，７９２，３８５号明細書 米国特許第７，１１３，６４５号明細書 米国特許出願公開第２００６／０１５８７３７号明細書

これらの方式うちのいずれも、到来する圧縮されたデータが空間的に分離されるという理由によって利用可能な並列性を活用していない。すなわち、各ブロックは、ディスプレイの或る特定の空間領域のコンテンツを表し、したがって、その領域に専用の制御ユニットによって処理される可能性がある。画像データを伸長するより効率的な方法が現在必要とされている。

したがって、本発明の一態様によれば、複数のアルゴリズムブロックに空間的に分割された画像信号を伸長するためのディスプレイであって、
ａ）ディスプレイ基板であって、表示エリアと、該ディスプレイ基板に取り付けられたカバーと、を有する、ディスプレイ基板と、
ｂ）前記表示エリアにおいて前記ディスプレイ基板とカバーとの間に配置され、駆動信号に応答して光をユーザーに提供するための複数のピクセルと、
ｃ）前記表示エリアにおいて前記ディスプレイ基板とカバーとの間に配置された複数の制御ユニットであって、それぞれが、前記複数のピクセルのうちの１つ又は複数に接続され、アルゴリズムブロックを受信して、該受信したアルゴリズムブロック内のデータを伸長することによって接続されたピクセル（複数の場合もある）のそれぞれの駆動信号（複数の場合もある）を生成するように構成されている、複数の制御ユニットと、
を備える、ディスプレイが提供される。

本発明の別の態様によれば、画像信号をセキュアに伸長するためのディスプレイであって、
ａ）ディスプレイ基板であって、表示エリアと、該ディスプレイ基板に取り付けられたカバーと、を有する、ディスプレイ基板と、
ｂ）前記表示エリアにおいて前記ディスプレイ基板とカバーとの間に配置され、駆動信号に応答して光をユーザーに提供するための複数のピクセルと、
ｃ）前記表示エリアにおいて前記ディスプレイ基板とカバーとの間に配置された複数の制御チップレットであって、それぞれが、前記ディスプレイ基板とは別個の異なるチップレット基板を備え、前記複数のピクセルのうちの１つ又は複数に接続され、それぞれの制御信号を受信して、前記接続されたピクセル（複数の場合もある）のそれぞれの駆動信号（複数の場合もある）を生成するように構成されている、複数の制御チップレットと、
ｄ）圧縮された画像信号を受信し、前記制御チップレットごとの対応する制御信号を生成し、該制御信号を前記制御チップレットのうちの前記対応する１つに送信するための伸長器と、
を備える、ディスプレイが提供される。

本発明の利点は、本発明が、到来する圧縮されたデータが空間的に分離されるという理由によって利用可能な並列性を活用するということである。各ブロックは、異なる制御ユニットによって処理されるので、制御ユニットは、複数のブロックを順次処理するユニットよりもはるかに低いクロック周波数で動作することができる。これによって、ディスプレイにおける電力消費及び発熱が低減される。分散処理は、大型ディスプレイにもよく適している。分散処理では、より少ない量の圧縮されたデータをより低速で（例えば、１フレーム時間内に）送信することができ、より多くの量の対応する伸長されたデータをより高速で同じ時間内に送信することと比較して、電力が節減され、複雑度が低減される。データレートを低減することによって、送信されている信号のエッジレート（スルーレート）の低減も可能になり、これによって、放出される無線周波数雑音が低減される。

様々な実施形態によるディスプレイの断面図である。 様々な実施形態によるディスプレイの機能ブロック図である。 様々な実施形態による、ソースドライバーを有するディスプレイの平面図である。 様々な実施形態による、リンクインテグリティ監視を有するディスプレイの機能ブロック図である。 様々な実施形態による、分散復号化を有するディスプレイの機能ブロック図である。 様々な実施形態による、伸長を有するディスプレイの機能ブロック図である。 様々な実施形態による、伸長を有するディスプレイの平面図である。 別の実施形態による、伸長を有するディスプレイの平面図である。 表示エリアの外部にグロブトップ密封された（glob-topped）ドライバーＩＣを用いる従来のディスプレイの断面図である。 様々な実施形態による、分散型伸長を実行するように構成されたディスプレイを示す図である。 様々な実施形態による、画像信号をセキュアに伸長するように構成されたディスプレイを示す図である。 様々な実施形態による、複数のアルゴリズムブロックに空間的に分割された画像信号をセキュアに復号化及び伸長するように構成されたディスプレイを示す図である。 データ処理システムの構成要素を示す高レベル図である。

以下の説明において、通常はソフトウェアプログラムとして実施される観点から幾つかの実施形態を説明することにする。当業者であれば、そのようなソフトウェアの等価物をハードウェアでも構築することができることを容易に認識するであろう。画像操作アルゴリズム及び画像操作システムはよく知られているので、本説明は、特に、本明細書で説明するシステム及び方法の一部を成すか、又はこれらのシステム及び方法とより直接的に協働するアルゴリズム及びシステムを対象とすることにする。そのようなアルゴリズム及びシステムの他の態様と、それらに関与する画像信号の生成及び他の処理を行う、本出願において具体的に図示も説明もされないハードウェア又はソフトウェアとは、当該技術分野において知られているそのようなシステム、アルゴリズム、構成要素、及び要素から選択される。本明細書で説明するようなシステム及び方法を所与とすると、本出願において具体的に図示も示唆も説明もされていない、任意の実施形態の実施に役立つソフトウェアは、従来どおりのものであり、そのような技術分野における通常の技術の範囲内にある。

コンピュータープログラム製品は、１つ又は複数の記憶媒体、例えば；磁気ディスク（フロッピー（登録商標）ディスク等）若しくは磁気テープ等の磁気記憶媒体；光ディスク、光テープ、若しくは機械可読バーコード等の光記憶媒体；ランダムアクセスメモリ（ＲＡＭ）若しくは読み出し専用メモリ（ＲＯＭ）等の固体電子記憶デバイス；又は様々な実施形態（複数の場合もある）による方法（複数の場合もある）を実行するように１つ又は複数のコンピューターを制御するための命令を有するコンピュータープログラムを記憶するのに用いられる他の任意の物理デバイス若しくは物理媒体を含むことができる。

図１は、画像信号をセキュアに復号化するためのディスプレイを示している。ディスプレイ基板４００は、表示エリア１５と、当該ディスプレイ基板４００に取り付けられたカバー４０８とを有する。表示エリア１５内においてディスプレイ基板４００とカバー４０８との間に配置された複数のピクセル６０は、駆動信号に応答して光をディスプレイのユーザー又は他の視認者に提供する。例えば、ピクセル６０は、ＥＬ発光体、光放射プラズマセル、又は交差偏光子間の液晶とすることができる。複数の制御チップレット４１０が、表示エリア１５内のディスプレイ基板４００とカバー４０８との間に配置されている。各制御チップレットは、ディスプレイ基板４００とは別個で異なるとともに複数のピクセル６０のうちの１つ又は複数に接続されているチップレット基板４１１を備える。制御チップレット４１０は、それぞれの制御信号を受信し、接続されたピクセル（複数の場合もある）６０のそれぞれの駆動信号（複数の場合もある）を生成する。制御チップレット４１０上のパッド４１２が、金属層４０３によってピクセル６０に接続されている。復号化チップレット４３０も、ディスプレイ基板４００とカバー４０８との間、すなわち密封エリア１６内に配置され、ディスプレイ基板４００とは別個の異なるチップレット基板４１１を備える。この図において、復号化チップレット４３０は表示エリア１５内にある。復号化チップレット４３０は、表示エリア１５の外部とすることもできるが、それでも密封エリア１６内にある。複数の復号化チップレット４３０をディスプレイ基板４００にわたって表示エリア１５の内又は外に配置することができる。

制御信号から駆動信号を生成するために、制御チップレット４１０は、当該技術分野において知られているような従来の２トランジスタ１キャパシタ（２Ｔ１Ｃ）のアクティブマトリックス駆動回路、又はパッシブマトリックス駆動回路を備えることができる。駆動信号は、電圧又は電流とすることができ、時間変調（例えば、パルス幅変調、ＰＷＭ）することもできるし、振幅変調することもできるし、当該技術分野において知られている他の変調形式とすることもできる。

復号化チップレット４３０は、金属層４０３を通って制御チップレットのうちの１つに電気的接続を行うためのパッド４１２を備える。復号化チップレット４３０は、有利には、パッド４１２が、復号化チップレット４３０のチップレット基板４１１の、ディスプレイ基板４００から遠い側となるように、ディスプレイ基板４００にわたって配置される。様々な実施形態では、復号化チップレット４３０は、暗号化された画像データを、密封エリア１６の外部から１つ又は複数の入力電極４０４を通して受信する。他の実施形態では、復号化チップレット４３０は、暗号化された画像データを、アンテナ又はキャビティを用いて無線で、又は電源ライン（図示せず）に重畳されたデータとして受信する。更に他の実施形態では、復号化チップレット４３０は、暗号化された画像データを、密封エリア１６内の別の復号化チップレット（図示せず）から、又は後述するような密封エリア１６内のデマルチプレクサー若しくはソースドライバーから受信する。更に他の実施形態では、上記で参照した００１４４４−５３４７に記載されているように、復号化チップレット４３０は、暗号化された画像データを、密封エリア１６内又は密封エリア１６の外部の送信機又は別のチップレットから光学的に受信するための光検出器（例えばフォトセル）を含む。

シール４０９は、ディスプレイ基板４００及びカバー４０８をともに保持する。シール４０９は、カバーを基板に取り付けるための封止剤とすることができ、この封止剤（シール４０９）、ディスプレイ基板４００、及びカバー４０８は、基板とカバーとの間のエリア内への湿気の進入を低減することができる。これは、ピクセル６０がエレクトロルミネッセント（ＥＬ）ピクセルであるときに特に有利である。例えば、シール４０９、ディスプレイ基板４００、及びカバー４０８は、湿気に対して実質的に不浸透性にすることができる（例えば、それらはガラス又は金属とすることができる）。別の例では、ディスプレイ基板４００及びカバー４０８は、ガラスとすることができ、シール４０９は、耐湿性接着剤の連続ビード（又は互いに接合された複数のビード）とすることもできるし、密封エリア１６の周囲を巡って一方が他方の隣にある２つのそのようなビードとすることもできる。２つのビードを用いた一実施形態では、一方のビードは外側シールを形成し、他方のビードは、外側シールから実質的に一定に離間した内側シールを形成する（例えば、内側の方形が外側の方形よりも小さい２つの入れ子になった方形、又は異なる半径の２つの同心円）。

図２は、図１のシステムの機能ブロック図を示している。方形は、部材又はステップを表し、角丸方形は、データ項目、値、又は値のセットを表している。復号化チップレット４３０は、暗号化された画像信号２００を受信する。復号化チップレット４３０内の復号器４３１ａは、暗号化された画像信号２００を復号化して、制御チップレット４１０ごとのそれぞれの制御信号２０５を生成する回路又はプログラムである。次に、各制御信号２０５は、制御チップレット４１０のうちの対応する１つに金属層４０３（図１）を介して送信される。次に、制御チップレットは、各接続されたピクセル６０の駆動信号２１０を生成する。明確にするために、この図は、１つの復号化チップレット４３０、１つの制御チップレット４１０、及び１つのピクセル６０しか示していない。様々な実施形態では、これらのもののそれぞれが複数設けられる。

複数の復号化チップレット４３０がある場合、各復号化チップレット４３０は、他の復号化チップレット４３０によって復号化される部分から、空間（例えば、上半分、下半分）、時間（例えば、偶数フレーム、奇数フレーム）、又は双方（例えば、インターレースディスプレイの第１のフィールド、第２のフィールド）において分割された、暗号化された画像信号２００（図２）の一部分の復号化を担当することができる。

復号器４３１ａは、ＨＤＣＰ標準規格に従ってＨＤＣＰ復号化を実行し、擬似ランダムビットストリーム（ＰＲＢＳ）を生成し、暗号化された画像信号２００の各ビットとＰＲＢＳの対応するビットとの間のビット単位の排他的ＯＲ演算（ＸＯＲ）を実行することができる。復号器４３１ａは、ＩＤＥＡ、ＲＳＡ、ＡＥＳ（Rijndael）、Ｔｗｏｆｉｓｈ、又は当該技術分野において知られている他の符号若しくは暗号の復号化を実行することもできる。

代替的に、上記ＸＯＲは、復号化の地点をピクセル６０のより一層近くに移動させるために、制御チップレット４１０においてＸＯＲユニット４１５によって実行することができる。復号化チップレット４３０は、例えば、パススルー４３４（復号化チップレット４３０を通るワイヤ、マルチ、又は他のデータパス）を用いて、各制御チップレット４１０によって制御されるピクセル（複数の場合もある）６０に対応する暗号化された画像信号２００をその制御チップレット４１０の制御信号２０５として提供することができる。次に、復号化チップレット４３０は、ＰＲＢＳ２１５を各制御チップレット４１０に更に提供し、各制御チップレット４１０は、ＰＲＢＳ２１５を受信し、このＰＲＢＳをＸＯＲすることにより制御信号と組み合わせて駆動信号を生成する。同様に、復号化とは別個の鍵生成を有する任意の暗号化アルゴリズムを、復号化チップレット４３０における鍵生成と制御チップレット４１０における復号化とを有するこの方法で分割することができる。復号化チップレット４３０は、暗号化された画像信号を復号化するための復号鍵を記憶することができる。この復号鍵は、揮発性又は不揮発性のメモリ４３２に記憶することができる。複数の復号化チップレット４３０がある場合、それぞれが、それぞれの一意の復号鍵をそのそれぞれのメモリ４３２に記憶することができる。

様々な実施形態では、ディスプレイは、１つ又は複数の暗号化されたローカル画像信号をセキュアに復号化する。制御チップレット４１０は、受信した、暗号化されたローカル画像信号（例えば、パススルー４３４からの制御信号２０５）を復号化して、接続されたピクセル（複数の場合もある）ごとの対応する駆動信号を生成するように構成された復号器４３１ｂを備える。復号化チップレット４３０は、擬似ランダムビットストリーム（ＰＲＢＳ２１５）を制御チップレット（ここでは、明確にするために１つしか示されていない）のうちの１つに提供するように構成されている。制御チップレット内の復号器４３１ｂは、ＰＲＢＳ２１５を受信し、このＰＲＢＳを制御信号２０５と組み合わせて駆動信号２１０を生成する。復号器４３１ｂは、ＸＯＲを実行するＸＯＲユニット４１５を備える。ＸＯＲユニット４１５は、様々な方法で実装することができる。例えば、４つのＮＡＮＤゲートを用いて、

を示すＡ ｘｏｒ Ｂを、以下の式のように計算することができる。

他の実施形態では、ディスプレイは、複数の制御チップレット４１０を有する。各制御チップレットは、それぞれの復号器４３１ｂを備え、各制御チップレットは、対応する暗号化されたローカル画像信号を復号化する。そのような実施形態は、ＰＲＢＳ／ＸＯＲ暗号化以外の暗号化方式とともに用いることができる。

図３は、ソースドライバーチップレット４４０を用いるディスプレイの一実施形態を示している。このソースドライバーチップレットは、ディスプレイ基板４００とカバー４０８との間に配置され、ディスプレイ基板４００とは別個の異なるそれぞれのチップレット基板（４１１；図１参照）を有し、密封エリア１６に位置している。ディスプレイは、１つ又は複数のデータライン３５を備え、各データラインは、制御チップレット（複数の場合もある）４１０のうちの１つ又は複数に接続されている。各ソースドライバーチップレットは、対応する復号化チップレット４３０から対応する制御チップレット（複数の場合もある）４１０にデータライン（複数の場合もある）を用いて制御信号（複数の場合もある）２０５（図２）を通信するために、復号化チップレット４３０と、データライン（複数の場合もある）３５のうちの１つ又は複数と、に接続されている。ソースドライバーチップレット４４０は、従来のチップオンフレックス（ＣｏＦ）ソースドライバー又はチップオンガラス（ＣｏＧ）ソースドライバーと機能において同様であるが、密封エリア１６においてディスプレイ基板４００とカバー４０８との間に配置され、これによって、有利には、これらのソースドライバーチップレットの攻撃に対する耐性が高められる。ソースドライバーチップレット４４０は、表示エリア１５（図１）の内又は外に位置することができる。ソースドライバーチップレット４４０は、例えば、時間変調又は振幅変調された電圧制御信号又は電流制御信号を提供することができる。

図４は、復号化チップレット４３０と制御チップレット４１０との間のリンクインテグリティ監視の機能ブロック図を示している。制御チップレット４１０は、ディスプレイ上の制御チップレット４１０のうちの選択された１つとすることができる。リンクインテグリティ監視は、１つ又は複数の復号化チップレット４３０と、１つ又は複数の制御チップレット４１０と、の間で実行することができる。復号化チップレット４３０及び制御チップレット４１０は、それぞれのリンクインテグリティ監視回路をそれぞれ備えることができるそれぞれのモニター４３５ａ、４３５ｂを備える。モニター４３５ａ、４３５ｂは、復号化チップレット４３０と制御チップレット４１０との間の通信が、例えば、暗号化されていないデータをそれらの間の接続からスヌープしようとしている攻撃者によって監視されているか否かを判断する。これを行うには、攻撃者は、ディスプレイを破壊することなく密封エリア１６内に侵入しなければならないが、攻撃者が何とかそれをやり遂げた場合、モニター４３５ａ、４３５ｂは、第２の防護ラインを提供する。

復号化チップレット４３０及び制御チップレット４１０内のモニター４３５ａ、４３５ｂが、それらのチップレット間の通信が監視されていると判断した場合、復号化チップレット４３０のモニター４３５ａは、復号器４３１ａが制御信号２０５を生成することを防止し、復号器４３１ａに暗号化された画像信号２００の代わりにセキュリティ信号を用いた制御信号２０５を生成させる（例えば、その結果、ディスプレイは「no cr4ck0rz」等の固定メッセージを示すことになる）か、又は復号化チップレット４３０に自壊させる。一実施形態では、復号化チップレット４３０は、（この例では、トランジスタ４２２ｂｃのゲートに閾値を上回る電圧を与えることによって）トランジスタ４２２ｂｃを閉路することによって自壊する。この閉路によって、その後、電源（ＶＤＤ）は、復号化チップレット４３０全体に電力（ＣＨＩＰ＿ＶＤＤ）を供給するヒューズ４３７ｇｅを通ってアースに短絡される。高電流は、ヒューズ４３７ｇｅを飛ばし、ＣＨＩＰ＿ＶＤＤを開路し、復号化チップレット４３０を停電させる。トランジスタ４２２ｂｃのゲートがアクティブに駆動されていないとき、例えば、復号化チップレット４３０の電源投入及び電源切断の際、オプションのプルダウン抵抗器４４７ａｔがトランジスタ４２２ｂｃのＶ_ｇｓを閾値電圧未満に保つ。抵抗器４４７ａｔ、トランジスタ４２２ｂｃ、及びヒューズ４３７ｇｅは、復号化チップレット４３０内に統合することもできるし、この復号化チップレットの外部、例えば、ＴＦＴを用いたディスプレイ基板上とすることもできるし、別のチップレット内とすることもできる。ヒューズ４３７ｇｅは、ディスプレイ表面上の金属トレース又はＩＴＯトレースとすることもできるし、チップレット内の金属トレース又はポリシリコントレースとすることもできる。ヒューズ４３７ｇｅ及びトランジスタ４２２ｂｃは、トランジスタ４２２ｂｃが導通するとヒューズ４３７ｇｅが素早く飛ぶように選択される。なぜならば、ＣＨＩＰ＿ＶＤＤによって供給されるそのゲートドライブが、ヒューズが飛ぶことによって除去されると、トランジスタ４２２ｂｃは非導通状態になるからである。代替的に、アースへの高静電容量部又は別のレールをトランジスタ４２２ｂｃのゲートに取り付けて、ヒューズ４３７ｇｅが完全に飛ぶまでトランジスタをアクティブに保つことができる。

モニター４３５ａ、４３５ｂは、通信が監視されているか否かを様々な方法で判断することができる。１つの実施形態では、モニター４３５ａ、４３５ｂは、復号化チップレットから制御チップレットまでの制御信号の信号伝播の時間遅延を測定する。パッシブスヌーピングは、接触型であろうと非接触型であろうと、容量性負荷又は誘導性負荷のいずれかをラインに追加して、伝播遅延を増加させる。伝播遅延の顕著な変化（step change）が、プローブがライン上又はラインの近くに配置されたことを示すことができる。

別の実施形態では、復号化チップレット及び制御チップレット内のモニター４３５ａ、４３５ｂが電気的接続４３６によって接続される。リンクインテグリティ監視回路は、例えば、時間領域反射率測定（ＴＤＲ）又は時間領域透過率測定によって、電気的接続４３６のインピーダンス（又はインピーダンスの特別な場合である抵抗）を測定する回路部を備える。モニター４３５ｂは、電気的接続４３６の特性インピーダンスと整合した固定終端抵抗器を備えることができる。モニター４３５ａは、電気的接続４３６に沿ってパルスを送信し、あらゆる反射を検出することができる。電気的接続４３６のンピーダンスがモニター４３５ｂ内の終端抵抗器と整合しないことを示す何らかの反射があれば、それは、パッシブスヌーピングの可能性があることを示している。

別の実施形態では、パッシブプロービング（passive probing）の代わりに非侵襲アクティブプロービング（noninvasive active probing）が用いられる場合であっても、密封エリア１６のあらゆる侵害に対する保護が提供される。インピーダンス測定が上述したように用いられ、電気的接続４３６は、湿気又は酸素等の外部環境に対する露出によって変化するインピーダンスを有するワイヤを含む。密封エリア１６が攻撃者によって損なわれると、電気的接続４３６は、密封エリア１６内への外部環境の進入に起因してインピーダンスを変化させ始める。インピーダンスのこの変化は、例えば、上述したようなＴＤＲを用いて測定することができる。インピーダンスを変化させるワイヤは、カルシウムから形成することができる。カルシウムは導電性であるが、水と反応してＣａＯ及びＣａ（ＯＨ）_２を形成する。これらの双方は非導電性である。したがって、カルシウムが湿気にさらされると、そのインピーダンスは上昇する。１つの実施形態では、電気的接続４３６は、それぞれモニター４３５ａ及び４３５ｂに接続されるが、互いに直接接続されない２つの金属セグメントを含む。これらのセグメントは、カルシウムのパッチ、ワイヤ、又は他の成形エリアによって互いに接続される。これらの金属セグメント及びカルシウムは、製造時には同じ電気インピーダンスを有し、したがって、ワイヤのＴＤＲ解析は、不連続部がないことを示す。湿気にさらされると、カルシウムエリアのインピーダンスが変化し、ＴＤＲによって測定することができるインピーダンス不連続部が電気的接続４３６に導入される。他のアルカリ土類金属、例えばマグネシウムをカルシウムの代わりに用いることができる。低周波数又はＤＣにおいてインピーダンスを変化させる電気的接続（すなわち、抵抗を変化させる電気的接続）の場合、単純な電気抵抗測定（例えば、定電流、又は定電圧用の電流を印加している間の接続４３６の両端の電圧の測定）を、ＴＤＲの代わりに又はこれに加えて用いることができる。

図５は、復号器４３１が制御チップレット４１０内に配置されている代替的な実施形態の機能ブロック図を示している。この実施形態によるディスプレイは、上記のように、ディスプレイ基板４００とカバー４０８との間に配置された複数の制御チップレット４１０を備える。各制御チップレット４１０は、それぞれの暗号化されたローカル画像信号２０１を受信し、接続されたピクセル（複数の場合もある）６０のそれぞれの駆動信号（複数の場合もある）２１０を生成する。各制御チップレット４１０は、暗号化されたローカル画像信号２０１を復号化して、接続されたピクセル（複数の場合もある）６０ごとの対応する駆動信号２１０を生成するように構成された復号器４３１ａを備える。制御チップレット４１０は、上述したように、メモリ４３２を備えることもできる。

デマルチプレクサー４５０は、暗号化された画像信号２００を受信し、上述したように、暗号化された画像信号２００を空間又は時間において分割することによってそれぞれの暗号化されたローカル画像信号２０１を生成するのに用いることができる。デマルチプレクサー４５０は、選択された数の入力信号を受信し、当該入力信号を生成するのに実行された時間分割多重化又は周波数分割多重化を元に戻すことによって当該入力信号をそれよりも多くの数の出力信号に分割する。これは、フレーム及びラインタイミングが暗号化されず、これによって、多重分離が単純化されるＨＤＣＰ等のシステムにとって特に有利である。デマルチプレクサー４５０は、入力信号を最初に復号化する必要なく、入力信号からの各ラインのデータを適切な制御チップレット４１０にルーティングすることができる。各制御チップレット４１０は、有利には、他の制御チップレット（複数の場合もある）４１０に分配された暗号化されたローカル画像信号（複数の場合もある）２０１と無関係に、対応する暗号化されたローカル画像信号２０１を復号化し、これによって、相互接続要件が削減され、冗長性及びセキュリティが増大する。

幾つかのディスプレイシステムでは、画像信号は、暗号化されることに加えて圧縮される。画像データは、ＪＰＥＧ、ＭＰＥＧ標準規格、ＺＩＰ、又は当該技術分野において知られている他の圧縮タイプを用いて圧縮することができる。圧縮は、暗号化前に、暗号化後に、又は暗号化の一部として実行することができる。例えば、ＯｐｅｎＳＳＨは、データを暗号化する前にこれを圧縮する。

図６を参照すると、１つの実施形態では、上述したように、ディスプレイに複数の制御チップレット４１０が設けられる。伸長器４６１は、圧縮された画像信号２２０を受信するとともに当該画像信号を伸長して制御チップレット４１０ごとの対応する制御信号２０５を生成する回路又はプログラムである。駆動信号２１０及びピクセル６０は、図２に関して説明したものと同様である。

伸長器４６１は、有利には、画像データ送信のデータレートを低減し、ケーブルによって又は無線で画像データを送信するのに要する電力を削減することができる。例えば、広告板、映画館、又は他の大画面ディスプレイでは、データを送信用に圧縮して、データレートの低減及び電力消費の低下を可能にすることができる。代替的に、圧縮及び多重化（並びにディスプレイにおける対応する伸長及び多重分離）を組み合わせて、ディスプレイの幾つかの部分用のデータを複数のケーブルではなく単一のケーブルによって送信することを可能にし、システムのコスト及び重量を削減することができる。その上、以下で更に論じるように、伸長器４６１を用いたブロック伸長は、ＭＰＥＧ−２等の一般的なビデオ圧縮アルゴリズムのブロック構造と整合しており、したがって、そのようなビデオデータを復号化するより効率的な方法を提供する。

伸長器４６１は、様々な技法を用いて圧縮されたデータを伸長するための回路部又はロジックを備えることができる。これらの技法は、非可逆的又は可逆的とすることができ、ランレングス符号化（ＲＬＥ）、ハフマン符号化、ＬＺＷ圧縮（例えば、ＧＩＦ画像ファイルにおいて用いられ、米国特許第４，５５８，３０２号に記載されている）、離散コサイン変換（ＤＣＴ）圧縮（例えば、ＪＰＥＧ画像ファイルにおいて用いられている）、ウェーブレット変換圧縮（例えば、ＪＰＥＧ２０００画像ファイルにおいて用いられている）、ＭＰＥＧ−２ビデオ（米国においてＡＴＳＣデジタル放送テレビ用にも用いられているＩＳＯ／ＩＥＣ１３８１８−２）、ＭＰＥＧ−４ パート２ビデオ、ＭＰＥＧ−４ パート１０（ＡＶＣ）ビデオ、Ｔｈｅｏｒａビデオ、又はＶＰ８（ＷｅｂＭ）ビデオを含むことができる。伸長器４６１は、圧縮されたデータを、Ｍａｔｒｏｓｋａ、Ｏｇｇ、ＪＦＩＦ、ＭＰＥＧ−ＰＳ、ＡＳＦ、又はＱｕｉｃｋＴｉｍｅ等のコンテナーフォーマットからアンパックするための回路部又はロジックを備えることもできる。伸長アルゴリズムは、ＣＰＵ又はマイクロプロセッサにおけるプログラムとして実装することもできるし、ＡＳＩＣ、ＦＰＧＡ、ＰＬＤ、又はＰＡＬにおけるロジックで実装することもできるし、組み合わせで実装することもできる。伸長については以下で更に説明する。

様々な実施形態では、圧縮された画像信号２２０は、暗号化も行われる。すなわち、圧縮及び暗号化がいずれかの順序で実行され、画像信号２２０が提供される。復号器４３１ａは、画像信号２２０を復号化する。暗号化及び圧縮された画像信号２２０の復号化は、伸長前に、伸長後に、又は伸長の一部として、伸長器４６１内で又は別の回路若しくはチップレット（図示せず）において行うことができる。一実施形態では、（例えば、ＨＤＣＰ暗号化データの）復号化は最初に行われ、この復号化された画像信号が伸長されて、制御信号２０５が提供される。

図７は、伸長器４６１が、ディスプレイ基板４００とは別個の異なるチップレット基板（４１１、図１）を有する伸長チップレット４６０に位置する一実施形態を示している。密封エリア１６及びピクセル６０は、図３に示すものと同様である。

図８は、伸長器４６１ａ、４６１ｂがそれぞれ制御チップレット４１０ａ、４１０ｂに位置する一実施形態を示している。密封エリア１６及びピクセル６０は、図３に示すものと同様である。複数の伸長器を制御チップレットに設けることもできる。代替的に、選択された制御チップレット（例えば、４１０ａ）は伸長器４６１ａを備えることができ、別の選択された制御チップレット（例えば、４１０ｂ）は伸長器を有しないものとすることができる。伸長されたデータは、その後、リンク４６２によってディスプレイ上の他の制御チップレット（複数の場合もある）（例えば、４１０ｂ）に通信される。ピクセル６２ａ、６２ｂ、６７ａ、６７ｂは、図３（ピクセル６０）に示すものと同様である。

様々な実施形態では、リンク４６３は、圧縮又は伸長され、暗号化又は復号化された画像データを制御チップレット４１０ａと４１０ｂとの間で送信する。一例では、制御チップレット４１０ａは、それぞれＭＰＥＧ−２伸長を、制御チップレット４１０ａ、４１０ｂに接続されたそれぞれのピクセルのピクセルデータを有するマクロブロックに対して実行するためのそれぞれの伸長器４６１を備える。ＭＰＥＧ−２標準規格は動き補償を含む。この動き補償では、画像を横断して移動するが符号値が大幅に変化しない、空間的に連続したピクセル群を一度だけフルデータとして表すことができる。種々の位置におけるその群のその後の出現は、その群の新たなロケーションを示す動きベクトルを用いて表される。制御チップレット４１０ａ、４１０ｂは、動きベクトル及び画像データをリンク４６３にわたって通信して動き補償を行う。具体的な例では、ピクセル６２ａ及び６２ｂは、ピクセル６７ａ及び６７ｂの上にある。表示中の画像は風景シーンのビデオであり、カメラはパンアップ中である。したがって、ピクセル群は、ディスプレイの上から下に向かって移動している。伸長された画像データに応答して、制御チップレット４１０ａは、ピクセル６２ａ及び６２ｂのピクセル値をリンク４６３によって制御チップレット４１０ｂに送信する。次に、制御チップレット４１０ｂは、それらのピクセル値を用いて、ピクセル６２ａ及び６２ｂが前に表示していたのと同じ画像を伴ってピクセル６７ａ及び６７ｂを駆動する。このようにして、滑らかなパンがもたらされ、ピクセルは、当該ピクセルを必要とするチップレットにのみ送信される。各制御チップレットは、動き補償用のデータを送信するための他の制御チップレットに接続されていない場合もあるし、１つ又は２つ以上のそのような他の制御チップレットに接続されている場合もある。各制御チップレットは、隣接する制御チップレット（すなわち、問題となっている制御チップレットに属するピクセルに隣接するピクセルを有する制御チップレット）に接続することもできるし、隣接していない制御チップレットに接続することもできる。様々な実施形態では、制御チップレットは、行及び列に配列され、各制御チップレットは、４つの隣接するチップレット（上、下、左、及び右）に接続されるか、又は８つの隣接するチップレット（それらの４つに、左上、左下、右上、及び右下を加えたもの）に接続される。

上記で論じたように、様々な伸長アルゴリズムはブロックベースである。すなわち、それらの伸長アルゴリズムは、データのブロックに対して操作を行い、ブロックのそれぞれは、表示された画像の特定の空間的広がりに対応する。これらのブロックは、重なっていることもできるし（例えば、ＪＰＥＧ２０００のサブバンド）、互いに素であることもできる（例えば、ＭＰＥＧ−２のマクロブロック）。

以下では、「制御ユニット」は、復号化機能又は伸長機能を実行する上述したようなディスプレイ上のチップレット又は回路（例えば、ＴＦＴ）、例えば、復号化チップレット４３０（図２）、復号器４３１ａ（図５）を備える制御チップレット４１０（図５）、又は伸長器４６１（図６）を指す。「アルゴリズムブロック」は、制御ユニット（例えば、制御チップレット４１０、図６）に入力されるデータのブロック（例えば、上述したようなサブバンド又はマクロブロック）を指す。

様々な実施形態では、各制御ユニットは、一時に１つのアルゴリズムブロックからのデータを処理する。異なる制御ユニットは、異なるアルゴリズムブロックを受信する。例えば、ＭＰＥＧ−２ビデオでは、各制御ユニットは、それぞれの８×８ピクセルブロック用のＤＣＴ係数を受信し、逆ＤＣＴ（ＩＤＣＴ）を実行して、６４個の対応するピクセルに表示される８×８ピクセル値を生成する。ＲＧＢディスプレイの場合、各制御ユニットは、Ｙ（輝度）のデータ２つのブロックと、クロマ（Ｃｂ、Ｃｒ）データのそれぞれに１つのブロックと、を含むそれぞれのマクロブロックを受信する。制御ユニットは、これらのブロックに対してＩＤＣＴを用いてＹ、Ｃｂ、及びＣｒのピクセルデータを計算し、次いで、ＹＣｂＣｒを表示用のＲＧＢに変換する。開示内容が引用することによって本明細書の一部をなす米国特許第６，６６８，０１５号に記載されている圧縮システムの場合、各制御ユニットは、それぞれの固定長の圧縮されたデータブロックを受信する。各制御ユニットは、一時に１つ又は２つ以上のアルゴリズムブロックを受信して処理する。一実施形態では、各アルゴリズムブロックは、正確に１つの制御ユニットに送信される。別の実施形態では、各アルゴリズムブロックは、２つ以上の制御ユニットに送信され、各制御ユニットからの結果が（例えば、投票によって）組み合わされる。

上記で論じたように、アルゴリズムブロックを制御ユニット間で分割することによって、有利には、各制御ユニットにおいて必要とされる帯域幅及び計算パワーが削減される。ディスプレイでは、ビデオデータのアルゴリズムブロックが、そのアルゴリズムブロックが対象としているピクセルに非常に近い制御ユニット（例えば、チップレット）において復号化又は伸長されるとき、ディスプレイの更新速度を増加させることができ、電力散逸をディスプレイ全体にわたって拡散することができ、それによって、ディスプレイのピーク温度が低減され、ディスプレイの寿命が改善される。加えて、ディスプレイ上の制御ユニットは、ディスプレイ上の他の制御ユニットが損傷を受けている場合であっても、依然として動作してコンテンツを表示することができる。これによって、修理に多くの費用を要し交換にはより一層多くの費用を要する大型ディスプレイ及び広告板の寿命をより長くすることが可能になる。また、上記で論じたように、局所化された処理によって、攻撃者がビデオ信号全体を取得する困難さが大幅に高まる。

図１０は、様々な実施形態による、分散型伸長を実行するように構成されたディスプレイを示している。ディスプレイ１０００は、複数のアルゴリズムブロックに空間的に分割された画像信号１００９を伸長する。「空間的に分割される」ということは、画像信号１００９のコンテンツが、特定の空間的広がり（例えば、ピクセル座標）を有するディスプレイの領域用の所望の画像コンテンツの表現を含むことを意味する。信号自体は、信号であるがゆえに、空間的広がりを有しない。信号のコンテンツは、例えば、ディスプレイの行０、列０（（０，０）として表される）から（７，７）までの８×８ピクセルのアルゴリズムブロックと、これとは別に（８，０）から（１５，７）までのアルゴリズムブロック及び（０，８）から（７，１５）までのアルゴリズムブロックと、更にディスプレイ全体にわたるアルゴリズムブロックと、の画像コンテンツを含むことができる。画像信号１００９における全ての空間分割が同じサイズを有することは必須ではない。例えば、ＪＰＥＧ２０００では、サブバンドは、圧縮が進むにつれて次第に小さくなるサイズを有する。画像信号は、ディスプレイを非等アルゴリズムブロックにタイル化することもでき、例えば、ディスプレイの左側半分全体（２ｍ×ｎ）用の１つのアルゴリズムブロックと、右上（ｍ×ｎ）用の１つのアルゴリズムブロックと、右下（ｍ×ｎ）用の１つのアルゴリズムブロックと、にタイル化することもできる。アルゴリズムブロックは、不連続ピクセルを含むこともできる。例えば、ＰＮＧ画像用の標準的なＡｄａｍ７のインターレース順序は、画像を７つのアルゴリズムブロック（パス）に分割し、その最後のもののみが任意の連続ピクセルを含む。各パスは、画像を連続的により微細になっていくように空間的にサブサンプリングしたものである。これは、ＰＮＧファイルのほとんどが視聴プログラムにロードされる前では、認識可能ではあるが、濃淡むらがある画像を与える。

この例では、アルゴリズムブロック１０９１、１０９６が示されているが、１つ以上の任意の数のアルゴリズムブロックを用いることができる。各アルゴリズムブロックは、上記で論じたように、伸長されて、ディスプレイの識別されたエリアに与えられるデータを含む。ディスプレイ基板４００は、上記で論じたように、表示エリア１５と、当該ディスプレイ基板４００に取り付けられたカバー４０８（図１）と、を有する。

上記で論じたように、駆動信号に応答して光をユーザーに提供するための複数のピクセル（ここでは、ピクセル６２ａ、６２ｂ、６７ａ、６７ｂ）が、表示エリア１５内においてディスプレイ基板４００とカバー４０８との間に配置されている。一実施形態では、各ピクセル６２ａ、６２ｂ、６７ａ、６７ｂはＥＬ発光体である。複数の制御ユニット（ここでは、制御ユニット１０１１、１０１６）が、表示エリア１５内においてディスプレイ基板４００とカバー４０８との間に配置されている。各制御ユニットは、複数のピクセルのうちの１つ又は複数に接続されている。この例では、制御ユニット１０１１は、ピクセル６２ａ、６２ｂに接続され、制御ユニット１０１６は、ピクセル６７ａ、６７ｂに接続されている。任意の数の制御ユニットを用いることができ、それぞれを任意の数のピクセルに接続することができる。各制御ユニット１０１１、１０１６は、アルゴリズムブロックを受信するように構成されている。この例では、制御ユニット１０１１は、アルゴリズムブロック１０９１を受信し、制御ユニット１０１６は、アルゴリズムブロック１０９６を受信する。各制御ユニット１０１１、１０１６は、受信されたアルゴリズムブロック（それぞれアルゴリズムブロック１０９１、１０９６）内のデータを伸長することによって、接続されたピクセル（複数の場合もある）（制御ユニット１０１１についてはピクセル６２ａ、６２ｂ；制御ユニット１０１６についてはピクセル６７ａ、６７ｂ）のそれぞれの駆動信号（複数の場合もある）を生成する。

様々な実施形態では、制御ユニット１０１１、１０１６は、それぞれ、１つのアルゴリズムブロックの圧縮された画像信号を受信して、取り付けられたピクセルの対応する駆動信号を生成するための伸長器４６１ａ、４６１ｂをそれぞれ備える。伸長器の例は上記に与えられている。

様々な実施形態では、各制御ユニット１０１１、１０１６は、図６を参照して上記で論じかつ図１１を参照して以下で論じるように、ディスプレイ基板４００とは別個の異なるチップレット基板４１１（図１）を有するそれぞれの制御チップレットを備える。すなわち、制御ユニット１０１１、１０１６の回路部は、それぞれの制御チップレット４１０（図６）上に実装される。

図１０におけるハッチングパターンは、様々な実施形態において、ピクセルデータ値の空間配列又は空間レイアウトと、ユーザーに提供される光の空間レイアウトとの間の対応関係を示している。アルゴリズムブロック１０９１は、ピクセル６２ａ、６２ｂにそれぞれ対応するピクセルデータ１０９２ａ、１０９２ｂを含む。アルゴリズムブロック１０９６は、ピクセル６７ａ、６７ｂにそれぞれ対応するピクセルデータ１０９７ａ、１０９７ｂを含む。ピクセルデータ１０９２ａ、１０９２ｂ、１０９７ａ、１０９７ｂは、それぞれピクセル６２ａ、６２ｂ、６７ａ、６７ｂと同様に、単一の列において隣接している。この実施形態及び他の実施形態では、ディスプレイ１０００上のピクセルの空間レイアウトは、アルゴリズムブロックと、アルゴリズムブロック内のピクセルデータとの空間レイアウトに対応する。

様々な実施形態では、制御ユニットの空間レイアウトが、アルゴリズムブロックの空間レイアウトに対応する。アルゴリズムブロック１０９１、１０９６は、単一の列において隣接する。制御ユニット１０１１、１０１６もそれぞれ、単一の列において隣接する。

空間レイアウトが対応するということは、ディスプレイ１０００が、画像信号において示されるピクセル間隔又は正確な位置を有することを要するということを意味するものではない。そうではなく、データを処理する制御ユニットは、各アルゴリズムブロックが１つの制御ユニットによって処理されるように分割されて配置される。その制御ユニットは、１つ又は複数の構成要素（例えば、ＴＦＴ回路又はチップレット）を備えることができるが、各アルゴリズムブロックは、他の制御ユニットとは異なるものと認識できる制御ユニットによって処理される。幾つかの実施形態では、制御ユニットは、データ（例えば、上述したような動き補償用のデータ）を共有する。これは、それらの制御ユニットが互いに異なるものと認識できないことを意味するものではない。ディスプレイ１０００の他の実施形態では、ピクセル又は制御ユニットの空間レイアウトは、入力信号のピクセルデータ又はアルゴリズムブロックに対応していない。

図１１は、様々な実施形態による、画像信号１００９をセキュアに伸長するディスプレイ１１００を示している。ディスプレイ基板４００と、表示エリア１５と、ディスプレイ基板４００に取り付けられたカバー２０８と、表示エリア１５内においてディスプレイ基板４００とカバー４０８との間に配置された、駆動信号に応答して光をユーザーに提供するためのピクセル（例えば、６２ａ、６２ｂ、６７ａ、６７ｂ）と、は、図１０に示すものと同様である。アルゴリズムブロック１０９１、１０９６及びピクセルデータ１０９２ａ、１０９２ｂ、１０９７ａ、１０９７ｂは、図１０に示すものと同様である。

制御チップレット１１１１、１１１６は、表示エリア１５内においてディスプレイ基板４００とカバー４０８との間に配置されている。各制御チップレット１１１１、１１１６は、ディスプレイ基板４００とは別個の異なるチップレット基板４１１（図１）を備え、複数のピクセルのうちの１つ又は複数（ここでは、チップレット１１１１についてはピクセル６２ａ、６２ｂ、及びチップレット１１１６についてはピクセル６７ａ、６７ｂ）に接続されている。各制御チップレット１１１１、１１１６は、上記で論じたように、それぞれの制御信号を受信して、接続されたピクセル（複数の場合もある）のそれぞれの駆動信号（複数の場合もある）を生成するように構成されている。

伸長器１１６１は、圧縮された画像信号１００９を受信し、制御チップレット１１１１、１１１６ごとの対応する制御信号を生成し、各対応する制御信号を制御チップレット１１１１、１１１６のうちの対応する１つに送信する。

様々な実施形態では、伸長器１１６１は、伸長チップレット１１６０に存在する。伸長チップレット１１６０は、ディスプレイ基板４００とは別個の異なるチップレット基板４１１（図１）を有する。他の実施形態では、伸長器１１６１は、制御チップレット１１１１、１１１６のうちの一方に存在する。更に他の実施形態では、伸長器１１６１は、ディスプレイ基板４００上又は当該ディスプレイ基板にわたって配置されたＴＦＴ電子機器を用いて実施される。

図１２を参照すると、様々な実施形態では、ディスプレイ１２００は、上述したように、複数のアルゴリズムブロックに空間的に分割された画像信号をセキュアに復号化及び伸長する。ディスプレイ基板４００、表示エリア１５、カバー４０８、及びピクセル６２ａ、６２ｂ、６７ａ、６７ｂは、上述したものと同様である。画像信号１００９、アルゴリズムブロック１０９１、１０９６、及びピクセルデータ１０９２ａ、１０９２ｂ、１０９７ａ、１０９７ｂは、上述したものと同様である

複数の制御チップレット（例えば、１２１１、１２１６）が、表示エリア１５内においてディスプレイ基板４００とカバー４０８との間に配置されている。各制御チップレット１２１１、１２１６は、ディスプレイ基板とは別個の異なるチップレット基板４１１（図１）を備える。各制御チップレット１２１１、１２１６は、上述したように、複数のピクセルのうちの１つ又は複数（それぞれ６２ａ、６２ｂ；６７ａ、６７ｂ）に接続されている。各制御チップレット１２１１、１２１６は、これも上述したように、アルゴリズムブロック１０９１、１０９６に（それぞれ）対応するそれぞれの制御信号を受信し、受信した制御信号を伸長することによって、すなわち、受信したアルゴリズムブロック内のデータを伸長することによって、接続されたピクセル（複数の場合もある）のそれぞれの駆動信号（複数の場合もある）を生成するように構成されている。

復号化チップレット１２３０は、暗号化された画像信号を受信し、制御チップレット１２１１、１２１６ごとのそれぞれの制御信号を生成し、各制御信号を対応する制御チップレット１２１１、１２１６に送信するように構成されている。復号化チップレット１２３０は、ディスプレイ基板とカバーとの間に配置され、ディスプレイ基板４００とは別個の異なるチップレット基板４１１（図１）を備える。復号化チップレット１２３０は、上記で論じたように、暗号化された画像信号を復号化してそれぞれの制御信号を生成するように構成された復号器１２３１も備える。

この実施形態は、ディスプレイの封止されたエリア内でのセキュアな復号化を提供し、セキュリティを高めるとともに攻撃をより困難にする。個々の制御チップレットにおいて最初に復号化し、次に伸長することによって、この実施形態は、ブロックベース圧縮アルゴリズムにおける本来的な並列性を利用する。これは、セキュアな復号化を有する効率的な伸長を提供する。並列に伸長することによって、各制御チップレットは、集中型伸長器よりも低いクロック周波数を用いることができる。これによって、ＣＭＯＳにおいて周波数とともに上昇する電力が節減される。

他の実施形態では、復号化及び伸長は、制御チップレット１２１１、１２１６において実行される。これらの実施形態は、一時に一ブロックを暗号化するブロック暗号では特に有用である。例えば、データ暗号化標準（ＤＥＳ）は６４ビットブロックを暗号化し、次世代暗号化標準（ＡＥＳ）は１２８ビットブロックを暗号化する。データは、制御チップレット１２１１、１２１６に送信するために上述したように多重分離することができる。

様々な実施形態では、リンク１２６３は、圧縮又は伸長され、暗号化又は復号化された画像データを制御チップレット１２１１、１２１６間で送信する。これについては、リンク４６３（図８）に関して上述している。このリンクの用途には、動き補償と、伸長アルゴリズムのブロックサイズが復号化アルゴリズムのブロックサイズと異なる（これらのサイズは同じとすることもできる）場合の画像信号の処理と、が含まれる。

ディスプレイ、具体的にはＥＬディスプレイは、様々な技術を用いて様々な基板上に実施することができる。例えば、ＥＬディスプレイは、アモルファスシリコン（ａ−Ｓｉ）オンガラス基板若しくは低温ポリシリコン（ＬＴＰＳ）オンガラス基板、プラスチック基板、又は鋼箔基板を用いて実施することができる。様々な実施形態では、復号器４３１ａ（図２）、メモリ４３２（図２）、モニター４３５ａ、４３５ｂ（図４）、デマルチプレクサー４５０（図４）、伸長器４６１（図６）、又は上述した他の機能は、バックプレーン上の薄膜トランジスタ（ＴＦＴ）を用いて実施される。これらのトランジスタは、低温ポリシリコン（ＬＴＰＳ）、アモルファスシリコン、又は酸化亜鉛（ＺｎＯ）等の様々な薄膜技術で実施することができる。他の実施形態では、上述したように、ＥＬディスプレイは、チップレットを用いて実施され、これらのチップレットは、基板にわたって分散された制御素子である。チップレットは、ディスプレイ基板と比較して相対的に小さな集積回路であり、回路を含む。この回路には、独立した基板上に形成されたワイヤ、接続パッド、抵抗器若しくはキャパシタ等の受動部品、又はトランジスタ若しくはダイオード等の能動部品が含まれる。チップレットは、ディスプレイ基板とは別に作製され、その後、ディスプレイ基板に付着される。チップレットを作製するためのプロセスの詳細は、例えば、米国特許第６，８７９，０９８号、米国特許第７，５５７，３６７号、米国特許第７，６２２，３６７号、米国特許出願公開第２００７００３２０８９号、米国特許出願公開第２００９０１９９９６０号、及び米国特許出願公開第２０１００１２３２６８号に見つけることができる。これらの全ての開示内容は、引用することによって本明細書の一部をなすものとする。任意のタイプの１つ又は複数のチップレットをディスプレイに付着させることができる。

図１を再び参照すると、ディスプレイ基板４００は、ガラス、プラスチック、金属箔、又は当該技術分野において知られている他の基板タイプとすることができる。ディスプレイ基板４００は、ＥＬ発光体５０が配置されているデバイス側４０１を有する。ディスプレイ基板４００とは異なる独立したチップレット基板４１１を有する集積回路チップレット、例えば制御チップレット４１０は、ディスプレイ基板４００のデバイス側４０１にわたって位置し、当該デバイス側に取り付けられている。制御チップレット４１０は、例えばスピンコート接着剤を用いてディスプレイ基板に取り付けることができる。制御チップレット４１０は、接続パッド４１２も備え、この接続パッドは、金属とすることができる。平坦化層４０２が、制御チップレット４１０上を覆っているが、パッド４１２上に開口部又はビアを有する。金属層４０３は、このビアにおいてパッド４１２と接触し、駆動信号２１０を制御チップレット４１０からピクセル６０に運ぶ。１つの制御チップレット４１０は、駆動信号２１０を１つ又は複数のピクセル６０に与えることができる。

制御チップレット４１０及び復号化チップレット４３０は、ディスプレイ基板４００とは別に製造され、その後、ディスプレイ基板４００に付着される。チップレット４１０、４３０は、好ましくは、半導体デバイスを製作するための既知のプロセスを用いたシリコンウェハー又はシリコンオンインシュレータ（ＳＯＩ）ウェハーを用いて製造される。その後、各チップレット４１０、４３０は、ディスプレイ基板４００への取り付け前に分離される。したがって、各チップレット４１０、４３０の結晶性基部は、ディスプレイ基板４００とは別個であるとともにチップレット回路部が配置されるチップレット基板４１１とみなすことができる。したがって、複数のチップレット４１０、４３０は、ディスプレイ基板４００とは別個であるとともに互いに別個である対応する複数のチップレット基板４１１を有する。特に、独立したチップレット基板４１１は、ピクセルが形成されるディスプレイ基板４００とは別個のものであり、独立したチップレット基板４１１の面積は、総合しても、ディスプレイ基板４００よりも小さい。チップレット４１０、４３０は、例えば、薄膜アモルファスシリコンデバイス又は薄膜多結晶シリコンデバイスに見られる能動部品よりも高い性能の能動部品を提供する結晶性チップレット基板４１１を有することができる。チップレット４１０、４３０は、好ましくは１００μｍ以下、より好ましくは２０μｍ以下の厚さを有することができる。これによって、従来のスピンコート技法を用いたチップレット４１０、４３０にわたる平坦化層４０２の形成が容易になる。一実施形態によれば、結晶性シリコンチップレット基板４１１上に形成されたチップレット４１０、４３０は、幾何学的アレイに配列され、接着性材料又は平坦化材料を用いてディスプレイ基板４００に接着される。チップレット４１０、４３０の表面上の接続パッド４１２は、各チップレット４１０、４３０を信号ワイヤ、電力バス、及びピクセルを駆動する行電極又は列電極（例えば、金属層４０３）に接続するのに用いられる。幾つかの実施形態では、チップレット４１０、４３０は、少なくとも４つのＥＬ発光体５０を制御する。

チップレット４１０、４３０は、半導体基板内に形成されるので、チップレット４１０、４３０の回路部は、現代のリソグラフィーツールを用いて形成することができる。そのようなツールを用いると、０．５ミクロン以下の特徴サイズが容易に利用可能である。例えば、現代の半導体製作ラインは、９０ｎｍ又は４５ｎｍの線幅を達成することができ、チップレット４１０、４３０を作製する際に用いることができる。しかしながら、チップレット４１０、４３０は、ディスプレイ基板４００上に組み付けられると、チップレット４１０、４３０にわたって設けられた金属層４０３への電気的接続を作製するための接続パッド４１２も必要とする。接続パッド４１２は、ディスプレイ基板４００上で用いられるリソグラフィーツールの特徴サイズ（例えば５μｍ）と、金属層４０３上の任意のパターン化された特徴部に対するチップレット４１０、４３０の位置合わせ（例えば±５μｍ）と、に基づいてサイズ決めされる。したがって、接続パッド４１２は、例えば、パッド４１２間に５μｍの間隔を有する１５μｍ幅とすることができる。このように、パッド４１２は、一般に、チップレット４１０、４３０内に形成されるトランジスタ回路部よりもかなり大きい。

パッド４１２は、一般に、トランジスタの上方にあるチップレット４１０、４３０上の金属化層に形成することができる。製造コストを下げることを可能にするために、可能な限り小さな表面積を有するチップレット４１０、４３０を作製することが望ましい。

ディスプレイ基板４００（例えば、アモルファスシリコン又は多結晶シリコン）上に直接形成される回路よりも高い性能を有する回路部を備えた独立したチップレット基板４１１（例えば、結晶シリコンを含む）を有するチップレット４１０、４３０を用いることによって、より高い性能を有するＥＬディスプレイが提供される。結晶シリコンは、より高い性能を有するだけでなく、はるかに小さな能動素子（例えば、トランジスタ）も有するので、回路部のサイズは大幅に削減される。例えば、Yoon、Lee、Yang、及びJangによる「A novel use of MEMs switches in driving AMOLES」（Digest of Technical Papers of the Society for Information Display, 2008, 3.4, p. 13）に記載されているように、有用な制御チップレット４１０は、微小電気機械（ＭＥＭＳ）構造を用いて形成することもできる。

ディスプレイ基板４００は、ガラスを含むことができ、単数又は複数の金属層４０３は、当該技術分野において知られているフォトリソグラフィー技法を用いてパターン化された平坦化層４０２（例えば、樹脂）にわたって形成される、蒸着又はスパッタリングされた金属又は金属合金、例えば、アルミニウム又は銀から作製することができる。チップレット４１０、４３０は、集積回路業界において十分に確立された従来の技法を用いて形成することができる。

図１３は、プログラムを用いた伸長器又は復号器を使用する様々な実施形態による伸長又は復号化するためのデータ処理システムの構成要素を示す高レベル図である。このシステムは、データ処理システム１３１０、周辺システム１３２０、インターフェースシステム１３３０、及びデータ記憶システム１３４０を備える。周辺システム１３２０、インターフェースシステム１３３０、及びデータ記憶システム１３４０は、データ処理システム１３１０に通信接続されている。これらの構成要素は、例えば、制御チップレット４１０（図２）、復号化チップレット４３０（図２）、又は伸長チップレット４６０（図７）に含めることができる。

データ処理システム１３１０は、本明細書で説明した例示のプロセスを含む様々な実施形態のプロセスを実施する１つ又は複数のデータ処理デバイスを備える。「データ処理デバイス」又は「データプロセッサ」という語句は、中央処理装置（「ＣＰＵ」）、デスクトップコンピューター、ラップトップコンピューター、メインフレームコンピューター、携帯情報端末、Ｂｌａｃｋｂｅｒｒｙ（商標）、デジタルカメラ、携帯電話、又は電気部品、磁気部品、光学部品、生体部品、若しくはそれ以外のものを用いて実施されることを問わず、データの処理、データの管理、若しくはデータのハンドリングを行うための他の任意のデバイス等の任意のデータ処理デバイスを含むことを意図している。

データ記憶システム１３４０は、情報を記憶するように構成された１つ又は複数のプロセッサアクセス可能メモリを備える。この情報には、本明細書で説明した例示のプロセスを含む様々な実施形態のプロセスを実行するのに必要な情報が含まれる。データ記憶システム１３４０は、複数のコンピューター又はデバイスを介してデータ処理システム１３１０に通信接続された複数のプロセッサアクセス可能メモリを備える分散型プロセッサアクセス可能メモリシステムとすることができる。他方、データ記憶システム１３４０は、分散型プロセッサアクセス可能メモリシステムでなくてもよく、その結果、単一のデータプロセッサ又はデバイス内に位置する１つ又は複数のプロセッサアクセス可能メモリを備えることができる。

「プロセッサアクセス可能メモリ」という語句は、揮発性又は不揮発性を問わず、電子的な、磁気的な、光学的な、又はそれ以外の任意のプロセッサアクセス可能データ記憶デバイスを含むことを意図している。このロセッサアクセス可能データ記憶デバイスには、レジスター、フロッピーディスク、ハードディスク、コンパクトディスク、ＤＶＤ、フラッシュメモリ、ＲＯＭ、及びＲＡＭが含まれるが、これらに限定されるものではない。

「通信接続された」という語句は、有線又は無線を問わず、データを通信することができるデバイス間、データプロセッサ間、又はプログラム間の任意のタイプの接続を含むことを意図している。「通信接続された」という語句は、単一のデータプロセッサ内のデバイス間又はプログラム間の接続と、異なるデータプロセッサに位置するデバイス間又はプログラム間の接続と、データプロセッサに位置していないデバイス間の接続と、を含むことを意図している。この点に関して、データ記憶システム１３４０は、データ処理システム１３１０とは別に示されているが、当業者であれば、データ記憶システム１３４０をデータ処理システム１３１０内に完全に又は部分的に収容することができることを理解するであろう。さらに、この点に関して、周辺システム１３２０及びインターフェースシステム１３３０は、データ処理システム１３１０とは別に示されているが、当業者であれば、そのようなシステムの一方又は双方をデータ処理システム１３１０内に完全に又は部分的に収容することができることを理解するであろう。

周辺システム１３２０は、デジタルコンテンツレコードをデータ処理システム１３１０に提供するように構成された１つ又は複数のデバイスを備えることができる。例えば、周辺システム１３２０は、送受信機、受信機、又は他のデータプロセッサを備えることができる。データ処理システム１３１０は、周辺システム１３２０内のデバイスからデジタルコンテンツレコードを受信すると、そのようなデジタルコンテンツレコードをデータ記憶システム１３４０に記憶することができる。

インターフェースシステム１３３０は、データがデータ処理システム１３１０に入力される入力元のデバイスの任意の組み合わせを備えることができる。この点に関して、周辺システム１３２０は、インターフェースシステム１３３０とは別に示されているが、周辺システム１３２０は、インターフェースシステム１３３０の一部として含めることができる。

インターフェースシステム１３３０は、送信機、プロセッサアクセス可能メモリ、又はデータがデータ処理システム１３１０によって出力される出力先の任意のデバイス若しくはデバイスの任意の組み合わせを備えることもできる。この点に関して、インターフェースシステム１３３０がプロセッサアクセス可能メモリを備える場合、インターフェースシステム１３３０及びデータ記憶システム１３４０は、図１では別々に示されているが、そのようなメモリは、データ記憶システム１３４０の一部とすることができる。好ましい実施形態では、米国特許第４，７６９，２９２号及び米国特許第５，０６１，５６９号に記載されているがこれらに限定されるものではない、小分子又はポリマーＯＬＥＤからなる有機発光ダイオード（ＯＬＥＤ）を備えるＥＬディスプレイ。これらの米国特許の双方の開示内容は、引用することによって本明細書の一部をなすものとする。有機発光材料の多くの組み合わせ及び異なった種類を用いて、そのようなディスプレイを製作することができる。図１を参照すると、ピクセル６０は、ＥＬピクセル、好ましくはＯＬＥＤピクセルとすることができる。すなわち、ピクセル６０は、電流に応答して発光するＥＬ発光体（図示せず）、好ましくは有機ＥＬ発光体（ＯＬＥＤ）を備えることができる。無機ＥＬディスプレイを用いることもでき、例えば、多結晶半導体マトリックスで形成された量子ドット（例えば、その開示内容が引用することによって本明細書の一部をなす、Kahenによる米国特許出願公開第２００７／００５７２６３号に教示されているようなもの）、及び有機若しくは無機の電荷制御層、又はハイブリッド有機／無機デバイスを用いたディスプレイを用いることができる。

チップレット４１０、４３０及びピクセル６０は、アモルファスシリコン（ａ−Ｓｉ）、低温ポリシリコン（ＬＴＰＳ）、酸化亜鉛、又は当該技術分野において知られている他のタイプのトランジスタを備えることができる。そのようなトランジスタは、Ｎチャネル、Ｐチャネル、又は任意の組み合わせとすることができる。ピクセル６０がＥＬ発光体を備える場合、ピクセル６０は、ＥＬ発光体が駆動トランジスタとカソードとの間に接続されている非反転構造とすることもできるし、ＥＬ発光体がアノードと駆動トランジスタとの間に接続されている反転構造とすることもできる。

本発明は、本発明の或る特定の好ましい実施形態を特に参照しながら詳細に説明されてきたが、本発明の趣旨及び範囲内で実施形態の結合、変形及び変更を実施できることが理解されよう。

１５ 表示エリア
１６ 密封エリア
３５ データライン
５０ ＥＬ発光体
６０、６２ａ、」６２ｂ、６７ａ、６７ｂ ピクセル
２００ 暗号化された画像信号
２０１ 暗号化されたローカル画像信号
２０５ 制御信号
２１０ 駆動信号
２１５ 擬似ランダムビットストリーム（ＰＲＢＳ）
２２０ 圧縮された画像信号
４００ ディスプレイ基板
４０１ デバイス側
４０２ 平坦化層
４０３ 金属層
４０４ 入力電極
４０８ カバー
４０９ シール
４１０ 制御チップレット
４１１ チップレット基板
４１２ パッド
４１５ ＸＯＲユニット
４２０ ドライバーＩＣ
４２１ ボール
４２２ グロブトップ
４３０ 復号化チップレット
４３１ａ、４３１ｂ 復号器
４３２ メモリ
４３４ パススルー
４３５ａ、４３５ｂ モニター
４３６ 電気的接続
４３７ｇｅ ヒューズ
４４０ ソースドライバーチップレット
４２２ｂｃ トランジスタ
４５０ デマルチプレクサー
４６０ 伸長チップレット
４６１、４６１ａ、４６１ｂ 伸長器
４６２、４６３ リンク
１０００ ディスプレイ
１００９ 画像信号
１０１１、１０１６ 制御ユニット
１０９１ アルゴリズムブロック
１０９２ａ、１０９２ｂ ピクセルデータ
１０９６ アルゴリズムブロック
１０９７ａ、１０９７ｂ ピクセルデータ
１１００ ディスプレイ
１１１１、１１１６ 制御チップレット
１１６０ 伸長チップレット
１１６１ 伸長器
１２００ ディスプレイ
１２１１、１２１６ 制御チップレット
１２３０ 復号化チップレット
１２３１ 復号器
１３１０ データ処理システム
１３２０ 周辺システム
１３３０ インターフェースシステム
１３４０ データ記憶システム

Claims (7)

1. 複数のアルゴリズムブロックに空間的に分割された画像信号を伸長するためのディスプレイであって、
   ａ）ディスプレイ基板であって、表示エリアと、該ディスプレイ基板に取り付けられたカバーと、を有する、ディスプレイ基板と、
   ｂ）前記表示エリアにおいて前記ディスプレイ基板とカバーとの間に配置され、駆動信号に応答して光をユーザーに提供するための複数のピクセルと、
   ｃ）前記表示エリアにおいて前記ディスプレイ基板とカバーとの間に配置された複数の制御ユニットであって、それぞれが、前記複数のピクセルのうちの１つ又は複数に接続され、アルゴリズムブロックを受信して、該受信したアルゴリズムブロック内のデータを伸長することによって接続されたピクセル（複数の場合もある）のそれぞれの駆動信号（複数の場合もある）を生成するように構成されている、複数の制御ユニットと、
   を備える、ディスプレイ。
2. 前記ピクセルの空間レイアウトは、前記アルゴリズムブロックと、該アルゴリズムブロック内のピクセルデータと、の空間レイアウトに対応する、請求項１に記載のディスプレイ。
3. 前記制御ユニットの空間レイアウトは、前記アルゴリズムブロックの空間レイアウトに対応する、請求項１に記載のディスプレイ。
4. 各制御ユニットは、前記ディスプレイ基板とは別個の異なるチップレット基板を有するそれぞれの制御チップレットを備える、請求項１に記載のディスプレイ。
5. 画像信号をセキュアに伸長するためのディスプレイであって、
   ａ）ディスプレイ基板であって、表示エリアと、該ディスプレイ基板に取り付けられたカバーと、を有する、ディスプレイ基板と、
   ｂ）前記表示エリアにおいて前記ディスプレイ基板とカバーとの間に配置され、駆動信号に応答して光をユーザーに提供するための複数のピクセルと、
   ｃ）前記表示エリアにおいて前記ディスプレイ基板とカバーとの間に配置された複数の制御チップレットであって、それぞれが、前記ディスプレイ基板とは別個の異なるチップレット基板を備え、前記複数のピクセルのうちの１つ又は複数に接続され、それぞれの制御信号を受信して、前記接続されたピクセル（複数の場合もある）のそれぞれの駆動信号（複数の場合もある）を生成するように構成されている、複数の制御チップレットと、
   ｄ）圧縮された画像信号を受信し、前記制御チップレットごとの対応する制御信号を生成し、該制御信号を前記制御チップレットのうちの前記対応する１つに送信するための伸長器と、
   を備える、ディスプレイ。
6. 前記ディスプレイ基板とは別個の異なるチップレット基板を有する伸長チップレットを更に備え、前記伸長器は、前記伸長チップレット内に存在する、請求項５に記載のディスプレイ。
7. 前記伸長器は、前記制御チップレットのうちの１つに存在する、請求項５に記載のディスプレイ。

Images