JP2014502797A - コンデンサ間抵抗器を含む内部安定ネットワークを備えたｒｆトランジスタパッケージ、及びコンデンサ間抵抗器を含む内部安定ネットワークを備えたｒｆトランジスタパッケージの形成方法 - Google Patents

コンデンサ間抵抗器を含む内部安定ネットワークを備えたｒｆトランジスタパッケージ、及びコンデンサ間抵抗器を含む内部安定ネットワークを備えたｒｆトランジスタパッケージの形成方法 Download PDF

Info

Publication number
JP2014502797A
JP2014502797A JP2013543186A JP2013543186A JP2014502797A JP 2014502797 A JP2014502797 A JP 2014502797A JP 2013543186 A JP2013543186 A JP 2013543186A JP 2013543186 A JP2013543186 A JP 2013543186A JP 2014502797 A JP2014502797 A JP 2014502797A
Authority
JP
Japan
Prior art keywords
input
transistor
capacitor
terminal
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013543186A
Other languages
English (en)
Other versions
JP5848360B2 (ja
Inventor
サイモン ウッド
ブラッドレー ミロン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Publication of JP2014502797A publication Critical patent/JP2014502797A/ja
Application granted granted Critical
Publication of JP5848360B2 publication Critical patent/JP5848360B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13063—Metal-Semiconductor Field-Effect Transistor [MESFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)

Abstract

パッケージ型ＲＦトランジスタデバイスが、複数のＲＦトランジスタセルを含むＲＦトランジスタダイを含む。複数のＲＦトランジスタセルは、それぞれ制御端子及び出力端子を含む。ＲＦトランジスタデバイスは、ＲＦ入力リードと、このＲＦ入力リードとＲＦトランジスタダイの間に接続された入力整合ネットワークとをさらに含む。この入力整合ネットワークは、それぞれの入力端子を有する複数のコンデンサを含む。これらのコンデンサの入力端子は、各ＲＦトランジスタセルの制御端子に結合される。入力整合ネットワークは、コンデンサの隣接する入力端子間にそれぞれ結合された複数の抵抗器をさらに含む。
【選択図】図４

Description

〔関連出願との相互参照〕
本出願は、２００７年６月２２日に出願された「内部安定ネットワークを備えたＲＦトランジスタパッケージ、及び内部安定ネットワークを備えたＲＦトランジスタパッケージの形成方法（ＲＦ ＴＲＡＮＳＩＳＴＯＲ ＰＡＣＫＡＧＥＳ ＷＩＴＨ ＩＮＴＥＲＮＡＬ ＳＴＡＢＩＬＩＴＹ ＮＥＴＷＯＲＫ ＡＮＤ ＭＥＴＨＯＤＳ ＯＦ ＦＯＲＭＩＮＧ ＲＦ ＴＲＡＮＳＩＳＴＯＲ ＰＡＣＫＡＧＥＳ ＷＩＴＨ ＩＮＴＥＲＮＡＬ ＳＴＡＢＩＬＩＴＹ ＮＥＴＷＯＲＫＳ）」という名称の米国特許出願第１１／７６７，１７２号の一部継続出願であり、この特許出願の開示は、その全体が引用により本明細書に組み入れられる。
本発明は、一般にＲＦトランジスタに関し、より詳細には、入力整合ネットワークを有するパッケージ型ＲＦトランジスタ、及び入力整合ネットワークを有するパッケージ型ＲＦトランジスタの形成方法に関する。
パッケージ型ＲＦパワーデバイスは、通常、ベース上に装着されてパッケージに収容されたトランジスタダイを含む。トランジスタには、パッケージの外部からパッケージの内部に延びるＲＦ入力リードを通じてＲＦ入力信号が供給され、デバイスからは、パッケージの内部から外部に延びるＲＦ出力リードを通じてＲＦ出力信号が送出される。パッケージ内には入力整合回路を含めて、ＲＦ入力リードとＲＦトランジスタの入力端子との間に接続することができる。入力整合回路は、トランジスタの入力部において、トランジスタの基本動作周波数でのインピーダンス整合を行う。
ＲＦトランジスタは、共通基板上に存在して並列に接続された複数のディスクリートトランジスタセルを含む、周縁部の大きなトランジスタダイを含むことができる。このようなデバイスにとっては、デバイスの使用可能帯域幅を増大できるという理由で、入力整合が特に有益となり得る。しかしながら、通常、入力整合ネットワークは単一のコンデンサを含み、これにより周縁部の大きなトランジスタダイの隣接セル間に低周波数フィードバック経路が形成される可能性がある。このフィードバック経路は、デバイス全体の安定性を低下させることがある。
さらに、入力整合ネットワークの素子のインピーダンス値は、奇モード発振が生じるのを避けるように注意深く選択しなければならない。ボンドワイヤの長さを通じた適当なインダクタンスの選択を含むインピーダンス値の選択により、整合ネットワークのトポロジーが制限される可能性がある。
いくつかの実施形態によるパッケージ型ＲＦトランジスタデバイスは、複数のＲＦトランジスタセルを含むＲＦトランジスタダイを含む。複数のＲＦトランジスタセルは、それぞれ制御端子及び出力端子を含む。ＲＦトランジスタデバイスは、ＲＦ入力リードと、このＲＦ入力リードとＲＦトランジスタダイの間に接続された入力整合ネットワークとをさらに含む。この入力整合ネットワークは、それぞれの入力端子を有する複数のコンデンサを含む。これらのコンデンサの入力端子は、各ＲＦトランジスタセルの制御端子に結合される。入力整合ネットワークは、コンデンサの隣接する入力端子間にそれぞれ結合された複数の抵抗器をさらに含む。
入力ネットワークは、ＲＦ入力リードと各コンデンサの入力端子との間の第１のワイヤボンドと、各コンデンサの入力端子と各ＲＦトランジスタセルの制御端子との間の第２のワイヤボンドとをさらに含むことができる。
入力ネットワークは、コンデンサの入力端子と抵抗器の各端子との間の第３のワイヤボンドをさらに含むことができる。
複数の抵抗器は、ＲＦ入力リードとＲＦトランジスタダイの間に抵抗器ブロックとして設けることができ、この抵抗器ブロックは、各抵抗器間に複数のノードを含むことができる。抵抗器は、電気的に直列に接続することができ、第３のワイヤボンドは、各ノードとコンデンサの入力端子との間に結合することができる。
いくつかの実施形態では、入力ネットワークが、ＲＦ入力リードと各抵抗器の端子との間の第１のワイヤボンドと、抵抗器の端子と各コンデンサの入力端子との間の第２のワイヤボンドと、各コンデンサの入力端子と各ＲＦトランジスタセルの制御端子との間の第３のワイヤボンドとを含むことができる。
パッケージ型ＲＦトランジスタデバイスは、ベースをさらに含むことができ、このベース上のＲＦ入力リードとＲＦ出力リードの間にＲＦトランジスタダイを装着することができる。複数の抵抗器は、ベース上のＲＦ入力リードとＲＦトランジスタダイの間に抵抗器ブロックとして設けることができる。
複数のコンデンサは、ベース上の抵抗器ブロックとＲＦトランジスタダイの間にコンデンサブロックとして設けることができる。
抵抗器ブロックは、各抵抗器間に複数のノードを含むことができる。抵抗器は、電気的に直列に接続することができ、第２のワイヤボンドは、各ノードとコンデンサの入力端子との間に結合することができる。
パッケージ型ＲＦトランジスタデバイスは、各ＲＦトランジスタセルの出力端子に結合されたＲＦ出力リード、及びベースをさらに含むことができる。ＲＦトランジスタダイは、ベース上のＲＦ入力リードとＲＦ出力リードの間に装着することができる。複数のコンデンサは、ベース上のＲＦ入力リードとＲＦトランジスタダイの間にコンデンサブロックとして設けることができ、複数の抵抗器は、ベース上のＲＦ入力リードとコンデンサブロックの間に抵抗器ブロックとして設けることができる。このデバイスは、ＲＦトランジスタダイ及び入力整合ネットワークを収容するパッケージをさらに含むことができ、このパッケージからは、ＲＦ信号入力リード及びＲＦ信号出力リードが延びる。
コンデンサブロックは、共通接地端子及び複数のディスクリート入力端子を含むことができ、共通誘電体をさらに含むことができる。いくつかの実施形態では、複数のコンデンサが、複数のディスクリートデバイスを含む。
さらなる実施形態によるパッケージ型ＲＦトランジスタデバイスは、複数のＲＦトランジスタセルを含むＲＦトランジスタダイを含む。複数のＲＦトランジスタセルは、それぞれ制御端子及び出力端子を含む。パッケージ型ＲＦトランジスタデバイスは、ＲＦ入力リードと、このＲＦ入力リードとＲＦトランジスタダイの間に結合された入力整合ネットワークとをさらに含む。この入力整合ネットワークは、複数の入力端子を有する分割コンデンサを含む。この分割コンデンサの入力端子は、各ＲＦトランジスタセルの制御端子に結合される。入力整合ネットワークは、分割コンデンサの隣接する入力端子間にそれぞれ結合された複数の抵抗器をさらに含む。
入力ネットワークは、ＲＦ入力リードと分割コンデンサの各入力端子との間の第１のワイヤボンドと、分割コンデンサの各入力端子と各ＲＦトランジスタセルの制御端子との間の第２のワイヤボンドとをさらに含むことができる。
パッケージ型ＲＦトランジスタデバイスは、各ＲＦトランジスタセルの出力端子に結合されたＲＦ出力リードと、ＲＦトランジスタダイ及び入力整合ネットワークを収容するパッケージとをさらに含み、このパッケージからは、ＲＦ信号入力リード及びＲＦ信号出力リードが延びる。
パッケージ型ＲＦトランジスタデバイスは、ベースをさらに含み、このベース上のＲＦ入力リードとＲＦ出力リードの間にＲＦトランジスタダイを装着することができる。分割コンデンサは、ベース上のＲＦ入力リードとＲＦトランジスタダイの間に存在することができる。分割コンデンサは、共通接地端子、及び／又は共通誘電体を含むことができる。
本発明のいくつかの実施形態は、パッケージ型ＲＦトランジスタデバイスの形成方法を提供する。この方法は、複数のＲＦトランジスタセルを含むトランジスタをベース上に装着するステップを含む。複数のＲＦトランジスタセルは、それぞれ制御端子及び出力端子を含む。この方法は、それぞれの入力端子を有する複数のコンデンサをベース上に装着するステップと、コンデンサの入力端子を各ＲＦトランジスタセルの制御端子に結合するステップと、コンデンサの隣接する入力端子間に複数の抵抗器をそれぞれ結合するステップと、コンデンサの入力端子にＲＦ入力リードを結合するステップとをさらに含む。
この方法は、ベース上に、トランジスタ及び複数のコンデンサを収容するパッケージハウジングを形成するステップをさらに含むことができ、パッケージからは、ＲＦ入力リードが延びる。コンデンサの入力端子にＲＦ入力リードを結合するステップは、ＲＦ入力リードと各コンデンサの入力端子との間に第１のワイヤボンドを形成するステップを含み、コンデンサの入力端子を各ＲＦトランジスタセルの制御端子に結合するステップは、各コンデンサの入力端子と各ＲＦトランジスタセルの制御端子との間に第２のワイヤボンドを形成するステップを含むことができる。
この方法は、各ＲＦトランジスタセルの出力端子にＲＦ出力リードを結合するステップと、ＲＦトランジスタダイ及び複数のコンデンサを収容するパッケージハウジングを形成するステップとをさらに含むことができ、パッケージからは、ＲＦ信号入力リード及びＲＦ信号出力リードが延びる。
この方法は、ベース上のＲＦ入力リードとＲＦ出力リードの間にＲＦトランジスタダイを装着するステップをさらに含むことができ、複数のコンデンサを装着するステップは、ベース上のＲＦ入力リードとＲＦトランジスタダイの間にコンデンサブロックを装着するステップを含むことができる。コンデンサブロックは、共通接地端子及び複数のディスクリート入力端子を含むことができる。コンデンサブロックは、共通誘電体をさらに含むことができる。いくつかの実施形態では、複数のコンデンサが、複数のディスクリートデバイスを含むことができる。
この方法は、コンデンサの入力端子と抵抗器の各端子との間に第３のワイヤボンドを形成するステップをさらに含むことができる。
複数の抵抗器は、ＲＦ入力リードとＲＦトランジスタダイの間に抵抗器ブロックとして設けることができ、この抵抗器ブロックは、各抵抗器間に複数のノードを含むことができる。抵抗器は、電気的に直列に接続することができ、第３のワイヤボンドは、各ノードとコンデンサの入力端子との間に結合することができる。
入力ネットワークは、ＲＦ入力リードと各抵抗器の端子との間の第１のワイヤボンドと、抵抗器の端子と各コンデンサの入力端子との間の第２のワイヤボンドと、各コンデンサの入力端子と各ＲＦトランジスタセルの制御端子との間の第３のワイヤボンドとをさらに含むことができる。
この方法は、ベースを設けるステップをさらに含むことができ、このベース上のＲＦ入力リードとＲＦ出力リードの間にＲＦトランジスタダイを装着することができ、ベース上のＲＦ入力リードとＲＦトランジスタダイの間に、複数の抵抗器を抵抗器ブロックとして設けることができる。
複数のコンデンサは、ベース上の抵抗器ブロックとＲＦトランジスタダイの間にコンデンサブロックとして設けることができる。
本発明のさらなる実施形態によれば、パッケージ型ＲＦトランジスタデバイスが、それぞれが制御端子及び出力端子を含む複数のＲＦトランジスタセルと、ＲＦ入力リード及びＲＦ出力リードと、ＲＦ入力リード又はＲＦ出力リードとＲＦトランジスタダイとの間に結合された整合ネットワークとを含む。整合ネットワークは、それぞれの入力端子を有する複数のコンデンサを含む。コンデンサの入力端子は、各ＲＦトランジスタセルの対応する制御端子又は出力端子に結合される。入力整合ネットワークは、コンデンサの隣接する入力端子間にそれぞれ結合された複数の抵抗器をさらに含む。
いくつかの実施形態では、整合ネットワークが、ＲＦ出力リードとＲＦトランジスタダイの間に結合された出力整合ネットワークを含み、コンデンサの入力端子は、各ＲＦトランジスタセルの対応する出力端子に結合される。
本発明をさらに理解できるように含められ、本出願に組み入れられて本出願の一部を構成する添付図面に、本発明のいくつかの実施形態を示す。
従来のＲＦパワートランジスタの機能ブロック図である。 本発明のいくつかの実施形態によるパッケージ型ＲＦパワートランジスタの斜視図である。 本発明のいくつかの実施形態によるパッケージ型ＲＦパワートランジスタの機能ブロック図である。 本発明のいくつかの実施形態によるパッケージ型ＲＦパワートランジスタの概略回路図である。 本発明のいくつかの実施形態によるパッケージ型ＲＦパワートランジスタのレイアウトの平面図である。 本発明のいくつかの実施形態による分割コンデンサの断面図である。 本発明のさらなる実施形態によるパッケージ型ＲＦパワートランジスタの概略回路図である。 本発明のさらなる実施形態によるパッケージ型ＲＦパワートランジスタのレイアウトの平面図である。 本発明のさらなる実施形態によるパッケージ型ＲＦパワートランジスタのレイアウトの平面図である。 本発明のさらなる実施形態によるパッケージ型ＲＦパワートランジスタの概略回路図である。 本発明のさらなる実施形態によるパッケージ型ＲＦパワートランジスタのレイアウトの平面図である。 本発明のさらなる実施形態によるパッケージ型ＲＦパワートランジスタのレイアウトの平面図である。
以下、本発明の実施形態を示す添付図面を参照しながら、本発明の実施形態についてより完全に説明する。しかしながら、本発明は、多くの異なる形で具体化することができ、本明細書で説明する実施形態に限定されると解釈すべきではない。むしろ、これらの実施形態は、本開示を徹底的かつ完全なものとして当業者に本発明の範囲を十分に伝えるように提供するものである。全体を通じ、同じ番号は同じ要素を示す。
本明細書では、様々な要素を説明するために「第１の」、「第２の」などの用語を使用するが、これらの要素をこれらの用語によって限定すべきではないと理解されたい。これらの用語は、要素を互いに区別するために使用するものにすぎない。例えば、本発明の範囲から逸脱することなく、第１の要素を第２の要素と呼ぶこともでき、同様に第２の要素を第１の要素と呼ぶこともできる。本明細書で使用する「及び／又は（ａｎｄ／ｏｒ）」という用語は、関連する記載項目の１つ又はそれ以上のありとあらゆる組み合わせを含む。
本明細書で使用する用語は、特定の実施形態を説明するためのものにすぎず、本発明を限定するためのものではない。本明細書で使用する単数形の「１つの（英文不定冠詞）」及び「その（英文定冠詞）」は、その文脈で別途明確に示していない限り、複数形も含むことが意図される。「備える、含む（ｃｏｍｐｒｉｓｅｓ、ｃｏｍｐｒｉｓｉｎｇ、ｉｎｃｌｕｄｅｓ、及び／又はｉｎｃｌｕｄｉｎｇ）」という用語は、本明細書で使用する場合、上述した特徴、整数、ステップ、動作、要素、及び／又は構成部品の存在を示すが、１又はそれ以上の他の特徴、整数、ステップ、動作、要素、構成部品、及び／又はこれらの群の存在又は追加を除外するものではない。
特に定めがない限り、本明細書で使用する（技術用語及び科学用語を含む）全ての用語は、本発明が属する技術の当業者が一般に理解している意味と同じ意味を有する。本明細書で使用する用語は、本明細書及び関連技術との関連におけるこれらの意味に従う意味を有すると解釈すべきであり、本明細書で明確に定義しない限り、理想的な又は過度に形式的な意味で解釈されるものではないと理解されたい。
要素が、別の要素「上に（ｏｎ）」存在する、又は別の要素「上に（ｏｎｔｏ）」延びていると言う場合、この要素はこの別の要素上に直接存在し、又はこの別の要素上に直接延びている場合もあれば、或いは介在要素が存在する場合もあると理解されたい。対照的に、ある要素が別の要素「上に直接（ｄｉｒｅｃｔｌｙ ｏｎ）」存在する、又は別の要素「上に直接（ｄｉｒｅｃｔｌｙ ｏｎｔｏ）」延びていると言う場合、介在要素は存在しない。ある要素が別の要素に「接続（ｃｏｎｎｅｃｔｅｄ）」されている、又は「結合（ｃｏｕｐｌｅｄ）」されていると言う場合、この要素はこの別の要素に直接接続又は結合している場合もあれば、或いは介在要素が存在する場合もあると理解されたい。対照的に、ある要素が別の要素に「直接接続（ｄｉｒｅｃｔｌｙ ｃｏｎｎｅｃｔｅｄ）」されている、又は「直接結合（ｄｉｒｅｃｔｌｙ ｃｏｕｐｌｅｄ）」されていると言う場合、介在要素は存在しない。
本明細書では、「下方の（ｂｅｌｏｗ）」、「上方の（ａｂｏｖｅ）」、「上部の（ｕｐｐｅｒ）」、「下部の（ｌｏｗｅｒ）」、「水平の（ｈｏｒｉｚｏｎｔａｌ）」、「横方向の（ｌａｔｅｒａｌ）」、「垂直の（ｖｅｒｔｉｃａｌ）」などの相対語を使用して、図に示すような要素、層又は領域同士の関係を説明することがある。これらの用語は、図に示す方向に加え、デバイスの異なる方向を含むことを意図されたものであると理解されたい。
本発明のいくつかの実施形態は、パッケージ型ＲＦパワートランジスタを提供する。通常、ＲＦパワートランジスタは、並行して動作する複数のトランジスタセルを含む。本発明の実施形態によるパッケージに含めることができるトランジスタは、横方向に拡散したＭＯＳＦＥＴＳ（ＬＤＭＯＳＦＥＴ）、又はバイポーラデバイス、ＭＥＳＦＥＴデバイス、ＨＢＴ及びＨＥＭＴデバイスなどのその他の半導体デバイスを含むことができる。これらのトランジスタは、狭バンドギャップ半導体又は広バンドギャップ半導体を使用して作製することができる。例えば、これらのトランジスタは、シリコンＬＤＭＯＳ及び／又はバイポーラトランジスタ、及び／又はＧａＡｓ ＭＥＳＦＥＴ、ＩｎＧａＰ ＨＢＴ、ＧａＮ ＨＥＭＴデバイス、ＧａＮバイポーラトランジスタなどのＩＩＩ−Ｖデバイスを含むことができる。
図１に１０で概略的に示すように、１０ワット又はそれ以上のパワーを供給するＲＦパワートランジスタは、ディスクリートデバイスとしてパッケージ化することができる。（例えば、ＦＥＴ又はバイポーラデバイスを含むことができる）パッケージ型トランジスタ１５は、通常、トランジスタ１５の制御端子（ＦＥＴのゲートＧ、又はバイポーラトランジスタのベースなど）にＲＦ入力リード１４を接続する入力整合回路１２を含む。トランジスタ１５は、並列に接続された複数のトランジスタセルを含む、周縁部の大きなＲＦトランジスタとすることができる。トランジスタ１５の出力端子（ＦＥＴのドレインＤ、或いはバイポーラトランジスタのコレクタ又はエミッタなど）には、ＲＦ出力リード１８が接続される。ＲＦ入力リード１４及びＲＦ出力リード１８は、図１に示すようにパッケージ１０の外部に延びる。ＦＥＴ１５のソースＳは、接地することができる。
パッケージ型トランジスタ１０は、プリント基板（図示せず）上に装着することができる。プリント基板上には、外部出力整合回路（図示せず）を装着することもできる。この外部出力整合回路には、バイアス／ＲＦダイプレクサ（図示せず）を接続して、トランジスタ出力をＲＦ出力に接続することができる。さらに、トランジスタのＲＦ出力リード１８には、ＤＣ電源（図示せず）を接続することができる。
図１に示すように、ＲＦパワートランジスタパッケージ内には、内部整合ネットワークが設けられている。しかしながら、通常、このような内部整合ネットワークは、単一のコンデンサを含む。上述したように、デバイスパッケージ内にコンデンサを含めると、周縁部の大きなトランジスタダイの隣接セル間に低周波数フィードバック経路が形成され、これによりデバイス全体の安定性が低下する可能性がある。
本発明のいくつかの実施形態によれば、パッケージ型ＲＦトランジスタの内部整合ネットワークが、複数の並列コンデンサを含む。これらの複数のコンデンサからマルチセルＲＦトランジスタダイの各セルへのワイヤボンド接続を設ける。
例えば、内部整合ネットワークは、パッケージのベース上のマルチセルＲＦトランジスタダイに隣接して、分割コンデンサ及び／又は複数のコンデンサを含むことができる。複数の並列コンデンサを含む入力整合ネットワークを設けることにより、（単複の）低周波数フィードバック経路を低減及び／又は除去し、これによりパッケージ型デバイスの安定性を改善することができる。
本発明のいくつかの実施形態によるパッケージ型ＲＦトランジスタ１００を、図２Ａに全体的に示し、図２Ｂに概略的に示す。これらの図に示すように、パッケージ型ＲＦトランジスタ１００は、パッケージの外部に延びるＲＦ入力リード１４及びＲＦ出力リード１８を含む。ＲＦ入力リード１４は、入力整合回路１１２を介して、並列に接続された複数のトランジスタセルを含むことができるトランジスタ１１５の（ゲートＧなどの）制御端子に接続される。ＲＦ出力リード１８には、トランジスタ１１５の（ドレインＤなどの）出力端子が接続される。いくつかの実施形態によれば、この入力整合回路が複数のコンデンサを含む。入力整合回路内の各コンデンサは、ＲＦトランジスタ１１５の各トランジスタセルに結合することができる。
本発明の実施形態による、ＲＦパワートランジスタ１１５及び入力整合ネットワーク１１２を含むパッケージ１００の概略回路図を図３に示し、本発明の実施形態による、パッケージ１００の物理的レイアウトを図４に示す。ＲＦパワートランジスタ１１５は、単一のチップ（ダイ）又は複数のチップ（ダイス）を備えることができる。図３及び図４を参照して分かるように、パッケージ１００は、複数の並列トランジスタセル１５Ａ〜１５Ｄを含むＲＦトランジスタ１１５を含む。図３には、４つの並列セル１５Ａ、１５Ｂ、１５Ｃ及び１５Ｄを含むＲＦトランジスタ１１５を示しているが、本発明の実施形態によれば、ＲＦトランジスタ１１５は、４つよりも多くの又は４つ未満の並列セルを有することもできると理解されたい。トランジスタセル１５Ａ〜１５Ｄは、それぞれ制御端子又は入力端子、及び出力端子を含む。例えば、ＦＥＴデバイスを含む実施形態では、トランジスタセルが、それぞれゲートＧ、ドレインＤ及びソースＳを含む。いくつかの実施形態では、図３に示すように、ゲートＧが制御端子又は入力端子に対応し、ドレインＤが出力端子に対応し、ソースＳが接地する。
入力整合ネットワーク１１２は、ＲＦ信号入力リード１４とトランジスタセル１５Ａ〜１５ＤのゲートＧとの間に接続される。入力整合回路１１２は、ＲＦ信号入力リード１４とコンデンサブロック１３６との間に延びるボンドワイヤを含む複数の誘導性ワイヤボンド接続と、コンデンサブロック１３６からトランジスタ１５Ａ〜１５Ｄのゲートに延びるボンドワイヤを含む誘導性ワイヤボンド接続とを含むことができる。
入力整合ネットワーク１１２は、複数の入力整合回路１２Ａ〜１２Ｄを含み、これらはそれぞれ、ＲＦ信号入力リード１４とＲＦトランジスタ１１５の各セル１５Ａ〜１５Ｄとの間に接続される。入力整合回路１２Ａ〜１２Ｄは、それぞれ第１のインダクタンス３２Ａ〜３２Ｄ、第２のインダクタンス３４Ａ〜３４Ｄ、及びコンデンサ３６Ａ〜３６Ｄを含む。図４に示すように、第１のインダクタンス３２Ａ〜３２Ｄは、ＲＦ入力リード１４と、対応するコンデンサ３６Ａ〜３６Ｄの端子との間のワイヤボンド接続によって設けることができる。第２のインダクタンス３４Ａ〜３４Ｄは、対応するコンデンサ３６Ａ〜３６Ｄの端子と、ＲＦトランジスタ１１５の対応するセル１５Ａ〜１５Ｄの入力端子との間のワイヤボンド接続によって設けることができる。
入力整合回路１２Ａ〜１２Ｄの隣接するコンデンサ３６Ａ〜３６Ｄの入力端子間には、複数のコンデンサ間抵抗器３５Ａ〜３５Ｃが接続される。コンデンサ間抵抗器３５Ａ〜３５Ｃは、例えばディスクリート表面実装抵抗器として設けることができる。
コンデンサ間抵抗器３５Ａ〜３５Ｃの存在により、安定性の高いインピーダンス整合を実現することができる。通常、周縁部の大きなダイを組み込んだパッケージ型トランジスタでは、使用可能帯域幅を改善するための内部整合が必要である。しかしながら、デバイスに内部入力整合コンデンサとして入力コンデンサを追加すると、周縁部の大きなダイの隣接セル間に低周波数フィードバック経路が形成され、これがデバイスにとって安定性の負担となる可能性がある。周縁部の大きなパワートランジスタの内部整合回路は、奇モード発振が生じるのを避けるように注意深く選択することができる。しかしながら、適切なコンデンサ値及び／又はボンドワイヤ長（インダクタ）の選択により、整合ネットワークトポロジに望ましくない制限が課されることがある。
入力コンデンサ入力を複数の個々のコンデンサとして設け、個々のコンデンサ間にコンデンサ間抵抗器を結合することにより、入力コンデンサのインピーダンス整合の恩恵を保ちながら、低周波数フィードバック経路を除去又は減衰することができる。従って、入力整合回路１２Ａ〜１２Ｄにおける静電容量値及びインダクタンス値の設計自由度を高めることができる。
図５に示すように、入力整合ネットワークのコンデンサ３６Ａ〜３６Ｄは、ディスクリートコンデンサデバイス及び／又は分割コンデンサを含むことができるコンデンサブロック１３６内に設けることができる。図５を参照して分かるように、コンデンサブロック１３６は、図４及び図５に示すようなベース１４０上の共通誘電体４４及び共通接地端子４２上に設けられた複数のディスクリート入力端子３８Ａ〜３８Ｄを含む分割コンデンサを含むことができる。図５には、入力端子３８Ａ〜３８ＤにＲＦ入力リード１４を接続するワイヤボンド３２Ａ〜３２Ｄ、及び入力端子３８Ａ〜３８Ｄを各トランジスタセル１５Ａ〜１５Ｄの入力端子に接続するワイヤボンド３４Ａ〜３４Ｄも部分的に示している。隣接するコンデンサ３６Ａ〜３６Ｄの入力端子３８Ａ〜３８Ｄ間には、複数のコンデンサ間抵抗器３５Ａ〜３５Ｃが接続される。コンデンサ間抵抗器３５Ａ〜３５Ｃは、例えば、誘電体４４上の隣接する入力端子３８Ａ〜３８Ｄ間にディスクリート表面実装抵抗器として設けることができる。
図３及び図４に示す実施形態では、トランジスタセル１５Ａ〜１５Ｄの出力端子が、出力整合ネットワーク１１６を介してＲＦ出力リード１８に接続される。出力整合ネットワークの設計は当業で周知であり、本明細書で詳細に説明する必要はない。
図４に示すように、コンデンサブロック１３６は、パッケージ１００のベース１４０上に、トランジスタ１５に隣接して装着することができる。パッケージ１００のベースは、トランジスタ１５が装着されるあらゆる構造部材を意味することができ、従って、基板、フランジ又はダイキャリアなどに相当することができると理解されたい。
本発明のさらなる実施形態による、ＲＦパワートランジスタ１１５及び入力整合ネットワーク２１２を含むパッケージ２００の概略回路図を図６に示し、本発明の実施形態による、パッケージ２００の物理的レイアウトを図７Ａ及び図７Ｂに示す。図７Ｂは、図７Ａのパッケージレイアウトのいつくかの特徴部をより詳細に示す拡大図である。
図６、図７Ａ及び図７Ｂを参照して分かるように、入力整合ネットワーク２１２は、ＲＦ信号入力リード１４と、パワートランジスタ１１５のトランジスタセル１５Ａ〜１５ＤのゲートＧとの間に接続され、ＲＦ信号入力リード１４と、ＲＦトランジスタ１１５の各セル１５Ａ〜１５Ｄとの間にそれぞれが接続された複数の入力整合回路４０Ａ〜４０Ｄを含む。図６、図７Ａ及び図７Ｂに示す実施形態では、入力整合回路４０Ａ〜４０Ｄの隣接するコンデンサ４６Ａ〜４６Ｄの入力端子間に、複数のコンデンサ間抵抗器４５Ａ〜４５Ｃが接続される。
コンデンサ間抵抗器４５Ａ〜４５Ｃは、パッケージ２００のベース上のＲＦ信号入力リード１４と分割コンデンサブロック２３６の間に設けることができる別個の抵抗器ブロック２４５上に設けることができる。抵抗器ブロック２４５は、アルミナ基板などのセラミック基板２４７を含むことができ、このセラミック基板２４７上に複数の直列接続された抵抗器４５Ａ〜４５Ｃが装着される。コンデンサ間抵抗器４５Ａ〜４５Ｃは、例えばセラミック基板２４７上にディスクリート表面実装抵抗器として設けることができる。
抵抗器ブロック２３５は、Ｎ個のノード４７Ａ〜４７Ｄを含むことができ、これらのノード４７Ａ〜４７Ｄの各ペア間にＮ−１個の抵抗器４５Ａ〜４５Ｃを結合することができる。
入力整合回路２１２は、ＲＦ信号入力リード１４と抵抗器ブロック２４５内の各抵抗器４５Ａ〜４５Ｄとの間に延びる第１のボンドワイヤ４２Ａ〜４２Ｄを含む複数の誘導性ワイヤボンド接続と、抵抗器ブロック２４５内の各抵抗器４５Ａ〜４５Ｄからコンデンサブロック２３６内の各コンデンサ４６Ａ〜４６Ｄに延びる第２のボンドワイヤ４４Ａ〜４４Ｄを含む誘導性ワイヤボンド接続と、コンデンサブロック２３６内の各コンデンサ４６Ａ〜４６Ｄからトランジスタ１５Ａ〜１５Ｄの各ゲートに延びる第３のボンドワイヤ４８Ａ〜４８Ｄを含む誘導性ワイヤボンド接続とを含むことができる。
換言すれば、入力整合回路４０Ａ〜４０Ｄは、それぞれ第１のインダクタンス４２Ａ〜４２Ｄ、第２のインダクタンス４４Ａ〜４４Ｄ、コンデンサ４６Ａ〜４６Ｄ及び第３のインダクタンス４８Ａ〜４８Ｄを含む。図６に示すように、第１のインダクタンス４２Ａ〜４２Ｄは、ＲＦ入力リード１４と、抵抗器ブロック２４５の各ノード４７Ａ〜４７Ｄとの間のワイヤボンド接続によって設けることができる。第２のインダクタンス４４Ａ〜４４Ｄは、抵抗器ブロック２４５の各ノード４７Ａ〜４７Ｄと、対応するコンデンサ４６Ａ〜４６Ｄの端子との間のワイヤボンド接続によって設けることができる。第３のインダクタンス４８Ａ〜４８Ｄは、対応するコンデンサ４６Ａ〜４６Ｄの端子と、ＲＦトランジスタ１１５の対応するセル１５Ａ〜１５Ｄの入力端子との間のワイヤボンド接続によって設けることができる。
本発明のさらなる実施形態による、ＲＦパワートランジスタ１１５及び入力整合ネットワーク３１２を含むパッケージ３００の概略回路図を図８に示し、本発明の実施形態による、パッケージ３００の物理的レイアウトを図９Ａ及び図９Ｂに示す。図９Ｂは、図９Ａのパッケージレイアウトのいつくかの特徴部をより詳細に示す拡大図である。
図８、図９Ａ及び図９Ｂを参照して分かるように、入力整合ネットワーク３１２は、ＲＦ信号入力リード１４と、パワートランジスタ１１５のトランジスタセル１５Ａ〜１５ＤのゲートＧとの間に接続され、ＲＦ信号入力リード１４と、ＲＦトランジスタ１１５の各セル１５Ａ〜１５Ｄとの間にそれぞれが接続された複数の入力整合回路５０Ａ〜５０Ｄを含む。図８、図９Ａ及び図９Ｂに示す実施形態では、入力整合回路５０Ａ〜５０Ｄの隣接するコンデンサ５６Ａ〜５６Ｄの入力端子間に、複数のコンデンサ間抵抗器５５Ａ〜５５Ｃが接続される。
コンデンサ間抵抗器５５Ａ〜５５Ｃは、パッケージ３００のベース上のＲＦ信号入力リード１４と分割コンデンサブロック３３６の間に設けることができる別個の抵抗器ブロック３４５上に設けることができる。抵抗器ブロック３４５は、アルミナ基板などのセラミック基板３４７を含むことができ、このセラミック基板３４７上に複数の直列接続された抵抗器５５Ａ〜５５Ｃが装着される。コンデンサ間抵抗器５５Ａ〜５５Ｃは、例えばセラミック基板３４７上にディスクリート表面実装抵抗器として設けることができる。
抵抗器ブロック３３５は、Ｎ個のノード５７Ａ〜５７Ｄを含むことができ、これらのノード５７Ａ〜５７Ｄの各ペア間にＮ−１個の抵抗器５５Ａ〜５５Ｃを結合することができる。
入力整合回路３１２は、ＲＦ信号入力リード１４とコンデンサブロック３３６内の各コンデンサ５６Ａ〜５６Ｄとの間に延びる第１のボンドワイヤ５２Ａ〜５２Ｄを含む複数の誘導性ワイヤボンド接続と、コンデンサブロック３３６内の各コンデンサ５６Ａ〜５６Ｄから各抵抗器５５Ａ〜５５Ｄに延びる第２のボンドワイヤ５４Ａ〜５４Ｄを含む誘導性ワイヤボンド接続と、コンデンサブロック３３６内の各コンデンサ５６Ａ〜５６Ｄからトランジスタ１５Ａ〜１５Ｄの各ゲートに延びる第３のボンドワイヤ５８Ａ〜５８Ｄを含む誘導性ワイヤボンド接続とを含むことができる。
換言すれば、入力整合回路５０Ａ〜５０Ｄは、それぞれ第１のインダクタンス５２Ａ〜５２Ｄ、第２のインダクタンス５４Ａ〜５４Ｄ、コンデンサ５６Ａ〜５６Ｄ及び第３のインダクタンス５８Ａ〜５８Ｄを含む。図８に示すように、第１のインダクタンス５２Ａ〜５２Ｄは、ＲＦ入力リード１４と、コンデンサブロック３３３６の各コンデンサ５６Ａ〜５６Ｄとの間のワイヤボンド接続によって設けることができる。第２のインダクタンス５４Ａ〜５４Ｄは、抵抗器ブロック３４５の各ノード５７Ａ〜５７Ｄと、対応するコンデンサ５６Ａ〜５６Ｄの端子との間のワイヤボンド接続によって設けることができる。第３のインダクタンス５８Ａ〜５８Ｄは、対応するコンデンサ５６Ａ〜５６Ｄの端子と、ＲＦトランジスタ１１５の対応するセル１５Ａ〜１５Ｄのゲート端子との間のワイヤボンド接続によって設けることができる。
本出願の実施形態を、主に入力整合回路に関連して説明したが、本発明の実施形態は、図３、図４、図６及び図８に示す出力整合回路１１６などの出力整合回路で使用することもできる。例えば、いくつかの実施形態によれば、出力整合回路１１６内に、図５に示す分割コンデンサを含むコンデンサブロック１３６を設けることができる。このような実施形態では、各トランジスタセル１５Ａ〜１５Ｄの出力端子（ドレインＤなど）を、例えば誘導性ボンドワイヤを介して、コンデンサブロック１３６のコンデンサの対応する入力端子３８Ａ〜３８Ｄに接続することができる。同様に、例えば誘導性ボンドワイヤを介して、入力端子３８Ａ〜３８ＤをＲＦ出力リード１８に接続することもできる。誘導性ボンドワイヤの長さ及びコンデンサブロック１３６内のコンデンサの静電容量は、トランジスタダイ１１５の出力部において適当なインピーダンス整合が行われるように選択することができる。
さらに、主に単一のトランジスタダイを含むパッケージ型ＲＦトランジスタに関連して本出願の実施形態を説明したが、本発明のいくつかの実施形態によれば、単一のパッケージ１００内に複数のトランジスタダイス１１５を含め、１又はそれ以上のトランジスタダイスに、複数のコンデンサを含むコンデンサブロックを設けることができる。
本発明の実施形態によるパッケージ型ＲＦパワートランジスタは、安定性が重要とされる幅広い用途において有用となり得る。例えば、本発明の実施形態によるパッケージ型パワートランジスタは、ＷｉＭＡＸ、ＷＣＤＭＡ、ＣＤＭＡ、及び／又は次世代（第４世代）システムを含むその他のシステムなどのシステムに応用することができる。一般に、本発明の実施形態は、パワートランジスタによる安定した動作が望まれるあらゆる用途において有用となり得る。
図面及び明細書では、本発明の典型的な実施形態を開示し、また特定の用語を使用したが、これらの用語は、限定目的ではなく一般的かつ記述的意味で使用したものにすぎず、本発明の範囲は、以下の特許請求の範囲に示される。
１００ パッケージ型ＲＦトランジスタ
１１２ 入力整合回路
１１５ トランジスタ
１１６ 出力整合ネットワーク
１３６ コンデンサブロック
１４０ ベース
３２Ａ 第１のインダクタンス
３２Ｄ 第１のインダクタンス
３４Ａ 第２のインダクタンス
３４Ｄ 第２のインダクタンス
３５Ａ コンデンサ間抵抗器
３６Ａ コンデンサ
３６Ｄ コンデンサ

Claims (22)

  1. パッケージ型ＲＦトランジスタデバイスであって、
    それぞれが制御端子及び出力端子を含む複数のＲＦトランジスタセルを含むＲＦトランジスタダイと、
    ＲＦ入力リードと、
    それぞれの入力端子を有する複数のコンデンサを含む、前記ＲＦ入力リードと前記ＲＦトランジスタダイの間に結合された入力整合ネットワークと、
    を備え、前記コンデンサの前記入力端子が、前記ＲＦトランジスタセルのそれぞれの制御端子に結合され、前記入力整合ネットワークが、前記コンデンサの隣接する入力端子間にそれぞれ結合された複数の抵抗器をさらに含む、
    ことを特徴とするパッケージ型ＲＦトランジスタデバイス。
  2. 前記入力ネットワークは、前記ＲＦ入力リードと前記コンデンサのそれぞれの前記入力端子との間の第１のワイヤボンドと、前記コンデンサのそれぞれの前記入力端子と前記ＲＦトランジスタセルのそれぞれの前記制御端子との間の第２のワイヤボンドとをさらに含む、
    ことを特徴とする請求項１に記載のパッケージ型ＲＦトランジスタデバイス。
  3. 前記入力ネットワークは、前記コンデンサの前記入力端子と前記抵抗器の各端子との間の第３のワイヤボンドをさらに含む、
    ことを特徴とする請求項２に記載のパッケージ型ＲＦトランジスタデバイス。
  4. 前記複数の抵抗器は、前記ＲＦ入力リードと前記ＲＦトランジスタダイの間に抵抗器ブロックとして設けられ、該抵抗器ブロックは、前記抵抗器のそれぞれの間に複数のノードを有し、前記抵抗器は、電気的に直列に接続され、前記第３のワイヤボンドは、前記ノードのそれぞれと前記コンデンサの前記入力端子との間に結合される、
    ことを特徴とする請求項３に記載のパッケージ型ＲＦトランジスタデバイス。
  5. 前記入力ネットワークは、前記ＲＦ入力リードと前記各抵抗器の端子との間の第１のワイヤボンドと、前記抵抗器の前記端子と前記コンデンサのそれぞれの前記入力端子との間の第２のワイヤボンドと、前記コンデンサのそれぞれの前記入力端子と前記ＲＦトランジスタセルのそれぞれの前記制御端子との間の第３のワイヤボンドとをさらに含む、
    ことを特徴とする請求項１に記載のパッケージ型ＲＦトランジスタデバイス。
  6. ベースをさらに備え、前記ＲＦトランジスタダイは、前記ベース上の前記ＲＦ入力リードと前記ＲＦ出力リードの間に装着され、前記複数の抵抗器は、前記ベース上の前記ＲＦ入力リードと前記ＲＦトランジスタダイの間に抵抗器ブロックとして設けられる、
    ことを特徴とする請求項１に記載のパッケージ型ＲＦトランジスタデバイス。
  7. 前記複数のコンデンサは、前記ベース上の前記抵抗器ブロックと前記ＲＦトランジスタダイの間にコンデンサブロックとして設けられる、
    ことを特徴とする請求項６に記載のパッケージ型ＲＦトランジスタデバイス。
  8. 前記抵抗器ブロックは、前記抵抗器のそれぞれの間に複数のノードを有し、前記抵抗器は、電気的に並列に接続され、前記第２のワイヤボンドは、前記ノードのそれぞれと前記コンデンサの前記入力端子との間に結合される、
    ことを特徴とする請求項６に記載のパッケージ型ＲＦトランジスタデバイス。
  9. 前記ＲＦトランジスタセルのそれぞれの前記出力端子に結合されたＲＦ出力リードと、
    ベースと、
    をさらに備え、前記ＲＦトランジスタダイは、前記ベース上の前記ＲＦ入力リードと前記ＲＦ出力リードの間に装着され、前記複数のコンデンサは、前記ベース上の前記ＲＦ入力リードと前記ＲＦトランジスタダイの間にコンデンサブロックとして設けられ、前記複数の抵抗器は、前記ベース上の前記ＲＦ入力リードと前記コンデンサブロックの間に抵抗器ブロックとして設けられ、
    前記ＲＦトランジスタダイ及び前記入力整合ネットワークを収容するパッケージをさらに備え、該パッケージから、前記ＲＦ信号入力リード及び前記ＲＦ信号出力リードが延びる、
    ことを特徴とする請求項１に記載のパッケージ型ＲＦトランジスタデバイス。
  10. 前記複数の抵抗器は、複数のディスクリートデバイスを含む、
    ことを特徴とする請求項１に記載のパッケージ型ＲＦトランジスタデバイス。
  11. パッケージ型ＲＦトランジスタデバイスであって、
    それぞれが制御端子及び出力端子を含む複数のＲＦトランジスタセルを含むＲＦトランジスタダイと、
    ＲＦ入力リードと、
    複数の入力端子を含む分割コンデンサを含む、前記ＲＦ入力リードと前記ＲＦトランジスタダイの間に結合された入力整合ネットワークと、
    を備え、前記分割コンデンサの前記入力端子が、前記ＲＦトランジスタセルのそれぞれの前記制御端子に結合され、前記入力整合ネットワークが、前記分割コンデンサの隣接する入力端子間にそれぞれ結合された複数の抵抗器をさらに含む、
    ことを特徴とするパッケージ型ＲＦトランジスタデバイス。
  12. 前記入力ネットワークは、前記ＲＦ入力リードと前記分割コンデンサの各入力端子との間の第１のワイヤボンドと、前記分割コンデンサの前記各入力端子と前記ＲＦトランジスタセルのそれぞれの前記制御端子との間の第２のワイヤボンドとをさらに含む、
    ことを特徴とする請求項１１に記載のパッケージ型ＲＦトランジスタデバイス。
  13. パッケージ型ＲＦトランジスタデバイスの形成方法であって、
    それぞれが制御端子及び出力端子を含む複数のＲＦトランジスタセルを含むトランジスタをベース上に装着するステップと、
    それぞれの入力端子を有する複数のコンデンサを前記ベース上に装着するステップと、
    前記コンデンサの前記入力端子を前記ＲＦトランジスタセルのそれぞれの前記制御端子に結合するステップと、
    前記コンデンサの隣接する入力端子間に複数の抵抗器を結合するステップと、
    前記コンデンサの前記入力端子にＲＦ入力リードを結合するステップと、
    を含むことを特徴とする方法。
  14. 前記ベース上に、前記トランジスタ及び前記複数のコンデンサを収容するパッケージハウジングを形成するステップをさらに含み、前記パッケージから前記ＲＦ入力リードが延びる、
    ことを特徴とする請求項１３に記載の方法。
  15. 前記コンデンサの前記入力端子に前記ＲＦ入力リードを結合するステップは、前記ＲＦ入力リードと前記コンデンサのそれぞれの前記入力端子との間に第１のワイヤボンドを形成するステップを含み、前記コンデンサの前記入力端子を前記ＲＦトランジスタセルのそれぞれの前記制御端子に結合するステップは、前記コンデンサのそれぞれの前記入力端子と前記ＲＦトランジスタセルのそれぞれの前記制御端子との間に第２のワイヤボンドを形成するステップを含む、
    ことを特徴とする請求項１３に記載の方法。
  16. 前記コンデンサの前記入力端子と前記抵抗器の各端子との間に第３のワイヤボンドを形成するステップをさらに含む、
    ことを特徴とする請求項１５に記載の方法。
  17. 前記ＲＦトランジスタセルのそれぞれの前記出力端子にＲＦ出力リードを結合するステップと、
    前記ＲＦトランジスタダイ及び前記複数のコンデンサを収容するパッケージハウジングを形成するステップと、
    をさらに含み、前記パッケージから、前記ＲＦ信号入力リード及び前記ＲＦ信号出力リードが延びる、
    ことを特徴とする請求項１３に記載の方法。
  18. 前記ベース上の前記ＲＦ入力リードと前記ＲＦ出力リードの間に前記ＲＦトランジスタダイを装着するステップをさらに含み、前記複数のコンデンサを装着するステップは、前記ベース上の前記ＲＦ入力リードと前記ＲＦトランジスタダイの間にコンデンサブロックを装着するステップを含む、
    ことを特徴とする請求項１７に記載の方法。
  19. 前記複数の抵抗器は、前記ＲＦ入力リードと前記ＲＦトランジスタダイの間に抵抗器ブロックとして設けられ、該抵抗器ブロックは、前記抵抗器のそれぞれの間に複数のノードを有し、前記抵抗器は、電気的に直列に接続され、前記第３のワイヤボンドは、前記ノードのそれぞれと前記コンデンサの前記入力端子との間に結合される、
    ことを特徴とする請求項１８に記載の方法。
  20. 前記入力ネットワークは、前記ＲＦ入力リードと前記各抵抗器の端子との間の第１のワイヤボンドと、前記抵抗器の前記端子と前記コンデンサのそれぞれの前記入力端子との間の第２のワイヤボンドと、前記コンデンサのそれぞれの前記入力端子と前記ＲＦトランジスタセルのそれぞれの前記制御端子との間の第３のワイヤボンドとをさらに含む、
    ことを特徴とする請求項１３に記載の方法。
  21. ベースを設け、該ベース上の前記ＲＦ入力リードと前記ＲＦ出力リードの間に前記ＲＦトランジスタダイを装着するステップをさらに含み、前記複数の抵抗器は、前記ベース上の前記ＲＦ入力リードと前記ＲＦトランジスタダイの間に抵抗器ブロックとして設けられる、
    ことを特徴とする請求項１３に記載の方法。
  22. 前記複数のコンデンサは、前記ベース上の前記抵抗器ブロックと前記ＲＦトランジスタダイの間にコンデンサブロックとして設けられる、
    ことを特徴とする請求項２１に記載の方法。
JP2013543186A 2010-12-08 2011-11-21 コンデンサ間抵抗器を含む内部安定ネットワークを備えたｒｆトランジスタパッケージ、及びコンデンサ間抵抗器を含む内部安定ネットワークを備 Active JP5848360B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/962,923 US8592966B2 (en) 2007-06-22 2010-12-08 RF transistor packages with internal stability network including intra-capacitor resistors and methods of forming RF transistor packages with internal stability networks including intra-capacitor resistors
US12/962,923 2010-12-08
PCT/US2011/061638 WO2012078346A1 (en) 2010-12-08 2011-11-21 Rf transistor packages with internal stability network including intra-capacitor resistors and methods of forming rf transistor packages with internal stability networks including intra-capacitor resistors

Publications (2)

Publication Number Publication Date
JP2014502797A true JP2014502797A (ja) 2014-02-03
JP5848360B2 JP5848360B2 (ja) 2016-01-27

Family

ID=46207457

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013543186A Active JP5848360B2 (ja) 2010-12-08 2011-11-21 コンデンサ間抵抗器を含む内部安定ネットワークを備えたｒｆトランジスタパッケージ、及びコンデンサ間抵抗器を含む内部安定ネットワークを備

Country Status (5)

Country Link
US (1) US8592966B2 (ja)
EP (1) EP2649549B1 (ja)
JP (1) JP5848360B2 (ja)
CN (1) CN103339637B (ja)
WO (1) WO2012078346A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018148558A (ja) * 2017-03-01 2018-09-20 住友電工デバイス・イノベーション株式会社 ドハティアンプ
WO2020241586A1 (ja) * 2019-05-27 2020-12-03 住友電工デバイス・イノベーション株式会社 増幅装置

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9741673B2 (en) * 2007-06-22 2017-08-22 Cree, Inc. RF transistor packages with high frequency stabilization features and methods of forming RF transistor packages with high frequency stabilization features
US9281748B2 (en) 2012-03-02 2016-03-08 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Operating a DC-DC converter
KR101770046B1 (ko) * 2012-06-29 2017-08-21 크리, 인코포레이티드 고주파수 안정화 특징들을 가지는 ｒｆ 트랜지스터 패키지들 및 고주파수 안정화 특징들을 가지는 ｒｆ 트랜지스터 패키지들의 형성 방법들
US9236347B2 (en) * 2013-10-09 2016-01-12 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Operating and manufacturing a DC-DC converter
KR101695320B1 (ko) 2014-03-18 2017-01-13 한국전자통신연구원 정합 회로를 포함하는 소자 패키지 및 그것의 정합 방법
US9641163B2 (en) 2014-05-28 2017-05-02 Cree, Inc. Bandwidth limiting methods for GaN power transistors
US9472480B2 (en) 2014-05-28 2016-10-18 Cree, Inc. Over-mold packaging for wide band-gap semiconductor devices
US9515011B2 (en) 2014-05-28 2016-12-06 Cree, Inc. Over-mold plastic packaged wide band-gap power transistors and MMICS
US9245837B1 (en) * 2014-07-07 2016-01-26 Infineon Technologies Ag Radio frequency power device
US9219422B1 (en) 2014-08-21 2015-12-22 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Operating a DC-DC converter including a coupled inductor formed of a magnetic core and a conductive sheet
US9589927B2 (en) * 2014-09-19 2017-03-07 Nxp Usa, Inc. Packaged RF amplifier devices with grounded isolation structures and methods of manufacture thereof
US9379619B2 (en) 2014-10-21 2016-06-28 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Dividing a single phase pulse-width modulation signal into a plurality of phases
US9618539B2 (en) 2015-05-28 2017-04-11 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Sensing current of a DC-DC converter
CN105810647B (zh) * 2016-04-22 2018-11-06 宜确半导体（苏州）有限公司 射频开关集成模块及其集成方法、射频前端集成电路
NL2021545B1 (en) * 2018-09-03 2020-04-30 Ampleon Netherlands Bv Power amplifier with decreased RF return current losses
US10720379B2 (en) 2018-12-19 2020-07-21 Cree, Inc. Robust integrated circuit package

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5443662A (en) * 1977-09-14 1979-04-06 Nec Corp Transistor amplifier
JPS5664459A (en) * 1979-10-29 1981-06-01 Toshiba Corp Transistor amplifier
JPS58221512A (ja) * 1982-06-17 1983-12-23 Nec Corp 電力増幅装置
JPS6386904A (ja) * 1986-09-30 1988-04-18 Toshiba Corp 内部整合型高出力電界効果トランジスタ
JPS63253708A (ja) * 1987-04-10 1988-10-20 Mitsubishi Electric Corp マイクロ波電力合成ｆｅｔ増幅器
JPH05226951A (ja) * 1992-01-06 1993-09-03 Nec Corp 内部整合回路
JPH05267956A (ja) * 1992-02-04 1993-10-15 Mitsubishi Electric Corp 高周波高出力トランジスタ
JPH0730062A (ja) * 1993-06-24 1995-01-31 Mitsubishi Electric Corp 半導体集積回路装置
US6137367A (en) * 1998-03-24 2000-10-24 Amcom Communications, Inc. High power high impedance microwave devices for power applications
JP2010531110A (ja) * 2007-06-22 2010-09-16 クリー インコーポレイテッド 内部安定回路を備えたｒｆトランジスタパッケージと内部安定回路を備えたｒｆトランジスタパッケージを形成する方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US13048A (en) * 1855-06-12 Coupling for organs and melodeons
US207970A (en) * 1878-09-10 Improvement in snow-melting machines
US166986A (en) * 1875-08-24 Improvement in torpedoes for oil-wells
US61214A (en) * 1867-01-15 William kqplin
US20894A (en) * 1858-07-13 porter
US94141A (en) * 1869-08-24 sisum
US3969752A (en) 1973-12-03 1976-07-13 Power Hybrids, Inc. Hybrid transistor
US4193083A (en) 1977-01-07 1980-03-11 Varian Associates, Inc. Package for push-pull semiconductor devices
JPS5791542A (en) 1980-11-29 1982-06-07 Toshiba Corp High frequency transistor device
US5942957A (en) * 1994-09-26 1999-08-24 Endgate Corporation Flip-mounted impedance
JPH10163772A (ja) 1996-10-04 1998-06-19 Sanyo Electric Co Ltd 電力増幅器およびチップキャリヤ
US6384540B1 (en) 1997-02-24 2002-05-07 Advanced Energy Industries, Inc. System for high power RF plasma processing
AU2001234522A1 (en) 2000-01-28 2001-08-07 Ericsson Inc. Auto-aligning power transistor package
WO2002005342A1 (en) 2000-07-06 2002-01-17 Zeta, A Division Of Sierratech, Inc. A solid state power amplifying device
JP4256575B2 (ja) 2000-08-15 2009-04-22 パナソニック株式会社 バイアホールを備えた高周波受動回路および高周波増幅器
US6806106B2 (en) 2001-03-20 2004-10-19 Infineon Technologies Ag Bond wire tuning of RF power transistors and amplifiers
KR100399436B1 (ko) * 2001-03-28 2003-09-29 주식회사 하이닉스반도체 마그네틱 램 및 그 형성방법
US6523150B1 (en) 2001-09-28 2003-02-18 International Business Machines Corporation Method of designing a voltage partitioned wirebond package
US6822321B2 (en) * 2002-09-30 2004-11-23 Cree Microwave, Inc. Packaged RF power transistor having RF bypassing/output matching network
US6798295B2 (en) 2002-12-13 2004-09-28 Cree Microwave, Inc. Single package multi-chip RF power amplifier
DE102004021155B3 (de) 2004-04-29 2005-12-29 Infineon Technologies Ag Wanderwellenverstärker
US7138068B2 (en) 2005-03-21 2006-11-21 Motorola, Inc. Printed circuit patterned embedded capacitance layer
US7851257B2 (en) * 2005-10-29 2010-12-14 Stats Chippac Ltd. Integrated circuit stacking system with integrated passive components
JP4743077B2 (ja) 2006-10-23 2011-08-10 三菱電機株式会社 高周波電力増幅器
US7616068B2 (en) 2006-12-06 2009-11-10 Broadcom Corporation Frequency synthesizer for integrated circuit radios

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5443662A (en) * 1977-09-14 1979-04-06 Nec Corp Transistor amplifier
JPS5664459A (en) * 1979-10-29 1981-06-01 Toshiba Corp Transistor amplifier
JPS58221512A (ja) * 1982-06-17 1983-12-23 Nec Corp 電力増幅装置
JPS6386904A (ja) * 1986-09-30 1988-04-18 Toshiba Corp 内部整合型高出力電界効果トランジスタ
JPS63253708A (ja) * 1987-04-10 1988-10-20 Mitsubishi Electric Corp マイクロ波電力合成ｆｅｔ増幅器
JPH05226951A (ja) * 1992-01-06 1993-09-03 Nec Corp 内部整合回路
JPH05267956A (ja) * 1992-02-04 1993-10-15 Mitsubishi Electric Corp 高周波高出力トランジスタ
JPH0730062A (ja) * 1993-06-24 1995-01-31 Mitsubishi Electric Corp 半導体集積回路装置
US6137367A (en) * 1998-03-24 2000-10-24 Amcom Communications, Inc. High power high impedance microwave devices for power applications
JP2010531110A (ja) * 2007-06-22 2010-09-16 クリー インコーポレイテッド 内部安定回路を備えたｒｆトランジスタパッケージと内部安定回路を備えたｒｆトランジスタパッケージを形成する方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018148558A (ja) * 2017-03-01 2018-09-20 住友電工デバイス・イノベーション株式会社 ドハティアンプ
JP7073614B2 (ja) 2017-03-01 2022-05-24 住友電工デバイス・イノベーション株式会社 ドハティアンプ
WO2020241586A1 (ja) * 2019-05-27 2020-12-03 住友電工デバイス・イノベーション株式会社 増幅装置
JP2020195031A (ja) * 2019-05-27 2020-12-03 住友電工デバイス・イノベーション株式会社 増幅装置
JP7239169B2 (ja) 2019-05-27 2023-03-14 住友電工デバイス・イノベーション株式会社 増幅装置

Also Published As

Publication number Publication date
WO2012078346A1 (en) 2012-06-14
US20110074006A1 (en) 2011-03-31
EP2649549A4 (en) 2017-01-11
CN103339637B (zh) 2016-08-24
CN103339637A (zh) 2013-10-02
US8592966B2 (en) 2013-11-26
JP5848360B2 (ja) 2016-01-27
EP2649549A1 (en) 2013-10-16
EP2649549B1 (en) 2020-07-01

Similar Documents

Publication Publication Date Title
JP5848360B2 (ja) コンデンサ間抵抗器を含む内部安定ネットワークを備えたｒｆトランジスタパッケージ、及びコンデンサ間抵抗器を含む内部安定ネットワークを備
US8330265B2 (en) RF transistor packages with internal stability network and methods of forming RF transistor packages with internal stability networks
EP3337037B1 (en) Doherty amplifiers and amplifier modules with shunt inductance circuits that affect transmission line length between carrier and peaking amplifier outputs
EP3247038B1 (en) Multiple-path rf amplifiers with angularly offset signal path directions, and methods of manufacture thereof
JP5850868B2 (ja) 内部における高調波周波数低減を伴うｒｆパワートランジスタパッケージ、及び内部における高調波周波数低減を伴うｒｆパワートランジスタパッケージを形成する方法
KR102171575B1 (ko) 증폭기 출력부 사이의 인버터를 따라 직렬 컴포넌트를 갖는 다중 경로 증폭기
US9673766B1 (en) Class F amplifiers using resonant circuits in an output matching network
US10381984B2 (en) Amplifiers and amplifier modules with shunt inductance circuits that include high-Q capacitors
TWI822112B (zh) 在電晶體晶粒之閘極及/或汲極上通過穿碳化矽通孔進行堆疊式射頻電路拓撲
CN115769372A (zh) Rf放大器封装
US20180342990A1 (en) LC Network for a Power Amplifier with Selectable Impedance
CN113130465A (zh) 包含多路径集成无源装置的功率放大器封装
US20050047064A1 (en) High quality factor spiral inductor that utilizes active negative capacitance
US7952448B2 (en) Device comprising an element with electrodes coupled to connections
US10553543B2 (en) Guard bond wires in an integrated circuit package
CN115800931A (zh) 使用基带终止的t型匹配拓扑

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140507

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140806

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140813

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140908

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140916

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141007

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150615

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20150804

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151028

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151126

R150 Certificate of patent or registration of utility model

Ref document number: 5848360

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R150 Certificate of patent or registration of utility model

Ref document number: 5848360

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250