JP2014241374A - パターン形成方法 - Google Patents

パターン形成方法 Download PDF

Info

Publication number
JP2014241374A
JP2014241374A JP2013123840A JP2013123840A JP2014241374A JP 2014241374 A JP2014241374 A JP 2014241374A JP 2013123840 A JP2013123840 A JP 2013123840A JP 2013123840 A JP2013123840 A JP 2013123840A JP 2014241374 A JP2014241374 A JP 2014241374A
Authority
JP
Japan
Prior art keywords
polymer
segment
pattern
polymer portion
molecular weight
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013123840A
Other languages
English (en)
Other versions
JP6059608B2 (ja
Inventor
藤 寛 暢 佐
Hironobu Sato
藤 寛 暢 佐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2013123840A priority Critical patent/JP6059608B2/ja
Priority to US14/181,303 priority patent/US9514938B2/en
Publication of JP2014241374A publication Critical patent/JP2014241374A/ja
Application granted granted Critical
Publication of JP6059608B2 publication Critical patent/JP6059608B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00031—Regular or irregular arrays of nanoscale structures, e.g. etch mask layer
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/002—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor using materials containing microcapsules; Preparing or processing such materials, e.g. by pressure; Devices or apparatus specially designed therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0147—Film patterning
    • B81C2201/0149—Forming nanoscale microstructures using auto-arranging or self-assembling material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Nanotechnology (AREA)
  • Analytical Chemistry (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Health & Medical Sciences (AREA)
  • Oral & Maxillofacial Surgery (AREA)
  • Thermal Sciences (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

【課題】ＤＳＡリソグラフィの信頼性を向上させる。【解決手段】本実施形態によれば、パターン形成方法は、凹凸パターンを有するガイドの凹部に、第１セグメント及び第２セグメントを有するポリマー材料を埋め込み、前記ポリマー材料をミクロ相分離させ、前記第１セグメントを含むシリンダー形状の第１ポリマー部、及び前記第２セグメントを含み前記第１ポリマー部の側部を囲む第２ポリマー部を有する自己組織化パターンを形成し、前記第１ポリマー部を選択的に除去する。前記ポリマー材料における前記第１セグメントの分子量と前記第２セグメントの分子量の比は約４：６である。【選択図】図４

Description

本発明の実施形態は、パターン形成方法に関する。
半導体素子の製造工程中のリソグラフィ技術として、ＡｒＦ液浸露光によるダブルパターニング技術、ＥＵＶリソグラフィ、ナノインプリント等が知られている。従来のリソグラフィ技術は、パターンの微細化に伴い、コストの増加、スループットの低下など、様々な問題を含んでいた。
このような状況下で、リソグラフィ技術への誘導自己組織化（DSA: Directed Self-assembly）の適用が期待されている。自己組織化は、エネルギー安定化という自発的な挙動によって発生することから、寸法精度の高いパターンを形成できる。特に、高分子ブロック共重合体のミクロ相分離を利用する技術は、簡便な塗布とアニールプロセスで、数〜数百ｎｍの種々の形状の周期構造を形成できる。高分子ブロック共重合体のブロックの組成比によって球状（スフィア）、柱状（シリンダー）、層状（ラメラ）等に形態を変え、分子量によってサイズを変えることにより、様々な寸法のドットパターン、ホール又はピラーパターン、ラインパターン等を形成することができる。
特開２０１２−６４７８３号公報
本発明は、ＤＳＡリソグラフィの信頼性を向上させることができるパターン形成方法を提供することを目的とする。
本実施形態によれば、パターン形成方法は、凹凸パターンを有するガイドの凹部に、第１セグメント及び第２セグメントを有するポリマー材料を埋め込み、前記ポリマー材料をミクロ相分離させ、前記第１セグメントを含むシリンダー形状の第１ポリマー部、及び前記第２セグメントを含み前記第１ポリマー部の側部を囲む第２ポリマー部を有する自己組織化パターンを形成し、前記第１ポリマー部を選択的に除去する。前記ポリマー材料における前記第１セグメントの分子量と前記第２セグメントの分子量の比は約４：６である。
第１の実施形態によるパターン形成方法を説明する工程断面図である。 図１に続く工程断面図である。 図２に続く工程断面図である。 図３に続く工程断面図である。 図４に続く工程断面図である。 比較例による自己組織化パターンを示す図である。 比較例による自己組織化パターンを示す図である。 第２の実施形態によるパターン形成方法を説明する工程断面図である。 図８に続く工程断面図である。 図９に続く工程断面図である。 図１０に続く工程断面図である。 図１１に続く工程断面図である。 比較例による自己組織化パターンを示す図である。 比較例による自己組織化パターンを示す図である。
以下、本発明の実施の形態を図面に基づいて説明する。
（第１の実施形態）図１〜図５を用いて第１の実施形態によるパターン形成方法を説明する。図１〜図５において（ｂ）は上面を示し、（ａ）は（ｂ）のＡ−Ａ線に沿った縦断面を示している。
まず、図１（ａ）（ｂ）に示すように、基板１００上にＳＯＣ膜（spin-on carbon、塗布型カーボン膜）１０２及びＳＯＧ膜（spin-on glass、塗布型ガラス膜）１０４を順に形成する。例えば、基板１００は例えばシリコン基板である。また、例えば、ＳＯＣ膜１０２の膜厚は１００ｎｍ程度であり、ＳＯＧ膜１０４の膜厚は３５ｎｍ程度である。
続いて、ＳＯＧ膜１０４上にレジスト膜１０６を回転塗布する。そして、公知のリソグラフィ処理により、レジスト膜１０６に円形のホールパターン１０８を形成する。リソグラフィ処理では、例えばＡｒＦ液浸エキシマレーザにより露光量２０ｍＪ／ｃｍ２で露光処理が行われる。
次に、図２（ａ）（ｂ）に示すように、レジスト膜１０６をマスクとしてＲＩＥ（反応性イオンエッチング）等のエッチング処理を行い、ＳＯＧ膜１０４及びＳＯＣ膜１０２を加工する。これにより、ＳＯＧ膜１０４及びＳＯＣ膜１０２にホールパターン１０８が転写され、ホールパターン１１０が形成される。ホールパターン１１０の形成後、レジスト膜１０６はウェット処理により除去される。
ホールパターン１１０が形成されたＳＯＧ膜１０４及びＳＯＣ膜１０２は、後の工程で形成されるブロックコポリマーがミクロ相分離する際の物理ガイド層としての機能を有する。
次に、図３（ａ）（ｂ）に示すように、第１セグメント及び第２セグメントが結合したブロックコポリマー１１２を塗布する。例えば、ポリスチレン（以下、ＰＳと記載する）とポリメチルメタクリレート（以下、ＰＭＭＡと記載する）のブロック共重合体（ＰＳ−ｂ−ＰＭＭＡ）を準備し、これを１．０ｗｔ％の濃度で含有するポリエチレングリコールモノメチルエーテルアセテート（ＰＧＭＥＡ）溶液を回転塗布する。ブロックコポリマー１１２は物理ガイドのホールパターン（ホールパターン１１０）内に埋め込まれる。
ここで、ブロック共重合体における２つのセグメント、ＰＳとＰＭＭＡ、の組成比（分子量比）は約６：４である。より詳細には、ＰＳとＰＭＭＡの分子量は、以下の数式で表される関係を満たしている。
また、ＰＳとＰＭＭＡの分子量は、以下の数式で表される関係を満たしていることがさらに好ましい。
次に、図４（ａ）（ｂ）に示すように、アニール処理を行い、ブロックコポリマー１１２をミクロ相分離させる。ミクロ相分離により、ＰＭＭＡを有する第１ポリマー部１１４ａと、ＰＳを有する第２ポリマー部１１４ｂとを有する自己組織化パターン１１４が形成される。第１ポリマー部１１４ａはシリンダー形状となり、第２ポリマー部１１４ｂは第１ポリマー部１１４ａの側部を囲む。例えば、直径７０ｎｍのホールパターン１１０の中心部に、直径２５ｎｍのシリンダー形状の第１ポリマー部１１４ａが形成される。
なお、ミクロ相分離により、第２ポリマー部１１４ｂと物理ガイドとの間、第１ポリマー部１１４ａ及び第２ポリマー部１１４ｂと基板１００との間に薄膜（第３ポリマー部１１４ｃ）が形成される。この薄膜（第３ポリマー部１１４ｃ）は、ＰＭＭＡとＰＳとが混ざり合ったものである。
図３（ａ）（ｂ）に示す工程で使用されるブロックコポリマーのＰＳとＰＭＭＡの分子量比を７：３とした場合、ミクロ相分離により、図６に示すような、ＰＭＭＡを含むシリンダー形状の第１ポリマー部１４ａと、ＰＳを含み第１ポリマー部１４ａの側部及び底部を囲む第２ポリマー部１４ｂとを有する自己組織化パターン１４が形成される。
また、ＰＳとＰＭＭＡの分子量比を５：５としたブロックコポリマーは、ＰＭＭＡを含む第１ポリマー部と、ＰＳを含む第２ポリマー部とが交互に配置されたラメラ状の自己組織化パターンを形成する際に用いられるものである。このようなブロックコポリマーを図３（ａ）（ｂ）に示す工程で使用した場合、ミクロ相分離によりシリンダー形状を得ることはできない。
一方、本実施形態では、ＰＳとＰＭＭＡの分子量比を約６：４、詳細には上記の数式１を満たすような組成比、としているため、ＰＳを有する第２ポリマー部１１４ｂは、ＰＭＭＡを有する第１ポリマー部１１４ａの側部を囲むのみであり、第１ポリマー部１１４ａの下方には形成されない。また、ＰＳとＰＭＭＡの分子量を上記の数式２で表されるような関係にすることで、第１ポリマー部１１４ａを、より直線的なシリンダー形状とすることができる。
次に、図５（ａ）（ｂ）に示すように、ウェット現像処理を行い、第２ポリマー部１１４ｂを残存させ、第１ポリマー部１１４ａを選択的に除去する。第２ポリマー部１１４ｂ及び第３ポリマー部１１４ｃは残存する。例えば、自己組織化パターン１１４に対し紫外光を照射し、その後、現像液を供給する。紫外光が照射されると、雰囲気中の酸素及び／又は水とによりＰＭＭＡが酸化されて現像液に対する可溶性が生じる。現像液としては、フォトリソグラフィ技術において露光されたフォトレジスト膜の現像に使用され得る現像液を用いることができ、例えば水酸化テトラメチルアンモニウム（ＴＭＡＨ）が用いられる。
第１ポリマー部１１４ａを選択的に除去することにより、ホールパターン１１０を縮小したホールパターン１１６が得られる。第１ポリマー部１１４ａの下方に第２ポリマー部１１４ｂは形成されないため、ホールパターン１１６を介して基板１００の表面が露出される。
図示は省略するが、その後、第２ポリマー部１１４ｂをマスクにエッチング処理を行うことで、基板（被加工膜）１００にホールパターン１１６を転写することができる。
図６に示すように、シリンダー形状の第１ポリマー部１４ａの下方に第２ポリマー部１４ｂが形成される場合、第１ポリマー部１４ａの除去後に、図７に示すように、第１ポリマー部１４ａの下方の第２ポリマー部１４ｂが残存する。そのため、その後の工程におけるエッチング加工のプロセスマージンを低下させることになる。
一方、本実施形態では、ブロックコポリマー（自己組織化材料）の第１セグメントと第２セグメントの分子量比を約６：４とすることで、シリンダー形状の第１ポリマー部１１４ａの下方に第２ポリマー部１１４ｂが形成されないようにしている。そのため、その後の工程におけるエッチング加工のプロセスマージン低下を防止し、ＤＳＡリソグラフィの信頼性を向上させることができる。
上記第１の実施形態では、ホールパターン１１０が形成されたＳＯＧ膜１０４及びＳＯＣ膜１０２を物理ガイドとして使用したが、ホールパターン１０８が形成されたレジスト膜１０６を物理ガイドとして使用してもよい。この場合、ホールパターン１０８にブロックコポリマー１１２が埋め込まれる。また、第２ポリマー部１１４ｂをマスクにエッチング処理を行うことで、ＳＯＧ膜１０４及びＳＯＣ膜１０２にホールパターン１１６を転写することができる。
（第２の実施形態）図８〜図１２を用いて第２の実施形態によるパターン形成方法を説明する。図８〜図１２において（ｂ）は上面を示し、（ａ）は（ｂ）のＢ−Ｂ線に沿った縦断面を示している。
まず、図８（ａ）（ｂ）に示すように、基板２００上にＳＯＣ膜（spin-on carbon、塗布型カーボン膜）２０２及びＳＯＧ膜（spin-on glass、塗布型ガラス膜）２０４を順に形成する。例えば、基板２００は例えばシリコン基板である。また、例えば、ＳＯＣ膜２０２の膜厚は１００ｎｍ程度であり、ＳＯＧ膜２０４の膜厚は３５ｎｍ程度である。
続いて、ＳＯＧ膜２０４上にレジスト膜２０６を回転塗布する。そして、公知のリソグラフィ処理により、レジスト膜２０６に長穴（角丸長方形）形状のホールパターン２０８を形成する。リソグラフィ処理では、例えばＡｒＦ液浸エキシマレーザにより露光量２０ｍＪ／ｃｍ２で露光処理が行われる。
次に、図９（ａ）（ｂ）に示すように、レジスト膜２０６をマスクとしてＲＩＥ（反応性イオンエッチング）等のエッチング処理を行い、ＳＯＧ膜２０４及びＳＯＣ膜２０２を加工する。これにより、ＳＯＧ膜２０４及びＳＯＣ膜２０２にホールパターン２０８が転写され、ホールパターン２１０が形成される。ホールパターン２１０の形成後、レジスト膜２０６はウェット処理により除去される。
ホールパターン２１０が形成されたＳＯＧ膜２０４及びＳＯＣ膜２０２は、後の工程で形成されるブロックコポリマーがミクロ相分離する際の物理ガイド層としての機能を有する。
次に、図１０（ａ）（ｂ）に示すように、第１セグメント及び第２セグメントが結合したブロックコポリマー２１２を塗布する。例えば、ＰＳとＰＭＭＡのブロック共重合体（ＰＳ−ｂ−ＰＭＭＡ）を準備し、これを１．０ｗｔ％の濃度で含有するＰＧＭＥＡ溶液を回転塗布する。ブロックコポリマー２１２は物理ガイドのホールパターン（ホールパターン２１０）内に埋め込まれる。
ここで、ブロック共重合体における２つのセグメント、ＰＳとＰＭＭＡ、の組成比（分子量比）は約６：４である。より詳細には、ＰＳとＰＭＭＡの分子量は、以下の数式で表される関係を満たしている。
また、ＰＳとＰＭＭＡの分子量は、以下の数式で表される関係を満たしていることがさらに好ましい。
次に、図１１（ａ）（ｂ）（ｃ）に示すように、アニール処理を行い、ブロックコポリマー２１２をミクロ相分離させる。なお、図１１（ｃ）は図１１（ａ）のＣ−Ｃ線に沿った横断面図である。
ミクロ相分離により、ＰＭＭＡを有する第１ポリマー部２１４ａと、ＰＳを有する第２ポリマー部２１４ｂとを有する自己組織化パターン２１４が形成される。第１ポリマー部２１４ａは、２つのシリンダー形状の下部２１４ａ＿１、２１４ａ＿２と、下部２１４ａ＿１と下部２１４ａ＿２とを接続する細長い上部２１４ａ＿３とからなる。第２ポリマー部２１４ｂは第１ポリマー部２１４ａの側部を囲む。下部２１４ａ＿１と下部２１４ａ＿２とは第２ポリマー部２１４ｂにより離間されている。
言い換えれば、自己組織化パターン２１４は、上部が連結され、下部がＰＳ部により離間された２つのシリンダー形状のＰＭＭＡ部を有する。
なお、ミクロ相分離により、第２ポリマー部２１４ｂと物理ガイドとの間、第１ポリマー部２１４ａ及び第２ポリマー部２１４ｂと基板２００との間に薄膜（第３ポリマー部２１４ｃ）が形成される。この薄膜（第３ポリマー部２１４ｃ）は、ＰＭＭＡとＰＳとが混ざり合ったものである。
図１０（ａ）（ｂ）に示す工程で使用されるブロックコポリマーのＰＳとＰＭＭＡの分子量比を７：３とした場合、ミクロ相分離により、図１３（ａ）（ｂ）に示す自己組織化パターン３４や、図１４（ａ）（ｂ）に示す自己組織化パターン４４が形成される。
図１３（ａ）（ｂ）に示すように、自己組織化パターン３４は、ＰＭＭＡを含む２個のシリンダー形状の第１ポリマー部３４ａと、ＰＳを含み第１ポリマー部３４ａの側部及び底部を囲む第２ポリマー部３４ｂとを有する。
また、図１４（ａ）（ｂ）に示すように、自己組織化パターン４４は、ＰＭＭＡを含み、上部が離間し、下部が連結している半ドーナツ形状の第１ポリマー部４４ａと、第１ポリマー部４４ａの側部及び底部を囲む第２ポリマー部４４ｂとを有する。
一方、本実施形態では、ＰＳとＰＭＭＡの分子量比を約６：４、詳細には上記の数式３を満たすような組成比、としているため、ＰＳを有する第２ポリマー部２１４ｂは、第１ポリマー部２１４ａのシリンダー形状の下部２１４ａ＿１、２１４ａ＿２の側部を囲み、下部２１４ａ＿１、２１４ａ＿２の下方には形成されない。また、ＰＳとＰＭＭＡの分子量を上記の数式４で表されるような関係にすることで、下部２１４ａ＿１、２１４ａ＿２を、より直線的なシリンダー形状とすることができる。
次に、図１２（ａ）（ｂ）に示すように、ウェット現像処理を行い、第２ポリマー部２１４ｂを残存させ、第１ポリマー部２１４ａを選択的に除去する。ウェット現像処理には、上記第１の実施形態と同様の現像液を用いることができる。これにより、２つのホールパターン２１６が得られる。シリンダー形状の下部２１４ａ＿１、２１４ａ＿２の下方に第２ポリマー部２１４ｂは形成されないため、ホールパターン２１６を介して基板２００の表面が露出される。
図示は省略するが、その後、第２ポリマー部２１４ｂをマスクにエッチング処理を行うことで、基板（被加工膜）２００に２つのホールパターン２１６を転写することができる。
図１３（ａ）（ｂ）に示すように、シリンダー形状の第１ポリマー部３４ａの下方に第２ポリマー部３４ｂが形成される場合、第１ポリマー部３４ａの除去後に、第１ポリマー部３４ａの下方の第２ポリマー部３４ｂが残存する。そのため、その後の工程におけるエッチング加工のプロセスマージンを低下させることになる。
また、 図１４（ａ）（ｂ）に示すように、下部が連結している半ドーナツ形状の第１ポリマー部４４ａが形成されている場合、第１ポリマー部４４ａを選択的に除去しても、２つのホールパターンを形成することは出来ない。
一方、本実施形態では、ブロックコポリマー（自己組織化材料）の第１セグメントと第２セグメントの分子量比を約６：４とすることで、第１ポリマー部２１４ａの２つのシリンダー形状の下部２１４ａ＿１、２１４ａ＿２の下方に第２ポリマー部２１４ｂが形成されないようにしている。そのため、その後の工程におけるエッチング加工のプロセスマージン低下を防止し、ＤＳＡリソグラフィの信頼性を向上させることができる。
上記第２の実施形態では、ホールパターン２１０が形成されたＳＯＧ膜２０４及びＳＯＣ膜２０２を物理ガイドとして使用したが、ホールパターン２０８が形成されたレジスト膜２０６を物理ガイドとして使用してもよい。この場合、ホールパターン２０８にブロックコポリマー２１２が埋め込まれる。また、第２ポリマー部２１４ｂをマスクにエッチング処理を行うことで、ＳＯＧ膜２０４及びＳＯＣ膜２０２にホールパターン２１６を転写することができる。
上記第２の実施形態では、物理ガイドの１つの凹部に、２つのホールパターン２１６を形成する例について説明したが、凹部（ホールパターン２１０）の形状を調整して、ホールパターン２１６が３つ以上形成されるようにしてもよい。
上記第１、第２の実施形態では、ブロックコポリマー１１２、２１２として、ＰＳとＰＭＭＡのブロック共重合体を用いていたが、ＰＳとポリジメチルシロキサン（ＰＤＭＳ）のブロック共重合体など他の材料を用いてもよい。他の材料を用いる場合も、ミクロ相分離によりシリンダー形状をなすセグメントと、シリンダー形状を囲むセグメントとの分子量比は約４：６とすることが好ましい。また、ミクロ相分離によりシリンダー形状をなすセグメントと、シリンダー形状を囲むセグメントとのモル体積比が約４：６となるようにしてもよい。
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
１００ 基板
１０２ ＳＯＣ膜
１０４ ＳＯＧ膜
１０６ レジスト膜
１０８、１１０、１１６ ホールパターン
１１２ ブロックコポリマー
１１４ 自己組織化パターン

Claims (6)

  1. 被加工膜上に凹凸パターンを有するガイドを形成し、
    前記ガイドの凹部に、第１セグメント及び第２セグメントを有するポリマー材料を埋め込み、
    前記ポリマー材料をミクロ相分離させ、前記第１セグメントを含むシリンダー形状の第１ポリマー部、及び前記第２セグメントを含み前記第１ポリマー部の側部を囲む第２ポリマー部を有する自己組織化パターンを形成し、
    前記第１ポリマー部を選択的に除去するパターン形成方法であって、
    前記ポリマー材料における前記第１セグメントの分子量と前記第２セグメントの分子量が下記の式を満たし、
    各第１ポリマー部の上部は連結し、下部は前記第２ポリマー部により離間され、
    前記第１ポリマー部を選択的に除去することでホールパターンを形成することを特徴とするパターン形成方法。
  2. 凹凸パターンを有するガイドの凹部に、第１セグメント及び第２セグメントを有するポリマー材料を埋め込み、
    前記ポリマー材料をミクロ相分離させ、前記第１セグメントを含むシリンダー形状の第１ポリマー部、及び前記第２セグメントを含み前記第１ポリマー部の側部を囲む第２ポリマー部を有する自己組織化パターンを形成し、
    前記第１ポリマー部を選択的に除去するパターン形成方法であって、
    前記ポリマー材料における前記第１セグメントの分子量と前記第２セグメントの分子量が下記の式を満たすことを特徴とするパターン形成方法。
  3. 前記ポリマー材料における前記第１セグメントの分子量と前記第２セグメントの分子量が下記の式を満たすことを特徴とする請求項２に記載のパターン形成方法。
  4. 前記自己組織化パターンは、前記第１ポリマー部を複数有し、
    各第１ポリマー部の上部は連結し、下部は前記第２ポリマー部により離間されていることを特徴とする請求項２又は３に記載のパターン形成方法。
  5. 前記ガイドは被加工膜上に形成され、
    前記第１ポリマー部を選択的に除去することでホールパターンを形成することを特徴とする請求項２乃至４のいずれかに記載のパターン形成方法。
  6. 前記第１ポリマー部の下方に前記第２ポリマー部は形成されないことを特徴とする請求項２乃至５のいずれかに記載のパターン形成方法。
JP2013123840A 2013-06-12 2013-06-12 パターン形成方法 Expired - Fee Related JP6059608B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013123840A JP6059608B2 (ja) 2013-06-12 2013-06-12 パターン形成方法
US14/181,303 US9514938B2 (en) 2013-06-12 2014-02-14 Method of forming pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013123840A JP6059608B2 (ja) 2013-06-12 2013-06-12 パターン形成方法

Publications (2)

Publication Number Publication Date
JP2014241374A true JP2014241374A (ja) 2014-12-25
JP6059608B2 JP6059608B2 (ja) 2017-01-11

Family

ID=52019449

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013123840A Expired - Fee Related JP6059608B2 (ja) 2013-06-12 2013-06-12 パターン形成方法

Country Status (2)

Country Link
US (1) US9514938B2 (ja)
JP (1) JP6059608B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023282114A1 (ja) 2021-07-09 2023-01-12 東京エレクトロン株式会社 パターン形成方法、及びプラズマ処理方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6023010B2 (ja) * 2013-06-26 2016-11-09 東京エレクトロン株式会社 基板処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007208255A (ja) * 2006-02-02 2007-08-16 Internatl Business Mach Corp <Ibm> ブロック・コポリマーの改良型自己組織化パターン形成方法
WO2009049963A1 (en) * 2007-10-15 2009-04-23 International Business Machines Corporation Semiconductor structures having improved contact resistance
WO2010133422A2 (en) * 2009-05-19 2010-11-25 International Business Machines Corporation Directed self-assembly of block copolymers using segmented prepatterns
JP2010269304A (ja) * 2009-05-22 2010-12-02 Internatl Business Mach Corp <Ibm> ポリマの指向性自己組織化を利用するサブリソグラフィ構造の形成方法
JP2013187408A (ja) * 2012-03-08 2013-09-19 Tokyo Ohka Kogyo Co Ltd ブロックコポリマー含有組成物及びパターンの縮小方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7767099B2 (en) * 2007-01-26 2010-08-03 International Business Machines Corporaiton Sub-lithographic interconnect patterning using self-assembling polymers
KR20090083091A (ko) 2008-01-29 2009-08-03 삼성전자주식회사 블록 공중합체를 이용한 미세 패턴 형성 방법
JP5281386B2 (ja) 2008-12-22 2013-09-04 株式会社日立製作所 高分子薄膜及びパターン媒体並びにこれらの製造方法
JP2012004434A (ja) 2010-06-18 2012-01-05 Toshiba Corp パターン形成方法およびパターン形成装置
JP5171909B2 (ja) 2010-09-16 2013-03-27 株式会社東芝 微細パターンの形成方法
JP5284328B2 (ja) 2010-09-17 2013-09-11 株式会社東芝 パターン形成方法およびインプリント用モールドの製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007208255A (ja) * 2006-02-02 2007-08-16 Internatl Business Mach Corp <Ibm> ブロック・コポリマーの改良型自己組織化パターン形成方法
WO2009049963A1 (en) * 2007-10-15 2009-04-23 International Business Machines Corporation Semiconductor structures having improved contact resistance
WO2010133422A2 (en) * 2009-05-19 2010-11-25 International Business Machines Corporation Directed self-assembly of block copolymers using segmented prepatterns
JP2010269304A (ja) * 2009-05-22 2010-12-02 Internatl Business Mach Corp <Ibm> ポリマの指向性自己組織化を利用するサブリソグラフィ構造の形成方法
JP2013187408A (ja) * 2012-03-08 2013-09-19 Tokyo Ohka Kogyo Co Ltd ブロックコポリマー含有組成物及びパターンの縮小方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023282114A1 (ja) 2021-07-09 2023-01-12 東京エレクトロン株式会社 パターン形成方法、及びプラズマ処理方法
KR20240032082A (ko) 2021-07-09 2024-03-08 도쿄엘렉트론가부시키가이샤 패턴 형성 방법 및 플라즈마 처리 방법

Also Published As

Publication number Publication date
JP6059608B2 (ja) 2017-01-11
US9514938B2 (en) 2016-12-06
US20140370195A1 (en) 2014-12-18

Similar Documents

Publication Publication Date Title
CN103926796B (zh) 形成用于光刻的涂层的方法
US9040123B2 (en) Pattern formation method
US9279191B2 (en) Pattern forming method
US9087875B2 (en) Pattern formation method for manufacturing semiconductor device using phase-separating self-assembling material
JP5764102B2 (ja) パターン形成方法
JP5813604B2 (ja) パターン形成方法
JP5902573B2 (ja) パターン形成方法
US9244343B2 (en) Pattern forming method and mask pattern data
JP2009042760A (ja) ブロック共重合体を利用した微細パターンの形成方法
JP4815011B2 (ja) ブロックコポリマーの自己組織化促進方法及びそれを用いたブロックコポリマーの自己組織化パターン形成方法
JP2014160734A (ja) パターン形成方法
JP4815010B2 (ja) ブロックコポリマーの自己組織化促進方法及びそれを用いたブロックコポリマーの自己組織化パターン形成方法
JP2013183014A (ja) パターン形成方法
US9640410B2 (en) Pattern formation method
US20140199847A1 (en) Semiconductor device manufacturing method
US20130210226A1 (en) Pattern formation method
CN106168737B (zh) 化学增幅光阻材料、共聚物及微影方法
JP6059608B2 (ja) パターン形成方法
US9651870B2 (en) Method and tool of lithography
JP6129773B2 (ja) パターン形成方法
JP6063825B2 (ja) パターン形成方法
JP5856550B2 (ja) パターン形成方法
US20140045341A1 (en) Pattern forming method
JP6346132B2 (ja) パターン形成方法
JP2009147215A (ja) 半導体デバイスの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150727

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160603

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160728

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20160728

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20160803

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161209

R151 Written notification of patent or utility model registration

Ref document number: 6059608

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees