JP2014232823A - Wiring board - Google Patents

Wiring board Download PDF

Info

Publication number
JP2014232823A
JP2014232823A JP2013113563A JP2013113563A JP2014232823A JP 2014232823 A JP2014232823 A JP 2014232823A JP 2013113563 A JP2013113563 A JP 2013113563A JP 2013113563 A JP2013113563 A JP 2013113563A JP 2014232823 A JP2014232823 A JP 2014232823A
Authority
JP
Japan
Prior art keywords
hole
conductor
layer
deposited
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013113563A
Other languages
Japanese (ja)
Inventor
澄子 野口
Sumiko Noguchi
澄子 野口
知治 土田
Tomoharu Tsuchida
知治 土田
佐野 誠
Makoto Sano
誠 佐野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Circuit Solutions Inc
Original Assignee
Kyocera Circuit Solutions Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Circuit Solutions Inc filed Critical Kyocera Circuit Solutions Inc
Priority to JP2013113563A priority Critical patent/JP2014232823A/en
Publication of JP2014232823A publication Critical patent/JP2014232823A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a small-size wiring board having fine and high-density wiring patterns.SOLUTION: The wiring board comprises: an insulative substrate 2 having a first through-hole 4 and a second through-hole 5; a first through-hole conductor 9 deposited on an inner wall of the first through-hole 4 with a filling resin 7 filling the inside thereof; a second through-hole conductor 10 deposited on an inner wall of the second through-hole 5 with its inside left hollow; and a surface layer conductor 11 deposited on top and bottom faces of the insulative substrate 2 and including the filling resin 7. The first through-hole conductor 9 is composed of a first plated conductor layer 6 deposited only on the inner wall of the first through-hole 4, and having a thickness of 10-20 μm. The second through-hole conductor 10 and the surface layer conductor 11 are composed of second plated conductor layers 8 deposited on the inner wall of the second through-hole 5, the top and bottom faces of the insulative substrate 2, and top and bottom faces of the filling resin 7 by a semi-additive method, and having a thickness of 10-20 μm.

Description

本発明は、充填スルーホールと中空スルーホールとを有する配線基板に関するものである。   The present invention relates to a wiring board having a filled through hole and a hollow through hole.

従来、図6に示すように、電子部品を搭載するための配線基板として、内部が充填樹脂27で充填された第1のスルーホール24と、内部が中空の第2のスルーホール25とを備えた配線基板40が知られている。   Conventionally, as shown in FIG. 6, as a wiring board for mounting electronic components, a first through hole 24 filled with a filling resin 27 and a second through hole 25 hollow inside are provided. A wiring board 40 is known.

この配線基板40は、複数の絶縁層21が積層された絶縁基板22を備えている。絶縁層21は、例えばガラス−エポキシ樹脂から成る。各絶縁層21の厚みは100〜400μm程度である。絶縁基板22の各絶縁層21の間には内層導体23が配設されている。内層導体23は、例えば銅箔から成る。内層導体23の厚みは12〜18μm程度である。   The wiring substrate 40 includes an insulating substrate 22 in which a plurality of insulating layers 21 are stacked. The insulating layer 21 is made of, for example, glass-epoxy resin. The thickness of each insulating layer 21 is about 100 to 400 μm. Inner layer conductors 23 are disposed between the insulating layers 21 of the insulating substrate 22. The inner layer conductor 23 is made of, for example, copper foil. The inner layer conductor 23 has a thickness of about 12 to 18 μm.

絶縁基板22の上面から下面にかけては、内層導体23を貫通するようにスルーホール24および25が形成されている。スルーホール24および25の直径は、100〜200μm程度である。スルーホール24および25の内壁ならびに絶縁基板22の上下面には第1のめっき導体層26が被着されている。第1のめっき導体層26は、例えば無電解銅めっき層と、その上の電解銅めっき層とから成る。第1のめっき導体層26を構成する無電解銅めっき層の厚みは0.1〜0.5μm程度である。無電解銅めっき層と電解銅めっき層とを合わせた第1のめっき導体層26の厚みは、スルーホール24および25の内壁上で10〜20μm程度、絶縁基板22の上下面で5〜10μm程度である。   Through holes 24 and 25 are formed so as to penetrate the inner layer conductor 23 from the upper surface to the lower surface of the insulating substrate 22. The diameters of the through holes 24 and 25 are about 100 to 200 μm. A first plating conductor layer 26 is deposited on the inner walls of the through holes 24 and 25 and the upper and lower surfaces of the insulating substrate 22. The 1st plating conductor layer 26 consists of an electroless copper plating layer and the electrolytic copper plating layer on it, for example. The thickness of the electroless copper plating layer constituting the first plating conductor layer 26 is about 0.1 to 0.5 μm. The thickness of the first plating conductor layer 26 that combines the electroless copper plating layer and the electrolytic copper plating layer is about 10 to 20 μm on the inner walls of the through holes 24 and 25 and about 5 to 10 μm on the upper and lower surfaces of the insulating substrate 22. It is.

第1のめっき導体層26が被着された第1のスルーホール24の内側は充填樹脂27により充填されている。充填樹脂27は、例えばエポキシ樹脂から成る。他方、第2のスルーホール25の内側は、充填樹脂27により充填されておらず、中空となっている。   The inside of the first through hole 24 to which the first plated conductor layer 26 is deposited is filled with a filling resin 27. The filling resin 27 is made of, for example, an epoxy resin. On the other hand, the inside of the second through hole 25 is not filled with the filling resin 27 but is hollow.

第2のスルーホール25内壁および絶縁基板22上下面に被着された第1のめっき導体層26の表面ならびに充填樹脂27の上下面には第2のめっき導体層28が被着されている。第2のめっき導体層28は、例えば無電解銅めっき層と、その上の電解銅めっき層とから成る。第2のめっき導体層28を構成する無電解銅めっき層の厚みは0.1〜0.5μm程度である。無電解銅めっき層と電解銅めっき層とを合わせた第2のめっき導体層28の厚みは、10〜20μm程度である。これにより、第1のスルーホール24内には第1のめっき導体層26から成る厚みが10〜20μmの第1のスルーホール導体29が形成され、第2のスルーホール25内には第1のめっき導体層26および第2のめっき導体層28から成る厚みが20〜40μmの第2のスルーホール導体30が形成される。さらに、絶縁基板22の上下面には第1のめっき導体層26および第2のめっき導体層28から成る厚みが15〜30μmの表層導体31が形成される。なお、表層導体31はサブトラクティブ法により所定の配線パターンにエッチングされている。   A second plated conductor layer 28 is deposited on the surface of the first plated conductor layer 26 deposited on the inner wall of the second through hole 25 and the upper and lower surfaces of the insulating substrate 22 and on the upper and lower surfaces of the filling resin 27. The second plating conductor layer 28 includes, for example, an electroless copper plating layer and an electrolytic copper plating layer thereon. The thickness of the electroless copper plating layer constituting the second plating conductor layer 28 is about 0.1 to 0.5 μm. The thickness of the 2nd plating conductor layer 28 which combined the electroless copper plating layer and the electrolytic copper plating layer is about 10-20 micrometers. As a result, a first through-hole conductor 29 having a thickness of 10 to 20 μm made of the first plated conductor layer 26 is formed in the first through-hole 24, and the first through-hole 25 is in the first through-hole 25. A second through-hole conductor 30 having a thickness of 20 to 40 μm composed of the plating conductor layer 26 and the second plating conductor layer 28 is formed. Further, a surface layer conductor 31 having a thickness of 15 to 30 μm made of the first plating conductor layer 26 and the second plating conductor layer 28 is formed on the upper and lower surfaces of the insulating substrate 22. The surface layer conductor 31 is etched into a predetermined wiring pattern by a subtractive method.

そして、第1のスルーホール24上の表層導体31上には表面実装型の電子部品の電極が半田を介して接続され、第2のスルーホール25にはリード挿入型の電子部品のリードが挿入されるとともに第2のスルーホール導体30およびその周囲の表層導体31に半田を介して接続される。   Then, an electrode of a surface mount type electronic component is connected to the surface conductor 31 on the first through hole 24 via solder, and a lead of the lead insertion type electronic component is inserted into the second through hole 25. At the same time, it is connected to the second through-hole conductor 30 and its surrounding surface layer conductor 31 via solder.

ここで、このような配線基板40の製造方法について説明する。まず、図7(a)に示すように、内層導体23を有する絶縁基板22を準備する。次に、図7(b)に示すように、絶縁基板22にスルーホール24および25を穿孔する。次に、図7(c)に示すように、スルーホール24および25の内壁ならびに絶縁基板22の上下面に第1のめっき導体層26を被着する。第1のめっき導体層26の厚みは10〜20μm程度とする。次に、図7(d)に示すように、第1のめっき導体層26が被着された第1のスルーホール24の内部を充填樹脂27により充填する。次に、図8(e)に示すように、充填樹脂27の上下端部を絶縁基板22上下面の第1のめっき導体層26とともに研磨して平坦化する。なお、このとき、絶縁基板22上下面の第1のめっき導体層26は研磨されて5〜10μm程度の厚みになる。次に、図8(f)に示すように、第2のスルーホール25内壁および絶縁基板22上下面に被着された第1のめっき導体層26の表面ならびに充填樹脂27の上下面に第2のめっき導体層28を被着する。第2のめっき導体層28の厚みは10〜20μm程度とする。最後に、図8(g)に示すように、絶縁基板22上下面の第1のめっき導体層26および第2のめっき導体層28をサブトラクティブ法により所定の配線パターンにエッチングして表層導体31を形成することによって、配線基板40が完成する。   Here, a method for manufacturing such a wiring board 40 will be described. First, as shown in FIG. 7A, an insulating substrate 22 having an inner layer conductor 23 is prepared. Next, as shown in FIG. 7B, through holes 24 and 25 are drilled in the insulating substrate 22. Next, as shown in FIG. 7C, the first plated conductor layer 26 is deposited on the inner walls of the through holes 24 and 25 and the upper and lower surfaces of the insulating substrate 22. The thickness of the 1st plating conductor layer 26 shall be about 10-20 micrometers. Next, as shown in FIG. 7 (d), the inside of the first through hole 24 to which the first plated conductor layer 26 is deposited is filled with a filling resin 27. Next, as shown in FIG. 8E, the upper and lower ends of the filling resin 27 are polished and flattened together with the first plated conductor layers 26 on the upper and lower surfaces of the insulating substrate 22. At this time, the first plated conductor layers 26 on the upper and lower surfaces of the insulating substrate 22 are polished to a thickness of about 5 to 10 μm. Next, as shown in FIG. 8 (f), second surfaces are formed on the inner surface of the second through-hole 25 and the surface of the first plated conductor layer 26 deposited on the upper and lower surfaces of the insulating substrate 22 and the upper and lower surfaces of the filling resin 27. The plated conductor layer 28 is deposited. The thickness of the 2nd plating conductor layer 28 shall be about 10-20 micrometers. Finally, as shown in FIG. 8 (g), the first plating conductor layer 26 and the second plating conductor layer 28 on the upper and lower surfaces of the insulating substrate 22 are etched into a predetermined wiring pattern by a subtractive method, so that the surface layer conductor 31 is obtained. As a result, the wiring board 40 is completed.

しかしながら、この配線基板40によると、表層導体31を形成する際に絶縁基板22に上下面には厚みが5〜10μm程度の第1のめっき導体層26と厚みが10〜20μm程度の第2のめっき導体層28との2層のめっき導体層が存在している。この絶縁基板22の上下面に被着された第1のめっき導体層26と第2のめっき導体層28との合計厚みは、15〜30μm程度になる。合計厚みが15〜30μmである第1のめっき導体層26および第2のめっき導体層28をサブトラクティブ法により所定の配線パターンにエッチングする場合、エッチングされた配線パターンの最小幅および最小間隔は、50μm程度が限界であった。したがって、それ以上の配線パターンの微細化、高密度化ができずに配線基板40の小型化を図ることが困難であった。   However, according to this wiring board 40, when the surface layer conductor 31 is formed, the first plating conductor layer 26 having a thickness of about 5 to 10 μm and the second thickness of about 10 to 20 μm on the upper and lower surfaces of the insulating substrate 22 are formed. There are two plated conductor layers with the plated conductor layer 28. The total thickness of the first plating conductor layer 26 and the second plating conductor layer 28 deposited on the upper and lower surfaces of the insulating substrate 22 is about 15 to 30 μm. When the first plating conductor layer 26 and the second plating conductor layer 28 having a total thickness of 15 to 30 μm are etched into a predetermined wiring pattern by a subtractive method, the minimum width and the minimum interval of the etched wiring pattern are as follows: The limit was about 50 μm. Therefore, it is difficult to miniaturize the wiring board 40 without further miniaturization and higher density of the wiring pattern.

特開平10−41605号公報Japanese Patent Laid-Open No. 10-41605

本発明は、内部が充填樹脂で充填された第1のスルーホールと、内部が中空の第2のスルーホールとを備えた配線基板において、配線パターンの最小幅および最小間隔を例えば35μm以下として、微細かつ高密度の配線パターンを有する小型の配線基板を提供することを目的とする。   In the present invention, a wiring board having a first through hole filled with a filling resin and a second through hole hollow inside, the minimum width and the minimum interval of the wiring pattern is set to 35 μm or less, for example. An object of the present invention is to provide a small wiring board having a fine and high-density wiring pattern.

本発明の配線基板は、第1および第2のスルーホールを有する絶縁基板と、前記第1のスルーホールの内壁に円筒状に被着されており、その内側が充填樹脂により充填された第1のスルーホール導体と、前記第2のスルーホールの内壁に円筒状に被着されており、その内側が中空である第2のスルーホール導体と、前記充填樹脂上を含む絶縁基板の上下面に前記第1のスルーホール導体および前記第2のスルーホール導体と電気的に接続されるように被着された表層導体とを具備して成る配線基板であって、第1のスルーホール導体は、前記第1のスルーホール内壁のみに被着された厚みが10〜20μmの第1のめっき導体層から成り、前記第2のスルーホール導体および前記表層導体は、前記第2のスルーホールの内壁ならびに前記絶縁基板の上下面および前記充填樹脂の上下面にセミアディティブ法で被着された厚みが10〜20μmの第2のめっき導体層から成ることを特徴とするものである。   The wiring board of the present invention is a cylindrical substrate attached to the insulating substrate having the first and second through holes and the inner wall of the first through hole, and the inside thereof is filled with a filling resin. On the inner wall of the second through hole, and on the upper and lower surfaces of the insulating substrate including the filling resin A wiring board comprising a surface layer conductor deposited so as to be electrically connected to the first through-hole conductor and the second through-hole conductor, wherein the first through-hole conductor comprises: It consists of a first plated conductor layer having a thickness of 10 to 20 μm deposited only on the inner wall of the first through-hole, and the second through-hole conductor and the surface layer conductor comprise the inner wall of the second through-hole and Said insulation Thickness deposited at upper and lower surfaces and a semi-additive method on the upper and lower surfaces of the filled resin plate is characterized in that comprising a second plating conductor layer 10 to 20 [mu] m.

本発明の配線基板によれば、第1のめっき導体層は第1のスルーホール内壁のみに被着されており、それにより絶縁基板の上下面の表層導体は第2のめっき導体層のみにより形成されている。表層導体を形成する第2のめっき導体層は厚みが10〜20μmと薄くかつセミアディティブにより被着されていることから、例えば最小幅および最小間隔が35μm以下の配線パターンを形成することができる。したがって、これにより緻密かつ高密度の配線パターンを有する小型の配線基板を提供することができる。   According to the wiring board of the present invention, the first plating conductor layer is attached only to the inner wall of the first through hole, whereby the surface conductors on the upper and lower surfaces of the insulating substrate are formed only by the second plating conductor layer. Has been. Since the second plating conductor layer forming the surface layer conductor is as thin as 10 to 20 μm and is deposited semi-additively, for example, a wiring pattern having a minimum width and a minimum interval of 35 μm or less can be formed. Therefore, it is possible to provide a small wiring board having a dense and high-density wiring pattern.

図1は、本発明の配線基板の実施形態例を示す概略断面図である。FIG. 1 is a schematic sectional view showing an embodiment of a wiring board according to the present invention. 図2は、図1に示す配線基板の製造方法の一例を説明するための工程毎の概略断面図である。FIG. 2 is a schematic cross-sectional view for each step for explaining an example of the method of manufacturing the wiring board shown in FIG. 図3は、図1に示す配線基板の製造方法の一例を説明するための工程毎の概略断面図である。FIG. 3 is a schematic cross-sectional view for each step for explaining an example of the method of manufacturing the wiring board shown in FIG. 図4は、図1に示す配線基板の製造方法の別の例を説明するための工程毎の概略断面図である。FIG. 4 is a schematic cross-sectional view for each step for explaining another example of the method for manufacturing the wiring board shown in FIG. 図5は、図1に示す配線基板の製造方法の別の例を説明するための工程毎の概略断面図である。FIG. 5 is a schematic cross-sectional view for each step for explaining another example of the method for manufacturing the wiring board shown in FIG. 図6は、従来の配線基板を示す概略断面図である。FIG. 6 is a schematic cross-sectional view showing a conventional wiring board. 図7は、図6に示す配線基板の製造方法を説明するための工程毎の概略断面図である。FIG. 7 is a schematic cross-sectional view for each step for explaining the method of manufacturing the wiring board shown in FIG. 図8は、図6に示す配線基板の製造方法を説明するための工程毎の概略断面図である。FIG. 8 is a schematic cross-sectional view for each step for explaining the method of manufacturing the wiring board shown in FIG.

次に、本発明の配線基板の実施形態の一例について、図1を基に説明する。図1に示すように、本発明の配線基板20は、複数の絶縁層1が積層されて成る絶縁基板2を備えている。絶縁層1は、例えばガラスクロスにエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させた電気絶縁材料から成る。各絶縁層1の厚みは100〜400μm程度である。   Next, an example of an embodiment of the wiring board of the present invention will be described with reference to FIG. As shown in FIG. 1, the wiring board 20 of the present invention includes an insulating substrate 2 in which a plurality of insulating layers 1 are laminated. The insulating layer 1 is made of, for example, an electrically insulating material in which a glass cloth is impregnated with a thermosetting resin such as an epoxy resin or a bismaleimide triazine resin. The thickness of each insulating layer 1 is about 100 to 400 μm.

絶縁基板2の各絶縁層1の間には内層導体3が配設されている。内層導体3は、例えば銅箔から成る。内層導体3の厚みは12〜18μm程度である。内層導体3は、サブトラクティブ法により所定の配線パターンにエッチングされている。   Inner layer conductors 3 are disposed between the insulating layers 1 of the insulating substrate 2. The inner layer conductor 3 is made of, for example, copper foil. The thickness of the inner layer conductor 3 is about 12 to 18 μm. The inner layer conductor 3 is etched into a predetermined wiring pattern by a subtractive method.

絶縁基板2の上面から下面にかけては、内層導体3を貫通するようにして第1のスルーホール4および第2のスルーホール5が形成されている。これらのスルーホール4,5の直径は100〜200μm程度である。   A first through hole 4 and a second through hole 5 are formed from the upper surface to the lower surface of the insulating substrate 2 so as to penetrate the inner layer conductor 3. These through holes 4 and 5 have a diameter of about 100 to 200 μm.

第1のスルーホール4の内壁には、第1のめっき導体層6が被着されている。第1のめっき導体層6は、例えば無電解銅めっき層とその上の電解銅めっき層とから成る。第1のめっき導体層6を構成する無電解銅めっき層の厚みは、0.1〜0.5μm程度である。無電解銅めっき層と電解銅めっき層とを合わせた第1のめっき導体層6の厚みは、10〜20μm程度である。この第1のめっき導体層6により円筒状の第1のスルーホール導体9が形成される。なお、第1のめっき導体層6は、第1のスルーホール4の内壁のみに被着されおり、第2のスルーホール5の内壁および絶縁基板2の上下面には被着されていない。   A first plated conductor layer 6 is attached to the inner wall of the first through hole 4. The 1st plating conductor layer 6 consists of an electroless copper plating layer and the electrolytic copper plating layer on it, for example. The thickness of the electroless copper plating layer constituting the first plating conductor layer 6 is about 0.1 to 0.5 μm. The thickness of the 1st plating conductor layer 6 which combined the electroless copper plating layer and the electrolytic copper plating layer is about 10-20 micrometers. The first plated conductor layer 6 forms a cylindrical first through-hole conductor 9. The first plated conductor layer 6 is attached only to the inner wall of the first through hole 4, and is not attached to the inner wall of the second through hole 5 and the upper and lower surfaces of the insulating substrate 2.

さらに、第1のめっき導体層6が被着された第1のスルーホール4の内側は、充填樹脂7により充填されている。充填樹脂7は、エポキシ樹脂等の熱硬化性樹脂から成る。   Further, the inside of the first through hole 4 to which the first plated conductor layer 6 is deposited is filled with a filling resin 7. The filling resin 7 is made of a thermosetting resin such as an epoxy resin.

第2のスルーホール5内壁および絶縁基板2上下面ならびに充填樹脂7の上下面には第2のめっき導体層8が被着されている。第2のめっき導体層8は、例えば無電解銅めっき層と、その上の電解銅めっき層とから成る。第2のめっき導体層8を構成する無電解銅めっき層の厚みは0.1〜0.5μm程度である。無電解銅めっき層と電解銅めっき層とを合わせた第2のめっき導体層8の厚みは、10〜20μm程度である。これにより第2のスルーホール5内には第2のめっき導体層8から成る円筒状の第2のスルーホール導体10が形成される。なお、第2のスルーホール導体10の内側は充填樹脂7により充填されておらず中空状態となっている。また、充填樹脂7上を含む絶縁基板2の上下面には第2のめっき導体層8から成る表層導体11が形成されている。なお、表層導体11は、セミアディティブ法により所定の配線パターンにエッチングされている。   A second plated conductor layer 8 is deposited on the inner wall of the second through hole 5, the upper and lower surfaces of the insulating substrate 2, and the upper and lower surfaces of the filling resin 7. The second plating conductor layer 8 includes, for example, an electroless copper plating layer and an electrolytic copper plating layer thereon. The thickness of the electroless copper plating layer constituting the second plating conductor layer 8 is about 0.1 to 0.5 μm. The thickness of the 2nd plating conductor layer 8 which combined the electroless copper plating layer and the electrolytic copper plating layer is about 10-20 micrometers. As a result, a cylindrical second through-hole conductor 10 composed of the second plated conductor layer 8 is formed in the second through-hole 5. The inside of the second through-hole conductor 10 is not filled with the filling resin 7 and is in a hollow state. Further, a surface layer conductor 11 made of the second plated conductor layer 8 is formed on the upper and lower surfaces of the insulating substrate 2 including the filling resin 7. The surface layer conductor 11 is etched into a predetermined wiring pattern by a semi-additive method.

このように、本発明の配線基板20によれば、第1のめっき導体層6は第1のスルーホール4内壁のみに被着されており、そのため絶縁基板20の上下面の表層導体11は第2のめっき導体層8のみにより形成されている。表層導体11を形成する第2のめっき導体層8は厚みが10〜20μmと薄くかつセミアディティブにより被着されていることから、例えば最小幅および最小間隔が35μm以下の配線パターンを形成することができる。したがって、これにより緻密かつ高密度の配線パターンを有する小型の配線基板20を提供することがでる。   As described above, according to the wiring board 20 of the present invention, the first plated conductor layer 6 is deposited only on the inner wall of the first through-hole 4. 2 plating conductor layers 8 only. Since the second plated conductor layer 8 forming the surface conductor 11 is as thin as 10 to 20 μm and is semi-additively deposited, for example, a wiring pattern having a minimum width and a minimum interval of 35 μm or less may be formed. it can. Therefore, it is possible to provide a small wiring board 20 having a dense and high-density wiring pattern.

そして、この配線基板20によれば、第1のスルーホール4上の表層導体11には表面実装型の電子部品の電極が半田を介して接続され、第2のスルーホール5にはリード挿入型の電子部品のリードが挿入されるとともに第2のスルーホール導体10およびその周囲の表層導体11に半田を介して接続される。   According to this wiring board 20, the electrode of the surface mount type electronic component is connected to the surface layer conductor 11 on the first through hole 4 via solder, and the lead insertion type is connected to the second through hole 5. The lead of the electronic component is inserted and connected to the second through-hole conductor 10 and the surrounding surface layer conductor 11 via solder.

次に、上述した配線基板20を製造する方法の一例を説明する。まず、図2(a)に示すように、内層導体3を有する絶縁基板2を準備する。このような絶縁基板2は、両面に内層導体3用の銅箔が張られた両面銅張板の銅箔をサブトラクティブ法で所定パターンにエッチングして両面に内層導体3が形成された中央層の絶縁層1を形成し、次に、この絶縁層1の上下面に上下層の絶縁層1となるプリプレグおよび銅箔を積層するとともにプリプレグを硬化させて表面に銅箔が積層された絶縁基板2を作製し、最後に上下面の銅箔をエッチング除去することによって形成される。   Next, an example of a method for manufacturing the above-described wiring board 20 will be described. First, as shown in FIG. 2A, an insulating substrate 2 having an inner layer conductor 3 is prepared. Such an insulating substrate 2 has a central layer in which inner layer conductors 3 are formed on both sides by etching a copper foil of a double-sided copper-clad plate with copper foils for inner layer conductors 3 on both sides by a subtractive method. An insulating substrate in which a prepreg and a copper foil to be the upper and lower insulating layers 1 are laminated on the upper and lower surfaces of the insulating layer 1 and the prepreg is cured and a copper foil is laminated on the surface. 2 and finally, the upper and lower copper foils are removed by etching.

次に、図2(b)に示すように、絶縁基板2に第1のスルーホール4を穿孔する。第1のスルーホール4の穿孔には、ドリル加工やレーザ加工、ブラスト加工が用いられる。なお、スルーホール4を穿孔した後は、スルーホール4の内壁をデスミア処理することが好ましい。   Next, as shown in FIG. 2B, a first through hole 4 is drilled in the insulating substrate 2. Drilling, laser processing, or blasting is used for drilling the first through hole 4. In addition, after drilling the through hole 4, it is preferable to desmear the inner wall of the through hole 4.

次に、図2(c)に示すように、第1のスルーホール4の内壁および絶縁基板2の上下面に第1のめっき導体層6を被着する。第1のめっき導体層6を被着するには、第1のスルーホール4の内壁および絶縁基板2の上下面に厚みが0.1〜0.5μm程度の無電解銅めっき層を被着させた後、その上に電解銅めっき層を被着させる方法が採用される。第1のめっき導体層6の厚みは10〜20μm程度とする。   Next, as shown in FIG. 2C, the first plated conductor layer 6 is deposited on the inner wall of the first through hole 4 and the upper and lower surfaces of the insulating substrate 2. In order to deposit the first plating conductor layer 6, an electroless copper plating layer having a thickness of about 0.1 to 0.5 μm is deposited on the inner wall of the first through hole 4 and the upper and lower surfaces of the insulating substrate 2. Thereafter, a method of depositing an electrolytic copper plating layer thereon is employed. The thickness of the 1st plating conductor layer 6 shall be about 10-20 micrometers.

次に、図2(d)に示すように、第1のめっき導体層6が被着された第1のスルーホール4の内側を充填樹脂7により充填する。第1のスルーホール4の内側に充填樹脂7を充填するには、未硬化のエポキシ樹脂から成る樹脂ペーストをスクリーン印刷法により第1のスルーホール4内に押し込み、それを熱硬化させる方法が採用される。   Next, as shown in FIG. 2D, the inside of the first through hole 4 to which the first plating conductor layer 6 is deposited is filled with a filling resin 7. In order to fill the filling resin 7 inside the first through hole 4, a method is adopted in which a resin paste made of an uncured epoxy resin is pushed into the first through hole 4 by a screen printing method and thermally cured. Is done.

次に、図3(e)に示すように、充填樹脂7の上下端部を絶縁基板2上下面の第1のめっき導体層6とともに研磨して平坦化する。研磨にはロール研磨機やベルト研磨機を用いる。なお、このとき、絶縁基板2上下面の第1のめっき導体層6は研磨されて5〜10μm程度の厚みになる。   Next, as shown in FIG. 3E, the upper and lower ends of the filling resin 7 are polished and flattened together with the first plated conductor layers 6 on the upper and lower surfaces of the insulating substrate 2. For polishing, a roll polishing machine or a belt polishing machine is used. At this time, the first plated conductor layers 6 on the upper and lower surfaces of the insulating substrate 2 are polished to a thickness of about 5 to 10 μm.

次に、図3(f)に示すように、絶縁基板2上下面の第1のめっき導体層6をエッチング除去し、第1のスルーホール4の内壁のみに第1のめっき導体層6を残す。これにより、第1のスルーホール4内に第1のめっき導体層6から成る第1のスルーホール導体9が形成される。   Next, as shown in FIG. 3 (f), the first plated conductor layer 6 on the upper and lower surfaces of the insulating substrate 2 is removed by etching, leaving the first plated conductor layer 6 only on the inner wall of the first through hole 4. . As a result, a first through-hole conductor 9 composed of the first plated conductor layer 6 is formed in the first through-hole 4.

次に、図3(g)に示すように、絶縁基板2に第2のスルーホール5を穿孔する。第2のスルーホール5の穿孔には、第1のスルーホール4の場合と同様に、ドリル加工やレーザ加工、ブラスト加工が用いられる。なお、スルーホール5を穿孔した後は、スルーホール5の内壁をデスミア処理することが好ましい。   Next, as shown in FIG. 3G, the second through hole 5 is drilled in the insulating substrate 2. As with the case of the first through hole 4, drilling, laser processing, or blasting is used for drilling the second through hole 5. In addition, after drilling the through hole 5, it is preferable to desmear the inner wall of the through hole 5.

最後に、図3(h)に示すように、第2のスルーホール5内壁および絶縁基板2上下面ならびに充填樹脂7の上下面に第2のめっき導体層8を被着する。第2のめっき導体層8を被着するには、第2のスルーホール5内壁および絶縁基板2上下面ならびに充填樹脂7の上下面に厚みが0.1〜0.5μm程度の無電解銅めっき層を被着させた後、その無電解銅めっき層上に表層導体の配線パターンに対応した開口パターンを有するめっきレジスト層を形成し、次にめっきレジスト層の開口パターン内の無電解銅めっき層上に電解銅めっき層を被着させた後、めっきレジスト層およびその下の無電解銅めっき層を除去するセミアディティブ法が採用される。これにより、図1に示した配線基板20が完成する。   Finally, as shown in FIG. 3 (h), the second plated conductor layer 8 is deposited on the inner wall of the second through hole 5, the upper and lower surfaces of the insulating substrate 2, and the upper and lower surfaces of the filling resin 7. In order to deposit the second plating conductor layer 8, the electroless copper plating having a thickness of about 0.1 to 0.5 μm on the inner wall of the second through hole 5, the upper and lower surfaces of the insulating substrate 2, and the upper and lower surfaces of the filling resin 7. After depositing a layer, a plating resist layer having an opening pattern corresponding to the wiring pattern of the surface conductor is formed on the electroless copper plating layer, and then the electroless copper plating layer in the opening pattern of the plating resist layer After the electrolytic copper plating layer is deposited thereon, a semi-additive method is employed in which the plating resist layer and the underlying electroless copper plating layer are removed. Thereby, the wiring board 20 shown in FIG. 1 is completed.

なお、配線基板20の製造方法は、上述の例に限られるものではなく、種々の方法が存在する。そのような方法の例を以下に説明する。例えば、図4(a)に示すように、内層導体3を有する絶縁基板2を準備する。次に、図4(b)に示すように、絶縁基板2に第1のスルーホール4および第2のスルーホール5を穿孔する。次に、図4(c)に示すように、第1のスルーホール4の内壁および第2のスルーホール5の内壁ならびに絶縁基板2の上下面に第1のめっき導体層6を被着する。次に、図4(d)に示すように、第1のめっき導体層6が被着された第1のスルーホール4の内側を充填樹脂7により充填する。次に、図5(e)に示すように、充填樹脂7の上下端部を絶縁基板2上下面の第1のめっき導体層6とともに研磨して平坦化する。次に、図5(f)に示すように、第2のスルーホール5内壁および絶縁基板2上下面の第1のめっき導体層6をエッチング除去し、第1のスルーホール4の内壁のみに第1のめっき導体層6を残す。最後に、図3(g)に示すように、第2のスルーホール5内壁および絶縁基板2上下面ならびに充填樹脂7の上下面に第2のめっき導体層8を被着する。これによっても図1に示した配線基板20を得ることができる。   In addition, the manufacturing method of the wiring board 20 is not restricted to the above-mentioned example, There exist various methods. An example of such a method is described below. For example, as shown in FIG. 4A, an insulating substrate 2 having an inner layer conductor 3 is prepared. Next, as shown in FIG. 4B, the first through hole 4 and the second through hole 5 are drilled in the insulating substrate 2. Next, as shown in FIG. 4C, the first plated conductor layer 6 is deposited on the inner wall of the first through hole 4, the inner wall of the second through hole 5, and the upper and lower surfaces of the insulating substrate 2. Next, as shown in FIG. 4D, the inside of the first through hole 4 to which the first plated conductor layer 6 is deposited is filled with a filling resin 7. Next, as shown in FIG. 5E, the upper and lower ends of the filling resin 7 are polished and flattened together with the first plated conductor layers 6 on the upper and lower surfaces of the insulating substrate 2. Next, as shown in FIG. 5 (f), the inner wall of the second through-hole 5 and the first plated conductor layer 6 on the upper and lower surfaces of the insulating substrate 2 are removed by etching, and only the inner wall of the first through-hole 4 is removed. 1 plating conductor layer 6 is left. Finally, as shown in FIG. 3G, the second plated conductor layer 8 is deposited on the inner wall of the second through hole 5, the upper and lower surfaces of the insulating substrate 2, and the upper and lower surfaces of the filling resin 7. Also by this, the wiring board 20 shown in FIG. 1 can be obtained.

2・・・絶縁基板
4・・・第1のスルーホール
5・・・第2のスルーホール
6・・・第1のめっき導体層
7・・・充填樹脂
8・・・第2のめっき導体層
9・・・第1のスルーホール導体
10・・・第2のスルーホール導体
11・・・表層導体

DESCRIPTION OF SYMBOLS 2 ... Insulating substrate 4 ... 1st through-hole 5 ... 2nd through-hole 6 ... 1st plating conductor layer 7 ... Filling resin 8 ... 2nd plating conductor layer 9... First through-hole conductor 10... Second through-hole conductor 11.

Claims (1)

第1および第2のスルーホールを有する絶縁基板と、前記第1のスルーホールの内壁に円筒状に被着されており、その内側が充填樹脂により充填された第1のスルーホール導体と、前記第2のスルーホールの内壁に円筒状に被着されており、その内側が中空である第2のスルーホール導体と、前記充填樹脂上を含む絶縁基板の上下面に前記第1のスルーホール導体および前記第2のスルーホール導体と電気的に接続されるように被着された表層導体とを具備して成る配線基板であって、第1のスルーホール導体は、前記第1のスルーホール内壁のみに被着された厚みが10〜20μmの第1のめっき導体層から成り、前記第2のスルーホール導体および前記表層導体は、前記第2のスルーホールの内壁ならびに前記絶縁基板の上下面および前記充填樹脂の上下面にセミアディティブ法で被着された厚みが10〜20μmの第2のめっき導体層から成ることを特徴とする配線基板。   An insulating substrate having first and second through-holes, a first through-hole conductor that is cylindrically attached to the inner wall of the first through-hole, and whose inside is filled with a filling resin; A second through-hole conductor that is cylindrically attached to the inner wall of the second through-hole and has a hollow inside, and the first through-hole conductor on the upper and lower surfaces of the insulating substrate including the filling resin And a surface layer conductor deposited so as to be electrically connected to the second through-hole conductor, wherein the first through-hole conductor is an inner wall of the first through-hole. A first plated conductor layer having a thickness of 10 to 20 μm deposited only on the first and second surface layers, and the second through-hole conductor and the surface layer conductor include inner walls of the second through-hole, upper and lower surfaces of the insulating substrate, and Previous Wiring board thickness deposited at a semi-additive method on the upper and lower surfaces of the filling resin is characterized in that it consists of the second plating conductor layer 10 to 20 [mu] m.
JP2013113563A 2013-05-30 2013-05-30 Wiring board Pending JP2014232823A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013113563A JP2014232823A (en) 2013-05-30 2013-05-30 Wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013113563A JP2014232823A (en) 2013-05-30 2013-05-30 Wiring board

Publications (1)

Publication Number Publication Date
JP2014232823A true JP2014232823A (en) 2014-12-11

Family

ID=52126034

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013113563A Pending JP2014232823A (en) 2013-05-30 2013-05-30 Wiring board

Country Status (1)

Country Link
JP (1) JP2014232823A (en)

Similar Documents

Publication Publication Date Title
US6531661B2 (en) Multilayer printed circuit board and method of making the same
KR100990546B1 (en) A printed circuit board comprising a plating-pattern buried in via and a method of manufacturing the same
US20110209911A1 (en) Wiring board and method for manufacturing the same
JP6795137B2 (en) Manufacturing method of printed circuit board with built-in electronic elements
JP5908003B2 (en) Printed circuit board and printed circuit board manufacturing method
US20180324952A1 (en) Printed circuit board and manufacturing method thereof
CN106888552B (en) Printed circuit board and method for manufacturing the same
KR100704920B1 (en) Pcb and it's manufacturing method used bump board
JP2014150091A (en) Wiring board, and method of manufacturing the same
JP2015060981A (en) Printed wiring board
KR20160004157A (en) Chip embedded substrate and method of manufacturing the same
JP2012160559A (en) Method for manufacturing wiring board
JP2020057767A (en) Printed wiring board
JP4219541B2 (en) Wiring board and method of manufacturing wiring board
JP5289241B2 (en) Wiring board and manufacturing method thereof
JP2018163901A (en) Print circuit board
JP5860303B2 (en) Wiring board and manufacturing method thereof
JP2014232823A (en) Wiring board
JP5565951B2 (en) Wiring board and manufacturing method thereof
KR20210000161A (en) Printed circuit board and manufacturing method the same
US9736939B2 (en) Printed circuit board and method of manufacturing printed circuit board
JP2014072311A (en) Multilayer wiring board and manufacturing method therefor
JP2019079901A (en) Printed wiring board
JP2019079899A (en) Printed wiring board
JP2013206937A (en) Wiring board and manufacturing method thereof