JP2014232823A - Wiring board - Google Patents
Wiring board Download PDFInfo
- Publication number
- JP2014232823A JP2014232823A JP2013113563A JP2013113563A JP2014232823A JP 2014232823 A JP2014232823 A JP 2014232823A JP 2013113563 A JP2013113563 A JP 2013113563A JP 2013113563 A JP2013113563 A JP 2013113563A JP 2014232823 A JP2014232823 A JP 2014232823A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- conductor
- layer
- deposited
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
本発明は、充填スルーホールと中空スルーホールとを有する配線基板に関するものである。 The present invention relates to a wiring board having a filled through hole and a hollow through hole.
従来、図6に示すように、電子部品を搭載するための配線基板として、内部が充填樹脂27で充填された第1のスルーホール24と、内部が中空の第2のスルーホール25とを備えた配線基板40が知られている。
Conventionally, as shown in FIG. 6, as a wiring board for mounting electronic components, a first through
この配線基板40は、複数の絶縁層21が積層された絶縁基板22を備えている。絶縁層21は、例えばガラス−エポキシ樹脂から成る。各絶縁層21の厚みは100〜400μm程度である。絶縁基板22の各絶縁層21の間には内層導体23が配設されている。内層導体23は、例えば銅箔から成る。内層導体23の厚みは12〜18μm程度である。
The
絶縁基板22の上面から下面にかけては、内層導体23を貫通するようにスルーホール24および25が形成されている。スルーホール24および25の直径は、100〜200μm程度である。スルーホール24および25の内壁ならびに絶縁基板22の上下面には第1のめっき導体層26が被着されている。第1のめっき導体層26は、例えば無電解銅めっき層と、その上の電解銅めっき層とから成る。第1のめっき導体層26を構成する無電解銅めっき層の厚みは0.1〜0.5μm程度である。無電解銅めっき層と電解銅めっき層とを合わせた第1のめっき導体層26の厚みは、スルーホール24および25の内壁上で10〜20μm程度、絶縁基板22の上下面で5〜10μm程度である。
Through
第1のめっき導体層26が被着された第1のスルーホール24の内側は充填樹脂27により充填されている。充填樹脂27は、例えばエポキシ樹脂から成る。他方、第2のスルーホール25の内側は、充填樹脂27により充填されておらず、中空となっている。
The inside of the first through
第2のスルーホール25内壁および絶縁基板22上下面に被着された第1のめっき導体層26の表面ならびに充填樹脂27の上下面には第2のめっき導体層28が被着されている。第2のめっき導体層28は、例えば無電解銅めっき層と、その上の電解銅めっき層とから成る。第2のめっき導体層28を構成する無電解銅めっき層の厚みは0.1〜0.5μm程度である。無電解銅めっき層と電解銅めっき層とを合わせた第2のめっき導体層28の厚みは、10〜20μm程度である。これにより、第1のスルーホール24内には第1のめっき導体層26から成る厚みが10〜20μmの第1のスルーホール導体29が形成され、第2のスルーホール25内には第1のめっき導体層26および第2のめっき導体層28から成る厚みが20〜40μmの第2のスルーホール導体30が形成される。さらに、絶縁基板22の上下面には第1のめっき導体層26および第2のめっき導体層28から成る厚みが15〜30μmの表層導体31が形成される。なお、表層導体31はサブトラクティブ法により所定の配線パターンにエッチングされている。
A second plated
そして、第1のスルーホール24上の表層導体31上には表面実装型の電子部品の電極が半田を介して接続され、第2のスルーホール25にはリード挿入型の電子部品のリードが挿入されるとともに第2のスルーホール導体30およびその周囲の表層導体31に半田を介して接続される。
Then, an electrode of a surface mount type electronic component is connected to the
ここで、このような配線基板40の製造方法について説明する。まず、図7(a)に示すように、内層導体23を有する絶縁基板22を準備する。次に、図7(b)に示すように、絶縁基板22にスルーホール24および25を穿孔する。次に、図7(c)に示すように、スルーホール24および25の内壁ならびに絶縁基板22の上下面に第1のめっき導体層26を被着する。第1のめっき導体層26の厚みは10〜20μm程度とする。次に、図7(d)に示すように、第1のめっき導体層26が被着された第1のスルーホール24の内部を充填樹脂27により充填する。次に、図8(e)に示すように、充填樹脂27の上下端部を絶縁基板22上下面の第1のめっき導体層26とともに研磨して平坦化する。なお、このとき、絶縁基板22上下面の第1のめっき導体層26は研磨されて5〜10μm程度の厚みになる。次に、図8(f)に示すように、第2のスルーホール25内壁および絶縁基板22上下面に被着された第1のめっき導体層26の表面ならびに充填樹脂27の上下面に第2のめっき導体層28を被着する。第2のめっき導体層28の厚みは10〜20μm程度とする。最後に、図8(g)に示すように、絶縁基板22上下面の第1のめっき導体層26および第2のめっき導体層28をサブトラクティブ法により所定の配線パターンにエッチングして表層導体31を形成することによって、配線基板40が完成する。
Here, a method for manufacturing such a
しかしながら、この配線基板40によると、表層導体31を形成する際に絶縁基板22に上下面には厚みが5〜10μm程度の第1のめっき導体層26と厚みが10〜20μm程度の第2のめっき導体層28との2層のめっき導体層が存在している。この絶縁基板22の上下面に被着された第1のめっき導体層26と第2のめっき導体層28との合計厚みは、15〜30μm程度になる。合計厚みが15〜30μmである第1のめっき導体層26および第2のめっき導体層28をサブトラクティブ法により所定の配線パターンにエッチングする場合、エッチングされた配線パターンの最小幅および最小間隔は、50μm程度が限界であった。したがって、それ以上の配線パターンの微細化、高密度化ができずに配線基板40の小型化を図ることが困難であった。
However, according to this
本発明は、内部が充填樹脂で充填された第1のスルーホールと、内部が中空の第2のスルーホールとを備えた配線基板において、配線パターンの最小幅および最小間隔を例えば35μm以下として、微細かつ高密度の配線パターンを有する小型の配線基板を提供することを目的とする。 In the present invention, a wiring board having a first through hole filled with a filling resin and a second through hole hollow inside, the minimum width and the minimum interval of the wiring pattern is set to 35 μm or less, for example. An object of the present invention is to provide a small wiring board having a fine and high-density wiring pattern.
本発明の配線基板は、第1および第2のスルーホールを有する絶縁基板と、前記第1のスルーホールの内壁に円筒状に被着されており、その内側が充填樹脂により充填された第1のスルーホール導体と、前記第2のスルーホールの内壁に円筒状に被着されており、その内側が中空である第2のスルーホール導体と、前記充填樹脂上を含む絶縁基板の上下面に前記第1のスルーホール導体および前記第2のスルーホール導体と電気的に接続されるように被着された表層導体とを具備して成る配線基板であって、第1のスルーホール導体は、前記第1のスルーホール内壁のみに被着された厚みが10〜20μmの第1のめっき導体層から成り、前記第2のスルーホール導体および前記表層導体は、前記第2のスルーホールの内壁ならびに前記絶縁基板の上下面および前記充填樹脂の上下面にセミアディティブ法で被着された厚みが10〜20μmの第2のめっき導体層から成ることを特徴とするものである。
The wiring board of the present invention is a cylindrical substrate attached to the insulating substrate having the first and second through holes and the inner wall of the first through hole, and the inside thereof is filled with a filling resin. On the inner wall of the second through hole, and on the upper and lower surfaces of the insulating substrate including the filling resin A wiring board comprising a surface layer conductor deposited so as to be electrically connected to the first through-hole conductor and the second through-hole conductor, wherein the first through-hole conductor comprises: It consists of a first plated conductor layer having a thickness of 10 to 20 μm deposited only on the inner wall of the first through-hole, and the second through-hole conductor and the surface layer conductor comprise the inner wall of the second through-hole and Said insulation Thickness deposited at upper and lower surfaces and a semi-additive method on the upper and lower surfaces of the filled resin plate is characterized in that comprising a second
本発明の配線基板によれば、第1のめっき導体層は第1のスルーホール内壁のみに被着されており、それにより絶縁基板の上下面の表層導体は第2のめっき導体層のみにより形成されている。表層導体を形成する第2のめっき導体層は厚みが10〜20μmと薄くかつセミアディティブにより被着されていることから、例えば最小幅および最小間隔が35μm以下の配線パターンを形成することができる。したがって、これにより緻密かつ高密度の配線パターンを有する小型の配線基板を提供することができる。 According to the wiring board of the present invention, the first plating conductor layer is attached only to the inner wall of the first through hole, whereby the surface conductors on the upper and lower surfaces of the insulating substrate are formed only by the second plating conductor layer. Has been. Since the second plating conductor layer forming the surface layer conductor is as thin as 10 to 20 μm and is deposited semi-additively, for example, a wiring pattern having a minimum width and a minimum interval of 35 μm or less can be formed. Therefore, it is possible to provide a small wiring board having a dense and high-density wiring pattern.
次に、本発明の配線基板の実施形態の一例について、図1を基に説明する。図1に示すように、本発明の配線基板20は、複数の絶縁層1が積層されて成る絶縁基板2を備えている。絶縁層1は、例えばガラスクロスにエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させた電気絶縁材料から成る。各絶縁層1の厚みは100〜400μm程度である。
Next, an example of an embodiment of the wiring board of the present invention will be described with reference to FIG. As shown in FIG. 1, the
絶縁基板2の各絶縁層1の間には内層導体3が配設されている。内層導体3は、例えば銅箔から成る。内層導体3の厚みは12〜18μm程度である。内層導体3は、サブトラクティブ法により所定の配線パターンにエッチングされている。
絶縁基板2の上面から下面にかけては、内層導体3を貫通するようにして第1のスルーホール4および第2のスルーホール5が形成されている。これらのスルーホール4,5の直径は100〜200μm程度である。
A first through
第1のスルーホール4の内壁には、第1のめっき導体層6が被着されている。第1のめっき導体層6は、例えば無電解銅めっき層とその上の電解銅めっき層とから成る。第1のめっき導体層6を構成する無電解銅めっき層の厚みは、0.1〜0.5μm程度である。無電解銅めっき層と電解銅めっき層とを合わせた第1のめっき導体層6の厚みは、10〜20μm程度である。この第1のめっき導体層6により円筒状の第1のスルーホール導体9が形成される。なお、第1のめっき導体層6は、第1のスルーホール4の内壁のみに被着されおり、第2のスルーホール5の内壁および絶縁基板2の上下面には被着されていない。
A first plated
さらに、第1のめっき導体層6が被着された第1のスルーホール4の内側は、充填樹脂7により充填されている。充填樹脂7は、エポキシ樹脂等の熱硬化性樹脂から成る。
Further, the inside of the first through
第2のスルーホール5内壁および絶縁基板2上下面ならびに充填樹脂7の上下面には第2のめっき導体層8が被着されている。第2のめっき導体層8は、例えば無電解銅めっき層と、その上の電解銅めっき層とから成る。第2のめっき導体層8を構成する無電解銅めっき層の厚みは0.1〜0.5μm程度である。無電解銅めっき層と電解銅めっき層とを合わせた第2のめっき導体層8の厚みは、10〜20μm程度である。これにより第2のスルーホール5内には第2のめっき導体層8から成る円筒状の第2のスルーホール導体10が形成される。なお、第2のスルーホール導体10の内側は充填樹脂7により充填されておらず中空状態となっている。また、充填樹脂7上を含む絶縁基板2の上下面には第2のめっき導体層8から成る表層導体11が形成されている。なお、表層導体11は、セミアディティブ法により所定の配線パターンにエッチングされている。
A second plated
このように、本発明の配線基板20によれば、第1のめっき導体層6は第1のスルーホール4内壁のみに被着されており、そのため絶縁基板20の上下面の表層導体11は第2のめっき導体層8のみにより形成されている。表層導体11を形成する第2のめっき導体層8は厚みが10〜20μmと薄くかつセミアディティブにより被着されていることから、例えば最小幅および最小間隔が35μm以下の配線パターンを形成することができる。したがって、これにより緻密かつ高密度の配線パターンを有する小型の配線基板20を提供することがでる。
As described above, according to the
そして、この配線基板20によれば、第1のスルーホール4上の表層導体11には表面実装型の電子部品の電極が半田を介して接続され、第2のスルーホール5にはリード挿入型の電子部品のリードが挿入されるとともに第2のスルーホール導体10およびその周囲の表層導体11に半田を介して接続される。
According to this
次に、上述した配線基板20を製造する方法の一例を説明する。まず、図2(a)に示すように、内層導体3を有する絶縁基板2を準備する。このような絶縁基板2は、両面に内層導体3用の銅箔が張られた両面銅張板の銅箔をサブトラクティブ法で所定パターンにエッチングして両面に内層導体3が形成された中央層の絶縁層1を形成し、次に、この絶縁層1の上下面に上下層の絶縁層1となるプリプレグおよび銅箔を積層するとともにプリプレグを硬化させて表面に銅箔が積層された絶縁基板2を作製し、最後に上下面の銅箔をエッチング除去することによって形成される。
Next, an example of a method for manufacturing the above-described
次に、図2(b)に示すように、絶縁基板2に第1のスルーホール4を穿孔する。第1のスルーホール4の穿孔には、ドリル加工やレーザ加工、ブラスト加工が用いられる。なお、スルーホール4を穿孔した後は、スルーホール4の内壁をデスミア処理することが好ましい。
Next, as shown in FIG. 2B, a first through
次に、図2(c)に示すように、第1のスルーホール4の内壁および絶縁基板2の上下面に第1のめっき導体層6を被着する。第1のめっき導体層6を被着するには、第1のスルーホール4の内壁および絶縁基板2の上下面に厚みが0.1〜0.5μm程度の無電解銅めっき層を被着させた後、その上に電解銅めっき層を被着させる方法が採用される。第1のめっき導体層6の厚みは10〜20μm程度とする。
Next, as shown in FIG. 2C, the first plated
次に、図2(d)に示すように、第1のめっき導体層6が被着された第1のスルーホール4の内側を充填樹脂7により充填する。第1のスルーホール4の内側に充填樹脂7を充填するには、未硬化のエポキシ樹脂から成る樹脂ペーストをスクリーン印刷法により第1のスルーホール4内に押し込み、それを熱硬化させる方法が採用される。
Next, as shown in FIG. 2D, the inside of the first through
次に、図3(e)に示すように、充填樹脂7の上下端部を絶縁基板2上下面の第1のめっき導体層6とともに研磨して平坦化する。研磨にはロール研磨機やベルト研磨機を用いる。なお、このとき、絶縁基板2上下面の第1のめっき導体層6は研磨されて5〜10μm程度の厚みになる。
Next, as shown in FIG. 3E, the upper and lower ends of the filling
次に、図3(f)に示すように、絶縁基板2上下面の第1のめっき導体層6をエッチング除去し、第1のスルーホール4の内壁のみに第1のめっき導体層6を残す。これにより、第1のスルーホール4内に第1のめっき導体層6から成る第1のスルーホール導体9が形成される。
Next, as shown in FIG. 3 (f), the first plated
次に、図3(g)に示すように、絶縁基板2に第2のスルーホール5を穿孔する。第2のスルーホール5の穿孔には、第1のスルーホール4の場合と同様に、ドリル加工やレーザ加工、ブラスト加工が用いられる。なお、スルーホール5を穿孔した後は、スルーホール5の内壁をデスミア処理することが好ましい。
Next, as shown in FIG. 3G, the second through
最後に、図3(h)に示すように、第2のスルーホール5内壁および絶縁基板2上下面ならびに充填樹脂7の上下面に第2のめっき導体層8を被着する。第2のめっき導体層8を被着するには、第2のスルーホール5内壁および絶縁基板2上下面ならびに充填樹脂7の上下面に厚みが0.1〜0.5μm程度の無電解銅めっき層を被着させた後、その無電解銅めっき層上に表層導体の配線パターンに対応した開口パターンを有するめっきレジスト層を形成し、次にめっきレジスト層の開口パターン内の無電解銅めっき層上に電解銅めっき層を被着させた後、めっきレジスト層およびその下の無電解銅めっき層を除去するセミアディティブ法が採用される。これにより、図1に示した配線基板20が完成する。
Finally, as shown in FIG. 3 (h), the second plated
なお、配線基板20の製造方法は、上述の例に限られるものではなく、種々の方法が存在する。そのような方法の例を以下に説明する。例えば、図4(a)に示すように、内層導体3を有する絶縁基板2を準備する。次に、図4(b)に示すように、絶縁基板2に第1のスルーホール4および第2のスルーホール5を穿孔する。次に、図4(c)に示すように、第1のスルーホール4の内壁および第2のスルーホール5の内壁ならびに絶縁基板2の上下面に第1のめっき導体層6を被着する。次に、図4(d)に示すように、第1のめっき導体層6が被着された第1のスルーホール4の内側を充填樹脂7により充填する。次に、図5(e)に示すように、充填樹脂7の上下端部を絶縁基板2上下面の第1のめっき導体層6とともに研磨して平坦化する。次に、図5(f)に示すように、第2のスルーホール5内壁および絶縁基板2上下面の第1のめっき導体層6をエッチング除去し、第1のスルーホール4の内壁のみに第1のめっき導体層6を残す。最後に、図3(g)に示すように、第2のスルーホール5内壁および絶縁基板2上下面ならびに充填樹脂7の上下面に第2のめっき導体層8を被着する。これによっても図1に示した配線基板20を得ることができる。
In addition, the manufacturing method of the
2・・・絶縁基板
4・・・第1のスルーホール
5・・・第2のスルーホール
6・・・第1のめっき導体層
7・・・充填樹脂
8・・・第2のめっき導体層
9・・・第1のスルーホール導体
10・・・第2のスルーホール導体
11・・・表層導体
DESCRIPTION OF
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013113563A JP2014232823A (en) | 2013-05-30 | 2013-05-30 | Wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013113563A JP2014232823A (en) | 2013-05-30 | 2013-05-30 | Wiring board |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014232823A true JP2014232823A (en) | 2014-12-11 |
Family
ID=52126034
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013113563A Pending JP2014232823A (en) | 2013-05-30 | 2013-05-30 | Wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014232823A (en) |
-
2013
- 2013-05-30 JP JP2013113563A patent/JP2014232823A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6531661B2 (en) | Multilayer printed circuit board and method of making the same | |
KR100990546B1 (en) | A printed circuit board comprising a plating-pattern buried in via and a method of manufacturing the same | |
US20110209911A1 (en) | Wiring board and method for manufacturing the same | |
JP6795137B2 (en) | Manufacturing method of printed circuit board with built-in electronic elements | |
JP5908003B2 (en) | Printed circuit board and printed circuit board manufacturing method | |
US20180324952A1 (en) | Printed circuit board and manufacturing method thereof | |
CN106888552B (en) | Printed circuit board and method for manufacturing the same | |
KR100704920B1 (en) | Pcb and it's manufacturing method used bump board | |
JP2014150091A (en) | Wiring board, and method of manufacturing the same | |
JP2015060981A (en) | Printed wiring board | |
KR20160004157A (en) | Chip embedded substrate and method of manufacturing the same | |
JP2012160559A (en) | Method for manufacturing wiring board | |
JP2020057767A (en) | Printed wiring board | |
JP4219541B2 (en) | Wiring board and method of manufacturing wiring board | |
JP5289241B2 (en) | Wiring board and manufacturing method thereof | |
JP2018163901A (en) | Print circuit board | |
JP5860303B2 (en) | Wiring board and manufacturing method thereof | |
JP2014232823A (en) | Wiring board | |
JP5565951B2 (en) | Wiring board and manufacturing method thereof | |
KR20210000161A (en) | Printed circuit board and manufacturing method the same | |
US9736939B2 (en) | Printed circuit board and method of manufacturing printed circuit board | |
JP2014072311A (en) | Multilayer wiring board and manufacturing method therefor | |
JP2019079901A (en) | Printed wiring board | |
JP2019079899A (en) | Printed wiring board | |
JP2013206937A (en) | Wiring board and manufacturing method thereof |