JP2014220876A - 電子トランス - Google Patents

Abstract

【課題】一次側コンデンサを省略しても、出力が最低限の脈動で収まる電源回路を提供することにある。
【解決手段】電源回路の出力端に出力電圧検出器１１１を設け、出力電圧の制御を行う。出力電圧値はＰｕｓｈ／Ｐｕｌｌ制御部１１２に送信され、送信された電圧値の高低に応じて、制御素子１０４ａ、１０４ｂの接続タイミングを進めたり遅延させたりする。これにより高周波トランス１０３で伝搬されるエネルギーが増減し、出力電圧を制御できる。
【選択図】図２

Description

本発明は、交流あるいは直流の重畳した交流を伝送することの可能な変圧器類似機能を持つ、電子トランスに関する。

我が国においては電力会社から家庭までは電力を交流で送付し、それを直流に変換して各電気機器で使用することがほとんどである。従って、交流を直流に変換する電源回路（ＡＣ・ＤＣコンバータ）は電気機器の使用においてはほぼ必須の技術と言える。
一方で、交流をそのまま、あるいは整流後の脈流をその波形のまま昇降圧を行う、あるいは直流の重畳した交流波形も扱える変圧器の様な機能は未だ実用化されていない。

商用交流電源を直流に変換する方法としては、スイッチング回路を用いた電源制御装置を用いることが一般的である。

図１は、スイッチング電源を用いた電源回路の概念図である。

図１の電源制御装置７００は、全波整流回路７０２、一次側コンデンサ７０３、スイッチ７０４、高周波トランス７０５、ダイオード７０６、二次側コンデンサ７０７、制御回路７０８を含む。

まず、交流入力が全波整流回路７０２で整流され、一次側コンデンサ７０３で平滑化される。

整流・平滑化された電力信号はスイッチ７０４が高速でオン・オフすることで、高周波の交流信号に変換される。この際、高周波トランス７０５によって二次側にエネルギーが伝達される。

二次側に伝達されたエネルギーは、ダイオード７０６によって整流され、二次側コンデンサ７０７によって平滑化される。

この二次側の出力電圧が一定になるように、制御回路７０８によってスイッチ７０４のスイッチの調整がなされる。

このようにスイッチング電源とすることで、高周波トランス７０５を小さくすることが可能になるとともに、高効率を実現することが可能になる。なお、本明細書においては、電圧変換トランス７０５よりも入力端子側の構成を電源回路の「一次側」と称し、電圧変換トランス７０５よりも出力端子側の構成を電源回路の「二次側」と呼ぶ。

スイッチング電源に関する先行技術としては、特開２００７−１８５０７５号公開公報記載の発明があげられる。この技術では、電源回路の二次側直流出力電圧のレベルに応じて、スイッチング周波数を可変制御することが記載されている。

特開２００７−１８５０７５号公開公報

しかし、入力側を平滑処理するために一次側コンデンサ７０３を用いると別の問題が生じる。すなわち、この一次側コンデンサ７０３に電解コンデンサを用いると、経年による劣化の可能性が付きまとうことである。また平滑コンデンサの充電時には高調波を多量に含むパルス状の大きな電流が流れ込むが、この高調波を低減する為には力率改善回路等の別の付加回路が必要となり実装場所の増大や製造原価の増加を招くといった問題もある方法でもあった。

とはいえ、この一次側コンデンサ７０３を省略し、平滑化せずに高周波トランス７０５に高周波の交流信号を投入すると、直流電圧を出力するという本来の目的をも達成出来ず、また電源に流れる電流波形も交流半サイクル毎に複数のパルス状の大きな電流が流れてしまうし、前述のように電源回路の出力も変動してしまう。

本発明の一の目的は、一次側の平滑コンデンサ７０３を省略して高調波を激減させると共に、入力の脈流波形と電圧比率のみ異なり波形は相似の出力電圧が得られ、且つ入力電圧が変動しても出力電圧の変動の少ない電源回路を提供することにある。
また、本発明の別の目的は、脈流をそのまま機器の電源として使用する装置に必要な手段を提供することにある。
本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかにする。

本発明にかかわる代表的な電源回路の制御方法は、入力される高周波電力信号を二次側に伝達するトランスと、この高周波電力信号を生成する制御素子と、制御素子を制御するスイッチ制御部と、を含む電源回路に対するものであって、電源回路の出力電圧に関する情報をスイッチ制御部に帰還することを特徴とする。

この電源回路の制御方法において、電源回路の出力電圧に関する情報が尖頭値であることを特徴としても良い。

この電源回路の制御方法において、高い値の尖頭値を受け取ったスイッチ制御部は制御素子が接続状態になる時間幅を狭くすることを特徴としても良い。

この電源回路の制御方法において、低い値の尖頭値を受け取ったスイッチ制御部は制御素子が接続状態になる時間幅を広くすることを特徴としても良い。

この電源回路の制御方法において、スイッチ制御部は尖頭値と参照電圧の値を対比し、尖頭値が参照電圧値よりも大きいと制御素子の接続状態の時間を短縮することを特徴としても良い。

この電源回路の制御方法において、スイッチ制御部は尖頭値と参照電圧の値を対比し、尖頭値が参照電圧値よりも大きいと制御素子の開放状態の時間を増大することを特徴としても良い。

この電源回路の制御方法において、スイッチ制御部は尖頭値と参照電圧の値と対比し、尖頭値が参照電圧値よりも大きいと制御素子の接続状態の時間を減少し、あわせて制御素子の開放状態の時間を増大することを特徴としてもよい。

この電源回路の制御方法において、スイッチ制御部は尖頭値と参照電圧の値と対比し、尖頭値が参照電圧値よりも小さいと制御素子の接続状態の時間を延長することを特徴としても良い。

この電源回路の制御方法において、スイッチ制御部は尖頭値と参照電圧の値と対比し、尖頭値が参照電圧値よりも小さいと制御素子の開放状態の時間を短縮することを特徴としても良い。

この電源回路の制御方法において、スイッチ制御部は尖頭値と参照電圧の値と対比し、尖頭値が参照電圧値よりも小さいと制御素子の接続状態の時間を増大し、あわせて制御素子の開放状態の時間を減少することを特徴としてもよい。

この電源回路の制御方法において、電源回路の出力電圧に関する情報が脈流電圧値であることを特徴としても良い。

この電源回路の制御方法において、高い値の脈流電圧値を受け取ったスイッチ制御部は制御素子が接続状態になる時間幅を狭くすることを特徴としても良い。

この電源回路の制御方法において、低い値の脈流電圧値を受け取ったスイッチ制御部は制御素子が接続状態になる時間幅を広くすることを特徴としても良い。

この電源回路の制御方法において、スイッチ制御部は脈流電圧値と参照電圧の値を対比し、脈流電圧値が参照電圧値よりも大きいと制御素子の接続状態の時間を短縮することを特徴としても良い。

この電源回路の制御方法において、スイッチ制御部は脈流電圧値と参照電圧の値を対比し、脈流電圧値が参照電圧値よりも大きいと制御素子の開放状態の時間を延長することを特徴としても良い。

この電源回路の制御方法において、スイッチ制御部は脈流電圧値と参照電圧の値を対比し、脈流電圧値が参照電圧値よりも大きいと制御素子の接続状態の時間を減少し、あわせて前記制御素子の開放状態の時間を延長することを特徴としてもよい。

この電源回路の制御方法において、スイッチ制御部は脈流電圧値と参照電圧の値を対比し、脈流電圧値が参照電圧値よりも小さいと制御素子の接続状態の時間を延長することを特徴としても良い。

この電源回路の制御方法において、スイッチ制御部は脈流電圧値と参照電圧の値を対比し、脈流電圧値が参照電圧値よりも小さいと制御素子の開放状態の時間を短縮することを特徴としても良い。

この電源回路の制御方法において、スイッチ制御部は脈流電圧値と参照電圧の値を対比し、脈流電圧値が参照電圧値よりも小さいと制御素子の接続状態の時間を延長し、あわせて 制御素子の開放状態の時間を減少することを特徴としてもよい。

本発明による電源回路によって、一次側、二次側共に小容量のコンデンサのみを用い、電解コンデンサあるいは大容量のコンデンサを用いることなく、入力の脈流を変圧した出力を得る手法を提供することを可能にする。
また、本発明による電源回路は一次側の大容量のコンデンサを不要とすることで、高調波の発生を抑止することが可能となる。
本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。

スイッチング電源を用いた電源回路の概念図である。 本発明の関わる第１の電源回路の構成を表すブロック図である。 一次側平滑コンデンサがある場合の一次側平滑後の波形及び図１の電源回路の出力波形を表す図である。 一次側平滑コンデンサの容量値が小さい場合の一次側整流後の波形及び図１の電源回路の出力波形を表す図である。 本発明にかかわる制御を行った場合の一次側整流後の波形及び図２の電源回路の出力波形を表す図である。 脈流電圧値を測定する為の出力電圧検出器の回路構成を表す図である。 尖頭値を測定する為の出力電圧検出器の回路構成を表す図である。

以下本発明の実施の形態を図に基いて説明する。
図２は、本発明の関わる第１の電源回路１００の構成を表すブロック図である。
この電源回路１００は、ＡＣ入力端１０１、一次全波整流回路１０２、高周波トランス１０３、制御素子１０４ａ、１０４ｂ、二次全波整流回路１０５、出力端１０６、出力電圧検出器１１１、Ｐｕｓｈ／Ｐｕｌｌ制御部１１２、制御素子用ドライバ１１３、制御部用電源１１４、発振器１１５、制御タイミング生成部１１６を含んで構成される。

ＡＣ入力端１０１は、交流入力を入力するための端子である。

一次全波整流回路１０２は、入力される交流電圧を整流するための全波整流回路である。一次全波整流回路１０２によって整流された脈流は、制御素子１０４ａ、１０４ｂが高速でオン・オフすることで、高周波の交流信号に変換される。

高周波トランス１０３は、制御素子１０４ａ、１０４ｂによって生成された高周波の交流電力信号を、二次側に伝達するための変圧器である。なお、ここではプッシュプル用のトランスを用い、単一の芯に対して二つのコイル（巻線）がまかれている。そして、高周波トランス１０３に入力される交流のプラス側とマイナス側で異なるコイルを用いることを想定している。

制御素子１０４ａ、１０４ｂは、高周波トランス１０３の巻線に対して電流を流すか否かを決定するためのスイッチ回路である。本発明においては、この制御素子１０４ａ、１０４ｂを接続状態にするタイミングを早遅させる点に特徴がある。

二次全波整流回路１０５は、高周波トランス１０３によって伝達された高周波の交流信号を整流するための全波整流回路である。

出力端１０６は、二次全波整流回路１０５によって整流された脈流電圧を出力するための出力端子である。

出力電圧検出器１１１は、二次全波整流回路１０５の出力電圧を測定し、Ｐｕｓｈ／Ｐｕｌｌ制御部１１２に結果を送付する電圧測定器である。本発明における出力電圧検出器１１１は、特に出力電圧の尖頭値または脈流電圧値を検出してＰｕｓｈ／Ｐｕｌｌ制御部１１２にフィードバックする点が特徴である。
ここで「尖頭値」とは、二次側の全波整流回路１０５で整流された後の各脈流の最大値を意味する。また、ここで「脈流電圧値」とは、計測時における出力電圧値である。

出力電圧検出器１１１が「尖頭値」を検出するか、「脈流電圧値」を計測するかは、自身の回路の構成によって決まる。図６は脈流電圧値を測定する為の出力電圧検出器１１１の回路構成を表す図である。図７は尖頭値を測定する為の出力電圧検出器１１１の回路構成を表す図である。

いずれの場合でも、シャントレギュレータ１１１ａのフォトカプラのトランジスタ１１１ｃに信号が伝送される。このフォトカプラのトランジスタ１１１ｃの出力はＰｕｓｈ／Ｐｕｌｌ制御部１１２に接続され、帰還される。

この際、図６のように、フォトカプラのトランジスタ１１１ｃの応答性を適切に設定すると脈流電圧値を検出することになる。

一方、図７の様にエミッタ側にコンデンサ１１１ｄを挿入すると、コンデンサ１１１ｄの効果によって電圧の平均値がフォトカプラのトランジスタ１１１ｃのエミッタ端子側の出力電圧が保持されることになる。このコンデンサ１１１ｄを大きくすれば、数クロックの間、この平均値を保持することが可能になる。

逆に、コンデンサ１１１ｄを小さくすれば、尖頭値の保持期間を１クロック未満と短く設定することもできる。なお、Ｐｕｓｈ／Ｐｕｌｌ制御部１１２へ出力される値の性質についてはフォトカプラのトランジスタ１１１ｃのエミッタ端子（図7）またはコレクタ端子（図６）の電位である。

すなわち、回路的には尖頭値及び脈流電圧値は同じように取り扱える。従って、尖頭値及び脈流電圧値いずれにも適用可能である場合には以下で「尖頭値等」と記す。

Ｐｕｓｈ／Ｐｕｌｌ制御部１１２は、高周波トランス１０３の二つのコイルが同時にＯｎにならないよう、制御素子１０４ａ、１０４ｂのいずれかを択一的に動作させるための制御部である。

制御素子用ドライバ１１３は、制御素子１０４ａ、１０４ｂを駆動するための制御回路である。Ｐｕｓｈ／Ｐｕｌｌ制御部１１２の命令に応じて、いずれの制御素子を駆動するかを決定する。
なお、Ｐｕｓｈ／Ｐｕｌｌ制御部１１２及び制御素子用ドライバ１１３を合わせてスイッチ制御部とも言う。

制御部用電源１１４は、Ｐｕｓｈ／Ｐｕｌｌ制御部１１２などを動作させるための電源である。Ｐｕｓｈ／Ｐｕｌｌ制御部１１２は直流回路であるので、制御部用電源１１４も電池などの直流電源あるいは制御部が動作可能な電圧となるごとに動作可能なようにする。

発振器１１５は、基準動作クロックを提供する発振子である。高周波駆動する制御素子１０４ａ、１０４ｂを制御するには発振器１１５の周波数では間に合わない場合には、制御タイミング生成部１１６で発振器１１５の出力を逓倍することで、より高周波数のクロックを作り出しても良い。

本発明の特徴的な構成は、図１の基本的な回路と異なり、本発明にかかわる回路構成は一次側に平滑コンデンサを含まない点、及び電源回路自身の出力電圧にかかわる値（尖頭値または脈流電圧値）を参照し、Ｐｕｓｈ／Ｐｕｌｌ制御部１１２などが制御素子１０４ａ、１０４ｂのタイミングをずらす点にある。

次に、この回路構成を用いた回路の動作について説明する。

まず、図１の回路と、本発明にかかわる図２の回路で出力電圧検出器１１１からの帰還がない場合の対比を行う。図３は、一次側平滑コンデンサがある場合の一次側平滑後の波形及び図１の電源回路の出力波形を表す図である。一方、図４は一次側平滑コンデンサの容量値が小さい場合の一次側整流後の波形及び図１の電源回路の出力波形を表す図である。

図３からも明らかなとおり、一次側に平滑コンデンサがある場合には、高周波トランス７０５に入力する高周波信号の波高値はほぼ一定となり、電源回路の出力も一定となる。

しかし、一次側の平滑コンデンサ７０３を単に省略しただけの場合には、高周波トランス７０５に入力する高周波信号の波形は脈流のため、電源回路自身の動作が可能な電圧範囲では出力電圧は一定であるがその範囲を超える電圧に対しては出力電圧を維持する事が出来ず電圧は低下するので出力電圧波形は台形となり、かつ出力電圧が保持できない範囲ではその値は負荷により変動する。

これに対し本発明においては、出力電圧検出器１１１から出力電圧の尖頭値等を検出して、Ｐｕｓｈ／Ｐｕｌｌ制御部１１２に送信し、トランスに入力する高周波電力信号の電圧自体を調整する。

この出力電圧検出器１１１から出力電圧の尖頭値等を送信されたＰｕｓｈ／Ｐｕｌｌ制御部１１２は制御素子用ドライバ１１３に対して制御素子１０４ａ、１０４ｂのＯｎ期間を調整することで、出力端１０６が出力する電圧を制御し、安定な波高値の脈流を得ようとするものである。

この際、高周波電力信号の電圧上昇の抑止の考え方としては、１）尖頭値等の電圧に応じてＰｕｓｈ／Ｐｕｌｌ制御部１１２が制御素子１０４ａ、１０４ｂの周波数（＝高周波電力信号の周波数）制御する、２）尖頭値等の電圧に応じてＰｕｓｈ／Ｐｕｌｌ制御部１１２が制御素子１０４ａ、１０４ｂのＯｎの期間（＝高周波電力信号のパルス幅）を増減する、の二通りが考えられる。

すなわち、１）においては、Ｐｕｓｈ／Ｐｕｌｌ制御部１１２に尖頭値等を帰還させることで制御素子用ドライバ１１３の開閉期間の制御による一次側から二次側に伝達する電力の総和の増減処理を行う。

Ｐｕｓｈ／Ｐｕｌｌ制御部１１２から送られる尖頭値等が低い場合には、制御素子１０４ａ、１０４ｂの１度の接続期間はそのままで1度の開放期間の間隔を短縮すると制御素子１０４ａ、１０４ｂの接続時間と開放時間の割合は、接続時間のほうが増えるようになる。これにより、接続素子１０４ａ、１０４ｂの接続時間の割合が増加し、高周波トランス１０３が伝達する電力の総和も増加する。結果として、Ｐｕｓｈ／Ｐｕｌｌ制御部１１２から送られる尖頭値等の値は増加する方向に動くことになる。

また、制御素子１０４ａ、１０４ｂの１度の開放期間はそのままで1度の接続期間の間隔を延長しても制御素子１０４ａ、１０４ｂの接続時間と開放時間の割合は、接続時間のほうが増えるようになる。結果、尖頭値等の値は増加する方向に動くことになる。

なお、制御素子１０４ａ、１０４ｂの１度の接続期間と開放時間の比が接続期間５０％を超えることはない。５０％を超えると制御素子１０４ａ、１０４ｂが同時に接続されることが起こるためである。

上記では、接続時間の延長、開放時間の短縮を別個に記載した。しかし、双方用いて、制御素子１０４ａ、１０４ｂの接続時間と開放時間の割合は、接続時間の割合が増えるようにしても良い。

逆にＰｕｓｈ／Ｐｕｌｌ制御部１１２から送られる尖頭値等が高い場合も考える。尖頭値等が高い場合には、制御素子１０４ａ、１０４ｂの１度の接続期間はそのままで1度の開放期間の間隔を増加すると制御素子１０４ａ、１０４ｂの接続時間と開放時間の割合は、開放時間のほうが増えるようになる。これにより、接続素子１０４ａ、１０４ｂの接続時間の割合が低下し、高周波トランス１０３が伝達する電力の総和も減少する。結果として、Ｐｕｓｈ／Ｐｕｌｌ制御部１１２から送られる尖頭値等の値も減少する方向に動くことになる。

また、制御素子１０４ａ、１０４ｂの１度の開放期間はそのままで1度の接続期間を短縮しても、制御素子１０４ａ、１０４ｂの接続時間と開放時間の割合は、接続時間のほうが減るようになる。結果、尖頭値等の値は増加する方向に動くことになる。

この場合も、開放期間の間隔の増加、接続期間の短縮を同時に行い、開放期間の割合が増えるようにしても良い。

上記のような制御方法により制御素子のＯＮ／ＯＦＦの比率を変化させ、出力端１０６が出力する電圧を制御する。

一方、２）尖頭値等の電圧に応じてＰｕｓｈ／Ｐｕｌｌ制御部１１２が各制御素子のＯｎの期間（＝高周波電力信号のパルス幅）を増減する場合であっても、
２）−ａ：尖頭値等に応じてＰｕｓｈ／Ｐｕｌｌ制御部１１２が制御素子１０４ａ、１０４ｂのＯｎの期間を一律で増減する。
２）−ｂ：尖頭値等に比例してパルス幅を一律増減させる。
２）−ｃ：尖頭値等に比例してパルス幅を減少させる。
２）−ｄ：尖頭値等に比例してパルス幅を増加させる。
のように、制御内容を変更しても良い。

具体的に説明すると、一次全波整流回路１０２に入力された交流は整流されて脈流となり、制御素子１０４ａ、１０４ｂがこの脈流をスイッチングすることで高周波トランス１０３に入力される高周波電力信号が作られる。
この際、元の交流入力電圧が０Ｖ周辺では高周波電力も０に近くなる。また、元の交流電圧入力の絶対値が大きくなると、高周波電力信号も大きくなる。この高周波電力信号は高周波トランス１０３を介して二次側の出力端１０６が出力する電圧に比例する。この為、尖頭値等の低い時にはパルス幅を広く調整し、尖頭値等が高いときにはパルス幅を狭くする、という形で、トランスに入力する高周波電力信号並びに出力端１０６が出力する電圧を制御する。

すなわち、制御素子１０４ａ、１０４ｂのパルス幅（＝制御素子１０４ａ、１０４ｂが接続状態になる期間）を広くするために、Ｐｕｓｈ／Ｐｕｌｌ制御部１１２が制御素子用ドライバ１１３を制御することで、制御素子１０４ａ、１０４ｂがＯｎ（接続状態）になるタイミングを早め（＝立ち上がりを早め）、高周波の電力量を増やす。

また、パルス幅を狭くするために、Ｐｕｓｈ／Ｐｕｌｌ制御部１１２が制御素子用ドライバ１１３を制御することで、制御素子１０４ａ、１０４ｂがＯｎ（接続状態）になるタイミングを遅くし（＝立ち上がりを遅くし）、高周波の電力量を減少させる。

なお、尖頭値等の値の高い／低い、の判断は、Ｐｕｓｈ／Ｐｕｌｌ制御部１１２が、１）入力される尖頭値等と、２）制御部用電源１１４から造られる参照電圧の値と、を対比することでなす。

結果として、制御素子１０４ａ、１０４ｂの立ち上がりを早めてパルス幅を広くすれば二次側に送信される電力が大きくなり、二次側の当該出力電圧値が高くなる。また、制御素子１０４ａ、１０４ｂの立ち上がりを遅くしてパルス幅を狭くすれば二次側に送信される電力が小さくなり、二次側の当該出力電圧値が低くなる。
このようにすることで、二次側の脈流出力の変動を低減することができる。

以上の様にすることで、図５に表される効果を奏する。図５は、本発明にかかわる制御を行った場合の一次側整流後の波形及び図２の電源回路の出力波形を表す図である。

この図からも明らかなとおり、一次側整流後の波形は図４同様である。しかし、スイッチング時に制御素子１０４ａ、１０４ｂのパルス幅を調整することで、通常のトランスとは異なり出力電圧を検知し制御することで入力電圧の変動を低減するため、脈流の出力電圧の変化は小さなものとなる。

結果として、電源回路１００の出力端１０６の脈流電圧は入力電圧の変動に伴い変動するがその変化を大幅に低減することが可能となる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更が可能であることは言うまでもない。

たとえば、上記では尖頭値と脈流電圧値のいずれかを計測し、Ｐｕｓｈ／Ｐｕｌｌ制御部１１２が計測した値に基づき制御素子用ドライバ１１３のＯｎ／Ｏｆｆを行っていた。しかし、計測した脈流電圧値の最大値を一定の期間保持すれば、尖頭値になるため、Ｐｕｓｈ／Ｐｕｌｌ制御部１１２がロジックを持てば尖頭値と脈流電圧値を双方取り扱うことができる。このような場合も本発明の射程に含まれる。

本発明は、電源回路及びそれを用いた電子機器への適用を想定する。

１００：電源回路、
１０１：ＡＣ入力端、
１０２：一次全波整流回路、
１０３：高周波トランス、
１０４ａ、１０４ｂ：制御素子、
１０５：二次全波整流回路、
１０６：出力端、
１１１：出力電圧検出器、
１１１ａ：シャントレギュレータ、
１１１ｃ：フォトカプラのトランジスタ、
１１１ｄ：コンデンサ、
１１２：Ｐｕｓｈ／Ｐｕｌｌ制御部、
１１３：制御素子用ドライバ、
１１４：制御部用電源、
１１５：発振器、
１１６：制御タイミング生成部、
７００：電源制御装置、
７０１：電圧変換トランス、
７０２：波整流回路、
７０３：一次側コンデンサ、
７０４：スイッチ、
７０５：高周波トランス、
７０６：ダイオード、
７０７：二次側コンデンサ、
７０８：制御回路。

Claims (19)

1. 入力される高周波電力信号を二次側に伝達するトランスと、
   前記高周波電力信号を生成する制御素子と、
   前記制御素子を制御するスイッチ制御部と、を含む電源回路の制御方法であって、
   前記電源回路の出力電圧に関する情報を前記スイッチ制御部に帰還することを特徴とする電源回路の制御方法。
2. 請求項１記載の電源回路の制御方法において、
   前記電源回路の出力電圧に関する情報が尖頭値であることを特徴とする電源回路の制御方法。
3. 請求項２記載の電源回路の制御方法において、
   高い値の前記尖頭値を受け取った前記スイッチ制御部は前記制御素子が接続状態になるタイミングを遅くすることを特徴とする電源回路の制御方法。
4. 請求項２記載の電源回路の制御方法において、
   低い値の前記尖頭値を受け取った前記スイッチ制御部は前記制御素子が接続状態になるタイミングを早めることを特徴とする電源回路の制御方法。
5. 請求項２記載の電源回路の制御方法において、
   前記スイッチ制御部は前記尖頭値と参照電圧の値を対比し、前記尖頭値が前記参照電圧値よりも大きいと前記制御素子の接続状態の時間を減少することを特徴とする電源回路の制御方法。
6. 請求項２記載の電源回路の制御方法において、
   前記スイッチ制御部は前記尖頭値と参照電圧の値を対比し、前記尖頭値が前記参照電圧値よりも大きいと前記制御素子の開放状態の時間を増大することを特徴とする電源回路の制御方法。
7. 請求項２記載の電源回路の制御方法において、
   前記スイッチ制御部は前記尖頭値と参照電圧の値を対比し、前記尖頭値が前記参照電圧値よりも大きいと前記制御素子の接続状態の時間を減少し、あわせて前記制御素子の開放状態の時間を増大することを特徴とする電源回路の制御方法。
8. 請求項２記載の電源回路の制御方法において、
   前記スイッチ制御部は前記尖頭値と参照電圧の値を対比し、前記尖頭値が前記参照電圧値よりも小さいと前記制御素子の接続状態の時間を増大することを特徴とする電源回路の制御方法。
9. 請求項２記載の電源回路の制御方法において、
   前記スイッチ制御部は前記尖頭値と参照電圧の値を対比し、前記尖頭値が前記参照電圧値よりも小さいと前記制御素子の開放状態の時間を減少することを特徴とする電源回路の制御方法。
10. 請求項２記載の電源回路の制御方法において、
    前記スイッチ制御部は前記尖頭値と参照電圧の値を対比し、前記尖頭値が前記参照電圧値よりも小さいと前記制御素子の接続状態の時間を増大し、あわせて前記制御素子の開放状態の時間を減少することを特徴とする電源回路の制御方法。
11. 請求項１記載の電源回路の制御方法において、
    前記電源回路の出力電圧に関する情報が脈流電圧値であることを特徴とする電源回路の制御方法。
12. 請求項１１記載の電源回路の制御方法において、
    高い値の前記脈流電圧値を受け取った前記スイッチ制御部は前記制御素子が接続状態になるタイミングを遅くすることを特徴とする電源回路の制御方法。
13. 請求項１１記載の電源回路の制御方法において、
    低い値の前記脈流電圧値を受け取った前記スイッチ制御部は前記制御素子が接続状態になるタイミングを早めることを特徴とする電源回路の制御方法。
14. 請求項１１記載の電源回路の制御方法において、
    前記スイッチ制御部は前記脈流電圧値と参照電圧の値を対比し、前記脈流電圧値が前記参照電圧値よりも大きいと前記制御素子の接続状態の時間を減少することを特徴とする電源回路の制御方法。
15. 請求項１１記載の電源回路の制御方法において、
    前記スイッチ制御部は前記脈流電圧値と参照電圧の値を対比し、前記脈流電圧値が前記参照電圧値よりも大きいと前記制御素子の開放状態の時間を延長することを特徴とする電源回路の制御方法。
16. 請求項１１記載の電源回路の制御方法において、
    前記スイッチ制御部は前記脈流電圧値と参照電圧の値を対比し、前記脈流電圧値が前記参照電圧値よりも大きいと前記制御素子の接続状態の時間を減少し、あわせて前記制御素子の開放状態の時間を延長することを特徴とする電源回路の制御方法。
17. 請求項１１記載の電源回路の制御方法において、
    前記スイッチ制御部は前記脈流電圧値と参照電圧の値を対比し、前記脈流電圧値が前記参照電圧値よりも小さいと前記制御素子の接続状態の時間を延長することを特徴とする電源回路の制御方法。
18. 請求項１１記載の電源回路の制御方法において、
    前記スイッチ制御部は前記脈流電圧値と参照電圧の値を対比し、前記脈流電圧値が前記参照電圧値よりも小さいと前記制御素子の開放状態の時間を減少することを特徴とする電源回路の制御方法。
19. 請求項１１記載の電源回路の制御方法において、
    前記スイッチ制御部は前記脈流電圧値と参照電圧の値を対比し、前記脈流電圧値が前記参照電圧値よりも小さいと前記制御素子の接続状態の時間を延長し、あわせて 前記制御素子の開放状態の時間を減少することを特徴とする電源回路の制御方法。

Images