JP2014216696A - アナログ出力装置 - Google Patents
アナログ出力装置 Download PDFInfo
- Publication number
- JP2014216696A JP2014216696A JP2013090225A JP2013090225A JP2014216696A JP 2014216696 A JP2014216696 A JP 2014216696A JP 2013090225 A JP2013090225 A JP 2013090225A JP 2013090225 A JP2013090225 A JP 2013090225A JP 2014216696 A JP2014216696 A JP 2014216696A
- Authority
- JP
- Japan
- Prior art keywords
- carrier wave
- period
- carrier
- correction
- analog output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/82—Digital/analogue converters with intermediate conversion to time interval
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Analogue/Digital Conversion (AREA)
- Amplifiers (AREA)
Abstract
【課題】アナログ出力装置のアナログ出力に発生するリップルまたはピークを低減すること。【解決手段】アナログ出力装置は、PWM指令の更新タイミングにおいて搬送波のレベルが最大値または最小値に一致しない場合、搬送波の周期を一時的に変更して更新タイミングにおいて搬送波のレベルを最大値または最小値に一致させる。【選択図】図4
Description
本発明は、PWM変調とローパスフィルタとを用いてアナログ信号を生成するアナログ出力装置に関する。
デジタル信号からアナログ信号に変換する手法として、デジタル信号の指令値(以降、PWM指令)をPWM変調した後にローパスフィルタを作用させてアナログ信号の出力(デジタル出力)を得る、簡易D/A変換が知られている。より詳しくは、簡易D/A変換によれば、搬送波のレベルとPWM指令に応じたしきい値とが比較され、しきい値前後で波形をオンオフさせたPWM波形が生成される。そして、PWM波形のPWMオン時間がローパスフィルタによって平滑化されることでPWMオン時間の平均値が生成される。この平均値がアナログ出力として出力される。
アナログ出力の出力レベルはPWMオン時間のデューティ比に応じて変化する。したがって、PWM指令が所定周期(PWM指令更新周期)で入力される場合においては、搬送波半周期毎のデューティ比はPWM指令更新周期内において一定である必要がある。
搬送波半周期毎のデューティ比をPWM指令更新周期内において一定に維持するためには、PWM指令更新周期と搬送波周期とが同期するように設定される。しかしながら、PWM指令更新周期と搬送波とが非同期なシステムにおいては、PWM指令の更新タイミングにおいて搬送波の三角波が途中で途切れるようなケースが起こり得る。この場合、搬送波が途切れた部分のアナログ出力にPWMオン時間の不足分または過剰分に起因するリップルまたはピークが発生する。
本発明は、上記に鑑みてなされたものであって、リップルまたはピークの発生を低減するアナログ出力装置を得ることを目的とする。
上述した課題を解決し、目的を達成するために、本発明は、第1周期の搬送波を発生させる搬送波発生部と、前記搬送波発生部が発生させた搬送波を用いて、前記第1周期よりも長い第2周期毎に更新されるPWM指令をPWM変調する変調部と、前記変調部が出力したPWM波形のデューティ比に応じたアナログ出力を出力する出力部と、前記PWM指令の更新タイミングにおいて前記搬送波のレベルが最大値または最小値に一致しない場合、前記搬送波の周期を前記第1周期と異なる第3周期に一時的に変更させて前記更新タイミングにおいて前記搬送波のレベルを最大値または最小値に一致させる補正部と、を備えることを特徴とする。
本発明によれば、アナログ出力装置は、PWM指令更新周期と搬送波周期とが非同期である場合であっても、搬送波半周期毎のデューティ比をPWM指令更新周期内で一定に維持することが可能となるので、リップルまたはピークの発生を低減することができるという効果を奏する。
以下に、本発明にかかるアナログ出力装置の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
実施の形態1.
まず、本発明の実施の形態1と比較される技術(比較例)について説明する。図1は、比較例にかかる技術によって生成される搬送波とPWM波形とを説明する図である。
まず、本発明の実施の形態1と比較される技術(比較例)について説明する。図1は、比較例にかかる技術によって生成される搬送波とPWM波形とを説明する図である。
比較例によれば、PWM指令更新周期の間隔が、半周期分の搬送波の波長の整数倍に一致しない。即ち、PWM指令更新周期と搬送波周期とは非同期となっている。前述のように、ある更新タイミングから次の更新タイミングに至るまでの間に、搬送波半周期毎のデューティ比が一定となることが求められる。しかしながら、比較例によれば、符号200に示すように、更新タイミングの直前において、他のデューティ比と異なるデューティ比のPWM波形が生成される。このことは、アナログ出力におけるリップルまたはピークの発生の原因となる。更新タイミングの直前においてデューティ比が乱れることは、更新タイミングの直前にPWMオン時間に不足分または過剰分が生じることに起因する。
これに対し、本発明の実施の形態1のアナログ出力装置は、PWM指令更新周期内の搬送波が三角波の途中で途切れる場合に、更新タイミングにおいて搬送波のレベルが三角波の山または谷に一致するように、三角波を補正する。
なお、ここでは、最小値に至ってから次に最小値に至るまでまたは最大値に至ってから次に最大値に至るまでを搬送波の1周期とする。また、最大値に至ってから最小値に至るまでまたは最小値に至ってから最大値に至るまでを三角波の1周期とする。即ち、三角波の1周期は、搬送波の半周期に該当する。
図2は、実施の形態1のアナログ出力装置の構成を示す図である。アナログ出力装置100は、補正周期位置算出部1、搬送波補正量生成部2、搬送波発生部3、変調部4および平滑化コンデンサ5を備えている。搬送波発生部3は、搬送波を発生させる。変調部4は、外部からデジタル信号のPWM指令が入力され、搬送波発生部3から搬送波が入力される。PWM指令は、所定の更新周期(PWM指令更新周期)で更新される。なお、PWM指令更新周期は、搬送波の周期よりも長いものとする。変調部4は、搬送波のレベルとPWM指令に応じたしきい値とを比較して、しきい値前後で波形をオンオフさせたPWM波形を生成する。即ち、変調部4は、搬送波を用いてPWM指令を変調する。平滑化コンデンサ5は、ローパスフィルタの機能を有しており、そのローパスフィルタの機能によって、変調部4が出力したPWM波形のデューティ比に応じたアナログ出力を生成する。平滑化コンデンサ5によるアナログ出力は外部に出力される。なお、ローパスフィルタの機能を有するユニットであれば任意のユニットを平滑化コンデンサ5に替えて採用することが可能である。
補正周期位置算出部1、搬送波補正量生成部2および搬送波発生部3は、協働して、本発明の実施の形態の補正部として機能する。本発明の実施の形態の補正部は、PWM指令の更新タイミングにおいて搬送波のレベルが最大値または最小値に一致しない場合、搬送波の周期を一時的に変更させて更新タイミングにおいて前記搬送波のレベルを最大値または最小値に一致させることができる。
図3は、補正周期位置算出部1の構成を示す図である。また、図4は、実施の形態1のアナログ出力装置100によって発生される搬送波カウンタ(搬送波カウンタ31)のカウント値、搬送波およびPWM波形を示す図である。
補正周期位置算出部1は、搬送波補正量生成部2および搬送波発生部3に接続される。補正周期位置算出部1は、更新周期カウント数演算部11、三角波周期カウント数演算部12、次回搬送波開始位置演算部13、第1差分演算部14、第2差分演算部15および第3差分演算部16を備えている。
補正周期位置算出部1は、搬送波発生部3が備える搬送波カウンタ31によるカウント値が入力される。
ここで、搬送波のレベルは、所定の時間刻み幅毎に所定量ずつ変動する。図5は、搬送波のレベル変動を説明する図である。図示するように、搬送波のレベルは、時間刻み幅dt毎に所定量ずつ増加する。搬送波のレベルが最大値に達したとき、搬送波のレベルの変動は増加から減少に転じる。搬送波のレベルが最小値に達したとき、搬送波のレベルの変動は減少から増加に転じる。搬送波カウンタ31は、dt毎にカウント値を1ずつ増加させるフリーランカウンタである。搬送波カウンタ31がカウント可能な時間はPWM指令更新周期よりも大きいものとする。また、搬送波カウンタ31は、更新タイミング#1の1つ前の更新タイミングである更新タイミング#0においてゼロリセットされると共にカウント開始せしめられるものとする。搬送波カウンタ31によるカウント値は、図4に示すように、時間の経過に対して常に同じ勾配で増加する。
更新周期カウント数演算部11は、PWM指令更新周期D2をdtで除算することによって、PWM指令更新周期に相当するカウント数である更新周期カウント数D3を算出する。また、三角波周期カウント数演算部12は、搬送波周期D1をdtの2倍の値で除算することによって、三角波の1周期に相当するカウント数である三角波周期カウント数D4を算出する。なお、PWM指令更新周期D2および搬送波周期D1は既知であり、補正周期位置算出部1に予め設定されるかまたは外部から入力されるものとしている。
次回搬送波開始位置演算部13は、更新タイミング#1において、搬送波カウンタ31のカウント値に更新周期カウント数D3を加算して、得られた値を次回搬送波開始位置D6として出力する。また、第1差分演算部14は、更新タイミング#1において、搬送波カウンタ31のカウント値を三角波周期カウント数D4で除算して商を算出し、得られた商を第1搬送波差分D5として出力する。なお、更新タイミング#0においては、搬送波のレベルは最小値からスタートせしめられているものとしている。
第2差分演算部15は、三角波周期カウント数D4から第1搬送波差分D5を減算して、得られた値を第2搬送波差分D7として出力する。図4に示すように、第2搬送波差分D7は、更新タイミング#1における三角波の位相から三角波が次に最大値または最小値に至るまでの時間に相当するカウント数である。
第3差分演算部16は、更新周期カウント数D3から第2搬送波差分D7を減算し、減算により得られた値を三角波周期カウント数D4の2倍の値で除算して商を算出し、得られた商を第3搬送波差分D8として出力する。図4に示すように、第3搬送波差分D8は、第2搬送波差分D7と搬送波の周期の整数倍との合計の最大値であって更新周期カウント数D3よりも小さい範囲における最大値が更新タイミング#1から経過した時点から、更新タイミング#2に至るまでの時間に相当するカウント数である。
三角波周期カウント数D4、第2搬送波差分D7および第3搬送波差分D8は、搬送波補正値演算部2に送られる。次回搬送波開始位置D6および第2搬送波差分D7は、搬送波発生部3に送られる。
図6は、搬送波補正量生成部2の構成を示す図である。搬送波補正量生成部2は、補正区間演算部21および補正量演算部22を備えている。
補正区間演算部21は、第2搬送波差分D7と第3搬送波差分D8とを加算して、得られた値を補正区間D9として出力する。補正区間D9は、更新周期カウント数D3を三角波周期カウント数D4の2倍の値で除算して得られる余と同等である。
補正量演算部22は、補正区間D9の開始タイミングおよび終了タイミングの両方において搬送波のレベルが最大値または最小値に一致するためのdt毎の搬送波レベルの差分値を算出し、算出した差分値を搬送波補正量D10として出力する。
ここでは一例として、補正量演算部22は、補正区間D9の開始タイミングにおいて搬送波が最小値にリセットされた場合において、搬送波のレベルが時間の経過とともに単調増加して補正区間D9の終了タイミングにおいて搬送波のレベルが最大値に一致せしめるためのdt毎の搬送波レベルの差分値を搬送波補正量D10として出力するものとする。なお、補正により、搬送波のレベルが、補正区間D9の開始タイミングおよび終了タイミングの両方において最大値または最小値に一致すればよい。例えば、補正区間D9の間に周期が等しい複数の三角波が含まれるように補正されるようにしてもよい。
補正区間D9および搬送波補正量D10は、搬送波発生部3に送られる。
図7は、搬送波発生部3の構成を示す図である。搬送波発生部3は、搬送波カウンタ31、補正適用判定部32、補正区間開始位置演算部33および搬送波レベルカウンタ34を備えている。
搬送波カウンタ31は、前述のように、dt毎に1ずつカウントアップするフリーランカウンタである。搬送波レベルカウンタ34は、dt毎に所定量毎にレベルを変動させることによって、図5に示したような搬送波を生成する。搬送波レベルカウンタ34によって生成された搬送波は、変調部4に送られる。
補正区間開始位置演算部33は、次回搬送波開始位置D6から補正区間D9を減算し、得られた値を補正区間開始位置D11として出力する。補正適用判定部32は、搬送波カウンタ31によるカウント値が補正区間開始位置D11に達したタイミングで、搬送波レベルカウンタ34に対して搬送波補正量D10を用いた補正を開始する。また、補正適用判定部32は、補正を開始してから補正区間D9が経過したタイミングで補正を終了する。即ち、搬送波の周期は、補正区間D9において、補正区間D9の開始タイミングおよび終了タイミングの両方において搬送波のレベルが最大値または最小値に一致するような周期に変更される。
なお、搬送波補正量D10を用いた補正とは、具体的には、dt毎に搬送波レベルカウンタ34によるカウント値に搬送波補正量D10を加算することである。第2搬送波差分D7がゼロ値でない場合には、補正適用判定部32は、搬送波レベルカウンタ34にリセット信号を送ることで搬送波のレベルのカウントを谷からリスタートせしめた後に補正を開始する。第2搬送波差分D7がゼロ値である場合には、補正適用判定部32は、搬送波レベルカウンタ34にリセット信号を送ることなく補正を開始する。
また、補正区間開始位置演算部33は、補正が終了するタイミングで、搬送波カウンタ31にリセット信号を送ることで、搬送波カウンタ31のカウントをゼロ値からリスタートせしめる。
以上の構成により、図4に示すように、更新タイミング#2の直前において太線に示すように搬送波のレベルの補正が行われることによって、補正区間開始位置D11の時点で搬送波のレベルが最小値となり、更新タイミング#2の時点で搬送波のレベルが最大値に至る。また、太線に示すように搬送波のレベルが補正されることによって、補正区間から導き出されるPWM波形のデューティ比は、更新タイミング#1から更新タイミング#2までの搬送波周期毎のデューティ比と一致する。
なお、更新タイミング#2以降においても、更新タイミング#1において実行された、更新タイミング#2の直前の補正にかかる各種情報(補正区間D9、搬送波補正量D10および補正区間開始位置D11)を求める演算と同等の演算が実行される。更新タイミング#2においては、補正によって搬送波のレベルが最大値または最小値に一致する。また、搬送波カウンタ31は、更新タイミング#2においてゼロ値にリセットされる。従って、更新タイミング#3以降の補正のための各種情報が演算される際には、次回搬送波開始位置D6として更新周期カウント数D3が、第2搬送波差分D7としてゼロ値が、夫々使用されることになる。これにより、図4に示すように、例えば更新タイミング#3の直前の補正区間開始位置D11においては、搬送波のレベルがリセットされないで補正が開始される。
以上述べたように、本発明の実施の形態1によれば、アナログ出力装置100は、PWM指令の更新タイミングにおいて搬送波のレベルが最大値または最小値に一致しない場合、搬送波の周期を一時的に変更して更新タイミングにおいて搬送波のレベルを最大値または最小値に一致させる。これにより、PWM指令更新周期と搬送波周期とが非同期である場合であっても、搬送波半周期毎のデューティ比をPWM指令更新周期内で一定に維持することが可能となるので、リップルまたはピークの発生を低減することができる。
なお、以上の説明においては、搬送波は図5に示すような変動をするものとして説明したが、搬送波は鋸波であっても本発明の実施の形態は適用可能である。
また、アナログ出力装置100は、搬送波の周期の変更区間において、当該区間の開始タイミングおよび終了タイミングの両方において搬送波のレベルが最大値または最小値に一致するように搬送波の周期を変更する。これにより、アナログ出力装置100は、搬送波の周期の変更区間におけるPWM波形のデューティ比をPWM指令更新周期内の搬送波半周期毎のデューティ比と一致させることができる。
また、アナログ出力装置100は、PWM指令更新周期を搬送波周期で除算して得られる余を搬送波の周期の変更区間の長さに決定する。これにより、アナログ出力装置100は、搬送波の周期の変更区間におけるPWM波形のデューティ比をPWM指令更新周期内の搬送波半周期毎のデューティ比と一致させることができる。
実施の形態2.
ローパスフィルタとしての機能を有する平滑化コンデンサは、所定の時定数を有する。平滑化コンデンサの時定数によっては、補正区間を長くしてもリップルまたはピークの発生を抑制することが可能である。補正区間が長くなると、PWM波形がオンオフされるスイッチング回数が低減される。実施の形態2によれば、平滑化コンデンサの時定数に応じて、補正区間開始位置が搬送波周期の整数倍の時間だけ前倒しされる。
ローパスフィルタとしての機能を有する平滑化コンデンサは、所定の時定数を有する。平滑化コンデンサの時定数によっては、補正区間を長くしてもリップルまたはピークの発生を抑制することが可能である。補正区間が長くなると、PWM波形がオンオフされるスイッチング回数が低減される。実施の形態2によれば、平滑化コンデンサの時定数に応じて、補正区間開始位置が搬送波周期の整数倍の時間だけ前倒しされる。
実施の形態2のアナログ出力装置は、搬送波補正量生成部の構成が実施の形態1と異なる。ここでは、実施の形態2のアナログ出力装置に符号300を付すとともに、実施の形態2のアナログ出力装置300が備える搬送波補正量生成部に符号6を付す。また、搬送波補正量生成部6が備える構成要素に関し、実施の形態1と同様の構成要素には、実施の形態1と同じ名称および符号を付して重複する説明を省略する。
図8は、アナログ出力装置300が備える搬送波補正量生成部6の構成を示す図である。搬送波補正量生成部6は、補正区間演算部21、許容補正搬送波数演算部61、補正区間修正部62および補正量演算部22を備える。
許容補正搬送波数演算部61は、三角波周期カウント数D4と平滑化時定数D12と補正区間演算部21が出力した補正区間D9とに基づいて、許容補正搬送波数D13を演算する。平滑化時定数D12は、平滑化コンデンサ5の時定数である。平滑化時定数D12は、例えば、搬送波補正量生成部6に予め設定されるかまたは外部から入力される。許容補正搬送波数D13は、補正区間D9をどれだけ延長することができるかを示す値であって、搬送波周期の数で表現される。即ち、実施の形態2によれば、補正区間D9は、搬送波周期の整数倍だけ延長される。許容補正搬送波数演算部61は、平滑化時定数D12が大きいほど許容補正搬送波数D13が大きくなるように許容補正搬送波数D13を算出する。
補正区間修正部62は、三角波周期カウント数D4の2倍に許容補正搬送波数D13を乗算し、乗算によって得られた値に補正区間D9を加算し、加算によって得られた値を補正区間D14として出力する。
補正量演算部22は、補正区間D14と三角波周期カウント数D4とに基づいて搬送波補正量D15を算出する。補正量演算部22が搬送波補正量D15を算出する手法は実施の形態1と同等である。
搬送波発生部3においては、補正区間D9の替りに、補正区間D9が許容補正搬送波数D13に応じた長さだけ延長されて生成された補正区間D14が用いられる。即ち、補正区間D14に基づいて補正区間開始位置D11が生成される。補正区間開始位置D11は、許容補正搬送波数D13に三角波周期カウント数D4の2倍の値を乗じた値だけ前倒しされる。
図9は、アナログ出力装置300によって発生される搬送波およびPWM波形を示す図である。更新タイミング#2の直前において、補正区間開始位置D11が前倒しされていない場合と、補正区間開始位置D11が搬送波の1周期分の時間だけ前倒しされた場合と、補正区間開始位置D11が搬送波の2周期分の時間だけ前倒しされた場合と、について、補正後の搬送波の波形と補正後の搬送波に基づいて生成されたPWM波形とが示されている。補正区間開始位置D11が前倒しされるほど、PWM波形におけるオン状態が連続する時間およびオフ状態が連続する時間が夫々長くなる。
なお、補正区間D9の延長量は搬送波の周期の整数倍であるものとして説明したが、いったん更新タイミングにおいて搬送波のレベルが最大値または最小値に至るように補正された後には補正区間D9の延長量は三角波の周期の整数倍として運用されるように搬送波補正量生成部6が構成されてもよい。図9の更新タイミング#3の直前においては、補正区間開始位置D11、D14は、三角波の整数倍だけ延長される例を示している。
また、補正区間D9を用いるか補正区間D14を用いるかが外部入力によって選択可能に搬送波補正量生成部6が構成されてもよい。例えば、外部入力される選択信号に基づいて、補正区間D9と補正区間D14とのうちから、補正量演算部22に入力および搬送波発生部3に出力される補正区間を選択するスイッチを搬送波補正量生成部6が備えていてもよい。また、外部入力によって補正区間の延長量が指定可能な搬送波補正量生成部6が構成されてもよい。例えば、外部から搬送波数(または三角波数)が入力され、補正区間修正部62は外部から入力された搬送波数(または三角波数)を用いて補正区間D14を演算するようにしてもよい。
以上述べたように、本発明の実施の形態2によれば、アナログ出力装置300は、PWM指令更新周期を搬送波周期で除算して得られる余と搬送波の周期の整数倍とを加算した値を搬送波の周期の変更区間の長さに決定する。これにより、PWM波形のオンオフの回数を低減することが可能となる。
また、アナログ出力装置300は、搬送波の周期の変更区間の長さを搬送波の周期の何倍分だけ延長するかを平滑化コンデンサの時定数に応じて決定する。これにより、リップルまたはピークの発生を抑制しながらPWM波形のオンオフの回数を低減することが可能となる。
実施の形態3.
実施の形態1によれば、更新タイミングの直前において搬送波のレベルの補正が行われる。実施の形態3では、更新タイミング間の区間が複数に分割され、分割された区間(分割区間)毎に補正が行われる。
実施の形態1によれば、更新タイミングの直前において搬送波のレベルの補正が行われる。実施の形態3では、更新タイミング間の区間が複数に分割され、分割された区間(分割区間)毎に補正が行われる。
実施の形態3のアナログ出力装置に符号400を付して実施の形態1、2と区別する。アナログ出力装置400は、補正周期位置算出部の構成が実施の形態1と異なっているので、ここでは補正周期位置算出部についてのみ説明する。
図10は、アナログ出力装置400が備える補正周期位置算出部の構成を示す図である。補正周期位置算出部7は、更新周期カウント数演算部11、三角波周期カウント数演算部12、次回搬送波開始位置演算部13、第1差分演算部14、第2差分演算部15、第3差分演算部16および擬似分割演算部71を備えている。
擬似分割演算部71は、PWM指令更新周期D2を擬似分割数D16で除算して、得られた値を分割後PWM指令更新周期D17として出力する。擬似分割数D16は、例えば、補正周期位置算出部7に予め設定されるか、または外部から入力される。擬似分割数D16は、2以上の整数である。
三角波周期カウント数演算部12および次回搬送波開始位置演算部13は、PWM指令更新周期D2の替りに分割後PWM指令更新周期D17を使用する。また、搬送波発生部3に具備される補正適用判定部32は、PWM指令更新周期D2の替りに分割後PWM指令更新周期D17を使用する。
図11は、アナログ出力装置400によって発生される搬送波およびPWM波形を示す図である。ここでは、擬似分割数D16は「3」であるものとしている。図示するように、PWM指令更新周期を3分割した周期で補正が行われることにより、PWM指令更新周期の最後に一度だけ補正が行われる場合に比べて補正量を小さくすることができる。即ち、補正前後の搬送波の傾きの変化を小さくすることができる。
図12は、搬送波のレベルの傾きを示す図である。搬送波例301、搬送波例302、搬送波例303の順番で搬送波のレベルの傾きが緩やかになっている。搬送波例301のようにdt毎のレベルの変動量が大きすぎると、搬送波のレベルが電圧値で与えられる場合には電圧分解能が悪化する。また、搬送波例303のようにdt毎のレベルの変動量が小さすぎると、アナログ出力の分解能が悪化する。そして通常は、電圧分解能とアナログ出力の分解能とが設計制約の範囲で最も好ましくなるようにdt毎のレベルの変動量が定められている。したがって、補正の前後での搬送波の傾きの変化を小さくすることは、補正によるアナログ出力の精度低下を抑制することになる。
このように、本発明の実施の形態3によれば、アナログ出力装置400は、PWM指令更新周期毎の区間を複数の分割区間に分割し、分割区間毎に、分割区間の終了タイミングにおいて搬送波のレベルが最大値または最小値に一致しない場合、搬送波の周期を一時的に変更して分割区間の終了タイミングにおいて搬送波のレベルを最大値または最小値に一致させる。これにより、補正前後の搬送波の傾きの変化を実施の形態1に比べて小さくすることができるので、補正によるアナログ出力の精度低下を抑制することが可能となる。
なお、実施の形態1〜3のアナログ出力装置100、300、400が備える構成要素(更新周期カウント数演算部11、三角波周期カウント数演算部12、次回搬送波開始位置演算部13、第1差分演算部14、第2差分演算部15、第3差分演算部16、補正区間演算部21、補正量演算部22、搬送波カウンタ31、補正適用判定部32、補正区間開始位置演算部33、搬送波レベルカウンタ34、許容補正搬送波数演算部61、補正区間修正部62および擬似分割演算部71)のうちの一部または全部は、ハードウェア、ソフトウェア、又は両者の組み合わせとして実現するようにしてもよい。ソフトウェアで実現するとは、演算装置および記憶装置を備えるコンピュータにおいて、構成要素に対応するプログラムモジュールを記憶装置に格納しておき、当該記憶装置に格納されているプログラムモジュールを演算装置が実行することによって当該構成要素の機能を実現することである。構成要素が、ハードウェアとして実現されるか、ソフトウェアとして実現されるかは、装置全体に課される設計制約に基づいて決定される。
また、実施の形態1〜3のアナログ出力装置100、300、400は、メモリまたはレジスタなどの記憶装置を具備し、更新周期カウント数D3、三角波周期カウント数D4、第1搬送波差分D5、次回搬送波開始位置D6、第2搬送波差分D7、第3搬送波差分D8、補正区間D9、搬送波補正量D10、補正区間開始位置D11、許容補正搬送波数D13、補正区間D14、搬送波補正量D15および分割後PWM指令更新周期D17などの中間データは、記憶装置を介して構成要素間で送受信されるようにしてもよい。また、搬送波周期D1、PWM指令更新周期D2、平滑化時定数D12および擬似分割数D16などの設定値は、レジスタまたはメモリなどの記憶装置に設定されてもよいし、記憶装置に外部から入力されるようにしてもよい。
以上のように、本発明にかかるアナログ出力装置は、PWM変調とローパスフィルタとを用いてアナログ信号を生成するアナログ出力装置に適用して好適である。
1,7 補正周期位置算出部、2,6 搬送波補正量生成部、3 搬送波発生部、4 変調部、5 平滑化コンデンサ、11 更新周期カウント数演算部、12 三角波周期カウント数演算部、13 次回搬送波開始位置演算部、14 第1差分演算部、15 第2差分演算部、16 第3差分演算部、21 補正区間演算部、22 補正量演算部、31 搬送波カウンタ、32 補正適用判定部、33 補正区間開始位置演算部、34 搬送波レベルカウンタ、61 許容補正搬送波数演算部、62 補正区間修正部、71 擬似分割演算部、100,300,400 アナログ出力装置、301,302,303 搬送波例、D1 搬送波周期、D2 PWM指令更新周期、D3 更新周期カウント数、D4 三角波周期カウント数、D5 第1搬送波差分、D6 次回搬送波開始位置、D7 第2搬送波差分、D8 第3搬送波差分、D9,D14 補正区間、D10 搬送波補正量、D11 補正区間開始位置、D12 平滑化時定数、D13 許容補正搬送波数、D15 搬送波補正量、D16 擬似分割数、D17 分割後PWM指令更新周期。
Claims (6)
- 第1周期の搬送波を発生させる搬送波発生部と、
前記搬送波発生部が発生させた搬送波を用いて、前記第1周期よりも長い第2周期毎に更新されるPWM指令をPWM変調する変調部と、
前記変調部が出力したPWM波形のデューティ比に応じたアナログ出力を出力する出力部と、
前記PWM指令の更新タイミングにおいて前記搬送波のレベルが最大値または最小値に一致しない場合、前記搬送波の周期を前記第1周期と異なる第3周期に一時的に変更させて前記更新タイミングにおいて前記搬送波のレベルを最大値または最小値に一致させる補正部と、
を備えることを特徴とするアナログ出力装置。 - 前記第3周期は、前記搬送波の周期の変更区間の開始タイミングおよび終了タイミングの両方において前記搬送波のレベルが最大値または最小値に一致する周期である、
ことを特徴とする請求項1に記載のアナログ出力装置。 - 前記補正部は、前記第2周期を前記第1周期で除算して得られる余を前記変更区間に決定する、
ことを特徴とする請求項2に記載のアナログ出力装置。 - 前記補正部は、前記第2周期を前記第1周期で除算して得られる余と前記第1周期の整数倍とを加算して得られる値を前記変更区間に決定する、
ことを特徴とする請求項2に記載のアナログ出力装置。 - 前記出力部はローパスフィルタであって、
前記補正部は、前記余に加算する前記第1周期の数を前記ローパスフィルタの時定数に応じて決定する、
ことを特徴とする請求項4に記載のアナログ出力装置。 - 前記補正部は、前記第2周期を同じ大きさの複数の分割区間に分割し、分割区間毎に、分割区間の終了タイミングにおいて前記搬送波のレベルが最大値または最小値に一致しない場合、前記搬送波の周期を前記第1周期と異なる第4周期に一時的に変更させて前記分割区間の終了タイミングにおいて前記搬送波のレベルを最大値または最小値に一致させる、
ことを特徴とする請求項1または請求項2に記載のアナログ出力装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013090225A JP2014216696A (ja) | 2013-04-23 | 2013-04-23 | アナログ出力装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013090225A JP2014216696A (ja) | 2013-04-23 | 2013-04-23 | アナログ出力装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014216696A true JP2014216696A (ja) | 2014-11-17 |
Family
ID=51942102
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013090225A Pending JP2014216696A (ja) | 2013-04-23 | 2013-04-23 | アナログ出力装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014216696A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111490666A (zh) * | 2020-02-17 | 2020-08-04 | 杨斌 | 一种pwm调制方法、模块及pwm控制系统 |
-
2013
- 2013-04-23 JP JP2013090225A patent/JP2014216696A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111490666A (zh) * | 2020-02-17 | 2020-08-04 | 杨斌 | 一种pwm调制方法、模块及pwm控制系统 |
CN111490666B (zh) * | 2020-02-17 | 2021-03-26 | 杨斌 | 一种pwm调制方法、模块及pwm控制系统 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101944931B1 (ko) | 가변 주파수 비율측정 다중 위상 펄스 폭 변조 생성 | |
US8400103B2 (en) | Clock signal generator | |
JP2009005288A (ja) | クロック生成回路 | |
JP6481533B2 (ja) | デジタル制御発振回路 | |
CN110024288B (zh) | 脉冲频率控制电路、微控制器、dcdc转换器及脉冲频率控制方法 | |
WO2018061749A1 (ja) | 信号発生回路及び電源装置 | |
JP6186726B2 (ja) | Pwm信号生成回路、プリンタ、及びpwm信号生成方法 | |
JP2014216696A (ja) | アナログ出力装置 | |
KR20130084499A (ko) | 모터 제어 장치 및 방법 | |
JP5928590B2 (ja) | クロック信号生成装置、クロック信号生成方法及びコンピュータ読取り可能記録媒体 | |
US8498373B2 (en) | Generating a regularly synchronised count value | |
JP6199206B2 (ja) | サンプリング電力量計 | |
KR101944877B1 (ko) | 제어 장치, 제어 방법, 및 이를 이용하는 디지털 dc-dc 컨버터 | |
EP1485999A1 (en) | Method and apparatus for digital frequency conversion | |
JP5579099B2 (ja) | クロック生成装置及びDLL(DigitalLockedLoop)回路及びクロック生成方法 | |
JP5294718B2 (ja) | 周波数変換器 | |
JP2004032632A (ja) | 半導体集積回路 | |
JP2011055118A (ja) | スペクトラム拡散クロック生成装置 | |
JP6500550B2 (ja) | タイマ補正装置、タイマ補正方法及びタイマ補正プログラム | |
JP5584949B2 (ja) | モータ制御装置及びモータ制御方法 | |
JP2014217206A (ja) | 記憶装置 | |
JP2008193436A (ja) | デジタル方式パルス幅変調装置 | |
JP2006333473A (ja) | 信号発生装置および方法 | |
JP5151587B2 (ja) | クロック信号分周回路および方法 | |
JP2009118599A (ja) | Pwmインバータ装置 |