JP2014215558A - メモリ制御装置、および携帯端末 - Google Patents
メモリ制御装置、および携帯端末 Download PDFInfo
- Publication number
- JP2014215558A JP2014215558A JP2013094719A JP2013094719A JP2014215558A JP 2014215558 A JP2014215558 A JP 2014215558A JP 2013094719 A JP2013094719 A JP 2013094719A JP 2013094719 A JP2013094719 A JP 2013094719A JP 2014215558 A JP2014215558 A JP 2014215558A
- Authority
- JP
- Japan
- Prior art keywords
- image data
- frame
- writing
- reading
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000006835 compression Effects 0.000 claims abstract description 60
- 238000007906 compression Methods 0.000 claims abstract description 60
- 238000012546 transfer Methods 0.000 claims abstract description 57
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 66
- 230000008859 change Effects 0.000 claims description 22
- 230000003111 delayed effect Effects 0.000 claims description 18
- 230000006837 decompression Effects 0.000 claims description 15
- 230000007704 transition Effects 0.000 claims description 13
- 238000000034 method Methods 0.000 description 32
- 238000010586 diagram Methods 0.000 description 20
- 230000008569 process Effects 0.000 description 11
- 239000004973 liquid crystal related substance Substances 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 8
- 238000012545 processing Methods 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 229910007541 Zn O Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/005—Adapting incoming signals to the display format of the display terminal
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/12—Synchronisation between the display unit and other units, e.g. other display units, video-disc players
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/18—Timing circuits for raster scan displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/02—Handling of images in compressed format, e.g. JPEG, MPEG
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
- G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
- G09G2340/0435—Change or adaptation of the frame rate of the video stream
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/12—Frame memory handling
- G09G2360/128—Frame memory using a Synchronous Dynamic RAM [SDRAM]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/393—Arrangements for updating the contents of the bit-mapped memory
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Controls And Circuits For Display Device (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
Description
(1)ティアリングが発生しないと予測されるタイミングまで待機し、書き込みを開始するか、または、
(2)ティアリングが発生すると予測されるタイミングで書き込みを開始しようとした場合には、書き込みを中断するか、
のいずれかが必要であった。
〔画像転送システム1〕
図1に基づき、本発明の一実施形態である画像転送システム1について説明する。図1は、画像転送システム1の構成を示すブロック図である。
ホストプロセッサ2は、装置本体(例えば、図2に示す携帯端末10など)のホストプロセッサ(CPU;Central Processing Unit)であって、装置本体の全般的な制御(処理)を司るとともに、LCD4に転送する画像データ、およびREQ(Request)信号などの各種の信号、handshakeフラグおよびBTA(Bus Turnaround;バス占有権)などの各種の制御コマンド、ならびに、VSS(Vertical Sync Start)パケットおよびBS(Blanking Start)パケットなどの各種パケットなどを、LCDコントローラ3に供給(転送)するものである。ホストプロセッサ2は、1つのフレームの画像を表す圧縮されていない画像データをLCDコントローラ3に転送する。
LCDコントローラ3は、画像データの入出力機構、ホストプロセッサ2から転送される画像データのフレームメモリ31への書き込み動作、および、フレームメモリ31から画像データを読み出してLCD4に転送する読み出し動作などの各種処理を行うものである。LCDコントローラ3は、ホストプロセッサ2から受け取った1フレーム分の画像データを、所定の圧縮方式で圧縮し、圧縮された画像データをフレームメモリ31に書き込む。また、LCDコントローラ3は、フレームメモリ31から圧縮された1フレーム分の画像データを読み出し、読み出した画像データを伸張(展開)し、伸張された画像データをLCD4に転送する。
フレームメモリ31は、所定の圧縮方式で圧縮された1フレーム分の画像データを格納できる画像メモリである。そのため、フレームメモリ31の容量(記録容量)は、ホストプロセッサ2から転送される1フレーム分の非圧縮の画像データのサイズより小さい。フレームメモリ31の容量はVsize(上限値)である。
遅延制御部32は、あるフレームの画像データをフレームメモリ31から読み出しを開始してからあらかじめ決められた禁止期間Tsが経過する迄、次のフレームの画像データをフレームメモリ31に書き込むことを禁止するよう、圧縮部33による書き込み開始タイミングを制御する。遅延制御部32は、あるフレームの画像データが読み出し開始されてから禁止期間Tsが経過した後、次のフレームの画像データの書き込み開始を許可する。禁止期間Tsは、後述する危険期間Td以上、かつ、読み出し期間Tout未満とすることができる。危険期間Tdはワーストケースを想定して求めることができる。ここで、読み出し期間Toutは、読み出し動作の開始から終了までの(一定の)期間である。一方、書き込み期間Tinは、書き込み動作の開始から終了までの(一定の)期間である。
圧縮部33は、ホストプロセッサ2から受け取った1フレーム分の画像データを、所定の圧縮方式で圧縮する。圧縮部33は、圧縮された1フレーム分の画像データをフレームメモリ31に書き込む。ここで、圧縮部33が用いる圧縮方式は、フレーム単位で画像データを可変長に圧縮する。そのため、フレーム毎に圧縮された画像データのサイズが異なりうる。また、フレームメモリ31への書き込み速度およびフレームメモリ31からの読み出し速度は一定ではない。ただし、書き込み速度および読み出し速度にはそれぞれ上限値および下限値が設けられている。また圧縮部33が用いる圧縮方式は、圧縮率(例えば圧縮率1/2)が保証された圧縮方式である。そのため、圧縮された1フレーム分の画像データは、上限値Vsize以下のサイズになる。なお、圧縮率が1/2である場合、ホストプロセッサ2から転送される圧縮されていない画像データ(1フレーム分)のサイズはVsize×2である。
伸張部34は、フレームメモリ31から圧縮された1フレーム分の画像データを読み出し、読み出した画像データを上記圧縮方式に対応する方式で伸張する。伸張部34は、伸張された1フレーム分の画像データをLCD4に転送する。
制御レジスタ35は、ホストプロセッサ2からの各種制御コマンドを格納したり、格納している制御コマンドをホストプロセッサ2に送信したりするものである。制御コマンドとしては、各部(回路)でのパラメータの設定などに用いられる各種のデータ、たとえば、画像サイズ、ラインサイズ、周波数、転送待ち時間などがあげられる。
LCD4は、ホストプロセッサ2からLCDコントローラ3を介して転送される画像データを表示するものである。
画像転送システム1のLCDコントローラ3では、ホストプロセッサ2から受け取った画像データを圧縮してフレームメモリ31に書き込む。そのため、フレームメモリ31の容量を小さくすることができる。
図3は、書き込み期間Tinが読み出し期間Toutより長い場合における、フレームメモリ31への書き込みおよび読み出しの様子を示す図である。すなわち、ホストプロセッサ2からの画像データの転送が、LCD4への画像データの転送より遅い場合に対応する。図3において、横軸は時間、縦軸はフレームメモリ31上の位置(アドレス)を示す。フレームメモリ31の容量は、圧縮された画像データの最大サイズVsizeと同じである。
図5は、書き込み期間Tinが読み出し期間Toutより短い場合における、フレームメモリ31への書き込みおよび読み出しの様子を示す図である。すなわち、ホストプロセッサ2からの画像データの転送が、LCD4への画像データの転送より速い場合に対応する。図5において、横軸は時間、縦軸はフレームメモリ31上の位置(アドレス)を示す。フレームメモリ31の容量はVsizeである。
図10に基づき、LCDコントローラ3側のタイミング制御のフローの一例について説明する。図10は、画像転送システム1の動作に関し、LCDコントローラ3側のタイミング制御の一例を示すフローチャートである。
図11は、禁止期間Tsをホストに通知するTE信号のタイミングを示す図である。TE信号は、LowレベルおよびHighレベルの2値からなる信号であり、LCDコントローラ3によってホストプロセッサ2に伝送される。LowレベルのTE信号は禁止期間Tsであることを示し、HighレベルのTE信号は禁止期間ではないことを示す。垂直同期信号Vsyncは、LCD4からLCDコントローラ3に伝送される信号である。垂直同期信号VsyncがLowレベル(Lowパルス)になったタイミングで。画像データの読み出しが開始される。
図11の(a)は、Tin<Toutの場合におけるTE信号を示す。ここでは第1フレームおよび第3フレームの画像データの書き込みは図示を省略している。第1フレームの画像データの読み出し開始の時点から、TE信号がLowレベルになる。TE信号がLowレベルになってから禁止期間Ts経過すると、TE信号がHighレベルになる。
図11の(b)は、Tin>Toutの場合におけるTE信号を示す。ここでは第1フレームおよび第3フレームの画像データの書き込みは図示を省略している。(イ)は、LCD4として酸化物半導体液晶パネルを用いた場合の信号の例を示し、(ロ)はLCD4としてCGS(Continuous Grain Silicon)液晶パネルを用いた場合の例を示す。
本発明の他の実施形態について、以下に説明する。本実施形態では、画像転送システムのブロック構成は実施形態1と同じであるが、フレームメモリ31の容量および遅延制御部32の動作が上述の実施形態とは異なる。
フレームメモリ31の容量Vmは、Vsize+Vaより大きい。追加容量Vaの下限値は、後述する方法で決定することができる。なおフレームメモリ31の容量Vmは、Vsizeの2倍より小さい。
遅延制御部32は、Tin>Toutの場合、あるフレームの画像データをフレームメモリ31に書き込み開始してからあらかじめ決められた出力遅延期間Outdlyが経過する迄、該フレームの画像データをフレームメモリ31から読み出すことを禁止するよう、伸張部34による読み出し開始タイミングを制御する。
本実施形態では、実施形態1と同様の制約がある。圧縮部33が用いる圧縮方式では、圧縮された画像データのサイズは、上限値Vsize以下となる。書き込み期間Tinおよび読み出し期間Toutは一定である。圧縮率が高いほど書き込み速度および読み出し速度が速い。また、書き込みまたは読み出しの途中で圧縮率が変化すると、それに応じて書き込み速度および読み出し速度が変化する。フレームメモリ31への書き込み速度は、最大書き込み速度αwpおよび最小書き込み速度βwpの間で変動しうる。フレームメモリ31からの読み出し速度は、最大読み出し速度αrpおよび最小読み出し速度βrpの間で変動しうる。書き込みおよび読み出しについて、最大速度の係数αおよび最小速度の係数βは共通である。なお、あるフレームの画像データの書き込み速度が遅い場合、該画像データを読み出す速度も同様に遅くなり、画像データの書き込み速度が速い場合、該画像データを読み出す速度も同様に速くなる。また、1フレーム分の画像データをフレームメモリ31に書き込む際の、フレームメモリ31上の書き込み開始位置(フレームメモリ31上のアドレス)は、直前のフレームの画像データの書き込み終了位置の続き(近傍)の位置とする。画像データは、書き込み開始位置からアドレス順にフレームメモリ31上に書き込まれ、読み出し開始位置からアドレス順に読み出される。1フレーム分の画像データの読み出し開始位置は、直前の(当該フレームの)書き込み開始位置とする。フレームメモリ31の最後の位置の次は、最初の位置に書き込み/読み出しがされる。フレームメモリ31は、FIFO(First-in First-out)状に周期境界的に使用される。ここで周期境界的に使用されるとは「フレームメモリ31の最後の位置(アドレス)まで書き込むと、続きはフレームメモリ31の最初の位置(アドレス)から書き込まれる」ことを意味する。
図7は、書き込み期間Tinが読み出し期間Toutより長い場合における、フレームメモリ31への書き込みおよび読み出しの様子を示す図である。すなわち、ホストプロセッサ2からの画像データの転送が、LCD4への画像データの転送より遅い場合に対応する。図7において、横軸は時間、縦軸はフレームメモリ31上の位置(アドレス)を示す。図7では、フレームメモリ31の容量Vmは、圧縮された画像データの最大サイズVsizeより追加容量Va分大きいとする。
図8は、書き込み期間Tinが読み出し期間Toutより短い場合における、フレームメモリ31への書き込みおよび読み出しの様子を示す図である。すなわち、ホストプロセッサ2からの画像データの転送が、LCD4への画像データの転送より速い場合に対応する。図8では、フレームメモリ31の容量Vmは、圧縮された画像データの最大サイズVsizeより追加容量Va分大きいとする。
図9は、上述の実施形態で説明した危険期間Tdおよび追加容量Vaと、TinおよびToutとの関係をまとめた図である。なお、図9には比較対象として画像データを圧縮せずに(非圧縮で)フレームメモリに書き込む場合の例を載せている。非圧縮の場合は画像データが圧縮されないので、非圧縮の欄におけるVsize(非圧縮の画像データのサイズ)は、圧縮の欄におけるVsize(圧縮された画像データのサイズ)より大きい点に注意が必要である。すなわち、非圧縮の場合は追加容量Va「0」となっていても、そもそも1フレーム分の画像データを格納するための必要な容量が、圧縮する場合に比べて大きい。
次に、図12〜図14に基づき、禁止期間Tsにおける書き込み禁止の変形例について説明する。
ホストプロセッサ2は画像データを転送しようとする時、制御レジスタ35のhandshakeフラグの値を「0」から「1」に変化させ、LCDコントローラ3へ要求情報を伝達する。一方、要求情報を受け取ったLCDコントローラ3は、ホストプロセッサ2からのデータ転送の準備ができた時に、制御レジスタ35のhandshakeフラグを「1」から「0」に戻し、ホストプロセッサ2へ許可情報を伝達する。ホストプロセッサ2は、要求情報を伝達してから制御レジスタ35のhandshakeフラグをポーリングにより監視し、許可情報を受け取ったと認識したら、ホストプロセッサ2は、LCDコントローラ3への画像データの転送を開始する。通常、handshakeフラグの値が「1」になってから「0」に戻るまでの期間を調整することで、書き込み動作の開始の時点〔DSI(Display Serial Interface)入力の開始の時点〕を遅延させることができる(書き込みを禁止することができる)。
ホストプロセッサ2は、画像データを転送しようとする時、BTA機能を使ってバス占有権をLCDコントローラ3に渡し、要求情報をLCDコントローラ3に伝達する。要求情報を受け取ったLCDコントローラ3は、ホストプロセッサ2からのデータ転送の準備ができた時に、TE(Tearing Effect)イベントをホストプロセッサ2に送信し、バス占有権をホストプロセッサ2に返し、許可情報を伝達する。ホストプロセッサ2は、許可情報を受け取ったと認識したら、データ転送を開始する。
次に、図14に基づき、REQ信号/ACK信号を用いたハンドシェーク制御のフローについて説明する。
LCDコントローラ3は、Highの立ち上がりからLowに戻るまでの期間が極めて短時間の単発のHVBLKパルス信号を予め定められた周期で出力し、禁止期間Tsが経過する前はHVBLKパルス信号=Highを維持し、禁止期間Ts経過後は、HVBLKパルス信号=Lowに戻す。ホストプロセッサ2は、HVBLKパルス信号のエッジ(立下り)をまちレベルを確認してエッジ(Lowレベル)が確認できたら画像データの転送を開始する。
LCDコントローラ3は、禁止期間Tsが経過する前はHVBLKレベル=Highを維持し、禁止期間Ts経過後は、HVBLKレベル=Lowでレベル出力する。ホストプロセッサ2は、HVBLKレベルをポーリング(監視)し、HVBLKレベル=Lowであれば、画像データの転送を開始する。
本発明の態様1に係るメモリ制御装置(LCDコントローラ3)は、所定の記録容量のフレームメモリ(31)と、ホスト(ホストプロセッサ2)から転送される1フレーム分の画像データを上記記録容量以下に圧縮し、圧縮された画像データを上記フレームメモリに書き込む圧縮部(33)と、上記フレームメモリから上記圧縮された画像データを読み出し、上記圧縮された画像データを伸張して表示制御部(LCD4)に転送する伸張部(34)と、第1フレームの圧縮された画像データの読み出し開始から、上記フレームメモリにおける読み出し位置の推移し得る範囲と書き込み位置の推移し得る範囲とが互いに重ならないように予め定められた禁止期間Tsが経過する迄、上記第1フレームの次の第2フレームの圧縮された画像データの書き込み開始を禁止するタイミング制御部(遅延制御部32)と、を備えている。
2 ホストプロセッサ(ホスト)
3 LCDコントローラ(メモリ制御装置)
4 LCD(表示制御部)
10 携帯端末
31 フレームメモリ
32 遅延制御部(タイミング制御部)
33 圧縮部
34 伸張部
35 制御レジスタ
Claims (10)
- 所定の記録容量のフレームメモリと、
ホストから転送される1フレーム分の画像データを上記記録容量以下に圧縮し、圧縮された画像データを上記フレームメモリに書き込む圧縮部と、
上記フレームメモリから上記圧縮された画像データを読み出し、上記圧縮された画像データを伸張して表示制御部に転送する伸張部と、
第1フレームの圧縮された画像データの読み出し開始から、上記フレームメモリにおける読み出し位置の推移し得る範囲と書き込み位置の推移し得る範囲とが互いに重ならないように予め定められた禁止期間Tsが経過する迄、上記第1フレームの次の第2フレームの圧縮された画像データの書き込み開始を禁止するタイミング制御部と、を備えていることを特徴とするメモリ制御装置。 - 上記第1フレームの圧縮された画像データの読み出し位置の上記フレームメモリ上の推移が最も遅れる場合における上記読み出し位置に、上記第2フレームの圧縮された画像データの書き込み位置の上記フレームメモリ上の推移が最も早まる場合における上記書き込み位置が追いつかないような上記禁止期間Tsが、上記タイミング制御部に対して予め設定されていることを特徴とする請求項1に記載のメモリ制御装置。
- 上記圧縮部による最大書き込み速度が平均書き込み速度のα倍であり、上記圧縮部による最小書き込み速度が上記平均書き込み速度のβ倍であり、
上記伸張部による最大読み出し速度が平均読み出し速度の上記α倍であり、上記伸張部による最小読み出し速度が上記平均読み出し速度の上記β倍であるとし、
上記圧縮部による1フレーム分の上記圧縮された画像データを書き込む一定の期間を書き込み期間Tin、上記伸張部による1フレーム分の上記圧縮された画像データを読み出す一定の期間を読み出し期間Toutとし、さらに、
Tin>Toutの場合、
Tin<Toutの場合、
上記禁止期間Tsは、
上記危険期間Td以上、かつ、上記読み出し期間Tout未満であることを特徴とする請求項1または2に記載のメモリ制御装置。 - 上記圧縮部は、上記1フレーム分の画像データをVsizeを上限値として圧縮し、
上記所定の記録容量は、上記Vsize以上、上記Vsize×11/10以下であることを特徴とする請求項1から3までのいずれか1項に記載のメモリ制御装置。 - 所定の記録容量のフレームメモリと、
ホストから転送される1フレーム分の画像データをVsizeを上限値として圧縮し、圧縮された画像データを上記フレームメモリに書き込む圧縮部と、
上記フレームメモリから上記圧縮された画像データを読み出し、上記圧縮された画像データを伸張して、表示制御部に転送する伸張部と、を備え、
上記フレームメモリの記録容量は、
上記フレームメモリにおける読み出し位置の推移し得る範囲と書き込み位置の推移し得る範囲とが互いに重ならないように定められていることを特徴とするメモリ制御装置。 - 上記圧縮部は、第2フレームの圧縮された画像データの書き込み開始位置を、上記第2フレームの直前の第1フレームの圧縮された画像データの書き込み終了位置の続きとし、
上記第1フレームの圧縮された画像データの読み出し位置の上記フレームメモリ上の推移が最も遅れる場合における上記読み出し位置に、上記第2フレームの圧縮された画像データの書き込み位置の上記フレームメモリ上の推移が最も早まる場合における上記書き込み位置が追いつかないように上記フレームメモリの上記所定の記録容量が設定されていることを特徴とする請求項5に記載のメモリ制御装置。 - 上記圧縮部による最大書き込み速度が平均書き込み速度のα倍であり、上記圧縮部による最小書き込み速度が上記平均書き込み速度のβ倍であり、
上記伸張部による最大読み出し速度が平均読み出し速度の上記α倍であり、上記伸張部による最小読み出し速度が上記平均読み出し速度の上記β倍であるとし、
上記圧縮部による1フレーム分の上記圧縮された画像データを書き込む一定の期間を書き込み期間Tin、上記伸張部による1フレーム分の上記圧縮された画像データを読み出す一定の期間を読み出し期間Toutとし、さらに、
Tin>Toutの場合、
Tin<Toutの場合、
上記フレームメモリの上記所定の記録容量は、上記Vsize+上記追加容量Vaより大きく、かつ、上記Vsizeの2倍未満であることを特徴とする請求項5または6に記載のメモリ制御装置。 - 上記フレームメモリの所定の記録容量は、上記Vsize+上記追加容量Vaよりも大きく、(上記Vsize+上記追加容量Va)×11/10以下であることを特徴とする請求項7に記載のメモリ制御装置。
- 上記フレームメモリ上における上記第2フレームの書き込み開始位置は、上記第1フレームの書き込み終了位置の近傍であることを特徴とする請求項1または6に記載のメモリ制御装置。
- 請求項1から9までのいずれか1項に記載のメモリ制御装置を備えていることを特徴とする携帯端末。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013094719A JP6199070B2 (ja) | 2013-04-26 | 2013-04-26 | メモリ制御装置、および携帯端末 |
CN201480022658.0A CN105144281B (zh) | 2013-04-26 | 2014-03-28 | 存储器控制装置和便携终端 |
PCT/JP2014/059252 WO2014174993A1 (ja) | 2013-04-26 | 2014-03-28 | メモリ制御装置、および携帯端末 |
US14/785,698 US9653045B2 (en) | 2013-04-26 | 2014-03-28 | Memory control device and mobile terminal |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013094719A JP6199070B2 (ja) | 2013-04-26 | 2013-04-26 | メモリ制御装置、および携帯端末 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017126672A Division JP6266830B2 (ja) | 2017-06-28 | 2017-06-28 | メモリ制御装置、および携帯端末 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014215558A true JP2014215558A (ja) | 2014-11-17 |
JP6199070B2 JP6199070B2 (ja) | 2017-09-20 |
Family
ID=51791575
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013094719A Expired - Fee Related JP6199070B2 (ja) | 2013-04-26 | 2013-04-26 | メモリ制御装置、および携帯端末 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9653045B2 (ja) |
JP (1) | JP6199070B2 (ja) |
CN (1) | CN105144281B (ja) |
WO (1) | WO2014174993A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017067960A (ja) * | 2015-09-29 | 2017-04-06 | シャープ株式会社 | 表示制御装置、表示制御装置の制御方法、及び表示制御プログラム |
WO2019164323A1 (ko) * | 2018-02-23 | 2019-08-29 | 삼성전자 주식회사 | 디스플레이 패널을 통해 표시되는 콘텐트의 저장을 제어하기 위한 전자 장치 및 방법 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102332782B1 (ko) * | 2014-12-15 | 2021-11-30 | 삼성전자주식회사 | 시각 특성을 고려한 영상 데이터 압축 |
US10019968B2 (en) * | 2015-12-31 | 2018-07-10 | Apple Inc. | Variable refresh rate display synchronization |
CN108885855A (zh) * | 2016-01-13 | 2018-11-23 | 深圳云英谷科技有限公司 | 显示设备和像素电路 |
CN106710506B (zh) * | 2017-01-18 | 2020-07-14 | 京东方科技集团股份有限公司 | 显示面板的驱动方法、驱动电路、显示面板及显示装置 |
US11094296B2 (en) * | 2018-12-05 | 2021-08-17 | Google Llc | Varying display refresh rate |
CN109725801A (zh) * | 2018-12-17 | 2019-05-07 | 深圳市爱协生科技有限公司 | 一种驱动芯片控制显示画面上下翻转的方法 |
KR102628629B1 (ko) * | 2019-06-05 | 2024-01-23 | 삼성전자주식회사 | 반도체 장치 |
US11176386B2 (en) * | 2019-07-08 | 2021-11-16 | Nxp Usa, Inc. | System and method for continuous operation of vision/radar systems in presence of bit errors |
CN111683252B (zh) * | 2020-06-11 | 2021-11-09 | 浪潮(北京)电子信息产业有限公司 | 一种服务器以及一种视频压缩图像的输出系统和方法 |
CN113784197B (zh) * | 2021-08-23 | 2023-10-03 | 浙江大华技术股份有限公司 | 一种显示视频的方法、缓存视频帧的方法及装置 |
CN114153415A (zh) * | 2021-11-27 | 2022-03-08 | 深圳曦华科技有限公司 | 图像帧率的控制方法及相关产品 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005124167A (ja) * | 2003-09-25 | 2005-05-12 | Canon Inc | フレームレート変換装置、それに用いられる追い越し予測方法、表示制御装置及び映像受信表示装置 |
JP2007178851A (ja) * | 2005-12-28 | 2007-07-12 | Seiko Epson Corp | 画像コントロールic |
JP2010026394A (ja) * | 2008-07-23 | 2010-02-04 | Toshiba Microelectronics Corp | 表示制御装置 |
JP2011158532A (ja) * | 2010-01-29 | 2011-08-18 | Seiko Epson Corp | 画像表示装置およびプログラム並びに画像表示制御方法 |
US20150235343A1 (en) * | 2012-09-07 | 2015-08-20 | Sharp Kabushiki Kaisha | Memory control device, mobile terminal, and computer-readable recording medium |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1181676C (zh) * | 1999-02-08 | 2004-12-22 | 三洋电机株式会社 | 移动图像记录装置与数码照相机 |
CN100382119C (zh) * | 2003-02-25 | 2008-04-16 | 三菱电机株式会社 | 矩阵型显示装置及其显示方法 |
US8650304B2 (en) | 2004-06-04 | 2014-02-11 | Qualcomm Incorporated | Determining a pre skew and post skew calibration data rate in a mobile display digital interface (MDDI) communication system |
US8692838B2 (en) | 2004-11-24 | 2014-04-08 | Qualcomm Incorporated | Methods and systems for updating a buffer |
CN101103543B (zh) | 2004-11-24 | 2016-01-20 | 高通股份有限公司 | 数字数据接口装置 |
US8539119B2 (en) | 2004-11-24 | 2013-09-17 | Qualcomm Incorporated | Methods and apparatus for exchanging messages having a digital data interface device message format |
US8873584B2 (en) | 2004-11-24 | 2014-10-28 | Qualcomm Incorporated | Digital data interface device |
US8723705B2 (en) | 2004-11-24 | 2014-05-13 | Qualcomm Incorporated | Low output skew double data rate serial encoder |
US8699330B2 (en) | 2004-11-24 | 2014-04-15 | Qualcomm Incorporated | Systems and methods for digital data transmission rate control |
US20060161691A1 (en) | 2004-11-24 | 2006-07-20 | Behnam Katibian | Methods and systems for synchronous execution of commands across a communication link |
US8667363B2 (en) | 2004-11-24 | 2014-03-04 | Qualcomm Incorporated | Systems and methods for implementing cyclic redundancy checks |
US7315265B2 (en) | 2004-11-24 | 2008-01-01 | Qualcomm Incorporated | Double data rate serial encoder |
JP4320658B2 (ja) | 2005-12-27 | 2009-08-26 | ソニー株式会社 | 撮像装置、制御方法、並びにプログラム |
US8355587B2 (en) * | 2010-04-11 | 2013-01-15 | Mediatek Inc. | Image processing apparatus capable of writing compressed data into frame buffer and reading buffered data from frame buffer alternately and related image processing method thereof |
-
2013
- 2013-04-26 JP JP2013094719A patent/JP6199070B2/ja not_active Expired - Fee Related
-
2014
- 2014-03-28 US US14/785,698 patent/US9653045B2/en not_active Expired - Fee Related
- 2014-03-28 WO PCT/JP2014/059252 patent/WO2014174993A1/ja active Application Filing
- 2014-03-28 CN CN201480022658.0A patent/CN105144281B/zh not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005124167A (ja) * | 2003-09-25 | 2005-05-12 | Canon Inc | フレームレート変換装置、それに用いられる追い越し予測方法、表示制御装置及び映像受信表示装置 |
JP2007178851A (ja) * | 2005-12-28 | 2007-07-12 | Seiko Epson Corp | 画像コントロールic |
JP2010026394A (ja) * | 2008-07-23 | 2010-02-04 | Toshiba Microelectronics Corp | 表示制御装置 |
JP2011158532A (ja) * | 2010-01-29 | 2011-08-18 | Seiko Epson Corp | 画像表示装置およびプログラム並びに画像表示制御方法 |
US20150235343A1 (en) * | 2012-09-07 | 2015-08-20 | Sharp Kabushiki Kaisha | Memory control device, mobile terminal, and computer-readable recording medium |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017067960A (ja) * | 2015-09-29 | 2017-04-06 | シャープ株式会社 | 表示制御装置、表示制御装置の制御方法、及び表示制御プログラム |
WO2019164323A1 (ko) * | 2018-02-23 | 2019-08-29 | 삼성전자 주식회사 | 디스플레이 패널을 통해 표시되는 콘텐트의 저장을 제어하기 위한 전자 장치 및 방법 |
KR20190101659A (ko) * | 2018-02-23 | 2019-09-02 | 삼성전자주식회사 | 디스플레이 패널을 통해 표시되는 콘텐트의 저장을 제어하기 위한 전자 장치 및 방법 |
US11514831B2 (en) | 2018-02-23 | 2022-11-29 | Samsung Electronics Co., Ltd. | Electronic device and method for controlling storage of content displayed on display panel |
KR102497515B1 (ko) * | 2018-02-23 | 2023-02-10 | 삼성전자주식회사 | 디스플레이 패널을 통해 표시되는 콘텐트의 저장을 제어하기 위한 전자 장치 및 방법 |
Also Published As
Publication number | Publication date |
---|---|
US20160078851A1 (en) | 2016-03-17 |
CN105144281B (zh) | 2017-07-28 |
WO2014174993A1 (ja) | 2014-10-30 |
US9653045B2 (en) | 2017-05-16 |
CN105144281A (zh) | 2015-12-09 |
JP6199070B2 (ja) | 2017-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6199070B2 (ja) | メモリ制御装置、および携帯端末 | |
US9799090B2 (en) | Memory control device, mobile terminal, and computer-readable recording medium | |
US9691335B2 (en) | Memory control device, mobile terminal, and computer-readable recording medium | |
TWI575499B (zh) | 調整同步訊號以避免不連續和閃爍的裝置以及方法 | |
EP2857930B1 (en) | Techniques to transmit commands to a target device | |
JP6321213B2 (ja) | 表示制御装置、表示装置、および表示制御方法 | |
JP6038475B2 (ja) | 表示装置、情報処理装置、表示駆動方法、表示駆動プログラムおよびコンピュータ読取可能な記録媒体 | |
TW201830374A (zh) | 資料傳送裝置及資料傳送方法 | |
WO2023040593A1 (zh) | 图像数据传输方法、装置、终端及介质 | |
KR102430738B1 (ko) | 싱크 요청을 사용한 리프레시 레이트 제어 기법 | |
WO2014038449A1 (ja) | メモリ制御装置、携帯端末、メモリ制御プログラムおよびコンピュータ読み取り可能な記録媒体 | |
US20070229482A1 (en) | Image data display control device | |
JP6266830B2 (ja) | メモリ制御装置、および携帯端末 | |
US9836811B2 (en) | Memory control device, mobile terminal, and computer-readable recording medium for controlling writing and reading of data to frame memory | |
CN108780348B (zh) | 图像传输装置、图像传输系统、和控制图像传输装置的方法 | |
JP6554998B2 (ja) | 情報処理装置、電力制御方法、プログラムおよび情報処理システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160331 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161122 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170123 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170328 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170628 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20170705 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170725 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170823 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6199070 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |