JP2014212146A - 半導体素子、その製造方法および半導体装置 - Google Patents

半導体素子、その製造方法および半導体装置 Download PDF

Info

Publication number
JP2014212146A
JP2014212146A JP2013086237A JP2013086237A JP2014212146A JP 2014212146 A JP2014212146 A JP 2014212146A JP 2013086237 A JP2013086237 A JP 2013086237A JP 2013086237 A JP2013086237 A JP 2013086237A JP 2014212146 A JP2014212146 A JP 2014212146A
Authority
JP
Japan
Prior art keywords
semiconductor element
heat
semiconductor
resistant resin
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013086237A
Other languages
English (en)
Inventor
寺井　護
Mamoru Terai
護 寺井
哲 根岸
Akira Negishi
哲 根岸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2013086237A priority Critical patent/JP2014212146A/ja
Publication of JP2014212146A publication Critical patent/JP2014212146A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10156—Shape being other than a cuboid at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】Ｓｉよりも硬度の高いワイドギャップ半導体素子においても、封止樹脂との接着力が高く、動作時の熱応力によって封止樹脂のクラックおよび剥離を起こしにくい技術を提供することを目的とする。【解決手段】半導体素子１ｂは、ダイシング加工により個片化された半導体素子である。さらに半導体素子１ｂは、半導体基体２と、半導体基体２におけるダイシング加工が施された部分に生じた形状欠陥を埋め込んで形成された耐熱樹脂層６とを備えている。【選択図】図１

Description

本発明は、電力制御に用いられるパワー半導体素子、パワー半導体素子を有する半導体装置に関するものである。
パワー半導体素子を有する半導体装置としては、半導体素子をエポキシ樹脂などの熱硬化性樹脂で封止したモールド封止型のものと、ゲル状樹脂で封止したゲル封止型のものが使用されている。特にモールド封止型の半導体装置は小型で信頼性に優れており、取り扱いが容易であることから、空調機器の制御などに広く使用されている。また、近年は、モーター駆動を行う自動車の動力制御などにも使用されている。
通常、半導体素子は、半導体結晶基板に多数個形成された半導体素子をダイシング工程で個片（チップ）に切り分けて作製される。数百Ｖを超える高電圧で用いられる半導体素子は、主電極となる上部電極パッドと金属フレーム側との間の絶縁を図るため、上部電極パッドの外周を囲むように樹脂材料からなる絶縁膜が形成される。半導体素子は、金属フレームに接合後、配線され、熱硬化性樹脂で封止されて半導体装置が完成する。
上記半導体装置では、動作時に半導体素子が発熱することから、半導体素子と封止樹脂との間に熱応力が発生する。この熱応力は、半導体チップと封止用樹脂との熱膨張係数の差異のほか、封止樹脂の硬化収縮にも起因している。通常、半導体素子は平面視にて四角形の半導体チップであり、四隅の端部に最大応力が生じることから、四隅の接着界面で剥離が発生するおそれがある。特にダイシング時のマイクロクラック、チッピング等の端部ダメージに起因した剥離が発生し易く信頼性低下の要因となっており、ＳｉＣ（炭化ケイ素）等の硬度の高い素子では上記現象が顕著であり、その解決が急務となっている。
そこで、従来の半導体装置においては、半導体素子のダイシングエリアに面取り部を設けてエッジチッピングの発生を抑制している（例えば、特許文献１参照）。また、特にエッジチッピングに弱い半導体基体部位を絶縁性樹脂で覆うことでエッジチッピングを抑制している（例えば、特許文献２参照）。
特開２００６−８０２８４号公報 特開２００９−１５８５８９号公報
Ｓｉよりも硬度の高い素子の一例としてＳｉＣ結晶を基板として作製されたＳｉＣ半導体素子に関して検討を重ねた結果、特許文献１に記載の面取り部を設けた構造では、面取り部にマイクロクラックおよびチッピング等が発生し、エッジチッピング抑制による剥離発生の抑制効果が低いことが明らかとなった。
また、特許文献２に記載のエッジチッピングに弱い半導体基体部位を絶縁層で覆う構造では、絶縁層のダイシング時に、ダイシングブレードの目詰まりが発生しダイシング自体が困難であったり、ＳｉＣ露出部でチッピング、マイクロクラックの発生が見られたりした。
そこで、本発明は、Ｓｉよりも硬度の高いワイドギャップ半導体素子においても、封止樹脂との接着力が高く、動作時の熱応力によって封止樹脂のクラックおよび剥離を起こしにくい技術を提供することを目的とする。
本発明に係る半導体素子は、ダイシング加工により個片化された半導体素子であって、半導体基体と、前記半導体基体における前記ダイシング加工が施された部分に生じた形状欠陥を埋め込んで形成された耐熱樹脂層とを備えたものである。
また、本発明に係る半導体素子の製造方法は、前記半導体基体におけるダイシング加工が施された部分に耐熱樹脂の溶液を塗布する工程と、真空処理と過熱処理を施して前記耐熱樹脂層を形成する工程とを備えたものである。
また、本発明に係る半導体装置は、前記半導体素子の電極層に接続されたリード部材と、前記半導体素子における前記電極層の形成面と対向する面と電気的に接続された通電部材と、前記通電部材の少なくとも一部、前記半導体素子および前記リード部材を封止する封止樹脂とを備えたものである。
本発明によれば、半導体素子は、半導体基体と、半導体基体におけるダイシング加工が施された部分に生じた形状欠陥を埋め込んで形成された耐熱樹脂層とを備えた。したがって、耐熱樹脂層により形状欠陥、例えばチッピングおよびマイクロクラックを埋め込むことでこの部分が補強されるため、Ｓｉよりも硬度の高いワイドギャップ半導体素子においても、半導体素子とこれを被覆する封止樹脂との接着力が向上し、動作時の熱応力によって発生する封止樹脂のクラックおよび剥離を抑制できる。
（ａ）実施の形態１に係る半導体素子（耐熱性樹脂形成前）の断面図であり、（ｂ）実施の形態１に係る半導体素子（耐熱性樹脂形成後）の断面図である。 半導体装置の一例を示す断面図である。 半導体装置の他の例を示す断面図である。 ダイボンド後処理の工程フローを示す図である。 チップ単体処理の工程フローを示す図である。 ダイシング直後処理の工程フローを示す図である。
＜実施の形態＞
本発明の実施の形態について、図面を用いて以下に説明する。図１（ａ）は、実施の形態に係る半導体素子１ａ（耐熱性樹脂形成前）の断面図であり、図１（ｂ）は、実施の形態に係る半導体素子１ｂ（耐熱性樹脂形成後）の断面図である。最初に、図１（ｂ）に示す半導体素子１ｂについて、図１（ａ）に示す半導体素子１ａを用いながら説明する。
半導体素子１ｂは、電力制御を行うためのパワー半導体素子であり、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）などのスイッチング素子、またはショットキーバリアダイオードなどの整流素子である。
半導体素子１ｂは、半導体基体２と、主電極３（電極層）と、絶縁層４と、耐熱樹脂層６とを備えている。半導体基体２は、ビッカース硬度が１０４６を超える材料で形成されている。すなわち、Ｓｉのビッカース硬度は１０４６であるため、半導体基体２はＳｉよりもビッカース硬度の高い、例えばＳｉＣなどで形成されている。なお、半導体基体２は、ビッカース硬度が１０４６を超える材料であればよく、例えばＧａＮ、ダイヤモンドなどで形成されてもよい。
通常の場合、半導体基体２の最表面はエピタキシャル成長層により形成され、主電極３はこのエピタキシャル層上に形成されている。主電極３は、半導体素子１ｂの主電流を通電するための電極であり、制御用のゲート電極などとは区別され、また、主電極３の外周端部は絶縁層４により被覆されている。
半導体素子１ａは、半導体結晶基板（図示省略）からダイシング加工により個片（チップ）に切り分けて形成されるが、半導体基体２においてダイシング加工が施された部分、より具体的には半導体基体２の側面に、チッピングおよびマイクロクラックなどの形状欠陥（形状欠陥部５）が生じる。本発明では、形状欠陥部５を埋め込んで耐熱樹脂層６が形成されている。耐熱樹脂層６は、ポリイミド系樹脂またはポリアミド系樹脂を主成分としており、形状欠陥部５を補強する機能を有する。ここで、耐熱樹脂層６の形成方法については後述することとする。
次に、半導体装置１０ａ，１０ｂについて説明する。図２は、半導体装置の一例として半導体装置１０ａを示す断面図であり、図３は、半導体装置の他の例として半導体装置１０ｂを示す断面図である。半導体装置１０ａは、２つの半導体素子１ｂが並列に接続された半導体装置であり、２つの半導体素子１ｂと、ワイヤ１２ａ，１２ｂ（リード部材）と、リードフレーム１３ａ，１３ｂと、ヒートスプレッダ１４と、絶縁シート１５と、封止樹脂１１とを備えている。
絶縁シート１５は、ヒートスプレッダ１４の下面に貼り付けられている。絶縁シート１５により半導体装置１０ａの絶縁性を確保している。ここで、絶縁シート１５は、金属箔と絶縁層の二層構造であってもよい。この場合、絶縁層側がヒートスプレッダ１４に対する接着層となる。
ヒートスプレッダ１４の上面の中央部分には、２つの半導体素子１ｂが接合材１６を介してそれぞれ接合され、ヒートスプレッダ１４の上面の一端部には、リードフレーム１３ａが接合されている。すなわち、２つの半導体素子１ｂにおける主電極２の形成面と対向する面に、リードフレーム１３ａが電気的に接続されている。
リード部材であるワイヤ１２ａ，１２ｂは、アルミニウムにより形成された金属細線ワイヤである。ここで、リード部材は、金属リボンまたは金属薄板などであってもよい。また、リード部材としては、アルミニウムのほか、導電性の高い銅、銀または金を主成分とする部材が好適である。ワイヤ１２ａの一端は半導体素子１ｂの主電極２に接続され、他端は隣り合う他の半導体素子１ｂの主電極２に接続されている。ワイヤ１２ｂの一端は他の半導体素子１ｂの主電極２に接続され、他端はリードフレーム１３ｂに接続されている。リードフレーム１３ａ，１３ｂは、具体的には、銅を主成分とする金属材料により薄板状に形成されている。ここで、リードフレーム１３ａが通電部材に相当するが、通電部材はヒートスプレッダを兼ねた金属板であってもよい。
ヒートスプレッダ１４の接合材１６側（図２において上側）に図示されていない裏面電極が形成されている。リードフレーム１３ａ，１３ｂの一部、半導体素子１ｂ、ワイヤ１２ａ，１２ｂ、ヒートスプレッダ１４および絶縁シート１５は、フィラー粒子を含むエポキシ樹脂を主成分とする封止樹脂１１によって封止されることで保護され、半導体装置１０ａとして利用される。半導体装置１０ａではヒートスプレッダ１４に絶縁シート１５が組み合わされているため、半導体素子１ｂから発生する熱をヒートスプレッダ１４および絶縁シート１５を介して半導体装置１０ａの外部に逃がす役割を果たしている。
耐熱樹脂層６は、上記に説明した機能に加えて、半導体装置１０ａを構成した際の封止樹脂１１の剥離を抑制する機能を有する。これは、半導体装置１０ａでは形状欠陥部５に応力が特異的に集中するため、形状欠陥部５に、半導体基体２と密着性の高い耐熱樹脂層６を形成することで発生応力に対して耐久性が増し、半導体装置１０ａの信頼性が向上するものである。
次に、図３に示す半導体装置１０ｂについて簡単に説明すると、半導体装置１０ｂは、１つの半導体素子１ｂを備えたものであり、図２に示す半導体装置１０ａに対して半導体素子１ｂの個数が異なっており、さらに、リードフレーム１３ａはヒートスプレッダ１４に接合されずに、ワイヤ１２ａを介して半導体素子１ｂの主電極３に接続されている。ここで、半導体装置１０ｂにおいては、ヒートスプレッダ１４が通電部材に相当する。半導体装置１０ｂにおけるその他の構成は半導体装置１０ａと同じであるため、説明を省略する。
なお、本実施の形態ではワイヤを用いた半導体装置の構成例について説明したが、本発明は、リードフレームを半導体素子の上部まで延長して、このリードフレームと半導体素子の電極を直接接合材で接合するダイレクトリード型の半導体装置においても本発明の半導体素子１ｂを採用可能である。
次に、図４〜図６を用いて、半導体素子１ｂおよび半導体装置１０ａの製造方法について説明する。ここでは、半導体装置１０ａの製造方法については簡単に説明し、詳細な説明は後述することとする。図４は、ダイボンド後処理の工程フローを示す図であり、図５は、チップ単体処理の工程フローを示す図であり、図６は、ダイシング直後処理の工程フローを示す図である。なお、半導体装置１０ｂは、半導体装置１０ａと同じ方法を用いて製造することができるため、説明を省略することとする。
最初に、図４を用いてダイボンド後処理の工程フローについて説明する。ヒートスプレッダ１４に、耐熱樹脂層６が埋め込まれる前の半導体素子１ａと、リードフレーム１３a，１３ｂとをダイボンド工程を経て取り付けた後、ワイヤ１２ａ，１２ｂを半導体素子１ａとリードフレーム１３ｂの所定の位置に取り付ける。その後、半導体基体２の形状欠陥部５に耐熱樹脂２０の溶液を塗布し、真空加熱することで耐熱樹脂層６が形状欠陥部５に埋め込まれる。ここで、耐熱樹脂２０は、例えば１２０℃以上のＴｇを有する樹脂である。
真空状態での熱硬化を実施することで、半導体基体２の形状欠陥部５に耐熱樹脂２０の溶液が浸透する。その後、樹脂モールドを実施して半導体装置１０ａが得られる。本フローでは、ワイヤリング実施後に耐熱樹脂２０の溶液を塗布しているが、ワイヤボンディングの密着性に問題がなければ耐熱樹脂２０の溶液を塗布後にワイヤリングを実施してもよい。ワイヤボンディングの密着性低下は、耐熱樹脂２０の硬化温度が２５０℃を超えると顕著に現れることから、用いる耐熱樹脂２０の硬化温度によってフローを選択することができる。
次に、図５を用いて、チップ単体処理について説明する。半導体基体２の形状欠陥部５にロールコータ２１等を用いて耐熱樹脂２０の溶液を塗布し、真空加熱を実施する。次に、半導体素子１ｂとリードフレーム１３ａ，１３ｂとをダイボンド工程を経てヒートスプレッダ１４に取り付け、その後、ワイヤ１２ａ，１２ｂを半導体素子１ｂとリードフレーム１３ｂの所定の位置に取り付ける。その後、樹脂モールドを実施して半導体装置１０ａが得られる。図４に示したダイボンド後処理の工程フローと同様に真空状態での熱硬化を実施することで、半導体基体２の形状欠陥部５に耐熱樹脂２０が浸透する。また、本フローでは耐熱樹脂２０の溶液の塗布後にダイボンド、ワイヤボンディングを実施する必要があるため、硬化温度が２５０℃以下の耐熱樹脂２０を用いる必要がある。
次に、図６を用いて、ダイシング直後処理について説明する。上記に説明したダイボンド後処理およびチップ単体処理は、いずれもダイシング後にピッキングされ、個片化した半導体素子１ａに対する処理方法であるが、本フローは個片化前の半導体素子１ａに対する処理方法である。
先ず、ダイシングテープ２２上のダイシングされた半導体素子１ａのダイシングエリアに耐熱樹脂２０の溶液を塗布し、真空加熱を実施する。次に、半導体素子１ｂをダイシングテープ２２からピッキングし、半導体素子１ｂとリードフレーム１３ａ，１３ｂとをダイボンド工程を経てヒートスプレッダ１４に取り付けた後、ワイヤ１２ａ，１２ｂを半導体素子１ｂとリードフレーム１３ｂの所定の位置に取り付ける。その後、樹脂モールドを実施して半導体装置１０ａが得られる。
ダイボンド後処理およびチップ単体処理の場合と同様に、真空状態での熱硬化を実施することで、半導体基体２の形状欠陥部５に耐熱樹脂２０が浸透する。また、本フローでは耐熱樹脂２０の溶液の塗布後にダイボンド、ワイヤボンディングを実施する必要があるため、硬化温度が２５０℃以下の耐熱樹脂２０を用いる必要がある。さらに、ダイシングテープの耐熱性が低い場合、真空加熱処理は大部分の溶媒除去を目的としたプリキュア工程までをダイシングテープ２２上で実施し、ピッキング後に本キュア工程を実施する２段階加熱工程を用いることもできる。
なお、耐熱樹脂層６の埋め込みは、静電塗布方式、ディスペンス方式およびインクジェット方式等の方法を用いることができる。
次に、半導体装置１０ａの製造方法について詳細に説明する。先ず、はんだ等の接合材を用いて、半導体素子１ｂをリードフレーム１３ａ，１３ｂに接合する。次に、半導体素子１ｂの主電極３にリード部材であるワイヤ１２ａ，１２ｂを接続する。接続方法としては、超音波接合する方法が用いられる。ここで、リード部材が金属リボンの場合は超音波接合する方法、金属薄板の場合ははんだ等の接合材を介して接合する方法が用いられる。
半導体素子１ｂがスイッチング素子である場合、上面の主電極３と並んで制御電極が配置されており、図示しない制御電極用のリード部材が接続される。一方、半導体素子１ｂがＭＯＳＦＥＴの場合、主電極３となるソース電極および制御電極となるゲート電極が形成されている。それらの電極は、ワイヤのような配線部材によって他の素子およびリードフレーム１３ａ，１３ｂ等と接続されて半導体装置１０ａ内の回路および半導体装置１０ａの外部との給電経路が形成される。
各ワイヤ１２ａ，１２ｂは、主電極３またはリードフレーム１３ｂに接続されて半導体素子１ｂを含む回路を形成する。このようにして回路が形成された、いわゆるフレームアセンブリ（封止前の半導体装置）は、アウターリード部となるリードフレーム１３ａ，１３ｂの外端部、放熱面となる金属箔部分が露出するように、封止樹脂１１によって封止される封止（モールド）工程を経て半導体装置１０ａが製造される。
リードフレーム１３ａ，１３ｂの外部端子部を残して、全体がエポキシ樹脂等の封止樹脂１１で封止されている。封止工程では、トランスファモールド法により、ワイヤ１２ａ，１２ｂの配線を完了した半導体素子１ｂのアセンブリ全体を封止する。ここで、封止工程は、トランスファモールド法による加圧成型が適切であり、その他、液状の封止樹脂を流し込むポッティング法を用いてもよい。
本実施の形態による半導体装置１０ａでは、大幅な剥離速度（剥離進展長さ／サイクル数）の低減が見られ、Ｓｉよりもビッカース硬度の高い材質（例えばＳｉＣなど）を用いたパワー半導体素子においても、高電圧を用いた個体試験と、生産性の高いダイシング工程を用いながら、剥離の発生のない、繰り返し動作に対する信頼性の優れた半導体装置１０ａを得ることができる。
次に、半導体装置１０ａを構成する主要な部材の材料などについて説明する。
絶縁シート１５は、半導体素子１ｂからの発熱した熱を効率的に放熱するため、エポキシ樹脂などの樹脂に熱伝導性に優れる無機粉末フィラーを７０ｖｏｌ％程度の高い充填率で充填したものである。これによって熱伝導性を向上させ、線膨張係数を１０〜２０ｐｐｍ／Ｋ程度に抑えている。絶縁シート１５の線膨張係数を１０〜２０ｐｐｍ／Ｋ程度に抑えることで銅により形成されたヒートスプレッダ１４との剥離および絶縁シート１５のクラックの発生を抑制することができる。
封止樹脂１１は、弾性率の範囲として、５〜３０ＧＰａを選択可能であるが、リードフレーム１３ａ，１３ｂおよび半導体素子１ｂとの熱応力を考慮すると１０〜１５ＧＰａが好ましい。封止樹脂１１の線膨張係数は、ヒートスプレッダ１４との界面における熱応力を考慮して、１２〜１７ｐｐｍ／Ｋの範囲に調整されることが好ましい。本実施の形態では、１３ｐｐｍ／Ｋの封止樹脂を用いた。なお、通電部材がセラミック基板に電極パターンを積層した絶縁基板の場合は、絶縁基板の線膨張係数が１０ｐｐｍ／Ｋ未満であることから、線膨張係数が１０〜１２ｐｐｍ／Ｋ程度の封止樹脂１１を用いることが好適である。
封止樹脂１１および耐熱樹脂層６には絶縁性のフィラーが充填される。絶縁性のフィラーとしては、溶融シリカなどの線膨張係数の小さい無機粉末、または熱伝導性が優れるアルミナなどが用いられる。その他、結晶シリカ、ガラス、窒化ホウ素、窒化アルミニウム、炭化ケイ素、天然鉱物系などから選択して使用できる。着色用、粘度調整用、潤滑用などの必要な用途により、粒径範囲、形状を選択可能であり、また、複数種類のフィラーを組み合わせて使用してもよい。
耐熱樹脂２０は、用いる半導体素子１ａとの密着性の高い材料を用いる必要があり、半導体素子１ａとの密着性が１５ＭＰａ以上の材料が用いられる。密着性が１５ＭＰａに満たない樹脂は形状欠陥部５に埋め込めれても必要な強度が保てず、半導体装置１０ａの信頼性が向上しない。さらに耐熱樹脂２０は、２００℃の重量減少が３％以下の材料である必要があり、ポリイミド系樹脂またはポリアミド系樹脂が好ましい。重量減少が３％を超えると、発生ガスおよび硬化収縮による樹脂クラックで信頼性が低下する。また、複数の樹脂を混合したものを用いてもよい。
耐熱樹脂層６は、形状欠陥部５に耐熱樹脂２０の溶液を塗布し、耐熱樹脂２０を浸透させて形成されたものであり、形状欠陥部５を補強するものである。このため、耐熱樹脂２０の溶媒は、揮発性の低い溶媒を用いる必要がある。鋭意試験の結果、２０℃の蒸気圧で８００Ｐａ以下の溶媒に耐熱樹脂２０の溶質を溶解させた溶液を用いることで、効果的に形状欠陥部５に耐熱樹脂２０を浸透させることが可能であった。また、真空塗布若しくは塗布後に真空処理することで耐熱樹脂２０の浸透を補助することができる。
次に、各方法を用いて製造した半導体装置（実施例１〜１０）の信頼性試験の結果について説明する。表１は、各方法を用いて製造した半導体装置の信頼性試験の結果を示す一覧表である。
信頼性試験として、ヒートサイクル試験と、パワーサイクル試験を実施した。ヒートサイクル試験は、半導体装置を温度制御が可能な恒温槽に入れ、恒温槽内の温度を−６０℃と１８０℃との間を繰り返し往復させて実施した。パワーサイクル試験は、半導体素子の温度が２００℃になるまで通電し、２００℃に達したら通電を止め、次に半導体素子の温度が１２０℃になるまで冷却し、冷却された後に再び通電して実施した。
信頼性試験の判定基準は、ヒートサイクル試験において１８００サイクル経過後に剥離発生がないこと、パワーサイクル試験において２００ｋサイクル経過後に剥離発生がないこととした。なお、密着性はＳｉＣ上に耐熱樹脂を塗布・硬化させた基板上にモールド樹脂を柱状に形成し、このモールド樹脂をダイシェア法にて引き剥がした際の強度にて確認した。
実施例１０は、耐熱樹脂にて処理していない半導体装置であるため、信頼性が低く信頼性判定は不合格であった。実施例１〜３，５，６，９については、信頼性判定は合格であり、実施例４，７，８については、耐熱樹脂を使用したのにもかかわらず、信頼性判定は不合格であった。
実施例４は、耐熱樹脂の密着性が７ＭＰａと低いためチッピングおよびマイクロクラック部を十分に保護することができなかったと考えられる。実施例７，８は用いた耐熱樹脂の密着性は高いが、蒸気圧の高い溶媒を用いていたため形状欠陥部に十分樹脂が埋め込まれず信頼性が低下したものと推測される。
以上の結果より、耐熱樹脂の密着性は１５ＭＰａ以上であり、かつ、用いる溶媒の蒸気圧が０．８ｋＰａ以下である場合に信頼性が向上することが明らかとなった。また、実施例６は実施例５に比べて信頼性試験の結果が良好である。これは真空処理を実施したことで形状欠陥部への樹脂浸透が補助されたためと考えられる。表１の結果から、真空処理を実施することで形状欠陥部に耐熱樹脂を浸透させた半導体素子が信頼性向上に有効であることがわかった。
以上のように、半導体素子１ｂは、半導体基体２と、半導体基体２におけるダイシング加工が施された部分に生じた、例えばチッピングおよびマイクロクラックなどの形状欠陥部５を埋め込んで形成された耐熱樹脂層６とを備えた。
また、半導体装置１０ａは、半導体素子１ｂと、半導体素子１ｂの電極層である主電極３に接続されたワイヤ１２ａ，１２ｂと、半導体素子１ｂにおける主電極３の形成面と対向する面と電気的に接続された通電部材であるリードフレーム１３ａと、リードフレーム１３ａの一部、半導体素子１ｂおよびワイヤ１２ａ，１２ｂを封止する封止樹脂１１とを備えた。さらに、半導体装置１０ｂは、半導体素子１ｂと、半導体素子１ｂの電極層である主電極３に接続されたワイヤ１２ａ，１２ｂと、半導体素子１ｂにおける主電極３の形成面と対向する面と電気的に接続された通電部材であるヒートスプレッダ１４と、ヒートスプレッダ１４、半導体素子１ｂおよびワイヤ１２ａ，１２ｂを封止する封止樹脂１１とを備えた。
したがって、耐熱樹脂層６により形状欠陥部５を埋め込むことで形状欠陥部５が補強されるため、Ｓｉよりも硬度の高いワイドギャップ半導体素子においても、半導体素子１ｂとこれを被覆する封止樹脂１１との接着力が向上し、動作時の熱応力によって発生する封止樹脂１１のクラックおよび剥離を抑制できる。これにより、半導体装置１０ａ，１０ｂの信頼性が向上し、ひいては半導体装置１０ａ，１０ｂの長期使用が可能となる。
半導体基体２は、ビッカース硬度が１０４６を超える材料、例えば、ＳｉＣにより形成されたため、ビッカース硬度が１０４６であるＳｉにより形成された半導体基体よりも高温動作が可能となり、パワー半導体素子に好適である。
耐熱樹脂層６と半導体基体２との密着性は１５ＭＰａ以上であるため、半導体基体２の形状欠陥部５と、形状欠陥部５に埋め込まれた耐熱樹脂層６とにおいて、耐熱樹脂層６が剥離せずにこの状態を保持するために必要な強度が得られる。
耐熱樹脂層６は、ポリイミド系樹脂またはポリアミド系樹脂により形成されたため、半導体基体２の形状欠陥部５を補強し、半導体装置１０ａ，１０ｂを構成した際の封止樹脂１１の剥離を抑制できる。
耐熱樹脂層６は、２０℃の蒸気圧で８００Ｐａ以下の溶媒に耐熱樹脂２０の溶質を溶解させた溶液を用いて形成されたため、半導体基体２の形状欠陥部５に耐熱樹脂２０を効果的に浸透させることができる。また、半導体素子１ｂは、半導体基体２におけるダイシング加工が施された部分に耐熱樹脂２０の溶液を塗布する工程と、真空処理と過熱処理を施して耐熱樹脂層６を形成する工程とによって製造されるため、半導体基体２の形状欠陥部５への耐熱樹脂２０の浸透が補助され、強固な耐熱樹脂層６が得られる。
なお、本発明は、その発明の範囲内において、実施の形態を適宜、変形、省略することが可能である。
１ｂ 半導体素子（耐熱性樹脂形成後）、２ 半導体基体、５ 形状欠陥部、６ 耐熱樹脂層、１０ａ，１０ｂ 半導体装置、１１ 封止樹脂、１２ａ，１２ｂ ワイヤ、１３ａ リードフレーム、１４ ヒートスプレッダ。

Claims (8)

  1. ダイシング加工により個片化された半導体素子であって、
    半導体基体と、
    前記半導体基体における前記ダイシング加工が施された部分に生じた形状欠陥を埋め込んで形成された耐熱樹脂層と、
    を備えた、半導体素子。
  2. 前記半導体基体は、ビッカース硬度が１０４６を超える材料で形成された、請求項１記載の半導体素子。
  3. 前記耐熱樹脂層と前記半導体基体との密着性は、１５ＭＰａ以上である、請求項１または請求項２記載の半導体素子。
  4. 前記耐熱樹脂層は、ポリイミド系樹脂またはポリアミド系樹脂により形成された、請求項１〜３のいずれか１つに記載の半導体素子。
  5. 前記半導体基体はＳｉＣにより形成された、請求項１記載の半導体素子。
  6. 前記耐熱樹脂層は、２０℃の蒸気圧で８００Ｐａ以下の溶媒に耐熱樹脂の溶質を溶解させた溶液を用いて形成された、請求項１記載の半導体素子。
  7. 請求項１〜６のいずれか１つに記載の半導体素子の製造方法であって、
    前記半導体基体におけるダイシング加工が施された部分に耐熱樹脂の溶液を塗布する工程と、
    真空処理と過熱処理を施して前記耐熱樹脂層を形成する工程と、
    を備えた、半導体素子の製造方法。
  8. 請求項１〜６のいずれか１つに記載の半導体素子と、
    前記半導体素子の電極層に接続されたリード部材と、
    前記半導体素子における前記電極層の形成面と対向する面と電気的に接続された通電部材と、
    前記通電部材の少なくとも一部、前記半導体素子および前記リード部材を封止する封止樹脂と、
    を備えた半導体装置。
JP2013086237A 2013-04-17 2013-04-17 半導体素子、その製造方法および半導体装置 Pending JP2014212146A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013086237A JP2014212146A (ja) 2013-04-17 2013-04-17 半導体素子、その製造方法および半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013086237A JP2014212146A (ja) 2013-04-17 2013-04-17 半導体素子、その製造方法および半導体装置

Publications (1)

Publication Number Publication Date
JP2014212146A true JP2014212146A (ja) 2014-11-13

Family

ID=51931702

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013086237A Pending JP2014212146A (ja) 2013-04-17 2013-04-17 半導体素子、その製造方法および半導体装置

Country Status (1)

Country Link
JP (1) JP2014212146A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU169376U1 (ru) * 2016-10-26 2017-03-16 Закрытое акционерное общество "ГРУППА КРЕМНИЙ ЭЛ" Защитное покрытие полупроводникового прибора на основе карбида кремния

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06216282A (ja) * 1993-01-19 1994-08-05 Hitachi Ltd 樹脂封止型半導体装置
JP2011165871A (ja) * 2010-02-09 2011-08-25 Denso Corp 電子装置およびその製造方法
JP2011228336A (ja) * 2010-04-15 2011-11-10 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06216282A (ja) * 1993-01-19 1994-08-05 Hitachi Ltd 樹脂封止型半導体装置
JP2011165871A (ja) * 2010-02-09 2011-08-25 Denso Corp 電子装置およびその製造方法
JP2011228336A (ja) * 2010-04-15 2011-11-10 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU169376U1 (ru) * 2016-10-26 2017-03-16 Закрытое акционерное общество "ГРУППА КРЕМНИЙ ЭЛ" Защитное покрытие полупроводникового прибора на основе карбида кремния

Similar Documents

Publication Publication Date Title
JP5804203B2 (ja) 半導体装置およびその製造方法
US10283432B2 (en) Molded package with chip carrier comprising brazed electrically conductive layers
JP6336138B2 (ja) 半導体装置
US9385007B2 (en) Semiconductor device and method of manufacturing the same
US10347533B2 (en) Power package module of multiple power chips and method of manufacturing power chip unit
US9153564B2 (en) Power module package and method of manufacturing the same
US9093437B2 (en) Packaged vertical power device comprising compressive stress and method of making a packaged vertical power device
EP2775516A2 (en) Balanced stress assembly for semiconductor devices with one or more devices bonded on both sides to lead frames, the other sides of the lead frames being bonded to AlN, Al2O3 or Si3N4 substrates
JP2011228336A (ja) 半導体装置および半導体装置の製造方法
US10468368B2 (en) Power semiconductor device having void filled with resin
TW201727729A (zh) 保護帶及半導體裝置之製造方法
TW201722732A (zh) 保護帶、及使用有其之半導體裝置之製造方法
US20190287943A1 (en) Power package module of multiple power chips and method of manufacturing power chip unit
JP6150718B2 (ja) 半導体装置およびその製造方法
JP2014212146A (ja) 半導体素子、その製造方法および半導体装置
JP5954374B2 (ja) 絶縁基板、その製造方法、半導体モジュールおよび半導体装置
JP2014116333A (ja) 半導体装置
JP7203214B2 (ja) 浮動性実装を有する電力半導体装置
JP2014107519A (ja) 半導体装置およびその製造方法
JP2015162645A (ja) 半導体装置およびその製造方法
JP2012209469A (ja) 電力用半導体装置
KR20140037392A (ko) 반도체 소자 및 그 제조방법
JP2014030059A (ja) 絶縁基板、その製造方法、半導体モジュールおよび半導体装置
US20230154811A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP2014236028A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151013

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160816

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160927

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20161025