JP2014187177A - 電子部品の実装方法 - Google Patents

電子部品の実装方法 Download PDF

Info

Publication number
JP2014187177A
JP2014187177A JP2013060964A JP2013060964A JP2014187177A JP 2014187177 A JP2014187177 A JP 2014187177A JP 2013060964 A JP2013060964 A JP 2013060964A JP 2013060964 A JP2013060964 A JP 2013060964A JP 2014187177 A JP2014187177 A JP 2014187177A
Authority
JP
Japan
Prior art keywords
electronic component
hole
terminal
solder paste
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013060964A
Other languages
English (en)
Inventor
Yoko Murata
葉子 村田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2013060964A priority Critical patent/JP2014187177A/ja
Priority to US14/183,725 priority patent/US20140283381A1/en
Publication of JP2014187177A publication Critical patent/JP2014187177A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/306Lead-in-hole components, e.g. affixing or retention before soldering, spacing means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3447Lead-in-hole components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10704Pin grid array [PGA]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0182Using a temporary spacer element or stand-off during processing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

【課題】スルーホールに塗布したはんだペーストで電子部品の端子をスルーホールに溶着する際の接合信頼性を向上する電子部品の実装方法を提供することを目的とする。
【解決手段】電子部品の実装方法は、電子部品を実装するプリント基板のスルーホールにはんだペーストを塗布し、前記電子部品の端子が前記スルーホールに進入するのを規制する規制部材を前記電子部品と前記プリント基板との間に挟む状態で前記電子部品を前記プリント基板に載せ、前記規制部材が溶融する温度でリフローを行い、前記端子を前記スルーホール内に前記はんだペーストで溶着する。
【選択図】図3

Description

本願は、電子部品の実装方法に関する。
情報通信機器や携帯電話、パーソナルコンピュータ、家庭用電化製品等の電子機器類には、各種の電子部品を実装したプリント基板が備わっている。電子部品をプリント基板に実装する技術としては、例えば、SMT(Surface Mount Technology:表面実装技術)やIMT(Insert Mount Technology:挿入実装技術)、プレスフィットがある。SMTは
、例えば、BGA(Ball Grid Array)を持つ半導体装置をプリント基板に実装する場合
などに用いられている。一方、IMTやプレスフィットは、物理的な応力が比較的加わりやすい箇所、例えば、サーバや通信機器類において多数のマザーボードが接続されるバックボードや、ケーブルコネクタ等の接続部分に用いられる(例えば、特許文献1を参照)。IMTにおいて、スルーホールにピン状の端子を通した状態でリフローを行う態様は、ピンリフロー或いはピンスルーリフローと呼ばれることがある。
実開平4−94775号公報
プリント基板のスルーホールにはんだペーストを塗布してから電子部品をプリント基板に載せると、スルーホールに塗布したはんだペーストが電子部品の端子に押し退けられ、リフローを行っても溶融したはんだペーストが端子とスルーホールとの隙間に行き渡らない虞がある。
そこで、本願は、スルーホールに塗布したはんだペーストで電子部品の端子をスルーホールに溶着する際の接合信頼性を向上する電子部品の実装方法を提供することを目的とする。
本願は、次のような電子部品の実装方法を開示する。
電子部品を実装するプリント基板のスルーホールにはんだペーストを塗布し、
前記電子部品の端子が前記スルーホールに進入するのを規制する規制部材を前記電子部品と前記プリント基板との間に挟む状態で前記電子部品を前記プリント基板に載せ、
前記規制部材が溶融する温度でリフローを行い、前記端子を前記スルーホール内に前記はんだペーストで溶着する、
電子部品の実装方法。
上記電子部品の実装方法であれば、スルーホールに塗布したはんだペーストで電子部品の端子をスルーホールに溶着する際の接合信頼性が向上する。
図1は、電子部品の実装方法の処理フロー図の一例である。 図2は、電子部品を実装するプリント基板のスルーホールにはんだペーストを塗布した状態を示した図の一例である。 図3は、電子部品をプリント基板に載せた状態を示した図の一例である。 図4は、端子をスルーホール内にはんだペーストで溶着した状態を示した図の一例である。 図5は、規制部材の無い状態で電子部品をプリント基板に載せた状態を示した図の一例である。 図6は、規制部材の無い状態で電子部品をプリント基板に実装した場合のはんだペーストの状態を示した図の一例である。 図7は、スルーホールに塗布するはんだペーストの量を増やしたプリント基板を示した図の一例である。 図8は、電子部品をプリント基板に載せた状態を示した図の変形例である。 図9は、規制部材に対応する部分にスルーホールを設けたプリント基板を示した図の一例である。 図10は、規制部材に対応する部分にスルーホールを設けたプリント基板に電子部品を載せた状態を示した図の一例である。 図11は、溶融した規制部材がスルーホール内に進入した状態を示した図の一例である。 図12は、電気的な接続を目的とした端子としての規制部材を多数配列した電子部品を示した図の一例である。 図13は、電気的な接続を目的とした端子としての規制部材を配列した電子部品をプリント基板に実装する状態を示した図の一例である。 図14は、電気的な接続を目的とした端子としての規制部材を配列した電子部品をプリント基板に実装した状態を示した図の一例である。 図15は、端子や規制部材の他にスタンドオフを設けた電子部品を示した図の一例である。 図16は、端子や規制部材の他、スタンドオフを備えた電子部品をプリント基板に実装する状態を示した図の一例である。 図17は、端子や規制部材の他、スタンドオフを備えた電子部品がプリント基板に載った状態を示した図の一例である。 図18は、端子や規制部材の他、スタンドオフを備えた電子部品を載せたプリント基板にリフローを施している状態を示した図の一例である。 図19は、端子や規制部材の他、スタンドオフを備えた電子部品がプリント基板に実装された状態を示した図の一例である。
以下、実施形態について説明する。以下に示す実施形態は、単なる例示であり、本願の技術的範囲を以下の態様に限定するものではない。
<電子部品の実装方法の実施形態>
図1は、電子部品の実装方法の処理フロー図の一例である。以下、実施形態に係る電子部品の実装方法について、図1の処理フロー図に沿って説明する。
本実施形態では、まず、電子部品を実装するプリント基板のスルーホールにはんだペーストを塗布する(S101)。図2は、電子部品を実装するプリント基板のスルーホールにはんだペーストを塗布した状態を示した図の一例である。電子部品を実装するプリント基板1のスルーホール2にはんだペースト3を塗布する際は、例えば、スルーホール2の開口部分を覆うようにはんだペースト3を塗布する。スルーホール2の開口部分を覆うようにはんだペースト3を塗布しておけば、リフローの際、はんだペースト3がスルーホール2と電子部品の端子との隙間に行き渡りやすい。スルーホール2へのはんだペースト3の塗布は、例えば、スルーホール2に対応する部分に孔を開けたマスクでプリント基板1の表面を覆い、マスクの上にはんだペーストを塗布してからスキージを行い、マスクを外
すことにより実現可能である。
なお、スルーホール2にはんだペースト3を塗布する際は、スルーホール2の開口部分を覆うようにはんだペースト3を塗布する態様に限定されるものではない。はんだペースト3は、例えば、スルーホール2の開口部分の一部のみを覆うように塗布されてもよいし、或いは、スルーホール2の内部に塗布されてもよい。
本実施形態では、次に、電子部品の端子がスルーホール2に進入するのを規制する規制部材を電子部品とプリント基板1との間に挟む状態で、電子部品をプリント基板1に載せる(S102)。図3は、電子部品をプリント基板に載せた状態を示した図の一例である。電子部品4をプリント基板1に載せる際は、例えば、電子部品4の端子6がスルーホール2に進入するのを規制する規制部材5を電子部品4とプリント基板1との間に挟む状態で、電子部品4をプリント基板1に載せる。電子部品4をプリント基板1に載せる際は、例えば、端子6がスルーホール2の位置に合うように、電子部品4とプリント基板1との相対的な位置関係を調整する。位置合わせは、例えば、電子部品4をハンドリングするマウンタの動作量の調整、電子部品4やプリント基板1に形成した孔やマーク等のガイド類を用いた微調整等により高精度に実現可能である。端子6をスルーホール2に進入させるために用いる挿入用のガイド類は、例えば、ガイド用に設けたピン状の端子およびスルーホールによって実現されるものであってもよいし、電子部品4から突出する各種の突起およびプリント基板1に設けた孔によって実現されるものであってもよい。
規制部材5は、リフローによって溶融可能な熱溶融性の材料で形成される部材であり、例えば、はんだで形成した部材を適用可能である。規制部材5は、如何なる形態を採ってもよいが、例えば、電子部品4がIMT用のピン状の接続端子のみならずSMT用のはんだボールの接続端子を含んでいる場合は、規制部材5をはんだボールで形成すれば、接続端子としてのはんだボールの形成と同じ工程で規制部材5を形成可能である。しかし、規制部材5は、はんだボールの形態を呈するものに限定されるものでなく、例えば、電子部品をプリント基板等の表面から浮かせるために用いられる、いわゆるスタンドオフ等と同様の形態を呈するものであってもよい。
なお、規制部材5は、電子部品4に溶着されていた部材であってもよいし、プリント基板1に溶着されていた部材であってもよいし、或いはプリント基板1や電子部品4に溶着されていなかった別部材であってもよい。
また、規制部材5は、端子6の先端がスルーホール2の開口部分の手前の位置で、端子6がスルーホール2に進入するのを規制するように形成されている。よって、規制部材5が端子6の進入を規制している状態においては、スルーホール2に塗布されたはんだペースト3が端子6に押し退けられる可能性が低い。また、はんだペースト3がスルーホール2の開口部分を覆うように塗布されている場合、規制部材5は、端子6の先端がスルーホール2の開口部分を覆うはんだペースト3に接する位置で端子6の進入を規制していれば、リフローによってはんだペースト3が溶融した際、端子6に溶着しやすい。端子6の進入が規制される位置は、規制部材5の高さを調整することにより適宜変更可能である。
また、規制部材5は、図3や図4において、プリント基板1に設けられたパッド状の部材に接触するように図示されているが、パッド状の部材は省略されていてもよい。
本実施形態では、次に、規制部材5が溶融する温度でリフローを行い、端子6をスルーホール2内にはんだペースト3で溶着する(S103)。図4は、端子をスルーホール内にはんだペーストで溶着した状態を示した図の一例である。リフローは、例えば、電子部品4を載せたプリント基板1を、シーズヒータや赤外線ランプ等の熱源を設けたトンネル
状の炉内に通して予熱や本加熱、冷却等を行うことにより実現可能である。電子部品4を載せたプリント基板1にリフローを施すと、はんだペースト3や規制部材5が溶融する。規制部材5が溶融すると、規制部材5に支持されていた電子部品4が下降し、電子部品4の端子6がスルーホール2に進入する。規制部材5が溶融して電子部品4の端子6がスルーホール2に進入する際、はんだペースト3は、リフローによって既に溶融しており、スルーホール2の表面や端子6の表面に対して十分な濡れ性を発揮する状態にある。従って、規制部材5が溶融して電子部品4の端子6がスルーホール2に進入すると、溶融したはんだペースト3が、端子6とスルーホール2との隙間に広がり、隙間を満たす。端子6とスルーホール2との隙間に広がったはんだペースト3は、冷却されると硬化し、端子6をスルーホール2内に溶着する。
本実施形態によれば、規制部材5を用いているため、電子部品4をプリント基板1に載せた場合に、端子6のスルーホール2への進入が規制される。よって、電子部品4をプリント基板1に載せても、スルーホール2に塗布されたはんだペースト3がスルーホール2から押し退けられる可能性が低い。
なお、規制部材5は、リフローによって溶融可能な熱溶融性の如何なる材料で形成してもよく、例えば、規制部材5をはんだペースト3と同じ材料で形成することも可能である。規制部材5をはんだペースト3と同じ材料で形成すれば、リフローの際、規制部材5とはんだペースト3がほとんど同じ温度で溶融するため、規制部材5による端子6のスルーホール2への進入の規制が解除された際、はんだペースト3がスルーホール2から押し退けられる可能性が低い。また、規制部材5は、例えば、リフローを行うとはんだペースト3が先に液化し、その後に規制部材5が液化するように温度の階層を設けると、端子6がスルーホール2に進入しやすい。
図5は、規制部材の無い状態で電子部品をプリント基板に載せた状態を示した図の一例である。規制部材5が無い状態で電子部品4をプリント基板1に載せる場合、電子部品4の端子6がスルーホール2に進入するのを規制する手段が無いため、スルーホール2に塗布したはんだペースト3が電子部品4の端子6に押し退けられる虞がある。
図6は、規制部材の無い状態で電子部品をプリント基板に実装した場合のはんだペーストの状態を示した図の一例である。規制部材5が無い状態で電子部品4をプリント基板1に載せると、スルーホール2に塗布したはんだペースト3が電子部品4の端子6に押し退けられてしまい、端子6を溶着するはんだペースト3の量が不足する場合が生じ得る。端子6を溶着するはんだペースト3の量が不足した状態でリフローを行うと、溶融したはんだペースト3が端子6とスルーホール2との隙間全体に行き渡らないことがある。例えば、図6に示したように、はんだペースト3が端子6とスルーホール2との隙間全体に行き渡らない場合、電気抵抗の増大や接合強度の不足を招く虞がある。
そこで、スルーホールに塗布するはんだペーストの量を増やし、溶融したはんだペーストが端子とスルーホールとの隙間全体に行き渡るようにする方策が考えられる。図7は、スルーホールに塗布するはんだペーストの量を増やしたプリント基板を示した図の一例である。スルーホール2に塗布するはんだペースト3の量は、スルーホールを囲むランドの大きさを変えたり、或いははんだペースト3の厚みを増減したりすることにより調節可能である。スルーホール2に塗布するはんだペースト3の量を増やした場合、リフローによって溶融したはんだペースト3がスルーホール2の周辺に流出し、近隣のスルーホール2等に接触する虞がある。よって、スルーホール2に塗布するはんだペースト3の量を増やしたい場合、図7に示すように、スルーホール2同士の間隔を広くすることになり、配線の高密度化に対応することが難しい。
一方、規制部材を用いる本実施形態の実装方法であれば、はんだペーストがスルーホールから押し退けられる可能性が低いため、はんだペーストの量を減らしても、はんだペーストを端子とスルーホールとの隙間全体に行き渡らせることができる。よって、規制部材を用いて電子部品を実装すれば、端子とスルーホールとの間の電気抵抗の増大や接合強度の不足を招く可能性を、規制部材を用いない場合よりも低くすることができる。なお、はんだペーストの量を減らす場合、スルーホールと端子との間のクリアランスをはんだペーストの削減量に合わせて小さくした方が、スルーホールと端子との隙間をはんだペーストで満たしやすい。
また、規制部材を用いて電子部品を実装すれば、スルーホールに塗布するはんだペーストの量を、規制部材を用いない場合よりも減らすことが可能である。よって、規制部材を用いて電子部品を実装すれば、スルーホールや端子同士の間隔を、規制部材を用いない場合よりも狭くしたり、端子の長さを短くしたりすることが可能である。従って、上記実施形態に係る電子部品の実装方法であれば、規制部材を用いない場合に比べて配線の高密度化に対応することが容易となり、例えば、小型のコネクタ等への適用が可能となる。また、上記実施形態に係る電子部品の実装方法であれば、規制部材を用いない場合に比べて端子の短縮化に対応することが容易となり、例えば、高速伝送コネクタ等への適用が可能となる。
<第1変形例>
なお、上記実施形態に係る電子部品の実装方法は、以下のようなプリント基板に適用することも可能である。図8は、電子部品をプリント基板に載せた状態を示した図の変形例である。
上記実施形態に係る電子部品の実装方法は、例えば、図8に示すように、プリント基板11の両面を貫通しないスルーホール12に電子部品4の端子6を通し、電子部品4を実装する場合にも適用可能である。規制部材5が電子部品4を支持する場合、スルーホール12に塗布されたはんだペースト13は、端子6に押し退けられてスルーホール12内に落ちる可能性が低い。規制部材5を用いる実装方法であれば、はんだペースト13がスルーホール12から押し退けられる可能性が低いため、はんだペースト13の量を減らしても、リフローにより、はんだペースト13を端子6とスルーホール12との隙間全体に行き渡らせることができる。よって、上記実施形態に係る電子部品の実装方法で電子部品4をプリント基板11に実装すれば、端子6とスルーホール12との間の電気抵抗の増大や接合強度の不足を招く可能性を、規制部材5を用いない場合よりも低くすることができる。
<第2変形例>
また、上記実施形態に係る電子部品の実装方法は、例えば、図8に示すように、スルーホール12の開口部分が外側に向かって徐々に広がる形態のプリント基板11に電子部品4を実装する場合にも適用可能である。規制部材5が電子部品4を支持する場合、スルーホール12に塗布されたはんだペースト13は、電子部品4の端子6に押し退けられにくい。よって、規制部材5を用いる実装方法であれば、スルーホール12の開口部分が外側に向かって徐々に広がる形態であっても、スルーホール12に塗布されたはんだペースト13が端子6に押し退けられてスルーホール12内に落ちる可能性が低い。はんだペースト13がスルーホール12から押し退けられる可能性が低いため、はんだペースト13の量を減らしても、リフローにより溶融したはんだペースト13を端子6とスルーホール12との隙間全体に行き渡らせることができる。よって、上記実施形態に係る電子部品の実装方法で電子部品4を実装すれば、端子6とスルーホール12との間の電気抵抗の増大や接合強度の不足を招く可能性を、規制部材5を用いない場合よりも低くすることができる。また、スルーホール12の開口部分が外側に向かって徐々に広がる形態であるため、端
子6をスルーホール12に進入させやすい。
なお、スルーホール12の開口部分が外側に向かって徐々に広がる形態を採っている場合、スルーホール12と端子6との間のクリアランスが小さくても端子6をスルーホール12に進入させやすい。
なお、図8では、プリント基板11の両面を貫通せず、また、開口部分が外側に向かって徐々に広がる形態のスルーホール12を図示しているが、上記実施形態に係る電子部品の実装方法は、上記第1変形例および上記第2変形例を組み合わせた態様のプリント基板への適用に限定されるものではない。上記実施形態に係る電子部品の実装方法は、例えば、プリント基板の両面を貫通し、開口部分が外側に向かって徐々に広がる形態のスルーホールを設けたプリント基板、或いは、プリント基板の両面を貫通せず、開口部分が外側に向かって徐々に広がらない形態のスルーホールを設けたプリント基板への適用も可能である。
<第3変形例>
また、上記実施形態に係る電子部品の実装方法は、規制部材に対応する部分にスルーホールを設けたプリント基板に電子部品を実装する場合にも適用可能である。図9は、規制部材に対応する部分にスルーホールを設けたプリント基板を示した図の一例である。上記実施形態に係る電子部品の実装方法を、規制部材に対応する部分にスルーホール22Bを更に設けたプリント基板21に適用する場合、はんだペースト23は、例えば、図9に示すように、端子に対応するスルーホール22Aの開口部分を覆うように塗布する(S101)。
図10は、規制部材に対応する部分にスルーホールを設けたプリント基板に電子部品を載せた状態を示した図の一例である。規制部材5に対応する部分にスルーホール22Bを設けたプリント基板21に電子部品4を載せる際は、例えば、端子6がスルーホール22Aの位置に合うように電子部品4をプリント基板21に載せる(S102)。すると、規制部材5は、スルーホール22Bがある位置で電子部品4とプリント基板21との間に挟まれる状態となる。
次に、規制部材5が溶融する温度でリフローを行い、端子6をスルーホール22A内にはんだペースト23で溶着する(S103)。この際、規制部材5が溶融する温度でリフローを行っているため、溶融した規制部材5がスルーホール22B内に進入することになる。図11は、溶融した規制部材がスルーホール内に進入した状態を示した図の一例である。電子部品4を載せたプリント基板21にリフローを施すと、はんだペースト23や規制部材5が溶融する。規制部材5が溶融すると、規制部材5に支持されていた電子部品4が下降し、電子部品4の端子6がスルーホール22Aに進入する他、溶融した規制部材5がスルーホール22Bに進入する。よって、スルーホール22Bを設けたプリント基板21であれば、スルーホール22Bの無いプリント基板に比べて、溶融した規制部材5がプリント基板21の表面に広がる可能性を低減することができる。
<第4変形例>
ところで、規制部材は、例えば、電気信号の伝達や接地等の電気的な接続を目的とした端子を兼ねていてもよい。図12は、電気的な接続を目的とした端子としての規制部材を多数配列した電子部品を示した図の一例である。図12に示す電子部品34は、電気的な接続を目的とした端子としての規制部材35を、ピン状の端子36と共に多数配列している。よって、電子部品34は、規制部材35についてはSMTによって接合し、端子36についてはIMTによって接合する態様を採ることになる。
図13は、電気的な接続を目的とした端子としての規制部材を配列した電子部品をプリント基板に実装する状態を示した図の一例である。電気的な接続を目的とした端子としての規制部材35を配列した電子部品34をプリント基板31に実装する際は、各規制部材35及び端子36の位置が、プリント基板31の電極パッドやスルーホールの位置に合うように、電子部品34とプリント基板31との相対的な位置関係を調整する。
図14は、電気的な接続を目的とした端子としての規制部材を配列した電子部品をプリント基板に実装した状態を示した図の一例である。電子部品34とプリント基板31との相対的な位置関係を調整した後は、電子部品34を載せたプリント基板31にリフローを行い、スルーホールに塗布されているはんだペーストや規制部材を溶融させる。規制部材35が溶融すると、規制部材35に支持されていた電子部品34が下降し、電子部品34の端子36がプリント基板31のスルーホールに進入し、端子36がスルーホール32に溶着する。また、溶融した規制部材35がプリント基板31の電極パッドに溶着する。
本第4変形例では、電子部品34をプリント基板31に載せると、規制部材35が電子部品34を支持する。よって、上記実施形態に係る電子部品の実装方法は、電気的な接続を目的とした端子としての規制部材35を配列した電子部品34をプリント基板31に実装する場合に適用しても、スルーホールに塗布されたはんだペーストがスルーホールから押し退けられる可能性を低減し、電気抵抗の増大や接合強度の不足を抑制することが可能である。
<第5変形例>
また、上記実施形態に係る電子部品の実装方法は、スタンドオフを設けた電子部品をプリント基板に実装する場合に適用してもよい。図15は、端子や規制部材の他にスタンドオフを設けた電子部品を示した図の一例である。図15に示す電子部品44は、電子部品44の電気的な接続を目的としたピン状の端子46、電子部品44の支持を目的としたピン状の規制部材45の他、はんだペーストや規制部材45が溶融するリフロー時においても電子部品44をプリント基板の表面から浮かせるスタンドオフ47を備える。
図16は、端子や規制部材の他、スタンドオフを備えた電子部品をプリント基板に実装する状態を示した図の一例である。電子部品44をプリント基板41に実装する際は、各端子46の位置がプリント基板41のスルーホールに合うように、電子部品44とプリント基板41との相対的な位置関係を調整する。
図17は、端子や規制部材の他、スタンドオフを備えた電子部品がプリント基板に載った状態を示した図の一例である。電子部品44には、規制部材45が備わっているため、リフロー前の段階では、端子46のスルーホールへの進入が規制されており、また、スタンドオフ47とプリント基板41との間は離間している。
図18は、端子や規制部材の他、スタンドオフを備えた電子部品を載せたプリント基板にリフローを施している状態を示した図の一例である。規制部材45がリフローによって溶融し始めると、規制部材45に支持されていた電子部品44は下降し始める。規制部材45が溶融して電子部品44の端子46がスルーホールに進入する際、スルーホールに塗布されているはんだペーストは、リフローによって既に溶融しており、スルーホールの表面や端子46の表面に対して十分な濡れ性を発揮する状態にある。従って、規制部材45が溶融して電子部品44の端子46がスルーホールに進入すると、溶融したはんだペーストは、端子46とスルーホールとの隙間に広がり、隙間を満たす。
図19は、端子や規制部材の他、スタンドオフを備えた電子部品がプリント基板に実装された状態を示した図の一例である。規制部材45がリフローによって完全に溶融すると
、電子部品44のスタンドオフ47がプリント基板41に接触する。電子部品44のスタンドオフ47がプリント基板41に接触すると、電子部品44の下降が止まる。よって、電子部品44は、電子部品44とプリント基板41との間に隙間を隔てた状態でプリント基板41に実装されることになる。上記実施形態に係る電子部品の実装方法は、端子や規制部材とは別にスタンドオフを設けた電子部品をプリント基板に実装する場合に適用しても、スルーホールに塗布されたはんだペーストがスルーホールから押し退けられる可能性を低減し、電気抵抗の増大や接合強度の不足を抑制することが可能である。
1,11,21,31,41・・プリント基板;2,12,22A,22B,32・・スルーホール;3,13,23・・はんだペースト;4,34,44・・電子部品;5,35,45・・規制部材;6,36,46・・端子;47・・スタンドオフ

Claims (5)

  1. 電子部品を実装するプリント基板のスルーホールにはんだペーストを塗布し、
    前記電子部品の端子が前記スルーホールに進入するのを規制する規制部材を前記電子部品と前記プリント基板との間に挟む状態で前記電子部品を前記プリント基板に載せ、
    前記規制部材が溶融する温度でリフローを行い、前記端子を前記スルーホール内に前記はんだペーストで溶着する、
    電子部品の実装方法。
  2. 前記スルーホールにはんだペーストを塗布する際は、前記スルーホールの開口部分を覆うように前記はんだペーストを塗布する、
    請求項1に記載の電子部品の実装方法。
  3. 前記規制部材は、前記端子の先端が前記スルーホールの開口部分の手前の位置で、前記端子が前記スルーホールに進入するのを規制するように形成されている、
    請求項1または2に記載の電子部品の実装方法。
  4. 前記スルーホールにはんだペーストを塗布する際は、前記スルーホールの開口部分を覆うように前記はんだペーストを塗布し、
    前記規制部材は、前記端子の先端が前記スルーホールの開口部分を覆う前記はんだペーストに接する位置で、前記端子が前記スルーホールに進入するのを規制するように形成されている、
    請求項1から3の何れか一項に記載の電子部品の実装方法。
  5. 前記規制部材は、前記電子部品に溶着されるはんだボールである、
    請求項1から4の何れか一項に記載の電子部品の実装方法。
JP2013060964A 2013-03-22 2013-03-22 電子部品の実装方法 Pending JP2014187177A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013060964A JP2014187177A (ja) 2013-03-22 2013-03-22 電子部品の実装方法
US14/183,725 US20140283381A1 (en) 2013-03-22 2014-02-19 Method of mounting electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013060964A JP2014187177A (ja) 2013-03-22 2013-03-22 電子部品の実装方法

Publications (1)

Publication Number Publication Date
JP2014187177A true JP2014187177A (ja) 2014-10-02

Family

ID=51568070

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013060964A Pending JP2014187177A (ja) 2013-03-22 2013-03-22 電子部品の実装方法

Country Status (2)

Country Link
US (1) US20140283381A1 (ja)
JP (1) JP2014187177A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9942993B2 (en) 2014-12-26 2018-04-10 DISH Technologies L.L.C. Method for back-drilling a through-hole onto a printed circuit board (PCB)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4458137B2 (ja) * 2007-09-10 2010-04-28 株式会社デンソー 電子装置
JP5505171B2 (ja) * 2010-07-30 2014-05-28 富士通株式会社 回路基板ユニット、回路基板ユニットの製造方法、及び電子装置

Also Published As

Publication number Publication date
US20140283381A1 (en) 2014-09-25

Similar Documents

Publication Publication Date Title
GB2422491A (en) Printed circuit board
JP2004207232A (ja) 半田貯蔵移動装置及び工程
CN204669723U (zh) 一种电路板、印制电路板及钢网
CN104540333A (zh) 3D Plus封装器件的装配工艺方法
JP6662569B2 (ja) フレキシブルプリント配線基板およびその実装方法
US20080180900A1 (en) Electronic Component for an Electronic Carrier Substrate
JP2013254870A (ja) プリント配線基板及び半田付け方法
WO2017166656A1 (zh) 印刷线路板及其制造方法
US9296056B2 (en) Device for thermal management of surface mount devices during reflow soldering
JP2014187177A (ja) 電子部品の実装方法
JP7213058B2 (ja) 厚銅多層基板の半田付け方法
US7900808B2 (en) Soldering method and system thereof
TWI608889B (zh) 焊接裝置及焊接方法
US20130026630A1 (en) Flip chips having multiple solder bump geometries
JP6318791B2 (ja) バスバー接続構造
JP2013045919A (ja) プリント配線板
JP2010034168A (ja) 電子部品ハンダ付け方法
TWI391056B (zh) 焊盤、具有該焊盤的電路板和電子裝置
JP2004342776A (ja) 回路基板
US20110174525A1 (en) Method and Electronic Assembly to Attach a Component to a Substrate
JP2006120940A (ja) 電子部品実装基板、加熱装置及びシールドケース装着方法
KR101296372B1 (ko) 프리 리플로우 방식의 이종재질 솔더간 솔더링 장치 및 솔더링 방법
TWI768956B (zh) 焊接方法
KR20100092368A (ko) 전자 부품 유닛의 제조 방법
KR100900385B1 (ko) 솔더가 전기 접점까지 상승하는 것을 막는 방법과 이방법에 의해 생산되는 전기 접점