JP2014175652A - オープンソース・パワー・カッド・フラット・ノーリード（ｐｑｆｎ）リードフレーム - Google Patents

オープンソース・パワー・カッド・フラット・ノーリード（ｐｑｆｎ）リードフレーム Download PDF

Info

Publication number
JP2014175652A
JP2014175652A JP2014011569A JP2014011569A JP2014175652A JP 2014175652 A JP2014175652 A JP 2014175652A JP 2014011569 A JP2014011569 A JP 2014011569A JP 2014011569 A JP2014011569 A JP 2014011569A JP 2014175652 A JP2014175652 A JP 2014175652A
Authority
JP
Japan
Prior art keywords
phase
pqfn
leadframe
power switch
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014011569A
Other languages
English (en)
Inventor
fernando Dean
フェルナンド ディーン
Barbosa Roel
バルボーザ ロエル
Takahashi Toshio
タカハシ トシオ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Americas Corp
Original Assignee
International Rectifier Corp USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US14/102,379 external-priority patent/US9324646B2/en
Application filed by International Rectifier Corp USA filed Critical International Rectifier Corp USA
Publication of JP2014175652A publication Critical patent/JP2014175652A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)
  • Laminated Bodies (AREA)
  • Networks Using Active Elements (AREA)

Abstract

【課題】回路設計を簡単化し、コストを低減し、高い効率及び性能を得られ、アプリケーションの統合を容易にし、電気的及び熱的性能を高められるパワー・カッド・フラット・ノーリード（ＰＱＦＮ）リードフレームを提供する。
【解決手段】ＰＱＦＮパッケージはＰＱＦＮリードフレームの上に置かれたＵ相、Ｖ相及びＷ相パワースイッチを備える。Ｕ相パワースイッチのドレインはＰＱＦＮリードフレームのＵ相出力ストリップに接続される。Ｕ相パワースイッチのソースはＵ相電流検出端子に接続される。Ｕ相出力ストリップはＰＱＦＮリードフレームを実質的に横断できる。ＰＱＦＮリードフレームの上に置かれた別のＵ相パワースイッチを備え、別のＵ相パワースイッチのソースはＰＱＦＮリードフレームのＵ相出力ストリップに接続される。Ｕ相出力ストリップに少なくとも１つのワイヤボンドを接続することができる。
【選択図】図１Ａ

Description

本出願は、２０１３年３月７日に出願された「Open Source Power Quad Flat No-Lead (PQFN) Leadframe」という名称の米国特許仮出願第６１／７７４，５３５号の優先権の利益を主張する。本出願は、２０１２年１０月２６日に出願された「Compact Wirebonded Power Quad Flat No-Lead (PQFN) Package」という名称の特許出願第１３／６６２，２２４号の一部継続出願でもあり、同第１３／６６２，２２４号は２０１１年２月２４日に出願された「Multi-Chip Module (MCM) Power Quad Flat No-Lead (PQFN) Package Utilizing a Leadframe for Electrical Interconnections」という名称の特許出願第１３／０３４，５１９号の優先権の利益を主張しており、同第１３／０３４，５１９号は２０１０年１２月１３日に出願された「Low Cost Leadframe Based High Power Density Full Bridge Power Device」という名称の米国特許仮出願第６１／４５９，５２７号の優先権の利益を主張している。本出願は上記の出願のすべてに対して優先権の利益を主張する。更に、上記のすべての出願の開示内容は参照することにより本出願に全て組み込まれるものとする。
定義
本明細書で使用される、用語「III−Ｖ族」は少なくとも１つのIII族元素と少なくとも１つのＶ族元素を含む化合物半導体を意味する。例えば、III−Ｖ族半導体は、III族窒化物半導体の形を取り得る。「III族窒化物」又は「III−Ｎ」は窒素とアルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）及びボロン（Ｂ）などの少なくとも１つのIII族元素を含む化合物半導体を意味し、例えば窒化アルミニウムガリウム（ＡｌｘＧａ(1-x)Ｎ、窒化インジウムガリウムＩｎｙＧａ(1-y)Ｎ、窒化アルミニウムインジウムガリウムＡｌxＩｎｙＧａ(1-x-y)Ｎ、砒化リン化窒化ガリウム（ＧａＡｓａＰｂＮ(1-a-b)）、砒化リン化窒化アルミニウムインジウムガリウム（ＡｌｘＩｎｙＧａ(1-x-y)ＡｓａＰｂＮ(1-a-b)）などの合金を含むが、これらに限定されない。また、III族窒化物は一般に、Ｇａ極性、Ｎ極性、半極性又は非極性結晶方位などの任意の極性を有するが、これらに限定されない。また、III族窒化物材料は、ウルツ鉱型、閃亜鉛鉱型、あるいは混合ポリタイプ（結晶多形）のいずれかを含むことができ、単結晶又はモノクリスタル、多結晶、または非結晶の結晶構造を含むことができる。本明細書で使用される、「窒化ガリウム」、「ＧａＮ」はIII族窒化物化合物半導体を意味し、III族元素は若干量又は相当量のガリウムを含むが、ガリウムに加えて他のIII族元素も含むことができる。また、III−Ｖ族又はＧａＮトランジスタはIII−Ｖ族又はＧａＮトランジスタを低電圧IV族トランジスタとカスコード接続することによって形成される複合高電圧エンハンスメントモードトランジスタも指す。
さらに、本明細書で使用される、用語「IV族」はシリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）及び炭素（Ｃ）などの少なくとも１つのIV族の元素を意味し、例えばシリコンゲルマニウム（ＳｉＧｅ）及び炭化シリコン（ＳｉＣ）などの化合物半導体も含む。また、IV族は歪化されたIV族材料を生成するためにIV族元素の２つ以上の層又はIV族元素のドーピングを含む半導体材料も意味し、例えばシリコン・オン・インシュレータ（ＳＯＩ）、酸素注入分離基板（ＳＩＭＯＸ）及びシリコンオンサファイヤ（ＳＯＳ）などのIV族ベースの複合基板又はシリコン複合基板も含み得る。
幾つかの半導体装置を組み合わせ収容するパッケージは、関連及び依存する回路コンポーネントを近接近に保つことによって、回路設計を簡単化し、コストを低減し、より高い効率及び向上した性能をもたらすことができる。更に、これらのパッケージはコンポーネントの個別パッケージを使用する場合に比べて、アプリケーションの統合を容易にするとともに電気的及び熱的性能を高めることができる。
カッド・フラット・ノーリード（ＱＦＮ）パッケージは、パワー半導体デバイス等の電気コンポーネントのためのリードレスパッケージである。ＱＦＮパッケージはパッケージ内に収容する電気コンポーネントへの接続にリードフレーム及びワイヤボンドを使用することができる。ＱＦＮは多くの場合複雑さが制限され、特により複雑な構成に対して電気配線のルーティングが難問になり得る。従って、ＱＦＮパッケージは多くの場合簡単な構成を取り、少数の電気コンポーネントを収容するものとなる。
オープンソース・パワー・カッド・フラット・ノーリード（ＰＱＦＮ）リードフレームが概して図面の少なくとも一つに示され且つ又関連して明細書で説明され、請求の範囲で完全に特定される。
模範的なパワー・カッド・フラット・ノーリード（ＰＱＦＮ）の回路の回路図を示す。 多相パワーインバータ回路に含まれる模範的なＰＱＦＮパッケージの回路図を示す。 模範的なＰＱＦＮパッケージのリードフレームの上面図を示す。 ワイヤボンドを備える模範的なＰＱＦＮパッケージの上面図を示す。 模範的なＰＱＦＮパッケージの底面図を示す。 模範的なＰＱＦＮパッケージの一部分の断面図を示す。
以下の説明には本発明の実施形態に関連する具体的な情報が含まれる。当業者に明らかなように、本発明は本明細書に具体的に記載される態様と異なる態様で実施することができる。本願の添付図面及びそれらの詳細説明は模範的な実施形態を対象にしているにすぎない。特に断らない限り、図中の同等もしくは対応する構成要素は同等もしくは対応する参照番号で示されている。更に、本願の図面及び説明図は一般に正しい寸法比で示されておらず、実際の相対寸法に対応するものではない。
図１Ａはパワー・カッド・フラット・ノーリード（ＰＱＦＮ）１００の回路の回路図を示す。図１Ｂは多相パワーインバータ回路１５０に含まれるＰＱＦＮパッケージ１００の概略図を示す。
図１Ａ及び図１Ｂにつき説明すると、ＰＱＦＮパッケージ１００は、ドライバ集積回路（ＩＣ）１０２、Ｕ相パワースイッチ１０４ａ及び１０４ｂ、Ｖ相パワースイッチ１０６ａ及び１０６ｂ、及びＷ相パワースイッチ１０８ａ及び１０８ｂを含む。
図１Ｂの多相パワーインバータ回路１５０において、ＰＱＦＮパッケージ１００は、バス電圧源１１４、供給電圧源１１６、マイクロコントローラ１２４、モータ１２６、抵抗Ｒ１，ＲＳ１，ＲＳ２，ＲＳ３，ＲＵ，ＲＶ及びＲＷ、キャパシタＣ１、及びブートストラップキャパシタＣＢ１，ＣＢ２，ＣＢ３に接続される。
ＰＱＦＮパッケージ１００、マイクロコントローラ１２４、モータ１２６、抵抗Ｒ１，ＲＳ１，ＲＳ２，ＲＳ３，ＲＵ，ＲＶ及びＲＷ、キャパシタＣ１、及びブートストラップキャパシタＣＢ１，ＣＢ２，ＣＢ３のどれもプリント回路板（ＰＣＢ）に装着することができる。更に、ＰＱＦＮパッケージ１００は、ＰＣＢ上の導電リードを介して、バス電圧源１１４、供給電圧源１１６、マイクロコントローラ１２４、モータ１２６、抵抗Ｒ１，ＲＳ１，ＲＳ２，ＲＳ３，ＲＵ，ＲＶ及びＲＷ，キャパシタＣ１、及びブートストラップキャパシタＣＢ１，ＣＢ２，ＣＢ３のどれにも接続することができる。
ＰＱＦＮパッケージ１００は、ＶＢＵＳ端子１１２ａ、ＶＣＣ端子１１２ｂ、ＨＩＮ１端子１１２ｃ、ＨＩＮ２端子１１２ｄ、ＨＩＮ３端子１１２ｅ、ＬＩＮ１端子１１２ｆ、ＬＩＮ２端子１１２ｇ、ＬＩＮ３端子１１２ｈ、ＥＮ端子１１２ｉ、ＦＡＵＬＴ端子１１２ｊ、ＲＣＩＮ端子１１２ｋ、ＩＴＲＩＰ端子１１２ｌ、ＶＳＳ端子１１２ｍ、ＳＷ１端子１１２ｎ、ＳＷ２端子１１２ｏ、ＳＷ３端子１１２ｐ、ＶＢ１端子１１２ｑ、ＶＢ２端子１１２ｒ、及びＶＢ３端子１１２ｓ、ＶＲＵ端子１１２ｔ（「Ｕ相電流検出端子１１２ｔ」ともいう）、ＶＲＶ端子１１２ｕ（「Ｖ相電流検出端子１１２ｕ」ともいう）、ＶＲＷ端子１１２ｖ（「Ｗ相電流検出端子１１２ｖ」ともいう）も含み、これらの端子は総称してＩ／Ｏ端子１１２という。
ＰＱＦＮパッケージ１００において、ＶＢＵＳ端子１１２ａはバス電圧源１１４から入力としてＶＢＵＳを受ける。ＶＣＣ端子１１２ｂは供給電圧源１１６からドライバＩＣ１０２への入力としてＶＣＣを受ける。ＨＩＮ１端子１１２ｃ、ＨＩＮ２端子１１２ｄ及びＨＩＮ３端子１１２ｅはマイクロコントローラ１２４からドライバＩＣ１０２への入力としてＨＩＮ１，ＨＩＮ２及びＨＩＮ３をそれぞれ受信する。ＬＩＮ１端子１１２ｆ、ＬＩＮ２端子１１２ｇ及びＬＩＮ３端子１１２ｈはマイクロコントローラ１２４からドライバＩＣ１０２への入力としてＬＩＮ１，ＬＩＮ２及びＬＩＮ３をそれぞれ受信する。ＥＮ端子１１２ｉはマイクロコントローラ１２４からドライバＩＣ１０２への入力としてＥＮを受信する。ＦＡＵＬＴ端子１１２ｊはドライバＩＣ１０２からマイクロコントローラ１２４への出力としてＦＡＵＬＴを受信する。ＲＣＩＮ端子１１２ｋは抵抗Ｒ１及びキャパシタＣ１からドライバＩＣ１０２への入力としてＲＣＩＮを受ける。ＩＴＲＩＰ端子１２１ｌはＵ相パワースイッチ１０４ｂ、Ｖ相パワースイッチ１０６ｂ及びＷ相パワースイッチ１０８ｂからドライバＩＣ１０２への入力としてＩＴＲＩＰを受ける。ＶＳＳ端子１１２ｍは接地ＧVSSからドライバＩＣ１０２への入力としてＶＳＳを受ける。ＳＷＩ端子１１２ｎはＵ相出力ノード１１０ａからモータ１２６への出力としてＳＷＩを受ける。ドライバＩＣ１０２もＵ相出力ノード１１０ａから入力としてＳＷ１を受ける。ＳＷ２端子１１２ｏはＶ相出力ノード１１０ｂからモータ１２６への出力としてＳＷ２を受ける。ドライバＩＣ１０２もＶ相出力ノード１１０ｂから入力としてＳＷ２を受ける。ＳＷ３端子１１２ｐはＷ相出力ノード１１０ｃからモータ１２６への出力としてＳＷ３を受ける。ドライバＩＣ１０２もＷ相出力ノード１１０ｃから入力としてＳＷ３を受ける。ＶＢ１端子１１２ｑはブートストラップキャパシタＣＢ１からドライバＩＣ１０２への入力としてＶＢ１を受ける。ＶＢ２端子１１２ｒはブートストラップキャパシタＣＢ２からドライバＩＣ１０２への入力としてＶＢ２を受ける。ＶＢ３端子１１２ｓはブートストラップキャパシタＣＢ３からドライバＩＣ１０２への入力としてＶＢ３を受ける。ＶＲＵ端子１１２ｔはＵ相モータ電流ＩMUをＵ相パワースイッチ１０４ｂからマイクロコントローラ１２４への出力として受ける。ＶＲＶ端子１１２ｕはＶ相モータ電流ＩMVをＶ相パワースイッチ１０６ｂからマイクロコントローラ１２４への出力として受ける。ＶＲＷ端子１１２ｖはＷ相モータ電流ＩMWをＷ相パワースイッチ１０８ｂからマイクロコントローラ１２４への出力として受ける。
様々な実施形態において、Ｉ／Ｏ端子１１２の数、量及び位置を図に示すものと相違させることができることは理解されよう。例えば、様々な実施形態において、ドライバＩＣ１０２と異なる機能及び/又はＩ／Ｏ要件を有する異なるドライバＩＣを使用することができる。この変更はＰＱＦＮパッケージ１００のＩ／Ｏ端子１１２にも、他の接続にも反映させることができる。
ＰＱＦＮパッケージ１００において、ドライバＩＣ１０２はフルブリッジ構成のＵ相パワースイッチ１０４ａ及び１０４ｂ、Ｖ相パワースイッチ１０６ａ及び１０６ｂ、及びＷ相パワースイッチ１０８ａ及び１０８ｂを駆動する高電圧ＩＣ（ＨＶＩＣ）とすることができる。ドライバＩＣ１０２の例として、インターナショナル・レクティフィアー社から入手し得る「第５世代」ＨＶＩＣ（登録商標）がある。本実施形態においては、Ｕ相パワースイッチ１０４ａ及び１０４ｂ、Ｖ相パワースイッチ１０６ａ及び１０６ｂ、及びＷ相パワースイッチ１０８ａ及び１０８ｂは、縦導通型パワーデバイス、例えばファスト・リバース・エピタキシャル・ダイオード・電界効果トランジスタ（ＦＲＥＤＦＥＴ）のようなIV族半導体パワー金属−酸化物−半導体電界トランジスタ（パワーＭＯＳＦＥＴ）又はIV族半導体絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）である。他の実施形態においては、III−Ｖ族半導体ＦＥＴ、ＨＥＭＴ（高電子移動度トランジスタ）、特にＧａＮ ＦＥＴ及び／又はＨＥＭＴをＵ相パワースイッチ１０４ａ及び１０４ｂ、Ｖ相パワースイッチ１０６ａ及び１０６ｂ、及びＷ相パワースイッチ１０８ａ及び１０８ｂのパワーデバイスとして使用することができる。上で定義したように、本明細書で使用する「窒化ガリウム」又は「ＧａＮ」はIII族窒化物化合物半導体を意味し、III族元素は若干量又は相当量のガリウムを含むが、ガリウムに加えて他のIII族元素も含むことができる。前述したように、III−Ｖ族又はＧａＮトランジスタは、III−Ｖ族又はＧａＮトランジスタを低電圧IV族トランジスタとカスコード接続することによって形成される複合高電圧エンハンスメントモードトランジスタも指す。ＰＱＦＮパッケージ１００はフルブリッジパワーデバイスを提供するが、代替実施形態は特定の用途により要求される他のパッケージ構成を提供することができる。
ＰＱＦＮパッケージ１００において、ＨＩＮ１，ＨＩＮ２及びＨＩＮ３は高圧側トランジスタであるＵ相パワースイッチ１０４ａ、Ｖ相パワースイッチ１０６ａ及びＷ相パワースイッチ１０８ａ用の制御信号である。ドライバＩＣ１０２はＨＩＮ１，ＨＩＮ２及びＨＩＮ３を受信し、その後それらをレベルシフトして高圧側ゲート信号Ｈ１，Ｈ２及びＨ３としてＵ相パワースイッチ１０４ａ、Ｖ相パワースイッチ１０６ａ及びＷ相パワースイッチ１０８ａにそれぞれ供給する。よって、ドライバＩＣ１０２はＨＩＮ１，ＨＩＮ２及びＨＩＮ３から高圧側ゲート信号Ｈ１，Ｈ２及びＨ３をそれぞれ発生する。ドライバＩＣ１０２は更にＵ相出力ノード１１０ａ、Ｖ相出力ノード１１０ｂ及びＷ相出力ノード１１０ｃからＳＷ１、ＳＷ２及びＳＷ３をそれぞれ受信する。
同様に、ＬＩＮ１，ＬＩＮ２及びＬＩＮ３は低圧側トランジスタであるＵ相パワースイッチ１０４ｂ、Ｖ相パワースイッチ１０６ｂ及びＷ相パワースイッチ１０８ｂ用の制御信号である。ドライバＩＣ１０２はＬＩＮ１，ＬＩＮ２及びＬＩＮ３を受信し、その後それらを低圧側ゲート信号Ｌ１，Ｌ２及びＬ３としてＵ相パワースイッチ１０４ｂ、Ｖ相パワースイッチ１０６ｂ及びＷ相パワースイッチ１０８ｂにそれぞれ供給する。よって、ドライバＩＣ１０２はＬＩＮ１，ＬＩＮ２及びＬＩＮ３から低圧側ゲート信号Ｌ１，Ｌ２及びＬ３をそれぞれ発生する。ドライバＩＣ１０２のスイッチングはＥＮを用いて変更することもできる。ＥＮはマイクロコントローラ１２４がドライバＩＣ１０２のスイッチングをエネーブルするのに使用できる。具体的には、ドライバＩＣ１０２はＥＮに応答してＨ１，Ｈ２，Ｈ３，Ｌ１，Ｌ２及びＬ３のスイッチングをイネーブルするように構成される。
ドライバＩＣ１０２はＵ相パワースイッチ１０４ａ及び１０４ｂ、Ｖ相パワースイッチ１０６ａ及び１０６ｂ、及びＷ相パワースイッチ１０８ａ及び１０８ｂのスイッチングを駆動し、Ｕ相モータ電流ＩMU、Ｖ相モータ電流ＩMV及びＷ相モータ電流ＩMWを発生する。本実施形態においては、ドライバＩＣ１０２はＵ相パワースイッチ１０４ａ及び１０４ｂ、Ｖ相パワースイッチ１０６ａ及び１０６ｂ、及びＷ相パワースイッチ１０８ａ及び１０８ｂのそれぞれに対してインピーダンス整合される。よって、ドライバＩＣ１０２はゲート抵抗なしでＵ相パワースイッチ１０４ａ及び１０４ｂ、Ｖ相パワースイッチ１０６ａ及び１０６ｂ、及びＷ相パワースイッチ１０８ａ及び１０８ｂを駆動することができ、それによりＰＱＦＮパッケージ１００をより小型にすることが可能になる。
ＶＢＵＳはバス電圧源１１４からのバス電圧であり、この電圧はＵ相パワースイッチ１０４ａ、Ｖ相パワースイッチ１０６ａ及びＷ相パワースイッチ１０８ａのそれぞれのドレインに結合される。一例として、バス電圧源１１４はＡＣ−ＤＣ整流器とすることができる。ＡＣは一例として、例えば２３０ボルトの出力電圧とすることができる。ＤＣ電圧は、例えばＶＢＵＳ用に約３００ボルトから約４００ボルトにすることができる。
ＶＣＣは供給電圧源１１６からのドライバＩＣ１０２用の供給電圧であり、この電圧は例えば約１５ボルトとすることができる。図１Ａに示すように、ドライバＩＣ１０２はＶＣＣで給電される。一部の実施形態においては、供給電圧源１１６はＶＢＵＳからＶＣＣを発生する。ＶＢ１，ＶＢ２及びＶＢ３はドライバＩＣ１０２のためのブートストラップ電圧であり、それぞれブートストラップキャパシタＣＢ１，ＣＢ２及びＣＢ３により供給される。ブートストラップキャパシタＣＢ１，ＣＢ２及びＣＢ３は、例えばそれぞれＶＣＣからドライバＩＣ１０２のブートストラップダイオードを介して充電される。ブートストラップキャパシタＣＢ１はＶＢ１端子１１２ｑとＳＷ３端子１１２ｐとの間に結合される。ブートストラップキャパシタＣＢ２はＶＢ２端子１１２ｒとＳＷ２端子１１２ｏとの間に結合される。ブートストラップキャパシタＣＢ３はＶＢ３端子１１２ｓとＳＷ１端子１１２ｎとの間に結合される。
図１Ａは、ドライバＩＣ１０２に供給されるＵ相モータ電流ＩMU、Ｖ相モータ電流ＩMV及びＷ相モータ電流ＩMWをＩＴＲＩＰとして示している。本実施形態においては、抵抗ＲＳ１，ＲＳ２及びＲＳ３がＵ相モータ電流ＩMU、Ｖ相モータ電流ＩMV及びＷ相モータ電流ＩMWをモータ電流ＩＭに合成する。抵抗ＲＳ１，ＲＳ２及びＲＳ３はＵ相モータ電流ＩMU、Ｖ相モータ電流ＩMV及びＷ相モータ電流ＩMWを合成する模範的な一例にすぎない。一部の実施形態においては、Ｕ相モータ電流ＩMU、Ｖ相モータ電流ＩMV及びＷ相モータ電流ＩMWを加算するために１以上の演算増幅器が使用される。更に、Ｕ相モータ電流ＩMU、Ｖ相モータ電流ＩMV及びＷ相モータ電流ＩMWは加算しないでドライバＩＣ１０２に供給することもできる。
ドライバＩＣ１０２はＩＴＲＩＰを過電流保護に利用する。例えば、ＩＴＲＩＰは基準値と比較される。ＩＴＲＩＰが基準値を超えると、ドライバＩＣ１０２は過電流状態を検出する。更に、ドライバＩＣ１０２はＦＡＵＬＴ端子１１２ｊにＦＡＵＬＴを供給することによって過電流状態をマイクロコントローラ１２４に知らせる。ドライバＩＣ１０２は過電流保護から自動的にリセットするためにＲＣＩＮを利用する。図１Ｂに示すように、抵抗Ｒ１はキャパシタＣ１を充電するためにＶＣＣ端子１１２ｂとＲＣＩＮ端子１１２ｋとの間に結合される。キャパシタＣ１はＲＣＩＮ端子１１２ｋとＶＳＳ端子１１２ｍとの間に結合される。抵抗Ｒ１及びキャパシタＣ１は過電流保護に対する自動リセットのタイミングを変更するために変化させることができる。
ドライバＩＣ１０２、Ｕ相パワースイッチ１０４ａ及び１０４ｂ、Ｖ相パワースイッチ１０６ａ及び１０６ｂ、及びＷ相パワースイッチ１０８ａ及び１０８ｂは接地ＧVSSに結合される。ドライバＩＣ１０２はＶＳＳ端子１１２ｍを経て接地ＧVSSに結合される。Ｕ相パワースイッチ１０４ｂはＶＲＵ端子１１２ｔと該ＶＲＵ端子に接続された抵抗ＲＵを経て接地ＧVSSに結合される。Ｖ相パワースイッチ１０６ａはＶＲＶ端子１１２ｕと該ＶＲＶ端子に接続された抵抗ＲＶを経て接地ＧVSSに結合される。Ｗ相パワースイッチ１０８ａはＶＲＷ端子１１２ｖと該ＶＲＷ端子に接続された抵抗ＲＷを経て接地ＧVSSに結合される。
一部の実施形態においては、マイクロコントローラ１２４は、Ｕ相モータ電流ＩMU、Ｖ相モータ電流ＩMV及びＷ相モータ電流ＩMWを個別に受信し、Ｕ相モータ電流ＩMU、Ｖ相モータ電流ＩMV及びＷ相モータ電流ＩMWに基づいてＨＩＮ１，ＨＩＮ２，ＨＩＮ３，ＬＩＮ１，ＬＩＮ２及びＬＩＮ３を発生する。他の実施形態においては、マイクロコントローラ１２４は少なくとも合成電流を受信し、合成電流に基づいてＨＩＮ１，ＨＩＮ２，ＨＩＮ３，ＬＩＮ１，ＬＩＮ２及びＬＩＮ３を発生する。合成電流はＵ相モータ電流ＩMU、Ｖ相モータ電流ＩMV及びＷ相モータ電流ＩMWのうちの少なくとも２つの合成（例えば図１Ｂのモータ電流ＩＭ）とすることができ、ＰＱＦＮパッケージ１００の外部または内部で合成することができる。マイクロコントローラ１２４が合成電流を受信する実施形態においては、マイクロコントローラ１２４はＨＩＮ１，ＨＩＮ２，ＨＩＮ３，ＬＩＮ１，ＬＩＮ２及びＬＩＮ３を発生するためにＵ相モータ電流ＩMU、Ｖ相モータ電流ＩMV及びＷ相モータ電流ＩMWの相電流再構成を実行する必要がある。ＰＱＦＮパッケージ１００はそれぞれの構成に対応し、多相パワーインバータ回路１５０の実装をフレキシブルにすることができる。
このように、ＰＱＦＮパッケージ１００は、Ｕ相モータ電流ＩMU、Ｖ相モータ電流ＩMV及びＷ相モータ電流ＩMWがそれぞれＶＲＵ端子１１２ｔ、ＶＲＶ端子１１２ｕ及びＶＲＷ端子１１２ｖの出力として供給されるオープンソースＰＱＦＮパッケージ（オープンエミッタＰＱＦＮパッケージとも称す）とすることができる。一部の実施形態においては、Ｕ相モータ電流ＩMU、Ｖ相モータ電流ＩMV及びＷ相モータ電流ＩMWのうちの２つを合成して同一の１つの出力端子とし、Ｕ相モータ電流ＩMU、Ｖ相モータ電流ＩMV及びＷ相モータ電流ＩMWの残りの１つを別の出力端子とすることができる。
一般的なＱＦＮパッケージは簡単な構成で少数の電気コンポーネントを備えた制限された複雑さを有する。もっと複雑な構成に対しては、接続ワイヤを配線交差及び配線短絡を避けてルーティングすることが困難になる。更に、長い配線は電機的及び熱的性能に悪影響を及ぼす。しかしながら、本開示の様々な実施形態によるＰＱＦＮは、配線交差及び配線短絡の回避及び高い電気的及び熱的性能を達成しながら、一般的なＱＦＮパッケージよりも大幅に複雑にすることができる。例えば、ＰＱＦＮパッケージ１００は多相パワーインバータ回路１５０を容易に収容することができる。更に、ＰＱＦＮパッケージ１００は上述したオープンソース構成により導入される追加の複雑さを収容することができる。
次に図２Ａ，２Ｂ及び２Ｃにつき説明すると、図２ＡはＰＱＦＮリードフレーム２６０の上面図を示す。図２Ｂは、ＰＱＦＮリードフレーム２６０を含むＰＱＦＮパッケージ２００の上面図を示す。図２Ｃは、ＰＱＦＮリードフレーム２６０を含むＰＱＦＮパッケージ２００の底面図を示す。図２Ｄは、ＰＱＦＮパッケージ２００の一部の断面図を示す。本実施形態においては、ＰＱＦＮパッケージ２００はマルチチップモジュール（ＭＣＭ）ＰＱＦＮパッケージであり、このパッケージは約１２ｍｍラ１２ｍｍのフットプリント（設置面積）を有するものとし得る。他の実施形態においては、ＰＱＦＮパッケージ２００は１２ｍｍ×１２ｍｍより大きいフットプリントを有するものとし得る。更に他の実施形態においては、ＰＱＦＮパッケージ２００は１２ｍｍ×１２ｍｍより小さいフットプリントを有するものとし得る。
ＰＱＦＮパッケージ２００は図１Ａ及び１ＢのＰＱＦＮパッケージ１００に対応する。例えば、ＰＱＦＮパッケージ２００は、図１ＡのドライバＩＣ１０２、Ｕ相パワースイッチ１０４ａ及び１０４ｂ、Ｖ相パワースイッチ１０６ａ及び１０６ｂ、及びＷ相パワースイッチ１０８ａ及び１０８ｂにそれぞれ対応する、ドライバＩＣ２０２、Ｕ相パワースイッチ２０４ａ及び２０４ｂ、Ｖ相パワースイッチ２０６ａ及び２０６ｂ、及びＷ相パワースイッチ２０８ａ及び２０８ｂを含む。
更に、ＰＱＦＮパッケージ２００は、ＰＱＦＮパッケージ１００内のＶＢＵＳ端子１１２ａ、ＶＣＣ端子１１２ｂ、ＨＩＮ１端子１１２ｃ、ＨＩＮ２端子１１２ｄ、ＨＩＮ３端子１１２ｅ、ＬＩＮ１端子１１２ｆ、ＬＩＮ２端子１１２ｇ、ＬＩＮ３端子１１２ｈ、ＥＮ端子１１２ｉ、ＦＡＵＬＴ端子１１２ｊ、ＲＣＩＮ端子１１２ｋ、ＩＴＲＩＰ端子１１２ｌ、ＶＳＳ端子１１２ｍ、ＳＷ１端子１１２ｎ、ＳＷ２端子１１２ｏ、ＳＷ３端子１１２ｐ、ＶＢ１端子１１２ｑ、ＶＢ２端子１１２ｒ、ＶＢ３端子１１２ｓ、ＶＲＵ端子１１２ｔ、ＶＲＶ端子１１２ｕ及びＶＲＷ端子１１２ｖにそれぞれ対応する、ＶＢＵＳ端子２１２ａ、ＶＣＣ端子２１２ｂ、ＨＩＮ１端子２１２ｃ、ＨＩＮ２端子２１２ｄ、ＨＩＮ３端子２１２ｅ、ＬＩＮ１端子２１２ｆ、ＬＩＮ２端子２１２ｇ、ＬＩＮ３端子２１２ｈ、ＥＮ端子２１２ｉ、ＦＡＵＬＴ端子２１２ｊ、ＲＣＩＮ端子２１２ｋ、ＩＴＲＩＰ端子２１２ｌ、ＶＳＳ端子２１２ｍ、ＳＷ１端子２１２ｎ、ＳＷ２端子２１２ｏ、ＳＷ３端子２１２ｐ、ＶＢ１端子２１２ｑ、ＶＢ２端子２１２ｒ、ＶＢ３端子２１２ｓ、ＶＲＵ端子２１２ｔ（「Ｕ相電流検出端子２１２ｔ」ともいう）、ＶＲＶ端子２１２ｕ（「Ｖ相電流検出端子２１２ｕ」ともいう）、及びＶＲＷ端子２１２ｖ（「Ｗ相電流検出端子２１２ｖ」ともいう）を含み、これらは総称してＩ／Ｏ端子２１２とも称される。
図２Ａは、ドライバＩＣダイパッド２２０、Ｗ相ダイパッド２２２ａ、Ｖ相ダイパッド２２２ｂ、Ｕ相ダイパッド２２２ｃ、共通ダイパッド２２８を含むリードフレーム２６０を示す。ドライバＩＣダイパッド２２０は本明細書ではドライバＩＣパッド２２０とも称する。また、Ｗ相ダイパッド２２２ａ、Ｖ相ダイパッド２２２ｂ、Ｕ相ダイパッド２２２ｃ、共通ダイパッド２２８は本明細書ではＷ相出力パッド２２２ａ、Ｖ相出力パッド２２２ｂ、Ｕ相出力パッド２２２ｃ、及び共通出力パッド２２８とも称する。
ＰＱＦＮリードフレーム２６０はＶ相及びＵ相出力ストリップ２３０及び２３２及びＩ／Ｏ端子２１２も含む。リードフレームアイランド２３４はＰＱＦＮリードフレーム２６０のＶ相出力ストリップ２３０内にあり、Ｖ相出力ストリップ２３０はＰＱＦＮリードフレーム２６０のＶ相出力パッド２２２ｂに電気的に且つ機械的に（例えば一体的に）接続される。リードフレームアイランド２３６はＰＱＦＮリードフレーム２６０のＵ相出力ストリップ２３２内にあり、Ｕ相出力ストリップ２３２はＰＱＦＮリードフレーム２６０のＵ相出力パッド２２２ｃに電気的に且つ機械的に（例えば一体的に）接続される。
図２Ｂに示すように、Ｕ相出力ストリップ２３２は必要に応じＰＱＦＮリードフレーム２６０を実質的に横断するものとすることができる。同様に、Ｖ相出力ストリップ２３０も必要に応じＰＱＦＮリードフレーム２６０を実質的に横断するものとすることができる。そうすれば、Ｖ相出力ストリップ２３０及びＵ相出力ストリップ２３２のどちらもＰＱＦＮパッケージ２００の追加のＩ／Ｏ端子を供与することができる。例えば、図２Ｂにおいては、Ｕ相出力ストリップ２３２はＰＱＦＮパッケージ２００のエッジ２４２ｃにおいて追加のＳＷ１端子２１２ｎを供与するものとして示されている。
ＰＱＦＮリードフレーム２６０はオリン・ブラス（登録商標）から入手し得る銅（Ｃｕ）合金Ｃ１９４のような高い熱及び電気伝動率を有する材料で構成することができる。ＰＱＦＮリードフレーム２６０の上面２４０ａはデバイスダイ及びワイヤへの付着性を高める材料で選択的にめっきすることもできる。このめっきはＰＱＦＮリードフレーム２６０に選択的に被着された銀（Ａｇ）めっきとすることができ、この銀めっきはＱＰＬリミテッドなどの会社から入手できる。
図２Ａ及び２Ｂは、ＰＱＦＮリードフレーム２６０はエッチングされたリードフレーム、例えばハーフエッチングされたリードフレームであることを示す。図２Ａ及び２Ｂにおいてリードフレーム２６０のエッチングされてない部分（例えばハーフエッチングされてない部分）が破線で示されている。リードフレームアイランド２３４及び２３６がこのようなエッチングされてない部分の例である。例えば、図２Ｃはリードフレーム２６０の底面２４０ｂを示す（ＰＱＦＮパッケージ２００の底面にも相当する）。図２Ｃは更に、ＰＱＦＮリードフレーム２６０のエッチングされた部分を覆うＰＱＦＮパッケージ２００のモールドコンパウンド２６５も示している。モールドコンパウンド２６５は日立ケミカルから入手しうるＣＥＬ９２２０ＺＨＦ１０（ｖ７９）等の低い曲げ弾性率を有するプラスチックとすることができる。パッケージのクラッキングに耐える弾性を与えるために、モールドコンパウンド２６５で決まるＰＱＦＮパッケージ２００の高さ（又は厚さ）を薄く保つことができ、例えば０．９ｍｍ以下にすることができる。
リードフレームアイランド２３４及びリードフレームアイランド２３６は、ＰＱＦＮリードフレーム２６０のエッチングされてない部分の例であり、モールドコンパウンド２６５を貫いてＰＱＦＮリードフレーム２６０の底面２４０ｂ（ＰＱＦＮパッケージ２００の底面にも相当する）で露出する。従って、リードフレームアイランド２３４及びリードフレームアイランド２３６は高い電気伝導性及び放熱性のためにＰＱＦＮリードフレーム２６０の底面２４０ｂで露出する。この特徴は必要に応じ、（ＰＣＢ）に接合アイランドを設けることによって活用することができる。リードフレーム２６０の露出部分は例えば錫（Ｓｎ）でめっきすることができる。
ドライバＩＣ２０２、Ｕ相パワースイッチ２０４ａ及び２０４ｂ、Ｖ相パワースイッチ２０６ａ及び２０６ｂ、及びＷ相パワースイッチ２０８ａ及び２０８ｂはワイヤボンドとＰＱＦＮリードフレーム２６０を使って相互接続される。
図２Ｂは、Ｕ相パワースイッチ２０４ａ及び２０４ｂ、Ｖ相パワースイッチ２０６ａ及び２０６ｂ、Ｗ相パワースイッチ２０８ａ及び２０８ｂ、及びドライバＩＣ２０２はＰＱＦＮリードフレーム２６０に電気的に且つ機械的に接続されることを示している。この接続は、ヘンケルコーポレーションから入手し得る銀充填ＱＭＩ５２９ＨＴ等の半田又は導電性接着剤を使用して達成できる。
図２Ｂに示すように、Ｕ相パワースイッチ２０４ｂ、Ｖ相パワースイッチ２０６ｂ、及びＷ相パワースイッチ２０８ｂはＰＱＦＮパッケージ２００のエッジ２４２ａに沿ってＰＱＦＮリードフレーム２６０の上に置かれる。Ｗ相パワースイッチ２０８ｂはＷ相出力パッド２２２ａの上に置かれる。具体的には、Ｗ相パワースイッチ２０８ｂのドレイン２３６ａがＷ相出力パッド２２２ａの上に置かれる。同様に、Ｖ相パワースイッチ２０６ｂはＶ相出力パッド２２２ｂの上に置かれる。具体的には、Ｖ相パワースイッチ２０６ｂのドレイン２３６ｂがＶ相出力パッド２２２ｂの上に置かれる。同様に、Ｕ相パワースイッチ２０４ｂはＵ相出力パッド２２２ｃの上に置かれる。具体的には、Ｕ相パワースイッチ２０４ｂのドレイン２３６ｃがＵ相出力パッド２２２ｃの上に置かれる。従って、Ｕ相パワースイッチ２０４ｂ、Ｖ相パワースイッチ２０６ｂ、及びＷ相パワースイッチ２０８ｂはＰＱＦＮリードフレーム２６０のそれぞれのダイパッドに個別に結合される。従って、図２Ｂに示すように、Ｗ相出力パッド２２２ａはＰＱＦＮパッケージ２００のＷ相出力端子２１２ｐに対応させることができ、Ｖ相出力パッド２２２ｂはＰＱＦＮパッケージ２００のＶ相出力端子２１２ｏに対応させることができ、Ｕ相出力パッド２２２ｃはＰＱＦＮパッケージ２００のＵ相出力端子２１２ｎに対応させることができる。
同様に図２Ｂに示すように、Ｕ相パワースイッチ２０４ａ、Ｖ相パワースイッチ２０６ａ、及びＷ相パワースイッチ２０８ａは、エッジ２４２ａを横切るＰＱＦＮパッケージ２００のエッジ２４２ｂに沿ってＰＱＦＮリードフレーム２６０の上に置かれる。Ｕ相パワースイッチ２０４ａ、Ｖ相パワースイッチ２０６ａ、及びＷ相パワースイッチ２０８ａは共通出力パッド２２８の上に置かれる。具体的には、Ｕ相パワースイッチ２０４ａのドレイン２３６ｄ、Ｖ相パワースイッチ２０６ａのドレイン２３６ｅ、及びＷ相パワースイッチ２０８ａのドレイン２３６ｆがＰＱＦＮリードフレーム２６０の共通出力パッド２２８の上に置かれる。従って、図２Ｂに示すように、共通出力パッド２２８はＰＱＦＮパッケージ２００のＶＢＵＳ端子２１２ａ（例えばバス電圧入力端子）に対応させることができる。
この構成の一例は図２Ｄに詳細に示されている。図２ＤはＰＱＦＮパッケージ２００の断面図を示す。図２Ｄの断面図は図２Ｂ及び２Ｃの断面２Ｄ−２Ｄに対応する。図２ＤはＰＱＦＮリードフレーム２６０の導電性接着剤２５４及びめっき層２４８ａにより共通出力パッド２２８に接続されたＶ相パワースイッチ２０６ａのドレイン２３６ｅを示す。導電性接着剤２５４はＱＭＩ５２９ＨＴ等の銀充填接着剤とすることができる。ＰＱＦＮパッケージ２００内に他のダイを同様にしてＰＱＦＮリードフレーム２６０に接続することもできる。
ドライバＩＣ２０２はＰＱＦＮリードフレーム２６０の上に置かれる。具体的には、ドライバＩＣ２０２はＰＱＦＮリードフレーム２６０のドライバＩＣパッド２２０の上に置かれる。ドライバＩＣパッド２２０はドライバＩＣ２０２より大きく、従ってドライバＩＣ２０２と異なる機能を有することができるもっと大きな異なるドライバＩＣを収容することができる。
図２Ｂには更に、ワイヤボンド２４４ａのようなワイヤボンドによってドライバＩＣ２０２が、ＶＣＣ端子２１２ｂ、ＨＩＮ１端子２１２ｃ、ＨＩＮ２端子２１２ｄ、ＨＩＮ３端子２１２ｅ、ＬＩＮ１端子２１２ｆ、ＬＩＮ２端子２１２ｇ、ＬＩＮ３端子２１２ｈ、ＥＮ端子２１２ｉ、ＦＡＵＬＴ端子２１２ｊ、ＲＣＩＮ端子２１２ｋ、ＩＴＲＩＰ端子２１２ｌ、ＶＳＳ端子２１２ｍ、ＶＢ１端子２１２ｑ、ＶＢ２端子２１２ｒ、及びＶＢ３端子２１２ｓに、及びＵ相パワースイッチ２０４ａ及び２０４ｂ、Ｖ相パワースイッチ２０６ａ及び２０６ｂ、Ｗ相パワースイッチ２０８ａ及び２０８ｂのそれぞれのゲートに電気的に且つ機械的に接続されることが示されている。
図２Ｂに示されるワイヤボンド２４４ａ及び同様に示されるワイヤボンドは、例えば直径１．３ミルのＧ１タイプの金（Ａｕ）ワイヤとすることができる。ワイヤボンド２４６ａ，２４６ｂ，２４６ｃ，２４６ｄ，２４６ｅ及び２４６ｆ（「ワイヤボンド２４６」）等の電力接続のためにはもっと太いワイヤを使用することができる。ワイヤボンド２４６は、例えば直径２．０ミルの銅（Ｃｕ）ワイヤとすることができ、例えばクリッケ・アンド・ソッファから入手し得るＭａｘｓｏｆｔ（登録商標）ＬＤワイヤとすることができる。ワイヤボンド２４６は、ボール・スティッチ・オン・ボール（ＢＳＯＢ）接続により接続することもできる。図２Ｂに示されるように、ワイヤボンド２４６に対しては、追加の処理能力を与えるために複数のワイヤボンド、例えば２つのワイヤボンドを並列に設けることもできる。
ドライバＩＣ１０２はＶＳＳ端子２１２ｍを経て接地ＧVSSに結合される。図２Ｂに示すように、少なくとも１つのワイヤボンド２４４ｅがドライバＩＣ１０２をＶＳＳ端子２１２ｍに結合している。図示の実施形態においては、ドライバＩＣ１０２のサポート論理回路及びゲートドライバがそれぞれのワイヤボンドを経てＶＳＳ端子２１２ｍに結合されるが、他の構成も用いることができる。また、図示の実施形態においては、ＶＳＳ端子２１２ｍはドライバＩＣパッド２２０に接続されている。ドライバＩＣ１０２は、必要に応じ、ＰＱＦＮリードフレーム２６０のドライバＩＣパッド２２０の上に置かれた接地２５６を備えることもでき、それによって接地ＧVSSに結合することができる。
Ｕ相パワースイッチ２０４ｂ、Ｖ相パワースイッチ２０６ｂ、及びＷ相パワースイッチ２０８ｂはそれぞれＵ相パワースイッチ２０４ａ、Ｖ相パワースイッチ２０６ａ、及びＷ相パワースイッチ２０８ａにＰＱＦＮリードフレーム２６０を介して結合される。
図２Ｂにおいて、ワイヤボンド２４６ａはＵ相パワースイッチ２０４ａのソース２３８ｄをＰＱＦＮリードフレーム２６０に電気的に且つ機械的に接続する。具体的には、Ｕ相パワースイッチ２３８ｃのソース２３８ｄはワイヤボンド２４６ａによりＵ相出力ストリップ２３２のリードフレームアイランド２３６に接続される。Ｕ相パワースイッチ２３８ｃのドレイン２３６ｃはＰＱＦＮリードフレーム２６０のＵ相出力ストリップ２３２に接続される。従って、図１ＡのＵ相出力ノード１１０ａはＰＱＦＮリードフレーム２６０のＵ相出力ストリップ２３２上に置かれ、このＵ相出力ストリップ２３２がＰＱＦＮリードフレーム２６０のＵ相出力パッド２２２ｃに接続される。
従って、ＰＱＦＮパッケージ２００は、Ｕ相出力ストリップ２３２に接続されるワイヤボンド２４６ａ及びワイヤボンド２４４ｂ等の他のワイヤボンドの配置に大きなフレキシビリティを有し、配線交差に起因する配線短絡を回避しながら高い電気的及び熱的性能を達成することができる。従って、ＰＱＦＮパッケージは、ＰＱＦＮパッケージ２００が小さいフットプリントを有する場合でも、Ｕ相電流検出端子２１２ｔに接続されたＵ相パワースイッチ２０４ｂのソース２３８ｃを収容することができる。具体的には、図示の実施形態においては、少なくとも１つのワイヤボンド２４６ｆがＵ相パワースイッチ２０４ｂのソース２３８ｃをＵ相電流検出端子２１２ｔに接続する。これによりＰＱＦＮパッケージ２００はソース２３８ｃを外部接続用に供与することができる。
少なくとも１つのワイヤボンド２４４ｂは、図１Ａに示すようにＳＷ１をドライバＩＣ２０２に供給するために、リードフレームアイランド２３６においてドライバＩＣ２０２とＰＱＦＮリードフレーム２６０のＵ相出力ストリップ２３２を電気的及び機械的に接続する。図１ＡのＵ相出力ノード１１０ａもＰＱＦＮリードフレーム２６０のリードフレームアイランド２３６上に位置する。リードフレームアイランド２３６はＰＱＦＮパッケージ２００の底面２４０ｂで露出するので（図２Ｃ参照）、Ｕ相出力ノード１１０ａで発生する熱をＰＱＦＮパッケージ２００から効率的に放散することができる。
同様に、ＰＱＦＮパッケージ２００において、ワイヤボンド２４６ｂはＶ相パワースイッチ２０６ａのソース２３８ｅをＰＱＦＮリードフレーム２６０に電気的に且つ機械的に接続する。図２Ｄはこの接続の一例を示す。Ｖ相パワースイッチ２０６ａのソース２３８ｅはワイヤボンド２４６ｂによりＶ相出力ストリップ２３０のリードフレームアイランド２３４にＰＱＦＮリードフレーム２６０のめっき層２４８ｂを介して接続される。Ｖ相出力ストリップ２３０は続いてＰＱＦＮリードフレーム２６０のＶ相出力パッド２２２ｂを経てＶ相パワースイッチ２０６ｂのドレイン２３６ｂに接続する。ソース２３８ｄをＵ相パワースイッチ２０４ｂのドレイン２３６ｃに接続するのと同様の接続を使用することができる。少なくともワイヤボンド２４６ｂはリードフレームアイランド２３４においてＶ相パワースイッチ２０６ａのソース２３８ｅをＶ相出力ストリップ２３０に電気的及び機械的に接続する。従って、図１ＡのＶ相出力ノード１１０ｂはＰＱＦＮリードフレーム２６０のＶ相出力ストリップ２３０上に置かれ、このＶ相出力ストリップ２３０はＰＱＦＮリードフレーム２６０のＶ相出力パッド２２２ｂに接続される。
従って、ＰＱＦＮパッケージ２００は、Ｖ相出力ストリップ２３０に接続されるワイヤボンド２４６ｂ及びワイヤボンド２４４ｃ等の他のワイヤボンドの配置に大きなフレキシビリティを有し、配線交差に起因する配線短絡を回避しながら高い電気的及び熱的性能を達成することができる。従って、ＰＱＦＮパッケージは、ＰＱＦＮパッケージ２００が小さいフットプリントを有する場合でも、Ｖ相電流検出端子２１２ｕに接続されたＶ相パワースイッチ２０６ｂのソース２３８ｂを収容することができる。具体的には、図示の実施形態においては、少なくとも１つのワイヤボンド２４６ｅがＶ相パワースイッチ２０６ｂのソース２３８ｂをＶ相電流検出端子２１２ｕに接続する。これによりＰＱＦＮパッケージ２００はソース２３８ｂを外部接続用に供与することができる。
少なくとも１つのワイヤボンド２４４ｃは、図１Ａに示すようにＳＷ２をドライバＩＣ２０２に供給するために、リードフレームアイランド２３４においてドライバＩＣ２０２とＰＱＦＮリードフレーム２６０のＶ相出力ストリップ２３０を電気的及び機械的に接続する。図１ＡのＶ相出力ノード１１０ｂもＰＱＦＮリードフレーム２６０のリードフレームアイランド２３４上に位置する。リードフレームアイランド２３４はＰＱＦＮパッケージ２００の底面２４０ｂで露出するので（図２Ｃ参照）、Ｖ相出力ノード１１０ｂで発生する熱をＰＱＦＮパッケージ２００から効率的に放散することができる。
ＰＱＦＮパッケージ２００はＶ相出力ストリップ２３０及び/又は２３２のないリードフレームアイランド２３４及び/又は２３６を含むこともできる点に注意されたい。例えば、リードフレームアイランド２３４はＰＣＢ上のトラックを経てＶ相出力パッド２２２ｂに接続することもできる。更に、ＰＱＦＮパッケージ２００はリードフレームアイランド２３４及び/又は２３６のないＶ相出力ストリップ２３０及び/又は２３２を含むこともできる。しかしながら、リードフレームアイランド２３４及び２３６を有するＶ相及びＵ相出力ストリップ２３０及び２３２は多くの場合ＰＱＦＮパッケージ２００内のワイヤボンドの配置に大きなフレキシビリティをもたらし、高い電気的及び熱的性能を達成することができる。
図２Ｂにおいて、ワイヤボンド２４６ｃはＷ相パワースイッチ２０８ａのソース２３８ｆをＰＱＦＮリードフレーム２６０に電気的に且つ機械的に接続する。具体的には、ワイヤボンド２４６ｃはＷ相パワースイッチ２０８ａのソース２３８ｆをＰＱＦＮリードフレーム２６０上のＷ相出力パッド２２２ａに電気的及び機械的に接続する。従って、図１ＡのＷ相出力ノード１１０ｃはＷ相パワースイッチ２０８ｂとともにＰＱＦＮリードフレーム２６０のＷ相出力パッド２２２ａ上に置かれる。Ｗ相パワースイッチ２０８ｂはＷ相パワースイッチ２０８ａに隣接するので、Ｗ相パワースイッチ２０８ａのソース２３８ｆを、配線交差に起因する配線短絡を容易に避けながら、Ｗ相パワースイッチ２０８ｂのドレイン２３６ａに結合することができるので、高い電気的及び機械的性能を達成することができる。この結合はリードフレームストリップ及び/又はリードフレームアイランドを使用しないで達成できる。
従って、ＰＱＦＮパッケージ２００は、Ｕ相出力ノード１１０ａ、Ｖ相出力ノード１１０ｂ及びＷ相出力ノード１１０ｃ間のアーク放電を避けながら大幅に小さくすることができる。例えば、追加のリードフレームストリップ及び/又はリードフレームアイランドは、アーク放電の防止のためにＶ相出力ストリップ２３０及びＵ相出力ストリップ２３２間の間隔２５２を十分に大きく（例えば１ｍｍ以上）維持するために大きなＰＱＦＮパッケージ２００を必要とする。
更に、この構成はＰＱＦＮパッケージ２００内のワイヤボンド配置のフレキシビリティにあまり影響を与えない。従って、ＰＱＦＮパッケージ２００は、図１Ａに示すようにＳＷ３をドライバＩＣ２０２に供給するためにドライバＩＣ２０２とソース２３８ｆを電気的に且つ機械的に接続するワイヤボンド２４４ｄを収容することができる。更に、ＰＱＦＮパッケージ２００は、ＰＱＦＮパッケージ２００が小さいフットプリントを有する場合でも、Ｗ相電流検出端子２１２ｖに接続されたＷ相パワースイッチ２０８ｂのソース２３８ａを収容することができる。具体的には、図示の実施形態においては、少なくとも１つのワイヤボンド２４６ｄがＷ相パワースイッチ２０８ｂのソース２３８ａをＷ相電流検出端子２１２ｖに接続する。これによりＰＱＦＮパッケージ２００はソース２３８ａを外部接続用に供与することができる。
従って、Ｕ相出力ストリップ２３２及び／又はＶ相出力ストリップ２３０を含むことによって、ＰＱＦＮパッケージ２００は配線交差及び配線短絡の回避及び高い電気的及び熱的性能を達成しながら一般的なＰＱＦＮパッケージより大幅に複雑にすることができる。例えば、ＰＱＦＮパッケージ２００は、Ｕ相モータ電流ＩMU、Ｖ相モータ電流ＩMV及びＷ相モータ電流ＩMWがそれぞれＵ相電流検出端子２１２ｔ、Ｖ相電流検出端子２１２ｕ及びＷ相電流検出端子２１２ｖの出力として供給されるオープンソースＰＱＦＮパッケージ（オープンエミッタＰＱＦＮパッケージとも称す）とすることができる。
従って、Ｕ相出力ストリップ２３２及び／又はＶ相出力ストリップ２３０を含むことによって、ＰＱＦＮパッケージ２００は、Ｕ相パワースイッチ２０４ａ及び２０４ｂ、Ｖ相パワースイッチ２０６ａ及び２０６ｂ、及びＷ相パワースイッチ２０８ａ及び２０８ｂに対して単一のドライバＩＣ１０２を収容することができるが、さもなければ配線を簡単にするために３つの個別のドライバＩＣが必要とされ得る。具体的には、Ｕ相出力ストリップ２３２及びＶ相出力ストリップ２３０によって、ドライバＩＣ２０２に接続されるワイヤボンドの配置にフレキシビリティがもたらされる。一例として、図示の実施形態においては、ドライバＩＣ２０２は、少なくともワイヤボンド２４４ｂによりＵ相出力ストリップ２３２に接続され、少なくともワイヤボンド２４４ｃによりＶ相出力ストリップ２３０に接続される。従って、Ｕ相出力ストリップ２３２及びＶ相出力ストリップ２３０はＰＱＦＮパッケージ２００内のワイヤボンド２４４ｂ及び２４４ｃのみならず他のワイヤボンドの配置にフレキシビリティを与える。
従って、図１Ａ，１Ｂ及び図２Ａ−２Ｄにつき上述したように、様々な実施形態によれば、ＰＱＦＮパッケージは配線交差及び配線短絡の回避及び高い電気的及び熱的性能を達成しながら一般的なＱＦＮより大幅に複雑にすることができる。そうすることで、ＰＱＦＮパッケージは複雑な回路、例えば単一のドライバＩＣを有するオープンソース構成の多相インバータ回路を達成することができる。
以上の説明から明らかなように、本願に記載の発明の概念は本発明の概念の範囲を逸脱することなく種々の技術を用いて実施することができる。更に、特に幾つかの実施形態について本発明の概念を説明したが、当業者であれば、それらの形態及び細部に本発明の概念の精神及び範囲を逸脱することなく種々な変更を加えることができることは理解されよう。従って、上述した実施形態はあらゆる点において例示的なものであり、限定的なものではないと考慮されたい。更に、本発明は上述した特定の実施形態に限定されず、本発明の範囲から逸脱することなしに、本発明に多くの再配置、変形及び置換を行い得ることを理解されたい。

Claims (20)

  1. パワー・カッド・フラット・ノーリード（ＰＱＦＮ）リードフレームであって、
    前記ＰＱＦＮリードフレームの上に置かれたＵ相、Ｖ相及びＷ相パワースイッチを備え、
    前記Ｕ相パワースイッチのドレインが前記ＰＱＦＮリードフレームのＵ相出力ストリップに接続され、
    前記Ｕ相パワースイッチのソースがＵ相電流検出端子に接続されている、
    ＰＱＦＮリードフレーム。
  2. 前記Ｕ相出力ストリップは前記ＰＱＦＮリードフレームを実質的に横断している、請求項１記載のＰＱＦＮリードフレーム。
  3. 前記Ｕ相出力ストリップ内に第１のリードフレームアイランドを備える、請求項１記載のＰＱＦＮリードフレーム。
  4. 前記Ｕ相出力ストリップに接続された少なくとも１つのワイヤボンドを備える、請求項１記載のＰＱＦＮリードフレーム。
  5. 前記ＰＱＦＮリードフレームの上に置かれた別のＵ相パワースイッチを備え、前記別のＵ相パワースイッチのソースが前記ＰＱＦＮリードフレームの前記Ｕ相出力ストリップに接続されている、請求項１記載のＰＱＦＮリードフレーム。
  6. 前記Ｕ相パワースイッチの前記ソースを前記Ｕ相電流検出端子に接続する少なくとも１つのワイヤボンドを備える、請求項１記載のＰＱＦＮリードフレーム。
  7. 前記Ｕ相パワースイッチは前記ＰＱＦＮリードフレームのＵ相出力パッドの上に置かれている、請求項１記載のＰＱＦＮリードフレーム。
  8. 前記ＰＱＦＮリードフレームの上に置かれ、前記Ｕ相、Ｖ相及びＷ相パワースイッチのゲートに接続されているドライバ集積回路（ＩＣ）を備える、請求項１記載のＰＱＦＮリードフレーム。
  9. 前記Ｕ相、Ｖ相及びＷ相パワースイッチはIII−Ｖ族トランジスタを備える、請求項１記載のＰＱＦＮリードフレーム。
  10. 前記ＰＱＦＮパッケージは１２ｍｍ×１２ｍｍより大きいフットプリントを有する、請求項１記載のＰＱＦＮリードフレーム。
  11. 前記ＰＱＦＮパッケージは１２ｍｍ×１２ｍｍより小さいフットプリントを有する、請求項１記載のＰＱＦＮリードフレーム。
  12. パワー・カッド・フラット・ノーリード（ＰＱＦＮ）リードフレームであって、
    前記ＰＱＦＮリードフレームの上に置かれ、それぞれ前記ＰＱＦＮリードフレームのＵ相出力ストリップ、Ｖ相出力ストリップ及びＷ相出力パッドに接続されたＵ相、Ｖ相及びＷ相パワースイッチを備え、
    前記Ｕ相出力ストリップ、前記Ｖ相出力ストリップ及び前記Ｗ相出力パッドがそれぞれ前記Ｕ相、前記Ｖ相及び前記Ｗ相パワースイッチのドレインに接続され、
    前記Ｕ相、前記Ｖ相及び前記Ｗ相パワースイッチのソースがそれぞれＵ相、Ｖ相及びＷ相電流検出端子に接続されている、
    ＰＱＦＮリードフレーム。
  13. 前記Ｕ相出力ストリップは前記ＰＱＦＮリードフレームを実質的に横断している、請求項１２記載のＰＱＦＮリードフレーム。
  14. 前記Ｖ相出力ストリップは前記ＰＱＦＮリードフレームを実質的に横断している、請求項１２記載のＰＱＦＮリードフレーム。
  15. 前記Ｕ相出力ストリップ内に第１のリードフレームアイランドを備え、前記Ｖ相出力ストリップ内に第２のリードフレームアイランドを備える、請求項１２記載のＰＱＦＮリードフレーム。
  16. 前記Ｖ相パワースイッチの前記ソースを前記Ｖ相電流検出端子に接続する少なくとも１つのワイヤボンドを備える、請求項１２記載のＰＱＦＮリードフレーム。
  17. 前記ＰＱＦＮリードフレームの上に置かれた別のＵ相パワースイッチ及び別のＶ相パワースイッチを備え、前記別のＵ相パワースイッチのソースが前記Ｕ相出力ストリップに接続され、前記別のＶ相パワースイッチのソースが前記Ｖ相出力ストリップに接続されている、請求項１２記載のＰＱＦＮリードフレーム。
  18. 前記Ｕ相パワースイッチは前記ＰＱＦＮリードフレームのＵ相出力パッドの上に置かれ、前記Ｖ相パワースイッチは前記ＰＱＦＮリードフレームのＶ相出力パッドの上に置かれている、請求項１２記載のＰＱＦＮリードフレーム。
  19. 単一のドライバ集積回路（ＩＣ）を含むパワー・カッド・フラット・ノーリード（ＰＱＦＮ）リードフレームであって、前記ＰＱＦＮリードフレームは、
    前記ＰＱＦＮリードフレームの上に置かれ、それぞれ前記ＰＱＦＮリードフレームのＵ相出力ストリップ、Ｖ相出力ストリップ及びＷ相出力パッドに接続されたＵ相、Ｖ相及びＷ相パワースイッチを備え、
    前記Ｕ相出力ストリップ、前記Ｖ相出力ストリップ及び前記Ｗ相出力パッドがそれぞれ前記Ｕ相、前記Ｖ相及び前記Ｗ相パワースイッチのドレインに接続され、
    前記Ｕ相、前記Ｖ相及び前記Ｗ相パワースイッチのソースがそれぞれＵ相、Ｖ相及びＷ相電流検出端子に接続され、
    前記単一のドライバＩＣは前記ＰＱＦＮリードフレームのドライバＩＣパッドの上に置かれ、前記Ｕ相出力ストリップ及び前記Ｖ相出力ストリップに接続されている、ＰＱＦＮリードフレーム。
  20. 前記Ｕ相出力ストリップは前記ＰＱＦＮリードフレームを実質的に横断している、請求項１９記載のＰＱＦＮリードフレーム。
JP2014011569A 2013-03-07 2014-01-24 オープンソース・パワー・カッド・フラット・ノーリード（ｐｑｆｎ）リードフレーム Pending JP2014175652A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201361774535P 2013-03-07 2013-03-07
US61/774,535 2013-03-07
US14/102,379 US9324646B2 (en) 2010-12-13 2013-12-10 Open source power quad flat no-lead (PQFN) package
US14/102,379 2013-12-10

Publications (1)

Publication Number Publication Date
JP2014175652A true JP2014175652A (ja) 2014-09-22

Family

ID=49885126

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014011569A Pending JP2014175652A (ja) 2013-03-07 2014-01-24 オープンソース・パワー・カッド・フラット・ノーリード（ｐｑｆｎ）リードフレーム

Country Status (5)

Country Link
EP (1) EP2775520B1 (ja)
JP (1) JP2014175652A (ja)
KR (1) KR20140110726A (ja)
CN (1) CN104037151A (ja)
TW (1) TWI523179B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015104990B4 (de) * 2015-03-31 2020-06-04 Infineon Technologies Austria Ag Verbindungshalbleitervorrichtung mit einem Abtastlead
CN112234030B (zh) * 2019-07-15 2023-07-21 珠海格力电器股份有限公司 一种三相逆变功率芯片及其制备方法
EP3975244A1 (en) 2020-09-28 2022-03-30 Infineon Technologies Austria AG Semiconductor package and method of manufacturing a semiconductor package

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001237369A (ja) * 2000-01-12 2001-08-31 Internatl Rectifier Corp 基板を持たない低コストパワー半導体モジュール
JP2003197862A (ja) * 2001-12-11 2003-07-11 Internatl Rectifier Corp 電力モジュール及びその組立て方法
JP2007060894A (ja) * 2005-08-10 2007-03-08 Internatl Rectifier Corp 過電流保護回路からのブラシレスｄｃモータ平均電流を感知するための方法及び装置
JP2008109846A (ja) * 2006-09-27 2008-05-08 Toshiba Kyaria Kk インバータ装置
JP2012089794A (ja) * 2010-10-22 2012-05-10 Toyota Industries Corp 半導体装置
JP2012104633A (ja) * 2010-11-10 2012-05-31 Mitsubishi Electric Corp 半導体装置
JP2012129489A (ja) * 2010-12-13 2012-07-05 Internatl Rectifier Corp 電気的相互接続のためにリードフレームを用いるマルチチップモジュール（ｍｃｍ）パワー・カッド・フラット・ノーリード（ｐｑｆｎ）半導体パッケージ
JP2012235100A (ja) * 2011-05-04 2012-11-29 Internatl Rectifier Corp 打抜きリードフレームを備えるカスコード接続された高電圧ｉｉｉ族窒化物整流器パッケージ
JP2013038309A (ja) * 2011-08-10 2013-02-21 Denso Corp 半導体モジュールおよびそれを備えた半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3770763B2 (ja) * 1999-12-07 2006-04-26 ローム株式会社 電気機器駆動装置
JP4127014B2 (ja) * 2002-10-23 2008-07-30 株式会社豊田自動織機 電流検出装置および電流検出機能付きインバータ装置
JP4422567B2 (ja) * 2004-06-30 2010-02-24 株式会社日立製作所 モータ駆動装置，電動アクチュエータおよび電動パワーステアリング装置
KR101340966B1 (ko) * 2006-05-24 2013-12-13 페어차일드코리아반도체 주식회사 3상 인버터 모듈 및 이를 이용한 모터구동장치와 인버터집적회로 패키지

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001237369A (ja) * 2000-01-12 2001-08-31 Internatl Rectifier Corp 基板を持たない低コストパワー半導体モジュール
JP2003197862A (ja) * 2001-12-11 2003-07-11 Internatl Rectifier Corp 電力モジュール及びその組立て方法
JP2007060894A (ja) * 2005-08-10 2007-03-08 Internatl Rectifier Corp 過電流保護回路からのブラシレスｄｃモータ平均電流を感知するための方法及び装置
JP2008109846A (ja) * 2006-09-27 2008-05-08 Toshiba Kyaria Kk インバータ装置
JP2012089794A (ja) * 2010-10-22 2012-05-10 Toyota Industries Corp 半導体装置
JP2012104633A (ja) * 2010-11-10 2012-05-31 Mitsubishi Electric Corp 半導体装置
JP2012129489A (ja) * 2010-12-13 2012-07-05 Internatl Rectifier Corp 電気的相互接続のためにリードフレームを用いるマルチチップモジュール（ｍｃｍ）パワー・カッド・フラット・ノーリード（ｐｑｆｎ）半導体パッケージ
JP2012235100A (ja) * 2011-05-04 2012-11-29 Internatl Rectifier Corp 打抜きリードフレームを備えるカスコード接続された高電圧ｉｉｉ族窒化物整流器パッケージ
JP2013038309A (ja) * 2011-08-10 2013-02-21 Denso Corp 半導体モジュールおよびそれを備えた半導体装置

Also Published As

Publication number Publication date
TWI523179B (zh) 2016-02-21
CN104037151A (zh) 2014-09-10
KR20140110726A (ko) 2014-09-17
EP2775520B1 (en) 2021-05-05
EP2775520A2 (en) 2014-09-10
TW201503308A (zh) 2015-01-16
EP2775520A3 (en) 2017-12-13

Similar Documents

Publication Publication Date Title
US10438876B2 (en) Power quad flat no-lead (PQFN) package in a single shunt inverter circuit
EP2477222B1 (en) Stacked half-bridge package with a current carrying layer
US9349677B2 (en) Stacked half-bridge package with a common leadframe
US7692285B2 (en) Semiconductor device
US9324646B2 (en) Open source power quad flat no-lead (PQFN) package
US9362215B2 (en) Power quad flat no-lead (PQFN) semiconductor package with leadframe islands for multi-phase power inverter
US9443795B2 (en) Power quad flat no-lead (PQFN) package having bootstrap diodes on a common integrated circuit (IC)
TWI523179B (zh) 開放源功率四方扁平無引腳（ｐｑｆｎ）導線架
US20070120217A1 (en) Circuit Arrangement For Buck Converters And Method For Producing A Power Semiconductor Component
JP6200820B2 (ja) 多相電力段用のリードフレームアイランドを備えたパワー・カッド・フラット・ノーリード（ｐｑｆｎ）半導体パッケージ
JP6235918B2 (ja) シングルシャントインバータ回路に含まれるパワー・カッド・フラット・ノーリード（ｐｑｆｎ）パッケージ
JP6259675B2 (ja) 共通集積回路（ｉｃ）上にブートストラップダイオードを有するパワー・カッド・フラット・ノーリード（ｐｑｆｎ）パッケージ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150901

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20151113

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20151225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160126

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160621