TWI523179B - 開放源功率四方扁平無引腳（ｐｑｆｎ）導線架 - Google Patents

開放源功率四方扁平無引腳（ｐｑｆｎ）導線架 Download PDF

Info

Publication number
TWI523179B
TWI523179B TW103101808A TW103101808A TWI523179B TW I523179 B TWI523179 B TW I523179B TW 103101808 A TW103101808 A TW 103101808A TW 103101808 A TW103101808 A TW 103101808A TW I523179 B TWI523179 B TW I523179B
Authority
TW
Taiwan
Prior art keywords
phase
pqfn
terminal
lead frame
power switch
Prior art date
Application number
TW103101808A
Other languages
English (en)
Other versions
TW201503308A (zh
Inventor
汀 法蘭度
羅爾 巴柏沙
高橋　利夫
Original Assignee
國際整流器股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US14/102,379 external-priority patent/US9324646B2/en
Application filed by 國際整流器股份有限公司 filed Critical 國際整流器股份有限公司
Publication of TW201503308A publication Critical patent/TW201503308A/zh
Application granted granted Critical
Publication of TWI523179B publication Critical patent/TWI523179B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)
  • Networks Using Active Elements (AREA)
  • Laminated Bodies (AREA)

Description

開放源功率四方扁平無引腳(PQFN)導線架
本發明係關於一種導線架技術領域，特別是一種開放源功率四方扁平無引腳(PQFN)導線架。
結合許多半導體裝置的封裝，由保持相關或相依的電路元件極度接近，可簡化電路設計、降低成本並提供更高效率且增進表現。此外，相較於使用分離封裝的元件，這些封裝可促進整合應用及有較佳的電及熱的表現。
四方扁平無引腳(QFN)封裝為用於電元件，例如功率半導體裝置，的無引腳封裝。QFN封裝可利用導線架及連接導線連接至封裝於其中的電元件。QFN封裝通常具有有限的複雜度且電迴路具有挑戰性，特別是對於較複雜的組態。因此，QFN封裝通常具有簡單的組態且封裝小量的電元件。
100‧‧‧PQFN封裝
150‧‧‧多相功率反相器電路
102‧‧‧驅動IC
104a‧‧‧U相功率開關
104b‧‧‧U相功率開關
106a‧‧‧V相功率開關
106b‧‧‧V相功率開關
108a‧‧‧W相功率開關
108b‧‧‧W相功率開關
110a‧‧‧U相輸出節點
110b‧‧‧V相輸出節點
110c‧‧‧W相輸出節點
112‧‧‧I/O終端
112a‧‧‧VBUS終端
112b‧‧‧VCC終端
112c‧‧‧HIN1終端
112d‧‧‧HIN2終端
112e‧‧‧HIN3終端
112f‧‧‧LIN1終端
112g‧‧‧LIN2終端
112h‧‧‧LIN3終端
112i‧‧‧EN終端
112j‧‧‧FAULT終端
112k‧‧‧RCIN終端
112l‧‧‧ITRIP終端
112m‧‧‧VSS終端
112n‧‧‧SW1終端
112o‧‧‧SW2終端
112p‧‧‧SW3終端
112q‧‧‧VB1終端
112r‧‧‧VB2終端
112s‧‧‧VB3終端
112t‧‧‧VRU終端
112u‧‧‧VRV終端
112v‧‧‧VRW終端
114‧‧‧匯流排電壓源
116‧‧‧供應電壓源
124‧‧‧微控制器
126‧‧‧馬達
200‧‧‧PQFN封裝
202‧‧‧驅動IC
204a‧‧‧U相功率開關
204b‧‧‧U相功率開關
206a‧‧‧V相功率開關
206b‧‧‧V相功率開關
208a‧‧‧W相功率開關
208b‧‧‧W相功率開關
212‧‧‧I/O終端
212a‧‧‧VBUS終端
212b‧‧‧VCC終端
212c‧‧‧HIN1終端
212d‧‧‧HIN2終端
212e‧‧‧HIN3終端
212f‧‧‧LIN1終端
212g‧‧‧LIN2終端
212h‧‧‧LIN3終端
212i‧‧‧EN終端
212j‧‧‧FAULT終端
212k‧‧‧RCIN終端
212l‧‧‧ITRIP終端
212m‧‧‧VSS終端
212n‧‧‧SW1終端
212o‧‧‧SW2終端
212p‧‧‧SW3終端
212q‧‧‧VB1終端
212r‧‧‧VB2終端
212s‧‧‧VB3終端
212t‧‧‧VRU終端
212u‧‧‧VRV終端
212v‧‧‧VRW終端
220‧‧‧驅動IC晶粒接墊
222a‧‧‧W相輸出接墊
222b‧‧‧V相輸出接墊
222c‧‧‧U相輸出接墊
228‧‧‧共同輸出接墊
230‧‧‧V相輸出條
232‧‧‧U相輸出條
234‧‧‧導線架島
236‧‧‧導線架島
236a至236f‧‧‧汲極
238a至238f‧‧‧源極
240a‧‧‧上側
240b‧‧‧底側
242a至242c‧‧‧邊緣
244a至244f‧‧‧連接導線
246‧‧‧連接導線
246a至246e‧‧‧連接導線
260‧‧‧PQFN導線架
圖1A顯示範例功率四方扁平無引腳(PQFN)封裝的電路的示意圖。
圖1B顯示於多相功率反相器電路中的範例PQFN封裝的示意圖。
第2A圖顯示範例PQFN導線架的上平面視圖。
第2B圖顯示包含PQFN導線架的範例PQFN封裝的上平面視圖。
第2C圖顯示包含PQFN導線架的範例PQFN封裝的下平面視圖。
第2D圖顯示範例PQFN封裝的一部分的截面視圖。
【發明內容及實施方式】
開放源功率四方扁平無引腳(PQFN)導線架，與圖式之至少一圖連結並實質上顯示及/或說明，並更完整的提出於申請專利範圍中。
於此所述，單詞「III-V族」表示化合物半導體，包含至少一III族元素及至少一V族元素。例如，III-V族半導體可為III-氮半導體的形式。「III-氮」或「III-N」表示化合物半導體，包含至少一III族元素，例如鋁(Al)、鎵(Ga)、銦(In)及硼(B)，且包含但不限於其任意的合金，例如氮化鋁鎵(AlxGa(1-x)N)、氮化銦鎵(InyGa(1-y)N)、氮化鋁銦鎵(AlxInyGa(1-x-y)N)、氮磷砷化鎵(GaAsaPbN(1-a-b))、氮磷砷化鋁銦鎵 (AlxInyGa(1-x-y)AsaPbN(1-a-b))。III-氮一般亦表示任何包含但不限於Ga極性、N極性、半極性或非極性的結晶方向。III-氮材料亦可包含纖鋅礦、閃鋅礦或混合多型的其一，且可包含單晶、單結晶、多晶或非晶結構。於此所述，氮化鎵或GaN，表示III-氮化合物半導體，其中III族元素或元素包含一些或顯著的量的鎵，但除了鎵以外，亦可包含其它III族元素。III-V族或GaN電晶體亦可表示複合高電壓增強模式電晶體，由疊階連接III-V族或GaN電晶體與較低電壓的IV族電晶體而形成。
此外，於此所述，單詞「IV族」表示半導體，至少包含一IV族元素，例如矽(Si)、鍺(Ge)及碳(C)，且亦可包含半導體化合物，例如矽鍺(SiGe)及碳化矽(SiC)。IV族亦表示半導體材料，其包含大於一層的IV族元素，或摻雜IV族元素，以產生應力IV族材料，且亦可包含IV族基複合基板，例如絕緣覆矽(SOI)、氧植入隔離(SIMOX)製程的基板及藍寶石覆矽(SOS)。
以下的說明書包含與本發明的實施方式相關的特定資訊。本發明的圖式及其伴隨的詳細說明僅表示範例實施方式。除非特別註記，否則，圖式之間相似或相應的元件可由相似或相應的參考編號表示。此外，本發明中的圖式及圖一般不表示尺寸，且無意對應於實際的相對尺寸。
圖1A顯示功率四方扁平無引腳(PQFN)封 裝100的範例電路的示意圖。圖1B顯示於多相功率反相器電路150中的PQFN封裝100的示意圖。
參照圖1A及1B，PQFN封裝100包含驅動積體電路(IC)102，U相功率開關104a及104b、V相功率開關106a及106b以及W相功率開關108a及108b。
於圖1B的多相功率反相器電路150中，PQFN封裝100連接至匯流排電壓源114，供應電壓源116，微控制器124，馬達126，電阻器R1、RS1、RS2、RS3、RU、RV及RW，電容器C1，以及啟動電容器CB1、CB2及CB3。
任何PQFN封裝100，微控制器124，馬達126，電阻器R1、RS1、RS2、RS3、RU、RV及RW，電容器C1，以及啟動電容器CB1、CB2及CB3可設置於印刷電路板(PCB)上。此外，PQFN封裝100可經由PCB上的導電引腳連接至任何匯流排電壓源114，供應電壓源116，微控制器124，馬達126，電阻器R1、RS1、RS2、RS3、RU、RV及RW，電容器C1，以及啟動電容器CB1、CB2及CB3。
PQFN封裝100亦包含：VBUS終端112a，VCC終端112b，HIN1終端112c，HIN2終端112d，HIN3終端112e，LIN1終端112f，LIN2終端112g，LIN3終端112h，EN終端112i，FAULT終端112j，RCIN終端112k，ITRIP終端112l，VSS終端112m，SW1終端112n，SW2終端112o，SW3終端112p，VB1終端112q， VB2終端112r，及VB3終端112s，VRU終端112t(亦稱為「U相電流感測終端112t」)，VRV終端112u(亦稱為「V相電流感測終端112u」)，及VRW終端112v(亦稱為「W相電流感測終端112v」)，整體稱為I/O終端112。
於PQFN封裝100中，VBUS終端112a接收VBUS作為從匯流排電壓源114的輸入。VCC終端112b接收VCC作為從供應電壓源116至驅動IC102的輸入。HIN1終端112c、HIN2終端112d及HIN3終端112e分別接收HIN1、HIN2及HIN3作為從微控制器124至驅動IC102的輸入。LIN1終端112f、LIN2終端112g及LIN3終端112h分別接收LIN1、LIN2及LIN3作為從微控制器124至驅動IC102的輸入。EN終端112i接收EN作為從微控制器124至驅動IC102的輸入。FAULT終端112j接收FAULT作為從驅動IC102至微控制器124的輸出。RCIN終端112k接收RCIN作為從電阻器R1及電容器C1至驅動IC102的輸入。ITRIP終端112l接收ITRIP作為從U相功率開關104b、V相功率開關106b及W相功率開關108b至驅動IC102的輸入。VSS終端112m接收VSS作為從接地GVSS至驅動IC102的輸入。SW1終端112n從U相輸出節點110a接收SW1作為至馬達126的輸出。驅動IC102亦接收SW1作為從U相輸出節點110a的輸入。SW2終端112o從V相輸出節點110b接收SW2作為至馬達126的輸出。驅動IC102亦接收SW2作為從V相輸出 節點110b的輸入。SW3終端112p從W相輸出節點110c接收SW3作為至馬達126的輸出。驅動IC102亦接收SW3作為從W相輸出節點110c的輸入。VB1終端112q接收VB1作為從啟動電容器CB1至驅動IC102的輸入。 VB2終端112r接收VB2作為從啟動電容器CB2至驅動IC102的輸入。VB3終端112s接收VB3作為從啟動電容器CB3至驅動IC102的輸入。VRU終端112t接收U相馬達電流IMU作為從U相功率開關104b至微控制器124的輸出。VRV終端112u接收V相馬達電流IMV作為從V相功率開關106b至微控制器124的輸出。VRW終端112v接收W相馬達電流IMW作為從W相功率開關108b至微控制器124的輸出。
於不同實施方式中，I/O終端112的編號、數量及位置可以不同於所示。例如，於許多實施方式，可使用與驅動IC102不同的驅動IC，其可具有與驅動IC102不同的功能及/或I/O需求。這可反應於I/O終端112以及PQFN封裝100的其它連接。
於PQFN封裝100中，驅動IC102可為驅動全橋組態的U相功率開關104a及104b、V相功率開關106a及106b以及W相功率開關108a及108b的高電壓IC(HVIC)。驅動IC102的例子包含International Rectifier Corporation®的「第五代」HVIC。於本實施方式中，U相功率開關104a及104b、V相功率開關106a及106b以及W相功率開關108a及108b為垂直導通功率裝 置，例如，IV族半導體功率金屬氧化物半導體場效電晶體(功率MOSFETs)如快速逆向磊晶二極體場效電晶體(FREDFETs)，或IV族半導體絕緣閘極雙極電晶體(IGBTs)。於其它實施方式，III-V族半導體FETs、HEMTs(高電子移動率電晶體)及，特別是，可作為於U相功率開關104a及104b、V相功率開關106a及106b以及W相功率開關108a及108b中的功率裝置的GaN FETs及/或HEMTs。如上所定義的，此處所述的氮化鎵或GaN，表示III-氮化合物半導體，其中III族元素或元素包含一些或實質量的鎵，但除了鎵之外亦可包含其它III族元素。如前所述，III-V族或GaN電晶體亦可表示由階疊連接III-V族或GaN電晶體與較低電壓IV族電晶體而形成的複合高電壓增強模式電晶體。雖然PQFN封裝100係於全橋組態，不同的實施方式可提供其它封裝組態作為特定應用的需求。
於PQFN封裝100中，HIN1、HIN2及HIN3係為高側電晶體的U相功率開關104a、V相功率開關106a及W相功率開關108a的控制訊號。驅動IC102接收HIN1、HIN2及HIN3，其之後受位準偏移並分別提供至U相功率開關104a、V相功率開關106a及W相功率開關108a作為高側閘極訊號H1、H2及H3。驅動IC102因此從HIN1、HIN2及HIN3分別產生高側閘極訊號H1、H2及H3。驅動IC102更分別從U相輸出節點110a、V相輸出節點110b及W相輸出節點110c接收SW1、SW2及 SW3。
相似地，LIN1、LIN2及LIN3係為低側電晶體的U相功率開關104b、V相功率開關106b及W相功率開關108b的控制訊號。驅動IC102接收LIN1、LIN2及LIN3，其之後分別提供至U相功率開關104b、V相功率開關106b及W相功率開關108b作為低側閘極訊號L1、L2及L3。驅動IC102因此從LIN1、LIN2及LIN3分別產生低側閘極訊號L1、L2及L3。可使用EN改變驅動IC102中的開關。可使用EN，由微控制器124致能驅動IC102的開關。特別是，驅動IC102組態為回應EN而使H1、H2、H3、L1、L2及L3的開關動作。
驅動IC102驅動，U相功率開關104a及104b、V相功率開關106a及106b以及W相功率開關108a及108b，其產生U相馬達電流IMU、V相馬達電流IMV及W相馬達電流IMW。於本實施方式中，驅動IC102與各U相功率開關104a及104b、V相功率開關106a及106b以及W相功率開關108a及108b阻抗匹配。驅動IC102可因此驅動U相功率開關104a及104b、V相功率開關106a及106b以及W相功率開關108a及108b而未有閘極電阻器，其允許PQFN封裝100較小。
VBUS係從匯流排電壓源114的匯流排電壓，其分別耦合至U相功率開關104a、V相功率開關106a及W相功率開關108a的汲極。作為一例，匯流排電壓源114可為AC至DC整流器。例如，AC可為引出端電壓， 如230伏特。例如，VBUS的DC電壓可為約300伏特至約400伏特。
VCC係從供應電壓源116的驅動IC102的供應電壓，例如其可為，約15伏特。如第1A圖中所示，驅動IC102由VCC供電。於一些實施方式中，供應電壓源116從VBUS產生VCC。VB1、VB2及VB3係驅動IC102的啟動電壓且分別由啟動電容器CB1、CB2及CB3提供。啟動電容器CB1、CB2及CB3可被充電，例如，由VCC，經由驅動IC102中的啟動二極體。啟動電容器CB1耦合於VB1終端112q及SW3終端112p之間。啟動電容器CB2耦合於VB2終端112r及SW2終端112o之間。啟動電容器CB3耦合於VB3終端112s及SW1終端112n之間。
圖1A顯示U相馬達電流IMU、V相馬達電流IMV及W相馬達電流IMW提供至驅動IC102作為ITRIP。於本實施方式中，電阻器RS1、RS2及RS3結合U相馬達電流IMU、V相馬達電流IMV及W相馬達電流IMW至馬達電流IM。電阻器RS1、RS2及RS3僅係結合U相馬達電流IMU、V相馬達電流IMV及W相馬達電流IMW的範例手段。於一些實施方式中，一或更多運算放大器用於相加U相馬達電流IMU、V相馬達電流IMV及W相馬達電流IMW。此外，可提供未相加的U相馬達電流IMU、V相馬達電流IMV及W相馬達電流IMW至驅動IC102。
驅動IC102利用ITRIP以為過電流保護。例 如，比較ITRIP與參考值。若ITRIP超過參考值，驅動IC102偵測過電流條件。此外，驅動IC102由提供FAULT至FAULT終端112j以指出過電流狀態至微控制器124。 驅動IC102利用RCIN以從過電流保護自動重設。如圖1B中所示，電阻器R1耦合於VCC終端112b及RCIN終端112k之間以充電電容器C1。電容器C1耦合於RCIN終端112k與VSS終端112m之間。可改變電阻器R1及電容器C1以改變過電流保護的自動重設的時序。
驅動IC102，U相功率開關104a及104b、V相功率開關106a及106b以及W相功率開關108a及108b耦合至接地GVSS。驅動IC102經由VSS終端112m耦合至接地GVSS。U相功率開關104a經由VRU終端112t及連接至VRU終端112t的電阻器VRU耦合至接地GVSS。V相功率開關106a經由VRV終端112u及連接至VRV終端112u的電阻器VRV耦合至接地GVSS。W相功率開關108a經由VRW終端112v及連接至VRW終端112v的電阻器VRW耦合至接地GVSS。
於一些實施方式中，微控制器124個別接收U相馬達電流IMU、V相馬達電流IMV及W相馬達電流IMW且基於U相馬達電流IMU、V相馬達電流IMV及W相馬達電流IMW產生HIN1、HIN2、HIN3、LIN1、LIN2及LIN3。於其它實施方式中，微控制器124接收至少複合電流且基於複合電流產生HIN1、HIN2、HIN3、LIN1、LIN2及LIN3。複合電流可包含至少收U相馬達電流IMU、V相 馬達電流IMV及W相馬達電流IMW的至少兩者(如圖1B中的馬達電流IM)，且可於PQFN封裝100內或外複合。於微控制器124接收複合電流的實施方式中，微控制器124可能需要執行U相馬達電流IMU、V相馬達電流IMV及W相馬達電流IMW的相電流重建以產生HIN1、HIN2、HIN3、LIN1、LIN2及LIN3。較有利的是，PQFN封裝100支持各實施多相功率反相器電路150中的組態的允許的彈性。
因此，PQFN封裝100可為開放源PQFN封裝(其亦為開放射極PQFN封裝)，其中提供U相馬達電流IMU、V相馬達電流IMV及W相馬達電流IMW作為VRU終端112t、VRV終端112u及VRW終端112v的分別的輸出。請注意，於一些實施方式中，可結合U相馬達電流IMU、V相馬達電流IMV及W相馬達電流IMW的兩者成為相同的輸出終端，且另一輸出終端為剩下的U相馬達電流IMU、V相馬達電流IMV及W相馬達電流IMW。
典型的QFN封裝具有複雜度限制，而有簡單的組態及小數量的電元件。對於較複雜的組態，難以導引連接導線同時避免導線交叉及導線短路。此外，導線長度會對電及熱表現有負面的影響。唯，PQFN封裝，根據本發明的說明書中的不同的實施例，可實質上相較於典型QFN封裝更複雜，同時避免導線交叉及導線短路且達成高電及熱表現。例如，PQFN封裝100可簡單適配多相功率反向器電路150。此外，PQFN封裝100可適配由前述開 放源組態說明的額外複雜度。
轉至圖2A、2B及2C，圖2A顯示PQFN導線架260的上平面視圖。圖2B顯示包含PQFN導線架260的PQFN封裝200的上平面視圖。圖2C顯示包含PQFN導線架260的PQFN封裝200的下平面視圖。圖2D顯示PQFN封裝200的部分的截面視圖。於本實施方式中，PQFN封裝200係多晶片模組(MCM)PQFN封裝，其可具有約12mm乘12mm的佔板尺寸。於其它實施方式中，PQFN封裝200可具有大於12mm乘12mm的佔板尺寸。於再其它實施方式中，PQFN封裝200可具有小於12mm乘12mm的佔板尺寸。
PQFN封裝200對應至圖1A及1B中的PQFN封裝100。例如，PQFN封裝200包含：驅動IC202，U相功率開關204a及204b、V相功率開關206a及206b以及W相功率開關208a及208b，分別對應於圖1A中的驅動IC102，U相功率開關104a及104b、V相功率開關106a及106b以及W相功率開關108a及108b。
此外，PQFN封裝200包含：VBUS終端212a，VCC終端212b，HIN1終端212c，HIN2終端212d，HIN3終端212e，LIN1終端212f，LIN2終端212g，LIN3終端212h，EN終端212i，FAULT終端212j，RCIN終端212k，ITRIP終端212l，VSS終端212m，SW1終端212n，SW2終端212o，SW3終端212p，VB1終端212q，VB2終端212r，VB3終端212s， VRU終端212t(亦稱為「U相電流感測終端212t」)，VRV終端212u(亦稱為「V相電流感測終端212u」)，及VRW終端212v(亦稱為「W相電流感測終端212v」)，整體稱為I/O終端212分別對應於PQFN封裝100中的VBUS終端112a，VCC終端112b，HIN1終端112c，HIN2終端112d，HIN3終端112e，LIN1終端112f，LIN2終端112g，LIN3終端112h，EN終端112i，FAULT終端112j，RCIN終端112k，ITRIP終端112l，VSS終端112m，SW1終端112n，SW2終端112o，SW3終端112p，VB1終端112q，VB2終端112r，VB3終端112s，VRU終端112t，VRV終端112u，及VRW終端112v。
圖2A顯示PQFN導線架260包含：驅動IC晶粒接墊220，W相晶粒接墊222a，V相晶粒接墊222b，U相晶粒接墊222c及共同晶粒接墊228。此處，驅動IC晶粒接墊220亦稱為驅動IC接墊220。此處，W相晶粒接墊222a，V相晶粒接墊222b，U相晶粒接墊222c及共同晶粒接墊228亦稱為W相輸出接墊222a，V相輸出接墊222b，U相輸出接墊222c及共同輸出接墊228。
PQFN導線架260亦包含V相及U相輸出條230及232以及I/O終端212。導線架島234於PQFN導線架260的V相輸出條230中且V相輸出條230電及機械地連接(如整合連接)至PQFN導線架260的V相輸出接墊222b。導線架島236於PQFN導線架260的及U相 輸出條232中且U相輸出條232電及機械地連接(如整合連接)至PQFN導線架260的U相輸出接墊222c。
如圖2B中所示，U相輸出條232可選擇性地實質交叉跨越PQFN導線架260。相似地，V相輸出條230可選擇性地實質交叉跨越PQFN導線架260。如此作，任何V相輸出條及U相輸出條230及232可提供，例如，PQFN封裝200的額外的I/O終端。例如，於圖2B中，顯示U相輸出條232提供額外的SW1終端212n於PQFN封裝200的邊緣242c。
PQFN導線架260可包含高導熱及導電性的材料，例如Olin Brass®的銅(Cu)合金C194。PQFN導線架260的上側240a可選擇性鍍上增強與裝置晶粒及導線的附著的材料。此鍍可包含選擇性的提供於PQFN導線架260鍍銀(Ag)，其可自如QPL Limited等公司得到。
圖2A及2B顯示PQFN導線架260係受蝕刻導線架，例如受半蝕刻導線架。PQFN導線架260的部分，可為未受蝕刻(如未受半蝕刻)使用虛線示於圖2A及2B中。導線架島234及236為這種未受蝕刻部分的例子。例如，圖2C顯示PQFN導線架260的底側240b(亦對應於PQFN封裝200的底側)。圖2C更顯示PQFN封裝200的模製化合物265，其覆蓋PQFN導線架260的受蝕刻部分。模製化合物265可為具有低彎曲模數的塑膠，例如Hitachi® Chemical的CEL9220ZHF10(v79)。為提供對抗封裝破裂的彈性，PQFN封裝200的高度(或厚 度)定義為模製化合物265可保持薄，例如0.9mm或更少。
導線架島234及導線架島236係PQFN導線架260的未受蝕刻的部分的例子，且經由模製化合物265於PQFN導線架260的底側240b(亦對應於PQFN封裝200的底側)暴露。如此，導線架島234及導線架島236暴露於PQFN導線架260的底側240b上，而用於高導電及/或散熱。由提供(PCB)匹配區塊，可選擇性地利用此特徵。PQFN導線架260的暴露區域可鍍，如錫(Sn)。
驅動IC202，U相功率開關204a及204b、V相功率開關206a及206b以及W相功率開關208a及208b利用連接導線及PQFN導線架260互連。
圖2B顯示U相功率開關204a及204b、V相功率開關206a及206b以及W相功率開關208a及208b，以及驅動IC202電及機械地的連接至PQFN導線架260。這可由利用銲錫或導電接合劑，例如Henkel Corporation的銀填充QMI 529HT，而完成。
如圖2B中所示，U相功率開關204b、V相功率開關206b及W相功率開關208b位於沿PQFN封裝200的邊緣242a的PQFN導線架260上。W相功率開關208b位於W相輸出接墊222a上。特別是，W相功率開關208b的汲極236a位於W相輸出接墊222a上。相似地，V相功率開關206b位於V相輸出接墊222b上。特別是，V相功率開關206b的汲極236b位於V相輸出接墊222b上。此 外，U相功率開關204b位於U相輸出接墊222c上。特別是，U相功率開關204b的汲極236c位於U相輸出接墊222c上。因此，U相功率開關204b、V相功率開關206b及W相功率開關208b個別耦合至PQFN導線架260的各晶粒接墊。如此，W相輸出接墊222a可對應於PQFN封裝200的W相輸出終端212p，V相輸出接墊222b可對應於PQFN封裝200的V相輸出終端212o，且U相輸出接墊222c可對應於PQFN封裝200的U相輸出終端212n，如圖2B中所示。
另外，如圖2B中所示，U相功率開關204a、V相功率開關206a及W相功率開關208a位於沿PQFN封裝200的邊緣242b的PQFN導線架260上，其交叉邊緣242a。U相功率開關204a、V相功率開關206a及W相功率開關208a位於共同輸出接墊228上。特別是，U相功率開關204a的汲極236d，V相功率開關206a的汲極236e及W相功率開關208a的汲極236f位於PQFN導線架260的共同輸出接墊228上。因此，共同輸出接墊228可對應於PQFN封裝200的VBUS終端212a(如匯流排電壓輸入終端)，如圖2B中所示。
此組態的例子更詳細地顯示於圖2D中。圖2D顯示PQFN封裝200的部分截面視圖。圖2D中的截面視圖對應於圖2B及2C的截面2D至2D。圖2D顯示V相功率開關206a的汲極236e經由導電黏合劑254及PQFN導線架260的鍍248a連接至共同輸出接墊228。導 電黏合劑254可包含銀填充黏合劑，例如QMI 529HT。PQFN封裝200中的其它晶粒可相似地連接至PQFN導線架260。
驅動IC202位於PQFN導線架260上。特別是，驅動IC202位於PQFN導線架260的驅動IC接墊220上。驅動IC接墊220大於驅動IC202且因此可適配不同的更大的驅動IC，其可具有與驅動IC202不同的特徵。
圖2B亦顯示連接導線，例如連接導線244a，電及機械地連接驅動IC202至VCC終端212b，HIN1終端212c，HIN2終端212d，HIN3終端212e，LIN1終端212f，LIN2終端212g，LIN3終端212h，EN終端212i，FAULT終端212j，RCIN終端212k，ITRIP終端212l，VSS終端212m，VB1終端212q，VB2終端212r，VB3終端212s，且至U相功率開關204a及204b、V相功率開關206a及206b以及W相功率開關208a及208b的各閘極。
於圖2B中的連接導線244a及相似地描繪的連接導線可包含，例如，1.3密耳直徑G1型金(Au)線。可利用較厚的導線於功率連接，例如連接導線246a、246b、246c、246d、246e及246f(亦稱為「連接導線246」)。連接導線246可為，例如，2.0密耳直徑銅(Cu)線，例如Kulicke & Soffa®的Maxsoft® LD導線。連接導線246可利用接合針腳於球(BSOB)接合。如圖2B中所示，多連接導線，例如二連接導線，可平行於連接導線246用於處理額外電流。
驅動IC102經由VSS終端212m耦合至接地GVSS。如圖2B中所示，至少一連接導線244e耦合驅動IC102至VSS終端212m。於所示的實施方式中，支持邏輯電路及驅動IC102的閘極驅動經由各連接導線耦合至VSS終端212m，唯，亦可利用其它組態。另外，於所示的實施方式中，VSS終端212m連接至驅動IC接墊220。驅動IC202可選擇性地具有接地256，其位於PQFN導線架260的驅動IC接墊220上，且因此可耦合至接地GVSS。
U相功率開關204b、V相功率開關206b及W相功率開關208b經由PQFN導線架260分別耦合至U相功率開關204a、V相功率開關206a及W相功率開關208a。
於圖2B中，連接導線246a電及機械地連接U相功率開關204a的源極238d至PQFN導線架260。特別是，U相功率開關204a的源極238d經由至少連接導線246a連接至U相輸出條232的導線架島236。U相功率開關204a的汲極236c連接至PQFN導線架260的U相輸出條232。因此，圖1A的U相輸出節點110a位於PQFN導線架260的U相輸出條232上，其中U相輸出條232連接至PQFN導線架260的U相輸出接墊222c。
PQFN封裝200具有配置連接至U相輸出條232的連接導線246a及其它連接導線，例如連接導線244b，的顯著的彈性，同時避免因為導線交叉的導線短路 並達成高電及熱表現。因此，即使PQFN封裝200有小的佔板尺寸，PQFN封裝可適配，U相功率開關204b的源極238c連接至U相電流感測終端212t。特別是，於所示的實施方式中，至少一連接導線246f連接，U相功率開關204b的源極238c至U相電流感測終端212t。PQFN封裝200因此提供源極238c為外部連接。
連接導線244b電及機械地連接驅動IC202及PQFN導線架260的U相輸出條232於導線架島236處以提供SW1至驅動IC202，如圖1A中所示。圖1A的U相輸出節點110a亦位於PQFN導線架260的導線架島236上。因導線架島236暴露於PQFN封裝200的底側240b上(顯示於圖2C中)，U相輸出節點110a處的熱產生可有效率地從PQFN封裝200散出。
另外，於PQFN封裝200中，連接導線246b電及機械地連接V相功率開關206a的源極238e至PQFN導線架260。圖2D顯示此連接的一例子。V相功率開關206a的源極238e藉由至少連接導線246b經由PQFN導線架260的鍍248b連接至V相輸出條230的導線架島234。之後V相輸出條230經由PQFN導線架260的V相輸出接墊222b連接至V相功率開關206b的汲極236b。可部署相似的連接而連接源極238d至U相功率開關204b的汲極236c。至少連接導線246b電及機械地連接V相功率開關206a的源極238e至V相輸出條230於導線架島234處。因此，圖1A的V相輸出節點110b位於PQFN導 線架260的V相輸出條230上，其中V相輸出條230連接至PQFN導線架260的V相輸出接墊222b。
PQFN封裝200具有配置連接導線246b及其它連接導線，如連接至V相輸出條230的連接導線244c，的顯著的彈性，同時避免因為導線交叉的導線短路且達成高電及熱表現。因此，即使PQFN封裝200具有小佔板尺寸，PQFN封裝可適配V相功率開關206b的源極238b連接至V相電流感測終端212u。特別是，於所示的實施方式中，至少一連接導線246e連接V相功率開關206b的源極238b至V相電流感測終端212u。PQFN封裝200因此提供源極238b為外部連接。
至少連接導線244c電及機械地連接驅動IC202及PQFN導線架260的V相輸出條230於導線架島234處以提供SW2至驅動IC202，如圖1A中所示。圖1A的V相輸出節點110b亦位於PQFN導線架260的導線架島234上。當導線架島234暴露於PQFN封裝200的底側240b(如圖2C中所示)上，V相輸出節點110b處的熱產生可有效率地從PQFN封裝200散發。
請注意，PQFN封裝200可包含導線架島234及/或236而無V相輸出條230及/或232。例如，導線架島234可經由PCB上的線路連接至V相輸出接墊222b。進一步需要注意的是，PQFN封裝200可包含V相輸出條230及/或232而無導線架島234及/或236。唯，具有V相及U相輸出條230及232且有導線架島234及236可提 供PQFN封裝200中的連接導線的配置的顯著彈性，同時達成高電及熱表現。
於圖2B中，連接導線246c電及機械地連接W相功率開關208a的源極238f至PQFN導線架260。特別是，連接導線246c電及機械地連接W相功率開關208a的源極238f至W相輸出接墊222a於PQFN導線架260上。因此，圖1A的W相輸出節點110c位於PQFN導線架260的W相輸出接墊222a上且有W相功率開關208b。當W相功率開關208b相鄰於W相功率開關208a，W相功率開關208a的源極238f可耦合至W相功率開關208b的汲極236a，同時簡單避免因為導線交叉的導線短路且達成高電及熱表現。此可由不使用導線架條及/或導線架島而完成。
因此，可使PQFN封裝200顯著地較小，同時避免U相輸出節點110a、V相輸出節點110b及W相輸出節點110c之間的電弧效應。例如，額外的導線架條及/或導線架島可能需要較大的PQFN封裝200以維持V相及U相輸出條230及232之間足夠的空間252，以避免電弧效應(如至少1mm)。
此外，這種組態不顯著影響PQFN封裝200中的連接導線配置的彈性。因此，PQFN封裝200可適配，連接導線244d電及機械地連接驅動IC202及源極238f以提供SW3至驅動IC202，如第1A圖中所示。此外，即使PQFN封裝200具有小的佔板尺寸，PQFN封裝 200可適配W相功率開關208b的源極238a連接至W相功率感測終端212v。特別是，於所示的實施方式中，至少一連接導線246d連接W相功率開關208b的源極238a至W相功率感測終端212v。PQFN封裝200因此提供源極238a為外部連接。
因此，由包含U相輸出條232及/或V相輸出條230，可使PQFN封裝200實質上相較於典型的QFN封裝更複雜，同時避免導線交叉及導線短路且達成高電及熱表現。例如，PQFN封裝200可為開放源PQFN封裝(其亦可為開放射極PQFN封裝)，其中提供U相馬達電流IMU、V相馬達電流IMV及/或W相馬達電流IMW作為分別的輸出於U相電流感測終端212t、V相電流感測終端212u及/或W相電流感測終端212v處。
此外，由包含U相輸出條232及/或V相輸出條230，為簡化電路，PQFN封裝200可適配單一驅動IC202，對於U相功率開關204a及204b、V相功率開關206a及206b以及W相功率開關208a及208b，否則可能需要三個不同的驅動IC。特別是，U相輸出條232及V相輸出條230提供連接至驅動IC202的連接電路的配置彈性。作為一例，於所示的實施方式中，驅動IC202經由至少連接導線244b連接至U相輸出條232且經由至少連接導線244c至V相輸出條230。因此，U相輸出條232及V相輸出條230提供PQFN封裝200中的連接導線244b及244c以及其它連接導線的配位彈性。
因此，如上所述並參照圖1A、1B及2A至2D，伴隨不同實施方式，PQFN封裝，可相較於典型的QFN封裝實質上更複雜，同時避免導線交叉及導線短路且達成高電及熱表現。如此，PQFN封裝可達成複雜的電路，如有開放源組態的多相分流反相器電路，其可具有單一驅動IC。
由上所述，顯然地，不同技術可使用於實施敘述於本發明中的概念而不脫離這些概念的範圍。此外，當這些概念參照特定的實施方式敘述，所屬技術領域中具有通常知識者可理解形式及細節的改變不脫離這些概念的範圍。如此，所述的實施方式可被以所有說明的角度考量而不限制。亦應理解為本發明不限於這些上述的特定的實施方式，而可有許多重置、修改及替代而不脫離本發明所揭示的範圍。
200‧‧‧PQFN封裝
202‧‧‧驅動IC
204a‧‧‧U相功率開關
204b‧‧‧U相功率開關
206a‧‧‧V相功率開關
206b‧‧‧V相功率開關
208a‧‧‧W相功率開關
208b‧‧‧W相功率開關
212a‧‧‧VBUS終端
212b‧‧‧VCC終端
212c‧‧‧HIN1終端
212d‧‧‧HIN2終端
212e‧‧‧HIN3終端
212f‧‧‧LIN1終端
212g‧‧‧LIN2終端
212h‧‧‧LIN3終端
212i‧‧‧EN終端
212j‧‧‧FAULT終端
212k‧‧‧RCIN終端
212l‧‧‧ITRIP終端
212m‧‧‧VSS終端
212n‧‧‧SW1終端
212o‧‧‧SW2終端
212p‧‧‧SW3終端
212q‧‧‧VB1終端
212r‧‧‧VB2終端
212s‧‧‧VB3終端
212t‧‧‧VRU終端
212u‧‧‧VRV終端
212v‧‧‧VRW終端
230‧‧‧V相輸出條
232‧‧‧U相輸出條
236a至236f‧‧‧汲極
238a至238f‧‧‧源極
242a至242c‧‧‧邊緣
244a至244e‧‧‧連接導線
246a至246f‧‧‧連接導線
252‧‧‧空間
256‧‧‧接地

Claims (20)

  1. 一種功率四方扁平無引腳(PQFN)導線架包含：U相、V相及W相功率開關位於該PQFN導線架上；該U相功率開關的汲極連接至該PQFN導線架的U相輸出條；該U相功率開關的源極連接至U相電流感測終端。
  2. 如請求項第1項之PQFN導線架，其中，該U相輸出條實質上交叉跨越該PQFN導線架。
  3. 如請求項第1項之PQFN導線架，包含，第一導線架島於該U相輸出條中。
  4. 如請求項第1項之PQFN導線架，包含，至少一連接導線連接至該U相輸出條。
  5. 如請求項第1項之PQFN導線架，包含，另一U相功率開關位於該PQFN導線架上，該另一U相功率開關的源極連接至該PQFN導線架的該U相輸出條。
  6. 如請求項第1項之PQFN導線架，包含，至少一連接導線連接該U相功率開關的該源極至該U相電流感測終端。
  7. 如請求項第1項之PQFN導線架，其中，該U相功率開關位於該PQFN導線架的U相輸出接墊上。
  8. 如請求項第1項之PQFN導線架，包含，驅動積體電路(IC)位於該PQFN導線架上且連接至該U相、該V相及該W相功率開關的閘極。
  9. 如請求項第1項之PQFN導線架，其中，該U 相、該V相及該W相功率開關包含III-V族電晶體。
  10. 如請求項第1項之PQFN導線架，其中，該PQFN封裝具有大於12mm乘12mm的佔板尺寸。
  11. 如請求項第1項之PQFN導線架，其中，該PQFN封裝具有小於12mm乘12mm的佔板尺寸。
  12. 一種功率四方扁平無引腳(PQFN)導線架包含：U相、V相及W相功率開關位於該PQFN導線架上且分別連接至該PQFN導線架的U相輸出條、V相輸出條及W相輸出接墊；該U相輸出條、該V相輸出條及該W相輸出接墊分別連接至該U相、該V相及該W相功率開關的汲極；該U相、該V相及該W相功率開關的源極分別連接至U相、V相、及W相電流源終端。
  13. 如請求項第12項之PQFN導線架，其中，該U相輸出條實質上交叉跨越該PQFN導線架。
  14. 如請求項第12項之PQFN導線架，其中，該V相輸出條實質上交叉跨越該PQFN導線架。
  15. 如請求項第12項之PQFN導線架，包含，第一導線架島於該U相輸出條中及第二導線架島於該V相輸出條中。
  16. 如請求項第12項之PQFN導線架，包含，至少一連接導線連接該V相功率開關的該源極至該V相電流感測終端。
  17. 如請求項第12項之PQFN導線架，包含，另一U相功率開關及另一V相功率開關位於該PQFN導線架上，該另一U相功率開關的源極連接至該U相輸出條且該另一V相功率開關的源極連接至該V相輸出條。
  18. 如請求項第12項之PQFN導線架，其中，該U相功率開關位於該PQFN導線架的U相輸出接墊上且該V相功率開關位於該PQFN導線架的V相輸出接墊上。
  19. 一種功率四方扁平無引腳(PQFN)導線架包含，單一驅動積體電路(IC)，該PQFN導線架包含：U相、V相及W相功率開關位於該PQFN導線架上且分別連接至該PQFN導線架的U相輸出條、V相輸出條及W相輸出接墊；該U相輸出條、該V相輸出條及該W相輸出接墊分別連接至該U相、該V相及該W相功率開關的汲極；該U相、該V相及該W相功率開關的源極分別連接至U相、V相、及W相電流源終端；該單一驅動IC位於該PQFN導線架的驅動IC接墊上，該單一驅動IC連接至該U相輸出條及至該V相輸出條。
  20. 如請求項第19項之PQFN導線架，其中，該U相輸出條實質上交叉跨越該PQFN導線架。
TW103101808A 2013-03-07 2014-01-17 開放源功率四方扁平無引腳（ｐｑｆｎ）導線架 TWI523179B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201361774535P 2013-03-07 2013-03-07
US14/102,379 US9324646B2 (en) 2010-12-13 2013-12-10 Open source power quad flat no-lead (PQFN) package

Publications (2)

Publication Number Publication Date
TW201503308A TW201503308A (zh) 2015-01-16
TWI523179B true TWI523179B (zh) 2016-02-21

Family

ID=49885126

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103101808A TWI523179B (zh) 2013-03-07 2014-01-17 開放源功率四方扁平無引腳（ｐｑｆｎ）導線架

Country Status (5)

Country Link
EP (1) EP2775520B1 (zh)
JP (1) JP2014175652A (zh)
KR (1) KR20140110726A (zh)
CN (1) CN104037151A (zh)
TW (1) TWI523179B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015104990B4 (de) * 2015-03-31 2020-06-04 Infineon Technologies Austria Ag Verbindungshalbleitervorrichtung mit einem Abtastlead
CN112234030B (zh) * 2019-07-15 2023-07-21 珠海格力电器股份有限公司 一种三相逆变功率芯片及其制备方法
EP3975244A1 (en) 2020-09-28 2022-03-30 Infineon Technologies Austria AG Semiconductor package and method of manufacturing a semiconductor package

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3770763B2 (ja) * 1999-12-07 2006-04-26 ローム株式会社 電気機器駆動装置
DE10101086B4 (de) * 2000-01-12 2007-11-08 International Rectifier Corp., El Segundo Leistungs-Moduleinheit
US20030107120A1 (en) * 2001-12-11 2003-06-12 International Rectifier Corporation Intelligent motor drive module with injection molded package
JP4127014B2 (ja) * 2002-10-23 2008-07-30 株式会社豊田自動織機 電流検出装置および電流検出機能付きインバータ装置
JP4422567B2 (ja) * 2004-06-30 2010-02-24 株式会社日立製作所 モータ駆動装置，電動アクチュエータおよび電動パワーステアリング装置
EP1753108A3 (en) * 2005-08-10 2009-06-17 International Rectifier Corporation Method and apparatus for sensing brushless DC motor average current from overcurrent protection circuitry
KR101340966B1 (ko) * 2006-05-24 2013-12-13 페어차일드코리아반도체 주식회사 3상 인버터 모듈 및 이를 이용한 모터구동장치와 인버터집적회로 패키지
JP5024827B2 (ja) * 2006-09-27 2012-09-12 東芝キヤリア株式会社 インバータ装置
JP2012089794A (ja) * 2010-10-22 2012-05-10 Toyota Industries Corp 半導体装置
JP2012104633A (ja) * 2010-11-10 2012-05-31 Mitsubishi Electric Corp 半導体装置
US8587101B2 (en) * 2010-12-13 2013-11-19 International Rectifier Corporation Multi-chip module (MCM) power quad flat no-lead (PQFN) semiconductor package utilizing a leadframe for electrical interconnections
US8853706B2 (en) * 2011-05-04 2014-10-07 International Rectifier Corporation High voltage cascoded III-nitride rectifier package with stamped leadframe
JP5434986B2 (ja) * 2011-08-10 2014-03-05 株式会社デンソー 半導体モジュールおよびそれを備えた半導体装置

Also Published As

Publication number Publication date
EP2775520A3 (en) 2017-12-13
TW201503308A (zh) 2015-01-16
KR20140110726A (ko) 2014-09-17
CN104037151A (zh) 2014-09-10
JP2014175652A (ja) 2014-09-22
EP2775520A2 (en) 2014-09-10
EP2775520B1 (en) 2021-05-05

Similar Documents

Publication Publication Date Title
US10438876B2 (en) Power quad flat no-lead (PQFN) package in a single shunt inverter circuit
US9362215B2 (en) Power quad flat no-lead (PQFN) semiconductor package with leadframe islands for multi-phase power inverter
US9349677B2 (en) Stacked half-bridge package with a common leadframe
EP2477222B1 (en) Stacked half-bridge package with a current carrying layer
CN107731779B (zh) 电子装置
US9324646B2 (en) Open source power quad flat no-lead (PQFN) package
US9443795B2 (en) Power quad flat no-lead (PQFN) package having bootstrap diodes on a common integrated circuit (IC)
WO2021033565A1 (ja) パワーモジュール
TWI523179B (zh) 開放源功率四方扁平無引腳（ｐｑｆｎ）導線架
KR102041939B1 (ko) 다상 파워 인버터용 리드프레임 아일랜드들을 갖는 파워 쿼드 플랫 노-리드 반도체 패키지
TWI550734B (zh) 單一分流反相器電路中的功率四方扁平無引腳（ｐｑｆｎ）封裝
JP6259675B2 (ja) 共通集積回路（ｉｃ）上にブートストラップダイオードを有するパワー・カッド・フラット・ノーリード（ｐｑｆｎ）パッケージ
US20100140627A1 (en) Package for Semiconductor Devices