JP6235918B2 - シングルシャントインバータ回路に含まれるパワー・カッド・フラット・ノーリード（ｐｑｆｎ）パッケージ - Google Patents

シングルシャントインバータ回路に含まれるパワー・カッド・フラット・ノーリード（ｐｑｆｎ）パッケージ Download PDF

Info

Publication number
JP6235918B2
JP6235918B2 JP2014011594A JP2014011594A JP6235918B2 JP 6235918 B2 JP6235918 B2 JP 6235918B2 JP 2014011594 A JP2014011594 A JP 2014011594A JP 2014011594 A JP2014011594 A JP 2014011594A JP 6235918 B2 JP6235918 B2 JP 6235918B2
Authority
JP
Japan
Prior art keywords
phase
lead frame
phase power
terminal
pqfn package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014011594A
Other languages
English (en)
Other versions
JP2014195045A (ja
Inventor
フェルナンド ディーン
フェルナンド ディーン
バルボーザ ロエル
バルボーザ ロエル
タカハシ トシオ
タカハシ トシオ
Original Assignee
インターナショナル レクティフィアー コーポレイション
インターナショナル レクティフィアー コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US14/102,275 external-priority patent/US9659845B2/en
Application filed by インターナショナル レクティフィアー コーポレイション, インターナショナル レクティフィアー コーポレイション filed Critical インターナショナル レクティフィアー コーポレイション
Publication of JP2014195045A publication Critical patent/JP2014195045A/ja
Application granted granted Critical
Publication of JP6235918B2 publication Critical patent/JP6235918B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Inverter Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本出願は、２０１３年３月７日に出願された「Power Quad Flat No-Lead (PQFN) Package in a Single Shunt Inverter Circuit」という名称の米国特許仮出願第６１／７７４，４８４号の優先権の利益を主張する。本出願は、２０１２年１０月２６日に出願された「Compact Wirebonded Power Quad Flat No-Lead (PQFN) Package」という名称の特許出願第１３／６６２，２２４号の一部継続出願でもある。そして、この一部継続出願は２０１１年２月２４日に出願された「Multi-Chip Module (MCM) Power Quad Flat No-Lead (PQFN) Package a Leadframe for Electrical Interconnections」という名称の特許出願第１３／０３４，５１９号の優先権の利益を主張し、この特許出願は更に２０１０年１２月１３日に出願された「Low Cost Leadframe Based High Power Density Full Bridge Power Device」という名称の米国特許仮出願第６１／４５９，５２７号の優先権の利益を主張している。本出願は上記の出願のすべてに対して優先権の利益を主張する。更に、上記のすべての出願の開示内容は参照することにより本出願に全て組み込まれるものとする。
定義
本明細書で使用される、用語「III−Ｖ族」は少なくとも１つのIII族元素と少なくとも１つのＶ族元素を含む化合物半導体を意味する。例えば、III−Ｖ族半導体は、III族窒化物半導体の形を取り得る。「III族窒化物」又は「III−Ｎ」は窒素とアルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）及びボロン（Ｂ）などの少なくとも１つのIII族元素を含む化合物半導体を意味し、例えば窒化アルミニウムガリウム（ＡｌｘＧａ(1-x)Ｎ、窒化インジウムガリウムＩｎｙＧａ(1-y)Ｎ、窒化アルミニウムインジウムガリウムＡｌxＩｎｙＧａ(1-x-y)Ｎ、砒化リン化窒化ガリウム（ＧａＡｓａＰｂＮ(1-a-b)）、砒化リン化窒化アルミニウムインジウムガリウム（ＡｌｘＩｎｙＧａ(1-x-y)ＡｓａＰｂＮ(1-a-b)）などの合金を含むが、これらに限定されない。また、III族窒化物は一般に、Ｇａ極性、Ｎ極性、半極性又は非極性結晶方位などの任意の極性を有するが、これらに限定されない。また、III族窒化物材料は、ウルツ鉱型、閃亜鉛鉱型、あるいは混合ポリタイプ（結晶多形）のいずれかを含むことができ、単結晶又はモノクリスタル、多結晶、または非結晶の結晶構造を含むことができる。本明細書で使用される、「窒化ガリウム」、「ＧａＮ」はIII族窒化物化合物半導体を意味し、III族元素は若干量又は相当量のガリウムを含むが、ガリウムに加えて他のIII族元素も含むことができる。また、III−Ｖ族又はＧａＮトランジスタはIII−Ｖ族又はＧａＮトランジスタを低電圧IV族トランジスタとカスコード接続することによって形成される複合高電圧エンハンスメントモードトランジスタを指す。
さらに、本明細書で使用される、用語「IV族」はシリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）及び炭素（Ｃ）などの少なくとも１つのIV族の元素を意味し、例えばシリコンゲルマニウム（ＳｉＧｅ）及び炭化シリコン（ＳｉＣ）などの化合物半導体も含む。また、IV族は歪化されたIV族材料を生成するためにIV族元素の２つ以上の層又はIV族元素のドーピングを含む半導体材料も意味し、例えばシリコン・オン・インシュレータ（ＳＯＩ）、酸素注入分離基板（ＳＩＭＯＸ）及びシリコンオンサファイヤ（ＳＯＳ）などのIV族ベースの複合基板又はシリコン複合基板も含み得る。
幾つかの半導体装置を組み合わせ収容するパッケージは、関連及び依存する回路コンポーネントを近接近に保つことによって、回路設計を簡単化し、コストを低減し、より高い効率及び向上した性能をもたらすことができる。更に、これらのパッケージはコンポーネントの個別パッケージを使用する場合に比べて、アプリケーションの統合を容易にするとともに電気的及び熱的性能を高めることができる。
カッド・フラット・ノーリード（ＱＦＮ）パッケージは、パワー半導体装置等の電気コンポーネントのためのリードレスパッケージである。ＱＦＮパッケージはパッケージ内に収容する電気コンポーネントへの接続にリードフレーム及びワイヤボンドを使用することができる。ＱＦＮは多くの場合複雑さが制限され、特により複雑な構成に対して電気配線のルーティングが難問になり得る。従って、ＱＦＮパッケージは多くの場合簡単な構成を取り、少数の電気コンポーネントを収容するものとなる。
シングルシャントインバータ回路に含まれるパワー・カッド・フラット・ノーリード（ＰＱＦＮ）パッケージが概して図面の少なくとも一つに示され且つ又関連して明細書で説明され、請求の範囲に完全に特定される。
パワー・カッド・フラット・ノーリード（ＰＱＦＮ）パッケージの模範的な回路の回路図を示す。 模範的なシングルシャントインバータ回路に含まれるＰＱＦＮパッケージの回路図を示す。 模範的なＰＱＦＮパッケージのリードフレームの上面図を示す。 ワイヤボンドを備える模範的なＰＱＦＮパッケージの上面図を示す。 模範的なＰＱＦＮパッケージの底面図を示す。 模範的なＰＱＦＮパッケージの一部分の断面図を示す。
以下の説明には本発明の実施形態に関連する具体的な情報が含まれる。当業者に明らかなように、本発明は本明細書に具体的に記載される態様と異なる態様で実施することができる。本願の添付図面及びそれらの詳細説明は模範的な実施形態を対象にしているにすぎない。特に断らない限り、図中の同等もしくは対応する構成要素は同等もしくは対応する参照番号で示されている。更に、本願の図面及び説明図は一般に正しい寸法比で示されておらず、実際の相対寸法に対応するものではない。
図１Ａはパワー・カッド・フラット・ノーリード（ＰＱＦＮ）１００の模範的な回路の回路図を示す。図１Ｂはシングルシャントインバータ回路１５０に含まれるＰＱＦＮパッケージの回路図を示す。
図１Ａ及び図１Ｂにつき説明すると、ＰＱＦＮパッケージ１００は、ドライバ集積回路（ＩＣ）１０２、Ｕ相パワースイッチ１０４ａ及び１０４ｂ、Ｖ相パワースイッチ１０６ａ及び１０６ｂ、及びＷ相パワースイッチ１０８ａ及び１０８ｂを含む。ドライバＩＣ１０２は、入力論理部１６２、レベルシフタ１６４、不足電圧保護回路１６８、比較器１７０、ラッチ１７２、ゲートドライバ１７４ａ、ゲートドライバ１７４ｂ、キャパシタＣＲ、及びブートストラップダイオードＤ１，Ｄ２及びＤ３を含む。
図１Ｂのシングルシャントインバータ回路１５０内において、ＰＱＦＮパッケージ１００は、バス電圧源１１４、供給電圧源１１６、マイクロコントローラ１２４、モータ１２６、抵抗Ｒ１、キャパシタＣ１、ブートストラップキャパシタＣＢ１，ＣＢ２，ＣＢ３、及びシャントＲＳに接続される。ＰＱＦＮパッケージ１００、マイクロコントローラ１２４、モータ１２６、抵抗Ｒ１、キャパシタＣ１、ブートストラップキャパシタＣＢ１，ＣＢ２，ＣＢ３、及びシャントＲＳのどれもプリント回路板（ＰＣＢ）に装着することができる。更に、ＰＱＦＮパッケージ１００は、ＰＣＢ上の導電リードを介してバス電圧源１１４、供給電圧源１１６、マイクロコントローラ１２４、モータ１２６、キャパシタＣ１、ブートストラップキャパシタＣＢ１，ＣＢ２，ＣＢ３、及びシャントＲＳのいずれにも接続することができる。
ＰＱＦＮパッケージ１００は、ＶＢＵＳ端子１１２ａ、ＶＣＣ端子１１２ｂ、ＨＩＮ１端子１１２ｃ、ＨＩＮ２端子１１２ｄ、ＨＩＮ３端子１１２ｅ、ＬＩＮ１端子１１２ｆ、ＬＩＮ２端子１１２ｇ、ＬＩＮ３端子１１２ｈ、ＥＮ端子１１２ｉ、ＦＡＵＬＴ端子１１２ｊ、ＲＣＩＮ端子１１２ｋ、ＩＭ端子１１２ｌ、ＶＳＳ端子１１２ｍ、ＶＣＯＭ端子１１２ｎ、ＳＷ１端子１１２ｏ、ＳＷ２端子１１２ｐ、ＳＷ３端子１１２ｑ、ＶＢ１端子１１２ｒ、ＶＢ２端子１１２ｓ、及びＶＢ３端子１１２ｔも含み、これらの端子は総称してＩ／Ｏ端子という。
ＰＱＦＮパッケージにおいて、ＶＢＵＳ端子１１２ａはバス電圧源１１４から入力としてＶＢＵＳを受ける。ＶＣＣ端子１１２ｂは供給電圧源１１６からドライバＩＣ１０２への入力としてＶＣＣを受ける。ＨＩＮ１端子１１２ｃ、ＨＩＮ２端子１１２ｄ及びＨＩＮ３端子１１２ｅはマイクロコントローラ１２４からドライバＩＣ１０２への入力としてＨＩＮ１，ＨＩＮ２及びＨＩＮ３をそれぞれ受信する。ＬＩＮ１端子１１２ｆ、ＬＩＮ２端子１１２ｇ及びＬＩＮ３端子１１２ｈはマイクロコントローラ１２４からドライバＩＣ１０２への入力としてＬＩＮ１，ＬＩＮ２及びＬＩＮ３をそれぞれ受信する。ＥＮ端子１１２ｉはマイクロコントローラ１２４からドライバＩＣ１０２への入力としてＥＮを受信する。ＦＡＵＬＴ端子１１２ｊはマイクロコントローラ１２４から入力としてＦＡＵＬＴを受信する。ＲＣＩＮ端子１１２ｋは抵抗Ｒ１及びキャパシタＣ１からドライバＩＣ１０２への入力としてＲＣＩＮを受ける。ＩＭ端子１２１ｌはＵ相パワースイッチ１０４ｂ、Ｖ相パワースイッチ１０６ｂ及びＷ相パワースイッチ１０８ｂからドライバＩＣ１０２及びマイクロコントローラ１２４への入力としてＩＴＲＩＰを受ける。ＶＳＳ端子１１２ｍは論理接地ＧVSSからドライバＩＣ１０２への入力としてＶＳＳを受ける。ＶＣＯＭ端子１１２ｎは電力段接地ＧCOMからドライバＩＣ１０２、Ｕ相パワースイッチ１０４ｂ、Ｖ相パワースイッチ１０６ｂ及びＷ相パワースイッチ１０８ｂへの入力としてＶＣＯＭを受ける。ＳＷＩ端子１１２ｏはＵ相出力ノード１１０ａからモータ１２６への出力としてＳＷＩを受ける。ドライバＩＣ１０２もＵ相出力ノード１１０ａから入力としてＳＷ１を受ける。ＳＷ２端子１１２ｐはＶ相出力ノード１１０ｂからモータ１２６への出力としてＳＷ２を受ける。ドライバＩＣ１０２もＶ相出力ノード１１０ｂから入力としてＳＷ２を受ける。ＳＷ３端子１１２ｑはＷ相出力ノード１１０ｃからモータ１２６への出力としてＳＷ３を受ける。ドライバＩＣ１０２もＷ相出力ノード１１０ｃから入力としてＳＷ３を受ける。ＶＢ１端子１１２ｒはブートストラップキャパシタＣＢ１からドライバＩＣ１０２への入力としてＶＢ１を受ける。ＶＢ２端子１１２ｓはブートストラップキャパシタＣＢ２からドライバＩＣ１０２への入力としてＶＢ２を受ける。ＶＢ３端子１１２ｔはブートストラップキャパシタＣＢ３からドライバＩＣ１０２への入力としてＶＢ３を受ける。
様々な実施形態において、Ｉ／Ｏ端子１１２の数、量及び位置を図に示すものと相違させることができることは理解されよう。例えば、様々な実施形態において、ドライバＩＣ１０２と異なる機能及び/又はＩ／Ｏ要件を有する異なるドライバＩＣを使用することができる。この変更はＰＱＦＮパッケージ１００のＩ／Ｏ端子１１２にも、他の接続にも反映させることができる。一つの特定の例として、一実施形態においては、ドライバＩＣ１０２をその代わりにドライバＩＣ１０２とマイクロコントローラ１２４の機能を組み込んだ機能統合ＩＣとすることができる。この場合にはマイクロコントローラ１２４の機能用に追加のＩ／Ｏ端子１１２が必要とされるが、ＦＡＵＬＴ端子１１２ｊ等の所定のＩ／Ｏ端子１１２が不要になる。
ＰＱＦＮパッケージ１００は多相パワーインバータ用であり、ドライバＩＣ１０２はフルブリッジ構成のＵ相パワースイッチ１０４ａ及び１０４ｂ、Ｖ相パワースイッチ１０６ａ及び１０６ｂ、及びＷ相パワースイッチ１０８ａ及び１０８ｂを駆動する高電圧ＩＣ（ＨＶＩＣ）とすることができる。ドライバＩＣ１０２の例として、インターナショナル・レクティフィアー社から市販されている「第５世代」ＨＶＩＣ（登録商標）がある。本実施形態においては、Ｕ相パワースイッチ１０４ａ及び１０４ｂ、Ｖ相パワースイッチ１０６ａ及び１０６ｂ、及びＷ相パワースイッチ１０８ａ及び１０８ｂは、縦導通型パワーデバイス、例えばファスト・リバース・エピタキシャル・ダイオード・電界効果トランジスタ（ＦＲＥＤＦＥＴ）のようなIV族半導体パワー金属−酸化物−半導体電界トランジスタ（パワーＭＯＳＦＥＴ）又はIV族半導体絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）である。他の実施形態においては、III−Ｖ族半導体ＦＥＴ、ＨＥＭＴ（高電子移動度トランジスタ）、特にＧａＮＦＥＴ及び／又はＨＥＭＴをＵ相パワースイッチ１０４ａ及び１０４ｂ、Ｖ相パワースイッチ１０６ａ及び１０６ｂ、及びＷ相パワースイッチ１０８ａ及び１０８ｂのパワーデバイスとして使用することができる。上で定義したように、本明細書で使用する「窒化ガリウム」又は「ＧａＮ」はIII族窒化物化合物半導体を意味し、III族元素は若干量又は相当量のガリウムを含むが、ガリウムに加えて他のIII族元素も含むことができる。前述したように、III−Ｖ族又はＧａＮトランジスタは、III−Ｖ族又はＧａＮトランジスタを低電圧IV族トランジスタとカスコード接続することによって形成される複合高電圧エンハンスメントモードトランジスタも指す。ＰＱＦＮパッケージ１００はフルブリッジパワーデバイスを提供するが、代替実施形態は特定の用途により要求される他のパッケージ構成を提供することができる。
ＰＱＦＮパッケージ１００において、ＨＩＮ１，ＨＩＮ２及びＨＩＮ３は高圧側トランジスタであるＵ相パワースイッチ１０４ａ、Ｖ相パワースイッチ１０６ａ及びＷ相パワースイッチ１０８ａ用の制御信号である。入力論理部１６２はＨＩＮ１，ＨＩＮ２及びＨＩＮ３を受信し、それらをレベルシフタ１６４にそれぞれ供給する。本実施形態においては、レベルシフタ１６４は、例えば約６００ボルトを維持することができる成端を有する高電圧レベルシフタである。レベルシフトされたバージョンのＨＩＮ１，ＨＩＮ２及びＨＩＮ３は図１Ａに示すようにゲートドライバ１７４ａにより受信され、Ｕ相パワースイッチ１０４ａ、Ｖ相パワースイッチ１０６ａ及びＷ相パワースイッチ１０８ａにハ高圧側ゲート信号を供給する。ゲートドライバ１７４ａは更にＵ相出力ノード１１０ａ、Ｖ相出力ノード１１０ｂ及びＷ相出力ノード１１０ｃからＳＷ１、ＳＷ２及びＳＷ３をそれぞれ受信する。それによって、ドライバＩＣ１０２はＨＩＮ１，ＨＩＮ２及びＨＩＮ３から高圧側ゲート信号Ｈ１，Ｈ２及びＨ３をそれぞれ発生する。
同様に、ＬＩＮ１，ＬＩＮ２及びＬＩＮ３は低圧側トランジスタであるＵ相パワースイッチ１０４ｂ、Ｖ相パワースイッチ１０６ｂ及びＷ相パワースイッチ１０８ｂ用の制御信号である。入力論理部１６２はＬＩＮ１，ＬＩＮ２及びＬＩＮ３を受信し、それらをレベルシフタ１６６にそれぞれ供給する。本実施形態においては、レベルシフタ１６６は低電圧レベルシフタであり、論理接地ＧVSSと電力段接地ＧCOMとの差を補償する。これは、例えば約１〜約２ボルトとすることができる。レベルシフトされたバージョンのＬＩＮ１，ＬＩＮ２及びＬＩＮ３は図１Ａに示すようにゲートドライバ１７４ｂにより受信され、Ｕ相パワースイッチ１０４ｂ、Ｖ相パワースイッチ１０６ｂ及びＷ相パワースイッチ１０８ｂに低圧側ゲート信号を供給する。それによって、ドライバＩＣ１０２はＬＩＮ１，ＬＩＮ２及びＬＩＮ３から低圧側ゲート信号Ｌ１，Ｌ２及びＬ３をそれぞれ発生する。
よって、ドライバＩＣ１０２はゲートドライバ１７４ａ及び１７４ｂを使ってＵ相パワースイッチ１０４ａ及び１０４ｂ、Ｖ相パワースイッチ１０６ａ及び１０６ｂ、及びＷ相パワースイッチ１０８ａ及び１０８ｂのスイッチングを駆動してモータ１２６を給電し、これによりモータ電流ＩＭが発生する。本実施形態においては、ゲートドライバ１７４ａ及び１７４ｂはＵ相パワースイッチ１０４ａ及び１０４ｂ、Ｖ相パワースイッチ１０６ａ及び１０６ｂ、及びＷ相パワースイッチ１０８ａ及び１０８ｂのそれぞれに対してインピーダンス整合される。よって、ゲートドライバ１７４ａ及び１７４ｂはゲート抵抗なしでＵ相パワースイッチ１０４ａ及び１０４ｂ、Ｖ相パワースイッチ１０６ａ及び１０６ｂ、及びＷ相パワースイッチ１０８ａ及び１０８ｂを駆動することができ、それによりＰＱＦＮパッケージ１００をより小型にすることが可能になる。
ＶＢＵＳはバス電圧源１１４からのバス電圧であり、この電圧はＵ相パワースイッチ１０４ａ、Ｖ相パワースイッチ１０６ａ及びＷ相パワースイッチ１０８ａのそれぞれのドレインに結合される。一例として、バス電圧源１１４はＡＣ−ＤＣ整流器とすることができる。ＡＣは一例として、例えば２３０ボルトの出力電圧とすることができる。ＤＣ電圧は、例えばＶＢＵＳ用に約３００ボルトから約４００ボルトにすることができる。
ＶＣＣは供給電圧源１１６からのドライバＩＣ１０２用の供給電圧であり、この電圧は例えば約１５ボルトとすることができる。図１Ａに示すように、ゲートドライバ１７４ｂはＶＣＣで給電される。一部の実施形態においては、供給電圧源１１６はＶＢＵＳからＶＣＣを発生する。ＶＢ１，ＶＢ２及びＶＢ３はドライバＩＣ１０２のためのブートストラップ電圧であり、それぞれブートストラップキャパシタＣＢ１，ＣＢ２及びＣＢ３により供給される。ブートストラップキャパシタＣＢ１，ＣＢ２及びＣＢ３は、例えばそれぞれブートストラップダイオードＤ１，Ｄ２及びＤ３により充電される。ブートストラップキャパシタＣＢ１はＶＢ１端子１１２ｒとＳＷ３端子１１２ｑとの間に結合される。ブートストラップキャパシタＣＢ２はＶＢ１端子１１２ｓとＳＷ３端子１１２ｐとの間に結合される。ブートストラップキャパシタＣＢ３はＶＢ１端子１１２ｔとＳＷ３端子１１２ｏとの間に結合される。
図示の実施形態においては、ＶＣＣは不足電圧保護回路１６８に結合される。不足電圧保護回路１６８は、ＶＣＣが例えば約９ボルトの閾値電圧以下に下がるとき不足電圧状態を検出する。ＶＣＣは入力論理部１６２に不足電圧状態を知らせ、ドライバＩＣ１０２のスイッチングをディセーブルする。ドライバＩＣ１０２のスイッチングはＥＮを用いて変更することもできる。ＥＮはマイクロコントローラ１２４がドライバＩＣ１０２のスイッチングをエネーブルするのに使用できる。特に、ドライバＩＣ１０２はＥＮに応答してＨ１，Ｈ２，Ｈ３，Ｌ１，Ｌ２及びＬ３のスイッチングをエネーブルするように構成される。
図１Ａは、ドライバＩＣ１０２に供給されるモータ電流ＩＭをＩＴＲＩＰとして示している。ドライバＩＣ１０２はＩＴＲＩＰを過電流保護のために使用している。例えば、図１ＡはＩＴＲＩＰをキャパシタＣＲにより発生される基準電圧と比較する比較器１７０を示している。ＩＴＲＩＰが基準電圧を超過すると、比較器１７０はラッチ１７２をトリガし、ラッチ１７２はＦＡＵＬＴをＦＡＵＬＴ端子１１２ｊに供給して過電流状態をマイクロコントローラ１２４に知らせる。入力論理部１６２もＦＡＵＬＴを受信し、ドライバＩＣ１０２のスイッチングを無効にする。ドライバＩＣ１０２はＲＣＩＮを用いてラッチを自動的に過電流保護からリセットする。図１Ｂに示すように、キャパシタＣ１を充電するために抵抗Ｒ１がＶＣＣ端子１１２ｂとＲＣＩＮ端子１１２ｋとの間に結合される。キャパシタＣ１はＲＣＩＮ端子１１２ｋとＶＳＳ端子１１２ｍとの間に結合される。抵抗Ｒ１及びキャパシタＣ１は過電流保護に対する自動リセットのタイミングを変更するために変えることができる。
ＶＳＳは、論理接地ＧVSSからの、ドライバＩＣ１０２のサポート論理回路の論理接地である。一例として、図１ＡはＶＳＳをキャパシタＣＲの論理接地として示している。ＶＳＳはサポート論理回路の他のコンポーネントのための論理接地でもある。サポート論理回路は入力論理部１６２、レベルシフタ１６４、不足電圧保護回路１６８、比較器１７０、ラッチ１７２及びキャパシタＣＲを含むが異なるコンポーネントを含むこともできる。ＶＣＯＭは、電力段接地ＧCOMからの、Ｕ相パワースイッチ１０４ａ及び１０４ｂ、Ｖ相パワースイッチ１０６ａ及び１０６ｂ、及びＷ相パワースイッチ１０８ａ及び１０８ｂの電力段接地である。図１Ａは、パッケージ１００内のＵ相パワースイッチ１０４ａ及び１０４ｂ、Ｖ相パワースイッチ１０６ａ及び１０６ｂ、及びＷ相パワースイッチ１０８ａ及び１０８ｂのソースに接続されたＶＣＯＭを示している。図１Ａに示すように、ＶＣＯＭはドライバＩＣ１０２のゲートドライバ１７４ｂに結合される。
電力段接地と別個の論理接地はシングルシャントインバータ回路１５０にシャントＲＳを用いることで与えられる。シャントＲＳはＶＣＯＭ端子１１２ｎを経てＵ相パワースイッチ１０４ｂ、Ｖ相パワースイッチ１０６ｂ、及びＷ相パワースイッチ１０８ｂの各々のソースにも結合される。従って、図１Ａに示すモータ１２６からのモータ電流ＩＭはＵ相パワースイッチ１０４ｂ、Ｖ相パワースイッチ１０６ｂ、及びＷ相パワースイッチ１０８ｂからの合成相電流である。モータ電流ＩＭはＩＭ端子１１２ｌを介してマイクロコントローラ１２４に供給される。マイクロコントローラ１２４は、それぞれの相電流（Ｕ，Ｖ及びＷ）を再構成するために、モータ電流ＩＭを用いてＨＩＮ１，ＨＩＮ２，ＨＩＮ３，ＬＩＮ１，ＬＩＮ２及びＬＩＮ３を制御することによってパルス幅変調（ＰＷＭ）を制御する。
このように、本実施形態においては、ＰＱＦＮパッケージ１００は電力段接地と別個の論理接地を備える。Ｕ相パワースイッチ１０４ａ及び１０４ｂ、Ｖ相パワースイッチ１０６ａ及び１０６ｂ、及びＷ相パワースイッチ１０８ａ及び１０８ｂのスイッチング中に、シャントＲＳの両端間に電圧が発生し得る。論理接地を電力段接地と別個にすることによって、サポート論理回路のためのＶＣＣをシャントＲＳ間の電圧ではなく接地に対するものとすることができる。従って、別々の接地を使用することによって、パッケージ１００は、さもなければＵ相パワースイッチ１０４ａ及び１０４ｂ、Ｖ相パワースイッチ１０６ａ及び１０６ｂ、及びＷ相パワースイッチ１０８ａ及び１０８ｂからの過度のスイッチング電圧により生じ得るラッチアップ及びノイズ誤作動から保護される。
一般的なＱＦＮパッケージは簡単な構成で少数の電気コンポーネントを備えた制限された複雑さを有する。もっと複雑な構成に対しては、接続ワイヤを配線交差及び配線短絡を避けてルーティングすることが困難になる。更に、長い配線は電機的及び熱的性能に悪影響を及ぼす。しかしながら、本開示の様々な実施形態によるＰＱＦＮは、配線交差及び配線短絡の回避及び高い電気的及び熱的性能を達成しながら、一般的なＱＦＮパッケージよりも大幅に複雑にすることができる。更に、ＰＱＦＮパッケージはシングルシャント回路において電力段から分離した論理接地を達成することができる。
次に図２Ａ，２Ｂ及び２Ｃにつき説明すると、図２Ａは図２Ｂ及び２ＣのＰＱＦＮパッケージ２００のリードフレームの上面図を示す。図２ＢはＰＱＦＮパッケージ２００の上面図を示す。図２ＣはＰＱＦＮパッケージ２００の底面図を示す。本実施形態においては、ＰＱＦＮパッケージ２００はマルチチップモジュール（ＭＣＭ）ＰＱＦＮパッケージであり、このパッケージは１２ｍｍ×１２ｍｍのフットプリント（設置面積）を有するものとし得る。他の実施形態においては、ＰＱＦＮパッケージ２００は１２ｍｍ×１２ｍｍより大きいフットプリントを有するものとし得る。更に他の実施形態においては、ＰＱＦＮパッケージ２００は１２ｍｍ×１２ｍｍより小さいフットプリントを有するものとし得る。
ＰＱＦＮパッケージ２００は図１Ａ及び１ＢのＰＱＦＮパッケージ１００に対応する。例えば、ＰＱＦＮパッケージ２００は、図１ＡのドライバＩＣ１０２、Ｕ相パワースイッチ１０４ａ及び１０４ｂ、Ｖ相パワースイッチ１０６ａ及び１０６ｂ、及びＷ相パワースイッチ１０８ａ及び１０８ｂにそれぞれ対応する、ドライバＩＣ２０２、Ｕ相パワースイッチ２０４ａ及び２０４ｂ、Ｖ相パワースイッチ２０６ａ及び２０６ｂ、及びＷ相パワースイッチ２０８ａ及び２０８ｂを含む。更に、ＰＱＦＮパッケージ２００は、ＰＱＦＮパッケージ１００内のＶＢＵＳ端子１１２ａ、ＶＣＣ端子１１２ｂ、ＨＩＮ１端子１１２ｃ、ＨＩＮ２端子１１２ｄ、ＨＩＮ３端子１１２ｅ、ＬＩＮ１端子１１２ｆ、ＬＩＮ２端子１１２ｇ、ＬＩＮ３端子１１２ｈ、ＥＮ端子１１２ｉ、ＦＡＵＬＴ端子１１２ｊ、ＲＣＩＮ端子１１２ｋ、ＩＭ端子１１２ｌ、ＶＳＳ端子１１２ｍ、ＶＣＯＭ端子１１２ｎ、ＳＷ１端子１１２ｏ、ＳＷ２端子１１２ｐ、ＳＷ３端子１１２ｑ、ＶＢ１端子１１２ｒ、ＶＢ２端子１１２ｓ、及びＶＢ３端子１１２ｔにそれぞれ対応する、ＶＢＵＳ端子２１２ａ、ＶＣＣ端子２１２ｂ、ＨＩＮ１端子２１２ｃ、ＨＩＮ２端子２１２ｄ、ＨＩＮ３端子２１２ｅ、ＬＩＮ１端子２１２ｆ、ＬＩＮ２端子２１２ｇ、ＬＩＮ３端子２１２ｈ、ＥＮ端子２１２ｉ、ＦＡＵＬＴ端子２１２ｊ、ＲＣＩＮ端子２１２ｋ、ＩＭ端子２１２ｌ、ＶＳＳ端子２１２ｍ（「論理接地端子２１２ｍ」とも称される）、ＶＣＯＭ端子２１２ｎ（「電力段接地端子２１２ｎ」とも称される）、ＳＷ１端子２１２ｏ（「Ｕ相出力端子２１２ｏ」とも称される）、ＳＷ２端子２１２ｐ（「Ｖ相出力端子２１２ｐ」とも称される）、ＳＷ３端子２１２ｑ（「Ｗ相出力端子２１２ｑ」とも称される）、ＶＢ１端子２１２ｒ、ＶＢ２端子２１２ｓ、及びＶＢ３端子２１２ｔ（「Ｉ／Ｏ端子２１２」との称される）を含む。
図２Ａは、ドライバＩＣダイパッド２２０、Ｗ相ダイパッド２２２ａ、Ｖ相ダイパッド２２２ｂ、Ｕ相ダイパッド２２２ｃ、共通ダイパッド２２８を含むリードフレーム２６０を示す。リードフレームアイランド２３３はドライバＩＣダイパッド２２０に電気的に且つ機械的に（例えば一体的に）接続される。リードフレーム２６０は更にリードフレームストリップ２３０及び２３２、及びＩ／０端子２１２を含む。リードフレームアイランド２３４はリードフレーム２６０のリードフレームストリップ２３０の上にあり、リードフレームストリップ２３０はリードフレーム２６０のＶ相ダイパッド２２２ｂに電気的に且つ機械的に（例えば一体的に）接続される。リードフレームアイランド２３６はリードフレーム２６０のリードフレームストリップ２３２の上にあり、リードフレームストリップ２３２はリードフレーム２６０のＵ相ダイパッド２２２ｃに電気的に且つ機械的に（例えば一体的に）接続される。図２Ｂに示すように、リードフレームストリップ２３０及び２３２は必要に応じＰＱＦＮパッケージ２００のエッジ２４２ｃまで延在させることができる。そうすれば、リードフレームストリップ２３０及び２３２のどちらもＰＱＦＮパッケージ２００の追加のＩ／Ｏ端子を供与することができる。例えば、リードフレームストリップ２３２はＰＱＦＮパッケージ２００のエッジ２４２ｃにおいて追加のＳＷ１端子２１２ｏを供与するものとして示されている。
リードフレーム２６０はオリン・ブラス（登録商標）から入手し得る銅（Ｃｕ）合金Ｃ１９４のような高い熱及び電気伝動率を有する材料で構成することができる。リードフレーム２６０の上面２４０ａはデバイスダイ及びワイヤへの付着性を高める材料で選択的にめっきすることもできる。このめっきはリードフレーム２６０に選択的に被着された銀（Ａｇ）めっきとすることができ、この銀めっきはＱＰＬリミテッドなどの会社から入手できる。
図２Ａ及び２Ｂは、リードフレーム２６０はエッチングされたリードフレーム、例えばハーフエッチングされたリードフレームであることを示す。図２Ａ及び２Ｂにおいてリードフレーム２６０のエッチング（例えばハーフエッチング）されてない部分が破線で示されている。リードフレームアイランド２３３，２３４及び２３６はこのようなエッチングされてない部分の例である。例えば、図２Ｃはリードフレーム２６０の底面２４０ｂを示す（ＰＱＦＮパッケージ２００の底面にも相当する）。図２Ｃは更に、リードフレーム２６０のエッチングされた部分を覆うＰＱＦＮパッケージ２００のモールドコンパウンド２６５も示している。モールドコンパウンド２６５は日立ケミカルから入手しうるＣＥＬ９２２０ＺＨＦ（ｖ７９）等の低い曲げ弾性率を有するプラスチックとすることができる。パッケージのクラッキングに耐える弾性を与えるために、モールドコンパウンド２６５で決まるＰＱＦＮパッケージ２００の高さ（又は厚さ）を薄く保つことができ、例えば０．９ｍｍ以下にすることができる。
Ｉ／Ｏ端子２１２、リードフレームアイランド２３３、リードフレームアイランド２３４及びリードフレームアイランド２３６はエッチングされず、モールドコンパウンド２６５を経てリードフレーム２６０の底面２４０ｂ（ＰＱＦＮパッケージ２００の底面にも対応する）に露出される。従って、Ｉ／Ｏ端子２１２、リードフレームアイランド２３３、リードフレームアイランド２３４及びリードフレームアイランド２３６は高い導電性及び／又は熱放散のためにリードフレーム２６０の底面２４０ｂに露出される。この特徴は、必要に応じＰＣＢに接合ランドを設けることによって活用することができる。リードフレーム２６０の露出部分は例えば錫（Ｓｎ）でめっきすることができる。
ドライバＩＣ２０２、Ｕ相パワースイッチ２０４ａ及び２０４ｂ、Ｖ相パワースイッチ２０６ａ及び２０６ｂ、及びＷ相パワースイッチ２０８ａ及び２０８ｂはワイヤボンドとリードフレーム２６０を使って相互接続される。
図２Ｂは、Ｕ相パワースイッチ２０４ａ及び２０４ｂ、Ｖ相パワースイッチ２０６ａ及び２０６ｂ、Ｗ相パワースイッチ２０８ａ及び２０８ｂ、及びドライバＩＣ２０２はリードフレーム２６０に電気的に且つ機械的に接続されることを示している。この接続は、ヘンケルコーポレーションから入手し得る銀充填ＱＭＩ５２９ＨＴ等の半田又は導電性接着剤を使用して達成できる。
図２Ｂに示すように、Ｕ相パワースイッチ２０４ｂ、Ｖ相パワースイッチ２０６ｂ、及びＷ相パワースイッチ２０８ｂはＰＱＦＮパッケージ２００のエッジ２４２ａに沿ってリードフレーム２６０上に置かれる。Ｗ相パワースイッチ２０８ｂはＷ相ダイパッド２２２ａの上に置かれる。具体的には、Ｗ相パワースイッチ２０８ｂのドレイン２３６ａがＷ相ダイパッド２２２ａの上に置かれる。同様に、Ｖ相パワースイッチ２０６ｂはＶ相ダイパッド２２２ｂの上に置かれる。具体的には、Ｖ相パワースイッチ２０６ｂのドレイン２３６ｂがＶ相ダイパッド２２２ｂの上に置かれる。同様に、Ｕ相パワースイッチ２０４ｂはＵ相ダイパッド２２２ｃの上に置かれる。具体的には、Ｕ相パワースイッチ２０４ｂのドレイン２３６ｃがＵ相ダイパッド２２２ｃの上に置かれる。従って、Ｕ相パワースイッチ２０４ｂ、Ｖ相パワースイッチ２０６ｂ、及びＷ相パワースイッチ２０８ｂはリードフレーム２６０のそれぞれのダイパッドに個別に結合される。従って、図２Ｂに示すように、Ｗ相ダイパッド２２２ａはＰＱＦＮパッケージ２００のＷ相出力端子２１２ｑに対応させることができ、Ｖ相ダイパッド２２２ｂはＰＱＦＮパッケージ２００のＶ相出力端子２１２ｐに対応させることができ、Ｕ相ダイパッド２２２ｃはＰＱＦＮパッケージ２００のＵ相出力端子２１２ｏに対応させることができる。
同様に図２Ｂに示すように、Ｕ相パワースイッチ２０４ａ、Ｖ相パワースイッチ２０６ａ、及びＷ相パワースイッチ２０８ａはＰＱＦＮパッケージ２００のエッジ２４２ｂに沿ってリードフレーム２６０上に置かれる。Ｕ相パワースイッチ２０４ａ、Ｖ相パワースイッチ２０６ａ、及びＷ相パワースイッチ２０８ａは共通ダイパッド２２８の上に置かれる。具体的には、Ｕ相パワースイッチ２０４ａのドレイン２３６ｄ、Ｖ相パワースイッチ２０６ａのドレイン２３６ｅ、及びＷ相パワースイッチ２０８ａのドレイン２３６ｆがリードフレーム２６０の共通ダイパッド２２８の上に置かれる。従って、図２Ｂに示すように、共通ダイパッド２２８はＰＱＦＮパッケージ２００のＶＢＵＳ端子（例えばバス電圧入力端子）に対応させることができる。
この構成の一例は図２Ｄに詳細に示されている。図２ＤはＰＱＦＮパッケージ２００の断面図を示す。図２Ｄの断面図は図２Ｂ及び２Ｃの断面２Ｄ−２Ｄに対応する。図２Ｄはリードフレーム２６０の導電性接着剤２５４及びめっき層２４８ａにより共通ダイパッド２２８に接続されたＶ相パワースイッチ２０６ａのドレイン２３６ｅを示す。導電性接着剤２５４はＱＭＩ５２９ＨＴ等の銀充填接着剤とすることができる。ＰＱＦＮパッケージ２００内に他のダイを同様にしてリードフレーム２６０に接続することもできる。
図２Ｂに示すように、ドライバＩＣ２０２はリードフレーム２６０上に置かれる。具体的には、ドライバＩＣ２０２はリードフレーム２６０のドライバＩＣダイパッド２２０の上に置かれる。ドライバＩＣダイパッド２２０はドライバＩＣ２０２より大きく、従ってドライバＩＣ２０２と異なる機能を有するもっと大きな異なるドライバＩＣを収容することができる。
図２Ｂには更に、ワイヤボンド２４４ａのようなワイヤボンドによってドライバＩＣ２０２が、ＶＣＣ端子２１２ｂ、ＨＩＮ１端子２１２ｃ、ＨＩＮ２端子２１２ｄ、ＨＩＮ３端子２１２ｅ、ＬＩＮ１端子２１２ｆ、ＬＩＮ２端子２１２ｇ、ＬＩＮ３端子２１２ｈ、ＥＮ端子２１２ｉ、ＦＡＵＬＴ端子２１２ｊ、ＲＣＩＮ端子２１２ｋ、ＩＭ端子２１２ｌ、ＶＳＳ端子２１２ｍ、ＶＢ１端子２１２ｒ、ＶＢ２端子２１２ｓ、及びＶＢ３端子２１２ｔに、及びＵ相パワースイッチ２０４ａ及び２０４ｂ、Ｖ相パワースイッチ２０６ａ及び２０６ｂ、Ｗ相パワースイッチ２０８ａ及び２０８ｂのそれぞれのゲートに電気的に且つ機械的に接続されることが示されている。
図２Ｂに示されるワイヤボンド２４４ａ及び同様に示されるワイヤボンドは、例えば直径１．３ミルのＧＩタイプの金（Ａｕ）ワイヤとすることができる。ワイヤボンド２４６ａ，２４６ｂ，２４６ｃ，２４６ｄ，２４６ｅ及び２４６ｆ（「ワイヤボンド２４６」）等の電力接続のためにはもっと太いワイヤを使用することができる。ワイヤボンド２４６は、例えば直径２．０ミルの銅（Ｃｕ）ワイヤとすることができ、例えばクリッケ・アンド・ソッファから入手し得るＭａｘｓｏｆｔ（登録商標）ＬＤワイヤとすることができる。図２Ｂに示されるように、ワイヤボンド２４６に対しては、追加の処理能力を与えるために複数のワイヤボンド、例えば２つのワイヤボンドを並列に設けることもできる。
Ｕ相パワースイッチ２０４ｂ、Ｖ相パワースイッチ２０６ｂ、及びＷ相パワースイッチ２０８ｂはそれぞれＵ相パワースイッチ２０４ａ、Ｖ相パワースイッチ２０６ａ、及びＷ相パワースイッチ２０８ａにリードフレーム２６０を介して結合される。
図２Ｂにおいて、ワイヤボンド２４６ａはＵ相パワースイッチ２０４ａのソース２３８ｄをリードフレーム２６０に電気的に且つ機械的に接続する。具体的には、ソース２３８ｄはワイヤボンド２４６ａによりリードフレームストリップ２３２のリードフレームアイランド２３６に接続される。従って、図１ＡのＵ相出力ノード１１０ａはリードフレーム２６０のリードフレームストリップ２３２上に置かれ、このリードフレームストリップ２３２がリードフレーム２６０のＵ相ダイパッド２２２ｃに接続される。従って、ＰＱＦＮパッケージ２００はワイヤボンド２４６ａ、及びワイヤボンド２４４ｂ等の他のワイヤボンドの配置に大きなフレキシビリティを有し、配線交差に起因する配線短絡を回避しながら高い電気的及び熱的性能を達成することができる。ワイヤボンド２４４ｂは、図１Ａに示すようにＳＷ１をドライバＩＣ２０２に供給するために、リードフレームアイランド２３６においてドライバＩＣ２０２とリードフレーム２６０のリードフレームストリップ２３２とを電気的に且つ機械的に接続する。図１ＡのＵ相出力ノード１１０ａもリードフレーム２６０のリードフレームアイランド２３６上に位置する。リードフレームアイランド２３６はＰＱＦＮパッケージ２００の底面２４０ｂで露出し（図２Ｃ参照）、Ｕ相出力ノード１１０ａで発生する熱をＰＱＦＮパッケージ２００から効率的に放散することができる。
同様に、ワイヤボンド２４６ｂはＶ相パワースイッチ２０６ａのソース２３８ｅをリードフレーム２６０に電気的に且つ機械的に接続する。図２Ｄはこの接続の一例を示す。ソース２３８ｅはワイヤボンド２４６ｂによりリードフレームストリップ２３０のリードフレームアイランド２３４にリードフレーム２６０のめっき層２４８ｂを介して接続される。リードフレームストリップ２３０は続いてＶ相ダイパッド２２２ｂを経てＶ相パワースイッチ２０６ｂのドレイン２３６ｂに接続する。ソース２３８ｄをＵ相パワースイッチ２０４ｂのドレイン２３６ｃに接続するのと同様の接続を使用することができる。ワイヤボンド２４６ｂはリードフレームアイランド２３４においてＶ相パワースイッチ２０６ａのソース２３８ｅをリードフレームストリップ２３０に接続する。従って、図１ＡのＶ相出力ノード１１０ｂはリードフレーム２６０のリードフレームストリップ２３０上に置かれ、このリードフレームストリップ２３０はリードフレーム２６０のＶ相ダイパッド２２２ｂに接続される。従って、ＰＱＦＮパッケージ２００はワイヤボンド２４６ｂ及びワイヤボンド２４４ｃ等の他のワイヤボンドの配置に大きなフレキシビリティを有し、配線交差に起因する配線短絡を回避しながら高い電気的及び熱的性能を達成することができる。ワイヤボンド２４４ｃは、図１Ａに示すようにＳＷ２をドライバＩＣ２０２に供給するために、リードフレームアイランド２３４においてドライバＩＣ２０２とリードフレーム２６０のリードフレームストリップ２３０とを電気的に且つ機械的に接続する。図１ＡのＶ相出力ノード１１０ｂもリードフレーム２６０のリードフレームアイランド２３４上に位置する。リードフレームアイランド２３４はＰＱＦＮパッケージ２００の底面２４０ｂで露出し（図２Ｃ参照）、Ｖ相出力ノード１１０ａで発生する熱をＰＱＦＮパッケージ２００から効率的に放散することができる。
ＰＱＦＮパッケージ２００はリードフレームストリップ２３０及び/又は２３２のないリードフレームアイランド２３４及び/又は２３６を含むこともできる点に注意されたい。例えば、リードフレームアイランド２３４はＰＣＢ上のトラックを経てＶ相ダイパッド２２２ｂに接続することもできる。更に、ＰＱＦＮパッケージ２００はリードフレームアイランド２３４及び/又は２３６のないリードフレームストリップ２３０及び/又は２３２を含むこともできる。しかしながら、リードフレームアイランド２３４及び/又は２３６を有するリードフレームストリップ２３０及び/又は２３２は多くの場合ＰＱＦＮパッケージ２００内のワイヤボンドの配置に大きなフレキシビリティをもたらし、高い電気的及び熱的性能を達成することができる。
図２Ｂにおいて、ワイヤボンド２４６ｃはＷ相パワースイッチ２０８ａのソース２３８ｆをリードフレーム２６０に電気的に且つ機械的に接続する。具体的には、ワイヤボンド２４６ｃはＷ相パワースイッチ２０８ａのソース２３８ｆをリードフレーム２６０上のＷ相ダイパッド２２２ａに接続する。従って、図１ＡのＷ相出力ノード１１０ｃはＷ相パワースイッチ２０８ｂとともにリードフレーム２６０のＷ相ダイパッド２２２ａ上に置かれる。Ｗ相パワースイッチ２０８ｂはＷ相パワースイッチ２０８ａに隣接するので、Ｗ相パワースイッチ２０８ａのソース２３８ｆを、配線交差に起因する配線短絡を容易に避けながら、Ｗ相パワースイッチ２０８ｂのドレイン２３６ａに結合することができ、高い電気的及び機械的性能を達成することができる。これはリードフレームストリップ及び/又はリードフレームアイランドを使用することなく達成することもできる。従って、ＰＱＦＮパッケージ２００は、Ｕ相出力ノード１１０ａ、Ｖ相出力ノード１１０ｂ及びＷ相出力ノード１１０ｃ間のアーク放電を避けながら大幅に小さくすることができる。例えば、追加のリードフレームストリップ及び/又はリードフレームアイランドは、アーク放電の防止のためにリードフレームストリップ２３０及び２３２間の間隔を十分に大きく（例えば１ｍｍ以上）維持するために大きなＰＱＦＮパッケージ２００を必要とする。更に、この構成はＰＱＦＮパッケージ２００内のワイヤボンド配置のフレキシビリティにあまり影響を与えない。また、Ｗ相ダイパッド２２２ａはＰＱＦＮパッケージ２００の底面２４０ｂで露出するので（図２Ｃ参照）、Ｗ相出力ノード１１０ａで発生する熱をＰＱＦＮパッケージ２００から効率的に放散することができる。ワイヤボンド２４４ｄは、図１Ａに示すようにＳＷ３をドライバＩＣ２０２に供給するために、ドライバＩＣ２０２とソース２３８ｆを電気的に且つ機械的に接続する。
ＰＱＦＮパッケージ２００はドライバＩＣ２０２のサポート論理回路に結合されたリードフレーム２６０の論理接地を含む。リードフレーム２６０の論理接地は論理接地端子２１２ｍを含む。少なくともワイヤボンド２４４ｇがリードフレーム２６０の論理接地端子２１２ｍをドライバＩＣ２０２に電気的に且つ機械的に接続し、具体的にはリードフレーム２６０の論理接地端子２１２ｍをドライバＩＣ２０２のサポート論理回路に接続する。
ＰＱＦＮパッケージ２００は更に、Ｕ相パワースイッチ２０４ｂ、Ｖ相パワースイッチ２０６ｂ、及びＷ相パワースイッチ２０８ｂのソース２３８ｃ，２３８ｂ及び２３８ａに結合されたリードフレーム２６０の電力段接地を含む。リードフレーム２６０の電力段接地は電力段接地端子２１２ｎ、ドライバＩＣダイパッド２２０、及びリードフレームアイランド２３３を含む。図２Ｂにおいて、少なくともワイヤボンド２４６ｄがリードフレーム２６０の電力段接地の電力段接地端子２１２ｎをＷ相パワースイッチ２０８ｂのソース２３８ａに電気的に且つ機械的に接続する。少なくともワイヤボンド２４６ｅがＷ相パワースイッチ２０８ｂのソース２３８ａをＶ相パワースイッチ２０６ｂのソース２３８ｂに電気的に且つ機械的に接続する。同様に、少なくともワイヤボンド２４６ｆがＶ相パワースイッチ２０６ｂのソース２３８ｂをＵ相パワースイッチ２０４ｂのソース２３８ｃに電気的に且つ機械的に接続する。従って、ソース２３８ａ，２３８ｂ及び２３８ｃはＰＱＦＮパッケージ２００内で互いに電気的に且つ機械的に接続される。
また、本実施形態においては、リードフレーム２６０の電力段接地はドライバＩＣ２０２のゲートドライバ（例えば図１のゲートドライバ１７４ｂ）に結合される。ワイヤボンド２４４ｅ及び２４４ｆがリードフレーム２６０を介してＵ相パワースイッチ２０４ｂのソース２３８ｃをドライバＩＣ２０２のゲートドライバに接続する。ワイヤボンド２４４ｅがＵ相パワースイッチ２０４ｂのソース２３８ｃをリードフレーム２６０のリードフレームアイランド２３３に電気的に且つ機械的に接続する。ワイヤボンド２４４ｆがリードフレーム２６０のリードフレームアイランド２３３をドライバＩＣ２０２に電気的に且つ機械的に接続する。Ｕ相パワースイッチ２０４ｂのソース２３８ｃをリードフレーム２６０を介してドライバＩＣ２０２に接続することによってＰＱＦＮパッケージ２００の接続配線にフレキシビリティがもたらされる。しかしながら、リードフレームアイランド２３３は任選択であり、ワイヤボンドによってＵ相パワースイッチ２０４ｂのソース２３８ｃをドライバＩＣに直接接続しても良いことに注意されたい。更に、一部の実施形態においては、ドライバＩＣ２０２は任意選択としてリードフレーム２６０のドライバＩＣダイパッド２２０の上に置かれた接地２５６を有することができる。接地２５６は電力段接地及び／又は論理接地とすることができる。図示の実施形態においては、接地２５６が電力段接地である場合には、ワイヤボンド２４４ｆは除去することができる。
従って、図１Ａ，ＩＢ及び図２Ａ−２Ｄにつき上述したように、様々な実施形態によれば、ＰＱＦＮパッケージは配線交差及び配線短絡の回避及び高い電気的及び熱的性能を達成しながら一般的なＱＦＮより大幅に複雑にすることができる。そうすることで、ＰＱＦＮパッケージは複雑な回路、例えば電力段接地と別個の論理接地を有するシングルシャントインバータ回路を達成することができる。
以上の説明から明らかなように、本願に記載の発明の概念は本発明の概念の範囲を逸脱することなく種々の技術を用いて実施することができる。更に、特に幾つかの実施形態について本発明の概念を説明したが、当業者であれば、それらの形態及び細部に本発明の概念の精神及び範囲を逸脱することなく種々な変更を加えることができることは理解されよう。従って、上述した実施形態はあらゆる点において例示的なものであり、限定的なものではないと考慮されたい。更に、本発明は上述した特定の実施形態に限定されず、本発明の範囲から逸脱することなしに、本発明に多くの再配置、変形及び置換を行い得ることを理解されたい。

Claims (14)

  1. リードフレームの上に置かれたドライバ集積回路（ＩＣ）と、
    前記リードフレームの上に置かれたＵ相、Ｖ相及びＷ相パワースイッチと、
    前記ドライバＩＣのサポート論理回路に結合された前記リードフレームの論理接地と、
    前記Ｕ相，Ｖ相及びＷ相パワースイッチのソースに結合された前記リードフレームの電力段接地と、
    低電圧レベルシフタと、
    を備え、
    前記リードフレームの前記論理接地は、前記リードフレームの前記電力段接地から離れており、
    前記リードフレームの前記電力段接地は更に、前記論理接地と前記電力段接地との電圧差を補償するように構成される前記低電圧レベルシフタに結合されている、前記ドライバＩＣのゲートドライバに結合されている、パワー・カッド・フラット・ノーリード（ＰＱＦＮ）パッケージ。
  2. 前記リードフレームの前記電力段接地を前記Ｗ相パワースイッチの前記ソースに接続する少なくとも１つのワイヤボンドを備える、請求項１記載のＰＱＦＮパッケージ。
  3. 前記Ｗ相パワースイッチの前記ソースを前記Ｖ相パワースイッチの前記ソースに接続する少なくとも１つのワイヤボンドを備える、請求項１記載のＰＱＦＮパッケージ。
  4. 前記Ｖ相パワースイッチの前記ソースを前記Ｕ相パワースイッチの前記ソースに接続する少なくとも１つのワイヤボンドを備える、請隶項１記載のＰＱＦＮパッケージ。
  5. 前記ＰＱＦＮパッケージの電力段接地端子を前記Ｗ相パワースイッチの前記ソースに接続する少なくとも１つのワイヤボンドを備える、請求項１記載のＰＱＦＮパッケージ。
  6. 前記ＰＱＦＮパッケージの論理接地端子を前記ドライバＩＣの前記サポート論理回路に接続する少なくとも１つのワイヤボンドを備える、請求項１記載のＰＱＦＮパッケージ。
  7. 前記Ｕ相パワースイッチの前記ソースを前記リードフレームを経て前記ドライバＩＣのゲートドライバに接続する少なくとも１つのワイヤボンドを備える、請求項１記載のＰＱＦＮパッケージ。
  8. 前記Ｕ相、Ｖ相及びＷ相パワースイッチは前記リードフレームのそれぞれのダイパッドの上に置かれる、請求項１記載のＰＱＦＮパッケージ。
  9. 前記Ｕ相、Ｖ相及びＷ相パワースイッチは前記リードフレームを経てそれぞれ別のＵ相、別のＶ相及び別のＷ相パワースイッチに結合されている、請求項１記載のＰＱＦＮパッケージ。
  10. 前記Ｕ相、Ｖ相及びＷ相パワースイッチはファストリバースエピタキシャルダイオード電界効果トランジスタ（ＦＲＥＤＦＥＴ）を備える、請求項１記載のＰＱＦＮパッケージ
  11. 前記Ｕ相、Ｖ相及びＷ相パワースイッチは絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）を備える、請求項１記載のＰＱＦＮパッケージ。
  12. 前記Ｕ相、Ｖ相及びＷ相パワースイッチはＩＩＩ−Ｖ族トランジスタを備える、請求項１記載のＰＱＦＮパッケージ。
  13. 前記ＰＱＦＮパッケージは１２ｍｍ×１２ｍｍより大きいフットプリントを有する、請求項１記載のＰＱＦＮパッケージ。
  14. 前記ＰＱＦＮパッケージは１２ｍｍ×１２ｍｍより小さいフットプリントを有する、請求項１記載のＰＱＦＮパッケージ。
JP2014011594A 2013-03-07 2014-01-24 シングルシャントインバータ回路に含まれるパワー・カッド・フラット・ノーリード（ｐｑｆｎ）パッケージ Active JP6235918B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201361774484P 2013-03-07 2013-03-07
US61/774,484 2013-03-07
US14/102,275 US9659845B2 (en) 2010-12-13 2013-12-10 Power quad flat no-lead (PQFN) package in a single shunt inverter circuit
US14/102,275 2013-12-10

Publications (2)

Publication Number Publication Date
JP2014195045A JP2014195045A (ja) 2014-10-09
JP6235918B2 true JP6235918B2 (ja) 2017-11-22

Family

ID=49885048

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014011594A Active JP6235918B2 (ja) 2013-03-07 2014-01-24 シングルシャントインバータ回路に含まれるパワー・カッド・フラット・ノーリード（ｐｑｆｎ）パッケージ

Country Status (5)

Country Link
EP (1) EP2775518A3 (ja)
JP (1) JP6235918B2 (ja)
KR (1) KR101615512B1 (ja)
CN (2) CN107293531B (ja)
TW (1) TWI550734B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10818568B1 (en) * 2019-06-28 2020-10-27 Alpha And Omega Semiconductor (Cayman) Ltd. Super-fast transient response (STR) AC/DC converter for high power density charging application

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3394377B2 (ja) * 1996-01-09 2003-04-07 三菱電機株式会社 半導体装置および半導体モジュール
JP3674333B2 (ja) * 1998-09-11 2005-07-20 株式会社日立製作所 パワー半導体モジュール並びにそれを用いた電動機駆動システム
JP4018312B2 (ja) * 2000-02-21 2007-12-05 株式会社ルネサステクノロジ 無線通信装置
US6465875B2 (en) * 2000-03-27 2002-10-15 International Rectifier Corporation Semiconductor device package with plural pad lead frame
JP4450530B2 (ja) * 2001-07-03 2010-04-14 三菱電機株式会社 インバータモジュール
JP4004460B2 (ja) * 2003-12-16 2007-11-07 三菱電機株式会社 半導体装置
JP4489485B2 (ja) * 2004-03-31 2010-06-23 株式会社ルネサステクノロジ 半導体装置
JP2006223016A (ja) * 2005-02-08 2006-08-24 Renesas Technology Corp 電源システム、マルチチップモジュール、システムインパッケージ、および非絶縁型ｄｃ／ｄｃコンバータ
JP5291864B2 (ja) * 2006-02-21 2013-09-18 ルネサスエレクトロニクス株式会社 Ｄｃ／ｄｃコンバータ用半導体装置の製造方法およびｄｃ／ｄｃコンバータ用半導体装置
KR101340966B1 (ko) * 2006-05-24 2013-12-13 페어차일드코리아반도체 주식회사 3상 인버터 모듈 및 이를 이용한 모터구동장치와 인버터집적회로 패키지
CN101030733B (zh) * 2007-03-21 2011-04-13 中国科学院电工研究所 一种轻型单元级联式多电平功率变换器
US20090189261A1 (en) 2008-01-25 2009-07-30 Lay Yeap Lim Ultra-Thin Semiconductor Package
US7928758B2 (en) * 2008-06-13 2011-04-19 System General Corp. Transistor gate driving circuit with power saving of power converter
CN201234208Y (zh) * 2008-07-02 2009-05-06 东南大学 链式变换器功率单元控制器用开关电源
CN102074513A (zh) * 2009-11-25 2011-05-25 国碁电子(中山)有限公司 方形扁平无引脚芯片封装结构及方法
CN102148168B (zh) * 2010-02-04 2015-04-22 飞思卡尔半导体公司 制造具有改进抬升的半导体封装的方法
US8587101B2 (en) * 2010-12-13 2013-11-19 International Rectifier Corporation Multi-chip module (MCM) power quad flat no-lead (PQFN) semiconductor package utilizing a leadframe for electrical interconnections
CN201928197U (zh) * 2010-12-13 2011-08-10 成都成电硅海科技股份有限公司 开关电源控制系统
CN102184917B (zh) * 2011-03-25 2013-04-03 锐迪科创微电子（北京）有限公司 采用四方扁平无引脚封装的gsm射频发射前端模块
US20120256193A1 (en) * 2011-04-08 2012-10-11 Intersil Americas Inc. Monolithic integrated capacitors for high-efficiency power converters

Also Published As

Publication number Publication date
KR20140110724A (ko) 2014-09-17
CN107293531B (zh) 2021-03-12
CN104037154A (zh) 2014-09-10
TWI550734B (zh) 2016-09-21
CN104037154B (zh) 2017-07-25
JP2014195045A (ja) 2014-10-09
CN107293531A (zh) 2017-10-24
EP2775518A2 (en) 2014-09-10
TW201448065A (zh) 2014-12-16
KR101615512B1 (ko) 2016-04-26
EP2775518A3 (en) 2017-11-08

Similar Documents

Publication Publication Date Title
US10438876B2 (en) Power quad flat no-lead (PQFN) package in a single shunt inverter circuit
US9583477B2 (en) Stacked half-bridge package
EP2477222B1 (en) Stacked half-bridge package with a current carrying layer
US9362215B2 (en) Power quad flat no-lead (PQFN) semiconductor package with leadframe islands for multi-phase power inverter
US9443795B2 (en) Power quad flat no-lead (PQFN) package having bootstrap diodes on a common integrated circuit (IC)
US9324646B2 (en) Open source power quad flat no-lead (PQFN) package
EP2775520B1 (en) Open source Power Quad Flat No-Lead (PQFN) leadframe
JP6200820B2 (ja) 多相電力段用のリードフレームアイランドを備えたパワー・カッド・フラット・ノーリード（ｐｑｆｎ）半導体パッケージ
JP6235918B2 (ja) シングルシャントインバータ回路に含まれるパワー・カッド・フラット・ノーリード（ｐｑｆｎ）パッケージ
JP6259675B2 (ja) 共通集積回路（ｉｃ）上にブートストラップダイオードを有するパワー・カッド・フラット・ノーリード（ｐｑｆｎ）パッケージ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150421

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150615

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150813

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150908

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151019

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160609

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20160620

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20160729

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170830

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171027

R150 Certificate of patent or registration of utility model

Ref document number: 6235918

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250