JP2014165474A

JP2014165474A - 配線構造およびそれを備える薄膜トランジスタアレイ基板、表示装置、タッチパネル並びに半導体装置

Info

Publication number: JP2014165474A
Application number: JP2013038307A
Authority: JP
Inventors: Ryohei Wakamatsu; 良平若松
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2013-02-28
Filing date: 2013-02-28
Publication date: 2014-09-08

Abstract

【課題】絶縁膜に設けられた開口を通して２つの導電膜が接続する構成を有する配線構造において、該開口を形成する際に絶縁膜の残渣が生じた場合でも、２つの導電膜の間で良好な接続性を確保する。
【解決手段】配線構造は、基板１上に形成された第１導電膜２と、第１導電膜２の上層に形成された絶縁膜３，４と、第１導電膜２の上面に達するように、絶縁膜３，４に形成された開口部５と、開口部５を介して第１導電膜２に接触する第２導電膜６とを備える。第１導電膜２は、上面に段差部を有しており、第２導電膜６は、開口部５を介して、第１導電膜２の上面における段差部を含む領域に接触する。
【選択図】図１

Description

本発明は、２層の配線層を含む配線構造に関するものであり、特に、薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）と同じ基板上に形成される配線構造に関する。

液晶表示装置などに用いられる薄膜トランジスタ基板（ＴＦＴ基板）の製造では、下層の導電膜（配線）と上層の導電膜とを、その間の絶縁膜に設けた開口（コンタクトホール）を通して接続させた配線構造を、ＴＦＴと同時に形成することが一般的に行われる。例えば下記の特許文献１では、下層の導電膜上にＣＶＤ（Chemical Vapor Deposition）法により絶縁膜を形成し、該絶縁膜にケミカルドライブプロセス（プラズマエッチング）によって開口を形成する手法が開示されている。

特開昭６３−１３３４７号公報

ＣＶＤ法で形成した絶縁膜に、プラズマエッチングで開口を形成すると、絶縁膜の残渣が生じやすい。開口に露出した下層の導電膜の表面に絶縁膜の残渣が付着していると、下層の導電膜と上層の導電膜との電気的な接続性が悪くなり、歩留まりの低下や信頼性の低下を招く。

絶縁膜の残渣が生じる原因となる要素としては、下層の導電膜と絶縁膜との密着性（絶縁膜の膜質）や、ＣＶＤ法の条件、プラズマエッチングの条件などがあるが、特に、エッチングレートの影響が大きいと考えられる。プラズマエッチングのエッチングレートを増加させれば絶縁膜の残渣を減らすことはできるが、そうすると、ＴＦＴのソース電極およびドレイン電極が受けるダメージや、ソース電極およびドレイン電極の材料選択の自由度低下、エッチング工程の時間増加による生産性低下などの問題が懸念される。そのため、プラズマエッチングのエッチングレートを増加させることなく、絶縁膜の残渣に起因する導電膜間の接続性の悪化を防止できる配線構造が望まれる。

本発明は以上のような課題を解決するためになされたものであり、絶縁膜に設けられた開口を通して２つの導電膜が接続する構成を有する配線構造において、該開口を形成する際に絶縁膜の残渣が生じた場合でも、２つの導電膜の間で良好な接続性を確保することを目的とする。

本発明に係る配線構造は、上面に段差部を有する第１導電膜と、前記第１導電膜の上層に形成された絶縁膜と、前記第１導電膜の前記上面に達するように、前記絶縁膜に形成された開口部と、前記開口部を介して、前記第１導電膜の前記上面における前記段差部を含む領域に接触する第２導電膜とを備えるものである。

本発明によれば、第２導電膜が、第１導電膜上面の段差部を含む領域に接触するため、第１導電膜と第２導電膜との接触面積が大きくなる。よって、絶縁膜の残渣が生じた場合でも、第１導電膜と第２導電膜との間で良好な接続性を確保できる。また、比較的単純な構造であるため、従来の製造プロセスから大幅な変更が必要ないという利点もある。

実施の形態１に係る配線構造の断面図である。実施の形態１に係る配線構造の平面図である。実施の形態１に係る配線構造の形成方法を示す工程図である。実施の形態１に係る配線構造の形成方法を示す工程図である。実施の形態１に係る配線構造の形成方法を示す工程図である。実施の形態１に係る配線構造の形成方法を示す工程図である。実施の形態１に係る配線構造の形成方法を示す工程図である。実施の形態１に係る配線構造の形成方法を示す工程図である。実施の形態２に係る配線構造の断面図である。実施の形態２に係る配線構造の平面図である。

以下、本発明の実施の形態を示すが、本発明の適用はそれらの実施の形態に限定されるものではない。また、説明の明確化のため、以下の記載及び図面は、適宜、省略及び簡略化がなされている。例えば、図面は模式的なものであり、各構成要素の正確な大きさ、位置関係などを示しているとは限らない。また、重複した説明を避けるため、各図において同様の要素には同一符号を付している。

＜実施の形態１＞
図１は、本発明の実施の形態１に係る配線構造の断面図であり、図２は当該配線構造の平面図である。図１は、図２に示すＡ−Ａ線に沿った断面に対応している。

図１および図２に示すように、実施の形態１に係る配線構造は、絶縁性の基板１上に形成された第１導電膜２と、第１導電膜２の上層に形成された第１絶縁膜３および第２絶縁膜４と、第１絶縁膜３および第２絶縁膜４に形成された開口部５と、開口部５を介して第１導電膜２の上面に接触する第２導電膜６とを備えている（図２では、基板１、第１絶縁膜３および第２絶縁膜４の図示は省略している）。

第１導電膜２は、下側の第１層２ａと上側の第２層２ｂとから成る二層構造を有している。第１層２ａは、複数に分割されており、第２層２ｂは、それら複数の第１層２ａを一体的に覆うように形成される。そのため、第１導電膜２の上面（第２層２ｂの上面）には、第１層２ａの端部に対応する位置に段差が形成されている。

開口部５は、第１絶縁膜３および第２絶縁膜４を貫通し、第１導電膜２の上面に到達している。開口部５には、第１導電膜２の上面の段差部を含む領域が露出される。第２導電膜６は、第２絶縁膜４の上層に形成されているが、少なくともその一部は開口部５の内部に延在し、第１導電膜２の上面における段差部を含む領域に接触する。つまり、開口部５は、第１導電膜２と第２導電膜６とを接続させるコンタクトホールとして機能している。

ここで、図１および図２に示した配線構造は、ＴＦＴ基板におけるＴＦＴのゲート電極に接続する配線（ゲート配線）に設けられる端子（パッド）であり、ＴＦＴと同時に形成される。例えば、第１導電膜２はＴＦＴのゲート電極と同じ層を用いて形成され、第１絶縁膜３はＴＦＴのゲート絶縁膜と同じ層を用いて形成される。また、第２絶縁膜４はＴＦＴを覆う層間絶縁膜と同じ層を用いて形成され、第２導電膜６は、ＴＦＴのソース電極に接続する画素電極と同じ層を用いて形成される。

以下、実施の形態１に係る配線構造の形成方法を、図３〜図８の工程図を用いて説明する。図３〜図８では、左側の部分に図１および図２に示した配線構造の形成領域（端子部）を示し、右側の部分にはそれと同時に形成されるＴＦＴの形成領域（ＴＦＴ部）を示している。

まず、ガラス基板などの絶縁性の基板１上に、端子部の第１導電膜２を、ＴＦＴ部のゲート電極１２と共に形成する。この工程は、第１層２ａを形成する工程と、第２層２ｂを形成する工程とに分けられる。

すなわち、基板１上に、第１導電膜２の第１層２ａとなる導電膜を成膜し、写真製版技術を用いたパターニングにより、短冊状の第１層２ａを複数の形成する（図３）。そして、第１層２ａの上に、第１導電膜２の第２層２ｂとなる導電膜を成膜し、それをパターニングして、複数の第１層２ａを一体的に覆う第２層２ｂを形成する。それにより、第１層２ａと第２層２ｂとから成り、上面に段差部を有する第１導電膜２が形成される（図４）。

本実施の形態では、ＴＦＴ部のゲート電極１２を、第２層２ｂと同じ層を用いて、第２層２ｂと同時に形成する。但し、ゲート電極１２は、第１層２ａと同じ層を用いて、第１層２ａと同時に形成してもよいし、その両方の層を含む二層構造としてもよい。

端子部の第１導電膜２の上面（第２層２ｂの上面）は、第１層２ａが残存する位置に対応した凹凸状になる。よって、第１導電膜２の上面には、第１層２ａの端部に対応する位置に段差が形成される。第１層２ａ、第２層２ｂおよびゲート電極１２の材料としては、例えばＡｌ、Ｃｒ、Ｃｕ、Ｍｏ、Ｔｉ、Ｔａ、Ｍｏ、Ｗ、あるいはこれらに他の物質を添加した合金などが用いられる。

続いて、ＣＶＤ法により、端子部の第１導電膜２を覆う第１絶縁膜３と、ＴＦＴ部のゲート電極１２を覆うゲート絶縁膜１３とを同時に形成する。また、ＴＦＴ部では、ゲート絶縁膜１３上に半導体材料を形成してパターニングすることで、ＴＦＴのチャネル層としての半導体膜１７を形成する。さらに、半導体膜１７上に導電膜を成膜してパターニングすることで、ソース電極１８およびドレイン電極１９を形成する（図５）。このパターニングの際に、ソース電極１８とドレイン電極１９の間に露出される半導体膜１７の部分が、ＴＦＴのチャネル領域となる。

その後、ＣＶＤ法により、端子部の第１絶縁膜３を覆う第２絶縁膜４と、ＴＦＴ部のソース電極１８およびドレイン電極１９を覆う層間絶縁膜１４とを同時に形成する（図６）。

第１絶縁膜３、第２絶縁膜４、ゲート絶縁膜１３および層間絶縁膜１４の材料としては、ＳｉＮ_ｘ、ＳｉＯ_ｘ、ＳｉＯ_ｘＮ_ｙ、あるいはこれらの積層膜などが用いられる。また、半導体膜１７の材料としては、ａ−Ｓｉ、ｐ−Ｓｉまたは酸化物半導体などが用いられる。ソース電極１８およびドレイン電極１９の材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｍｏ、Ｔｉ、Ｔａ、Ｍｏ、Ｗ、あるいはこれらに他の物質を添加した合金などが用いられる。

次に、端子部の第１絶縁膜３および第２絶縁膜４を貫通して第１導電膜２に達する開口部５と、ＴＦＴ部の層間絶縁膜１４を貫通してドレイン電極１９に達する開口部１５とを同時に形成する（図７）。この工程は、写真製版技術を用いた選択的なプラズマエッチングにより行われる。

最後に、端子部の第１導電膜２に開口部５を通して接続する第２導電膜６と、ＴＦＴ部のドレイン電極１９に開口部１５を通して接続する画素電極１６とを同時に形成する（図８）。第２導電膜６および画素電極１６の形成は、例えばＩＴＯなど透明導電膜を成膜して、パターニングすることによって行われる。

以上の工程により、図１および図２に示した配線構造が、ＴＦＴと共に形成される。

先に述べたように、ＣＶＤ法で形成した絶縁膜に、プラズマエッチングで開口を形成すると、絶縁膜の残渣が生じやすい。つまり、上記の手法によって配線構造を形成すると、開口部５内に、第１絶縁膜３および第２絶縁膜４の残渣が生じやすい。しかし、本実施の形態では、開口部５を通して第１導電膜２に接続する第２導電膜６は、第１導電膜２上面の段差部を含む領域に接触しており、その分だけ、第１導電膜２と第２導電膜６との接触面積が拡大されている。そのため、第１導電膜２と第２導電膜６と間の接続性が向上し、残渣が生じた場合でも、その間の接続不良を防止できる。それにより、当該配線構造を用いたＴＦＴ基板や表示装置等の歩留まり向上および信頼性向上を図ることができる。

本実施の形態の配線構造は、第１導電膜２が第１層２ａと第２層２ｂの二層構造となっていることを除けば、従来の配線構造とほぼ同様の比較的単純な構造である。そのため、従来の製造プロセスから大幅な変更が必要ない。

なお、第１導電膜２および第２導電膜６の平面的な形成面積を大きくすることによっても、両者の接触面積を拡大することはできるが、その手法は、ＴＦＴアレイ基板の課題であるＦＰＣ（Flexible Printed Circuit）およびＣＯＦ（Chip On Film）との接続端子の狭ピッチ化にそぐわないため、好ましくない。本実施の形態では、第１導電膜２の上面に段差部を設けることにより、第２導電膜６との接触面積を、第１導電膜２の厚さ方向に立体的に増やしている。つまり、配線構造の平面的な形成面積の増大が抑えられ、接続端子の狭ピッチ化にも対応できる。

また、図２では、第１導電膜２の第１層２ａの平面形状を短冊状（長方形）としたが、その他の形状でもよい。第１層２ａは、第１導電膜２の上面の面積を拡大させる目的で設けられるものであり、その目的を達成できる形状であれば、その形状は任意でよい。

＜実施の形態２＞
図９は、本発明の実施の形態２に係る配線構造の断面図であり、図１０は当該配線構造の平面図である。図９は、図１０に示すＡ−Ａ線に沿った断面に対応している。

実施の形態２に係る配線構造の構成は、実施の形態１の配線構造（図１、図２）とほぼ同様であるが、開口部５の端部が第１導電膜２の端部よりも外側に位置する部分が存在している。つまり、開口部５は、第１導電膜２の側面（端面）の少なくとも一部を露出させている。そして、第２導電膜６は、開口部５内に露出した第１導電膜２の側面にも接触している。なお、本実施の形態でも、第１導電膜２の上面は段差部を有しており、第２導電膜６は、第１導電膜２の上面における段差部を含む領域に接触している。

実施の形態２では、第２導電膜６が第１導電膜２の側面にも接触する分、第１導電膜２と第２導電膜６との接触面積が実施の形態１よりもさらに大きくなる。よって、第１導電膜２と第２導電膜６との間の接続性向上の効果は、実施の形態１よりも大きい。

本発明に係る配線構造を有するＴＦＴ基板は、液晶表示装置などの表示装置や、当該表示装置を用いて形成されたタッチパネルに対して適用可能である。また、ここでは本発明に係る配線構造をＴＦＴ基板に適用した例を示したが、本発明の配線構造は、一般的な半導体装置に対しても適用可能である。

なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。

１基板、２第１導電膜、２ａ第１層、２ｂ第２層、３第１絶縁膜、４第２絶縁膜、５開口部、６第２導電膜、１２ゲート電極、１３ゲート絶縁膜、１４層間絶縁膜、１５開口部、１６画素電極、１７半導体膜、１８ソース電極、１９ドレイン電極。

Claims

上面に段差部を有する第１導電膜と、
前記第１導電膜の上層に形成された絶縁膜と、
前記第１導電膜の前記上面に達するように、前記絶縁膜に形成された開口部と、
前記開口部を介して、前記第１導電膜の前記上面における前記段差部を含む領域に接触する第２導電膜とを備える
ことを特徴とする配線構造。
前記開口部は、前記第１導電膜の側面の少なくとも一部を露出させており、
前記第２導電膜は、前記開口部内に露出した前記第１導電膜の側面にも接触している
請求項１記載の配線構造。
前記絶縁膜は、ＣＶＤ法により形成されたものであり、
前記開口部は、プラズマエッチングにより形成されたものである
請求項１または請求項２記載の配線構造。
前記第１導電膜は、
複数に分割された第１層と、
前記複数の第１層を一体的に覆うように形成された第２層とを含み、
前記段差部は、前記第１層の端部に対応する位置に形成されている
請求項１から請求項３のいずれか一項記載の配線構造。
請求項１から請求項４のいずれか一項記載の配線構造と、
前記第１導電膜と同層のゲート電極を有する薄膜トランジスタと、
前記第２導電膜と同層の画素電極と、
を備える薄膜トランジスタアレイ基板。
請求項５記載の薄膜トランジスタアレイ基板を用いて形成された表示装置。
請求項６記載の表示装置を用いて形成されたタッチパネル。
請求項１から請求項４のいずれか一項記載の配線構造を有する半導体装置。