JP2014165474A - 配線構造およびそれを備える薄膜トランジスタアレイ基板、表示装置、タッチパネル並びに半導体装置 - Google Patents
配線構造およびそれを備える薄膜トランジスタアレイ基板、表示装置、タッチパネル並びに半導体装置 Download PDFInfo
- Publication number
- JP2014165474A JP2014165474A JP2013038307A JP2013038307A JP2014165474A JP 2014165474 A JP2014165474 A JP 2014165474A JP 2013038307 A JP2013038307 A JP 2013038307A JP 2013038307 A JP2013038307 A JP 2013038307A JP 2014165474 A JP2014165474 A JP 2014165474A
- Authority
- JP
- Japan
- Prior art keywords
- conductive film
- wiring structure
- layer
- opening
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】絶縁膜に設けられた開口を通して2つの導電膜が接続する構成を有する配線構造において、該開口を形成する際に絶縁膜の残渣が生じた場合でも、2つの導電膜の間で良好な接続性を確保する。
【解決手段】配線構造は、基板1上に形成された第1導電膜2と、第1導電膜2の上層に形成された絶縁膜3,4と、第1導電膜2の上面に達するように、絶縁膜3,4に形成された開口部5と、開口部5を介して第1導電膜2に接触する第2導電膜6とを備える。第1導電膜2は、上面に段差部を有しており、第2導電膜6は、開口部5を介して、第1導電膜2の上面における段差部を含む領域に接触する。
【選択図】図1
【解決手段】配線構造は、基板1上に形成された第1導電膜2と、第1導電膜2の上層に形成された絶縁膜3,4と、第1導電膜2の上面に達するように、絶縁膜3,4に形成された開口部5と、開口部5を介して第1導電膜2に接触する第2導電膜6とを備える。第1導電膜2は、上面に段差部を有しており、第2導電膜6は、開口部5を介して、第1導電膜2の上面における段差部を含む領域に接触する。
【選択図】図1
Description
本発明は、2層の配線層を含む配線構造に関するものであり、特に、薄膜トランジスタ(TFT;Thin Film Transistor)と同じ基板上に形成される配線構造に関する。
液晶表示装置などに用いられる薄膜トランジスタ基板(TFT基板)の製造では、下層の導電膜(配線)と上層の導電膜とを、その間の絶縁膜に設けた開口(コンタクトホール)を通して接続させた配線構造を、TFTと同時に形成することが一般的に行われる。例えば下記の特許文献1では、下層の導電膜上にCVD(Chemical Vapor Deposition)法により絶縁膜を形成し、該絶縁膜にケミカルドライブプロセス(プラズマエッチング)によって開口を形成する手法が開示されている。
CVD法で形成した絶縁膜に、プラズマエッチングで開口を形成すると、絶縁膜の残渣が生じやすい。開口に露出した下層の導電膜の表面に絶縁膜の残渣が付着していると、下層の導電膜と上層の導電膜との電気的な接続性が悪くなり、歩留まりの低下や信頼性の低下を招く。
絶縁膜の残渣が生じる原因となる要素としては、下層の導電膜と絶縁膜との密着性(絶縁膜の膜質)や、CVD法の条件、プラズマエッチングの条件などがあるが、特に、エッチングレートの影響が大きいと考えられる。プラズマエッチングのエッチングレートを増加させれば絶縁膜の残渣を減らすことはできるが、そうすると、TFTのソース電極およびドレイン電極が受けるダメージや、ソース電極およびドレイン電極の材料選択の自由度低下、エッチング工程の時間増加による生産性低下などの問題が懸念される。そのため、プラズマエッチングのエッチングレートを増加させることなく、絶縁膜の残渣に起因する導電膜間の接続性の悪化を防止できる配線構造が望まれる。
本発明は以上のような課題を解決するためになされたものであり、絶縁膜に設けられた開口を通して2つの導電膜が接続する構成を有する配線構造において、該開口を形成する際に絶縁膜の残渣が生じた場合でも、2つの導電膜の間で良好な接続性を確保することを目的とする。
本発明に係る配線構造は、上面に段差部を有する第1導電膜と、前記第1導電膜の上層に形成された絶縁膜と、前記第1導電膜の前記上面に達するように、前記絶縁膜に形成された開口部と、前記開口部を介して、前記第1導電膜の前記上面における前記段差部を含む領域に接触する第2導電膜とを備えるものである。
本発明によれば、第2導電膜が、第1導電膜上面の段差部を含む領域に接触するため、第1導電膜と第2導電膜との接触面積が大きくなる。よって、絶縁膜の残渣が生じた場合でも、第1導電膜と第2導電膜との間で良好な接続性を確保できる。また、比較的単純な構造であるため、従来の製造プロセスから大幅な変更が必要ないという利点もある。
以下、本発明の実施の形態を示すが、本発明の適用はそれらの実施の形態に限定されるものではない。また、説明の明確化のため、以下の記載及び図面は、適宜、省略及び簡略化がなされている。例えば、図面は模式的なものであり、各構成要素の正確な大きさ、位置関係などを示しているとは限らない。また、重複した説明を避けるため、各図において同様の要素には同一符号を付している。
<実施の形態1>
図1は、本発明の実施の形態1に係る配線構造の断面図であり、図2は当該配線構造の平面図である。図1は、図2に示すA−A線に沿った断面に対応している。
図1は、本発明の実施の形態1に係る配線構造の断面図であり、図2は当該配線構造の平面図である。図1は、図2に示すA−A線に沿った断面に対応している。
図1および図2に示すように、実施の形態1に係る配線構造は、絶縁性の基板1上に形成された第1導電膜2と、第1導電膜2の上層に形成された第1絶縁膜3および第2絶縁膜4と、第1絶縁膜3および第2絶縁膜4に形成された開口部5と、開口部5を介して第1導電膜2の上面に接触する第2導電膜6とを備えている(図2では、基板1、第1絶縁膜3および第2絶縁膜4の図示は省略している)。
第1導電膜2は、下側の第1層2aと上側の第2層2bとから成る二層構造を有している。第1層2aは、複数に分割されており、第2層2bは、それら複数の第1層2aを一体的に覆うように形成される。そのため、第1導電膜2の上面(第2層2bの上面)には、第1層2aの端部に対応する位置に段差が形成されている。
開口部5は、第1絶縁膜3および第2絶縁膜4を貫通し、第1導電膜2の上面に到達している。開口部5には、第1導電膜2の上面の段差部を含む領域が露出される。第2導電膜6は、第2絶縁膜4の上層に形成されているが、少なくともその一部は開口部5の内部に延在し、第1導電膜2の上面における段差部を含む領域に接触する。つまり、開口部5は、第1導電膜2と第2導電膜6とを接続させるコンタクトホールとして機能している。
ここで、図1および図2に示した配線構造は、TFT基板におけるTFTのゲート電極に接続する配線(ゲート配線)に設けられる端子(パッド)であり、TFTと同時に形成される。例えば、第1導電膜2はTFTのゲート電極と同じ層を用いて形成され、第1絶縁膜3はTFTのゲート絶縁膜と同じ層を用いて形成される。また、第2絶縁膜4はTFTを覆う層間絶縁膜と同じ層を用いて形成され、第2導電膜6は、TFTのソース電極に接続する画素電極と同じ層を用いて形成される。
以下、実施の形態1に係る配線構造の形成方法を、図3〜図8の工程図を用いて説明する。図3〜図8では、左側の部分に図1および図2に示した配線構造の形成領域(端子部)を示し、右側の部分にはそれと同時に形成されるTFTの形成領域(TFT部)を示している。
まず、ガラス基板などの絶縁性の基板1上に、端子部の第1導電膜2を、TFT部のゲート電極12と共に形成する。この工程は、第1層2aを形成する工程と、第2層2bを形成する工程とに分けられる。
すなわち、基板1上に、第1導電膜2の第1層2aとなる導電膜を成膜し、写真製版技術を用いたパターニングにより、短冊状の第1層2aを複数の形成する(図3)。そして、第1層2aの上に、第1導電膜2の第2層2bとなる導電膜を成膜し、それをパターニングして、複数の第1層2aを一体的に覆う第2層2bを形成する。それにより、第1層2aと第2層2bとから成り、上面に段差部を有する第1導電膜2が形成される(図4)。
本実施の形態では、TFT部のゲート電極12を、第2層2bと同じ層を用いて、第2層2bと同時に形成する。但し、ゲート電極12は、第1層2aと同じ層を用いて、第1層2aと同時に形成してもよいし、その両方の層を含む二層構造としてもよい。
端子部の第1導電膜2の上面(第2層2bの上面)は、第1層2aが残存する位置に対応した凹凸状になる。よって、第1導電膜2の上面には、第1層2aの端部に対応する位置に段差が形成される。第1層2a、第2層2bおよびゲート電極12の材料としては、例えばAl、Cr、Cu、Mo、Ti、Ta、Mo、W、あるいはこれらに他の物質を添加した合金などが用いられる。
続いて、CVD法により、端子部の第1導電膜2を覆う第1絶縁膜3と、TFT部のゲート電極12を覆うゲート絶縁膜13とを同時に形成する。また、TFT部では、ゲート絶縁膜13上に半導体材料を形成してパターニングすることで、TFTのチャネル層としての半導体膜17を形成する。さらに、半導体膜17上に導電膜を成膜してパターニングすることで、ソース電極18およびドレイン電極19を形成する(図5)。このパターニングの際に、ソース電極18とドレイン電極19の間に露出される半導体膜17の部分が、TFTのチャネル領域となる。
その後、CVD法により、端子部の第1絶縁膜3を覆う第2絶縁膜4と、TFT部のソース電極18およびドレイン電極19を覆う層間絶縁膜14とを同時に形成する(図6)。
第1絶縁膜3、第2絶縁膜4、ゲート絶縁膜13および層間絶縁膜14の材料としては、SiNx、SiOx、SiOxNy、あるいはこれらの積層膜などが用いられる。また、半導体膜17の材料としては、a−Si、p−Siまたは酸化物半導体などが用いられる。ソース電極18およびドレイン電極19の材料としては、Al、Cr、Cu、Mo、Ti、Ta、Mo、W、あるいはこれらに他の物質を添加した合金などが用いられる。
次に、端子部の第1絶縁膜3および第2絶縁膜4を貫通して第1導電膜2に達する開口部5と、TFT部の層間絶縁膜14を貫通してドレイン電極19に達する開口部15とを同時に形成する(図7)。この工程は、写真製版技術を用いた選択的なプラズマエッチングにより行われる。
最後に、端子部の第1導電膜2に開口部5を通して接続する第2導電膜6と、TFT部のドレイン電極19に開口部15を通して接続する画素電極16とを同時に形成する(図8)。第2導電膜6および画素電極16の形成は、例えばITOなど透明導電膜を成膜して、パターニングすることによって行われる。
以上の工程により、図1および図2に示した配線構造が、TFTと共に形成される。
先に述べたように、CVD法で形成した絶縁膜に、プラズマエッチングで開口を形成すると、絶縁膜の残渣が生じやすい。つまり、上記の手法によって配線構造を形成すると、開口部5内に、第1絶縁膜3および第2絶縁膜4の残渣が生じやすい。しかし、本実施の形態では、開口部5を通して第1導電膜2に接続する第2導電膜6は、第1導電膜2上面の段差部を含む領域に接触しており、その分だけ、第1導電膜2と第2導電膜6との接触面積が拡大されている。そのため、第1導電膜2と第2導電膜6と間の接続性が向上し、残渣が生じた場合でも、その間の接続不良を防止できる。それにより、当該配線構造を用いたTFT基板や表示装置等の歩留まり向上および信頼性向上を図ることができる。
本実施の形態の配線構造は、第1導電膜2が第1層2aと第2層2bの二層構造となっていることを除けば、従来の配線構造とほぼ同様の比較的単純な構造である。そのため、従来の製造プロセスから大幅な変更が必要ない。
なお、第1導電膜2および第2導電膜6の平面的な形成面積を大きくすることによっても、両者の接触面積を拡大することはできるが、その手法は、TFTアレイ基板の課題であるFPC(Flexible Printed Circuit)およびCOF(Chip On Film)との接続端子の狭ピッチ化にそぐわないため、好ましくない。本実施の形態では、第1導電膜2の上面に段差部を設けることにより、第2導電膜6との接触面積を、第1導電膜2の厚さ方向に立体的に増やしている。つまり、配線構造の平面的な形成面積の増大が抑えられ、接続端子の狭ピッチ化にも対応できる。
また、図2では、第1導電膜2の第1層2aの平面形状を短冊状(長方形)としたが、その他の形状でもよい。第1層2aは、第1導電膜2の上面の面積を拡大させる目的で設けられるものであり、その目的を達成できる形状であれば、その形状は任意でよい。
<実施の形態2>
図9は、本発明の実施の形態2に係る配線構造の断面図であり、図10は当該配線構造の平面図である。図9は、図10に示すA−A線に沿った断面に対応している。
図9は、本発明の実施の形態2に係る配線構造の断面図であり、図10は当該配線構造の平面図である。図9は、図10に示すA−A線に沿った断面に対応している。
実施の形態2に係る配線構造の構成は、実施の形態1の配線構造(図1、図2)とほぼ同様であるが、開口部5の端部が第1導電膜2の端部よりも外側に位置する部分が存在している。つまり、開口部5は、第1導電膜2の側面(端面)の少なくとも一部を露出させている。そして、第2導電膜6は、開口部5内に露出した第1導電膜2の側面にも接触している。なお、本実施の形態でも、第1導電膜2の上面は段差部を有しており、第2導電膜6は、第1導電膜2の上面における段差部を含む領域に接触している。
実施の形態2では、第2導電膜6が第1導電膜2の側面にも接触する分、第1導電膜2と第2導電膜6との接触面積が実施の形態1よりもさらに大きくなる。よって、第1導電膜2と第2導電膜6との間の接続性向上の効果は、実施の形態1よりも大きい。
本発明に係る配線構造を有するTFT基板は、液晶表示装置などの表示装置や、当該表示装置を用いて形成されたタッチパネルに対して適用可能である。また、ここでは本発明に係る配線構造をTFT基板に適用した例を示したが、本発明の配線構造は、一般的な半導体装置に対しても適用可能である。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
1 基板、2 第1導電膜、2a 第1層、2b 第2層、3 第1絶縁膜、4 第2絶縁膜、5 開口部、6 第2導電膜、12 ゲート電極、13 ゲート絶縁膜、14 層間絶縁膜、15 開口部、16 画素電極、17 半導体膜、18 ソース電極、19 ドレイン電極。
Claims (8)
- 上面に段差部を有する第1導電膜と、
前記第1導電膜の上層に形成された絶縁膜と、
前記第1導電膜の前記上面に達するように、前記絶縁膜に形成された開口部と、
前記開口部を介して、前記第1導電膜の前記上面における前記段差部を含む領域に接触する第2導電膜とを備える
ことを特徴とする配線構造。 - 前記開口部は、前記第1導電膜の側面の少なくとも一部を露出させており、
前記第2導電膜は、前記開口部内に露出した前記第1導電膜の側面にも接触している
請求項1記載の配線構造。 - 前記絶縁膜は、CVD法により形成されたものであり、
前記開口部は、プラズマエッチングにより形成されたものである
請求項1または請求項2記載の配線構造。 - 前記第1導電膜は、
複数に分割された第1層と、
前記複数の第1層を一体的に覆うように形成された第2層とを含み、
前記段差部は、前記第1層の端部に対応する位置に形成されている
請求項1から請求項3のいずれか一項記載の配線構造。 - 請求項1から請求項4のいずれか一項記載の配線構造と、
前記第1導電膜と同層のゲート電極を有する薄膜トランジスタと、
前記第2導電膜と同層の画素電極と、
を備える薄膜トランジスタアレイ基板。 - 請求項5記載の薄膜トランジスタアレイ基板を用いて形成された表示装置。
- 請求項6記載の表示装置を用いて形成されたタッチパネル。
- 請求項1から請求項4のいずれか一項記載の配線構造を有する半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013038307A JP2014165474A (ja) | 2013-02-28 | 2013-02-28 | 配線構造およびそれを備える薄膜トランジスタアレイ基板、表示装置、タッチパネル並びに半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013038307A JP2014165474A (ja) | 2013-02-28 | 2013-02-28 | 配線構造およびそれを備える薄膜トランジスタアレイ基板、表示装置、タッチパネル並びに半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014165474A true JP2014165474A (ja) | 2014-09-08 |
Family
ID=51615783
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013038307A Pending JP2014165474A (ja) | 2013-02-28 | 2013-02-28 | 配線構造およびそれを備える薄膜トランジスタアレイ基板、表示装置、タッチパネル並びに半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014165474A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019009167A1 (ja) * | 2017-07-05 | 2019-01-10 | シャープ株式会社 | 薄膜トランジスタアレイ基板及び表示装置 |
-
2013
- 2013-02-28 JP JP2013038307A patent/JP2014165474A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019009167A1 (ja) * | 2017-07-05 | 2019-01-10 | シャープ株式会社 | 薄膜トランジスタアレイ基板及び表示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5746313B2 (ja) | フレキシブル表示装置及びその製造方法 | |
TWI532190B (zh) | 半導體裝置、顯示面板、及半導體裝置之製造方法 | |
JP5379331B2 (ja) | 半導体装置の製造方法 | |
WO2011151970A1 (ja) | 薄膜トランジスタ、コンタクト構造、基板、表示装置及びこれらの製造方法 | |
JP6521534B2 (ja) | 薄膜トランジスタとその作製方法、アレイ基板及び表示装置 | |
JP2007093686A (ja) | 液晶表示装置及びその製造方法 | |
JP6513197B2 (ja) | タッチパネル付き表示装置及びタッチパネル付き表示装置の製造方法 | |
JP2012018970A (ja) | 薄膜トランジスタアレイ基板、その製造方法、及び液晶表示装置 | |
CN103579220A (zh) | 阵列基板及其制造方法和包括其的显示装置的制造方法 | |
JP6427360B2 (ja) | 表示装置 | |
JP2013101232A (ja) | 配線構造及びそれを備える薄膜トランジスタアレイ基板並びに表示装置 | |
JP2014093521A (ja) | 薄膜トランジスタアレイ基板及びその製造方法 | |
JP2007114360A (ja) | 薄膜トランジスタを備えた液晶表示装置及びその製造方法 | |
JP2013097349A (ja) | 配線構造及びそれを備える薄膜トランジスタアレイ基板並びに表示装置 | |
JP6196387B2 (ja) | アクティブマトリクス基板 | |
JP5630729B2 (ja) | 表示装置 | |
JP5146477B2 (ja) | トランジスタアレイ基板及びその製造方法 | |
KR20150076936A (ko) | 박막트랜지스터 어레이 기판의 제조방법 | |
US9465266B2 (en) | Liquid crystal display device | |
JP2014106437A (ja) | 液晶表示パネルおよびその製造方法 | |
JP5176003B2 (ja) | 半導体装置およびその製造方法 | |
JP2014165474A (ja) | 配線構造およびそれを備える薄膜トランジスタアレイ基板、表示装置、タッチパネル並びに半導体装置 | |
US9123691B2 (en) | Thin-film transistor and method for manufacturing the same | |
JP2009122376A (ja) | 表示装置 | |
JP2013092613A (ja) | 液晶表示装置及びその製造方法 |