JP2014155805A - 遊技機 - Google Patents

Abstract

【課題】遊技の制御に支障を来すことなく、乱数値の更新範囲を広げることができる遊技機の制御装置を提供すること。
【解決手段】乱数カウンタ１４のカウント値（乱数値）に対する大当たり等のデータを、予め比較ＲＯＭ１７の乱数値が示すアドレスに記憶しておき、大当たりの判定契機が到来すると、乱数カウンタ１４から読み出した乱数値をアドレスとして比較ＲＯＭ１７へ出力し、比較ＲＯＭ１７からその乱数値に対するデータを読み出して、大当たり等の判定を行っている。よって、大当たり等の判定を乱数値の更新範囲の大きさに拘わらず短時間で行うことができるので、パチンコ機Ｐの遊技の制御に支障を来すことなく、「ぶら下げ基板」等を用いた不正行為を防止するため、乱数値の更新範囲を広げることができる。
【選択図】図４

Description

本発明は、パチンコ遊技機などに代表される弾球遊技機の制御装置に関し、特に、遊技の制御に支障を来すことなく、乱数値の更新範囲を広げることができる遊技機の制御装置に関するものである。

この種のパチンコ遊技機は、複数種類の図柄を変動表示可能な表示装置を備えており、遊技領域に打ち込まれた球が図柄作動口を通過することにより、変動表示を開始するように構成されている。この変動表示が予め定められた図柄の組み合わせと一致して停止すると、大当たりとなって、遊技者に所定の遊技価値が付与され、大量の遊技球が払出可能な状態となる。

かかる大当たりの発生の有無は、球が図柄作動口を通過するタイミングで決定される。即ち、１カウントずつ定期的に一定の範囲で（例えば、１カウントずつ、２ｍｓ毎に、０から３４６の範囲で）更新される乱数カウンタを備え、球が図柄作動口を通過したときに、その乱数カウンタの値（即ち、乱数値）を読み出し、読み出した乱数値が、例えば「７」などの所定値と一致する場合に、大当たりを発生させる。大当たりが発生すると、主制御基板のコネクタに接続されたケーブルを介して、大当たりコマンドが表示装置の表示用制御基板へ送信される。表示装置では、受信した大当たりコマンドに基づいて、変動表示を制御し、所定の図柄の組み合わせで停止する大当たり表示を現出させるのである。

ところが、最近、「ぶら下げ基板」と呼ばれる不正な基板を使用した不正行為が報告されている。この不正行為は、主制御基板と表示装置の表示用制御基板との間に、不正な基板をぶら下げて（不正な「ぶら下げ基板」を取り付けて）、不当に大当たりを発生させるものである。具体的には、前記したパチンコ遊技機に設けられる大当たりを決定するための乱数カウンタと同様の働きをする偽乱数カウンタ（１カウントずつ定期的に一定の範囲で更新されるカウンタ）を「ぶら下げ基板」内に設け、その偽乱数カウンタの値をパチンコ遊技機の電源投入に合わせてリセット（０クリア）することにより、「ぶら下げ基板」内で大当たりの発生タイミングを把握する。そして、把握した大当たりの発生タイミングに合わせて、「ぶら下げ基板」内で球の図柄作動口通過信号を不正に生成し、これをパチンコ遊技機の主制御基板へ出力して、不当に大当たりを発生させるというものである。遊技場などでは、この「ぶら下げ基板」を用いた不正行為により、多大な被害を被っている。

そこで、本願出願人は、乱数カウンタを１６ビットカウンタで構成し乱数値の更新範囲を「０〜６５５３５」と極端に広げ、かつ、その乱数カウンタの更新を高速パルスで行って、「ぶら下げ基板」による乱数値の把握を困難することを試みた。

しかしながら、従来通りの大当たりの発生確率を維持するためには、乱数カウンタの更新範囲を広げた分、大当たりを発生させる乱数値の数を増やさなければならない。例えば、乱数値の更新範囲が「０〜３４６」で大当たりを発生させる乱数値が１個である場合、乱数値の更新範囲を略１８９倍の「０〜６５５３５」にすると、大当たりを発生させる乱数値の数も１８９倍の１８９個にしなければならない。このため、取得した乱数値が大当たりを発生させるものであるか否かの判定時間が増大して、パチンコ遊技機の遊技の制御に支障を来してしまうという問題点がある。

なお、大当たりを発生させる乱数値を、例えば「７〜１９５」というように連続した範囲で設ければ、大当たりの判定は、乱数値の範囲の比較により行うことができるので短時間で終了する。しかし、かかる範囲の比較では、その範囲全体が１個の乱数値となるので、乱数値の更新範囲を広げた意味が無い。
本発明は上述した問題点を解決するためになされたものであり、遊技の制御に支障を来すことなく、乱数値の更新範囲を広げることができる遊技機の制御装置を提供することを目的としている。

この目的を達成するために請求項１記載の遊技機の制御装置は、乱数値を所定の範囲で繰り返し更新する乱数カウンタと、その乱数カウンタで更新される乱数値に対する所定のデータを、その乱数値に関するアドレスに記憶する記憶手段と、前記乱数値に関するアドレスを前記記憶手段へ出力してその記憶手段に記憶される前記所定のデータを読み出す読出手段と、その読出手段によって読み出されたデータに基づいて、遊技者に対し所定の遊技価値を付与するか否かを判定する判定手段とを備えている。
この請求項１記載の遊技機の制御装置によれば、乱数値は、乱数カウンタによって所定の範囲で繰り返し更新されている。所定の遊技価値を付与するか否かの判定契機が到来すると、読出手段によって、その乱数値に関するアドレスが記憶手段へ出力され、記憶手段から乱数値に対する所定のデータが読み出される。そして、判定手段により、その読み出されたデータに基づいて、遊技者に対し所定の遊技価値を付与するか否かが判定される。

本発明の遊技機の制御装置によれば、乱数値に対する所定のデータを、予め記憶手段の乱数値に関するアドレスに記憶しておく。そして、所定の遊技価値を付与するか否かの判定契機が到来すると、記憶手段へ乱数値に関するアドレスを出力して、その記憶手段から乱数値に対する所定のデータを読み出し、その読み出したデータに基づいて、所定の遊技価値を付与するか否かの判定を行う。よって、該判定を乱数値の更新範囲の大きさに拘わらず短時間で行うことができる。従って、遊技の制御に支障を来すことなく、「ぶら下げ基板」等を用いた不正行為を防止するために、乱数値の更新範囲を広げることができるという効果がある。

本発明の一実施例であるパチンコ遊技機の遊技盤の正面図である。 パチンコ遊技機の電気的構成を示したブロック図である。 （ａ）は、比較ＲＯＭの１バイトの構成をビット毎に示した図であり、（ｂ）は、大当たりビット及び高確率大当たりビットの状態による大当たり等の判定結果を示した図である。 乱数カウンタから読み出される乱数値に基づいて、その乱数値に対するデータの取得（読み出し）方式を説明した図である。 リセット割込処理を示したフローチャートである。 第２実施例における比較ＲＯＭの１バイトの構成をビット毎に示した図である。 第２実施例におけるリセット割込処理を示したフローチャートである。 第３実施例におけるリセット割込処理を示したフローチャートである。

以下、本発明の好ましい実施例について、添付図面を参照して説明する。第１実施例では、遊技機の一例としてパチンコ遊技機、特に、第１種パチンコ遊技機を用いて説明する。なお、本発明を第３種パチンコ遊技機や他の遊技機に用いることは、当然に可能である。

図１は、パチンコ遊技機Ｐの遊技盤の正面図である。遊技盤１の周囲には、球が入賞することにより５個から１５個の賞球が払い出される複数の入賞口２が設けられている。また、遊技盤１の中央には、複数種類の識別情報としての図柄などを表示する液晶（ＬＣＤ）ディスプレイ３が設けられている。このＬＣＤディスプレイ３の表示画面は横方向に３分割されており、３分割された各表示領域において、それぞれ図柄の変動表示が行われる。

ＬＣＤディスプレイ３の下方には、図柄作動口（第１種始動口）４が設けられている。球がこの図柄作動口４を通過することにより、前記したＬＣＤディスプレイ３の変動表示が開始される。図柄作動口４の下方には、特定入賞口（大入賞口）５が設けられている。この特定入賞口５は、ＬＣＤディスプレイ３の変動後の表示結果が予め定められた図柄の組み合わせの１つと一致する場合に、大当たりとなって、球が入賞しやすいように所定時間（例えば、３０秒経過するまで、あるいは、球が１０個入賞するまで）開放される入賞口である。この特定入賞口５内には、Ｖゾーン５ａが設けられており、特定入賞口５の開放中に、球がＶゾーン５ａ内を通過すると、継続権が成立して、特定入賞口５の閉鎖後、再度、その特定入賞口５が所定時間（又は、特定入賞口５に球が所定個数入賞するまで）開放される。この特定入賞口５の開閉動作は、最高で１６回（１６ラウンド）繰り返し可能にされており、開閉動作の行われ得る状態が、いわゆる所定の遊技価値の付与された状態（特別遊技状態）である。

図２は、かかるパチンコ遊技機Ｐの電気的構成を示したブロック図である。パチンコ遊技機Ｐの主制御基板Ｃは、８．１９２ＭＨｚの動作クロック１１ａに基づいて動作するＭＰＵ１１と、そのＭＰＵ１１によって実行される各種の制御プログラムや固定値データを記憶したＲＯＭ１２と、制御プログラムの実行時に各種のデータ等を一時的に記憶するためのメモリであるＲＡＭ１３と、７．１５９０９ＭＨｚのクロック１４ａから出力されるクロックパルスの立ち下がり毎にカウントアップを行う１６ビットの乱数カウンタ１４と、入出力ポート１６と、乱数カウンタ１４でカウントされる乱数値に対する所定のデータ、即ちその乱数値が大当たりであるか否か等のデータを記憶する比較ＲＯＭ１７とを備えている。なお、図５のフローチャートに示すプログラムは、制御プログラムの一部としてＲＯＭ１２内に記憶されている。

乱数カウンタ１４は、７．１５９０９ＭＨｚのクロック１４ａから出力されるクロックパルスの立ち下がり毎に、１カウントずつカウントアップを行う１６ビットカウンタである。よって、この乱数カウンタ１４により、ソフト制御では到底追従することができない高速な速度で、乱数値を「０〜６５５３５」の範囲で更新することができる。ＭＰＵ１１から乱数カウンタ１４の下位アドレスとリード信号とが出力されると、乱数カウンタ１４の１６ビットのカウント値（乱数値）が、一旦、乱数カウンタ１４内部の１６ビットの出力レジスタにラッチされ、そのラッチされた乱数カウンタ１４の下位バイトの値がデータバスへ出力されて、ＭＰＵ１１に読み込まれる。次に、ＭＰＵ１１から乱数カウンタ１４の上位アドレスとリード信号とが出力されると、乱数カウンタ１４の下位バイトの読み込み時に乱数カウンタ１４内部の出力レジスタにラッチされたカウント値（乱数値）の上位バイトの値がデータバスへ出力されて、ＭＰＵ１１に読み込まれる。このようにして、１６ビットの乱数カウンタ１４の値がＭＰＵ１１によって読み込まれる。乱数カウンタ１４では、このカウント値の読み出しの最中にも、クロック１４ａのクロックパルスに基づいてカウント値の更新が行われている。なお、乱数カウンタ１４の値は、球が図柄作動口４を通過するタイミングで読み出され、大当たりの判定に用いられる。

また、乱数カウンタ１４のカウント値は、電源の投入時において初期化されず、電源投入時における不定値からカウントアップを開始する。よって、「ぶら下げ基板」では、乱数カウンタ１４の不定な初期値を把握することができないので、乱数カウンタ１４のカウント値、即ち乱数値を把握することができないのである。更に、乱数カウンタ１４は、ＭＰＵ１１に外付けされているので、２ｍｓ毎にＭＰＵ１１へリセット割込がかけられても、乱数カウンタ１４のカウント値は、その都度「０」クリアされてしまうことはなく、カウントを継続することができる。よって、ＭＰＵ１１のリセット割込の度に、乱数カウンタ１４のカウント値を保存し、その保存した値を乱数カウンタ１４へ書き戻すという、煩雑な処理が不要となる。

ここで、ＭＰＵ１１の動作クロック１１ａと、乱数カウンタ１４のクロック１４ａとの関係について説明する。ＭＰＵ１１の動作クロック１１ａは、周波数８．１９２ＭＨｚであるので、１６，３８４クロックで、主制御基板Ｃで実行されるリセット割込処理の２ｍｓの間隔を得ることができる。一方、乱数カウンタ１４のクロック１４ａは、周波数７．１５９０９ＭＨｚであるので、リセット割込処理の２ｍｓの間隔を得ることができない。詳細には、１４，３１８クロックでは、１．９９９９７４８５７１４ｍｓとなって２ｍｓに満たず、それよりも１クロック多い１４，３１９クロックでは、２．０００１１４５３９６９７ｍｓとなって２ｍｓを超えてしまう。

パチンコ遊技機Ｐの遊技の制御は、主制御基板Ｃによって２ｍｓ毎に行われるのに対し、大当たりを決定する乱数カウンタ１４による乱数値の更新は、２ｍｓの間隔を得られない７．１５９０９ＭＨｚのクロック１４ａで行われるので、不正行為を働く「ぶら下げ基板」が、主制御基板Ｃに同期して動作する場合には、乱数カウンタ１４のカウント値（乱数値）を把握することができず、逆に、乱数カウンタ１４に同期して動作する場合には、主制御基板Ｃに同期して動作することができない。従って、「ぶら下げ基板」から大当たりの発生タイミングに合わせて図柄作動口４の通過信号をパチンコ遊技機Ｐの主制御基板Ｃへ出力することはできないので、「ぶら下げ基板」を用いた不正行為を防止することができる。

比較ＲＯＭ１７は、乱数カウンタ１４で更新される乱数値に対する所定のデータ、即ち、その乱数値が大当たりであるか否か等のデータを乱数値毎に記憶するメモリであり、乱数カウンタ１４の更新範囲分の６４Ｋバイトのサイズを備えている。乱数値に対するデータは、各乱数値に対して１バイトずつ設けられており、乱数値が示す比較ＲＯＭのアドレスに記憶されている。このため、比較ＲＯＭ１７は「００００ｈ〜０ＦＦＦＦｈ」の大きなアドレス空間を専有するが、メモリアドレス上ではなく、Ｉ／Ｏアドレス上の「０００Ｅｈ」及び「０００Ｆｈ」のアドレスに配置されているので、比較ＲＯＭ１７が６４Ｋバイトの大きなサイズを有していても、その比較ＲＯＭ１７で６４Ｋバイトのメモリ空間を専有することがなく、メモリ空間を有効に使用することができる。なお、比較ＲＯＭ１７がＩ／Ｏアドレス上に配置されることにより、その比較ＲＯＭ１７へのアクセスは、入出力ポート１６を介して行われる。

図３（ａ）は、比較ＲＯＭ１７の１バイトのデータの構成をビット毎に示した図である。図３（ａ）に示すように、比較ＲＯＭ１７の０ビット目は大当たりビットｘ（１７ａ）、１ビット目は高確率大当たりビットｙ（１７ｂ）、２ビット目は素数ビットｚ（１７ｃ）に割り当てられている。これら各ビット１７ａ，１７ｂの状態により、図３（ｂ）に示すように大当たりが判定される。即ち、大当たりビットｘ（１７ａ）が「０」である場合には、高確率大当たりビットｙ（１７ｂ）の状態に拘わらず、ハズレである（１７ｄ）。大当たりビットｘ（１７ａ）が「０」である場合に、高確率大当たりビットｙ（１７ｂ）が「１」という設定は存在しない（１７ｅ）。一方、大当たりビットｘ（１７ａ）が「１」である場合には、高確率大当たりビットｙ（１７ｂ）が「０」であれば大当たりであり（１７ｆ）、高確率大当たりビットｙ（１７ｂ）が「１」であれば高確率大当たりである（１７ｇ）。

素数ビットｚ（１７ｃ）は、乱数値が素数であることを示すビットであり、素数ビットｚ（１７ｃ）が「１」であれば、対象となる乱数値は素数であり、逆に、「０」であれば、対象となる乱数値は素数ではない。なお、この第１実施例では、大当たりの判定に素数ビットｚ（１７ｃ）を用いていない。

ここで、図４を参照して、比較ＲＯＭ１７に記憶される乱数値に対する所定のデータ、即ち、乱数値が大当たりであるか否かのデータの取得（読み出し）方式について説明する。まず、ＭＰＵ１１によって乱数カウンタ１４のカウント値（乱数値）が下位バイト、上位バイトの順に読み込まれ（４１）、その乱数値の下位バイトがＭＰＵ１１からＩ／Ｏアドレスの「０００Ｅｈ」へ、上位バイトがＩ／Ｏアドレスの「０００Ｆｈ」へ、それぞれデータとして出力される（４２）。１６ビットの該乱数値は、一旦、入出力ポート１６の入力用ラッチレジスタ１６ａ（１６ビット）にラッチされ、入出力ポート１６から比較ＲＯＭ１７へ１６ビットのアドレスデータとして出力される（４３）。比較ＲＯＭ１７のリード端子ＲＤバーは接地されて常時アクティブにされているので（４４）、比較ＲＯＭ１７へ出力されたアドレスが安定すると、比較ＲＯＭ１７から乱数値に対するデータが読み出され（４５）、入出力ポート１６の出力用バッファ１６ｂ（８ビット）へ入力される。そして、ＭＰＵ１１によってＩ／Ｏアドレスの「０００Ｅｈ」の読み出し命令が実行されると、出力用バッファ１６ｂに入力されたデータが、ＭＰＵ１１によって読み出され（４６）、乱数値に対するデータの取得（読み出し）が完了する。

なお、図４に示す通り、Ｉ／Ｏアドレスの「０００Ｅｈ」および「０００Ｆｈ」には、入力用ラッチレジスタ１６ａと出力用バッファ１６ｂとがそれぞれ別々に設けられている（出力用バッファ１６ｂは、「０００Ｅｈ」にのみ設けられ「０００Ｆｈ」には無い）。ＭＰＵ１１からＩ／Ｏアドレスの「０００Ｅｈ」および「０００Ｆｈ」に対してデータのライト命令が実行されたときには、そのデータは入力用ラッチレジスタ１６ａへラッチされ、一方、ＭＰＵ１１からＩ／Ｏアドレスの「０００Ｅｈ」に対してデータのリード命令が実行されたときには、出力用バッファ１６ｂに入力されている８ビットのデータがＭＰＵ１１へ読み込まれる。

図２に示すように、これらＭＰＵ１１、ＲＯＭ１２、ＲＡＭ１３は、バスライン１５を介して互いに接続されており、バスライン１５は、また、入出力ポート１６にも接続されている。この入出力ポート１６は、比較ＲＯＭ１７をはじめ、表示用制御基板Ｄや他の入出力装置１９と接続されている。主制御基板Ｃは、入出力ポート１６を介して、表示用制御基板Ｄや他の入出力装置１９へ各種コマンドを送信し、それら各装置を制御する。なお、主制御基板Ｃと表示用制御基板Ｄとの接続は、入力および出力が固定的な２つのバッファ（インバータゲート）１８，２８を介して行われている。よって、主制御基板Ｃと表示用制御基板Ｄとの間におけるコマンドの送受信は、主制御基板Ｃから表示用制御基板Ｄへの一方向にのみ行われ、表示用制御基板Ｄから主制御基板Ｃへコマンド等を送信することはできない。

表示用制御基板Ｄは、ＭＰＵ２１と、プログラムＲＯＭ２２と、ワークＲＡＭ２３と、ビデオＲＡＭ２４と、キャラクタＲＯＭ２５と、画像コントローラ２６と、入力ポート２９と、出力ポート２７とを備えている。入力ポート２９の入力にはインバータゲート２８の出力が接続され、その入力ポート２９の出力は、ＭＰＵ２１、プログラムＲＯＭ２２、ワークＲＡＭ２３を接続するバスラインと接続されている。また、出力ポート２７の入力には画像コントローラ２６が接続され、その出力ポート２７の出力にはＬＣＤディスプレイ３が接続されている。

表示用制御基板ＤのＭＰＵ２１は、主制御基板Ｃから送信される制御用コマンドに基づいて、ＬＣＤディスプレイ３の（変動）表示を制御するためのものであり、プログラムＲＯＭ２２には、このＭＰＵ２１により実行される各種の制御プログラムが記憶されている。ワークＲＡＭ２３は、ＭＰＵ２１によるプログラムの実行時に使用されるワークデータが記憶されるメモリである。

ビデオＲＡＭ２４は、ＬＣＤディスプレイ３に表示されるデータが記憶されるメモリであり、このビデオＲＡＭ２４の内容を書き換えることにより、ＬＣＤディスプレイ３の表示内容が変更される。即ち、各表示領域における図柄の変動表示は、ビデオＲＡＭ２４の内容が書き換えられることにより行われる。キャラクタＲＯＭ２５は、ＬＣＤディスプレイ３に表示される図柄などのキャラクタデータを記憶するメモリである。画像コントローラ２６は、ＭＰＵ２１、ビデオＲＡＭ２４、出力ポート２７のそれぞれのタイミングを調整して、データの読み書きを介在するとともに、ビデオＲＡＭ２４に記憶される表示データをキャラクタＲＯＭ２５を参照して所定のタイミングでＬＣＤディスプレイ３に表示させるものである。

次に、図５を参照して、主制御基板Ｃで行われるリセット割込処理について説明する。図５は、主制御基板Ｃで２ｍｓ毎に実行されるリセット割込処理のフローチャートである。このリセット割込処理では、まず、その処理が電源投入後、最初に実行された処理であるか否かを調べ（Ｓ１）、最初に実行された処理であれば（Ｓ１：Ｙｅｓ）、ＲＡＭ１３の内容を一旦「０」クリアした後に初期値を設定する等といった初期化処理を実行する（Ｓ２）。Ｓ２の処理の実行後は、次のリセット割込処理が発生するまで処理の実行を待機する。

Ｓ１の処理において電源投入後２回目以降に実行されたリセット割込処理であると判断された場合には（Ｓ１：Ｎｏ）、Ｓ３〜Ｓ１１の各処理によってパチンコ遊技機Ｐの遊技の制御が行われる。遊技の制御では、まず、球が第１種始動口（図柄作動口）４を通過したか否かを調べ（Ｓ３）、球が第１種始動口（図柄作動口）４を通過していれば（Ｓ３：Ｙｅｓ）、大当たりか否かの判定を行うために、Ｓ４〜Ｓ１０の各処理を実行する。

まず、ＭＰＵ１１によって乱数カウンタ１４の値（乱数値）をリードし（図４の４１）、そのリードした値をＭＰＵ１１の内部レジスタであるＢＣレジスタへ書き込む（Ｓ４）。次に、ＢＣレジスタの値を比較ＲＯＭ１７のＩ／Ｏアドレスである「０００Ｅｈ」及び「０００Ｆｈ」へ出力する（Ｓ５，図４の４２）。図４を参照して説明したように、このＳ５の処理によって、ＢＣレジスタの値（乱数値）は、一旦、入出力ポート１６の入力用ラッチレジスタ１６ａにラッチされた後に、入出力ポート１６から比較ＲＯＭ１７へアドレスとして出力される（図４の４３）。比較ＲＯＭ１７のリード信号は常時アクティブにされているので（図４の４４）、入出力ポート１６から出力されたアドレスが安定すると、乱数値が示すアドレスに記憶される比較ＲＯＭ１７のデータ、即ち乱数値に対するデータが比較ＲＯＭ１７から読み出され、入出力ポート１６へ出力される（図４の４５）。比較ＲＯＭ１７から入出力ポート１６へ出力されたデータは、入出力ポート１６の出力用バッファ１６ｂへ入力される。

次に、Ｓ６の処理によって、Ｉ／Ｏアドレスの比較ＲＯＭ１７のアドレスである「０００Ｅｈ」の値をリードし（図４の４６）、そのリードした値をＭＰＵ１１の内部レジスタであるＤレジスタへ書き込む（Ｓ６）。ＭＰＵ１１のリード時に参照される入出力ポート１６の出力用バッファ１６ｂには、前記した通り既に乱数値に対するデータが入力されているので、Ｓ６の処理により、その乱数値に対するデータをＤレジスタに読み込むことができる。

乱数値に対するデータをＤレジスタへ読み込んだ後は、そのＤレジスタの大当たりビットｘ（１７ａ）の状態を調べる（Ｓ７）。大当たりビットｘ（１７ａ）が「１」であれば（Ｓ７：Ｙｅｓ）、大当たりの発生であるので、かかる場合には、更に、高確率大当たりビットｙ（１７ｂ）の状態を調べて（Ｓ８）、その大当たりが高確率大当たりであるか否かを判定する。即ち、高確率大当たりビットｙ（１７ｂ）が「１」であれば（Ｓ８：Ｙｅｓ）、高確率大当たりの発生であるので高確率大当たり処理を実行し（Ｓ９）、逆に、高確率大当たりビットｙ（１７ｂ）が「０」であれば（Ｓ８：Ｎｏ）、通常の大当たりの発生であるので大当たり処理を実行する（Ｓ１０）。また、Ｓ７の処理において、大当たりビットｘ（１７ａ）が「０」であれば（Ｓ７：Ｎｏ）、大当たりの発生ではないので、Ｓ８〜Ｓ１０の各処理をスキップして、処理をＳ１１へ移行する。

なお、Ｓ１１の処理では、主制御基板Ｃにおいて遊技の進行を制御するための各処理（Ｓ１１）を実行し、その各処理（Ｓ１１）の実行後は、次のリセット割込処理が発生するまで処理の実行を待機する。

以上説明したように、第１実施例のパチンコ遊技機Ｐによれば、乱数値に対する大当たり等のデータを、予め比較ＲＯＭ１７の乱数値が示すアドレスに記憶しておき、大当たりの判定契機が到来すると、乱数カウンタ１４から読み出した乱数値をアドレスとして比較ＲＯＭ１７へ出力し、比較ＲＯＭ１７からその乱数値に対するデータを読み出して、大当たり等の判定を行っている。よって、大当たり等の判定を乱数値の更新範囲の大きさに拘わらず短時間で行うことができるので、パチンコ遊技機Ｐの遊技の制御に支障を来すことなく、「ぶら下げ基板」等を用いた不正行為を防止するために、乱数値の更新範囲を広げることができる。

次に、図６及び図７を参照して、第２実施例を説明する。前記した第１実施例では、図３に示すように、大当たりビットｘ（１７ａ）は０ビット目に、高確率大当たりビットｙ（１７ｂ）は１ビット目に、素数ビットｚ（１７ｃ）は２ビット目に、それぞれ固定して記憶されたが、第２実施例では、各ビットの記憶位置を乱数値に応じて変更している。以下、前記した第１実施例と同一の部分には同一の符号を付してその説明は省略し、第１実施例と異なる部分についてのみ説明する。

図６は、第２実施例における比較ＲＯＭ１７の１バイトのデータの構成をビット毎に示した図である。図６に示すように、第２実施例では、乱数値を８で割った余りのビット位置に大当たりビットｘ（１７ａ）が配置され、その＋１ビット目の位置に高確率大当たりビットｙ（１７ｂ）が配置され、更に、その＋１ビット目の位置に素数ビットｚ（１７ｃ）が配置される。なお、ビット位置に＋１した値が８以上になる場合には、高確率大当たりビットｙ（１７ｂ）又は素数ビットｚ（１７ｃ）の該当するビットは、＋１した値と「８」との差のビット位置に配置される。

例えば、乱数値が「０」である場合には、その乱数値を８で割った余りは「０」なので、各ビットは図６の６０のように配置される。また、乱数値が「１８９」である場合には、その乱数値を８で割った余りは「５」なので、各ビットは図６の６５のように配置される。更に、乱数値が「５１１」である場合には、その乱数値を８で割った余りは「７」なので、各ビットは図６の６７のように配置される。なお、この第２実施例でも、第１実施例の場合と同様に、大当たりの判定に素数ビットｚ（１７ｃ）を用いていない。

図７を参照して、主制御基板Ｃで行われる第２実施例のリセット割込処理について説明する。第２実施例のリセット割込処理では、Ｓ４〜Ｓ６の各処理によって乱数値に対するデータをＤレジスタへ書き込んだ後に、乱数値を記憶するＢＣレジスタの値を「８」で割り、その余りをＭＰＵ１１の内部レジスタであるＥレジスタへ書き込む（Ｓ２１）。

乱数値に対するデータをＤレジスタへ、乱数値を「８」で割った余りをＥレジスタへ書き込んだ後は、Ｅレジスタの値番目に位置するＤレジスタのビット、即ち、大当たりビットｘ（１７ａ）の状態を調べる（Ｓ２２）。大当たりビットｘ（１７ａ）が「１」であれば（Ｓ２２：Ｙｅｓ）、大当たりの発生である。よって、かかる場合には、更に、Ｅレジスタの値＋１番目に位置するＤレジスタのビット、即ち、高確率大当たりビットｙ（１７ｂ）の状態を調べて（Ｓ２３）、その大当たりが高確率大当たりであるか否かを判定する。高確率大当たりビットｙ（１７ｂ）が「１」であれば（Ｓ２３：Ｙｅｓ）、高確率大当たりの発生であるので高確率大当たり処理を実行し（Ｓ９）、逆に、高確率大当たりビットｙ（１７ｂ）が「０」であれば（Ｓ２３：Ｎｏ）、通常の大当たりの発生であるので大当たり処理を実行する（Ｓ１０）。

なお、乱数値を「８」で割った余りが「７」である場合（Ｅレジスタの値が「７」である場合）には、その余りに「＋１」した値が「８」になるので、図６を参照して説明した通り、高確率大当たりビットｙ（１７ｂ）は、余りに＋１した値と「８」との差のビット位置、即ち０ビット目に配置される（図６の６７）。

Ｓ２２の処理において、Ｅレジスタの値番目に位置するＤレジスタのビット、即ち、大当たりビットｘ（１７ａ）が「０」であれば（Ｓ２２：Ｎｏ）、大当たりの発生ではないので、以降のＳ２３，Ｓ９，Ｓ１０の各処理をスキップして、処理をＳ１１へ移行する。

以上説明したとおり、第２実施例のパチンコ遊技機Ｐによれば、乱数値に応じて大当たりビットｘのビット位置を変更しているので、比較ＲＯＭ１７と入出力ポート１６とのデータ線を切断等して大当たりを発生させるという不正行為を防止することができる。

大当たりビットｘのビット位置が固定されていると、そのビット位置の信号線を切断しプルアップすることにより、その信号線の出力を「１」に固定して不当に大当たりを発生させることができる。しかし、第２実施例のように、大当たりビットｘのビット位置を乱数値に応じて変化させることにより、かかる不正を防止することができる。例えば、大当たりビットｘの１ビット前（大当たりビットｘが０ビット目である場合には７ビット目）の値が「０」であり、且つ、大当たりビットｘが「１」である場合に限り、大当たりを発生させるのである。この方式によれば、すべての信号線を切断しプルアップした場合には、大当たりビットｘの１ビット前のビットも必ず「１」になるので、大当たりは全く発生しない。従って、比較ＲＯＭ１７と入出力ポート１６とのデータ線を切断等して大当たりを発生させるという不正行為を防止することができるのである。

次に、図８を参照して、第３実施例を説明する。前記した第１及び第２実施例では、大当たりの判定に素数ビットｚ（１７ｃ）を用いることはなかったが、第３実施例では、素数ビットｚ（１７ｃ）を用いて大当たりの判定を行っている。

具体的には、大当たりは乱数値が素数である場合にのみ発生するものとし、且つ、ＲＯＭ１２内に、乱数値の更新範囲に対応するサイズの比較ＲＯＭ１７と同様な大当たり判定テーブル（図示せず）を設ける。そして、大当たりの判定は、比較ＲＯＭ１７から読み出した乱数値に対するデータの素数ビットｚ（１７ｃ）が「１」である場合にのみ、ＲＯＭ１２内の大当たり判定テーブルを更に参照し、その大当たり判定テーブルの乱数値に対するデータの大当たりビットｚ（１７ａ）及び高確率大当たりビットｙ（１７ｂ）の状態により行うのである。なお、前記した通り、素数ビットｚ（１７ｃ）は対象となる乱数値が素数である場合にのみ「１」となっている。以下、前記した第１実施例と同一の部分には同一の符号を付してその説明は省略し、第１実施例と異なる部分についてのみ説明する。

図８に示すように、第３実施例のリセット割込処理では、Ｓ４〜Ｓ６の各処理によって乱数値に対するデータをＤレジスタへ書き込んだ後、そのＤレジスタの素数ビットｚ（１７ｃ）の状態を調べる（Ｓ３１）。Ｄレジスタの素数ビットｚ（１７ｃ）が「１」であれば（Ｓ３１：Ｙｅｓ）、対象となる乱数値は素数であるので、大当たりの可能性がある。よって、かかる場合には、ＲＯＭ１２内の大当たり判定テーブルから乱数値であるＢＣレジスタの値番目のデータをリードし、そのリードしたデータをＤレジスタへ書き込む（Ｓ３２）。これにより、Ｄレジスタには乱数値に対する大当たり等のデータが記憶されるので、その後は、Ｓ７及びＳ８の各処理によって、Ｄレジスタの大当たりビットｘ（１７ａ）及び高確率大当たりビットｙ（１７ｂ）の状態により、大当たり等の発生を判定する。

なお、Ｓ３１の処理において、素数ビットｚ（１７ｃ）が「０」であれば（Ｓ３１：Ｎｏ）、対象となる乱数値は素数ではないので、大当たりの可能性は無い。よって、かかる場合には、Ｓ３２，Ｓ７〜Ｓ１０の各処理をスキップして、処理をＳ１１へ移行する。

以上説明したとおり、第３実施例のパチンコ遊技機Ｐによれば、乱数値が素数である場合に限り大当たりを発生させるので、大当たりの判定は素数ビットｚが「１」である場合にのみ行えばよい。よって、大当たりの判定回数を少なくして制御を効率よく実行することができる。また、このように大当たりの判定を２段階で、即ち、比較ＲＯＭ１７のデータとＲＯＭ１２内の大当たり判定テーブルのデータとで行うことにより、比較ＲＯＭ１７が不正なＲＯＭに交換されても、大当たりを不当に発生させることはできない。よって、不正行為の防止効果を一層向上させることができる。

なお、この第３実施例を次のように変形しても良い。即ち、第３実施例の大当たり判定テーブルに代えて、ＲＯＭ１２内に、大当たりとなる乱数値を記憶する大当たりテーブルと、高確率大当たりとなる乱数値を記憶する高確率大当たりテーブルとをそれぞれ設ける。そして、比較ＲＯＭ１７から読み出したデータの素数ビットｚが「１」である場合に、対象となる乱数値が、ＲＯＭ１２内の大当たりテーブル及び高確率大当たりテーブルに記憶されるか否かを判断して、大当たり及び高確率大当たりの発生を判定するように構成するのである。この変形例においても、大当たりの判定は乱数値が素数である場合にのみ行われるので、大当たりの判定回数を少なくでき、遊技の制御に支障を来すことがない。

また、第３実施例において、大当たりを発生させる乱数値を例えば「７〜１０３５」、高確率大当たりを発生させる乱数値を例えば「７〜２７３」というように、それぞれ連続した範囲で定めておき、素数ビットｚが「１」である場合に限り、その乱数値が該範囲内の値であるか否かを判断して、大当たりの判定を行うようにしても良い。この場合、大当たりの判定を範囲で行うことになるが、素数は連続して存在しないので、範囲全体が１個の乱数値として機能することはなく、乱数値の更新範囲を広げた意味を失うことはない。なお、この変形例では、大当たり判定テーブルは使用しないので、削除する。

なお、第１実施例においては、請求項１記載の読出手段としてはＳ５及びＳ６の各処理が該当し、判定手段としてはＳ７〜Ｓ１０の各処理が該当する。また、第２実施例においては、請求項１記載の読出手段としてはＳ５及びＳ６の各処理が該当し、判定手段としてはＳ２１〜Ｓ２３，Ｓ９，Ｓ１０の各処理が該当する。更に、第３実施例においては、請求項１記載の読出手段としてはＳ５及びＳ６の各処理が該当し、判定手段としてはＳ３１，Ｓ３２，Ｓ７〜Ｓ１０の各処理が該当する。

以上、実施例に基づき本発明を説明したが、本発明は上記実施例に何ら限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の改良変形が可能であることは容易に推察できるものである。

例えば、本実施例では、乱数値に対する大当たり等のデータを記憶する比較ＲＯＭはＭＰＵ１１と別体に構成されたが、この比較ＲＯＭ１７をＭＰＵ１１と一体に、即ち、ＭＰＵ１１に内蔵しても良い。比較ＲＯＭ１７をＭＰＵ１１に内蔵すれば、比較ＲＯＭ１７を不正に交換することができなくなるので、不正行為の防止効果を一層向上することができる。

以下に本発明の変形例を示す。請求項１記載の遊技機の制御装置において、前記記憶手段はＩ／Ｏアドレス上に配置されていることを特徴とする遊技機の制御装置１。乱数値に対応して所定のデータ（例えば、大当たり等のデータ）を記憶する記憶手段を、メモリアドレス上では無く、Ｉ／Ｏアドレス上に配置することにより、メモリアドレスを有効に使用することができる。例えば、乱数カウンタを１６ビットカウンタで構成し、記憶手段をメモリアドレス上へ配置すると、００００〜０ＦＦＦＦｈのメモリ空間をすべて記憶手段に専有されてしまう。しかし、記憶手段をＩ／Ｏアドレス上に配置することにより、００００〜０ＦＦＦＦｈのメモリ空間を記憶手段以外のアドレスとして有効に使用することができるのである。

請求項１記載の遊技機の制御装置、又は、遊技機の制御装置１において、遊技の制御を行うＭＰＵを備え、前記記憶手段は、そのＭＰＵに内蔵されていることを特徴とする遊技機の制御装置２。記憶手段をＭＰＵに内蔵することにより、所定の遊技価値（例えば、大当たり）を不当に発生させるために、その記憶手段を不正なものに交換する行為を防止することができる。

請求項１記載の遊技機の制御装置、又は、遊技機の制御装置１若しくは２において、前記読出手段によって読み出される前記記憶手段のデータには、大当たりの発生の有無を示す大当たりビットが設けられていることを特徴とする遊技機の制御装置３。大当たりビットの状態により大当たりの発生の有無が判定される。

遊技機の制御装置３において、前記大当たりビットのビット位置は、前記記憶手段へアドレスとして出力される乱数値に応じて変化することを特徴とする遊技機の制御装置４。大当たりビットのビット位置が固定されていると、そのビット位置の信号線を切断しプルアップ（又はプルダウン）することにより、その信号線の出力を「１（又は０）」に固定して不当に大当たりを発生させることができる。しかし、大当たりビットのビット位置を乱数値に応じて変化させることにより、かかる不正を防止することができる。例えば、大当たりビットの１ビット前（大当たりビットが第０ビットである場合には第７ビット）の値が「０」であり、且つ、大当たりビットが「１」である場合に大当たりを発生させるのである。この方式によれば、すべての信号線を切断しプルアップした場合には、大当たりは全く発生しない。

請求項１記載の遊技機の制御装置、又は、遊技機の制御装置１若しくは２において、前記読出手段によって読み出される前記記憶手段のデータには、前記記憶手段へアドレスとして出力された乱数値が素数であることを示す素数ビットが設けられていることを特徴とする遊技機の制御装置５。乱数値が素数である場合に限り大当たりを発生させれば、素数ビットが「１（又は０）」である場合にのみ、大当たりの判定を行えばよいので、大当たりの判定回数を少なくして制御を効率よく実行することができる。また、このように大当たりの判定を２段階で行うことにより、記憶手段が不正交換されても、大当たりを不当に発生させることはできないので、不正行為の防止効果を一層向上させることができる。

請求項１記載の遊技機の制御装置、又は、遊技機の制御装置１から５のいずれかにおいて、前記乱数カウンタの更新は、ソフト制御ではカウント値の更新が追従できない高速パルスにより行われることを特徴とする遊技機の制御装置６。よって、「ぶら下げ基板」等によるソフト制御では、乱数カウンタに追従させてカウント値の更新を行うことができないので、「ぶら下げ基板」等による乱数値の把握を不可能にすることができる。

請求項１記載の遊技機の制御装置、又は、遊技機の制御装置１から６のいずれかにおいて、遊技の制御を行うＭＰＵを備え、前記乱数カウンタによるカウント値の更新は、そのＭＰＵの動作クロックと非同期のクロックにより行われることを特徴とする遊技機の制御装置７。よって、「ぶら下げ基板」等によるソフト制御では、乱数カウンタの更新に同期させてカウント値の更新を行うことができないので、「ぶら下げ基板」等による乱数値の把握を不可能にすることができる。加えて、かかる乱数カウンタのカウント値を更新するクロックが、ソフト制御ではそのカウント値の更新を追従できないほどの高速なクロックであれば、「ぶら下げ基板」等のソフト制御による乱数値の把握を一層困難なものとすることができる。

請求項１記載の遊技機の制御装置、又は、遊技機の制御装置１から７のいずれかにおいて、前記乱数カウンタは、遊技の制御状態に応じて非等間隔に絶えず出力される信号によりカウント値の更新を行うことを特徴とする遊技機の制御装置８。よって、乱数カウンタの更新は非等間隔に絶えず行われるので、「ぶら下げ基板」等による乱数値の把握を不可能にすることができる。

請求項１記載の遊技機の制御装置、又は、遊技機の制御装置１から８のいずれかにおいて、遊技の制御を行うＭＰＵを備え、前記乱数カウンタは、そのＭＰＵから出力されるＭ１信号、メモリ・リクエスト信号、ＩＯリクエスト信号、リード信号、ライト信号、リフレッシュ信号、ウエイト信号、バス・リクエスト信号、バス・アクノリッジ信号、少なくとも１本のアドレスバスの信号、または、少なくとも１本のデータバスの信号のうち、いずれかの信号に基づいてカウント値を更新することを特徴とする遊技機の制御装置９。これらの信号は、遊技の制御状態に応じて、いずれも非等間隔に絶えず出力されるので、該信号の発生回路を別途設ける必要がなく、回路コストを低減することができる。なお、前記した信号のうち、いくつかの信号を組み合わせて使用しても良い。

請求項１記載の遊技機の制御装置、遊技機の制御装置１から９のいずれかにおいて、前記乱数カウンタによる乱数値の更新は不定値から開始されることを特徴とする遊技機の制御装置１０。例えば、電源投入時において、乱数カウンタのカウント値である乱数値の初期化を行わず、電源投入時における不定値から乱数値の更新を行うことにより、「ぶら下げ基板」等による乱数値の把握を困難なものとすることができる。

３ 液晶（ＬＣＤ）ディスプレイ
１１ 主制御基板のＭＰＵ
１１ａ
ＭＰＵの動作クロック
１４ 乱数カウンタ
１４ａ 乱数カウンタの動作クロック
１６ 入出力ポート
１７ 比較ＲＯＭ（記憶手段）
１７ａ 大当たりビット
１７ｂ 高確率大当たりビット
１７ｃ 素数ビット
Ｃ 主制御基板（遊技機の制御装置）
Ｄ 表示用制御基板
Ｐ パチンコ遊技機（遊技機）

本発明は、パチンコ遊技機などに代表される遊技機に関するものである。

例えばパチンコ遊技機は、複数種類の図柄を変動表示可能な表示装置を備えており、遊技領域に打ち込まれた球が図柄作動口を通過することにより、変動表示を開始するように構成されている。この変動表示が予め定められた図柄の組み合わせと一致して停止すると、当たりとなって、遊技者に所定の遊技価値が付与される。

かかる当たりの発生の有無は、球が図柄作動口を通過するタイミングで決定される。即ち、１カウントずつ定期的に一定の範囲で（例えば、１カウントずつ、２ｍｓ毎に、０から３４６の範囲で）更新される乱数カウンタを備え、球が図柄作動口を通過したときに、その乱数カウンタの値（即ち、乱数値）を読み出し、読み出した乱数値が、例えば「７」などの所定値と一致する場合に、当たりを発生させる。

ところが、最近、「ぶら下げ基板」と呼ばれる不正な基板を使用した不正行為が報告されている。この不正行為は、不正な基板をぶら下げて（不正な「ぶら下げ基板」を取り付けて）、不当に当たりを発生させるものである。具体的には、前記したパチンコ遊技機に設けられる当たりを決定するための乱数カウンタと同様の働きをする偽乱数カウンタ（１カウントずつ定期的に一定の範囲で更新されるカウンタ）を「ぶら下げ基板」内に設け、その偽乱数カウンタの値をパチンコ遊技機の電源投入等に合わせてリセット（０クリア）することにより、「ぶら下げ基板」内で当たりの発生タイミングを把握する。そして、把握した当たりの発生タイミングに合わせて、「ぶら下げ基板」内で球の図柄作動口通過信号を不正に生成し、これをパチンコ遊技機の主制御基板へ出力して、不当に当たりを発生させるというものである。遊技場などでは、この「ぶら下げ基板」を用いた不正行為により、多大な被害を被っている。

本発明は上記例示した問題点等を解決するためになされたものであり、「ぶら下げ基板」等による不正行為をを防止することができる遊技機を提供することを目的としている。

この目的を達成するために請求項１記載の遊技機は、第１の周期で乱数値を所定の範囲で繰り返し更新する乱数カウンタと、その乱数カウンタで更新される乱数値に対して、遊技者に所定の遊技価値を付与するか否かを示す所定のビットを含む１バイトのデータを、その乱数値に関するアドレスに記憶する記憶手段と、遊技者に対し所定の遊技価値を付与するか否かの判定契機が到来した場合に、そのときの前記乱数カウンタが示す乱数値に関するアドレスを前記記憶手段へ出力して、その出力したアドレスに記憶された前記１バイトのデータを前記記憶手段から読み出す読出手段と、その読出手段によって読み出されたデータの前記所定のビットの状態を調べて、遊技者に対し所定の遊技価値を付与するか否かを判定する判定手段と、前記読出手段と、前記判定手段とを、前記第１の周期とは同期しない第２の周期で実行する主制御手段とを備えている。

本発明の遊技機によれば「ぶら下げ基板」等による不正行為を防止することができる。

本発明の一実施例であるパチンコ遊技機の遊技盤の正面図である。 パチンコ遊技機の電気的構成を示したブロック図である。 （ａ）は、比較ＲＯＭの１バイトの構成をビット毎に示した図であり、（ｂ）は、大当たりビット及び高確率大当たりビットの状態による大当たり等の判定結果を示した図である。 乱数カウンタから読み出される乱数値に基づいて、その乱数値に対するデータの取得（読み出し）方式を説明した図である。 リセット割込処理を示したフローチャートである。 第２実施例における比較ＲＯＭの１バイトの構成をビット毎に示した図である。 第２実施例におけるリセット割込処理を示したフローチャートである。 第３実施例におけるリセット割込処理を示したフローチャートである。

以下、本発明の好ましい実施例について、添付図面を参照して説明する。第１実施例では、遊技機の一例としてパチンコ遊技機、特に、第１種パチンコ遊技機を用いて説明する。なお、本発明を第３種パチンコ遊技機や他の遊技機に用いることは、当然に可能である。

図１は、パチンコ遊技機Ｐの遊技盤の正面図である。遊技盤１の周囲には、球が入賞することにより５個から１５個の賞球が払い出される複数の入賞口２が設けられている。また、遊技盤１の中央には、複数種類の識別情報としての図柄などを表示する液晶（ＬＣＤ）ディスプレイ３が設けられている。このＬＣＤディスプレイ３の表示画面は横方向に３分割されており、３分割された各表示領域において、それぞれ図柄の変動表示が行われる。

ＬＣＤディスプレイ３の下方には、図柄作動口（第１種始動口）４が設けられている。球がこの図柄作動口４を通過することにより、前記したＬＣＤディスプレイ３の変動表示が開始される。図柄作動口４の下方には、特定入賞口（大入賞口）５が設けられている。この特定入賞口５は、ＬＣＤディスプレイ３の変動後の表示結果が予め定められた図柄の組み合わせの１つと一致する場合に、大当たりとなって、球が入賞しやすいように所定時間（例えば、３０秒経過するまで、あるいは、球が１０個入賞するまで）開放される入賞口である。この特定入賞口５内には、Ｖゾーン５ａが設けられており、特定入賞口５の開放中に、球がＶゾーン５ａ内を通過すると、継続権が成立して、特定入賞口５の閉鎖後、再度、その特定入賞口５が所定時間（又は、特定入賞口５に球が所定個数入賞するまで）開放される。この特定入賞口５の開閉動作は、最高で１６回（１６ラウンド）繰り返し可能にされており、開閉動作の行われ得る状態が、いわゆる所定の遊技価値の付与された状態（特別遊技状態）である。

図２は、かかるパチンコ遊技機Ｐの電気的構成を示したブロック図である。パチンコ遊技機Ｐの主制御基板Ｃは、８．１９２ＭＨｚの動作クロック１１ａに基づいて動作するＭＰＵ１１と、そのＭＰＵ１１によって実行される各種の制御プログラムや固定値データを記憶したＲＯＭ１２と、制御プログラムの実行時に各種のデータ等を一時的に記憶するためのメモリであるＲＡＭ１３と、７．１５９０９ＭＨｚのクロック１４ａから出力されるクロックパルスの立ち下がり毎にカウントアップを行う１６ビットの乱数カウンタ１４と、入出力ポート１６と、乱数カウンタ１４でカウントされる乱数値に対する所定のデータ、即ちその乱数値が大当たりであるか否か等のデータを記憶する比較ＲＯＭ１７とを備えている。なお、図５のフローチャートに示すプログラムは、制御プログラムの一部としてＲＯＭ１２内に記憶されている。

乱数カウンタ１４は、７．１５９０９ＭＨｚのクロック１４ａから出力されるクロックパルスの立ち下がり毎に、１カウントずつカウントアップを行う１６ビットカウンタである。よって、この乱数カウンタ１４により、ソフト制御では到底追従することができない高速な速度で、乱数値を「０〜６５５３５」の範囲で更新することができる。ＭＰＵ１１から乱数カウンタ１４の下位アドレスとリード信号とが出力されると、乱数カウンタ１４の１６ビットのカウント値（乱数値）が、一旦、乱数カウンタ１４内部の１６ビットの出力レジスタにラッチされ、そのラッチされた乱数カウンタ１４の下位バイトの値がデータバスへ出力されて、ＭＰＵ１１に読み込まれる。次に、ＭＰＵ１１から乱数カウンタ１４の上位アドレスとリード信号とが出力されると、乱数カウンタ１４の下位バイトの読み込み時に乱数カウンタ１４内部の出力レジスタにラッチされたカウント値（乱数値）の上位バイトの値がデータバスへ出力されて、ＭＰＵ１１に読み込まれる。このようにして、１６ビットの乱数カウンタ１４の値がＭＰＵ１１によって読み込まれる。乱数カウンタ１４では、このカウント値の読み出しの最中にも、クロック１４ａのクロックパルスに基づいてカウント値の更新が行われている。なお、乱数カウンタ１４の値は、球が図柄作動口４を通過するタイミングで読み出され、大当たりの判定に用いられる。

また、乱数カウンタ１４のカウント値は、電源の投入時において初期化されず、電源投入時における不定値からカウントアップを開始する。よって、「ぶら下げ基板」では、乱数カウンタ１４の不定な初期値を把握することができないので、乱数カウンタ１４のカウント値、即ち乱数値を把握することができないのである。更に、乱数カウンタ１４は、ＭＰＵ１１に外付けされているので、２ｍｓ毎にＭＰＵ１１へリセット割込がかけられても、乱数カウンタ１４のカウント値は、その都度「０」クリアされてしまうことはなく、カウントを継続することができる。よって、ＭＰＵ１１のリセット割込の度に、乱数カウンタ１４のカウント値を保存し、その保存した値を乱数カウンタ１４へ書き戻すという、煩雑な処理が不要となる。

ここで、ＭＰＵ１１の動作クロック１１ａと、乱数カウンタ１４のクロック１４ａとの関係について説明する。ＭＰＵ１１の動作クロック１１ａは、周波数８．１９２ＭＨｚであるので、１６，３８４クロックで、主制御基板Ｃで実行されるリセット割込処理の２ｍｓの間隔を得ることができる。一方、乱数カウンタ１４のクロック１４ａは、周波数７．１５９０９ＭＨｚであるので、リセット割込処理の２ｍｓの間隔を得ることができない。詳細には、１４，３１８クロックでは、１．９９９９７４８５７１４ｍｓとなって２ｍｓに満たず、それよりも１クロック多い１４，３１９クロックでは、２．０００１１４５３９６９７ｍｓとなって２ｍｓを超えてしまう。

パチンコ遊技機Ｐの遊技の制御は、主制御基板Ｃによって２ｍｓ毎に行われるのに対し、大当たりを決定する乱数カウンタ１４による乱数値の更新は、２ｍｓの間隔を得られない７．１５９０９ＭＨｚのクロック１４ａで行われるので、不正行為を働く「ぶら下げ基板」が、主制御基板Ｃに同期して動作する場合には、乱数カウンタ１４のカウント値（乱数値）を把握することができず、逆に、乱数カウンタ１４に同期して動作する場合には、主制御基板Ｃに同期して動作することができない。従って、「ぶら下げ基板」から大当たりの発生タイミングに合わせて図柄作動口４の通過信号をパチンコ遊技機Ｐの主制御基板Ｃへ出力することはできないので、「ぶら下げ基板」を用いた不正行為を防止することができる。

比較ＲＯＭ１７は、乱数カウンタ１４で更新される乱数値に対する所定のデータ、即ち、その乱数値が大当たりであるか否か等のデータを乱数値毎に記憶するメモリであり、乱数カウンタ１４の更新範囲分の６４Ｋバイトのサイズを備えている。乱数値に対するデータは、各乱数値に対して１バイトずつ設けられており、乱数値が示す比較ＲＯＭのアドレスに記憶されている。このため、比較ＲＯＭ１７は「００００ｈ〜０ＦＦＦＦｈ」の大きなアドレス空間を専有するが、メモリアドレス上ではなく、Ｉ／Ｏアドレス上の「０００Ｅｈ」及び「０００Ｆｈ」のアドレスに配置されているので、比較ＲＯＭ１７が６４Ｋバイトの大きなサイズを有していても、その比較ＲＯＭ１７で６４Ｋバイトのメモリ空間を専有することがなく、メモリ空間を有効に使用することができる。なお、比較ＲＯＭ１７がＩ／Ｏアドレス上に配置されることにより、その比較ＲＯＭ１７へのアクセスは、入出力ポート１６を介して行われる。

図３（ａ）は、比較ＲＯＭ１７の１バイトのデータの構成をビット毎に示した図である。図３（ａ）に示すように、比較ＲＯＭ１７の０ビット目は大当たりビットｘ（１７ａ）、１ビット目は高確率大当たりビットｙ（１７ｂ）、２ビット目は素数ビットｚ（１７ｃ）に割り当てられている。これら各ビット１７ａ，１７ｂの状態により、図３（ｂ）に示すように大当たりが判定される。即ち、大当たりビットｘ（１７ａ）が「０」である場合には、高確率大当たりビットｙ（１７ｂ）の状態に拘わらず、ハズレである（１７ｄ）。大当たりビットｘ（１７ａ）が「０」である場合に、高確率大当たりビットｙ（１７ｂ）が「１」という設定は存在しない（１７ｅ）。一方、大当たりビットｘ（１７ａ）が「１」である場合には、高確率大当たりビットｙ（１７ｂ）が「０」であれば大当たりであり（１７ｆ）、高確率大当たりビットｙ（１７ｂ）が「１」であれば高確率大当たりである（１７ｇ）。

素数ビットｚ（１７ｃ）は、乱数値が素数であることを示すビットであり、素数ビットｚ（１７ｃ）が「１」であれば、対象となる乱数値は素数であり、逆に、「０」であれば、対象となる乱数値は素数ではない。なお、この第１実施例では、大当たりの判定に素数ビットｚ（１７ｃ）を用いていない。

ここで、図４を参照して、比較ＲＯＭ１７に記憶される乱数値に対する所定のデータ、即ち、乱数値が大当たりであるか否かのデータの取得（読み出し）方式について説明する。まず、ＭＰＵ１１によって乱数カウンタ１４のカウント値（乱数値）が下位バイト、上位バイトの順に読み込まれ（４１）、その乱数値の下位バイトがＭＰＵ１１からＩ／Ｏアドレスの「０００Ｅｈ」へ、上位バイトがＩ／Ｏアドレスの「０００Ｆｈ」へ、それぞれデータとして出力される（４２）。１６ビットの該乱数値は、一旦、入出力ポート１６の入力用ラッチレジスタ１６ａ（１６ビット）にラッチされ、入出力ポート１６から比較ＲＯＭ１７へ１６ビットのアドレスデータとして出力される（４３）。比較ＲＯＭ１７のリード端子ＲＤバーは接地されて常時アクティブにされているので（４４）、比較ＲＯＭ１７へ出力されたアドレスが安定すると、比較ＲＯＭ１７から乱数値に対するデータが読み出され（４５）、入出力ポート１６の出力用バッファ１６ｂ（８ビット）へ入力される。そして、ＭＰＵ１１によってＩ／Ｏアドレスの「０００Ｅｈ」の読み出し命令が実行されると、出力用バッファ１６ｂに入力されたデータが、ＭＰＵ１１によって読み出され（４６）、乱数値に対するデータの取得（読み出し）が完了する。

なお、図４に示す通り、Ｉ／Ｏアドレスの「０００Ｅｈ」および「０００Ｆｈ」には、入力用ラッチレジスタ１６ａと出力用バッファ１６ｂとがそれぞれ別々に設けられている（出力用バッファ１６ｂは、「０００Ｅｈ」にのみ設けられ「０００Ｆｈ」には無い）。ＭＰＵ１１からＩ／Ｏアドレスの「０００Ｅｈ」および「０００Ｆｈ」に対してデータのライト命令が実行されたときには、そのデータは入力用ラッチレジスタ１６ａへラッチされ、一方、ＭＰＵ１１からＩ／Ｏアドレスの「０００Ｅｈ」に対してデータのリード命令が実行されたときには、出力用バッファ１６ｂに入力されている８ビットのデータがＭＰＵ１１へ読み込まれる。

図２に示すように、これらＭＰＵ１１、ＲＯＭ１２、ＲＡＭ１３は、バスライン１５を介して互いに接続されており、バスライン１５は、また、入出力ポート１６にも接続されている。この入出力ポート１６は、比較ＲＯＭ１７をはじめ、表示用制御基板Ｄや他の入出力装置１９と接続されている。主制御基板Ｃは、入出力ポート１６を介して、表示用制御基板Ｄや他の入出力装置１９へ各種コマンドを送信し、それら各装置を制御する。なお、主制御基板Ｃと表示用制御基板Ｄとの接続は、入力および出力が固定的な２つのバッファ（インバータゲート）１８，２８を介して行われている。よって、主制御基板Ｃと表示用制御基板Ｄとの間におけるコマンドの送受信は、主制御基板Ｃから表示用制御基板Ｄへの一方向にのみ行われ、表示用制御基板Ｄから主制御基板Ｃへコマンド等を送信することはできない。

表示用制御基板Ｄは、ＭＰＵ２１と、プログラムＲＯＭ２２と、ワークＲＡＭ２３と、ビデオＲＡＭ２４と、キャラクタＲＯＭ２５と、画像コントローラ２６と、入力ポート２９と、出力ポート２７とを備えている。入力ポート２９の入力にはインバータゲート２８の出力が接続され、その入力ポート２９の出力は、ＭＰＵ２１、プログラムＲＯＭ２２、ワークＲＡＭ２３を接続するバスラインと接続されている。また、出力ポート２７の入力には画像コントローラ２６が接続され、その出力ポート２７の出力にはＬＣＤディスプレイ３が接続されている。

表示用制御基板ＤのＭＰＵ２１は、主制御基板Ｃから送信される制御用コマンドに基づいて、ＬＣＤディスプレイ３の（変動）表示を制御するためのものであり、プログラムＲＯＭ２２には、このＭＰＵ２１により実行される各種の制御プログラムが記憶されている。ワークＲＡＭ２３は、ＭＰＵ２１によるプログラムの実行時に使用されるワークデータが記憶されるメモリである。

ビデオＲＡＭ２４は、ＬＣＤディスプレイ３に表示されるデータが記憶されるメモリであり、このビデオＲＡＭ２４の内容を書き換えることにより、ＬＣＤディスプレイ３の表示内容が変更される。即ち、各表示領域における図柄の変動表示は、ビデオＲＡＭ２４の内容が書き換えられることにより行われる。キャラクタＲＯＭ２５は、ＬＣＤディスプレイ３に表示される図柄などのキャラクタデータを記憶するメモリである。画像コントローラ２６は、ＭＰＵ２１、ビデオＲＡＭ２４、出力ポート２７のそれぞれのタイミングを調整して、データの読み書きを介在するとともに、ビデオＲＡＭ２４に記憶される表示データをキャラクタＲＯＭ２５を参照して所定のタイミングでＬＣＤディスプレイ３に表示させるものである。

次に、図５を参照して、主制御基板Ｃで行われるリセット割込処理について説明する。図５は、主制御基板Ｃで２ｍｓ毎に実行されるリセット割込処理のフローチャートである。このリセット割込処理では、まず、その処理が電源投入後、最初に実行された処理であるか否かを調べ（Ｓ１）、最初に実行された処理であれば（Ｓ１：Ｙｅｓ）、ＲＡＭ１３の内容を一旦「０」クリアした後に初期値を設定する等といった初期化処理を実行する（Ｓ２）。Ｓ２の処理の実行後は、次のリセット割込処理が発生するまで処理の実行を待機する。

Ｓ１の処理において電源投入後２回目以降に実行されたリセット割込処理であると判断された場合には（Ｓ１：Ｎｏ）、Ｓ３〜Ｓ１１の各処理によってパチンコ遊技機Ｐの遊技の制御が行われる。遊技の制御では、まず、球が第１種始動口（図柄作動口）４を通過したか否かを調べ（Ｓ３）、球が第１種始動口（図柄作動口）４を通過していれば（Ｓ３：Ｙｅｓ）、大当たりか否かの判定を行うために、Ｓ４〜Ｓ１０の各処理を実行する。

まず、ＭＰＵ１１によって乱数カウンタ１４の値（乱数値）をリードし（図４の４１）、そのリードした値をＭＰＵ１１の内部レジスタであるＢＣレジスタへ書き込む（Ｓ４）。次に、ＢＣレジスタの値を比較ＲＯＭ１７のＩ／Ｏアドレスである「０００Ｅｈ」及び「０００Ｆｈ」へ出力する（Ｓ５，図４の４２）。図４を参照して説明したように、このＳ５の処理によって、ＢＣレジスタの値（乱数値）は、一旦、入出力ポート１６の入力用ラッチレジスタ１６ａにラッチされた後に、入出力ポート１６から比較ＲＯＭ１７へアドレスとして出力される（図４の４３）。比較ＲＯＭ１７のリード信号は常時アクティブにされているので（図４の４４）、入出力ポート１６から出力されたアドレスが安定すると、乱数値が示すアドレスに記憶される比較ＲＯＭ１７のデータ、即ち乱数値に対するデータが比較ＲＯＭ１７から読み出され、入出力ポート１６へ出力される（図４の４５）。比較ＲＯＭ１７から入出力ポート１６へ出力されたデータは、入出力ポート１６の出力用バッファ１６ｂへ入力される。

次に、Ｓ６の処理によって、Ｉ／Ｏアドレスの比較ＲＯＭ１７のアドレスである「０００Ｅｈ」の値をリードし（図４の４６）、そのリードした値をＭＰＵ１１の内部レジスタであるＤレジスタへ書き込む（Ｓ６）。ＭＰＵ１１のリード時に参照される入出力ポート１６の出力用バッファ１６ｂには、前記した通り既に乱数値に対するデータが入力されているので、Ｓ６の処理により、その乱数値に対するデータをＤレジスタに読み込むことができる。

乱数値に対するデータをＤレジスタへ読み込んだ後は、そのＤレジスタの大当たりビットｘ（１７ａ）の状態を調べる（Ｓ７）。大当たりビットｘ（１７ａ）が「１」であれば（Ｓ７：Ｙｅｓ）、大当たりの発生であるので、かかる場合には、更に、高確率大当たりビットｙ（１７ｂ）の状態を調べて（Ｓ８）、その大当たりが高確率大当たりであるか否かを判定する。即ち、高確率大当たりビットｙ（１７ｂ）が「１」であれば（Ｓ８：Ｙｅｓ）、高確率大当たりの発生であるので高確率大当たり処理を実行し（Ｓ９）、逆に、高確率大当たりビットｙ（１７ｂ）が「０」であれば（Ｓ８：Ｎｏ）、通常の大当たりの発生であるので大当たり処理を実行する（Ｓ１０）。また、Ｓ７の処理において、大当たりビットｘ（１７ａ）が「０」であれば（Ｓ７：Ｎｏ）、大当たりの発生ではないので、Ｓ８〜Ｓ１０の各処理をスキップして、処理をＳ１１へ移行する。

なお、Ｓ１１の処理では、主制御基板Ｃにおいて遊技の進行を制御するための各処理（Ｓ１１）を実行し、その各処理（Ｓ１１）の実行後は、次のリセット割込処理が発生するまで処理の実行を待機する。

以上説明したように、第１実施例のパチンコ遊技機Ｐによれば、乱数値に対する大当たり等のデータを、予め比較ＲＯＭ１７の乱数値が示すアドレスに記憶しておき、大当たりの判定契機が到来すると、乱数カウンタ１４から読み出した乱数値をアドレスとして比較ＲＯＭ１７へ出力し、比較ＲＯＭ１７からその乱数値に対するデータを読み出して、大当たり等の判定を行っている。よって、大当たり等の判定を乱数値の更新範囲の大きさに拘わらず短時間で行うことができるので、パチンコ遊技機Ｐの遊技の制御に支障を来すことなく、「ぶら下げ基板」等を用いた不正行為を防止するために、乱数値の更新範囲を広げることができる。

次に、図６及び図７を参照して、第２実施例を説明する。前記した第１実施例では、図３に示すように、大当たりビットｘ（１７ａ）は０ビット目に、高確率大当たりビットｙ（１７ｂ）は１ビット目に、素数ビットｚ（１７ｃ）は２ビット目に、それぞれ固定して記憶されたが、第２実施例では、各ビットの記憶位置を乱数値に応じて変更している。以下、前記した第１実施例と同一の部分には同一の符号を付してその説明は省略し、第１実施例と異なる部分についてのみ説明する。

図６は、第２実施例における比較ＲＯＭ１７の１バイトのデータの構成をビット毎に示した図である。図６に示すように、第２実施例では、乱数値を８で割った余りのビット位置に大当たりビットｘ（１７ａ）が配置され、その＋１ビット目の位置に高確率大当たりビットｙ（１７ｂ）が配置され、更に、その＋１ビット目の位置に素数ビットｚ（１７ｃ）が配置される。なお、ビット位置に＋１した値が８以上になる場合には、高確率大当たりビットｙ（１７ｂ）又は素数ビットｚ（１７ｃ）の該当するビットは、＋１した値と「８」との差のビット位置に配置される。

例えば、乱数値が「０」である場合には、その乱数値を８で割った余りは「０」なので、各ビットは図６の６０のように配置される。また、乱数値が「１８９」である場合には、その乱数値を８で割った余りは「５」なので、各ビットは図６の６５のように配置される。更に、乱数値が「５１１」である場合には、その乱数値を８で割った余りは「７」なので、各ビットは図６の６７のように配置される。なお、この第２実施例でも、第１実施例の場合と同様に、大当たりの判定に素数ビットｚ（１７ｃ）を用いていない。

図７を参照して、主制御基板Ｃで行われる第２実施例のリセット割込処理について説明する。第２実施例のリセット割込処理では、Ｓ４〜Ｓ６の各処理によって乱数値に対するデータをＤレジスタへ書き込んだ後に、乱数値を記憶するＢＣレジスタの値を「８」で割り、その余りをＭＰＵ１１の内部レジスタであるＥレジスタへ書き込む（Ｓ２１）。

乱数値に対するデータをＤレジスタへ、乱数値を「８」で割った余りをＥレジスタへ書き込んだ後は、Ｅレジスタの値番目に位置するＤレジスタのビット、即ち、大当たりビットｘ（１７ａ）の状態を調べる（Ｓ２２）。大当たりビットｘ（１７ａ）が「１」であれば（Ｓ２２：Ｙｅｓ）、大当たりの発生である。よって、かかる場合には、更に、Ｅレジスタの値＋１番目に位置するＤレジスタのビット、即ち、高確率大当たりビットｙ（１７ｂ）の状態を調べて（Ｓ２３）、その大当たりが高確率大当たりであるか否かを判定する。高確率大当たりビットｙ（１７ｂ）が「１」であれば（Ｓ２３：Ｙｅｓ）、高確率大当たりの発生であるので高確率大当たり処理を実行し（Ｓ９）、逆に、高確率大当たりビットｙ（１７ｂ）が「０」であれば（Ｓ２３：Ｎｏ）、通常の大当たりの発生であるので大当たり処理を実行する（Ｓ１０）。

なお、乱数値を「８」で割った余りが「７」である場合（Ｅレジスタの値が「７」である場合）には、その余りに「＋１」した値が「８」になるので、図６を参照して説明した通り、高確率大当たりビットｙ（１７ｂ）は、余りに＋１した値と「８」との差のビット位置、即ち０ビット目に配置される（図６の６７）。

Ｓ２２の処理において、Ｅレジスタの値番目に位置するＤレジスタのビット、即ち、大当たりビットｘ（１７ａ）が「０」であれば（Ｓ２２：Ｎｏ）、大当たりの発生ではないので、以降のＳ２３，Ｓ９，Ｓ１０の各処理をスキップして、処理をＳ１１へ移行する。

以上説明したとおり、第２実施例のパチンコ遊技機Ｐによれば、乱数値に応じて大当たりビットｘのビット位置を変更しているので、比較ＲＯＭ１７と入出力ポート１６とのデータ線を切断等して大当たりを発生させるという不正行為を防止することができる。

大当たりビットｘのビット位置が固定されていると、そのビット位置の信号線を切断しプルアップすることにより、その信号線の出力を「１」に固定して不当に大当たりを発生させることができる。しかし、第２実施例のように、大当たりビットｘのビット位置を乱数値に応じて変化させることにより、かかる不正を防止することができる。例えば、大当たりビットｘの１ビット前（大当たりビットｘが０ビット目である場合には７ビット目）の値が「０」であり、且つ、大当たりビットｘが「１」である場合に限り、大当たりを発生させるのである。この方式によれば、すべての信号線を切断しプルアップした場合には、大当たりビットｘの１ビット前のビットも必ず「１」になるので、大当たりは全く発生しない。従って、比較ＲＯＭ１７と入出力ポート１６とのデータ線を切断等して大当たりを発生させるという不正行為を防止することができるのである。

次に、図８を参照して、第３実施例を説明する。前記した第１及び第２実施例では、大当たりの判定に素数ビットｚ（１７ｃ）を用いることはなかったが、第３実施例では、素数ビットｚ（１７ｃ）を用いて大当たりの判定を行っている。

具体的には、大当たりは乱数値が素数である場合にのみ発生するものとし、且つ、ＲＯＭ１２内に、乱数値の更新範囲に対応するサイズの比較ＲＯＭ１７と同様な大当たり判定テーブル（図示せず）を設ける。そして、大当たりの判定は、比較ＲＯＭ１７から読み出した乱数値に対するデータの素数ビットｚ（１７ｃ）が「１」である場合にのみ、ＲＯＭ１２内の大当たり判定テーブルを更に参照し、その大当たり判定テーブルの乱数値に対するデータの大当たりビットｘ（１７ａ）及び高確率大当たりビットｙ（１７ｂ）の状態により行うのである。なお、前記した通り、素数ビットｚ（１７ｃ）は対象となる乱数値が素数である場合にのみ「１」となっている。以下、前記した第１実施例と同一の部分には同一の符号を付してその説明は省略し、第１実施例と異なる部分についてのみ説明する。

図８に示すように、第３実施例のリセット割込処理では、Ｓ４〜Ｓ６の各処理によって乱数値に対するデータをＤレジスタへ書き込んだ後、そのＤレジスタの素数ビットｚ（１７ｃ）の状態を調べる（Ｓ３１）。Ｄレジスタの素数ビットｚ（１７ｃ）が「１」であれば（Ｓ３１：Ｙｅｓ）、対象となる乱数値は素数であるので、大当たりの可能性がある。よって、かかる場合には、ＲＯＭ１２内の大当たり判定テーブルから乱数値であるＢＣレジスタの値番目のデータをリードし、そのリードしたデータをＤレジスタへ書き込む（Ｓ３２）。これにより、Ｄレジスタには乱数値に対する大当たり等のデータが記憶されるので、その後は、Ｓ７及びＳ８の各処理によって、Ｄレジスタの大当たりビットｘ（１７ａ）及び高確率大当たりビットｙ（１７ｂ）の状態により、大当たり等の発生を判定する。

なお、Ｓ３１の処理において、素数ビットｚ（１７ｃ）が「０」であれば（Ｓ３１：Ｎｏ）、対象となる乱数値は素数ではないので、大当たりの可能性は無い。よって、かかる場合には、Ｓ３２，Ｓ７〜Ｓ１０の各処理をスキップして、処理をＳ１１へ移行する。

以上説明したとおり、第３実施例のパチンコ遊技機Ｐによれば、乱数値が素数である場合に限り大当たりを発生させるので、大当たりの判定は素数ビットｚが「１」である場合にのみ行えばよい。よって、大当たりの判定回数を少なくして制御を効率よく実行することができる。また、このように大当たりの判定を２段階で、即ち、比較ＲＯＭ１７のデータとＲＯＭ１２内の大当たり判定テーブルのデータとで行うことにより、比較ＲＯＭ１７が不正なＲＯＭに交換されても、大当たりを不当に発生させることはできない。よって、不正行為の防止効果を一層向上させることができる。

なお、この第３実施例を次のように変形しても良い。即ち、第３実施例の大当たり判定テーブルに代えて、ＲＯＭ１２内に、大当たりとなる乱数値を記憶する大当たりテーブルと、高確率大当たりとなる乱数値を記憶する高確率大当たりテーブルとをそれぞれ設ける。そして、比較ＲＯＭ１７から読み出したデータの素数ビットｚが「１」である場合に、対象となる乱数値が、ＲＯＭ１２内の大当たりテーブル及び高確率大当たりテーブルに記憶されるか否かを判断して、大当たり及び高確率大当たりの発生を判定するように構成するのである。この変形例においても、大当たりの判定は乱数値が素数である場合にのみ行われるので、大当たりの判定回数を少なくでき、遊技の制御に支障を来すことがない。

また、第３実施例において、大当たりを発生させる乱数値を例えば「７〜１０３５」、高確率大当たりを発生させる乱数値を例えば「７〜２７３」というように、それぞれ連続した範囲で定めておき、素数ビットｚが「１」である場合に限り、その乱数値が該範囲内の値であるか否かを判断して、大当たりの判定を行うようにしても良い。この場合、大当たりの判定を範囲で行うことになるが、素数は連続して存在しないので、範囲全体が１個の乱数値として機能することはなく、乱数値の更新範囲を広げた意味を失うことはない。なお、この変形例では、大当たり判定テーブルは使用しないので、削除する。

以上、実施例に基づき本発明を説明したが、本発明は上記実施例に何ら限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の改良変形が可能であることは容易に推察できるものである。

例えば、本実施例では、乱数値に対する大当たり等のデータを記憶する比較ＲＯＭはＭＰＵ１１と別体に構成されたが、この比較ＲＯＭ１７をＭＰＵ１１と一体に、即ち、ＭＰＵ１１に内蔵しても良い。比較ＲＯＭ１７をＭＰＵ１１に内蔵すれば、比較ＲＯＭ１７を不正に交換することができなくなるので、不正行為の防止効果を一層向上することができる。

以下に本発明の変形例を示す。請求項１記載の遊技機の制御装置において、前記記憶手段はＩ／Ｏアドレス上に配置されていることを特徴とする遊技機の制御装置１。乱数値に対応して所定のデータ（例えば、大当たり等のデータ）を記憶する記憶手段を、メモリアドレス上では無く、Ｉ／Ｏアドレス上に配置することにより、メモリアドレスを有効に使用することができる。例えば、乱数カウンタを１６ビットカウンタで構成し、記憶手段をメモリアドレス上へ配置すると、００００〜０ＦＦＦＦｈのメモリ空間をすべて記憶手段に専有されてしまう。しかし、記憶手段をＩ／Ｏアドレス上に配置することにより、００００〜０ＦＦＦＦｈのメモリ空間を記憶手段以外のアドレスとして有効に使用することができるのである。

請求項１記載の遊技機の制御装置、又は、遊技機の制御装置１において、遊技の制御を行うＭＰＵを備え、前記記憶手段は、そのＭＰＵに内蔵されていることを特徴とする遊技機の制御装置２。記憶手段をＭＰＵに内蔵することにより、所定の遊技価値（例えば、大当たり）を不当に発生させるために、その記憶手段を不正なものに交換する行為を防止することができる。

請求項１記載の遊技機の制御装置、又は、遊技機の制御装置１若しくは２において、前記読出手段によって読み出される前記記憶手段のデータには、大当たりの発生の有無を示す大当たりビットが設けられていることを特徴とする遊技機の制御装置３。大当たりビットの状態により大当たりの発生の有無が判定される。

遊技機の制御装置３において、前記大当たりビットのビット位置は、前記記憶手段へアドレスとして出力される乱数値に応じて変化することを特徴とする遊技機の制御装置４。大当たりビットのビット位置が固定されていると、そのビット位置の信号線を切断しプルアップ（又はプルダウン）することにより、その信号線の出力を「１（又は０）」に固定して不当に大当たりを発生させることができる。しかし、大当たりビットのビット位置を乱数値に応じて変化させることにより、かかる不正を防止することができる。例えば、大当たりビットの１ビット前（大当たりビットが第０ビットである場合には第７ビット）の値が「０」であり、且つ、大当たりビットが「１」である場合に大当たりを発生させるのである。この方式によれば、すべての信号線を切断しプルアップした場合には、大当たりは全く発生しない。

請求項１記載の遊技機の制御装置、又は、遊技機の制御装置１若しくは２において、前記読出手段によって読み出される前記記憶手段のデータには、前記記憶手段へアドレスとして出力された乱数値が素数であることを示す素数ビットが設けられていることを特徴とする遊技機の制御装置５。乱数値が素数である場合に限り大当たりを発生させれば、素数ビットが「１（又は０）」である場合にのみ、大当たりの判定を行えばよいので、大当たりの判定回数を少なくして制御を効率よく実行することができる。また、このように大当たりの判定を２段階で行うことにより、記憶手段が不正交換されても、大当たりを不当に発生させることはできないので、不正行為の防止効果を一層向上させることができる。

請求項１記載の遊技機の制御装置、又は、遊技機の制御装置１から５のいずれかにおいて、前記乱数カウンタの更新は、ソフト制御ではカウント値の更新が追従できない高速パルスにより行われることを特徴とする遊技機の制御装置６。よって、「ぶら下げ基板」等によるソフト制御では、乱数カウンタに追従させてカウント値の更新を行うことができないので、「ぶら下げ基板」等による乱数値の把握を不可能にすることができる。

請求項１記載の遊技機の制御装置、又は、遊技機の制御装置１から６のいずれかにおいて、遊技の制御を行うＭＰＵを備え、前記乱数カウンタによるカウント値の更新は、そのＭＰＵの動作クロックと非同期のクロックにより行われることを特徴とする遊技機の制御装置７。よって、「ぶら下げ基板」等によるソフト制御では、乱数カウンタの更新に同期させてカウント値の更新を行うことができないので、「ぶら下げ基板」等による乱数値の把握を不可能にすることができる。加えて、かかる乱数カウンタのカウント値を更新するクロックが、ソフト制御ではそのカウント値の更新を追従できないほどの高速なクロックであれば、「ぶら下げ基板」等のソフト制御による乱数値の把握を一層困難なものとすることができる。

請求項１記載の遊技機の制御装置、又は、遊技機の制御装置１から７のいずれかにおいて、前記乱数カウンタは、遊技の制御状態に応じて非等間隔に絶えず出力される信号によりカウント値の更新を行うことを特徴とする遊技機の制御装置８。よって、乱数カウンタの更新は非等間隔に絶えず行われるので、「ぶら下げ基板」等による乱数値の把握を不可能にすることができる。

請求項１記載の遊技機の制御装置、又は、遊技機の制御装置１から８のいずれかにおいて、遊技の制御を行うＭＰＵを備え、前記乱数カウンタは、そのＭＰＵから出力されるＭ１信号、メモリ・リクエスト信号、ＩＯリクエスト信号、リード信号、ライト信号、リフレッシュ信号、ウエイト信号、バス・リクエスト信号、バス・アクノリッジ信号、少なくとも１本のアドレスバスの信号、または、少なくとも１本のデータバスの信号のうち、いずれかの信号に基づいてカウント値を更新することを特徴とする遊技機の制御装置９。これらの信号は、遊技の制御状態に応じて、いずれも非等間隔に絶えず出力されるので、該信号の発生回路を別途設ける必要がなく、回路コストを低減することができる。なお、前記した信号のうち、いくつかの信号を組み合わせて使用しても良い。

請求項１記載の遊技機の制御装置、遊技機の制御装置１から９のいずれかにおいて、前記乱数カウンタによる乱数値の更新は不定値から開始されることを特徴とする遊技機の制御装置１０。例えば、電源投入時において、乱数カウンタのカウント値である乱数値の初期化を行わず、電源投入時における不定値から乱数値の更新を行うことにより、「ぶら下げ基板」等による乱数値の把握を困難なものとすることができる。

３ 液晶（ＬＣＤ）ディスプレイ
１１ 主制御基板のＭＰＵ（主制御手段）
１１ａ ＭＰＵの動作クロック
１４ 乱数カウンタ
１４ａ 乱数カウンタの動作クロック（第１の周期）
１６ 入出力ポート
１７ 比較ＲＯＭ（記憶手段）
１７ａ 大当たりビット
１７ｂ 高確率大当たりビット
１７ｃ 素数ビット
Ｐ パチンコ遊技機（遊技機）
Ｓ５，Ｓ６ 読出手段
Ｓ７ 判定手段

Claims (1)

1. 乱数値を所定の範囲で繰り返し更新する乱数カウンタと、
   その乱数カウンタで更新される乱数値に対する所定のデータを、その乱数値に関するアドレスに記憶する記憶手段と、
   前記乱数値に関するアドレスを前記記憶手段へ出力してその記憶手段に記憶される前記所定のデータを読み出す読出手段と、
   その読出手段によって読み出されたデータに基づいて、遊技者に対し所定の遊技価値を付与するか否かを判定する判定手段とを備えていることを特徴とする遊技機の制御装置。

Images