JP2014149288A - 電流印加装置及び半導体素子の製造方法 - Google Patents
電流印加装置及び半導体素子の製造方法 Download PDFInfo
- Publication number
- JP2014149288A JP2014149288A JP2013236886A JP2013236886A JP2014149288A JP 2014149288 A JP2014149288 A JP 2014149288A JP 2013236886 A JP2013236886 A JP 2013236886A JP 2013236886 A JP2013236886 A JP 2013236886A JP 2014149288 A JP2014149288 A JP 2014149288A
- Authority
- JP
- Japan
- Prior art keywords
- current
- protrusions
- contact
- protrusion
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 74
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 238000007689 inspection Methods 0.000 claims abstract description 66
- 238000003825 pressing Methods 0.000 claims abstract description 10
- 230000002093 peripheral effect Effects 0.000 claims description 29
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 238000004088 simulation Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 7
- 230000002950 deficient Effects 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- 241000135309 Processus Species 0.000 description 2
- 230000001066 destructive effect Effects 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- 229930091051 Arenine Natural products 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/06777—High voltage probes
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
- G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
- G01R31/2637—Circuits therefor for testing other individual devices
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Measuring Leads Or Probes (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
Abstract
【解決手段】電流印加装置1は、半導体素子22のアクティブ領域23内の接触領域24に接触させて検査電流を印加するための複数の突起21を有する接触部2と、各突起21が接触領域24に接触するように接触部2を半導体素子22に押し当てる押当て部3とを備える。複数の突起21は、外側の突起21の配置密度が内側の突起21の配置密度より大きくなるように配置されている。
【選択図】図1
Description
Claims (8)
- 半導体素子に検査電流を印加する電流印加装置であって、
前記半導体素子のアクティブ領域内の接触領域に接触させて検査電流を印加するための複数の突起を有する接触部と、
前記突起が前記接触領域に接触するように前記接触部を前記半導体素子に押し当てる押当て部とを備え、
前記複数の突起のうち外側の突起の配置密度は、内側の突起の配置密度より大きいことを特徴とする電流印加装置。 - 前記複数の突起のうち外側の突起の配置間隔が、内側の突起の配置間隔より小さいことを特徴とする請求項1に記載の電流印加装置。
- 前記複数の突起は角形状の領域に配置され、
前記複数の突起の配置間隔は、前記領域の外周部分の突起の方が前記領域内の突起より小さく、かつ前記領域の外周部分の突起のうち前記領域の角部分の突起の方が、他の外周部分の突起より小さいことを特徴とする請求項1又は2に記載の電流印加装置。 - 前記複数の突起の配置間隔は、各突起の配置間隔が全体にわたって均一である接触部を用いて前記接触領域に検査電流を印加した場合に、前記アクティブ領域の電流密度が高くなる部分に対応する各突起の配置間隔が、該電流密度が低くなる部分に対応する各突起の配置間隔より小さくなるように設定されていることを特徴とする請求項1〜3のいずれか1項に記載の電流印加装置。
- 前記複数の突起のうち外側の突起の配置面積が、内側の突起の配置面積より大きいことを特徴とする請求項1に記載の電流印加装置。
- 前記複数の突起は角形状の領域に配置され、
前記複数の突起の配置面積は、前記領域の外周部分の突起の方が前記領域内の突起より大きく、かつ前記領域の外周部分の突起のうち前記領域の角部分の突起の方が、他の外周部分の突起より大きいことを特徴とする請求項1又は5に記載の電流印加装置。 - 前記複数の突起の配置面積は、各突起の配置面積が全体にわたって均一である接触部を用いて前記接触領域に検査電流を印加した場合に、前記アクティブ領域の電流密度が高くなる部分に対応する各突起の配置面積が、該電流密度が低くなる部分に対応する各突起の配置面積より大きくなるように設定されていることを特徴とする請求項1、5又は6に記載の電流印加装置。
- 半導体素子を形成する形成工程と、
前記形成工程で形成された半導体素子に、請求項1〜7のいずれか記載の電流印加装置を用いて検査電流を印加する電流印加工程と、
前記電流印加工程で検査電流が印加される半導体素子が、該検査電流に基づき、所定の性能を満たすか否かを判定する判定工程と
ことを特徴とする半導体素子の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013236886A JP5782498B2 (ja) | 2013-01-08 | 2013-11-15 | 電流印加装置及び半導体素子の製造方法 |
US14/147,868 US9541577B2 (en) | 2013-01-08 | 2014-01-06 | Current application device and manufacturing method of semiconductor element |
CN201410647386.5A CN104655885B (zh) | 2013-11-15 | 2014-11-14 | 电流施加装置以及半导体元件的制造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013001192 | 2013-01-08 | ||
JP2013001192 | 2013-01-08 | ||
JP2013236886A JP5782498B2 (ja) | 2013-01-08 | 2013-11-15 | 電流印加装置及び半導体素子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014149288A true JP2014149288A (ja) | 2014-08-21 |
JP5782498B2 JP5782498B2 (ja) | 2015-09-24 |
Family
ID=51061254
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013236886A Expired - Fee Related JP5782498B2 (ja) | 2013-01-08 | 2013-11-15 | 電流印加装置及び半導体素子の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9541577B2 (ja) |
JP (1) | JP5782498B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5898243B2 (ja) * | 2014-01-09 | 2016-04-06 | 本田技研工業株式会社 | 電流印加装置及び半導体素子の製造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1153422A (ja) * | 1997-08-08 | 1999-02-26 | Hitachi Ltd | 最適設計支援装置および方法ならびに電磁測定装置 |
JP2003133588A (ja) * | 2001-09-28 | 2003-05-09 | Osram Opto Semiconductors Gmbh | 発光素子 |
JP2007171139A (ja) * | 2005-12-26 | 2007-07-05 | Apex Inc | プローブ保持構造およびバネ型プローブ |
JP2009128190A (ja) * | 2007-11-22 | 2009-06-11 | Fuji Electric Device Technology Co Ltd | 素子試験装置及び素子試験方法 |
JP2009200272A (ja) * | 2008-02-22 | 2009-09-03 | Japan Electronic Materials Corp | プローブカード |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5629630A (en) * | 1995-02-27 | 1997-05-13 | Motorola, Inc. | Semiconductor wafer contact system and method for contacting a semiconductor wafer |
US6476629B1 (en) * | 2000-02-23 | 2002-11-05 | Micron Technology, Inc. | In-tray burn-in board for testing integrated circuit devices in situ on processing trays |
US6888360B1 (en) * | 2004-02-20 | 2005-05-03 | Research In Motion Limited | Surface mount technology evaluation board having varied board pad characteristics |
JP2007218675A (ja) | 2006-02-15 | 2007-08-30 | Fujitsu Ltd | プローブ及びプローブの製造方法 |
US7538567B2 (en) * | 2006-07-12 | 2009-05-26 | Touchdown Technologies, Inc. | Probe card with balanced lateral force |
US7446398B2 (en) * | 2006-08-01 | 2008-11-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Bump pattern design for flip chip semiconductor package |
-
2013
- 2013-11-15 JP JP2013236886A patent/JP5782498B2/ja not_active Expired - Fee Related
-
2014
- 2014-01-06 US US14/147,868 patent/US9541577B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1153422A (ja) * | 1997-08-08 | 1999-02-26 | Hitachi Ltd | 最適設計支援装置および方法ならびに電磁測定装置 |
JP2003133588A (ja) * | 2001-09-28 | 2003-05-09 | Osram Opto Semiconductors Gmbh | 発光素子 |
JP2007171139A (ja) * | 2005-12-26 | 2007-07-05 | Apex Inc | プローブ保持構造およびバネ型プローブ |
JP2009128190A (ja) * | 2007-11-22 | 2009-06-11 | Fuji Electric Device Technology Co Ltd | 素子試験装置及び素子試験方法 |
JP2009200272A (ja) * | 2008-02-22 | 2009-09-03 | Japan Electronic Materials Corp | プローブカード |
Also Published As
Publication number | Publication date |
---|---|
US9541577B2 (en) | 2017-01-10 |
JP5782498B2 (ja) | 2015-09-24 |
US20140193928A1 (en) | 2014-07-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5432700B2 (ja) | 半導体デバイスの検査装置 | |
KR102363777B1 (ko) | 프로버 | |
CN101322035B (zh) | 探针卡 | |
JP5011661B2 (ja) | 半導体素子の試験方法 | |
KR101672178B1 (ko) | 프로브 장치 | |
US9753083B2 (en) | Parallelism adjusting device and parallelism adjusting method | |
TW200907359A (en) | Electrical signal connector | |
JP2013053898A (ja) | 半導体試験治具及びその製造方法 | |
JP2009128190A (ja) | 素子試験装置及び素子試験方法 | |
JP5782498B2 (ja) | 電流印加装置及び半導体素子の製造方法 | |
JP2012141267A (ja) | 半導体装置の電気的特性検査装置の電極構造およびそれを備えた半導体装置の電気的特性検査装置 | |
JP2009128188A (ja) | 素子試験装置及び素子試験方法 | |
JP2017098289A (ja) | 半導体装置の評価装置および半導体装置の評価方法 | |
JP6029385B2 (ja) | プローブユニット、及び検査装置 | |
JP2015038442A (ja) | 電流供給装置及び半導体素子製造方法 | |
KR20180049839A (ko) | 이방 도전성 시트 | |
JP2003035725A (ja) | 電気的接続装置 | |
JP2013185892A (ja) | ソケット、ソケットボード、電子部品試験装置 | |
JP5423627B2 (ja) | 半導体装置の試験装置及び試験方法 | |
CN107505485B (zh) | 接触探针、半导体元件试验装置及半导体元件试验方法 | |
JP5898243B2 (ja) | 電流印加装置及び半導体素子の製造方法 | |
US20200284833A1 (en) | Ic tray and test jig | |
JP7474678B2 (ja) | 載置台、検査装置及び検査方法 | |
CN104655885B (zh) | 电流施加装置以及半导体元件的制造方法 | |
CN218181034U (zh) | 测试连接器和测试治具 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140725 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150312 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150407 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150608 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150630 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150717 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5782498 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R157 | Certificate of patent or utility model (correction) |
Free format text: JAPANESE INTERMEDIATE CODE: R157 |
|
LAPS | Cancellation because of no payment of annual fees |