JP2014143048A

JP2014143048A - Ｌｅｄ調光回路

Info

Publication number: JP2014143048A
Application number: JP2013010007A
Authority: JP
Inventors: Saiensu Nakano; 宰延州中野
Original assignee: Asahi Kasei Electronics Co Ltd
Current assignee: Asahi Kasei Electronics Co Ltd
Priority date: 2013-01-23
Filing date: 2013-01-23
Publication date: 2014-08-07
Anticipated expiration: 2033-01-23
Also published as: JP6012487B2

Abstract

【課題】従来のＬＥＤ調光回路は、ボトム電流ＩＢの最小値が０であるので、ＬＥＤの平均電流をボトム電流ＩＢが０であるときの平均電流よりも小さくすることができない。
【解決手段】ＬＥＤを調光するＬＥＤ調光回路であって、インダクタと、第１及び第２のスイッチと、ヒステリシス制御回路と、第１の制御信号が示す調光量が予め定められた基準調光量よりも高いときに、第２の制御信号を第１のスイッチに伝達し、第１の制御信号が示す調光量が基準調光量よりも低いときに、第２の制御信号を間欠的に第１のスイッチに伝達する間欠動作制御回路と、を備えたことを特徴とするＬＥＤ調光回路。
【選択図】図４

Description

本発明は、制御端子より入力される制御信号に応じた電流をＬＥＤに流して、ＬＥＤを調光するＬＥＤ調光回路に関する。

図１は、従来のＬＥＤ調光回路１０を示した回路図である。従来のＬＥＤ調光回路１０は、入力電圧Ｖｉｎが入力される電源端子２０、インダクタ４０、スイッチ５０、電流検出部６０、制御端子７０、ヒステリシス制御回路８０、及びフリーホイールダイオード９０を備える。ＬＥＤ調光回路１０は、ＬＥＤ３０に流れる電流を制御することで、ＬＥＤ３０の発光量を制御する。ＬＥＤ３０は、入力電圧Ｖｉｎが入力され出力電圧Ｖｏｕｔを出力する。

電源端子２０とグラウンドとの間に、ＬＥＤ３０、インダクタ４０、スイッチ５０、電流検出部６０が順に接続される。フリーホイールダイオード９０は、ＬＥＤ３０及びインダクタ４０と並列に接続される。

スイッチ５０は、電源端子２０とグラウンドとの間に、ＬＥＤ３０及びインダクタ４０を介した電流パスを形成するか否かを切り替える第１のスイッチとして機能する。スイッチ５０がオン状態のとき、インダクタ４０に流れたインダクタ電流ＩＬはスイッチ５０を通りグラウンドに流れる。また、スイッチ５０がオフ状態のとき、インダクタ電流ＩＬはフリーホイールダイオード９０により、ＬＥＤ３０の入力端に回生される。フリーホイールダイオード９０は、スイッチ５０が上記電流パスを形成しないときに、インダクタ４０に流れるインダクタ電流ＩＬをＬＥＤ３０の入力端子に回生させる第２のスイッチとして機能する。

スイッチ５０がオン状態にされたとき、電流検出部６０は、インダクタ電流ＩＬを検出する。本例の電流検出部６０は、スイッチ５０及びグラウンドの間に流れる電流を検出する。また、電流検出部６０は、ヒステリシス制御回路８０に検出電流を出力する。

ヒステリシス制御回路８０は、制御端子７０及びスイッチ５０に接続される。制御端子７０は、ヒステリシス制御回路８０に第１の制御信号Ｃｔｒｌ１を出力する。また、第１の制御信号Ｃｔｒｌ１は、ＬＥＤ３０の調光量を示しており、ＬＥＤ３０の平均電流ＩＡに対応する。

ヒステリシス制御回路８０は、第１の制御信号Ｃｔｒｌ１及び電流検出部６０が検出したインダクタ電流ＩＬに基づいて、スイッチ５０を制御する。具体的には、電流検出部６０が検出するインダクタ電流ＩＬの平均が、第１の制御信号Ｃｔｒｌ１に応じた値となるように、スイッチ５０を制御する。ヒステリシス制御回路８０は、スイッチ５０に第２の制御信号Ｃｔｒｌ２を出力する。スイッチ５０は、インダクタ４０に流れる電流が、第１の制御信号Ｃｔｒｌ１で示される調光量に応じた範囲内で変動するように、第２の制御信号Ｃｔｒｌ２によって制御される。

より具体的には、ヒステリシス制御回路８０は、インダクタ電流ＩＬに応じた検出信号に基づきスイッチ５０をオンオフ制御して、インダクタ電流ＩＬをピーク電流ＩＰとボトム電流ＩＢとの間で往復させる。また、ヒステリシス制御回路８０は、第１の制御信号Ｃｔｒｌ１に応じて、インダクタ電流ＩＬに流れる電流の上限値（ピーク電流値ＩＰ）と下限値（ボトム電流値ＩＢ）とをそれぞれ設定してもよい。

図２は、従来のＬＥＤ調光回路１０の動作を示した図である。図２の縦軸はインダクタ電流ＩＬを示しており、横軸は時刻ｔを示している。スイッチ５０がオン状態のとき、電源端子２０とグラウンドとの間が導通する。また、電源端子２０とグラウンドとの間が導通すると、出力電圧Ｖｏｕｔと自己インダクタンスＬに応じた傾きでインダクタ電流ＩＬが増加する。

次に、インダクタ電流ＩＬがピーク電流ＩＰに達すると、ヒステリシス制御回路８０はスイッチ５０をオフ状態にする。スイッチ５０がオフ状態にされると、インダクタ電流ＩＬがフリーホイールダイオード９０を介してＬＥＤ３０の入力端に回生されて、ＬＥＤ３０において放電される。このとき、インダクタ電流ＩＬは、フリーホイールダイオード９０及びＬＥＤ３０の閾値電圧に応じた傾きで減少する。

インダクタ電流ＩＬが減少してボトム電流ＩＢに達すると、ヒステリシス制御回路８０は、再びスイッチ５０をオン状態にする。このように、ヒステリシス制御回路８０がスイッチ５０を制御することで、インダクタ電流ＩＬ及びＬＥＤ３０に流れる電流は、ピーク電流ＩＰとボトム電流ＩＢとの間を往復する電流となる。

ここで、インダクタ４０及びＬＥＤ３０に流れる平均電流ＩＡは、ピーク電流ＩＰとボトム電流ＩＢとを往復する電流の平均である。また、ＬＥＤ３０は、平均電流ＩＡに応じた明るさに調光される。

例えば、このような従来のＬＥＤ調光回路１０は、以下の特許文献１に記載されている。
［特許文献１］特開２０１１−１０８５２９号公報

近年、スマートフォンまたはデジタルカメラのバックライト、ＬＥＤ照明などにおいて、省エネルギーモード（ＥＣＯモード）の機能を搭載することが求められており、ＬＥＤ３０を暗く調光することが必要とされている。しかしながら、従来のＬＥＤ調光回路１０は、ボトム電流ＩＢを０より小さくすることができない。このため、ＬＥＤ３０に流れる平均電流ＩＡをボトム電流ＩＢが０であるときの平均電流ＩＡより小さくすることができない問題がある。

図３は、ボトム電流ＩＢが０であるときのインダクタ４０の電流波形を示した図である。図３に示すように、ボトム電流ＩＢが０のときに平均電流ＩＡは最小となる。

したがって、従来のＬＥＤ調光回路１０における平均電流ＩＡの最小値は、ＩＢ＝０のときのピーク電流ＩＰの半分、即ち、ＩＰ／２である。よって、従来のＬＥＤ調光回路１０は、ＩＰ／２に応じた調光量よりも低い調光量でＬＥＤ３０を調光することができない。なお、ピーク電流ＩＰ及びボトム電流ＩＢとの差分を小さくすれば、平均電流ＩＡの最小値を小さくすることができるが、スイッチ５０をオンオフする周期が短くなり、ＬＥＤ調光回路１０の動作が不安定となる。このため、ピーク電流ＩＰ及びボトム電流ＩＢとの差分を小さくして調光量を小さくするにも限界がある。

本発明は、上記した点に鑑みて行われたものであり、ＬＥＤ３０の平均電流をボトム電流が０であるときの平均電流よりも小さくすることができるＬＥＤ調光回路を提供することを目的とする。

本発明のひとつの態様においては、ＬＥＤを調光するＬＥＤ調光回路であって、ＬＥＤに直列接続されたインダクタと、電源端子とグラウンドとの間に、ＬＥＤ及びインダクタを介した電流パスを形成するか否かを切り替える第１のスイッチと、第１のスイッチが電流パスを形成しないときに、インダクタに流れる電流をＬＥＤに回生させる第２のスイッチと、ＬＥＤの調光量を示す第１の制御信号に応じて、インダクタに流れる電流が、調光量に応じた範囲内で変動するように、第１のスイッチを制御する第２の制御信号を出力するヒステリシス制御回路と、第１の制御信号が示す調光量が予め定められた基準調光量よりも高いときに、第２の制御信号を第１のスイッチに伝達し、第１の制御信号が示す調光量が基準調光量よりも低いときに、第２の制御信号において第１のスイッチをオン状態にする期間の少なくとも一部をマスクして間欠的に第１のスイッチに伝達する間欠動作制御回路と、を備えたことを特徴とするＬＥＤ調光回路を提供する。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

従来のＬＥＤ調光回路１０を示した回路図である。従来のＬＥＤ調光回路１０の動作を示した図である。ボトム電流ＩＢが０であるときのインダクタ４０の電流波形を示した図である。本発明の一つの実施形態に係るＬＥＤ調光回路１００を示す回路図である。ＬＥＤ調光回路１００の構成の他の例を示す回路図である。ヒステリシス制御回路８０の例を示す回路図である。ＰＷＭ信号生成回路１２０の例を示す回路図である。第１の制御信号Ｃｔｒｌ１が示す調光量が基準調光量より大きい場合のタイミングチャートである。第１の制御信号Ｃｔｒｌ１が示す調光量が基準調光量より小さい場合のタイミングチャートである。ボトム電流ＩＢが０より大きいときのタイミングチャートである。第１の制御信号Ｃｔｒｌ１が示す調光量が基準調光量より大きい場合のインダクタ電流の波形である。第１の制御信号Ｃｔｒｌ１が示す調光量が基準調光量より小さい場合のタイミングチャートである。第１の制御信号Ｃｔｒｌ１が示す調光量が基準調光量より小さい場合の、インダクタ電流の波形と、ＰＷＭ信号によりマスクされる様子及び平均電流ＩＡの波形を示した図である。第１の制御信号Ｃｔｒｌ１が示す調光量が基準調光量より小さい場合のタイミングチャートである。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図４は、本実施形態のＬＥＤ調光回路１００を示した回路図である。本実施形態のＬＥＤ調光回路１００と、図１の従来のＬＥＤ調光回路１０との違いは、間欠動作制御回路１１０を備える点である。間欠動作制御回路１１０以外の構成は図１に示した従来のＬＥＤ調光回路１０と同様であるので適宜説明を省略する。

間欠動作制御回路１１０は、ヒステリシス制御回路８０とスイッチ５０の間に設けられる。また、間欠動作制御回路１１０は、制御端子７０から第１の制御信号Ｃｔｒｌ１が入力される。

ヒステリシス制御回路８０は、制御端子７０から入力された第１の制御信号Ｃｔｒｌ１に基づいて生成した第２の制御信号Ｃｔｒｌ２を間欠動作制御回路１１０に出力する。例えば第２の制御信号Ｃｔｒｌ２は、図２および図３に示したインダクタ電流ＩＬを増加させる期間でスイッチ５０をオン状態にさせるレベルを示し、インダクタ電流ＩＬを減少させる期間でスイッチ５０をオフ状態にさせるレベルを示す２値の信号である。間欠動作制御回路１１０は、第１の制御信号Ｃｔｒｌ１が示す調光量が予め定められた基準調光量よりも高いときに、第２の制御信号Ｃｔｒｌ２をスイッチ５０にそのまま伝達する。一方、第１の制御信号Ｃｔｒｌ１が示す調光量が基準調光量よりも低いときに、第２の制御信号Ｃｔｒｌ２においてスイッチ５０がオン状態にされる期間の少なくとも一部をマスクして間欠的にスイッチ５０に伝達する。ここでマスクとは、第２の制御信号Ｃｔｒｌ２においてスイッチ５０をオン状態にさせるレベルを、スイッチ５０をオフ状態にさせるレベルに変換することを指す。これにより、第２の制御信号Ｃｔｒｌ２において周期的に生じるパルスが間欠的にスイッチ５０に伝達される。

図５は、間欠動作制御回路１１０の構成例を示す図である。間欠動作制御回路１１０は、第１の制御信号Ｃｔｒｌ１に応じたデューティのＰＷＭ信号を生成するＰＷＭ信号生成回路１２０とＡＮＤ回路１３０を備える。

制御端子７０は、ヒステリシス制御回路８０及びＰＷＭ信号生成回路１２０に第１の制御信号Ｃｔｒｌ１を出力する。ヒステリシス制御回路８０及びＰＷＭ信号生成回路１２０は、ＡＮＤ回路１３０にそれぞれ接続される。ヒステリシス制御回路８０は、ＡＮＤ回路１３０に第２の制御信号Ｃｔｒｌ２を出力する。ＰＷＭ信号生成回路１２０は、第１の制御信号Ｃｔｒｌ１に応じたデューティのＰＷＭ信号を生成し、ＡＮＤ回路１３０に出力する。

ＡＮＤ回路１３０は、ＰＷＭ信号生成回路１２０から入力されたＰＷＭ信号に応じて、ヒステリシス制御回路８０から入力された第２の制御信号Ｃｔｒｌ２をマスクしてスイッチ５０に出力する。具体的には、ＡＮＤ回路１３０は、ＰＷＭ信号がハイの場合、ヒステリシス制御回路８０から入力された第２の制御信号Ｃｔｒｌ２をスイッチ５０に出力する。また、ＡＮＤ回路１３０は、ＰＷＭ信号がローのときに、スイッチ５０にローを出力し、第２の制御信号Ｃｔｒｌ２を出力しない。つまり、ＡＮＤ回路１３０は、ＰＷＭ信号に応じて、ヒステリシス制御回路８０が出力する第２の制御信号Ｃｔｒｌ２を間欠的にスイッチ５０に出力する。

図６は、ヒステリシス制御回路８０の一例を示す回路図である。ヒステリシス制御回路８０は、図２および図３に示したように、インダクタ電流ＩＬがピーク電流ＩＰ及びボトム電流ＩＢの間で変動するように、スイッチ５０を制御する信号を生成する。本例のヒステリシス制御回路８０は、インダクタ電流ＩＬがピーク電流ＩＰを超えたときに、スイッチ５０をオフする。

ただし、スイッチ５０がオフ状態のときは、電流検出部６０によってインダクタ電流ＩＬを検出することができない。このため本例のヒステリシス制御回路８０は、スイッチ５０がオフ状態に遷移してからの時間を計測する。そして、ピーク電流ＩＰ及びボトム電流ＩＢとの差分、および、インダクタ電流ＩＬの単位時間当たりの減少量に応じて予め設定されるオフ基準時間が経過したときに、スイッチ５０をオン状態に遷移させる。これにより、ヒステリシス制御回路８０は、インダクタ電流ＩＬがボトム電流ＩＢとなるタイミングを推定し、当該タイミングでスイッチ５０をオン状態に制御する。従って、インダクタ電流ＩＬがピーク電流ＩＰ及びボトム電流ＩＢの間にあるように制御される。

なお、図２および図３に示したインダクタ電流ＩＬの傾きは、ＬＥＤ３０の負荷抵抗の大きさ等により変化する。このため、負荷抵抗等が仕様値に対して誤差を有するような場合、スイッチ５０をオフしてから予め設定されるオフ基準時間が経過したタイミングでは、インダクタ電流ＩＬがボトム電流ＩＢと一致しない。このため、インダクタ電流ＩＬの平均値が、調光量に応じた値とならない場合がある。本例のヒステリシス制御回路８０は、インダクタ電流ＩＬの傾きに応じて、スイッチ５０をオフしてからスイッチ５０をオンするまで計測すべきオフ基準時間を調整する。これにより、インダクタ電流ＩＬの平均値を精度よく制御することができる。

具体的には、ヒステリシス制御回路８０は、スイッチ５０をオフしてから、予め設定されるオフ基準時間を計測して、スイッチ５０をオンにする。スイッチ５０をオンにすると、電流検出部６０によってインダクタ電流ＩＬを計測することができる。本来は、当該タイミングにおけるインダクタ電流ＩＬがボトム電流ＩＢと一致するように制御される。ヒステリシス制御回路８０は、当該タイミングにおけるインダクタ電流ＩＬがボトム電流ＩＢより大きい場合には、オフ基準時間を現在の値より大きくする。また、インダクタ電流ＩＬがボトム電流ＩＢより小さい場合には、オフ基準時間を現在の値より小さくする。これにより、スイッチ５０をオフからオンに切り替えたタイミングにおけるインダクタ電流ＩＬを、ボトム電流ＩＢに近づけることができる。

本例のヒステリシス制御回路８０は、第１の電圧源１４０、第２の電圧源１５０、第１のコンパレータ１６０、第２のコンパレータ１７０、オフタイム制御回路１８０、ＳＲラッチ１９０、ＣＳ端子２００、及びスイッチ入力端子２１０を備える。

図５に図示される電流検出部６０は、ＣＳ端子２００に、インダクタ電流ＩＬの大きさに応じた電圧の検出信号を出力する。ＣＳ端子２００は、電流検出部６０から入力された検出信号を、第１のコンパレータ１６０及び第２のコンパレータ１７０に出力する。

第１の電圧源１４０は、第１のコンパレータ１６０の反転入力端子に、ピーク電流ＩＰを示す基準電圧ＶＨを出力する。また、第２の電圧源１５０は、第２のコンパレータ１７０の反転入力端子に、ボトム電流ＩＢを示す基準電圧ＶＬを出力する。

第１のコンパレータ１６０は、検出信号のＣＳ電圧と基準電圧ＶＨとを比較する。本例の第１のコンパレータ１６０は、検出信号のＣＳ電圧が基準電圧ＶＨ以上の場合にハイレベルを出力し、検出信号のＣＳ電圧が基準電圧ＶＨより小さい場合にローレベルを出力する。ＳＲラッチ１９０のリセット端子Ｒは、第１のコンパレータ１６０に接続される。ＳＲラッチ１９０の出力は、検出信号のＣＳ電圧が基準電圧ＶＨより大きくなったときにリセットされ、ＳＲラッチ１９０はローレベルを出力する。ＳＲラッチ１９０は、リセットされてから所定のオフ基準時間が経過した場合に、ハイレベルを出力する。オフタイム制御回路１８０は、第１のコンパレータ１６０の出力がローからハイに遷移したタイミングを始点として、所定のオフ基準時間を計測する。オフタイム制御回路１８０は、第１のコンパレータ１６０の出力がハイに遷移してからオフ基準時間が経過した場合に、ＳＲラッチ１９０のセット端子Ｓにハイレベルを出力する。これにより、ＳＲラッチ１９０の出力はハイレベルとなる。

第２のコンパレータ１７０は、検出信号のＣＳ電圧と基準電圧ＶＬとを比較する。本例の第２のコンパレータ１７０は、検出信号のＣＳ電圧が基準電圧ＶＬ以上の場合にハイレベルを出力し、検出信号のＣＳ電圧が基準電圧ＶＬより小さい場合にローレベルを出力する。

第２のコンパレータ１７０の出力端子は、オフタイム制御回路１８０に接続される。スイッチ５０がオン状態になったときのインダクタ電流ＩＬがボトム電流ＩＢより小さい場合、スイッチ５０がオン状態にされてから、検出電圧が基準電圧ＶＬを超えるまでは、第２のコンパレータ１７０はローを出力する。インダクタ電流ＩＬとボトム電流ＩＢとの誤差が大きいほど、第２のコンパレータ１７０がローを出力する期間は長くなる。オフタイム制御回路１８０は、スイッチ５０がオン状態にあり、かつ、第２のコンパレータ１７０がローを出力する時間を測定する。オフタイム制御回路１８０は、第２のコンパレータ１７０がローを出力する時間に応じて、上述したオフ基準時間を短くする。これにより、スイッチ５０がオフとなる期間が長くなり、スイッチ５０をオン状態にしたときのインダクタ電流ＩＬがボトム電流ＩＢに近づく。

また、スイッチ５０がオフ状態になったときのインダクタ電流ＩＬがボトム電流ＩＢより大きい場合、第２のコンパレータ１７０がローを出力する期間はない。オフタイム制御回路１８０は、第２のコンパレータ１７０がローを出力する期間がない場合に、上述したオフ基準時間を長くする。これにより、スイッチ５０がオフとなる期間が短くなり、インダクタ電流ＩＬがボトム電流ＩＢに近づく。また、オフタイム制御回路１８０は、スイッチ５０がオン状態となったときに電流検出部６０が検出するインダクタ電流ＩＬが、ボトム電流ＩＢより大きい場合にオフ基準時間を短くしてもよい。また、オフタイム制御回路１８０は、スイッチ５０がオン状態となったときに電流検出部６０が検出するインダクタ電流ＩＬが、ボトム電流ＩＢより小さい場合にオフ基準時間を長くしてもよい。

スイッチ５０のオフ基準時間が終わり、ＳＲラッチ１９０がセットされると、再びスイッチ５０はオン状態にされて、インダクタ電流ＩＬが増加する。オフタイム制御回路１８０は、この動作を繰り返すことで、インダクタ電流ＩＬがピーク電流ＩＰとボトム電流ＩＢとの間で往復するように制御することができる。

なお、第１の電圧源１４０及び第２の電圧源１５０は、第１の制御信号Ｃｔｒｌ１が示す値に応じて、基準電圧ＶＨ及び基準電圧ＶＬを変化させる。つまり、調光電流の量が大きい場合、基準電圧ＶＨと基準電圧ＶＬを大きくすることで、インダクタ電流及びＬＥＤ３０の平均電流ＩＡを大きくする。一方、調光電流の量が小さい場合、基準電圧ＶＨと基準電圧ＶＬを小さくして、インダクタ電流ＩＬ及びＬＥＤ３０の平均電流ＩＡを小さくする。

図７は、ＰＷＭ信号生成回路１２０の例を示す回路図である。ＰＷＭ信号生成回路１２０は、制御端子７０、三角波ＲＡＭＰを生成する三角波生成回路２２０、第３のコンパレータ２３０、及び、ＡＮＤ回路接続端子２４０を備える。

第３のコンパレータ２３０は、調光量を示す第１の制御信号Ｃｔｒｌ１と三角波ＲＡＭＰとを比較してＰＷＭ信号を生成する。第３のコンパレータ２３０は、制御端子７０から第１の制御信号Ｃｔｒｌ１が入力され、三角波生成回路２２０から三角波ＲＡＭＰが入力される。第３のコンパレータ２３０は、第１の制御信号Ｃｔｒｌ１が三角波ＲＡＭＰより大きい区間でハイとなり、小さい区間でローとなるＰＷＭ信号を生成し、ＡＮＤ回路接続端子２４０にＰＷＭ信号を出力する。

図８は、第１の制御信号Ｃｔｒｌ１が示す調光量が基準調光量よりも大きい場合のＰＷＭ信号を示したタイミングチャートである。第１の制御信号Ｃｔｒｌ１が三角波ＲＡＭＰの最大電圧よりも大きな調光量を示す場合、第３のコンパレータ２３０は常にハイを出力する。つまり、ＰＷＭ信号は、最大のデューティ（１００％デューティ）となる。

ここで、三角波ＲＡＭＰの最大電圧が、基準調光量に対応する。基準調光量は、ＰＷＭ信号を用いずに、ヒステリシス制御回路８０が出力する第２の制御信号Ｃｔｒｌ２のみで制御可能な最小調光量に対応する。

図９は、第１の制御信号Ｃｔｒｌ１が示す調光量が基準調光量よりも小さいときのタイミングチャートである。第１の制御信号Ｃｔｒｌ１が示す調光量が小さくなると、第１の制御信号Ｃｔｒｌ１は三角波ＲＡＭＰの最大電圧と最小電圧との間の電圧となる。第１の制御信号Ｃｔｒｌ１よりも三角波ＲＡＭＰが大きい区間では、ＰＷＭ信号がローとなる。また、第１の制御信号Ｃｔｒｌ１よりも三角波ＲＡＭＰが小さい区間ではＰＷＭ信号がハイとなる。つまり、第１の制御信号Ｃｔｒｌ１が所定の電流量よりも小さな電流量を示すときに、間欠的なＰＷＭ信号が出力される。

図１０から図１４は、本実施形態のＬＥＤ調光回路１００の動作を説明するためのタイミングチャートである。図１０は、調光量が基準調光量より大きい（即ち、ボトム電流ＩＢが０よりも大きい）ときのＰＷＭ信号、ヒステリシス制御回路８０の出力、ＡＮＤ回路１３０の出力、インダクタ電流ＩＬの関係を示すタイミングチャートである。

第１の制御信号Ｃｔｒｌ１が示す調光量が基準調光量よりも大きいとき、ＰＷＭ信号のデューティは１００％である。このため、ＡＮＤ回路１３０は、ヒステリシス制御回路８０の出力をそのままスイッチ５０に出力する。このとき、ＡＮＤ回路１３０は、バッファ回路として動作する。

ＡＮＤ回路１３０の出力がハイのとき、スイッチ５０はオン状態にされてインダクタ電流ＩＬは増加する。ＡＮＤ回路１３０の出力がローのとき、スイッチ５０はオフ状態にされてインダクタ電流ＩＬは減少する。つまり、ボトム電流ＩＢが０よりも大きいとき、インダクタ４０が常に充放電を繰り返す。

図１１は、調光量が基準調光量より大きい（即ち、ボトム電流ＩＢが０よりも大きい）ときのインダクタ電流の波形であり、縦軸がインダクタ電流ＩＬ、横軸が時刻ｔを示す。第１の制御信号Ｃｔｒｌ１が示す調光量が基準調光量よりも大きいとき、ＡＮＤ回路１３０は、ヒステリシス制御回路８０の出力をマスクしない。したがって、スイッチ５０は、オンオフ状態が繰り返されるので、インダクタ４０は充放電が繰り返される。

図１２は、調光量が基準調光量より小さい（即ち、ボトム電流ＩＢが０）場合の、ＰＷＭ信号、ヒステリシス制御回路８０の出力、ＡＮＤ回路１３０の出力、及びインダクタ電流ＩＬの関係を示すタイミングチャートである。第１の制御信号Ｃｔｒｌ１が示す調光量が基準調光量よりも小さいとき、ＰＷＭ信号のデューティは１００％ではなくなり、第１の制御信号Ｃｔｒｌ１に応じたデューティとなる。ＡＮＤ回路１３０は、ＰＷＭ信号がハイのとき、バッファとして働き、ヒステリシス制御回路８０の出力がそのままＡＮＤ回路１３０より出力される。また、ＡＮＤ回路１３０は、ＰＷＭ信号がローのとき、ヒステリシス制御回路８０の出力に関わらずＡＮＤ回路１３０の出力はローとなる。

したがって、ＰＷＭ信号がハイであり、かつ、ＡＮＤ回路１３０の出力がハイのとき、スイッチ５０はオン状態となり、インダクタ電流ＩＬは増加する。ＡＮＤ回路１３０の出力がローのとき、スイッチ５０はオフ状態になり、インダクタ電流ＩＬは減少する。ＰＷＭ信号がローの区間では、ヒステリシス制御回路８０の出力は常にマスクされる。つまり、ヒステリシス制御回路８０の出力する第２の制御信号Ｃｔｒｌ２は、スイッチ５０には入力されず、インダクタ電流ＩＬが減少する。図１２に示すように、ＰＷＭ信号がローを示す期間が、ヒステリシス制御回路８０が出力する一つのパルスを全てマスクする場合、当該区間におけるインダクタ電流ＩＬは増大せずに、０のまま維持される。このように、ボトム電流が０に達すると、ヒステリシス制御回路８０が出力する第２の制御信号Ｃｔｒｌ２は、ＰＷＭ信号がハイのときイネーブルされ、ローのときディスエーブルされる。

図１３は、図１２と同様の実施例に係る、インダクタ電流の波形と、ＰＷＭ信号によりマスクされる様子及び平均電流ＩＡの波形を示した図である。図１３の縦軸はインダクタ電流ＩＬを、横軸は時刻ｔを示す。

インダクタ電流ＩＬは、ＰＷＭ信号のデューティに応じてイネーブル動作を行う。ＰＷＭ信号がハイのとき、ヒステリシス制御回路８０の第２の制御信号Ｃｔｒｌ２によりスイッチ５０がオンオフ制御され、インダクタ電流ＩＬは充放電される。そして、ＰＷＭ信号がローのとき、ヒステリシス制御回路８０の出力は常にマスクされ、インダクタ電流ＩＬが０になる。

間欠動作制御回路１１０は、ヒステリシス制御回路８０の第２の制御信号Ｃｔｒｌ２をマスクすることで、インダクタ電流ＩＬを間欠的に流すことができる。したがって、本実施例に係るＬＥＤ調光回路１００は、平均電流ＩＡをＩＰ／２よりも小さな値に設定することができる。

図１２及び図１３では、ＰＷＭ信号がローを示す期間が、ヒステリシス制御回路８０の周期と一致する場合の、ＬＥＤ調光回路１００の動作を示した。ただし、ＰＷＭ信号がローを示す期間は、ヒステリシス制御回路８０の周期と一致しなくともよい。

図１４は、ＰＷＭ信号がローを示す期間が、ヒステリシス制御回路８０の周期と一致しない場合の、ＬＥＤ調光回路１００の動作を示す。また、図１４は、調光量が基準調光量よりも小さい場合の、ＰＷＭ信号、ヒステリシス制御回路８０の出力、ＡＮＤ回路１３０の出力、及びインダクタ電流ＩＬの関係を示すタイミングチャートである。

図１４の前半に示すように、ヒステリシス制御回路８０が出力する第２の制御信号Ｃｔｒｌ２において、一つのパルスをマスクする場合、ＰＷＭ信号は、当該パルスの直前において第２の制御信号Ｃｔｒｌ２がローを示すタイミングから、当該パルスの直後において第２の制御信号Ｃｔｒｌ２がローを示すタイミングまでマスクしてよい。これにより、第２の制御信号Ｃｔｒｌ２と、ＰＷＭ信号との間で位相誤差が生じた場合でも、当該パルスを確実にマスクすることができる。第２の制御信号Ｃｔｒｌ２がローを示す区間は、ＰＷＭ信号によりマスクされるか否かに関わらずインダクタ電流ＩＬは減少する。

また、図１４の後半に示すように、ＰＷＭ信号は、第２の制御信号Ｃｔｒｌ２を、一つのパルスより小さい単位でマスクしてもよい。例えば、ＰＷＭ信号は、第２の制御信号Ｃｔｒｌ２の所定のパルスの半分の区間をマスクしてよい。これにより、より細かい階調で調光量を制御することができる。

以上より、ＰＷＭ信号がローとなる区間は、ヒステリシス制御回路８０の周期と同一である必要はなく、ＰＷＭ信号がローとなる区間が、ヒステリシス制御回路８０が出力する第２の制御信号Ｃｔｒｌ２がハイを示す区間の少なくとも一部に重なる構成とすればよい。上述した構成及び動作により、本実施形態のＬＥＤ調光回路１００は、ＬＥＤ３０の平均電流を小さくすることができる。

また、本実施形態では、第１の制御信号Ｃｔｒｌ１が基準調光量を示すときのボトム電流ＩＢを０に設定したが、これに限られない。しかし、ボトム電流ＩＢが０である場合、第２の制御信号Ｃｔｒｌ２をマスクしても、インダクタ電流ＩＬが０のまま維持されるので、調光量の制御が容易となる。また、電磁誘導によりインダクタに力が加わって発生する音鳴き現象を低減する効果が特に顕著である。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

１０、１００・・・ＬＥＤ調光回路、２０・・・電源端子、３０・・・ＬＥＤ、４０・・・インダクタ、５０・・・スイッチ、６０・・・電流検出部、７０・・・制御端子、８０・・・ヒステリシス制御回路、９０・・・フリーホイールダイオード、１１０・・・間欠動作制御回路、１２０・・・ＰＷＭ信号生成回路、１３０・・・ＡＮＤ回路、１４０・・・第１の電圧源、１５０・・・第２の電圧源、１６０・・・第１のコンパレータ、１７０・・・第２のコンパレータ、１８０・・・オフタイム制御回路、１９０・・・ＳＲラッチ、２００・・・ＣＳ端子、２１０・・・スイッチ入力端子、２２０・・・三角波生成回路、２３０・・・第３のコンパレータ、２４０・・・ＡＮＤ回路接続端子

Claims

ＬＥＤを調光するＬＥＤ調光回路であって、
前記ＬＥＤに直列接続されたインダクタと、
電源端子とグラウンドとの間に、前記ＬＥＤ及び前記インダクタを介した電流パスを形成するか否かを切り替える第１のスイッチと、
前記第１のスイッチが前記電流パスを形成しないときに、前記インダクタに流れる電流を前記ＬＥＤに回生させる第２のスイッチと、
前記ＬＥＤの調光量を示す第１の制御信号に応じて、前記インダクタに流れる電流が、前記調光量に応じた範囲内で変動するように、前記第１のスイッチを制御する第２の制御信号を出力するヒステリシス制御回路と、
前記第１の制御信号が示す調光量が予め定められた基準調光量よりも高いときに、前記第２の制御信号を前記第１のスイッチに伝達し、前記第１の制御信号が示す調光量が前記基準調光量よりも低いときに、前記第２の制御信号において前記第１のスイッチをオン状態にする期間の少なくとも一部をマスクして間欠的に前記第１のスイッチに伝達する間欠動作制御回路と、
を備えたことを特徴とするＬＥＤ調光回路。
前記ヒステリシス制御回路は、前記第１の制御信号に応じて、前記インダクタに流れる電流の上限値と下限値とを設定し、前記インダクタに流れる電流が前記上限値と前記下限値との間にあるように前記第１のスイッチを制御する前記第２の制御信号を生成することを特徴とする請求項１に記載のＬＥＤ調光回路。
前記第１の制御信号が前記基準調光量を示すときの前記下限値は、零であることを特徴とする請求項２に記載のＬＥＤ調光回路。
前記間欠動作制御回路は、
前記第１の制御信号に応じたデューティのＰＷＭ信号を生成するＰＷＭ信号生成回路を備え、
前記ＰＷＭ信号に応じて、前記第２の制御信号をマスクして前記第１のスイッチに伝達することを特徴とする請求項１から３のいずれか１項に記載のＬＥＤ調光回路。
前記ＰＷＭ信号は、
前記第１の制御信号が前記基準調光量よりも高いことを示すときに、最大のデューティとなり、前記第１の制御信号が前記基準調光量よりも低いことを示すときに、前記第１の制御信号が示す値に応じたデューティとなることを特徴とする請求項４に記載のＬＥＤ調光回路。