JP2014139715A - 信号出力装置 - Google Patents

Abstract

【課題】乗算回路を用いずに、直線波形データを生成する信号出力装置を得る。
【解決手段】算出部６０は、出力部５０が更新回数＝ｎ回目（１≦ｎ≦Ｘ−１）において出力した信号値Ｙ_ｎを入力し、出力部５０が更新回数＝ｎ＋１回目に出力する信号値Ｙ_ｎ＋１への更新量ΔＹ_ｎ＋１を算出する。ここで、更新量ΔＹ_ｎ＋１は「（目標値ｂ−Ｙｎ）／（総更新回数Ｘ−ｎ）＋Ｙ_ｎ」である。そして、出力部５０は、更新回数＝ｎ＋１回目に信号値Ｙ_ｎを「信号値Ｙ_ｎ＋１＝信号値Ｙ_ｎ＋更新量ΔＹ_ｎ＋１」へ更新し、信号値Ｙ_ｎ＋１を出力する。
【選択図】図１

Description

本発明は、信号出力装置に関するものである。本発明は、特にデジタル信号を出力する信号出力装置に関するものである。

ＤＡコンバータ等へ出力される任意の波形データを生成するデジタル回路がある。このデジタル回路は、直線波形データを生成する（例えば、特許文献１）。
ここで、直線波形データとは、初期値ａ（開始値ａ）から目標値ｂ（終了値ｂ）に向かって直線的に値が更新される（値が変化する）信号である。そして、初期値ａ、目標値ｂ、総更新回数Ｘ（総出力回数Ｘ）が与えられた場合、直線波形データの更新回数（出力回数）ｎ回目の出力値Ｙ_ｎは、以下の式にて求められる。
Ｙ_ｎ＝ａ＋（ｂ−ａ）×ｄ。ここで、ｄ＝ｎ／Ｘ（更新回数/総更新回数＝割合）。
また、対数を用いることで、この直線波形データを生成するデジタル回路がある（例えば、特許文献２）。

特開昭５１−９３４８号公報 特開昭６２−２４５４３４号公報

例えば、特許文献１のように、初期値ａを用いて各回の出力値Ｙ_ｎを生成しようとすると乗算回路が必要となる。そして、乗算回路は加算回路や減算回路に比べ、回路規模が大きくなり、回路面積増大に繋がるという課題がある。また、特許文献２では、基本となる差分値をメモリに記憶し、そのメモリから取り出した値を使用して演算を行っており、乗算は不要となるが、代わりに近似値を格納したメモリ（ＲＡＭまたはＲＯＭ）が必要となる。更には、対数計算用のメモリも必要となる。その為、回路面積が増えてしまうという課題がある。

本発明は、例えば、乗算回路を用いずに、直線波形データを生成する信号出力装置を得ることを主な目的とする。

本発明に係る信号出力装置は、
予め設定された１回目〜Ｘ回目（Ｘは２以上の正の整数）の更新回数の各回において、信号値を更新し、更新した信号値を出力すると共に、更新回数＝ｎ回目（ｎ＝１）の前回である更新回数＝ｎ回目（ｎ＝０）に相当する初期状態に初期値の信号値を出力する出力部と、算出部とを備え、
（１）初期状態である更新回数＝ｎ回目（ｎ＝０）において、
前記出力部が、初期値ａを信号値Ｙ_０として出力し、
前記算出部が、前記出力部が出力した信号値Ｙ_０を入力し、入力した信号値Ｙ_０から目標値ｂまでの差分量（ｂ−Ｙ_０）を算出すると共に、算出した差分量（ｂ−Ｙ_０）に基づいて、信号値Ｙ_０から、前記出力部が更新回数＝ｎ回目（ｎ＝１）に出力する信号値Ｙ_１への更新量ΔＹ_１を算出し、
（２）更新回数＝ｎ回目（ｎ＝１）において、
前記出力部が、前記算出部により算出された更新量ΔＹ_１に基づき、信号値Ｙ_０を信号値Ｙ_１へ更新し、信号値Ｙ_１を出力し、
前記算出部が、前記出力部が出力した信号値Ｙ_１を入力し、入力した信号値Ｙ_１から目標値ｂまでの差分量（ｂ−Ｙ_１）を算出すると共に、算出した差分量（ｂ−Ｙ_１）に基づいて、信号値Ｙ_１から、前記出力部が更新回数＝ｎ回目（ｎ＝２）に出力する信号値Ｙ_２への更新量ΔＹ_２を算出し、
（３）更新回数＝ｎ回目（２≦ｎ≦Ｘ−１）においても、更新回数＝ｎ回目（ｎ＝１）と同様に、
前記出力部が、前記算出部により算出された更新量ΔＹ_ｎに基づき、信号値Ｙ_ｎ−１を信号値Ｙ_ｎへ更新し、信号値Ｙ_ｎを出力し、
前記算出部が、前記出力部が出力した信号値Ｙ_ｎを入力し、入力した信号値Ｙ_ｎから目標値ｂまでの差分量（ｂ−Ｙ_ｎ）を算出すると共に、算出した差分量（ｂ−Ｙ_ｎ）に基づいて、信号値Ｙ_ｎから、前記出力部が更新回数＝ｎ＋１回目に出力する信号値Ｙ_ｎ＋１への更新量ΔＹ_ｎ＋１を算出し、
（４）更新回数＝ｎ回目（ｎ＝Ｘ）において、
前記出力部が、前記算出部により算出された更新量ΔＹ_ｎに基づき、信号値Ｙ_ｎ−１を目標値ｂへ更新し、目標値ｂを最終的に出力することを特徴とする。

本発明に係る信号出力装置は、更新回数＝ｎ回目にて出力した信号値Ｙ_ｎを用いて、更新回数＝ｎ＋１回目に出力する信号値Ｙ_ｎ＋１への更新量ΔＹ_ｎ＋１を算出することで、信号値Ｙ_ｎ＋１の算出に初期値ａを用いない。そのため、本発明に係る信号出力装置は、乗算回路を用いずに直線波形データを生成することが可能である。

実施の形態１に係る信号出力装置１００の構成の例を示す図。 実施の形態１に係る直線波形データの例を示す図。 従来の直線波形データの算出処理を示す図。 実施の形態２に係る更新部４０の例を示す図。 実施の形態３に係る信号出力装置１００の例を示す図。 実施の形態４に係る波形データの例を示す図である（（ａ）は、更新回数＝０回目、（ｂ）は、更新回数＝１回目、（ｃ）は、更新回数＝２回目）。

実施の形態１．
（信号出力装置の構成）
図１は、信号出力装置１００の構成の例を示す図である。
信号出力装置１００は、直線波形データを生成する装置であり、換言すると、波形生成回路（波形生成装置）である。
信号出力装置１００は、出力部５０と算出部６０とを備える。
出力部５０は、加算器３と更新部４０とを備え、更新部４０は、セレクタ４と記憶素子５とを備える。また、算出部６０は、減算器１ａ（第１の減算器）と減算器１ｂ（第２の減算器）と除算器２とを備える。
直線波形データの具体例を示すと共に、信号出力装置の動作を以下に説明する。

（信号出力装置の動作の概要）
図２は、直線波形データの例を示す図である。
前述の通り、直線波形データとは、初期値ａから目標値ｂに向かって直線的に値が更新される（変化する）信号である。
図２の縦軸は、信号出力装置１００が出力する信号の信号値を示し、横軸は、信号出力装置１００が信号の信号値を更新する更新回数を示す。この更新回数は、信号出力装置１００が信号の信号値を更新し、更新した信号値を出力する出力回数と同じである。
出力部５０は、予め設定された１回目〜Ｘ回目（Ｘは２以上の正の整数）の更新回数の各回において、信号値を更新し、更新した信号値を出力すると共に、更新回数＝ｎ回目（ｎ＝１）の前回である更新回数＝ｎ回目（ｎ＝０）に相当する初期状態に初期値の信号値を出力する。

そして、実施の形態１の信号出力装置１００は、以下の式に基づいた信号値を出力する。
「信号値Ｙ_ｎ＋１＝（ｂ−Ｙ_ｎ）／（Ｘ−ｎ）＋Ｙ_ｎ」。
ここで、目標値ｂと予め設定されたＸ回目（Ｘは２以上の正の整数）は、定数である。
また、信号値Ｙ_ｎは、信号出力装置１００がｎ回目に更新した信号値であり、信号値Ｙ_ｎ＋１は、信号出力装置１００がｎ回目の次の回であるｎ＋１回目に更新する信号値である。すなわち、回数ｎと信号値Ｙ_ｎと信号値Ｙ_ｎ＋１とは変数である。
信号出力装置１００が図２に示す直線波形データを出力する動作の詳細を以下に説明する。

（初期状態における動作：ｎ＝０）
図１に示すように、セレクタ４には、加算器３からの出力と初期値ａとｉｎｉｔ信号とが入力される。
初期状態である更新回数＝ｎ回目（ｎ＝０）において、ｉｎｉｔ信号は「１（Ｈｉｇｈ）」となっている。そして、セレクタ４は、ｉｎｉｔ信号が「１（Ｈｉｇｈ）」の場合、初期値ａを選択して、記憶素子５に出力する。
ここで、図示は省略するが、信号出力装置１００は、初期値ａを記憶するメモリを備えており、セレクタ４は当該メモリから初期値ａを入力する。
記憶素子５は、セレクタ４から出力された初期値ａを記憶すると共に、記憶した初期値ａを信号値Ｙ_０として出力し続ける。すなわち、出力部５０は、初期状態において初期値ａを信号値Ｙ_０として出力する。
つまり、「信号値Ｙ_０＝初期値ａ」である。

ここで、記憶素子５は例えばフリップフロップ回路である。
図示は省略するが、信号出力装置１００は、周期的なクロック信号（クロックパルス）を生成するクロック信号生成回路を備えている。そして、クロック信号生成回路は、このクロック信号を記憶素子５に出力する。
記憶素子５はクロック信号が入力された時（例えば、クロック信号が「０（Ｌｏｗ）」から「１（Ｈｉｇｈ）」に立ちあがる時）に、信号入力端子に入力されている信号値を新たに記憶し、次のクロック信号が入力されるまで、記憶した信号値を出力し続ける。そして、記憶素子５は次のクロック信号が入力されると、次のクロック信号が入力された時に、信号入力端子に入力されている信号値を新たに記憶する。

なお、信号出力装置１００は、デジタル回路である。そして、信号値は複数ビットで表わされ、当該複数ビット分の処理がパラレルに行われるが、このパラレル処理の説明は、実施の形態１においては省略する（実施の形態２以降についても同様）。
具体例として、記憶素子５は、当該複数ビットの各ビットに対し記憶素子がそれぞれ備えられるが、複数の記憶素子の図示及びパラレル処理の説明を省略し、単に１つの記憶素子５として図示し、説明を進める。他の構成要素も同様である。

出力部５０が信号値Ｙ_０を出力すると、算出部６０の減算器１ａは、前記出力部が出力した信号値Ｙ_０と目標値ｂとを入力し、入力した信号値Ｙ_０から目標値ｂまでの差分量（ｂ−Ｙ_０）を算出し、算出した差分量（ｂ−Ｙ_０）を出力する。また、算出部６０の減算器１ｂは、出力部５０の更新回数ｎ（ｎ＝０）と、更新回数のＸ回目の回数Ｘ（総更新回数Ｘ）を入力し、回数Ｘから更新回数ｎを減算し、減算した結果を残回数（Ｘ−ｎ）＝（Ｘ−０）＝Ｘとして出力する。
ここで、図示は省略するが、信号出力装置１００は、目標値ｂを記憶するメモリを備えており、減算器１ａは当該メモリから目標値ｂを入力する。また、信号出力装置１００は、回数Ｘを記憶するメモリを備えており、減算器１ａは当該メモリから回数Ｘ（総更新回数Ｘ）を入力する。更に、図示は省略するが、信号出力装置１００は、更新回数ｎをカウントするカウント回路を備えており、減算器１ａは当該カウント回路から更新回数ｎを入力する。

そして、算出部６０の除算器２は、減算器１ａが出力した差分量（ｂ−Ｙ_０）と減算器１ｂが出力した残回数（Ｘ−ｎ）＝（Ｘ−０）＝Ｘとを入力し、差分量（ｂ−Ｙ_０）を残回数（Ｘ−ｎ）＝Ｘで除算し、除算した結果を更新量ΔＹ_１として出力する。すなわち、除算器２は、減算器１ａが出力した差分量（ｂ−Ｙ_０）に基づいて、信号値Ｙ_０から、出力部５０が更新回数＝ｎ回目（ｎ＝１）に出力する信号値Ｙ_１への更新量ΔＹ_１を算出する。

更に、出力部５０の加算器３は、除算器２が出力した更新量ΔＹ_１を入力し、信号値Ｙ_０と更新量ΔＹ_１とを加算し、加算した結果を信号値Ｙ_１としてセレクタ４に出力する。
すなわち、「信号値Ｙ_１＝（ｂ−Ｙ_０）／（Ｘ−ｎ）＋Ｙ_０＝（ｂ−ａ）／Ｘ＋ａ」となる。

この時点においては、セレクタ４は、初期値ａを選択したままであり、記憶素子５は、初期値ａを信号値Ｙ_０として出力している。

（更新回数＝１回目における動作：ｎ＝１）
そして、信号出力装置１００が信号値の更新処理を開始すると、カウント回路は、更新処理開始直後のクロック信号を更新回数＝１回目としてカウントする。

更に、信号出力装置１００が信号値の更新処理を開始すると、ｉｎｉｔ信号が「０（Ｌｏｗ）」になる。セレクタ４は、ｉｎｉｔ信号が「０（Ｌｏｗ）」になると、加算器３から出力された信号値Ｙ_１を選択して、信号値Ｙ_１を記憶素子５に出力する。つまり、更新回数＝ｎ回目（ｎ＝１）となったことを契機として、セレクタ４は、初期値ａから信号値Ｙ_１へ選択を切り替えて、信号値Ｙ_１を記憶素子５に出力する。
一方、記憶素子５もカウント回路が更新回数＝１回目としてカウントしたクロック信号を入力することにより、新たな信号値を記憶する。つまり、記憶素子５は、更新回数＝ｎ回目（ｎ＝１）となったことを契機として、セレクタ４から出力された信号値Ｙ_１を記憶すると共に、記憶した信号値Ｙ_１を出力する。
すなわち、更新回数＝ｎ回目（ｎ＝１）において、出力部５０は、算出部６０により算出された更新量ΔＹ_１に基づき、信号値Ｙ_０を信号値Ｙ_１へ更新し、信号値Ｙ_１を出力する。

一方、算出部６０の減算器１ａは、前記出力部が出力した信号値Ｙ_１と目標値ｂとを入力し、入力した信号値Ｙ_１から目標値ｂまでの差分量（ｂ−Ｙ_１）を算出し、算出した差分量（ｂ−Ｙ_１）を出力する。また、算出部６０の減算器１ｂは、出力部５０の更新回数ｎ（ｎ＝１）と、更新回数のＸ回目の回数Ｘを入力し、回数Ｘから更新回数ｎ＝１を減算し、減算した結果を残回数（Ｘ−ｎ）＝（Ｘ−１）として出力する。

更に、算出部６０の除算器２は、減算器１ａが出力した差分量（ｂ−Ｙ_１）と減算器１ｂが出力した残回数（Ｘ−１）とを入力し、差分量（ｂ−Ｙ_１）を残回数（Ｘ−１）で除算し、除算した結果を更新量ΔＹ_１として出力する。すなわち、除算器２は、減算器１ａが出力した差分量（ｂ−Ｙ_１）に基づいて、信号値Ｙ_１から、出力部５０が更新回数＝ｎ回目（ｎ＝２）に出力する信号値Ｙ_２への更新量ΔＹ_２を算出する。

そして、出力部５０の加算器３は、除算器２が出力した更新量ΔＹ_２を入力し、信号値Ｙ_１と更新量ΔＹ_２とを加算し、加算した結果を信号値Ｙ_２としてセレクタ４に出力する。
すなわち、「信号値Ｙ_２＝（ｂ−Ｙ_１）／（Ｘ−ｎ）＋Ｙ_１＝（ｂ−Ｙ_１）／（Ｘ−１）＋Ｙ_１」となる。

セレクタ４は、信号値Ｙ_２を記憶素子５に出力するが、この時点においては、更新処理開始後から２回目のクロック信号が発生しておらず、記憶素子５は、新たな信号値Ｙ_２が入力されていても、新たな信号値Ｙ_２を記憶しない。その為、記憶素子５は、信号値Ｙ_１を出力している。
そして、２回目のクロック信号が発生した時点で、カウント回路が更新回数＝２回目とカウントすると共に、記憶素子５が新たな信号値Ｙ_２を記憶し、記憶した信号値Ｙ_２を出力する。
すなわち、記憶素子５とは、信号値が更新されるタイミングで、更新された信号値を選択し、出力する。

（更新回数＝ｎ回目（２≦ｎ≦Ｘ−１）における動作）
更新回数＝ｎ回目（２≦ｎ≦Ｘ−１）においても、更新回数＝ｎ回目（ｎ＝１）と同様である。
ここで、更新回数＝ｎ回目とし、更新回数＝ｎ回目において出力部が出力する信号値を信号値Ｙ_ｎとして説明を進める。

更新回数＝ｎ回目において、記憶素子５は、セレクタ４から出力された信号値Ｙ_ｎを記憶すると共に、記憶した信号値Ｙ_ｎを出力する。すなわち、更新回数＝ｎ回目において、出力部５０は、算出部６０により算出された更新量ΔＹ_ｎに基づき、信号値Ｙ_ｎ−１を信号値Ｙ_ｎへ更新し、信号値Ｙ_ｎを出力する。ここで、信号値Ｙ_ｎ−１は、出力部が更新回数＝ｎ回目の直前の回（更新回数＝ｎ−１回目）に出力していた信号値である。

一方、算出部６０の減算器１ａは、前記出力部が出力した信号値Ｙ_ｎと目標値ｂとを入力し、入力した信号値Ｙ_ｎから目標値ｂまでの差分量（ｂ−Ｙ_ｎ）を算出し、算出した差分量（ｂ−Ｙ_ｎ）を出力する。換言すると、減算器１ａは、目標値ｂから更新回数＝ｎ回目の信号値Ｙ_ｎを減算し、減算した結果を差分量（ｂ−Ｙ_ｎ）として出力する。
また、算出部６０の減算器１ｂは、出力部５０の更新回数ｎと、更新回数のＸ回目の回数Ｘを入力し、回数Ｘから更新回数ｎを減算し、減算した結果を残回数（Ｘ−ｎ）として出力する。
更に、算出部６０の除算器２は、減算器１ａが出力した差分量（ｂ−Ｙ_ｎ）と減算器１ｂが出力した残回数（Ｘ−ｎ）とを入力し、差分量（ｂ−Ｙ_ｎ）を残回数（Ｘ−ｎ）で除算し、除算した結果を更新量ΔＹ_ｎ＋１として出力する。すなわち、除算器２は、減算器１ａが出力した差分量（ｂ−Ｙ_ｎ）に基づいて、信号値Ｙ_ｎから、出力部５０が更新回数＝ｎ＋１回目に出力する信号値Ｙ_ｎ＋１への更新量ΔＹ_ｎ＋１を算出する。
なお、ここで説明した算出部６０の動作は、初期状態（更新回数＝０回目（ｎ＝０））においても、同様である。

そして、出力部５０の加算器３は、除算器２が出力した更新量ΔＹ_ｎ＋１を入力し、更新回数＝ｎ回目の信号値Ｙ_ｎと更新量ΔＹ_ｎ＋１とを加算し、加算した結果を信号値Ｙ_ｎ＋１としてセレクタ４に出力する。
すなわち、「信号値Ｙ_ｎ＋１＝（ｂ−Ｙ_ｎ）／（Ｘ−ｎ）＋Ｙ_ｎ」となる。
セレクタ４は、信号値Ｙ_ｎ＋１を記憶素子５に出力する。
更新回数＝ｎ＋１回目において、記憶素子５は、セレクタ４から出力された信号値Ｙ_ｎ＋１を記憶すると共に、記憶した信号値Ｙ_ｎ＋１を出力する。すなわち、更新回数＝ｎ＋１回目において、出力部５０は、算出部６０により算出された更新量ΔＹ_ｎ＋１に基づき、信号値Ｙ_ｎを信号値Ｙ_ｎ＋１へ更新し、信号値Ｙ_ｎ＋１を出力する。
すなわち、更新部４０（セレクタ４及び記憶素子５）は、加算器３が出力した信号値Ｙ_ｎ＋１を入力し、更新回数＝ｎ＋１回目において、更新回数＝ｎ回目の信号値Ｙ_ｎを入力した信号値Ｙ_ｎ＋１に更新し、信号値Ｙ_ｎ＋１を出力する。
なお、ここで説明した出力部５０の動作は、初期状態（更新回数＝０回目（ｎ＝０））においても、同様である。

以上の動作をまとめると、算出部６０は、出力部５０が更新回数＝ｎ回目（１≦ｎ≦Ｘ−１）において出力した信号値Ｙ_ｎを入力し、入力した信号値Ｙ_ｎから目標値ｂまでの差分量（ｂ−Ｙ_ｎ）を算出する。更に、算出部６０は、算出した差分量（ｂ−Ｙ_ｎ）に基づいて、出力部５０がｎ回目に出力した信号値Ｙ_ｎから、出力部５０が更新回数＝ｎ＋１回目に出力する信号値Ｙ_ｎ＋１への更新量ΔＹ_ｎ＋１を算出する。
そして、出力部５０は、算出部により算出された更新量ΔＹ_ｎ＋１に基づき、更新回数＝ｎ＋１回目に信号値Ｙ_ｎを信号値Ｙ_ｎ＋１へ更新する。すなわち、出力部５０は、直前の回に出力した信号値Ｙ_ｎを用いて信号値Ｙ_ｎを信号値Ｙ_ｎ＋１に更新し、信号値Ｙ_ｎ＋１を出力する。

（更新回数＝ｎ回目（ｎ＝Ｘ）における動作）
更新回数＝Ｘ−１回目において、出力部５０の加算器３は、「信号値Ｙ_ｎ＋１＝（ｂ−Ｙ_ｎ）／（Ｘ−（Ｘ−１））＋Ｙ_ｎ＝ｂ」を算出する。セレクタ４は目標値ｂを記憶素子５に出力する。
そして、更新回数＝Ｘ回目において、記憶素子５は、セレクタ４から出力された目標値ｂを記憶すると共に、記憶した目標値ｂを出力する。すなわち、更新回数＝Ｘ回目において、出力部５０は、算出部６０により算出された更新量ΔＹ_ｎに基づき、信号値Ｙ_ｎ−１を目標値ｂへ更新し、目標値ｂを最終的に出力する。

（実施の形態１の効果）
図３は、従来の直線波形データの算出処理を示す図である。
従来は、「信号値Ｙ_ｎ＝ａ＋（ｂ−ａ）×（ｎ／Ｘ）」の式で信号値Ｙ_ｎを算出しているので、図３に示すように乗算器が必要であった。
一方、実施の形態１の信号出力装置１００は、「信号値Ｙ_ｎ＋１＝（ｂ−Ｙ_ｎ）／（Ｘ−ｎ）＋Ｙ_ｎ」の式で、直前の信号値Ｙ_ｎを用いて、次の信号値Ｙ_ｎ＋１を算出する。
つまり、実施の形態１の信号出力装置１００は、初動（更新回数１回目）以外は初期値ａを使うことなく、現在値（ｎ回目の信号値）を用いることで、次の回（ｎ＋１回目）の信号値を算出することが可能である。
その為、初期値からの経過時間分、乗算処理する必要がなくなるため、乗算器が必要なくなる。そして、回路面積を削減することが可能である。

実施の形態２．
実施の形態２について、主に実施の形態１との差異を説明する。
図４は、実施の形態２の更新部４０の例を示す図である。
実施の形態２では、更新部４０は、記憶素子５の代わりに、タイミング管理機能付き記憶素子６（記憶部）を有する。
このタイミング管理機能付き記憶素子６は、例えばイネーブル付きのフリップフロップ回路である。なお、タイミング管理機能付き記憶素子６は後述で説明の動作と同様の動作が可能であれば、イネーブル付きのフリップフロップ回路に限定されるものではない。

図示は省略するが、信号出力装置１００は、初期状態時と信号値の更新のタイミングになった時とに、ｒｅｎｅｗａｌ信号（ｒｅｎｅｗａｌパルス）を出力する（ｒｅｎｅｗａｌ信号を「１（Ｈｉｇｈ）」として出力する）ｒｅｎｅｗａｌ信号生成回路を備える。
そして、タイミング管理機能付き記憶素子６は、クロック信号に依存せず、例えばｒｅｎｅｗａｌ信号が「１」である場合に、セレクタ４が出力した信号値を記憶し、記憶した信号値を出力する。
なお、カウント回路は、実施の形態１と異なり、クロック信号ではなく、ｒｅｎｅｗａｌ信号を更新回数としてカウントする。
動作の詳細を以下に説明する。

（初期状態における動作）
セレクタ４は、実施の形態１と同様に初期値ａを出力する。
初期状態時において、ｒｅｎｅｗａｌ信号は「１」であり、タイミング管理機能付き記憶素子６は、セレクタ４から出力された初期値ａを記憶すると共に、記憶した初期値ａを信号値Ｙ_０として出力し続ける。
算出部６０は、実施の形態１と同様に、更新量ΔＹ_１を算出する。そして、出力部５０の加算器３及びセレクタ４は、実施の形態１と同様に、信号値Ｙ_１を出力する。

（更新回数＝１回目における動作）
信号値の更新の１回目のタイミングになった時に、ｒｅｎｅｗａｌ信号生成回路は、１回目のｒｅｎｅｗａｌ信号を出力する。
なお、信号値の更新のタイミングは、予め設定されており周期的でもよいし、周期的でなくてもよい。
そして、カウント回路は、１回目のｒｅｎｅｗａｌ信号を更新回数＝１回目としてカウントする。
更に、実施の形態１と同様に、セレクタ４は、信号値Ｙ_１をタイミング管理機能付き記憶素子６に出力する。

タイミング管理機能付き記憶素子６は、１回目のｒｅｎｅｗａｌ信号を入力することにより、信号値Ｙ_１を記憶すると共に、記憶した信号値Ｙ_１を出力する。
すなわち、タイミング管理機能付き記憶素子６は、更新回数＝ｎ回目（０≦ｎ≦Ｘ−１）の信号値Ｙ_ｎを記憶すると共に、記憶している信号値Ｙ_ｎを継続して出力し、更新回数＝ｎ＋１において、信号値Ｙ_ｎを信号値Ｙ_ｎ＋１に更新し、信号値Ｙ_ｎの代わりに更新した信号値Ｙ_ｎ＋１を新たに記憶し、記憶している信号値Ｙ_ｎ＋１を継続して出力する。

そして、算出部６０は、実施の形態１と同様に更新量ΔＹ_２を算出し、出力部５０の加算器３及びセレクタ４は、実施の形態１と同様に、信号値Ｙ_２を出力する。
ここで、実施の形態１では、次のクロック信号が発生すると、算出部６０及び出力部５０の加算器３の算出処理中であっても、記憶素子５が記憶する信号値は更新されてしまう。一方、実施の形態２では、ｒｅｎｅｗａｌ信号によりタイミング管理機能付き記憶素子６が記憶する信号値が更新されるので、次のクロック信号が発生しても構わない。すなわち、算出部６０及び出力部５０の加算器３の算出処理が１クロック以上かかってもよい。

そして、信号値の更新の２回目のタイミングになった時に、ｒｅｎｅｗａｌ信号生成回路は、２回目のｒｅｎｅｗａｌ信号を出力し、カウント回路は、２回目のｒｅｎｅｗａｌ信号を更新回数＝２回目としてカウントする。
そして、タイミング管理機能付き記憶素子６は、２回目のｒｅｎｅｗａｌ信号を入力することにより、信号値Ｙ_２を記憶すると共に、記憶した信号値Ｙ_２を出力する。
以降の処理は、説明を省略する。

（実施の形態２の効果）
算出部６０及び出力部５０の加算器３の算出処理が１クロック以上かかる場合においても、実施の形態１と同様の効果を得ることができる。

実施の形態３．
本実施の形態について、主に実施の形態１との差異を説明する。
図５は、実施の形態３の信号出力装置１００の例を示す図である。
実施の形態３の信号出力装置１００は、出力部５０と算出部６０とに加え、カウント回路１０とタイミング管理部１１とを備える。
算出部６０は、実施の形態１の構成に加え、誤差補正部９を備える。誤差補正部９は、除算器２の除算により生じる誤差を補正する。誤差補正部９は、例えば小数点以下の四捨五入を行うが、四捨五入に限らず、どのような誤差補正でも良い。信号出力装置１００から出力される信号値において、誤差を許容できるならば、誤差補正部９は、無くても良い。
カウント回路１０は、実施の形態１及び実施の形態２では図示を省略していたカウント回路の具体例である。カウント回路１０は加算器３ａ、セレクタ４ｂ、記憶素子５ａ、比較器８ａを備える。
タイミング管理部１１は、比較器８ｂ、ＡＮＤゲート７を備える。タイミング管理部１１は、信号値を更新するタイミングを管理している。
出力部５０は実施の形態１の構成に加え、セレクタ４ａを備える。
動作の詳細を以下に説明する。

（初期状態における動作）
セレクタ４には、ＲＳＴＮ信号が入力されている。初期状態である更新回数＝ｎ回目（ｎ＝０）において、ＲＳＴＮ信号は「０（Ｌｏｗ）」である。セレクタ４は、ＲＳＴＮ信号が「０（Ｌｏｗ）」の場合、初期値ａを出力する。
記憶素子５は、セレクタ４から出力された初期値ａを記憶すると共に、記憶した初期値ａを信号値Ｙ_０として出力する。
出力部５０の加算器３及びセレクタ４ａと、算出部６０の減算器１ｂとは、この信号値Ｙ_０を入力する。
算出部６０は、実施の形態１と同様に、更新量ΔＹ_１を算出する。ここで、カウント回路１０の記憶素子５ａは、初期状態において「０（Ｌｏｗ）」を出力している。なお、誤差補正部９の処理は説明を省略する。そして、出力部５０の加算器３は、実施の形態１と同様に、信号値Ｙ_１を出力する。

ここで、前述の通り、カウント回路１０の記憶素子５ａは、初期状態において「０（Ｌｏｗ）」を出力しており、比較器８ａはメモリに記憶された回数Ｘと記憶素子５ａの出力とを比較する。
ここで、回数Ｘは、例えば「６回」として説明を進める。この場合、回数Ｘと記憶素子５ａの出力「０」とは等しくないので、比較器８ａは「０（Ｌｏｗ）」を出力する。また、加算器３ａには記憶素子５ａの出力「０」が更新回数ｎとして入力される。
加算器３ａは、「更新回数ｎ＝０」に「１」を加算し、セレクタ４ｂは、比較器８ａからの信号が「０」である為に、加算器３ａの出力である「更新回数ｎ＝１」を出力する。
ここで、記憶素子５ａは、イネーブル付きのＤ型フリップフロップ回路であり、例えば、ｒｅｎｅｗａｌ信号が「０（Ｌｏｗ）」から「１（Ｈｉｇｈ）」に立ちあがる際に「更新回数ｎ＝１」を記憶する。この場合、記憶素子５ａは、「更新回数ｎ＝１」を記憶せず、「０」を出力し続ける。

一方、タイミング管理部１１の比較器８ｂは、メモリに記憶された「回数Ｘ＝６回」を「ＩＮ２」として入力する。
更に、比較器８ｂは、カウント回路１０の記憶素子５ａの出力「更新回数ｎ＝０」を「ＩＮ１」として入力する。
比較器８ｂは、「ＩＮ１」と「ＩＮ２」とを比較し、「ＩＮ１≦ＩＮ２」の場合に「１（Ｈｉｇｈ）」を出力する。
ここで、ＡＮＤゲート７は、比較器８ｂの出力とｒｅｎｅｗａｌ信号との両方が「１（Ｈｉｇｈ）」である場合に「１（Ｈｉｇｈ）」を出力するので、初期状態においては、ＡＮＤゲート７は、「０（Ｌｏｗ）」を出力する。

そして、セレクタ４ａは、ＡＮＤゲート７の出力が「０（Ｌｏｗ）」の場合は、加算器３から出力される信号値Ｙ_１ではなく、記憶素子５から出力される信号値Ｙ_０を選択して出力する。

（更新回数＝１回目における動作）
信号出力装置１００が信号値の更新処理を開始すると、ＲＳＴＮ信号は「１（Ｈｉｇｈ）」に設定され、セレクタ４は、セレクタ４ａから入力した信号値を選択して出力するが、この時点では、セレクタ４ａは信号値Ｙ_０を出力しているので、セレクタ４が出力する信号値に変化はない。

実施の形態２と同様に、信号値の更新の１回目のタイミングになった時に、ｒｅｎｅｗａｌ信号生成回路は、１回目のｒｅｎｅｗａｌ信号を出力する。
ここで、ｒｅｎｅｗａｌ信号が例えば、１μｓ、１０μｓ、１００μｓ等の一定周期で発生することで、信号出力装置１００が一定時間ごとに信号値を更新するようになる。すなわち、更新回数ｎを時間に変換して制御することが可能である。

カウント回路１０の記憶素子５ａは、ｒｅｎｅｗａｌ信号が「０（Ｌｏｗ）」から「１（Ｈｉｇｈ）」に立ちあがると、セレクタ４ｂから出力されている「更新回数ｎ＝１」を記憶し、「更新回数ｎ＝１」を出力する。
一方、タイミング管理部１１の比較器８ｂは、ＩＮ１（カウント回路１０の記憶素子５ａの出力「更新回数ｎ＝１」）とＩＮ２（回数Ｘ＝６回）とを比較し、「ＩＮ１≦ＩＮ２」なので「１（Ｈｉｇｈ）」を出力する。
そして、ＡＮＤゲート７にもｒｅｎｅｗａｌ信号が入力されており、ＡＮＤゲート７は、ｒｅｎｅｗａｌ信号が入力されている期間（ｒｅｎｅｗａｌ信号が「１（Ｈｉｇｈ）」の期間）において「１（Ｈｉｇｈ）」を出力する。
なお、ｒｅｎｅｗａｌ信号が入力されている期間、すなわちｒｅｎｅｗａｌ信号のパルス幅は、算出部６０によって更新量が算出される時間よりも短く設定される。

セレクタ４ａは、ＡＮＤゲート７の出力が「１（Ｈｉｇｈ）」の場合は、加算器３から出力される信号値Ｙ_１を選択して出力する。そして、記憶素子５は、信号値Ｙ_１を記憶し、信号値Ｙ_１を出力する。

一方、カウント回路１０の比較器８ａは、「回数Ｘ＝６回」と記憶素子５ａの出力「更新回数ｎ＝１」とは等しくないので、比較器８ａは「０（Ｌｏｗ）」を出力する。また、加算器３ａには記憶素子５ａの出力「更新回数ｎ＝１」が更新回数ｎとして入力される。
加算器３ａは、「更新回数ｎ＝１」に「１」を加算し、セレクタ４ｂは、比較器８ａからの信号が「０」である為に、加算器３ａの出力である「更新回数ｎ＝２」を出力する。
ここで、記憶素子５ａは、次のｒｅｎｅｗａｌ信号が０（Ｌｏｗ）」から「１（Ｈｉｇｈ）」に立ちあがる時までは、「更新回数ｎ＝２」を記憶しない。

算出部６０は、「更新回数ｎ＝１」を用いて、更新量ΔＹ_２を算出する。そして、出力部５０の加算器３は、信号値Ｙ_２を出力する。ここで、ｒｅｎｅｗａｌ信号が入力されている期間（ｒｅｎｅｗａｌ信号が「１（Ｈｉｇｈ）」の期間）は、算出部６０が更新量ΔＹ_２を算出する時間よりも短い為、セレクタ４ａは、加算器３から出力される信号値Ｙ_２ではなく、記憶素子５から出力される信号値Ｙ_１を選択して出力する。

更新回数ｎ＝２回目〜５回目における動作は、更新回数ｎ＝１回目と同様である為、説明を省略する。

（更新回数＝６回目（更新回数ｎ＝Ｘ）における動作）
更新回数ｎ＝５回目において、記憶素子５から信号値Ｙ_５が出力され、セレクタ４ａには信号値Ｙ_６が入力されている。ここで、信号値Ｙ_６は目標値ｂと等しい。
そして、ｒｅｎｅｗａｌ信号生成回路により６回目のｒｅｎｅｗａｌ信号が出力されると、カウント回路１０の記憶素子５ａは、「更新回数ｎ＝６」を出力する。

タイミング管理部１１の比較器８ｂは、ＩＮ１（カウント回路１０の記憶素子５ａの出力「更新回数ｎ＝６」）とＩＮ２（回数Ｘ＝６回）とを比較し、「ＩＮ１≦ＩＮ２」なので「１（Ｈｉｇｈ）」を出力する。
なお、更新回数ｎが「６回」を超えると、比較器８ｂは、「０（Ｌｏｗ）」のみを出力するようになる。
ＡＮＤゲート７にもｒｅｎｅｗａｌ信号が入力されており、ＡＮＤゲート７は、「１（Ｈｉｇｈ）」を出力する。
そして、セレクタ４ａは、ＡＮＤゲート７の出力が「１（Ｈｉｇｈ）」の場合は、加算器３から出力される信号値Ｙ_６を選択して出力する。そして、記憶素子５は、信号値Ｙ_６を記憶し、信号値Ｙ_６を出力する。

一方、カウント回路１０の比較器８ａは、「回数Ｘ＝６回」と記憶素子５ａの出力「更新回数ｎ＝６」が等しくなったので、比較器８ａは「１（Ｈｉｇｈ）」を出力する。
ここで、セレクタ４ｂには、記憶素子５ａの出力「更新回数ｎ＝６」と、加算器３ａにより「１」が加算された「更新回数ｎ＝７」とが入力されるが、セレクタ４ｂは、比較器８ａからの信号が「１」である為に、「更新回数ｎ＝６」を出力する。
すなわち、７回目のｒｅｎｅｗａｌ信号が発生しても、カウント回路１０は、更新回数ｎを「回数Ｘ＝６回」までしか更新しない。
そして、信号出力装置１００は、最終的に目標値ｂを出力する。

（実施の形態３の効果）
実施の形態３の信号出力装置１００は、セレクタ４ａにより、記憶素子５に入力する信号値を選択している。つまり、セレクタ４ａは信号値の更新のタイミングで無い場合には、元の信号値Ｙ_ｎを選択し、信号値の更新のタイミングになると、更新値である信号値Ｙ_ｎ＋１を選択する。
このような回路構成とすることで、実施の形態２のようにイネーブル付きのフリップフロップ回路を用いなくても、実施の形態１と同様の効果を得ることが出来る。

実施の形態４．
本実施の形態について、主に実施の形態１との差異を説明する。
実施の形態１では、目標値ｂが固定値の場合を説明したが、実施の形態４では目標値ｂが変数である場合を図６を用いて説明する。
換言すると、実施の形態４は、「信号値Ｙ_ｎ＋１＝（ｂ−Ｙ_ｎ）／（Ｘ−ｎ）＋Ｙ_ｎ」において、目標値がｂ_０からｂ_１へと変更される変更される場合に相当する。
図６は、波形データの例を示す図である（図６の（ａ）は、更新回数＝０回目、図６の（ｂ）は、更新回数＝１回目、図６の（ｃ）は、更新回数＝２回目）。

（初期状態における動作）
図６の（ａ）に示すように、初期状態である更新回数＝ｎ回目（ｎ＝０）において、算出部６０は、初期目標値ｂ_０を目標値ｂとして、差分量（ｂ_０−Ｙ_０）を算出し、更に、更新量ΔＹ_１を算出する。算出の方法は、実施の形態１と同様である。
そして、出力部５０は、実施の形態１と同様に「信号値Ｙ_０＝初期値ａ」を出力する。

（更新回数＝１回目における動作）
図６の（ｂ）に示すように、出力部５０は、実施の形態１と同様に、更新量ΔＹ_１に基づいた信号値Ｙ_１を出力する。
ここで、実施の形態４においては、減算器１ａに入力される目標値ｂの値が更新される。具体的には、減算器１ａは、初期目標値ｂ_０から値が変更された変更目標値ｂ_１を目標値ｂとして入力する。
そして、算出部６０は、差分量（ｂ_１−Ｙ_ｎ）を算出する。
ここで、変更目標値ｂ_１は、初期目標値ｂ_０よりも大きい値として説明を進めるが、変更目標値ｂ_１は、初期目標値ｂ_０よりも小さい値であってもよい。
そして、算出部６０は、更新量ΔＹ_１よりも大きい更新量ΔＹ_２を算出する。

（更新回数＝２回目における動作）
図６の（ｃ）に示すように、出力部５０は、更新量ΔＹ_２に基づいた信号値Ｙ_２を出力する。
更に、変更目標値ｂ_１が変更目標値ｂ_１よりも大きい変更目標値ｂ_２に更新されると、算出部６０は、更新量ΔＹ_２よりも大きい更新量ΔＹ_３を算出する。
以降の処理は説明を省略するが、目標値ｂは、以降の更新回数（３回目〜Ｘ−１回目）の各回において、更新されてもよい。
そして、目標値ｂは増加されたり、減少されたりしてもよい。

また、目標値ｂは、更新回数＝１回目〜Ｘ−１回目のうちの少なくともいずれかである更新回数＝ｎ回目において更新されてもよい。
例えば、更新回数＝１回目〜Ｘ−１回目（Ｘ≧５とする）のうちの３回目だけ目標値ｂが変更されれば、信号出力装置１００は、更新回数＝０回目〜３回目まで線形性を保った第１の直線波形データを出力し、更新回数＝３回目〜Ｘ回目までは、第１の直線波形データとは傾きが異なる新たな線形性を保った第２の直線波形データを出力する。

（実施の形態４の効果）
実施の形態４の信号出力装置１００は、信号値の更新処理中に、目標値ｂが変更された場合であっても、変更された目標値に向かって線形性を保った直線波形データを出力することが可能である。
そして、信号出力装置１００は、直線波形データだけではなく、任意の波形データを生成できる。例えば、更新間隔を微小化していけば、信号出力装置１００は、近似的に任意の曲線波形データを生成することが可能となる。

以上、本発明の実施の形態１〜４について説明したが、これらの実施の形態のうち、２つ以上を組み合わせて実施しても構わない。あるいは、これらの実施の形態のうち、１つを部分的に実施しても構わない。あるいは、これらの実施の形態のうち、２つ以上を部分的に組み合わせて実施しても構わない。なお、本発明は、これらの実施の形態に限定されるものではなく、必要に応じて種々の変更が可能である。

１ａ，１ｂ 減算器、２ 除算器、３，３ａ 加算器、４，４ａ，４ｂ セレクタ、５，５ａ 記憶素子、６ タイミング管理機能付き記憶素子、７ ＡＮＤゲート、８ａ，８ｂ 比較器、９ 誤差補正部、１０ カウント回路、１１ タイミング管理部、４０ 更新部、５０ 出力部、６０ 算出部、１００ 信号出力装置。

Claims (5)

1. 予め設定された１回目〜Ｘ回目（Ｘは２以上の正の整数）の更新回数の各回において、信号値を更新し、更新した信号値を出力すると共に、更新回数＝ｎ回目（ｎ＝１）の前回である更新回数＝ｎ回目（ｎ＝０）に相当する初期状態に初期値の信号値を出力する出力部と、算出部とを備え、
   （１）初期状態である更新回数＝ｎ回目（ｎ＝０）において、
   前記出力部が、初期値ａを信号値Ｙ_０として出力し、
   前記算出部が、前記出力部が出力した信号値Ｙ_０を入力し、入力した信号値Ｙ_０から目標値ｂまでの差分量（ｂ−Ｙ_０）を算出すると共に、算出した差分量（ｂ−Ｙ_０）に基づいて、信号値Ｙ_０から、前記出力部が更新回数＝ｎ回目（ｎ＝１）に出力する信号値Ｙ_１への更新量ΔＹ_１を算出し、
   （２）更新回数＝ｎ回目（ｎ＝１）において、
   前記出力部が、前記算出部により算出された更新量ΔＹ_１に基づき、信号値Ｙ_０を信号値Ｙ_１へ更新し、信号値Ｙ_１を出力し、
   前記算出部が、前記出力部が出力した信号値Ｙ_１を入力し、入力した信号値Ｙ_１から目標値ｂまでの差分量（ｂ−Ｙ_１）を算出すると共に、算出した差分量（ｂ−Ｙ_１）に基づいて、信号値Ｙ_１から、前記出力部が更新回数＝ｎ回目（ｎ＝２）に出力する信号値Ｙ_２への更新量ΔＹ_２を算出し、
   （３）更新回数＝ｎ回目（２≦ｎ≦Ｘ−１）においても、更新回数＝ｎ回目（ｎ＝１）と同様に、
   前記出力部が、前記算出部により算出された更新量ΔＹ_ｎに基づき、信号値Ｙ_ｎ−１を信号値Ｙ_ｎへ更新し、信号値Ｙ_ｎを出力し、
   前記算出部が、前記出力部が出力した信号値Ｙ_ｎを入力し、入力した信号値Ｙ_ｎから目標値ｂまでの差分量（ｂ−Ｙ_ｎ）を算出すると共に、算出した差分量（ｂ−Ｙ_ｎ）に基づいて、信号値Ｙ_ｎから、前記出力部が更新回数＝ｎ＋１回目に出力する信号値Ｙ_ｎ＋１への更新量ΔＹ_ｎ＋１を算出し、
   （４）更新回数＝ｎ回目（ｎ＝Ｘ）において、
   前記出力部が、前記算出部により算出された更新量ΔＹ_ｎに基づき、信号値Ｙ_ｎ−１を目標値ｂへ更新し、目標値ｂを最終的に出力することを特徴とする信号出力装置。
2. 前記算出部は、
   更新回数＝ｎ回目（０≦ｎ≦Ｘ−１）において、
   前記出力部が出力した信号値Ｙ_ｎと、目標値ｂとを入力し、目標値ｂから更新回数＝ｎ回目の信号値Ｙ_ｎを減算し、減算した結果を差分量（ｂ−Ｙ_ｎ）として出力する第１の減算器と、
   前記出力部の更新回数ｎと、更新回数のＸ回目の回数Ｘとを入力し、回数Ｘから更新回数ｎを減算し、減算した結果を残回数（Ｘ−ｎ）として出力する第２の減算器と、
   前記第１の減算器が出力した差分量（ｂ−Ｙ_ｎ）と前記第２の減算器が出力した残回数（Ｘ−ｎ）とを入力し、差分量（ｂ−Ｙ_ｎ）を残回数（Ｘ−ｎ）で除算し、除算した結果を更新量ΔＹ_ｎ＋１として出力する除算器と
   を有し、
   前記出力部は、
   前記除算器が出力した更新量ΔＹ_ｎ＋１を入力し、更新回数＝ｎ回目の信号値Ｙ_ｎと更新量ΔＹ_ｎ＋１とを加算し、加算した結果を信号値Ｙ_ｎ＋１として出力する加算器と、
   前記加算器が出力した信号値Ｙ_ｎ＋１を入力し、更新回数＝ｎ＋１回目において、更新回数＝ｎ回目の信号値Ｙ_ｎを入力した信号値Ｙ_ｎ＋１に更新し、信号値Ｙ_ｎ＋１を出力する更新部と
   を有することを特徴とする請求項１記載の信号出力装置。
3. 前記出力部の前記更新部は、
   更新回数＝ｎ回目（０≦ｎ≦Ｘ−１）の信号値Ｙ_ｎを記憶すると共に、記憶している信号値Ｙ_ｎを継続して出力し、更新回数＝ｎ＋１において、信号値Ｙ_ｎを信号値Ｙ_ｎ＋１に更新し、信号値Ｙ_ｎの代わりに更新した信号値Ｙ_ｎ＋１を新たに記憶し、記憶している信号値Ｙ_ｎ＋１を継続して出力する記憶部を有することを特徴とする請求項２記載の信号出力装置。
4. 前記算出部は、
   更新回数＝ｎ回目（ｎ＝０）において、初期目標値ｂ_０を目標値ｂとして、差分量（ｂ_０−Ｙ_０）を算出し、
   更新回数＝１回目〜Ｘ−１回目のうちの少なくともいずれかである更新回数＝ｎ回目において、前記初期目標値ｂ_０から値が変更された変更目標値ｂ_１を目標値ｂとして、差分量（ｂ_１−Ｙ_ｎ）を算出することを特徴とする請求項１〜３のいずれかに記載の信号出力装置。
5. 予め設定された１回目〜Ｘ回目（Ｘは２以上の正の整数）の更新回数の各回において、直前の回に出力した信号値Ｙ_ｎを用いて信号値Ｙ_ｎを信号値Ｙ_ｎ＋１に更新し、信号値Ｙ_ｎ＋１を出力する出力部と、
   前記出力部が更新回数＝ｎ回目（１≦ｎ≦Ｘ−１）において出力した信号値Ｙ_ｎを入力し、入力した信号値Ｙ_ｎから目標値ｂまでの差分量（ｂ−Ｙ_ｎ）を算出すると共に、算出した差分量（ｂ−Ｙ_ｎ）に基づいて、前記出力部が前記ｎ回目に出力した信号値Ｙ_ｎから、前記出力部が更新回数＝ｎ＋１回目に出力する信号値Ｙ_ｎ＋１への更新量ΔＹを算出する算出部と
   を備え、
   前記出力部は、
   前記算出部により算出された更新量ΔＹに基づき、更新回数＝ｎ＋１回目に信号値Ｙ_ｎを信号値Ｙ_ｎ＋１へ更新することを特徴とする信号出力装置。

Images