JP2014127512A - 配線基板、電子装置及び電子装置の製造方法 - Google Patents

Abstract

【課題】電子装置の大型化を抑えることのできる、インダクタを備えた配線基板を提供する。
【解決手段】配線基板１０は、ワイヤインダクタ２０を備える。ワイヤインダクタ２０は、基板１１の表面１１ａ上に設けられた磁性体１２と、表面１１ａ上に磁性体１２を挟んで設けられた電極１３及び電極１４とを含む。電極１３（例えば電極１３ｂ）は、表面１１ａよりも下層で磁性体１２に交差して設けられた配線１５（例えば配線１５ｂ）に電気的に接続され、電極１４（例えば電極１４ａ）は、表面１１ａよりも下層で磁性体１２に交差して設けられた別の配線１５（例えば配線１５ａ）に電気的に接続される。これらの電極１３と電極１４の間が、磁性体１２を跨ぐワイヤ１９（例えばワイヤ１９ａ）で結線される。
【選択図】図１

Description

本発明は、配線基板、電子装置及び電子装置の製造方法に関する。

半導体チップ等の能動部品とインダクタ部品等の受動部品を配線基板に実装した電子装置が知られている。
インダクタ部品として、例えば、磁性体層とコイルパターンを積層して磁性材料で覆われた螺旋状のコイルを形成し、そのコイルの始端及び終端にそれぞれ外部電極を接続した、積層インダクタが知られている。

また、インダクタを備える電子装置として、圧電基板上に複数の導体パターンを設け、複数の導体パターン上に磁性体部材をダイボンディングにより設け、磁性体部材を跨いで隣接導体パターンの端部間をワイヤで結線したコイル構造を有するものが知られている。このほか、絶縁基板上に複数の配線パターンを設け、複数の配線パターン上に絶縁シートを介してコアを設け、コアを跨いで複数の配線パターンの端子間をワイヤで結線したコイル構造を有するものが知られている。

特開２００６−１６５８３０号公報 特開２０１１−９１２６９号公報 実開平７−１４７２０号公報 特開２００１−１６７９４１号公報

ところで、例えば半導体チップとインダクタ部品をパッケージ基板に実装する電子装置（半導体パッケージ）では、インダクタ部品のサイズ（高さ）、半導体チップとの間に確保する距離のために、半導体パッケージが大型化する場合がある。半導体パッケージをマザー基板に実装する電子装置（半導体モジュール）において、インダクタ部品をそのマザー基板に実装すると、同様にインダクタ部品のサイズ等のために、半導体モジュールの大型化を招く恐れがある。このような大型化を抑えるため、より小型のインダクタ部品を用いた時には、目的のインダクタンス値が得られないことが起こり得る。

また、上記のようなワイヤを用いたコイル構造では、磁性体部分の厚みに応じてワイヤの高さが高くなるため、コイル構造、及びそのコイル構造を採用した電子装置を小型化（薄型化）できない場合がある。

本発明の一観点によれば、基板と、前記基板の第１面上に設けられた磁性体と、前記第１面上に前記磁性体を挟んで設けられた第１電極及び第２電極と、前記基板の前記第１面よりも下層に、前記磁性体に交差して設けられ、前記第１電極に電気的に接続された第１配線と、前記基板の前記第１面よりも下層に、前記磁性体に交差して設けられ、前記第２電極に電気的に接続された第２配線と、前記磁性体を跨いで前記第１電極と前記第２電極とを結線するワイヤとを含む配線基板が提供される。

この配線基板では、磁性体とそれを挟む第１電極及び第２電極が、基板の第１面上に設けられ、第１電極及び第２電極が、第１面よりも下層で磁性体に交差するように設けられた第１配線及び第２配線に電気的に接続され、磁性体を跨ぐワイヤで結線される。磁性体の周りにコイルが形成され、配線基板にインダクタが設けられる。

また、本発明の一観点によれば、上記のような配線基板を含む電子装置、及び電子装置の製造方法が提供される。

開示の技術によれば、インダクタを備える配線基板を実現することが可能になる。このような配線基板を用いることで、別途インダクタ部品を実装する場合に比べて大型化が抑えられた電子装置を実現することが可能になる。

配線基板の一例を示す図（その１）である。 配線基板の一例を示す図（その２）である。 配線基板の第１変形例を示す図である。 配線基板の第２変形例を示す図である。 配線基板の第３変形例を示す図である。 配線基板の第４変形例を示す図である。 積層インダクタの一例を示す図である。 半導体パッケージの一例を示す図である。 半導体モジュールの一例を示す図である。 半導体パッケージの回路の一例を示す図である。 半導体パッケージの別例を示す図である。 半導体モジュールの別例を示す図である。 半導体パッケージの説明図（その１）である。 半導体パッケージの説明図（その２）である。 配線基板の形成方法の一例を示す図である。 配線基板の別例を示す図である。 半導体パッケージの形成方法の一例を示す図である。 別形態の半導体パッケージの一例を示す図である。 ワイヤインダクタの説明図である。

図１及び図２は配線基板の一例を示す図である。尚、図１は配線基板の一例の斜視模式図である。図２は図１のＬ１−Ｌ１線に沿った断面模式図である。尚、図２には、便宜上、ワイヤの全体を図示している。

図１及び図２に示す配線基板１０は、基板１１と、基板１１の表面１１ａに延在する磁性体１２、ここでは一例として方向Ｓに延在する磁性体１２を有している。
基板１１の表面１１ａには、磁性体１２を挟んで一方の側に複数の電極１３が設けられ、他方の側に複数の電極１４が設けられている。ここでは一例として、磁性体１２の一方の側に４つの電極１３ａ，１３ｂ，１３ｃ，１３ｄが設けられ、他方の側に４つの電極１４ａ，１４ｂ，１４ｃ，１４ｄが設けられている場合を例示している。

基板１１には、例えば、エポキシ樹脂、ポリイミド樹脂、フェノール樹脂、ポリエステル樹脂等の樹脂、或いはそのような樹脂をガラス繊維や炭素繊維に含浸させたプリプレグ等を用いて形成される多層プリント基板を用いることができる。尚、基板１１には、セラミック基板のようなコア材が含まれていてもよい。

基板１１の表面１１ａに設けられる磁性体１２には、磁性を示す材料、例えば金属材料やフェライト材料を用いることができる。電極１３ａ，１３ｂ，１３ｃ，１３ｄ及び電極１４ａ，１４ｂ，１４ｃ，１４ｄには、導電性を示す材料、例えば金属材料を用いることができる。

磁性体１２、電極１３ａ，１３ｂ，１３ｃ，１３ｄ及び電極１４ａ，１４ｂ，１４ｃ，１４ｄには、同じ材料を用いることができる。この場合、磁性体１２、電極１３ａ，１３ｂ，１３ｃ，１３ｄ及び電極１４ａ，１４ｂ，１４ｃ，１４ｄには、例えば、銅（Ｃｕ）又はＣｕを主体とする材料を用いることができる。磁性体１２、電極１３ａ，１３ｂ，１３ｃ，１３ｄ及び電極１４ａ，１４ｂ，１４ｃ，１４ｄには、異なる材料を用いることもできる。

基板１１には、その表面１１ａよりも下層、例えばその内層に、表面１１ａの磁性体１２と交差するように延在する複数本の配線１５が設けられている。各配線１５には、表面１１ａに通じるビア１６及びビア１７が設けられている。配線１５、ビア１６及びビア１７には、導電性を示す材料、例えば金属材料を用いることができる。配線１５には、例えば、Ｃｕ又はＣｕを主体とする材料を用いることができる。ビア１６及びビア１７にも同様に、例えば、Ｃｕ又はＣｕを主体とする材料を用いることができる。

ここでは一例として、４本の配線１５ａ，１５ｂ，１５ｃ，１５ｄが設けられている場合を例示している。配線１５ａは、磁性体１２を挟んで一方の側に設けられたビア１６ａを介して表面１１ａの電極１３ａに電気的に接続され、他方の側に設けられたビア１７ａを介して表面１１ａの電極１４ａに電気的に接続されている。同様に、配線１５ｂは、ビア１６ｂを介して電極１３ｂに電気的に接続され、ビア１７ｂを介して電極１４ｂに電気的に接続されている。配線１５ｃは、ビア１６ｃを介して電極１３ｃに電気的に接続され、ビア１７ｃを介して電極１４ｃに電気的に接続されている。配線１５ｄは、ビア１６ｄを介して電極１３ｄに電気的に接続され、ビア１７ｄを介して電極１４ｄに電気的に接続されている。

基板１１の表面１１ａには、絶縁膜１８が設けられている。絶縁膜１８は、基板１１の表面１１ａを保護する保護膜としての機能を有する。絶縁膜１８には、例えば、ソルダレジスト等のレジスト材料を用いることができる。電極１３ａ，１３ｂ，１３ｃ，１３ｄ及び電極１４ａ，１４ｂ，１４ｃ，１４ｄはそれぞれ、少なくとも一部が絶縁膜１８から露出するように設けられている。

絶縁膜１８は、例えば図１及び図２に示すように、磁性体１２を被覆するように設けられる。この場合、絶縁膜１８は、基板１１の表面１１ａを保護する保護膜としての機能のほか、表面１１ａに設けられた磁性体１２を保護する保護膜としての機能を有する。

絶縁膜１８から露出する所定の電極１３と電極１４の間は、ワイヤ１９で結線されている。例えば、電極１４ａと電極１３ｂがワイヤ１９ａで結線される。尚、図２において、電極１４ａに接続されたワイヤ１９ａは、磁性体１２を跨ぎ、図２に示す電極１３ａの紙面奥行方向に存在する電極１３ｂ（図２には図示されていない）に結線されている。電気的に接続された電極１３ａ、ビア１６ａ、配線１５ａ、ビア１７ａ、電極１４ａ、ワイヤ１９ａ、電極１３ｂは、磁性体１２を取り囲む構造、即ちコイルの１巻き分となる。

同様に、電極１４ｂと電極１３ｃがワイヤ１９ｂで結線され、電極１４ｃと電極１３ｄがワイヤ１９ｃで結線される。電気的に接続された電極１３ｂ、ビア１６ｂ、配線１５ｂ、ビア１７ｂ、電極１４ｂ、ワイヤ１９ｂ、電極１３ｃは、磁性体１２を取り囲むコイルの１巻き分となる。電気的に接続された電極１３ｃ、ビア１６ｃ、配線１５ｃ、ビア１７ｃ、電極１４ｃ、ワイヤ１９ｃ、電極１３ｄは、磁性体１２を取り囲むコイルの１巻き分となる。

ワイヤ１９ａ，１９ｂ，１９ｃは、例えば、半導体チップと配線基板をワイヤボンディングする際に用いられるボンディングツールを用いて、所定の電極１３と電極１４の間を、磁性体１２を跨いで結線することで、設けることができる。ワイヤ１９ａ，１９ｂ，１９ｃには、例えば、金属線を用いることができる。金属線としては、アルミニウム（Ａｌ）、金（Ａｕ）、Ｃｕ等の金属線を用いることができる。

このようにワイヤ１９ａ，１９ｂ，１９ｃと、基板１１の表面１１ａ及び内層の導電部（電極１３及び電極１４、ビア１６及びビア１７、並びに配線１５）によって、磁性体１２を螺旋状に取り囲むコイル２０ａが形成されている。配線基板１０は、このような磁性体１２及びコイル２０ａを含むインダクタ（ワイヤインダクタ）２０を備えている。

尚、電極１３ａは、ワイヤインダクタ２０（コイル２０ａ）の端子、例えば入力端子として用いることができる。電極１３ｄにビア１６ｄ、配線１５ｄ、ビア１７ｄを通じて電気的に接続された電極１４ｄは、ワイヤインダクタ２０（コイル２０ａ）の端子、例えば出力端子として用いることができる。

以上述べたようなワイヤインダクタ２０を含む配線基板１０において、ワイヤインダクタ２０のコイル２０ａに電流を流すと、磁界が発生する。コイル２０ａのように、電流の流れる導電部を螺旋状にすることで、磁束が同じ方向に向き、磁界が強められ、インダクタンスが大きくなる。

図１及び図２には、基板１１の内層に設けた配線１５ａ，１５ｂ，１５ｃ，１５ｄを用いてワイヤインダクタ２０を形成した配線基板１０を例示したが、配線基板１０には、次の図３に示すような配線を用いてワイヤインダクタ２０を形成することもできる。

図３は配線基板の第１変形例を示す図である。尚、図３（Ａ）は配線基板の第１変形例の斜視模式図、図３（Ｂ）は図３（Ａ）のＬ２−Ｌ２線に沿った断面模式図である。尚、図３（Ｂ）には、便宜上、ワイヤ全体を図示している。

例えば、図３に示すように、配線１５ａ，１５ｂ，１５ｃ，１５ｄを、いずれも基板１１の裏面１１ｂに設ける。尚、裏面１１ｂには、表面１１ａと同様に絶縁膜（保護膜）が設けられてもよい。

これらの配線１５ａ，１５ｂ，１５ｃ，１５ｄを、ビア１６ａ，１６ｂ，１６ｃ，１６ｄを用いて電極１３ａ，１３ｂ，１３ｃ，１３ｄに電気的に接続し、ビア１７ａ，１７ｂ，１７ｃ，１７ｄを用いて電極１４ａ，１４ｂ，１４ｃ，１４ｄに電気的に接続する。そして、電極１４ａと電極１３ｂをワイヤ１９ａで結線し、電極１４ｂと電極１３ｃをワイヤ１９ｂで結線し、電極１４ｃと電極１３ｄをワイヤ１９ｃで結線する。このようにして磁性体１２を取り囲むコイル２０ａを形成し、ワイヤインダクタ２０を形成する。

以上の説明では、配線１５ａ，１５ｂ，１５ｃ，１５ｄを、何れも基板１１の同じ層内（内層又は裏面１１ｂ）に設ける場合を例示したが、配線１５ａ，１５ｂ，１５ｃ，１５ｄは、必ずしも同じ層内に設けられていることを要しない。

図４は配線基板の第２変形例を示す図である。尚、図４は配線基板の第２変形例の斜視模式図である。
例えば、図４に示すように、配線１５ａ，１５ｂ，１５ｃ，１５ｄのうち、配線１５ａ，１５ｃ，１５ｄを基板１１の内層に設け、配線１５ｂを基板１１の裏面１１ｂに設けることもできる。これらの配線１５ａ，１５ｂ，１５ｃ，１５ｄを、ビア１６ａ，１６ｂ，１６ｃ，１６ｄを用いて電極１３ａ，１３ｂ，１３ｃ，１３ｄに電気的に接続し、ビア１７ａ，１７ｂ，１７ｃ，１７ｄを用いて電極１４ａ，１４ｂ，１４ｃ，１４ｄに電気的に接続する。そして、電極１４ａと電極１３ｂをワイヤ１９ａで結線し、電極１４ｂと電極１３ｃをワイヤ１９ｂで結線し、電極１４ｃと電極１３ｄをワイヤ１９ｃで結線する。このようにして磁性体１２を取り囲むコイル２０ａを形成し、ワイヤインダクタ２０を形成してもよい。

尚、上記の図３及び図４には、基板の裏面１１ｂ又は内層の配線１５ａ，１５ｂ，１５ｃ，１５ｄと表面１１ａの電極１３ａ，１３ｂ，１３ｃ，１３ｄの間を、それぞれ単一のビア１６ａ，１６ｂ，１６ｃ，１６ｄを用いて電気的に接続する場合を例示している。このほか、配線１５ａ，１５ｂ，１５ｃ，１５ｄと電極１３ａ，１３ｂ，１３ｃ，１３ｄの間は、それぞれ複数のビアとビア間に設けられた島状の配線とを含む導電部を用いて、電気的に接続することもできる。同様に図３及び図４には、裏面１１ｂ又は内層の配線１５ａ，１５ｂ，１５ｃ，１５ｄと表面１１ａの電極１４ａ，１４ｂ，１４ｃ，１４ｄの間を、それぞれ単一のビア１７ａ，１７ｂ，１７ｃ，１７ｄを用いて電気的に接続する場合を例示している。このほか、配線１５ａ，１５ｂ，１５ｃ，１５ｄと電極１４ａ，１４ｂ，１４ｃ，１４ｄの間は、それぞれ複数のビアとビア間に設けられた島状の配線とを含む導電部を用いて、電気的に接続することもできる。

また、磁性体１２は、次の図５及び図６に示すような平面形状とすることができる。
図５は配線基板の第３変形例を示す図である。尚、図５は配線基板の第３変形例の平面模式図である。

磁性体１２には、例えば、図５に示すような平面形状が線状（帯状）のものを用いることができる。このような線状の磁性体１２の、一方の側に電極１３ａ，１３ｂ，１３ｃ，１３ｄが設けられ、他方の側に電極１４ａ，１４ｂ，１４ｃ，１４ｄが設けられる。上記のように、電極１３ａ，１３ｂ，１３ｃ，１３ｄはビア１６ａ，１６ｂ，１６ｃ，１６ｄを用いて、また、電極１４ａ，１４ｂ，１４ｃ，１４ｄはビア１７ａ，１７ｂ，１７ｃ，１７ｄを用いて、配線１５ａ，１５ｂ，１５ｃ，１５ｄに電気的に接続される。そして、電極１４ａと電極１３ｂ、電極１４ｂと電極１３ｃ、電極１４ｃと電極１３ｄが、それぞれワイヤ１９ａ，１９ｂ，１９ｃで結線される。

この図５のような線状の磁性体１２を用い、それを取り囲むコイル２０ａを設けて、ワイヤインダクタ２０を形成してもよい。このようなワイヤインダクタ２０では、配線基板１０の、比較的小さい領域に、インダクタを配置することができる。

図６は配線基板の第４変形例を示す図である。尚、図６は配線基板の第４変形例の平面模式図である。
磁性体１２には、例えば、図６に示すような平面形状が環状のものを用いることもできる。ここでは一例として、矩形パターンの中央部に矩形の開口部を設けた環状の磁性体１２を図示している。このほか、円形パターンの中央部に円形の開口部を設けた環状の磁性体１２や、楕円形パターンの中央部に楕円形の開口部を設けた環状の磁性体１２等も用いることもできる。

図６に示した環状の磁性体１２を用いたものを例にすると、環状の磁性体１２の一辺１２ａについて、その内側に電極１４ａ，１４ｂ，１４ｃ，１４ｄが設けられ、外側に電極１３ａ，１３ｂ，１３ｃ，１３ｄが設けられる。環状の磁性体１２の辺１２ａに対向する辺１２ｂについては、外側に電極１４ａ，１４ｂ，１４ｃが設けられ、内側に電極１３ａ，１３ｂ，１３ｃが設けられる。電極１３ａ，１３ｂ，１３ｃ，１３ｄはビア１６ａ，１６ｂ，１６ｃ，１６ｄを用いて、また、電極１４ａ，１４ｂ，１４ｃ，１４ｄはビア１７ａ，１７ｂ，１７ｃ，１７ｄを用いて、配線１５ａ，１５ｂ，１５ｃ，１５ｄに電気的に接続される。

そして、磁性体１２の辺１２ａ側では、電極１４ａと電極１３ｂ、電極１４ｂと電極１３ｃ、電極１４ｃと電極１３ｄが、それぞれワイヤ１９ａ，１９ｂ，１９ｃで結線される。磁性体１２の辺１２ｂ側では、電極１４ａと電極１３ｂ、電極１４ｂと電極１３ｃが、それぞれワイヤ１９ａ，１９ｂで結線され、電極１４ｃは、辺１２ａと交差する配線１５ｄに電気的に接続された電極１４ｄと、ワイヤ１９ｃで結線される。

このような環状の磁性体１２を用い、それを取り囲むコイル２０ａを設けて、ワイヤインダクタ２０を形成してもよい。この図６に示すワイヤインダクタ２０では、例えば、磁性体１２の辺１２ａと交差する電極１５ａと電気的に接続された電極１３ａを入力端子、磁性体１２の辺１２ｂと交差する電極１５ａと電気的に接続された電極１３ａを出力端子とすることができる。このようなワイヤインダクタ２０では、漏れ磁束を比較的小さく抑えることができる。

以上述べたようなワイヤインダクタ２０は、１枚の配線基板１０に１つ又は２つ以上設けることが可能である。
続いて、上記のような配線基板１０のワイヤインダクタ２０との比較のため、インダクタ部品の１つである積層インダクタについて説明する。

図７は積層インダクタの一例を示す図である。尚、図７（Ａ）は積層インダクタの一例の外観模式図、図７（Ｂ）は積層インダクタの一例の斜視模式図である。
図７に示す積層インダクタ１００は、積層セラミック部１１０、及びその両端に設けられた一対の外部電極１２０を有している。積層セラミック部１１０は、その内部に螺旋状のコイル１１１（図７（Ｂ））を含み、このコイル１１１が、フェライト等の磁性材料１１２で覆われた構造を有している。積層セラミック部１１０は、例えば、磁性材料１１２の層と、コイル１１１の一部に相当するコイルパターン（積層した時に螺旋状のコイル１１１となるコイルパターン）の層とを積層し、焼結することで、形成することができる。積層セラミック部１１０の内部に設けられたコイル１１１の始端及び終端にそれぞれ電気的に接続されるように、一対の外部電極１２０が設けられる。

積層インダクタ１００は、上記のようにコイル２０ａの内側に磁性体１２を設けたワイヤインダクタ２０と同様に、螺旋状のコイル１１１の内側に磁性材料１１２を設けた構造になっている。

積層インダクタ１００の場合、磁性材料１１２とコイルパターンの層を積層して焼結する工程を経ることで、磁性材料１１２の磁性の低下を招き、コイル１１１の内側に比較的弱い磁性の磁性材料１１２が設けられることが起こり得る。

これに対し、上記のようなワイヤインダクタ２０では、コイル２０ａの内側に設ける磁性体１２に、焼結を行わずに比較的強い磁性を持った材料を用いることが可能であり、積層インダクタ１００に比べて、大きなインダクタンスを得ることも可能になる。

また、ワイヤインダクタ２０は、積層インダクタ１００に比べて、サイズを小型化することができる。例えば、積層インダクタ１００として、平面サイズが２．５ｍｍ×２．０ｍｍ（所謂２５２０サイズ）の積層インダクタや、平面サイズが２．０ｍｍ×１．２ｍｍ（所謂２０１２サイズ）の積層インダクタが知られている。２５２０サイズの積層インダクタ、２０１２サイズの積層インダクタの高さは１．０ｍｍ程度である。２５２０サイズの積層インダクタのインダクタンスは１．０μＨ〜４．７μＨ程度であり、２０１２サイズの積層インダクタのインダクタンスは０．５６μＨ〜２．２μＨ程度である。

これに対し、ワイヤインダクタ２０は、ワイヤ１９ａ，１９ｂ，１９ｃの直径や結線時の高さを調整することで、サイズを調整することができる。例えば、直径２５μｍのワイヤ１９ａ，１９ｂ，１９ｃを用いた場合、インダクタンスが１μＨで、最小０．０２５ｍｍの高さまで小型化することができる。ワイヤインダクタ２０によれば、高さ１．０ｍｍ程度の２５２０サイズや２０１２サイズの積層インダクタに比べて、格段に小型（薄型）のインダクタを実現することが可能になる。

上記の図６に示したような環状の磁性体１２を用いたワイヤインダクタ２０（但し、磁性体１２の一辺１２ａにのみコイル２０ａを形成したもの）について、シミュレーションを行った。このシミュレーションの一例では、直径１２５μｍのＡｌワイヤを用い、巻き数を３としたものを、環状の磁性体１２の一辺１２ａを取り囲むコイル２０ａとして設定した。ワイヤインダクタ２０に相当する領域の平面サイズは２．０ｍｍ×１．５ｍｍ、比透磁率は７００００、インダクタンスは３４９８ｎＨ、周波数１ＭＨｚでの抵抗Ｒは０．０４３Ω、Ｑ値は５１２．１であった。

ワイヤインダクタ２０によれば、サイズの大型化を抑えて高特性のインダクタを配線基板１０内に組み込むことができる。
ワイヤインダクタ２０を組み込んだ配線基板１０には、半導体チップのような能動部品を実装することができる。

図８は半導体パッケージの一例を示す図である。尚、図８は、半導体パッケージの一例の断面模式図である。
図８に示す半導体パッケージ３０は、配線基板１０と、配線基板１０に実装された半導体チップ３１を有している。

配線基板１０には、半導体チップ３１を電気的に接続するための電極１０ａが設けられ、半導体チップ３１が実装される領域の外側に、上記図１及び図２等に示したようなワイヤインダクタ２０が設けられている。このような配線基板１０上に、半導体チップ３１がダイボンド材３１ｂを用いて所定領域に搭載され、半導体チップ３１に設けられた電極３１ａと、配線基板１０に設けられた電極１０ａとが、ワイヤ３２で結線されている。更に、配線基板１０上には、能動部品であるこのような半導体チップ３１に加えて、受動部品、例えば図８に示すようなチップコンデンサ等のコンデンサ部品３３が、配線基板１０に設けられた電極１０ａに、半田等の接合材３３ｂを用いて実装されている。

このように半導体チップ３１及びコンデンサ部品３３が実装された配線基板１０上には、封止樹脂３４が設けられている。配線基板１０のワイヤインダクタ２０、配線基板１０上の半導体チップ３１、ワイヤ３２及びコンデンサ部品３３が、封止樹脂３４によって封止されている。

配線基板１０の、半導体チップ３１等の実装面と反対側には、半導体パッケージ３０の外部接続のための電極３５が設けられている。この配線基板１０の電極３５には、例えば図８に示すように、半田ボール３６を搭載することができる。

尚、図８には、配線基板１０上に１つの半導体チップ３１を実装した場合を例示したが、配線基板１０上には、複数の半導体チップ３１が実装されてもよい。同様に、配線基板１０上には、複数のコンデンサ部品３３が実装されてもよい。また、配線基板１０上には、ここに例示したもの以外の能動部品、受動部品が実装されてもよい。

上記の図８に示したような半導体パッケージ３０は、マザー基板等の別の配線基板に実装することができる。
図９は半導体モジュールの一例を示す図である。尚、図９は、半導体モジュールの一例の断面模式図である。

図９に示す半導体モジュール４０は、上記の図８に示したような半導体パッケージ３０、及びマザー基板４１を有している。
半導体パッケージ３０には、配線基板１０の、半導体チップ３１等の実装面と反対側に、半田ボール３６が設けられている。マザー基板４１には、半導体パッケージ３０の半田ボール３６に対応する位置に、電極４１ａが設けられている。半導体パッケージ３０は、その半田ボール３６がマザー基板４１の電極４１ａに接合されて、マザー基板４１と電気的に接続されている。

このように、ワイヤインダクタ２０を備える配線基板１０を用いた半導体パッケージ３０をマザー基板４１に実装し、半導体モジュール４０を実現することもできる。
上記のようなワイヤインダクタ２０を有する配線基板１０を用いると、例えば、次の図１０に示すような回路を有する半導体パッケージ３０を形成することができる。

図１０は半導体パッケージの回路の一例を示す図である。
この図１０には、スイッチング電源の回路を例示している。スイッチング電源の回路には、制御回路５０、ｐチャネル型ＭＯＳ（Metal Oxide Semiconductor）トランジスタ（ｐＭＯＳ）５１、ｎチャネル型ＭＯＳトランジスタ（ｎＭＯＳ）５２、インダクタ５３、コンデンサ５４が含まれる。

制御回路５０は、直列接続されたｐＭＯＳ５１及びｎＭＯＳ５２にそれらのオンオフを制御する制御信号を供給する。ｐＭＯＳ５１とｎＭＯＳ５２は、制御回路５０から供給される制御信号に基づいて相補的にオンオフされる。ｐＭＯＳ５１とｎＭＯＳ５２の間のノードにインダクタ５３が接続され、インダクタ５３にコンデンサ５４が接続される。

ｐＭＯＳ５１がオンし、ｎＭＯＳ５２がオフすると、入力電圧Ｖｉｎに応じたコイル電流がインダクタ５３に流れる。ｐＭＯＳ５１がオフし、ｎＭＯＳ５２がオンすると、インダクタ５３に誘導電流が流れ、入力電圧Ｖｉｎよりも降圧された出力電圧Ｖｏｕｔが負荷５５に供給される。コンデンサ５４は、出力電圧Ｖｏｕｔを平滑化する。

この図１０のようなスイッチング電源の回路を、上記のようなワイヤインダクタ２０を備える配線基板１０を用いた半導体パッケージ３０により実現することが可能である。
ところで、インダクタを含む回路を半導体パッケージにより実現する方法としては、半導体パッケージの配線基板（パッケージ基板）に、積層インダクタのようなインダクタ部品を実装する方法がある。

図１１は半導体パッケージの別例を示す図である。尚、図１１は、半導体パッケージの一例の断面模式図である。
図１１に示す半導体パッケージ２００は、配線基板２１０と、配線基板２１０に実装された半導体チップ３１、チップコンデンサのようなコンデンサ部品３３、及び積層インダクタのようなインダクタ部品２２０を有している。半導体チップ３１は、ダイボンド材３１ｂを用いて配線基板２１０上に搭載され、その電極３１ａが配線基板２１０の電極２１０ａにワイヤ３２で電気的に接続されている。コンデンサ部品３３及びインダクタ部品２２０は、それぞれ半田等の接合材３３ｂ及び接合材２２０ｂを用いて配線基板２１０の電極２１０ａに電気的に接続されている。このように配線基板２１０上に実装された半導体チップ３１、ワイヤ３２、コンデンサ部品３３及びインダクタ部品２２０が、封止樹脂３４で封止されている。配線基板２１０の、半導体チップ３１等の実装面と反対側には、半田ボール３６が搭載されている。

このように半導体パッケージ２００内にインダクタ部品２２０を実装する場合、用いるインダクタ部品２２０の高さが高くなると、それを半導体チップ３１等と共に封止する封止樹脂３４の厚みも厚くなり、半導体パッケージ２００が大型化してしまう。また、高さのほか、用いるインダクタ部品２２０の平面サイズによっては、そのインダクタ部品２２０の実装領域を確保するために、配線基板２１０の平面サイズが大きくなり、やはり半導体パッケージ２００が大型化してしまう。

一方、積層インダクタのようなインダクタ部品２２０を用いる場合に、そのインダクタ部品２２０を、半導体パッケージ２００内ではなく、半導体パッケージ２００を実装するマザー基板に実装する方法もある。

図１２は半導体モジュールの別例を示す図である。尚、図１２は、半導体モジュールの別例の断面模式図である。
図１２に示す半導体モジュール３００は、半導体パッケージ２００ａ及びマザー基板３１０を有している。半導体パッケージ２００ａは、その配線基板２１０にインダクタ部品２２０が実装されない点で、上記図１１の半導体パッケージ２００と相違する。半導体パッケージ２００ａは、その半田ボール３６がマザー基板３１０の電極３１０ａに接合されて、マザー基板３１０と電気的に接続されている。マザー基板３１０には、インダクタ部品２２０を実装する領域、及びその領域に配置された電極３１０ｂが設けられている。インダクタ部品２２０は、半田等の接合材２２０ｂを用いて電極３１０ｂに接合され、マザー基板３１０に電気的に接続されている。

このようにマザー基板３１０にインダクタ部品２２０を実装する場合には、上記の図１１に示したように半導体パッケージ２００内にインダクタ部品２２０を実装する場合に比べて、封止樹脂３４を薄くして半導体パッケージ２００ａを小型化することが可能になる。しかし、マザー基板３１０にインダクタ部品２２０を実装する場合、インダクタ部品２２０の実装領域を確保するために、マザー基板３１０の平面サイズが大きくなり、半導体モジュール３００が大型化してしまう。或いは、マザー基板３１０に搭載できる部品数が減り、部品実装密度が低下してしまう。

これに対し、ワイヤインダクタ２０を備えた配線基板１０を用いると、半導体パッケージ３０の大型化を抑えることができ、更には半導体パッケージ３０を含む半導体モジュール４０の大型化を抑えることができる。

図１３及び図１４は半導体パッケージの説明図である。
図１３の左図は、インダクタ部品２２０を用いた半導体パッケージ２００（図１１）の断面模式図、図１３の右図は、ワイヤインダクタ２０を用いた半導体パッケージ３０（図８）の断面模式図である。

図１３の左図に示すように、インダクタ部品２２０を半導体チップ３１等と共に配線基板２１０上に実装した半導体パッケージ２００では、インダクタ部品２２０及び半導体チップ３１等が封止されるように、封止樹脂３４が設けられる。インダクタ部品２２０の高さによっては、封止樹脂３４の厚みが厚くなる。

一方、図１３の右図に示す半導体パッケージ３０では、ワイヤインダクタ２０を備える配線基板１０が用いられる。配線基板１０は、上記図１及び図２等に示したように、基板１１の内層（又は裏面１１ｂ）の配線１５に電気的に接続された表面１１ａの電極１３及び電極１４の間が、電極１３及び電極１４と同じく表面１１ａに設けられた磁性体１２を跨ぐワイヤ１９で結線される。これにより、ワイヤ１９が高くなるのを抑えて、コイル２０ａを形成することができる。また、磁性体１２の表面をレジスト等の絶縁膜１８で被覆することで、ワイヤ１９を絶縁膜１８に近付けて、或いは接触させて、配置することができる。その結果、積層インダクタのようなインダクタ部品２２０に比べて高さの低いワイヤインダクタ２０を実現することができる。

ワイヤインダクタ２０の高さが低いことで、半導体パッケージ３０（図１３の右図）では、半導体パッケージ２００（図１３の左図）に比べて、封止樹脂３４の厚みを薄くすることができ、薄型の半導体パッケージ３０を実現することが可能になる。

また、図１４の左図は、インダクタ部品２２０を用いた半導体パッケージ２００（図１１）の平面模式図、図１４の右図は、ワイヤインダクタ２０を用いた半導体パッケージ３０（図８）の平面模式図である。但し、図１４では、便宜上、封止樹脂３４の図示を省略している。

図１４の左図に示す半導体パッケージ２００では、インダクタ部品２２０が半田等の接合材２２０ｂを用いて配線基板２１０上に接合される。この接合時に、接合材２２０ｂが半導体チップ３１と配線基板２１０との接続部（ワイヤ３２と電極２１０ａの接続部）に流出、飛散してショートが発生するのを避けるため、インダクタ部品２２０は、半導体チップ３１から一定距離以上離して配置される。インダクタ部品２２０と半導体チップ３１との距離ｄ１は、例えば０．５ｍｍに設定される。

一方、図１４の右図に示す半導体パッケージ３０では、ワイヤインダクタ２０が配線基板１０に組み込まれており、インダクタ部品２２０のように半田等の接合材２２０ｂを用いた接合を行うことを要しない。そのため、半導体パッケージ３０では、半導体パッケージ２００のインダクタ部品２２０に比べて、ワイヤインダクタ２０を、半導体チップ３１と配線基板１０との接続部（ワイヤ３２と電極１０ａの接続部）に近付けて配置することができる。ワイヤインダクタ２０と半導体チップ３１との距離ｄ２は、例えば０．０１５ｍｍに設定することができる。これにより、配線基板１０の平面サイズを小型化することが可能になり、その結果、半導体パッケージ３０の平面サイズを小型化することが可能になる。

半導体パッケージ３０を小型化することで、半導体パッケージ３０を実装するマザー基板４１を小型化し、半導体モジュール４０の大型化を抑えることも可能になる。或いは、マザー基板４１のサイズは変えずに、マザー基板４１への部品の実装密度を向上させることが可能になる。

また、ワイヤインダクタ２０は、後述のように、配線基板１０に設けられる他の導電部（配線、ビア、電極）の形成工程、及び配線基板１０への半導体チップ３１のワイヤボンディング工程で形成することができる。ワイヤインダクタ２０を用いた半導体パッケージ３０では、インダクタ部品２２０を用いる半導体パッケージ２００で行われるようなインダクタ部品２２０の実装工程を削減することができ、製造コストの削減も図ることが可能になる。

続いて、上記のようなワイヤインダクタ２０が設けられる配線基板１０の形成方法の一例、及び配線基板１０を用いた半導体パッケージ３０の形成方法の一例について説明する。

図１５は配線基板の形成方法の一例を示す図である。尚、図１５は、配線基板の各形成工程の断面模式図である。
まず、図１５（Ａ）に示すように、基材１１ｃを準備し、その上に配線１５を形成する。

基材１１ｃには、プリプレグ、樹脂基板、セラミック基板等を用いることができる。配線１５は、例えば、基材１１ｃ上にメッキ法を用いてＣｕ層を形成し、それをエッチングによって所定のパターン形状、即ち上記の例のような配線１５ａ，１５ｂ，１５ｃ，１５ｄの形状にパターニングすることで、形成することができる。また、配線１５は、基材１１ｃにＣｕ箔を貼付し、それをエッチングによって所定のパターン形状にパターニングすることで、形成することもできる。

次いで、図１５（Ｂ）に示すように、絶縁層１１ｄを形成し、配線１５に通じるビア１６及びビア１７、即ち上記の例のような配線１５ａ，１５ｂ，１５ｃ，１５ｄに通じるビア１６ａ，１６ｂ，１６ｃ，１６ｄ及びビア１７ａ，１７ｂ，１７ｃ，１７ｄを形成する。

例えば、配線１５を形成した基材１１ｃ上に、エポキシ樹脂等の樹脂を含む層を形成することで、絶縁層１１ｄを形成する。この絶縁層１１ｄの形成には、樹脂を塗布して硬化する方法を用いたり、樹脂シートやプリプレグを熱圧着する方法を用いたりすることができる。

このようにして絶縁層１１ｄを形成した後、例えば、炭酸ガスレーザ等を用いたレーザ加工により、絶縁層１１ｄに配線１５に通じるビアホール１１ｅを形成し、そのビアホール１１ｅをＣｕ等の材料で埋め込むことで、ビア１６及びビア１７を形成する。

次いで、図１５（Ｃ）に示すように、ビア１６及びビア１７の形成まで行った基板１１の表面１１ａに、磁性体１２、電極１３及び電極１４を形成し、絶縁膜１８を形成する。
例えば、まずビア１６及びビア１７を形成した絶縁層１１ｄ上に、シード層を形成し、その上に、磁性体１２、電極１３及び電極１４を形成する領域に開口部を有するレジストを形成する。そして、そのレジストをマスクにしてシード層を用いたメッキ法を行ってＣｕ層を形成し、レジストの除去後、その除去後に露出するシード層を除去する。これにより、配線１５に交差する磁性体１２、並びに、磁性体１２を挟む電極１３及び電極１４を形成する。このような方法を用いることで、磁性体１２、電極１３及び電極１４を同時に形成することができ、磁性体１２、電極１３及び電極１４を同じ或いは同等の高さで形成することができる。

磁性体１２、電極１３及び電極１４の形成後は、例えば、磁性体１２が被覆され且つ電極１３及び電極１４が露出するように、ソルダレジスト等のレジストの形成及び開口を行い、絶縁膜１８を形成する。これにより、図１５（Ｃ）に示すようなインダクタパターン２０Ａが形成された配線基板１０Ａが得られる。

絶縁膜１８から露出する電極１３及び電極１４の上には、それぞれ表面処理層１３Ａ及び表面処理層１４Ａを形成してもよい。表面処理層１３Ａ及び表面処理層１４Ａとしては、例えば、Ｎｉ層とＡｕ層の積層構造を形成することができる。図１５（Ｃ）には、このような表面処理層１３Ａ及び表面処理層１４Ａを形成した場合を例示している。

尚、上記の図１５（Ｂ）で述べたビア１６及びビア１７は、この図１５（Ｃ）で述べたような磁性体１２、電極１３及び電極１４と同時に形成することもできる。即ち、絶縁層１１ｄにビアホール１１ｅを形成した後、上記のようなシード層及びレジストを形成し、メッキ法によってビアホール１１ｅを埋め込むと共に、磁性体１２、電極１３及び電極１４となるＣｕ層を形成する。そして、レジストの除去後、その除去後に露出するシード層を除去する。このような方法を用い、ビア１６及びビア１７、並びに、磁性体１２、電極１３及び電極１４を同時に形成することもできる。

また、ここでは図１５（Ｃ）のように磁性体１２を電極１３及び電極１４と同時に、或いは磁性体１２を電極１３及び電極１４並びにビア１６及びビア１７と同時に、形成する場合を例示した。このほか、磁性体１２を、電極１３及び電極１４とは別の工程で、或いは電極１３及び電極１４並びにビア１６及びビア１７とは別の工程で、形成することもできる。この場合は、磁性体１２を、電極１３及び電極１４等とは異なる材料、例えば、比較的透磁率の高いＮｉやフェライト等の材料を用いて、形成することも可能になる。

図１５（Ｃ）のように磁性体１２、電極１３及び電極１４並びに絶縁膜１８を形成した後（インダクタパターン２０Ａの形成後）は、図１５（Ｄ）に示すように、磁性体１２を跨いで所定の電極１３と電極１４の間をワイヤ１９で結線する。即ち、上記のように、磁性体１２を跨いで電極１４ａと電極１３ｂの間をワイヤ１９ａで結線し、磁性体１２を跨いで電極１４ｂと電極１３ｃの間をワイヤ１９ａで結線し、磁性体１２を跨いで電極１４ｃと電極１３ｄの間をワイヤ１９ａで結線する。これにより、磁性体１２を螺旋状に取り囲むコイル２０ａを含むワイヤインダクタ２０を備えた配線基板１０が得られる。

図１６は配線基板の別例を示す図である。尚、図１６は、配線基板の別例の断面模式図である。
上記の図１５には、磁性体１２を絶縁膜１８で被覆する形態を例にして述べたが、磁性体１２は、必ずしも絶縁膜１８で被覆されていることを要しない。磁性体１２は、図１６（Ａ）に示すように、絶縁膜１８から露出していてもよい。この場合は、例えば、上記の図１５（Ｃ）の工程後（表面処理層１３Ａ及び表面処理層１４Ａを形成した場合はそれらの形成後）に、絶縁膜１８に磁性体１２が露出する開口部を形成する。

また、磁性体１２を絶縁膜１８から露出させる場合には、図１６（Ｂ）に示すように、その露出させた磁性体１２上に、表面処理層１２Ａを形成することもできる。
表面処理層１２Ａとしては、磁性体１２と同じ材料の層、例えばＣｕ層を形成することができる。磁性体１２上にこのような層を形成すると、ワイヤインダクタ２０のコイル２０ａで取り囲まれる磁性体部分が、磁性体１２と表面処理層１２Ａの積層構造となり、厚みを厚くすることができる。これにより、磁性体部分の透磁率を高めることが可能になる。また、表面処理層１２Ａとしては、磁性体１２と異なる材料の層、例えばＮｉ層を形成することもできる。このような層を形成することによっても、ワイヤインダクタ２０のコイル２０ａで取り囲まれる磁性体部分の透磁率を高めることが可能になる。

表面処理層１２Ａの形成は、上記の図１５（Ｄ）のようにワイヤ１９で結線する前に行うことができる。表面処理層１２Ａは、例えば、磁性体１２上を開口し、電極１３及び電極１４上（表面処理層１３Ａ及び表面処理層１４Ａを形成した場合はそれらの上）をマスクした状態で、磁性体１２上に選択的に形成することができる。表面処理層１２Ａの形成後、その表面処理層１２Ａを形成した磁性体１２の上に、絶縁膜を形成してもよい。

また、上記の図１５（Ｄ）のように、磁性体１２を跨いで所定の電極１３と電極１４の間をワイヤ１９で結線した後は、図１６（Ｃ）に示すように、ワイヤ１９を絶縁膜１８側に押し潰し、ワイヤ１９の高さを低くするようにしてもよい。これにより、より薄型化したワイヤインダクタ２０を形成することが可能になる。

尚、ここではワイヤインダクタ２０の部分に着目して配線基板１０の形成方法を説明した。配線基板１０の形成時には、上記の配線１５、ビア１６、ビア１７、電極１３及び電極１４と共に、半導体チップ３１やコンデンサ部品３３を実装するための導電部を形成することができる。このような導電部としては、基材１１ｃの、配線１５等の形成面側に、半導体チップ３１やコンデンサ部品３３と電気的に接続される配線、ビア、電極を形成することができる。また、配線基板１０には、導電部として、基材１１ｃの、配線１５等の形成面と反対の面側に、配線や外部に露出する電極を含む層を形成することもできる。

図１７は半導体パッケージの形成方法の一例を示す図である。尚、図１７は、半導体パッケージの各形成工程の断面模式図である。
半導体パッケージ３０の形成には、例えば、図１７（Ａ）に示すようなインダクタパターン２０Ａが形成された配線基板１０Ａ（図１５（Ｃ））を用いる。この配線基板１０Ａには、インダクタパターン２０Ａと共に、半導体チップ３１及びコンデンサ部品３３が電気的に接続される電極１０ａ、その電極１０ａに電気的に接続されるビア１０ｂ及び配線１０ｃが形成されている。配線１０ｃは、インダクタパターン２０Ａの配線１５と同時に形成することができる。ビア１０ｂは、インダクタパターン２０Ａのビア１６及びビア１７と同時に形成することができる。電極１０ａは、インダクタパターン２０Ａの電極１３及び電極１４と同時に形成することができる。

尚、図１７（Ａ）には、配線基板１０の電極１０ａ上に、Ｎｉ層とＡｕ層の表面処理層１０ａＡを形成し、インダクタパターン２０Ａの電極１３及び電極１４の上にそれぞれ、Ｎｉ層とＡｕ層の表面処理層１３Ａ及び表面処理層１４Ａを形成した場合を例示している。また、図１７（Ａ）には、基板１１の裏面１１ｂに電極３５が設けられた配線基板１０Ａを例示している。

このような配線基板１０Ａを準備した後、例えば、図１７（Ｂ）に示すように、半導体チップ３１を、ペースト状やシート状等のダイボンド材３１ｂを用いて、配線基板１０Ａ上に接合（ダイボンディング）する。更に、コンデンサ部品３３を、半田等の接合材３３ｂを用いて、配線基板１０Ａ上に接合する。

配線基板１０Ａと、その上に搭載された半導体チップ３１とは、図１７（Ｃ）に示すように、互いの電極３１ａと電極１０ａとをワイヤ３２で結線することで、電気的に接続する。更に、図１７（Ｃ）に示すように、インダクタパターン２０Ａ（図１７（Ａ），図１７（Ｂ））の所定の電極１３と電極１４の間を、磁性体１２を跨いで、ワイヤ１９で結線する。これにより、ワイヤインダクタ２０を備える配線基板１０が形成されると共に、その配線基板１０上に半導体チップ３１がワイヤ３２で電気的に接続されて実装された構造体が形成される。

次いで、図１７（Ｃ）のような構造体の、半導体チップ３１の実装面側に、図１７（Ｄ）に示すように、半導体チップ３１、ワイヤ３２及びコンデンサ部品３３、並びにワイヤインダクタ２０を封止する封止樹脂３４を形成する。封止樹脂３４は、所定の金型を用いたモールド成型法により形成することができる。配線基板１０の、半導体チップ３１の実装面と反対側に設けられた電極３５上には、半田ボール３６を搭載する。これにより、図１７（Ｄ）のような半導体パッケージ３０を得る。

尚、ここではインダクタパターン２０Ａを形成した配線基板１０Ａを用い（図１７（Ａ））、そこに半導体チップ３１等を搭載し（図１７（Ｂ））、半導体チップ３１のワイヤボンディングと共にワイヤインダクタ２０を形成する（図１７（Ｃ））場合を例示した。このほか、予めワイヤインダクタ２０が形成されている配線基板１０（図１５（Ｄ））を用い、そこに半導体チップ３１等を搭載し、半導体チップ３１のワイヤボンディングを行うようにしてもよい。

また、ここでは配線基板１０上にワイヤボンディングされる半導体チップ３１を例示したが、配線基板１０上には、フリップチップボンディングされる半導体チップを実装することもできる。

図１８は別形態の半導体パッケージの一例を示す図である。尚、図１８は、別形態の半導体パッケージの一例の断面模式図である。
配線基板１０には、図１８に示すように、半田ボール、スタッドバンプ、ピラー電極といったバンプ３１ｃを設けた半導体チップ３１Ａを実装することもできる。この場合、配線基板１０には、半導体チップ３１Ａに設けられるバンプ３１ｃに対応する位置に電極１０ａが設けられる。その電極１０ａに半導体チップ３１Ａのバンプ３１ｃが接合され、半導体チップ３１Ａが配線基板１０上に実装される。このようにフリップチップボンディングされる半導体チップ３１Ａを用いることで、封止樹脂３４の厚みを薄くし、半導体パッケージ３０の更なる小型化（薄型化）を図ることも可能になる。

ところで、ワイヤを用いてインダクタを形成する技術として、例えば、次の図１９に示すようなものもある。
図１９はワイヤインダクタの説明図である。

図１９の左図に示すワイヤインダクタ４００は、絶縁層４１０と、絶縁層４１０上に設けられた導体層４２０と、導体層４２０上に絶縁層４３０を介して設けられた磁性体４４０と、導体層４２０に接続されたワイヤ４５０とを有している。

尚、導体層４２０は、図１９の紙面奥行方向に複数本並設され、磁性体４４０は、それら複数本の導体層４２０の上を横断するように配置されている。ワイヤ４５０は、一の導体層４２０の、磁性体４４０の一方側の端部と、その一の導体層４２０に隣接する導体層４２０の、磁性体４４０の他方側の端部とを、磁性体４４０を跨いで結線している。

ワイヤインダクタ４００では、導体層４２０とワイヤ４５０により、磁性体４４０を取り囲むコイル４００ａが形成されている。このようなワイヤインダクタ４００の場合、絶縁層４１０上に導体層４２０、絶縁層４３０及び磁性体４４０が積層され、このようにして配置された磁性体４４０を跨ぐようにワイヤ４５０が形成される。そのため、絶縁層４１０からの磁性体４４０の高さが比較的高くなり、それを跨ぐように形成されるワイヤ４５０の高さｈ１が比較的高くなる。

一方、図１９の右図には、上記図１及び図２等に示した配線基板１０のワイヤインダクタ２０を図示している。前述のように、ワイヤインダクタ２０は、基板１１内の配線１５に接続された表面１１ａの電極１３と電極１４の間が、同じく基板１１の表面１１ａに設けられた磁性体１２を跨ぐワイヤ１９で結線された構造を有する。電極１３及び電極１４と磁性体１２とを共に基板１１の表面１１ａに設け、基板１１内の配線１５、及びワイヤ１９を用いて、コイル２０ａを形成する。電極１３及び電極１４と磁性体１２とは、例えば、基板１１の表面１１ａからの高さを同じ（高さｈ３）にすることができる。電極１３及び電極１４と磁性体１２とは、例えば、同じ工程（メッキ及びパターニング工程）で形成することができる。

ワイヤインダクタ２０では、このような構造とすることで、ワイヤ１９の高さｈ２を、ワイヤインダクタ４００のように配置された磁性体４４０を跨ぐワイヤ４５０に比べて、低く抑えることができる。更に、ワイヤインダクタ２０では、磁性体１２を絶縁膜１８で被覆する場合には、ワイヤ１９と磁性体１２の接触を回避し、ワイヤ１９を絶縁膜１８に近付けて、或いは接触させて、配置することができる。また、電極１３及び電極１４と磁性体１２とを同じ工程で形成する場合には、ワイヤインダクタ４００において導体層４２０の形成と絶縁層４３０を介した磁性体４４０の配置とを別工程で行う場合に比べて、製造工程、製造コストの削減を図ることが可能になる。

ワイヤインダクタ２０によれば、高さの低いインダクタを配線基板１０内に組み込むことができ、これにより、配線基板１０を用いた半導体パッケージ３０の小型化、半導体パッケージ３０を用いた半導体モジュール４０の小型化或いは部品実装密度の向上を図ることができる。

尚、以上の説明では、半導体パッケージ３０の配線基板１０にワイヤインダクタ２０を設ける場合を例にして述べたが、マザー基板４１や、マザー基板４１のほか様々な用途の配線基板にも、同様にワイヤインダクタ２０を設けることが可能である。

以上説明した実施の形態に関し、更に以下の付記を開示する。
（付記１） 基板と、
前記基板の第１面上に設けられた磁性体と、
前記第１面上に前記磁性体を挟んで設けられた第１電極及び第２電極と、
前記基板の前記第１面よりも下層に、前記磁性体に交差して設けられ、前記第１電極に電気的に接続された第１配線と、
前記基板の前記第１面よりも下層に、前記磁性体に交差して設けられ、前記第２電極に電気的に接続された第２配線と、
前記磁性体を跨いで前記第１電極と前記第２電極とを結線するワイヤと
を含むことを特徴とする配線基板。

（付記２） 前記磁性体、前記第１電極及び前記第２電極の、前記第１面からの高さが同一又は略同一であることを特徴とする付記１に記載の配線基板。
（付記３） 前記第１面上に設けられ、前記磁性体を被覆する絶縁膜を更に含むことを特徴とする付記１又は２に記載の配線基板。

（付記４） 前記磁性体の平面形状が線状であり、線状の前記磁性体を挟んで両側にそれぞれ前記第１電極及び前記第２電極が設けられることを特徴とする付記１乃至３のいずれかに記載の配線基板。

（付記５） 前記磁性体の平面形状が環状であり、環状の前記磁性体の外側及び内側にそれぞれ前記第１電極及び前記第２電極が設けられることを特徴とする付記１乃至３のいずれかに記載の配線基板。

（付記６） 前記第１配線は、前記基板の内層、又は前記基板の前記第１面と反対側の第２面に設けられていることを特徴とする付記１乃至５のいずれかに記載の配線基板。
（付記７） 前記第２配線は、前記基板の内層、又は前記基板の前記第１面と反対側の第２面に設けられていることを特徴とする付記１乃至６のいずれかに記載の配線基板。

（付記８） 基板と、
前記基板の第１面上に設けられた磁性体と、
前記第１面上に前記磁性体を挟んで設けられた第１電極及び第２電極と、
前記基板の前記第１面よりも下層に、前記磁性体に交差して設けられ、前記第１電極に電気的に接続された第１配線と、
前記基板の前記第１面よりも下層に、前記磁性体に交差して設けられ、前記第２電極に電気的に接続された第２配線と
を含むことを特徴とする配線基板。

（付記９） 第１面よりも下層に第１配線及び第２配線を有する基板を準備する工程と、
前記第１面上に、前記第１配線及び前記第２配線と交差する磁性体、並びに前記磁性体を挟み前記第１配線及び前記第２配線にそれぞれ電気的に接続された第１電極及び第２電極を形成する工程と
を含むことを特徴とする配線基板の製造方法。

（付記１０） 前記磁性体を跨いで前記第１電極と前記第２電極とをワイヤで結線する工程を更に含むことを特徴とする付記９に記載の配線基板の製造方法。
（付記１１） 配線基板と、
前記配線基板上に設けられた電子部品と
を含み、
前記配線基板は、基板と、前記基板の第１面上に設けられた磁性体と、前記第１面上に前記磁性体を挟んで設けられた第１電極及び第２電極と、前記基板の前記第１面よりも下層に、前記磁性体に交差して設けられ、前記第１電極に電気的に接続された第１配線と、前記基板の前記第１面よりも下層に、前記磁性体に交差して設けられ、前記第２電極に電気的に接続された第２配線と、前記磁性体を跨いで前記第１電極と前記第２電極とを結線するワイヤと、前記第１面上に設けられ、前記電子部品が電気的に接続された第３電極とを含むことを特徴とする電子装置。

（付記１２） 基板と、前記基板の第１面上に設けられた磁性体と、前記第１面上に前記磁性体を挟んで設けられた第１電極及び第２電極と、前記基板の前記第１面よりも下層に、前記磁性体に交差して設けられ、前記第１電極に電気的に接続された第１配線と、前記基板の前記第１面よりも下層に、前記磁性体に交差して設けられ、前記第２電極に電気的に接続された第２配線と、前記第１面上に設けられた第３電極とを含む配線基板を準備する工程と、
電子部品を準備する工程と、
前記電子部品を、前記配線基板上に設け、前記第３電極に電気的に接続する工程と、
前記磁性体を跨いで前記第１電極と前記第２電極とをワイヤで結線する工程と
を含むことを特徴とする電子装置の製造方法。

１０，１０Ａ，２１０ 配線基板
１０ａ，１３，１３ａ，１３ｂ，１３ｃ，１３ｄ，１４，１４ａ，１４ｂ，１４ｃ，１４ｄ，３１ａ，３５，４１ａ，２１０ａ，３１０ａ，３１０ｂ 電極
１０ａＡ，１２Ａ，１３Ａ，１４Ａ 表面処理層
１０ｂ，１６，１６ａ，１６ｂ，１６ｃ，１６ｄ，１７，１７ａ，１７ｂ，１７ｃ，１７ｄ ビア
１０ｃ，１５，１５ａ，１５ｂ，１５ｃ，１５ｄ 配線
１１ 基板
１１ａ 表面
１１ｂ 裏面
１１ｃ 基材
１１ｄ，４１０，４３０ 絶縁層
１１ｅ ビアホール
１２，４４０ 磁性体
１２ａ，１２ｂ 辺
１８ 絶縁膜
１９，１９ａ，１９ｂ，１９ｃ，３２，４５０ ワイヤ
２０，４００ ワイヤインダクタ
２０ａ，１１１，４００ａ コイル
２０Ａ インダクタパターン
３０，２００，２００ａ 半導体パッケージ
３１，３１Ａ 半導体チップ
３１ｂ ダイボンド材
３１ｃ バンプ
３３ コンデンサ部品
３３ｂ，２２０ｂ 接合材
３４ 封止樹脂
３６ 半田ボール
４０，３００ 半導体モジュール
４１，３１０ マザー基板
５０ 制御回路
５１ ｐＭＯＳ
５２ ｎＭＯＳ
５３ インダクタ
５４ コンデンサ
５５ 負荷
１００ 積層インダクタ
１１０ 積層セラミック部
１１２ 磁性材料
１２０ 外部電極
２２０ インダクタ部品
４２０ 導体層

Claims (8)

1. 基板と、
   前記基板の第１面上に設けられた磁性体と、
   前記第１面上に前記磁性体を挟んで設けられた第１電極及び第２電極と、
   前記基板の前記第１面よりも下層に、前記磁性体に交差して設けられ、前記第１電極に電気的に接続された第１配線と、
   前記基板の前記第１面よりも下層に、前記磁性体に交差して設けられ、前記第２電極に電気的に接続された第２配線と、
   前記磁性体を跨いで前記第１電極と前記第２電極とを結線するワイヤと
   を含むことを特徴とする配線基板。
2. 前記磁性体、前記第１電極及び前記第２電極の、前記第１面からの高さが同一又は略同一であることを特徴とする請求項１に記載の配線基板。
3. 前記第１面上に設けられ、前記磁性体を被覆する絶縁膜を更に含むことを特徴とする請求項１又は２に記載の配線基板。
4. 前記磁性体の平面形状が線状であり、線状の前記磁性体を挟んで両側にそれぞれ前記第１電極及び前記第２電極が設けられることを特徴とする請求項１乃至３のいずれかに記載の配線基板。
5. 前記磁性体の平面形状が環状であり、環状の前記磁性体の外側及び内側にそれぞれ前記第１電極及び前記第２電極が設けられることを特徴とする請求項１乃至３のいずれかに記載の配線基板。
6. 基板と、
   前記基板の第１面上に設けられた磁性体と、
   前記第１面上に前記磁性体を挟んで設けられた第１電極及び第２電極と、
   前記基板の前記第１面よりも下層に、前記磁性体に交差して設けられ、前記第１電極に電気的に接続された第１配線と、
   前記基板の前記第１面よりも下層に、前記磁性体に交差して設けられ、前記第２電極に電気的に接続された第２配線と
   を含むことを特徴とする配線基板。
7. 配線基板と、
   前記配線基板上に設けられた電子部品と
   を含み、
   前記配線基板は、基板と、前記基板の第１面上に設けられた磁性体と、前記第１面上に前記磁性体を挟んで設けられた第１電極及び第２電極と、前記基板の前記第１面よりも下層に、前記磁性体に交差して設けられ、前記第１電極に電気的に接続された第１配線と、前記基板の前記第１面よりも下層に、前記磁性体に交差して設けられ、前記第２電極に電気的に接続された第２配線と、前記磁性体を跨いで前記第１電極と前記第２電極とを結線するワイヤと、前記第１面上に設けられ、前記電子部品が電気的に接続された第３電極とを含むことを特徴とする電子装置。
8. 基板と、前記基板の第１面上に設けられた磁性体と、前記第１面上に前記磁性体を挟んで設けられた第１電極及び第２電極と、前記基板の前記第１面よりも下層に、前記磁性体に交差して設けられ、前記第１電極に電気的に接続された第１配線と、前記基板の前記第１面よりも下層に、前記磁性体に交差して設けられ、前記第２電極に電気的に接続された第２配線と、前記第１面上に設けられた第３電極とを含む配線基板を準備する工程と、
   電子部品を準備する工程と、
   前記電子部品を、前記配線基板上に設け、前記第３電極に電気的に接続する工程と、
   前記磁性体を跨いで前記第１電極と前記第２電極とをワイヤで結線する工程と
   を含むことを特徴とする電子装置の製造方法。

Images