JP2014120570A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】成膜室内で基板を回転させるためには、磁気シールや基板回転機構といった新たな部品を要することとなり、成膜室の構造が複雑になってしまう。
【解決手段】成膜室ＤＰＣに接続された準備室ＰＲＣにおいて基板ＳＵＢの回転方向における向きを合わせる工程Ｓ１００と、基板ＳＵＢを準備室ＰＲＣから成膜室ＤＰＣに搬入する工程Ｓ１０２と、成膜室ＤＰＣにおいて基板ＳＵＢ上に容量膜ＣＦを形成する工程Ｓ１０４と、基板ＳＵＢを成膜室ＤＰＣから準備室ＰＲＣに搬出する工程Ｓ１０６と、からなる周期が複数回繰り返される。少なくとも１つの周期において、工程Ｓ１００は、工程Ｓ１０４での基板ＳＵＢの位相を、基板ＳＵＢの中心を中心として、他の周期における工程Ｓ１０４での基板ＳＵＢの位相とは異ならせるように、基板ＳＵＢの向きを合わせる。
【選択図】図８

Description

本発明は、半導体装置の製造方法に関し、例えば容量膜を有する半導体装置の製造方法に適用可能な技術である。

現在、容量膜をはじめとする薄膜を基板上に形成する方法として種々の方法が提唱されている。
特許文献１では、基板を回転させながら成膜ガスを供給する方法が記載されている。特許文献２では、基板を回転させることなく、成膜ガスを基板の左右から交互に供給する方法が記載されている。特許文献３では、水平方向に回転する回転テーブルに基板を載置して成膜ガスを供給する方法が記載されている。

特許文献４では、基板上に、Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ（ＡＬＤ）法により第１の膜を形成し、当該第１の膜上に、Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ（ＭＯＣＶＤ）法により第２の膜を形成することが記載されている。第１の膜が形成される工程においては、基板は静止させた状態にある。一方、第２の膜が形成される工程においては、基板は回転している。

特開２００６−９３２７５号公報 特開２００４−２８８９００号公報 特開２０１１−１１９４０８号公報 特開２００９−２４６４０５号公報

本発明者らは、原子層堆積法において成膜室内におけるガス供給部が平面視で基板の中心に重ならない位置に設けられる場合、以下の問題が生じることを見出した。すなわち、このような場合において、基板を回転させないで容量膜を形成すると、ガス供給部との距離の差異によって、基板上に形成される容量膜の膜厚に差異が生じることになる。このような膜厚の差異を防ぐには、成膜室内で基板を回転させながら容量膜を形成させる方法がある。しかし、成膜室内で基板を回転させるためには、磁気シールや基板回転機構といった新たな部品を要することとなり、成膜室の構造が複雑になってしまう。

その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。

一実施の形態によれば、成膜室に接続された準備室において基板の回転方向における向きを合わせる工程と、基板を準備室から成膜室に搬入する工程と、成膜室において基板上に容量膜を形成する工程と、基板を成膜室から準備室に搬出する工程と、からなる周期が複数回繰り返される。少なくとも１つの周期において、基板の向きを合わせる工程は、容量膜を形成する工程での基板の位相を、基板の中心を中心として、他の周期における容量膜を形成する工程での基板の位相とは異ならせるように、基板の向きを合わせる。

前記一実施の形態によれば、成膜室の構造を複雑にすることなく、原子層堆積法により形成される容量膜の膜厚の均一化を図ることができる。

実施の形態における半導体装置を示す断面図である。 実施の形態における半導体装置の製造手順を示す工程断面図である。 実施の形態における半導体装置の製造手順を示す工程断面図である。 実施の形態における半導体装置の製造手順を示す工程断面図である。 実施の形態における半導体装置の製造手順を示す工程断面図である。 実施の形態における半導体装置の製造手順を示す工程断面図である。 実施の形態における容量膜の成膜装置の概要図である。 実施の形態における容量膜の成膜工程を示すフローチャートである。 実施の形態における容量膜の成膜装置における成膜室内の概要図である。 容量膜の膜厚のばらつきを計測した結果を示す図である。 ＭＩＭキャパシタ特性のばらつきを計測した結果を示す図である。

以下、実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。

図１は、本実施の形態におけるキャパシタを含む半導体装置の構成を示す断面図である。ここでは例としてシリンダ形状のキャパシタを示すが、本発明は、これに限られない。

半導体装置ＳＤは、ソース・ドレイン領域ＳＤＲおよび素子分離領域ＥＩＲが形成された基板ＳＵＢと、基板ＳＵＢ上に形成されたゲート電極ＧＥ、第一の絶縁膜ＩＦ１、およびプラグＰＬＵと、第一の絶縁膜ＩＦ１上に形成されたエッチング阻止膜ＥＳＦと、エッチング阻止膜ＥＳＦ上に形成された第二の絶縁膜ＩＦ２と、第二の絶縁膜ＩＦ２に設けられたキャパシタＣＡＰＡと、キャパシタＣＡＰＡ上に形成された層間絶縁膜ＩＩＦと、層間絶縁膜ＩＩＦ上に形成された配線層ＩＬと、キャパシタＣＡＰＡ間に形成された第二のバリアメタル膜ＢＭＦ２および第二の金属膜ＭＦ２と、を含む。キャパシタＣＡＰＡは、下部電極ＬＥと、容量膜ＣＦと、上部電極ＵＥと、を含む。

プラグＰＬＵは、第一の金属膜ＭＦ１および第一のバリアメタル膜ＢＭＦ１により構成される。ここで、第一の絶縁膜ＩＦ１は、たとえばＳｉＯ_２により構成される。第一の金属膜ＭＦ１は、たとえばＷにより構成される。第一のバリアメタル膜ＢＭＦ１は、たとえばＴｉ、ＴｉＮ、Ｔａ、またはＴａＮにより構成される。エッチング阻止膜ＥＳＦは、たとえばＳｉＯＮにより構成することができ、エッチング時のストッパー膜として用いられる。

第二の絶縁膜ＩＦ２は、たとえばＳｉＯ_２により構成される。本実施の形態において、下部電極ＬＥは、金属材料により構成される。下部電極ＬＥは、たとえばＴｉＮ、ＴａＮ、またはＷＮにより構成することができる。

容量膜ＣＦは、高誘電率膜により構成することができる。本実施の形態において、容量膜ＣＦは、たとえばＺｒの酸化物により構成することができる。

上部電極ＵＥは、第一上部電極膜ＵＥ１および第二上部電極膜ＵＥ２により構成される。第一上部電極膜ＵＥ１は、たとえば窒化チタン、窒化タンタルまたは窒化タングステンにより構成することができる。第二上部電極膜ＵＥ２は、たとえばＷにより構成することができる。

図２から図６までの各図は、図１に示した構成の半導体装置ＳＤの製造手順の一例を示す工程断面図である。

まず、基板ＳＵＢに素子分離領域ＥＩＲを形成する。これにより、素子形成領域が分離される。素子分離領域ＥＩＲの形成には、例えば、ＳＴＩ法またはＬＯＣＯＳ法を用いることができる。次いで、素子形成領域に位置する基板ＳＵＢに、ゲート絶縁膜（図示せず）およびゲート電極ＧＥを形成する。次いで、素子形成領域に位置する基板ＳＵＢに、ソース・ドレイン領域ＳＤＲを形成する。このようにして、基板ＳＵＢ上にＭＯＳトランジスタが形成される。

次に、半導体基板（図２および３において不図示）上に第一の絶縁膜ＩＦ１を形成し、第一の絶縁膜ＩＦ１にプラグＰＬＵを埋め込む。次いで、第一の絶縁膜ＩＦ１上にエッチング阻止膜ＥＳＦを形成し、その上に第二の絶縁膜ＩＦ２を形成する（図２（ａ））。

つづいて、既知のリソグラフィ技術により、第二の絶縁膜ＩＦ２およびエッチング阻止膜ＥＳＦを順次エッチングし、第二の絶縁膜ＩＦ２に凹部ＣＯＮＣを形成する。これにより、プラグＰＬＵの上面を露出させる（図２（ｂ））。その後、第二の絶縁膜ＩＦ２の全面および凹部ＣＯＮＣ内の側面および底面に下部電極ＬＥを形成する（図２（ｃ））。下部電極ＬＥは、たとえばＣＶＤ法により形成することができる。

つづいて、下部電極ＬＥ上に、凹部ＣＯＮＣを埋め込むように犠牲膜（不図示）を形成する。次いで、犠牲膜および下部電極ＬＥをエッチングして、凹部ＣＯＮＣの外部に露出した下部電極ＬＥを除去する。その後、凹部ＣＯＮＣ内に残存する犠牲膜をエッチングにより除去する（図２（ｄ））。

つづいて、第二の絶縁膜ＩＦ２および下部電極ＬＥ上に、容量膜ＣＦを成膜する（図２（ｅ））。容量膜ＣＦは、原子層堆積法により成膜することができる。この工程の詳細については後述する。

その後、容量膜ＣＦ上に、第一上部電極膜ＵＥ１を形成する（図３（ｆ））。第一上部電極膜ＵＥ１は、たとえばＣＶＤ法、ＡＬＤ法、ＰＶＤ法、またはこれらを併用して形成することができる。

つづいて、第一上部電極膜ＵＥ１上に第二上部電極膜ＵＥ２を形成する（図３（ｇ））。これにより上部電極ＵＥが形成される。このような第二上部電極膜ＵＥ２を設けることにより、上部電極ＵＥの抵抗を低く保つことができる。

以上の処理により、キャパシタＣＡＰＡが形成される。

その後、上部電極ＵＥを所定のパターンに加工する（図４（ａ））。次いで、上部電極ＵＥ上に層間絶縁膜ＩＩＦを形成する（図４（ｂ））。つづいて、隣接するキャパシタＣＡＰＡの間に開口部ＯＰを形成する（図５（ｃ））。その後、開口部ＯＰ内に第二のバリアメタル膜ＢＭＦ２および第二の金属膜ＭＦ２を形成する（図５（ｄ））。ここで、第二のバリアメタル膜ＢＭＦ２は、たとえばＣＶＤ法やＰＶＤ法により形成されたＴｉＮ膜とすることができる。また、第二の金属膜ＭＦ２は、たとえばＣＶＤ法により形成されたＷ膜とすることができる。次いで、ＣＭＰにより、開口部ＯＰ外部に露出した第二のバリアメタル膜ＢＭＦ２および第二の金属膜ＭＦ２を除去する（図６（ｅ））。つづいて、層間絶縁膜ＩＩＦ上に配線層ＩＬを形成する（図６（ｆ））。配線層ＩＬは、たとえばＴｉＮおよびＷにより構成することができる。配線層ＩＬを所定形状にパターニングしてビット線を形成する。これにより、図１に示した構成の半導体装置ＳＤが形成される。この後、配線層ＩＬ上にたとえばシリコン酸化膜により構成された層間絶縁膜（不図示）を形成し、その上に多層配線構造を形成することができる。

次に、容量膜ＣＦを形成する工程を詳細に説明する。

容量膜ＣＦの形成には、成膜装置ＤＰＡを用いる。成膜装置ＤＰＡは、ｎ個の成膜室ＤＰＣと、ｎ個の成膜室ＤＰＣと接続される準備室ＰＲＣと、からなる（ただし、ｎは１以上の自然数である。）。ｎ個の成膜室ＤＰＣそれぞれには、基板ＳＵＢ上に容量膜ＣＦを形成するためのガスを供給するガス供給部ＧＳ１およびＧＳ２が設けられている。ガス供給部ＧＳ１およびＧＳ２は、基板ＳＵＢが搬入された場合に、基板ＳＵＢの中心と平面視で重ならない位置に設けられている。さらに、ガス供給部ＧＳ１およびＧＳ２と基板ＳＵＢの中心との位置関係は、ｎ個の成膜室ＤＰＣにおいて互いに同じである。基板収納室ＣＯＮ内には、基板ＳＵＢを基板ＳＵＢの表面と平行な方向に回転させるノッチアライナーＮＡＬ（回転機構）が備えられている。

実施の形態においては、以下のＳ１００からＳ１０６までの工程からなる周期がｍ回繰り返される（ただし、ｍは２以上の自然数である。）。
工程Ｓ１００：準備室ＰＲＣにおいて、ノッチアライナーＮＡＬにより、基板ＳＵＢの回転方向における向きを合わせる工程
工程Ｓ１０２：準備室ＰＲＣからｎ個の成膜室ＤＰＣのいずれかに基板ＳＵＢを搬入する工程
工程Ｓ１０４：ｎ個の成膜室ＤＰＣのいずれかにおいて、ガス供給部ＧＳ１およびＧＳ２から供給されるガスを用いた原子層堆積法により、基板ＳＵＢ上に容量膜ＣＦを形成する工程
工程Ｓ１０６：容量膜ＣＦが形成された基板ＳＵＢを、ｎ個の成膜室ＤＰＣのいずれかから準備室ＰＲＣに搬出する工程

実施の形態においては、少なくとも１つの周期において、工程Ｓ１００は、工程Ｓ１０４での基板ＳＵＢの位相を、基板ＳＵＢの中心を中心として、他の周期における工程Ｓ１０４での基板ＳＵＢの位相とは異ならせるように基板ＳＵＢの向きを合わせる。

以上のような実施の形態においては、ｎ個の成膜室ＤＰＣに基板ＳＵＢを回転させる機構を設けなくても、一の周期および他の周期において基板ＳＵＢ上に形成される容量膜ＣＦが特定の箇所に偏在することが防がれる。このためｎ個の成膜室ＤＰＣの構造を複雑にすることなく、原子層堆積法により形成される容量膜ＣＦの膜厚の均一化を図ることができる。

次に、容量膜ＣＦを形成する工程を、図７から図９までを用いてさらに詳細に説明する。

図７は、容量膜ＣＦの形成に用いる成膜装置ＤＰＡの概要図である。成膜装置ＤＰＡは、ｎ個の成膜室ＤＰＣと、成膜室ＤＰＣと接続される準備室ＰＲＣと、からなる。図７に示される成膜装置ＤＰＡにおける成膜室ＤＰＣの個数は３個（ｎ＝３）であるが、これに限られることはない。成膜室ＤＰＣの個数は１個（ｎ＝１）であってもよいし、２個（ｎ＝２で）あってもよいし、または４個以上（ｎ≧４）であってもよい。準備室ＰＲＣは、基板収納室ＣＯＮと、基板収納室ＣＯＮに接続されたロードロックチャンバーＬＬＣ１およびＬＬＣ２と、ロードロックチャンバーＬＬＣ１およびＬＬＣ２と接続されたトランスファーチャンバーＴＲＣと、を備える。基板収納室ＣＯＮ内には、基板ＳＵＢを基板ＳＵＢの表面と平行な方向に回転させるノッチアライナーＮＡＬ（回転機構）が備えられている。また、基板収納室ＣＯＮ内には、搬送ロボットＴＲＲ１が備えられている。搬送ロボットＴＲＲ１は、基板ＳＵＢを、ノッチアライナーＮＡＬと、ロードロックチャンバーＬＬＣ１またはＬＬＣ２と、の間で搬送する。トランスファーチャンバーＴＲＣ内には、搬送ロボットＴＲＲ２が備えられている。搬送ロボットＴＲＲ２は、基板ＳＵＢを、ロードロックチャンバーＬＬＣ１またはＬＬＣ２と、いずれかの成膜チャンバーＤＰＣと、の間で搬送する。各成膜チャンバーＤＰＣ内には、後述するガス供給部ＧＳ１およびＧＳ２（図７においては不図示）が設けられている。

図８は、図７の成膜装置ＤＰＡを用いた容量膜ＣＦの成膜工程を示すフローチャートである。

まず、基板収納室ＣＯＮ内において、ノッチアライナーＮＡＬにより、基板ＳＵＢを回転させることで、基板ＳＵＢの回転方向における向きを合わせる（工程Ｓ１００）。基板ＳＵＢの形状は、平面視で円もしくは楕円でもよいし、または矩形もしくは正多角形でもよい。基板ＳＵＢの外周の一部には、ノッチが形成されていてもよい。ノッチアライナーＮＡＬは、当該ノッチを検出し、このノッチの向きを合わせることで基板ＳＵＢの回転角度を決定してもよい。

次いで、工程Ｓ１００で位置合わせがなされた基板ＳＵＢを、基板収納室ＣＯＮ内の搬送ロボットＴＲＲ１を用いて、ロードロックチャンバーＬＬＣ１またはＬＬＣ２に搬入する。ロードロックチャンバーＬＬＣ１およびＬＬＣ２内にはそれぞれ、工程Ｓ１００で向き合わせがされた基板ＳＵＢが複数保持されていてもよい。次に、ロードロックチャンバーＬＬＣ１またはＬＬＣ２に搬入された基板ＳＵＢを、トランスファーチャンバーＴＲＣ内の搬送ロボットＴＲＲ２を用いて、トランスファーチャンバーＴＲＣ内に搬入する。次に、トランスファーチャンバー内に搬入された基板ＳＵＢを、搬送ロボットＴＲＲ２を用いて、いずれかの成膜室ＤＰＣに搬入する（工程Ｓ１０２）。成膜室ＤＰＣに搬入された基板ＳＵＢは、各成膜室ＤＰＣ内に設けられた支持台（図示せず）に載置される。当該支持台には、基板ＳＵＢを回転させるための回転機構が設けられていない。このため、成膜室ＤＰＣの構造を簡素なものにすることができる。なお、工程Ｓ１０２では、基板ＳＵＢを成膜室ＤＰＣに搬入する際に基板ＳＵＢを回転させてもよいし、回転させなくてもよい。ただし、工程Ｓ１０２で基板ＳＵＢを回転させる場合は、その回転角度は、後述する周期および成膜室ＤＰＣによらず、一定にする必要がある。工程Ｓ１０２での基板ＳＵＢの回転角度をこのように一定にすれば、工程Ｓ１００が成膜室ＤＰＣ内の基板ＳＵＢの位相を制御することができることになる。

次いで、工程Ｓ１０２において基板ＳＵＢが搬入された成膜室ＤＰＣにおいて、原子層堆積法により、支持台（図示せず）に載置された基板ＳＵＢ上に容量膜ＣＦを形成する（工程Ｓ１０４）。容量膜ＣＦの形成時における各成膜室ＤＰＣ内の概要は、図９に示すとおりである。図９に示すように、成膜室ＤＰＣ内には、基板ＳＵＢ上に容量膜ＣＦを形成するためのガスＧ１およびＧ２それぞれを供給するガス供給部ＧＳ１およびＧＳ２が設けられている。ガス供給部ＧＳ１およびＧＳ２は、基板ＳＵＢの中心と平面視で重ならない位置に設けられている。具体的には、ガス供給部ＧＳ１およびＧＳ２は、基板ＳＵＢを介して対向するように設けられている。基板ＳＵＢの中心と、ガス供給部ＧＳ１およびＧＳ２と、の位置関係は、各成膜室ＤＰＣで互いに同じである。図７に示す成膜装置ＤＰＡの成膜室ＤＰＣの個数は３個であるが、成膜室ＤＰＣの個数が２個（ｎ＝２）または４個以上（ｎ≧４）の場合であっても、各成膜室ＤＰＣにおける基板ＳＵＢの中心とガス供給部ＧＳ１およびＧＳ２との位置関係は、互いに同じである。さらに、ガス供給部ＧＳ１およびＧＳ２には、基板ＳＵＢと対向する表面に多数の孔（図示せず）が設けられている。図９に示すように、互いに平行な方向に供給されたガスＧ１およびＧ２は、当該孔を介して基板ＳＵＢに向かって互いに対向する向きから供給されることになる。ガスＧ１およびＧ２としては、Ｚｒを含むガス（例えば、テトラキスエチルメチルアミノジルコニウム（ＴＥＭＡＺ））およびＯを含むガス（例えば、オゾン）をそれぞれ用いることができる。また、ガスＧ１およびＧ２は、交互に供給してもよい。以上のような原子層堆積法により、ＺｒＯ_２からなる容量膜ＣＦが基板ＳＵＢ上に形成される。

次いで、工程Ｓ１０４において容量膜ＣＦが形成された基板ＳＵＢを、輸送ロボットＴＲＲ２により、成膜室ＤＰＣのいずれかからトランスファーチャンバーＴＲＣに搬出する。次に、トランスファーチャンバーＴＲＣに搬出された基板ＳＵＢを、ロードロックチャンバーＬＬＣ１またはＬＬＣ２に搬出する。次に、ロードロックチャンバーＬＬＣ１またはＬＬＣ２に搬出された基板ＳＵＢを、搬送ロボットＴＲＲ１により、基板収納室ＣＯＮに搬出する（工程Ｓ１０６）。

以上のＳ１００からＳ１０６までの工程からなる周期を所定の回数ｍ回繰り返す（ただし、ｍは２以上の自然数である。）。工程Ｓ１０６後、周期が所定の回数（ｍ回）繰り返されたかを調べる（工程Ｓ１０８）。周期が所定の回数（ｍ回）繰り返されていない場合（工程Ｓ１０８のＮｏ）は、Ｓ１００からＳ１０６までの工程を再び実行する。一方、周期が所定の回数（ｍ回）に達している場合（工程Ｓ１０８のＹｅｓ）は、容量膜ＣＦの成膜工程は終了となる。

少なくとも１つの周期において、工程Ｓ１００は、工程Ｓ１０４での基板ＳＵＢの位相を、基板ＳＵＢの中心を中心として、他の周期における工程Ｓ１０４での基板ＳＵＢの位相とは異ならせるように、基板ＳＵＢの向きを合わせる。例えば、工程Ｓ１００は、工程Ｓ１０４での基板ＳＵＢの位相が、各周期において、基板ＳＵＢの中心を中心として互いに（３６０／ｋ）度（ただし、ｋは２≦ｋ≦ｍの自然数である。）の位相差を有するｋ個の位相のいずれかになるように、基板ＳＵＢの向きを合わせてもよい。さらに、工程Ｓ１００は、工程Ｓ１０４での基板ＳＵＢの位相が、ｍ回の周期においてｋ個の位相すべてをとるように、基板ＳＵＢの向きを合わせてもよい。また、工程Ｓ１０４は、容量膜ＣＦの膜厚プロファイルがｋ個の各位相において互いに同一となる条件で容量膜ＣＦを形成してもよい。容量膜ＣＦの膜厚プロファイルがｋ個の各位相において同一なる条件としては、例えば、成膜時間の調整、成膜温度の調整、成膜ガスの流量の調整が挙げられる。

より具体的な説明のために、ｍ＝４かつｋ＝３の場合を考える。このとき、ｍ回（ｍ＝４）の周期後において、膜厚の最大値がｔとなる膜厚プロファイルの容量膜ＣＦを得たいものとする。この場合、例えば、以下のように第１周期から第４周期まで工程Ｓ１０４を実行することができる。第１周期においては膜厚の最大値がｔ／３となる膜厚プロファイルの容量膜ＣＦを得る条件で工程Ｓ１０４を実行する。第２周期においては基板ＳＵＢの位相を第１周期時の位相に対して２４０度異ならせた状態で膜厚の最大値がｔ／６となる膜厚プロファイルの容量膜ＣＦを得る条件で工程Ｓ１０４を実行する。第３周期においては基板ＳＵＢの位相を第１周期時の位相に対して１２０度異ならせた状態で膜厚の最大値がｔ／３となる膜厚プロファイルの容量膜ＣＦを得る条件で工程Ｓ１０４を実行する。第４周期においては基板ＳＵＢの位相を第１周期時の位相に対して２４０度異ならせた状態で膜厚の最大値がｔ／６となる膜厚プロファイルの容量膜ＣＦを得る条件で工程Ｓ１０４を実行する。この場合、各周期での工程Ｓ１０４において形成される容量膜ＣＦの膜厚につき位置に関するばらつきが生じても、ｍ回の周期後の容量膜ＣＦの基板ＳＵＢ上における膜厚プロファイルは、基板ＳＵＢの中心を中心としてｋ回の回転対称とすることが可能である。このため、ｋを増やすことによって、容量膜ＣＦの膜厚の均一性をより高めることができる。

周期の回数ｍの個数と位相の個数ｋとが等しい（ｍ＝ｋ）の場合は、周期の回数を最小限に抑えつつ、容量膜ＣＦの膜厚の均一性を効率的に高めることができる。

工程Ｓ１００は、２回目以降の各周期における工程Ｓ１０４での基板ＳＵＢの位相を、基板ＳＵＢの中心を中心として、１周期前の周期における工程Ｓ１０４での基板ＳＵＢの位相とは（３６０／ｋ）度異ならせるように基板ＳＵＢの向きを合わせてもよい。この場合、工程Ｓ１００での基板ＳＵＢの位相差はいずれの周期においても（３６０／ｋ）度となるため、周期ごとに基板ＳＵＢの位相差を設定し直す必要がなくなる。このため、効率的な処理が可能になる。

次に、複数の基板ＳＵＢが同時に処理される場合において説明する。この場合、複数の基板ＳＵＢいずれについても同一の周期においては同一の成膜室ＤＰＣが用いられてもよい。この場合、成膜室ＤＰＣごとに成膜条件が僅かに異なってしまっていても、異なる基板ＳＵＢ同士での容量膜ＣＦの膜厚および膜質の均一性が担保されることになる。

成膜室ＤＰＣの個数は１個（ｎ＝１）でもよい。この場合、一の基板ＳＵＢについて工程Ｓ１０４において容量膜ＣＦが形成されている間に、準備室ＰＲＣ内においてノッチアライナーＮＡＬにより他の基板ＳＵＢの向きを合わせてもよい。このようにすることで、異なる基板ＳＵＢ同士での容量膜ＣＦの膜厚および膜質の均一性が担保されるとともに、少ない数の成膜室ＤＰＣで効率的に複数の基板ＳＵＢを処理することができる。

成膜室ＤＰＣの個数は周期の回数以上（ｎ≧ｍ）であってもよい。この場合、互いに異なる周期では、工程Ｓ１０４で異なる成膜室ＤＰＣが用いられてもよい。この場合、一の基板ＳＵＢおよび他の基板ＳＵＢについて異なる成膜室ＤＰＣで同時に工程Ｓ１０４を実行することができる。さらに、ｎ個の成膜室ＤＰＣのうちｍ個の成膜室に基板ＳＵＢが搬入された状態で、ｍ個の成膜室ＤＰＣすべてにおいて工程Ｓ１０４を実行することも可能である。特に、ｎ＝ｍの場合においては、備えられた成膜室ＤＰＣがいずれも稼働することになり、成膜装置ＤＰＡを効率的に使用することが可能である。以上のようにすることで、異なる基板ＳＵＢ同士での容量膜ＣＦの膜厚および膜質の均一性が担保されるとともに、複数の基板ＳＵＢについて効率的な処理が可能である。

（実施例）
上述したのと同様の方法で、基板ＳＵＢ上に容量膜ＣＦを成膜した。ガスＧ１およびＧ２としては、ＴＥＭＡＺおよびオゾンをそれぞれ用いた。成膜温度ならびにガスＧ１およびガスＧ２の流量は以下のとおりである。
成膜温度：２５０−２７５℃
ガスＧ１（ＴＥＭＡＺ）：８０ｍｇ／ｍｉｎ
ガスＧ２（オゾン）：２００ｍｇ／ｍ^３ １ｓｌｍ

図９を用いて、容量膜ＣＦの成膜方法を詳細に説明する。基板ＳＵＢは加熱された支持台（図示せず）に載置されている。これにより、基板ＳＵＢは、成膜温度に加熱されることになる。この状態において、ガス供給部ＧＳ１からガスＧ１（ＴＥＭＡＺ）を供給する。次に、成膜室内のガスＧ１（ＴＥＭＡＺ）をパージする。次に、ガス供給部ＧＳ２からＺガスＧ２（オゾン）を供給する。次に、成膜室内のガスＧ２（オゾン）をパージする。以上のガスＧ１供給、ガスＧ１パージ、ガスＧ２供給、ガスＧ２パージを複数回繰り返す。これらの工程が繰り返される間、基板ＳＵＢの温度は成膜温度になっている。これにより、基板ＳＵＢ上にＺｒＯ_２からなる容量膜ＣＦを得る。このように形成された容量膜ＣＦは、ガス供給部ＧＳ１側ではＺｒが多く堆積されるためにガス供給部ＧＳ２側に対して膜厚が厚い一方で、ガス供給部ＧＳ２側では酸素が多く供給されるためにガス供給部ＧＳ１側に対して膜質が優れる。つまり、容量膜ＣＦの膜厚および膜質が、位置によってばらついてしまう。

しかし、このようなばらつきが生じても、基板ＳＵＢを回転させた状態で複数回に分けて容量膜ＣＦを成膜することで、ばらつきが改善することがいえる。図１０および１１を用いてこのようなばらつきが改善する例を説明する。

図１０は、容量膜ＣＦの膜厚のばらつきを計測した結果を示す。図１０おいて、「１層」とあるのは、容量膜ＣＦを所望の膜厚まで１回の周期で成膜した結果を示す。「２層（１８０°）」とあるのは、容量膜ＣＦを所望の膜厚まで２回の周期で成膜した結果を示す。具体的には、１回目の周期では所望の膜厚の１／２を成膜し、２回目の周期では１回目の周期における基板ＳＵＢの中心を中心として１８０度回転させた状態で所望の膜厚の１／２を成膜した結果である。「３層（１２０°）」とあるのは、容量膜ＣＦを所望の膜厚まで３回の周期で成膜した結果を示す。具体的には、１回目の周期では所望の膜厚の１／３を成膜し、２回目の周期では１回目の周期における基板ＳＵＢの中心を中心として１２０度回転させた状態で所望の膜厚の１／３を成膜し、３回目の周期では２回目の周期における基板ＳＵＢの中心を中心として１２０度回転させた状態で所望の膜厚の１／３を成膜した結果である。

図１０に示されるように、「１層」、「２層（１８０°）」、「３層（１２０°）」と層が増加するにしたがって、ＷｉＷ Ｒ／２Ｘ（＋−％）（（膜厚の最大値−膜厚最小値）／（膜厚の平均値×２））およびＲａｎｇｅ（Å）（膜厚の最大値−膜厚の最小値）がともに減少している。このことから、基板ＳＵＢを回転させた状態で複数回に分けて容量膜ＣＦを成膜することで、膜厚のばらつきが改善することがいえる。

図１１（ａ）および（ｂ）は、容量膜ＣＦを、ＭＩＭキャパシタであるキャパシタンスＣＡＰＡに用いた場合の容量およびリーク電流のばらつきを測定した結果をそれぞれ示す。図１１（ａ）および（ｂ）おいて、「１層」とあるのは、容量膜ＣＦを所望の膜厚（５５Å、６５Å、７５Åのいずれか）まで１回の周期で成膜した結果を示す。「２層（１８０°）」とあるのは、容量膜ＣＦを所望の膜厚（５５Å、６５Å、７５Åのいずれか）まで２回の周期で成膜した結果を示す。具体的には、１回目の周期では所望の膜厚の１／２を成膜し、２回目の周期では１回目の周期における基板ＳＵＢの中心を中心として１８０度回転させた状態で所望の膜厚の１／２を成膜した結果である。図１１（ａ）において「１層」に付された値２．５％、３．５％、３．５％および「２層（１８０°）」に付された値１．６％、１．９％、１．７％は変動係数（標準偏差／平均値）を示す。同様に、図１１（ｂ）において「１層」に付された値４６．２％、３０．９％、１１．９％および「２層（１８０°）」に付された値１６．３％、１４．８％、１４．６％は変動係数（標準偏差／平均値）を示す。

リーク電流が発生しにくい膜厚が厚い箇所では、変動係数に有意な差が表れていないものの（図１１（ｂ）の７５Å参照）、図１１（ａ）および（ｂ）においては、当該部分を除き、いずれも「２層（１８０°）」における変動係数が小さい。このことから、基板ＳＵＢを回転させた状態で複数回に分けて容量膜ＣＦを成膜することで、容量およびリーク電流のばらつきが改善することがいえる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

ＳＤ 半導体装置
ＳＵＢ 基板
ＳＤＲ ソース・ドレイン領域
ＥＩＲ 素子分離領域
ＧＥ ゲート電極
ＩＦ１ 第一の絶縁膜
ＰＬＵ プラグ
ＥＳＦ エッチング阻止膜
ＩＦ２ 第二の絶縁膜
ＣＡＰＡ キャパシタ
ＩＩＦ 層間絶縁膜
ＩＬ 配線層
ＢＭＦ２ 第二のバリアメタル膜
ＭＦ２ 第二の金属膜
ＬＥ 下部電極
ＣＦ 容量膜
ＵＥ 上部電極
ＭＦ１ 第一の金属膜
ＢＭＦ１ 第一のバリアメタル膜
ＵＥ１ 第一上部電極膜
ＵＥ２ 第二上部電極膜
ＣＯＮＣ 凹部
ＯＰ 開口
ＤＰＡ 成膜装置
ＤＰＣ 成膜室
ＰＲＣ 準備室
ＮＡＬ ノッチアライナー
ＣＯＮ 基板収納室
ＬＬＣ１ ロードロックチャンバー
ＬＬＣ２ ロードロックチャンバー
ＴＲＣ トランスファーチャンバー
ＴＲＲ１ 搬送ロボット
ＴＲＲ２ 搬送ロボット
ＧＳ１ ガス供給部
ＧＳ２ ガス供給部
Ｇ１ ガス
Ｇ２ ガス

Claims (10)

1. 基板が搬入された場合に、前記基板の中心と、前記基板の中心と平面視で重ならない位置に設けられ前記基板上に容量膜を形成するためのガスを供給するガス供給部と、の位置関係が互いに同じであるｎ個の成膜室（ただし、ｎは１以上の自然数である。）と接続され、かつ、前記基板を前記基板の表面と平行な方向に回転させる回転機構を内部に備える準備室内において、前記回転機構により、前記基板の回転方向における向きを合わせる工程と、
   前記準備室からいずれかの前記成膜室に前記基板を搬入する工程と、
   前記基板が搬入された前記成膜室において、前記ガス供給部から供給されるガスを用いた原子層堆積法により、前記基板上に前記容量膜を形成する工程と、
   前記容量膜が形成された前記基板を、前記成膜室から前記準備室に搬出する工程と、
   を備え、
   前記基板の向きを合わせる前記工程と、前記基板を搬入する前記工程と、前記容量膜を形成する前記工程と、前記基板を搬出する前記工程と、からなる周期がｍ回繰り返され（ただし、ｍは２以上の自然数である。）、
   少なくとも１つの前記周期において、前記基板の向きを合わせる前記工程は、前記容量膜を形成する前記工程での前記基板の位相を、前記基板の中心を中心として、他の前記周期における前記容量膜を形成する前記工程での前記基板の位相とは異ならせるように、前記基板の向きを合わせる半導体装置の製造方法。
2. 請求項１に記載の半導体装置の製造方法であって、
   前記基板の向きを合わせる前記工程は、前記容量膜を形成する前記工程での前記基板の位相が、前記各周期において、前記基板の中心を中心として互いに（３６０／ｋ）度（ただし、ｋは２≦ｋ≦ｍの自然数である。）の位相差を有するｋ個の位相のいずれかになるようにするとともに、前記容量膜を形成する前記工程での前記基板の位相が、ｍ回の前記周期において、前記ｋ個の位相すべてをとるように、前記基板の向きを合わせ、
   前記容量膜を形成する前記工程は、前記容量膜の膜厚プロファイルが前記各ｋ個の位相において互いに同一となる条件で前記容量膜を形成する半導体装置の製造方法。
3. 請求項２に記載の半導体装置の製造方法であって、
   ｍ＝ｋである半導体装置の製造方法。
4. 請求項２に記載の半導体装置の製造方法であって、
   前記基板の位置合わせを行う前記工程は、２回目以降の前記各周期における前記容量膜を形成する前記工程での前記基板の位相を、前記基板の中心を中心として、１周期前の前記周期における前記容量膜を形成する前記工程での前記基板の位相とは（３６０／ｋ）度異ならせる半導体装置の製造方法。
5. 請求項１に記載の半導体装置の製造方法であって、
   複数の前記基板のいずれについても同一の前記周期においては同一の前記成膜室が用いられる半導体装置の製造方法。
6. 請求項５に記載の半導体装置の製造方法であって、
   ｎ＝１であり、
   一の前記基板について前記容量膜を形成する前記工程において前記容量膜が形成されている間に、前記準備室内において前記回転機構により他の前記基板の回転方向の向きを合わせる半導体装置の製造方法。
7. 請求項５に記載の半導体装置の製造方法であって、
   ｎ≧ｍであり、
   互いに異なる前記周期では、前記容量膜を形成する前記工程で異なる前記成膜室が用いられる半導体装置の製造方法。
8. 請求項１に記載の半導体装置の製造方法であって、
   前記基板の外周の一部にはノッチが形成され、
   前記回転機構は、前記ノッチを検出し、前記ノッチを合わせることで前記基板の回転角度を決定する半導体装置の製造方法。
9. 請求項１に記載の半導体装置の製造方法であって、
   一の前記成膜室において２つの前記ガス供給部は、平面視で前記基板を介して対向するように設けられている半導体装置の製造方法。
10. 請求項９に記載の半導体装置の製造方法であって、
    ２つの前記ガス供給部は、一方からＺｒを含むガスを、他方からＯを含むガスを、交互に供給する半導体装置の製造方法。

Images