JP2014085207A

JP2014085207A - 半導体装置テスト用プローブピン

Info

Publication number: JP2014085207A
Application number: JP2012233820A
Authority: JP
Inventors: Kentaro Sekino; 建太郎関野
Original assignee: Renesas Electronics Corp
Current assignee: Renesas Electronics Corp
Priority date: 2012-10-23
Filing date: 2012-10-23
Publication date: 2014-05-12

Abstract

【課題】従来形状のプローブピン先端では、半導体装置の端子と繰り返し接触するうちに、突起部が磨耗して丸くなり、半導体装置の端子の酸化膜を十分に破ることができずに接触抵抗が上がり、半導体装置の電気的試験が不良判定となり正確な判定ができない。
【解決手段】円筒形状の本体と、本体先端に４箇所の高い突起と４箇所の低い突起を交互に配した形状を持つプローブピンとするものである。これにより、長い突起が磨耗しても、短い突起により接触が保たれる構造のため、半導体装置の電気的試験を正確に行うことができる。
【選択図】図２

Description

本発明は、半導体装置テスト用プローブピンに関し、特にＢＧＡ型半導体装置のテストに用いられるプローブピンに好適に利用できるものである。

半導体装置テスト用プローブピンとして、従来は、図６、図７に示すように、ピン本体１と突起部１０とを有するプローブピンが用いられている。また、図８に示すように、高さの異なる突起部５２、５３を有するプローブピンが特開２００７−１３９５６７号公報（特許文献１）として提案されている。

特開２００７−１３９５６７号公報

図６、図７に示す従来形状のプローブピン先端では、半導体装置の端子と繰り返し接触するうちに、４つの突起部が磨耗して丸くなる。すると半導体装置の端子へは磨耗し丸くなった突起部が接触するため、半導体装置の端子の酸化膜を十分に破ることができずに接触抵抗が上がり、半導体装置の電気的試験が不良判定となる。また、図８に示すような特開２００７−１３９５６７号公報（特許文献１）のプローブピン先端では、ＢＧＡパッケージのアウターボールとの接触を想定しているが、稜線５２１でのアウターボールの峰受けか突起５３での突き刺しかのいずれかでしか接触できないので、稜線５２１及び突起５３の磨耗が発生し丸くなるため、やはり半導体装置の端子の酸化膜を十分に破ることができずに接触抵抗が上がり、半導体装置の電気的試験が不良判定となり正確な判定ができない。

その他の課題と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。

本願において開示される課題を解決するための手段のうち、代表的なものの概要を簡単に説明すれば下記の通りである。

１つの実施の形態によれば、４箇所の高い突起と４箇所の低い突起を交互に配した先端形状を持つプローブピンとするものである。

前記一実施の形態によれば、長い突起が磨耗しても、短い突起により接触が保たれる構造のため、半導体装置の電気的試験を正確に行うことができる。

実施の形態に係るプローブピンの上面図である。図１に示すプローブピンの側面図である。実施の形態に係るプローブピンの適用例を説明するための側面図である。実施の形態に係るプローブピンの適用例を説明するための側面図である。実施の形態に係るプローブピンの適用例を説明するための側面図である。従来のプローブピンの上面図である。図６のプローブピンの側面図である。従来のプローブピンの側面図である。

以下、図面を参照して実施の形態を詳細に説明する。

以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明する。しかし、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、応用例、詳細説明、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。ただし、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除く。

さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、実質的にその形状等に近似または類似するもの等を含むものとする。ただし、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除く。このことは、上記数等（個数、数値、量、範囲等を含む）についても同様である。

なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一または関連する符号を付し、その繰り返しの説明は原則省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。

図１は実施の形態に係るプローブピンの上面図である。図２は、図１に示すプローブピンの側面図である。図１、図２に示すように、円柱上のプローブ本体１を有し、この本体１の先端は、複数の高い突起３と複数の低い突起２とを交互に配した形状をしている。また、図１の上面図からもわかるように、これらは同一の中心点を囲むように円状に配置されている。図１、図２では、４つの高い突起３と４つの低い突起２とが交互に配置されている。高い突起３と低い突起２の高さの差の設定は半導体装置の電気的試験の内容などの要因により適切な値は変わるが、基本的には５μｍ〜１５μｍ程度の差が望ましい。磨耗量が１５μｍ以上でも問題ない半導体装置の電気的試験へ適用する場合は、前記高さの差は１５μｍ以上でも問題は無く、差が大きいほど寿命を長くする効果が期待できる。また、前記では４つの高い突起３と４つの低い突起２を示したが、突起の数はこれに限定されない。

次に、このようなプローブピンを用いて半導体装置特にＢＧＡ型半導体装置の電気的試験を行う場合の例を図３、図４、図５に基づき説明する。アウターボール５を有するＢＧＡ型半導体装置４を、図３に示すように、ハンドラプッシャ１２を用いて、本発明のプローブピンを介してテストボード１３に接続する。このような電気的試験において、最初のころは、図４に示すように、プローブピン先端の複数突起のうち４つの高い突起３が半導体装置の端子であるアウターボール５に接触する。そして、図５に示すように何度かの試験により高い突起３が磨耗した状態６になったときは、同図に示すように４つの低い突起２が半導体装置の端子であるアウターボール５に接触する。

高い突起３が磨耗すると、相対的に低い突起２が出てきて常に尖った状態のプローブ先端で半導体装置の端子に接触することができるため、常に半導体装置の端子の酸化膜を破ることができる、従って、電気的接触抵抗が低い状態での半導体装置の試験を行なうことができ、半導体装置の電気的試験を正確に行うことができる。また、高い突起３と低い突起２の２回にわたり尖った状態のプローブ先端を確保できるため、従来のプローブピンより摩耗による寿命を長くすることができる。その結果、従来のプローブピンより正確な電気的試験を長く行なうことができる。

以上本発明者によって成された発明を実施の形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。

１：プローブピン本体
２：低い突起部
３：高い突起部
４：ＢＧＡ型半導体装置
５：アウターボール
６：摩耗した高い突起部
１０：突起部
１１：ばね
１２：ハンドラプッシャ
１３：テストボード

Claims

複数の高い突起と複数の低い突起とを交互に配した先端形状を持つプローブピン。
前記前記複数の高い突起と複数の低い突起はそれぞれ４箇ずつの構成となっている請求項１記載のプローブピン。
前記２つの突起の高さの差は５μｍ〜１５μｍである請求項１記載のプローブピン。
前記先端形状の本体は円筒形状である請求項１記載のプローブピン。
前記請求項１記載のプローブビンを用いて半導体装置の電気的試験を行なう半導体装置の電気的試験方法。
前記半導体装置は、ＢＧＡ型半導体装置である請求項５記載の半導体装置の電気的試験方法