JP2014059874A - 連続撮影イメージデータを処理する方法と装置 - Google Patents

連続撮影イメージデータを処理する方法と装置 Download PDF

Info

Publication number
JP2014059874A
JP2014059874A JP2013191525A JP2013191525A JP2014059874A JP 2014059874 A JP2014059874 A JP 2014059874A JP 2013191525 A JP2013191525 A JP 2013191525A JP 2013191525 A JP2013191525 A JP 2013191525A JP 2014059874 A JP2014059874 A JP 2014059874A
Authority
JP
Japan
Prior art keywords
image data
continuous shooting
shooting image
area
storage device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2013191525A
Other languages
English (en)
Other versions
JP2014059874A5 (ja
Inventor
Song-Ho Yoon
松 虎 尹
Jeong Uk Kan
貞 旭 康
Woon Jae Chung
云 在 鄭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2014059874A publication Critical patent/JP2014059874A/ja
Publication of JP2014059874A5 publication Critical patent/JP2014059874A5/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/76Television signal recording
    • H04N5/765Interface circuits between an apparatus for recording and another apparatus
    • H04N5/77Interface circuits between an apparatus for recording and another apparatus between a recording apparatus and a television camera
    • H04N5/772Interface circuits between an apparatus for recording and another apparatus between a recording apparatus and a television camera the recording apparatus and the television camera being placed in the same enclosure
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00Cameras or camera modules comprising electronic image sensors; Control thereof
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/76Television signal recording
    • H04N5/907Television signal recording using static stores, e.g. storage tubes or semiconductor memories

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Studio Devices (AREA)
  • Image Input (AREA)
  • Memory System (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

【課題】連続撮影イメージデータを処理する方法と装置とを提供する。
【解決手段】それぞれの連続撮影イメージデータを生成するマルチプル連続撮影動作が実行される間に、イメージ処理システムに含まれ、第1メモリ領域と第2メモリ領域とを含むメモリアレイを含むフラッシュ保存装置の動作方法は、ホストから領域割り当て情報を受信する段階と、連続撮影動作が実行される間に、領域割り当て情報に基づいて、第1メモリ領域の一部を、連続撮影イメージデータを臨時保存するための専用連続撮影イメージデータバッファ領域に割り当てる段階と、正常プログラム動作中に、第2メモリ領域の一部を、正常データを保存するための正常データ領域に割り当てる段階と、を含み、第1メモリ領域は、第1速度で行われる正常プログラム動作を含むデータアクセス動作を支援し、第2メモリ領域は、第1速度よりも遅い第2速度で行われるデータアクセス動作を支援する。
【選択図】 図3

Description

本発明の実施形態は、連続撮影イメージデータを処理する方法と装置とに係り、特に、RAM(Random Access Memory)のデータ保存容量と無関係に不揮発性保存装置に高解像度(high−resolution)の連続撮影機能によって生成された連続撮影イメージデータをリアルタイムで処理し、保存可能な方法と装置とに関する。
最近のモバイル装置、例えば、スマートフォン、タブレットPC、及びデジタルカメラは、アプリケーション及び運用体制を実行させる間に使われるRAM、ユーザデータを保存するために使われる不揮発性保存装置、及びイメージデータ(例えば、スチルイメージデータ及び/または連続撮影イメージデータ)を生成可能なカメラモジュールを含む。
カメラモジュールに含まれたカメラのピクセル(pixels)の数が増加するにつれて、イメージ解像度も増加する。多数のピクセルが、また向上した連続撮影機能を支援する。
連続撮影機能を支援するモバイル装置は、一般的に連続撮影機能によって生成された連続撮影イメージデータをRAMの専用部分に保存する。RAMに保存された連続撮影イメージデータは、RAMの専用部分がいっぱいになった時、不揮発性保存装置にコピーされる。このようなモバイル装置は、与えられた時間制限内に連続撮影イメージデータをRAMに保存するために、十分に速いライトモード(write mode)で動作できるように、前記2ステップ(step)(例えば、まず、RAMの専用部分をいっぱいにし、次いでRAMに保存された連続撮影イメージデータを不揮発性メモリに移動させる段階)を反復する。しかし、最近の不揮発性保存装置の利用可能なライトモードでは、類似している時間制限内に行うのには遅いという問題がある。
また、特定のイメージ処理システムによってキャプチャされる連続撮影イメージの当該個数とRAMに保存された連続撮影イメージデータのライトブロックサイズだけではなく、連続撮影イメージデータ保存に割り当てられたRAMの専用部分のサイズが制限されるという問題もある。
連続撮影機能中に、モバイル装置によって実行された特定アプリケーションがRAMに相当なメモリ領域を要求するのに対応するために、連続撮影イメージデータの保存に割り当てられるRAMの専用部分のサイズを増加するための多くの試みは、非現実的なものとなっている。RAMのデータ保存容量が延長された連続撮影命令によっていっぱいになると、連続撮影命令は中断されなければならないか、連続撮影イメージデータの結果の解像度は低下する。
米国特許出願公開2007−0211530号公報 米国特許第7769944号公報 米国特許出願公開2009−0300269号公報 米国特許出願公開2011−0019470号公報 特開2004−201226号公報 特開2007−318344号公報 特開2008−242503号公報 特開2009−231900号公報 特開2011−097448号公報 韓国特許出願公開2012−0003282号 韓国特許出願公開2012−0031434号
本発明が解決しようとする技術的な課題は、RAMの容量と無関係に高解像度の連続撮影イメージデータを不揮発性保存装置にライトして、ライト性能を保証しながら、連続撮影イメージデータを処理する方法と装置とを提供することにある。
それぞれの連続撮影イメージデータを生成するマルチプル(multiple)連続撮影動作が実行される間に、イメージ処理システムに含まれ、第1メモリ領域と第2メモリ領域とを含むメモリアレイを含むフラッシュ保存装置の動作方法は、ホストから領域割り当て情報を受信する段階と、前記連続撮影動作が実行される間に、前記領域割り当て情報に基づいて、前記第1メモリ領域の一部を、前記連続撮影イメージデータを臨時保存するための専用連続撮影イメージデータバッファ領域に割り当てる段階と、正常プログラム動作中に、前記第2メモリ領域の一部を、正常データを保存するための正常データ領域に割り当てる段階と、を含み、前記第1メモリ領域は、第1速度で行われる前記正常プログラム動作を含むデータアクセス動作を支援し、前記第2メモリ領域は、前記第1速度よりも遅い第2速度で行われるデータアクセス動作を支援する。
前記領域割り当て情報は、イメージ解像度設定、連続撮影フレームレート、及び連続撮影時間のうち少なくとも2つ、または連続撮影イメージデータ(CSID)バッファ領域サイズ値を含む。
前記第1メモリ領域は、シングルレベルメモリセルで動作するフラッシュメモリセルを含み、前記第2メモリ領域は、マルチレベルメモリセルで動作するフラッシュメモリセルを含む。前記フラッシュ保存装置の動作方法は、前記イメージ処理システムの初期化動作中に、前記ホストに含まれたメモリに前記領域割り当て情報を保存する段階をさらに含む。
前記フラッシュ保存装置は、前記ホストから受信されたSWITCH命令に応答して、前記領域割り当て情報を保存するVENDOR_SPECIFIC_FIELDフィールドを有するEXT_CSDレジスタを含むエンベデッドマルチメディアカードである。
前記ホストは、プロセッサとカメラモジュールとを含み、前記方法は、前記カメラモジュールで前記連続撮影イメージデータを生成し、前記連続撮影イメージデータに関連した連続撮影イメージデータフラグを生成し、前記プロセッサに前記連続撮影イメージデータと前記連続撮影イメージデータフラグとを提供する段階と、前記プロセッサを用いてRAMに前記連続撮影イメージデータを保存する段階と、前記領域割り当て情報と前記連続撮影イメージデータフラグとに応答して、前記プロセッサを用いて前記専用連続撮影イメージデータバッファ領域に前記連続撮影イメージデータをプログラミングする段階と、のうち少なくとも1つを前記マルチプル連続撮影動作に含む。
前記ホストは、プロセッサとカメラモジュールとを含み、前記フラッシュ保存装置は、eMMCであり、前記方法は、前記カメラモジュールで前記連続撮影イメージデータを生成し、前記連続撮影イメージデータに関連した連続撮影イメージデータフラグを生成し、前記プロセッサに前記連続撮影イメージデータと前記連続撮影イメージデータフラグとを提供する段階と、前記プロセッサを用いてRAMに前記連続撮影イメージデータを保存する段階と、前記領域割り当て情報と前記連続撮影イメージデータフラグとに応答して、前記プロセッサを用いて前記専用連続撮影イメージデータバッファ領域に前記連続撮影イメージデータをプログラミングする段階と、のうち少なくとも1つを前記マルチプル連続撮影動作に含み、前記連続撮影イメージデータフラグは、CMD23命令のcontextIDであって、前記ホストから前記eMMCに伝送され、前記連続撮影イメージデータは、CMD25命令のデータであって、前記ホストから前記eMMCに伝送される。
前記フラッシュ保存装置の動作方法は、前記マルチプル連続撮影動作のうち少なくとも1つを実行した後、移送命令を前記ホストから前記フラッシュ保存装置に伝送する段階と、前記専用連続撮影イメージデータバッファ領域に保存された前記連続撮影イメージデータの一部を前記第2メモリ領域にコピーする前記移送命令に応答して移送動作を行う段階と、をさらに含む。
前記フラッシュ保存装置は、前記プロセッサと共に前記専用連続撮影イメージデータバッファ領域に前記連続撮影イメージデータの前記プログラミングを制御するフラッシュコントローラとページバッファとを含む。前記移送命令は、連続撮影動作の実行後、一定の時間が経過した後、前記ホストから前記フラッシュ保存装置に伝送される。
前記ホストは、プロセッサとカメラモジュールとを含み、前記方法は、前記カメラモジュールで前記連続撮影イメージデータを生成し、前記連続撮影イメージデータのサイズを指示する連続撮影イメージデータフラグを生成し、前記プロセッサに前記連続撮影イメージデータと前記連続撮影イメージデータフラグとを提供する段階と、前記プロセッサを用いてRAMに前記連続撮影イメージデータを保存する段階と、前記連続撮影イメージデータのサイズと前記専用連続撮影イメージデータバッファ領域の残りの使用可能なメモリ領域のサイズとを比較する段階と、前記連続撮影イメージデータのサイズが、前記専用連続撮影イメージデータバッファ領域の残りの使用可能なメモリ領域のサイズよりも小さいか同じである時、前記領域割り当て情報と前記連続撮影イメージデータフラグとに応答して、前記プロセッサを用いて前記専用連続撮影イメージデータバッファ領域に前記連続撮影イメージデータをプログラミングし、そうではない時、前記プロセッサを用いて前記第2メモリ領域に前記連続撮影イメージデータをプログラミングする段階と、のうち少なくとも1つを前記マルチプル連続撮影動作に含む。
前記RAMに前記連続撮影イメージデータを保存する段階は、前記マルチプル連続撮影動作が実行される間に、前記RAMに前記連続撮影イメージデータをバッファリングし、前記連続撮影イメージデータを前記RAMから前記フラッシュメモリ装置に伝送する。
本発明の実施形態によるイメージ処理システムは、連続撮影イメージデータを生成するホストと、第1メモリ領域と第2メモリ領域とを含むメモリセルアレイを含むフラッシュ保存装置と、を含み、前記第1メモリ領域の一部は、前記連続撮影イメージデータを一時的に保存する専用連続撮影イメージデータバッファ領域であり、前記第2メモリ領域は、正常プログラム動作中に、前記ホストから前記フラッシュ保存装置に提供される正常データを保存し、前記第1メモリ領域は、第1速度で行われる前記正常プログラム動作を含むデータアクセス動作を支援し、前記第2メモリ領域は、前記第1速度よりも遅い第2速度で行われるデータアクセス動作を支援する。
本発明の実施形態による連続撮影イメージデータを処理する方法と装置は、連続撮影動作中に、連続撮影イメージデータをバッファリングするために使われるホスト−提供RAMのデータ保存能力と無関係に、保存装置に高解像度を有する撮影イメージデータをライトする許容可能なライト性能を保証することができる。
本発明の実施形態による1つ以上の連続撮影モードでの動作が可能なイメージ処理システムのブロック図。 図1に示されたフラッシュ保存装置のブロック図。 本発明の実施形態によって図1に示されたイメージ処理システムによって行われる連続撮影動作を説明するフローチャート。 図3の連続撮影を行う方法の初期化段階(ステップS100)の一実施形態を説明するデータフローチャート。 図3の連続撮影を行う方法の連続撮影動作段階(ステップS200)の一実施形態を説明するフローチャート。 図3の連続撮影を行う方法の移送動作段階(ステップS300)の一実施形態を説明するフローチャート。 図3の連続撮影を行う方法の移送動作段階(ステップS300)の他の実施形態を説明するフローチャート。 図6と図7との320段階、すなわち、専用CSIDバッファ領域から第2メモリ領域に連続撮影イメージデータを移送する段階を説明するフローチャート。 本発明の実施形態によって連続撮影動作後にアドレスマッピングを説明するブロック図(その1)。 本発明の実施形態によって連続撮影動作後にアドレスマッピングを説明するブロック図(その2)。
以下、添付した図面を参照して、本発明を詳しく説明する。
図1は、本発明の実施形態による1つ以上の連続撮影モードでの動作が可能なイメージ処理システムのブロック図を示す。イメージ処理システム100は、ホスト200とフラッシュ保存装置300とを含む。イメージ処理システム100は、パソコン、ラップトップコンピュータ、スマートフォン、タブレットPC、またはデジタルカメラなどの内にまたは一部として具現可能である。
ホスト200は、“連続撮影イメージデータ(continuous shootingimage data)”または“CSID”を生成する1つまたはそれ以上の連続撮影モードで動作する。連続撮影モードは、バーストモード(burst mode)、マルチショットモード(multi−shot mode)または連続ビデオモード(continuous video mode)などを含みうる。
実施形態によって、連続撮影モードで動作中にホスト200によって生成された連続撮影イメージデータは、フラッシュ保存装置300にリアルタイム(on−the−fly)に伝送することができる。本明細書で、‘リアルタイム’とは、データがリアルタイムで生成されるやいなや、処理されることを意味する。
ホスト200は、ROM(Read Only Memory)210、プロセッサ220、カメラモジュール230、RAM240、フラッシュ保存装置インターフェースコントローラ250、及びユーザインターフェース260を含む。ホスト200は、システム・オン・チップ(System on Chip;SoC)製造技術として具現可能である。連続撮影モードの間に、カメラモジュール230は、連続撮影イメージデータ(CSID)を多様に生成することができる。
ROM210は、ホスト200の動作を制御するために必要なOS(Operating System)の関連ファイル、1つ以上のアプリケーションを定義するデータまたはホストファームウエア(host firmware)を保存する。前記OS及び/または前記ホストファームウエアは、ROM210からRAM240にロードされた後、プロセッサ220の制御によって実行可能である。ROM210は、1つ以上の不揮発性メモリ装置を使って具現可能である。
OS及び/またはホストファームウエアの指示によって、プロセッサ220は、カメラモジュール230、カメラモジュール230とRAM240との相互動作、フラッシュ保存装置インターフェースコントローラ250、及びユーザインターフェース260の動作を制御するために使われる。
RAM240は、揮発性メモリ装置、例えば、DRAM(Dynamic RAM)、SRAM(Static RAM)、T−RAM(Thyristor RAM)、Z−RAM(Zero Capacitor RAM)、またはTTRAM(Twin Transistor RAM)などとして具現可能である。図1を参照すると、RAM240は、リアルタイムで連続撮影イメージデータ(CSID)をバッファリングすることができるDRAMであると仮定することができる。
連続撮影モード初期化の間に、プロセッサ220は、フラッシュ保存装置インターフェースコントローラ250を通じてフラッシュ保存装置300に伝送される“領域割り当て情報(RAI)”の生成に使われる。領域割り当て情報(RAI)は、定義されたイメージ解像度(image resolution)、連続撮影フレームレート(continuous shooting frame rate)、連続撮影イメージデータ(CSID)バッファ領域サイズ値、及び連続撮影時間のうち少なくとも1つを含みうる。
特定の領域割り当て情報(RAI)は、イメージ処理システム100またはイメージ処理システム100の統合ホストの製造者によってあらかじめ決定されるか、またはユーザインターフェース(User Interface;UI)260を通じてイメージ処理システム100に伝送されるユーザ入力と一致するように定義されうる。領域割り当て情報(RAI)の規定と使用は、以下、複数種の追加細部事項で説明されうる。
ホスト200は、UI260の少なくとも一部をディスプレイするためのディスプレイ(図示せず)をさらに含みうる。このディスプレイは、TFT−LCD(Thin Film Transistor−Liquid Crystal Display)、LED(Light Emitting Diode)ディスプレイ、OLED(Organic LED)ディスプレイ、AMOLED(Active−Matrix OLED)ディスプレイ、またはフレキシブルディスプレイ(Flexible Display)として具現可能である。
連続撮影モードの間に、プロセッサ220は、フラッシュ保存装置300にプロセッサ220によって伝送される特定のデータが連続撮影イメージデータ(CSID)であることを指示する連続撮影イメージデータフラグ(FLAG)を生成することができる。さらに、連続撮影モードが終了した後、またはほぼ終了した後、プロセッサ220は、移送命令(Migration Command;MC)を生成し、移送命令(MC)をフラッシュメモリ保存インターフェースコントローラ250を通じてフラッシュ保存装置300に伝送することができる。
移送命令(MC)は、連続撮影イメージデータフラグ(FLAG)及び/または領域割り当て情報(RAI)と共に、または個別的に伝送することができる。移送命令(MC)が、フラッシュメモリインターフェースコントローラ250によって受信されれば、移送命令(MC)は、連続撮影イメージデータの保存のための専用フラッシュ保存装置300の領域(すなわち、連続撮影イメージデータ領域)を確保または割り当てるために解析される。
場合I(CASEI)のように、カメラモジュール230によって提供された連続撮影イメージデータ(CSID)は、フラッシュ保存装置インターフェースコントローラ250を通じてカメラモジュール230からフラッシュ保存装置300に直接伝送することができる。しかし、場合II(CASEII)のように、カメラモジュール230から提供された連続撮影イメージデータ(CSID)は、RAM240で臨時バッファリングされた後、フラッシュ保存装置インターフェースコントローラ250を通じてフラッシュ保存装置300に間接伝送することができる。
バッファリングされた連続撮影イメージデータ(CSID)は、プロセッサ220の制御によってフラッシュ保存装置インターフェースコントローラ250を通じてRAM240からフラッシュ保存装置300に提供されうる。
場合I(CASEI)または場合II(CASEII)で、イメージ処理システム100は、リアルタイムで、そして、相対的に高いデータ処理速度で不揮発性メモリ装置300への連続撮影イメージデータ(CSID)の保存に使われる。
すなわち、図1のホスト200は、連続撮影イメージデータ(CSID)を保存するために使われるRAM240の一部が完全にいっぱいになるまで待機せずとも、プロセッサ220とフラッシュ保存装置インターフェースコントローラ250とを用いてリアルタイムでフラッシュ保存装置300に連続撮影イメージデータ(CSID)を保存することができる。
その結果、ホスト200は、RAM240によって提供された特別な連続撮影イメージデータ保存容量と無関係に、カメラモジュール230によって提供された連続撮影イメージデータ(CSID)をリアルタイムでフラッシュ保存装置300に処理して保存することができる。
したがって、与えられた連続撮影モードと与えられたデータ解像度とで動作するためのホスト200の能力は、RAM240のデータ保存能力またはRAM240の利用可能なデータ保存容量によって制限されるものではない。このような結果は、RAM240のサイズと使用によって、それらのデータ処理能力が制限される従来の特定データ処理システムでの連続撮影モードの動作の規定方法と相当比較される。
したがって、図1のようなイメージ処理システムは、連続撮影モード機能をユーザにさらに有用に提供することができる。
図1では、説明の便宜上、ホスト200が、場合I(CASEI)と場合II(CASEII)とのうち何れか1つを選択的に実行できるように図示されているが、実施形態によって、ホスト200は、場合I(CASEI)のみを実行するか、または場合II(CASEII)のみを実行することができる。
図1を再び参照すると、フラッシュ保存装置インターフェースコントローラ250は、フラッシュ保存装置300とホスト200との間でライト(write)動作中に、“ライトデータ”を通信し、リード(read)動作中に、“リードデータ”を通信することができる。
また、フラッシュ保存装置インターフェースコントローラ250は、場合IIによって、プロセッサ220から連続撮影イメージデータ(CSID)、領域割り当て情報(RAI)、フラグ(FLAG)、及び/または移送命令(MC)をフラッシュ保存装置300への伝送に使われる。また、フラッシュ保存装置インターフェースコントローラ250は、場合Iによって、カメラモジュール230から連続撮影イメージデータ(CSID)をフラッシュ保存装置300に伝送しうる。
イメージ処理システム100は、ユーザがUI260を通じて1つ以上の“解像度パラメータ”(例えば、イメージ解像度、連続撮影フレームレート、及び/または連続撮影時間)を入力することを許容することができる。選択的に、1つ以上の解像度パラメータは、イメージ処理システム100の製造者によってあらかじめ設定しうる。他の例では、プロセッサ220は、1つ以上の解像度パラメータによって領域割り当て情報(RAI)を生成するのに使われる。
フラッシュ保存装置300は、フラッシュメモリ装置またはフラッシュメモリ基盤のデータ保存装置として多様に具現可能である。フラッシュ保存装置300は、イメージ処理システム100内に内蔵されるか、集積され、エンベデッドマルチメディアカード(eMMC)のようにイメージ処理システム100に着脱可能である。フラッシュ保存装置300は、SSD(Solid State Drive)、UFS(Universal Flash Storage)、SDカード(Secure Digital card)、USBフラッシュドライブ(Universal Serial Bus flash drive)、SIM(Subscriber Identification Module)カード、またはUSIM(Universal Subscriber Identity Module)カードであり得る。
フラッシュメモリタイプ保存装置は、図1の実施形態と仮定されうるが、他のタイプの保存装置は、フラッシュメモリの代わりをするか、付け加えて使用される。
実施形態によって、図1のフラッシュ保存装置300は、EEPROM(Electrically Erasable Programmable Read−Only Memory)、MRAM(Magnetic RAM)、スピン伝達トルクMRAM(Spin−Transfer Torque MRAM)、Conductive bridging RAM(CBRAM)、FeRAM(Ferroelectric RAM)、PRAM(Phase change RAM)、抵抗メモリ(Resistive RAM:RRAM(登録商標)またはReRAM)、ナノチューブRRAM(Nanotube RRAM)、ポリマRAM(Polymer RAM:PoRAM)、ナノ浮遊ゲートメモリ(NanoFloating Gate Memory:NFGM)、ホログラフィックメモリ(Holographic Memory)、分子電子メモリ素子(Molecular Electronics Memory Device)、または絶縁抵抗変化メモリ(Insulator Resistance Change Memory)で代替されうる。
フラッシュ保存装置300は、1つ以上のメモリセルアレイに配列されるフラッシュメモリセルを含む。このメモリセルは、メモリセルアレイ内に指定された領域によってシングルレベルデータ技術(single level data techniques)及び/またはマルチレベル(Multi−Level)データ技術を使ってアクセスすることができる。
フラッシュ保存装置300は、シングルレベルメモリセル及び/またはトリプルレベルセル(Triple Level Cells;TLCs)及び/またはクワッドレベルセル(Quad Level Cells;QLCs)のようなマルチレベルメモリセル(Multi−Level Memory Cells)を含みうる。
図2は、図1に示されたフラッシュ保存装置のブロック図を示す。図1と図2とを参照すると、フラッシュ保存装置300は、フラッシュコントローラ310とフラッシュメモリ330とを含む。
連続撮影(CS)モードで、フラッシュコントローラ310は、メモリセルアレイ331内の多様なメモリ領域の定義と割り当て、連続撮影イメージデータ(CSID)の保存、及び移送命令(MC)の受信による移送動作の実行を制御することができる。例えば、フラッシュコントローラ310は、ホスト200から出力された移送命令(MC)を解析し、フラッシュメモリ330による相応する移送命令の実行を制御することができる。すなわち、フラッシュコントローラ310は、連続撮影イメージデータ(CSID)が割り当てされた連続撮影イメージデータメモリ領域に保存される間に、“正常連続撮影イメージデータ時間区間”のモニタに使われる。
フラッシュコントローラ310は、正常連続撮影イメージデータ時間区間によって移送動作の実行を制御することができる。フラッシュコントローラ310は、CPU(Central Processing Unit)311とRAM313とを含む。CPU311は、ファームウエア315としてRAM313に実行のためにロードされるが、図1のROM21及び/またはフラッシュメモリ330のソフトウェアによって指示されて、フラッシュ保存装置300の全般的な動作を制御する。
図1のフラッシュメモリ330は、メモリアレイ331、制御ロジック回路333、及びページバッファ335を追加的に含む。
図2で、フラッシュメモリ330は、不揮発性ファームウエア保存領域331A、連続撮影イメージデータ(CSID)バッファ領域331B、及び正常データ領域331Cとして割り当てされたメモリ領域を含む。
ファームウエア保存領域331AとCSIDバッファ領域331Bのそれぞれは、SLCを含みうる。逆に、正常データ領域331Cは、SLC及び/またはMLCを含みうる。
すなわち、ファームウエア保存領域331AとCSIDバッファ領域331Bとのデータアクセス(access)速度(例えば、プログラミング(programming)速度)は、正常データ領域331Cのデータアクセス速度よりも相対的に速い。
したがって、ファームウエア保存領域331AとCSIDバッファ領域331Bは、第1速度で実行されるデータアクセス動作を支援することができるフラッシュメモリ330の第1メモリ領域を形成し、正常データ領域331Cは、第2速度で実行されるデータアクセス動作を支援することができるフラッシュメモリ330の第2メモリ領域を形成する。ここで、第1速度は、第2速度よりも速い。
図2で、第1メモリ領域の少なくとも一部は、連続撮影イメージデータ(CSID)のみを保存するために専用CSIDバッファ領域に指定されて動作することができる。逆に、第2メモリ領域は、正常に行われたリード動作とライト動作とによって生成された正常データ(例えば、ユーザ定義データ、ペイロード(payload)データなど)を保存するために使われる。
図2で、ファームウエア保存領域331A、CSIDバッファ領域331B、及び正常データ領域331Cのそれぞれは、1つまたはそれ以上の割り当てされたメモリブロック(memory block)を含み、各メモリブロックは、割り当てされた領域によってSLCまたはMLCを含みうる。
フラッシュコントローラ310によって実行される保存装置ファームウエア315は、ホスト200から受信された領域割り当て情報(RAI)を解析することができる。領域割り当て情報(RAI)に応答して、フラッシュコントローラ310は、フラッシュメモリ330の各指定された領域に1つまたはそれ以上のブロック(例えば、331A、331B−1、331B−2、及び331C−1〜331C−5)を割り当てる。例えば、各ブロック331A、331B−1、及び331B−2は、相対的に速い速度で実行される1つまたはそれ以上のアクセス動作を支援するように具現されたSLCを含むブロックと仮定する。したがって、フラッシュコントローラ310は、ブロック331Aをファームウエア保存領域331Aに割り当て、各ブロック331B−1、331B−2を専用CSIDバッファ領域に割り当てる。
逆に、フラッシュコントローラ310は、相対的に遅い速度で実行される1つまたはそれ以上のアクセス動作を支援するように具現されたMLCを含む各ブロック(331C−1〜331C−5まで)を正常データ領域331Cに割り当てる。
図2で、各SLCブロックと各MLCブロックは、複数のページ(pages)を含みうる。実施形態によって、特定のページは、共通ワードライン(common wordline)に沿って整列された複数のメモリセル(例えば、複数のSLCまたは複数のMLC)によって形成されうる。他の実施形態によって、ブロック(block)またはメモリブロックは、フラッシュメモリ装置のイレーズ(erase)単位であり、ページ(page)は、フラッシュメモリ装置のライト(プログラム)単位またはリード単位を意味する。
フラッシュコントローラ310の制御によって、コントロールロジック回路333は、フラッシュメモリ330の選択された複数のメモリセルに直接データアクセス動作(リード、ライト(プログラム、及び/または削除動作)の実行を制御することができる。
ページバッファ335は、データタイプ及び/または実行される動作のタイプによって、ホスト200から受信したプログラムデータ(すなわち、正常ライトデータまたは連続撮影イメージデータ(CSID))をフラッシュメモリ330の第1メモリ領域または第2メモリ領域にプログラムすることができる。
図3は、本発明の実施形態によって、図1に示されたイメージ処理システムによって行われる連続撮影動作を説明するフローチャートである。図3の方法は、イメージ処理システム100の初期化動作を行う段階(ステップS100)と、連続撮影(CS)動作を行う段階(ステップS200)と、連続撮影(CS)動作が長期間行われる場合(ステップS202=NO)と、移送動作を行う段階(ステップS300)と、連続撮影(CS)動作が完了する場合、終了する段階(ステップS202=YES)と、を含む。各段階は、以下、関連した実施形態によって詳しく説明される。
図4は、図3の連続撮影を行う方法の初期化段階(ステップS100)の一実施形態を説明するデータフローチャートである。図1、図2、図3及び図4を参照すると、イメージ処理システム100は、フラッシュ保存装置インターフェースコントローラ250を通じてプロセッサ220からフラッシュコントローラ310に領域割り当て情報(RAI)を伝送する初期化(ステップS100)を行う(ステップS101)。
領域割り当て情報(RAI)に応答して、フラッシュコントローラ310で実行される保存装置ファームウエア315は、受信された領域割り当て情報(RAI)を解析し、1つまたはそれ以上のSLCメモリブロックを専用CSIDバッファ領域に割り当てる(ステップS103)。
例えば、領域割り当て情報(RIA)による解像度パラメータとして、フレーム当たり与えられたイメージ解像度が、8Mbytesであり、秒当たり連続撮影フレームレートが、10フレームであり、連続撮影時間が、2秒である時、フラッシュコントローラ310は、連続撮影イメージデータ(CSID)を保存するための専用CSIDバッファ領域のために最小160Mbytes(=8Mbytes*10/s*2s)を割り当てる(ステップS103)。
領域割り当て情報(RAI)は、レジスタまたはフラッシュメモリ330内で定義された位置に保存することができる。しかし、フラッシュ保存装置300が、extented card specific data register(EXT_CSDレジスタ)を含むeMMCである場合、領域割り当て情報(RAI)は、ホスト200から提供されたSWITCH命令に基づいて、EXT_CSDレジスタのVENDOR_SPECIFIC_FIELDフィールドに保存することができる。
すなわち、専用CSIDバッファ領域は、フラッシュメモリ330に保存された領域割り当て情報(RAI)またはEXT_CSDレジスタのVENDOR_SPECIFIC_FIELDフィールドによって割り当てられる。
本明細書は、eMMCの構造、規約、及び/または動作条件を定義及び/または規定するJEDEC(Joint Electron Devices Engineering Council)標準を参照する。
前記標準は、http://www.jedec.orgに依頼して容易に得られる。例えば、eMMC標準、2012年6月(例えば、JESD84−B451)に発行されたバージョン(version)4.51は、本発明の実施形態を理解するための有用な多くの用語と技術的定義とを含んでいる。
図5は、図3の連続撮影を行う方法の連続撮影動作段階(ステップS200)の一実施形態を説明するフローチャートである。図1、図2、図3及び図5を参照すると、連続撮影(CS)動作が始まれば、フラッシュメモリ330で専用CSIDバッファ領域の現在サイズを定義する“連続撮影イメージデータ(CSID)バッファ領域サイズ値”が、0に設定される(ステップS210)。
ホスト200は、伝送されるデータが連続撮影イメージデータ(CSID)であることを指示する連続撮影イメージデータフラグ(FLAG)を伝送しうる。また、ホスト200は、フラッシュメモリ330のCSIDバッファ領域に保存される連続撮影イメージデータ(CSID)と共に連続撮影イメージデータ(CSID)のサイズを定義する連続撮影イメージデータサイズ値(CSIDSize)を伝送しうる(ステップS212)。
CSIDフラグ(FLAG)、CSIDサイズ値(CSIDSize)、及び連続撮影イメージデータ(CSID)を受信すれば、CSIDサイズ値(CSIDSize)によって連続撮影イメージデータ(CSID)を専用連続撮影イメージデータ領域にライトする連続撮影イメージデータライト動作が実行されるように、フラッシュコントローラ310は、フラッシュメモリ330の動作を制御することができる。
連続撮影イメージデータライト動作を実行するために、フラッシュメモリコントローラ310は、現在計算されたCSIDバッファ領域の残り(remaining)のメモリ領域のサイズを指示する残りのCSIDバッファ領域値(Remained_CSIDBufferSize)が受信されたCSIDサイズ値(CSIDSize)よりも大きいかを判断することができる(ステップS214)。
非正常な場合(ABNORMAL CASE)、すなわち、段階S214がいいえ(NO)であり、連続撮影イメージデータバッファ領域の残りのメモリ領域が、連続撮影イメージデータ(CSID)の保存に不足すれば、入力された連続撮影イメージデータ(CSID)は、第2メモリ領域、例えば、図2の正常データ領域331Cに保存しなければならない(ステップS230)。
たとえ非正常な場合(ABNORMAL CASE)に、専用連続撮影イメージデータバッファ領域が受信された連続撮影イメージデータ(CSID)を保存できないように小さな場合でも、ホスト200は、連続撮影イメージデータ(CSID)をフラッシュメモリ300に伝送しうる。すなわち、図1と図2とを参照して説明した実施形態と一貫性のために、フラッシュコントローラ310は、受信された連続撮影イメージデータ(CSID)が第1メモリ領域の代わりに、フラッシュメモリアレイ331で定義された第2メモリ領域に保存されるようにフラッシュメモリ330を制御することができる。
非正常な場合(ABNORMAL CASE)は、例えば、初期連続撮影動作に関連した移送動作が実行される前に、その次の連続撮影動作が行われる時、入って来る(incoming)連続撮影イメージデータ(CSID)が、現在定義された専用CSIDバッファ領域よりも大きい時、または連続撮影動作の頻度が増加する時に発生することがある。
しかし、正常な場合(NORMAL CASE)で、CSIDバッファ領域の残り(または、残存)のメモリ領域のサイズが、連続撮影イメージデータ(CSID)の保存に適切な時(S214=はい)には、フラッシュメモリコントローラ310は、現在連続撮影イメージデータバッファ領域値から連続撮影イメージデータサイズ値を減算して、新たな残りの連続撮影イメージデータバッファ領域値(Remained_CSIDBufferSize)を計算することができる(ステップS216)。
引き続き、フラッシュメモリ330は、現在使用中であるCSIDバッファ領域の書き込まれた領域のサイズ値(Written_CSIDBufferSize)を計算することができる。CSIDバッファ領域の書き込まれた領域の新たな値は、CSIDバッファ領域の書き込まれた領域の現在値(Written_CSIDBufferSize)と連続撮影イメージデータ(CSID)のサイズ値(CSIDSize)とを加えて計算されうる(ステップS218)。
フラッシュメモリ330は、フラッシュメモリコントローラ310の制御によって第1メモリ領域331B内の専用CSIDバッファ領域に連続撮影イメージデータ(CSID)を保存することができる(ステップS220)。そして、ホスト200は、連続撮影(CS)動作が完了したか否かを判断することができる(ステップS222)。もし、完了していない場合(S222=いいえ)、連続撮影(CS)動作が完了するまで前述した動作が続く。
非正常な場合(ABNORMAL CASE)と正常な場合(NORMAL CASE)とで説明したように、専用CSIDバッファ領域で利用可能な領域のサイズが入って来る連続撮影イメージデータ(CSID)のサイズよりも大きな場合、フラッシュコントローラ310は、連続撮影イメージデータ(CSID)が第1メモリ領域331Bの専用CSIDバッファ領域に保存されるようにフラッシュメモリ330を制御することができる。
それ以外の場合、フラッシュコントローラ310は、専用CSIDバッファ領域以外の他の領域、例えば、フラッシュメモリ330の第2メモリ領域331Cの正常データ領域に連続撮影イメージデータ(CSID)が保存されるようにフラッシュメモリ330を制御することができる。
本発明の実施形態によって、フラッシュ保存装置300が、eMMCを用いて具現される時、連続撮影イメージデータフラグ(FLAG)は、命令CMD23を用いて伝送され、連続撮影イメージデータ(CSID)は、命令(CMD25)を用いて伝送することができる。
図6は、図3の連続撮影を行う方法の移送動作段階(ステップS300)の一実施形態を説明するフローチャートである。図6の再割り当て(re−allocation)動作は、イメージ処理システムによって実行されるマルチプル連続撮影(CS)動作であって、イメージ処理システムの初期化動作中に、またはリアルタイムで行われる。
図1、図2、図3及び図6を参照すると、再割り当て動作は、ホストの連続撮影動作中に、容認されるライト性能を保持または保証するために、専用領域バッファ領域(CSIDBuffer)を必須的に初期化する。ここで、初期化は、CSDIバッファ領域を空に(empty)することを含む。すなわち、ホスト200によって連続撮影(CS)区間の間に、マルチプル、すなわち、連続して実行される連続撮影(CS)動作が行われる。
マルチプル、すなわち、連続して実行される連続撮影(CS)動作は、フラッシュ保存装置300と通信する1つまたはそれ以上の移送命令を含みうる(ステップS310)。ここで、受信した領域割り当て情報(RAI)によって定義された専用CSIDバッファ領域のサイズによって、ホスト200は、移送命令生成のタイミング(timing)を調節することができる。
説明の便宜上、連続して実行される連続撮影(CS)動作によって生成された連続撮影イメージデータの各ブロックのサイズは、同一であると仮定する。したがって、フラッシュコントローラ310は、移送命令が受信されれば、移送データユニット(簡単に、移送ユニット(MU))サイズ(MigratedDataSize)を“0”に初期化する(ステップS312)。
そして、フラッシュコントローラ310は、専用CSIDバッファ領域の現在割り当てされたサイズ(CSIDBufferSize)が受信された領域割り当て情報(RAI)に符合するか否かを判断する(ステップS314)。
連続撮影(CS)動作中に(S314=はい)、専用CSIDバッファ領域のサイズが、ライト性能を保証するほど十分な時、すなわち、現在連続撮影動作の実行後に専用CSIDバッファ領域の残りのメモリ領域のサイズ(Remained_CSIDBufferSize)が、次の連続撮影動作の実行後に残っている専用CSIDバッファ領域のメモリ領域のサイズ(FCSIDBufferSize)と少なくとも同じか、それより大きい時、専用CSIDバッファ領域のメモリ領域再割り当て動作は完了する(ステップS318)。
すなわち、現在連続撮影(CS)動作の実行後の専用CSIDバッファ領域の利用可能なメモリ領域の現在残っているサイズ(Remained_CSIDBufferSize)が、連続撮影(CS)動作のシーケンス(sequence)で次の連続撮影(CS)動作の実行に必要なメモリ領域のサイズ(FCSIDBufferSize)と同じか大きい時、ライト性能は、許容レベルを保持し、この時点で、連続撮影動作のシーケンスに関連したメモリ領域再割り当ては、これ以上必要ない。
しかし、専用CSID領域のサイズ(CSIDBufferSize)が、許容されたライト性能の保証に不十分な時(S314=いいえ)、すなわち、残りのメモリ領域のサイズ(Remained_CSIDBufferSize)が、現在領域割り当て情報(RAI)の観点と専用CSIDバッファ領域に関連した現在連続撮影動作と次の連続撮影動作に必要なメモリ領域のサイズ(FCSIDBufferSize)よりも小さい時、専用CSIDバッファ領域に現在保存された連続撮影イメージデータ(CSID)の移送ユニット(MU)は、専用CSIDバッファ領域で残りの利用可能なメモリ領域のサイズを増加させるために、すなわち、残っているメモリ領域のサイズ(Remained_CSIDBufferSize)を増加させるために、専用CSIDバッファ領域から第2メモリ領域331Cにコピーされうる(ステップS320)。
専用CSIDバッファ領域から連続撮影イメージデータ(CSID)移送が完了すれば(ステップS322=はい)、移送された連続撮影イメージデータの累積サイズ(MigrateDataSize)は、専用CSIDバッファ領域からコピーされた連続撮影イメージデータ(CSID)の実際量によって移送ユニット(MU)だけ増加する(ステップS324)。
再割り当て動作の段階(ステップS314〜ステップS324)は、専用CSIDバッファ領域の残りの利用可能なメモリ領域のサイズが連続撮影動作のシーケンスで進行する連続撮影動作の許容可能なライト性能を十分に保証できるまで反復されうる。しかし、専用CSIDバッファ領域の残りのメモリ領域のサイズが、移送ユニット(MU)よりも小さければ、専用CSIDバッファ領域に関連した再割り当て動作は失敗となる(ステップS328)。
図7は、図3の連続撮影を行う方法の移送動作段階(ステップS300)の他の実施形態を説明するフローチャートである。図7の方法は、所定の時間以内に移送命令(MC)を受信することを除けば、図6の方法と実質的に同一であり、図7の方法は、所定の時間の間に、移送命令を受信しないと仮定し(ステップS301)、許容可能なライト性能を保証するために、現在連続撮影イメージデータ(CSID)のサイズを分析することが必要である(ステップS303)。
すなわち、ホスト200が、所定の時間以内にフラッシュ保存装置300に移送命令を伝送しない時、フラッシュ保存装置300は、移送命令の受信に無関係に、ホスト200から伝送された連続撮影イメージデータ(CSID)のサイズを分析し、該分析の結果によって、移送命令の実行如何を決定することができる(ステップS303)。
したがって、最後の連続撮影動作を含むマルチプル連続撮影動作が、ホスト200によって行われる時、最後の連続撮影動作の結果として、ホスト200によって提供され、専用CSIDバッファ領域に書き込まれた連続撮影イメージデータ(CSID)は、所定の時間以内に移送命令が受信されないとしても、第2メモリ領域にフラッシュ保存装置300によってコピーされうる。
図6と図7とを参考にして説明したように、移送動作は、ホスト200から受信した移送命令(MC)に応答して、または連続撮影動作の実行後、所定の時間の経過に応答して、フラッシュ保存装置300によって行われる。
図8は、図6と図7との320段階、すなわち、専用CSIDバッファ領域から第2メモリ領域に連続撮影イメージデータを移送する段階を説明するフローチャートである。図6、図7、及び図8を参照すると、専用CSIDバッファ領域の残りの利用可能なメモリ領域のサイズ(Remained_CSIDBufferSize)を増やすために、専用CSIDバッファ領域に現在保存された連続撮影イメージデータ(CSID)の移送ユニット(MU)は、専用CSIDバッファ領域から第2メモリ領域に移送されうる(ステップS320)。
フラッシュコントローラ310は、コピーされた連続撮影イメージデータのサイズと第2メモリ領域の自由領域、すなわち、利用可能なメモリ領域のサイズとを比較することができる(ステップS320−1)。比較の結果、移送された連続撮影イメージデータサイズが、第2メモリ領域の自由領域のサイズよりも大きい時(S320−1=はい)、図6と図7との段階(ステップS320)、すなわち、連続撮影イメージデータ移送段階(ステップS320)は失敗する(ステップS320−2)。
しかし、比較の結果、コピーされた連続撮影イメージデータのサイズが、第2メモリ領域の自由領域のサイズよりも小さい時(ステップS320−1=いいえ)。フラッシュコントローラ310は、連続撮影イメージデータ(CSID)を保存する専用CSIDバッファ領域のソースブロック(source block)、例えば、SLCブロックを選択し(ステップS320−3)、コピーされた連続撮影イメージデータが、プログラムされる第2メモリ領域のターゲットブロック(target block)、例えば、MLCブロックをさらに選択する(ステップS320−4)。
例えば、フラッシュコントローラ310は、SLCブロック331C−1とMLCブロック331C−2のそれぞれを選択すると仮定すれば、第2メモリ領域にプログラムされたデータ(P_DataSize)のサイズ値は、0に設定しうる(ステップS320−5)。
フラッシュコントローラ310は、プログラムされたデータのサイズ(P_DataSize)と移送ユニット(MU)とを比較することができる(ステップS320−6)。
移送ユニット(MU)が、プログラムされたデータのサイズ(P_DataSize)よりも大きい時、フラッシュメモリ330は、ソースブロックからリードユニット(Read Unit;RU))だけ読み取る(ステップS320−9)。したがって、フラッシュメモリ330は、ターゲットブロックにリードユニット(RU)だけ保存することができる(ステップS320−10)。移送動作は、例えば、ソースブロックからターゲットブロックにリードユニット(RU)だけを移送するか、コピーする動作は、ページバッファ335を用いる内部移送動作とフラッシュコントローラ310に含まれたSRAMを用いる外部移送動作とを含む。
フラッシュコントローラ310は、リードユニット(RU)だけプログラムされたデータのサイズ(P_DataSize)を増加させ、そして、ステップS320−6の段階を再び行うことができる。
図9と図10は、本発明の実施形態によって、連続撮影動作後にアドレスマッピング(address mapping)を説明するブロック図を示す。
図8、図9、及び図10を参照すると、プログラムされたデータのサイズ(P_DataSize)が、移送ユニット(MU)と同じか大きい時(ステップS320−6)、ソースブロックのデータは無効化され、ターゲットブロックに移送されたデータは有効化される(ステップS320−7)。図9と図10と参照すると、第1メモリ領域331Bの専用CSIDバッファ領域のソースブロックから移送ユニットだけ読み取られたイメージデータに対するアドレス領域と前記ソースブロックとのアドレスマッピングは、無効化され(ステップS320−7a)、第2メモリ領域331Cのターゲットブロックに移送ユニット(MU)だけ保存されたイメージデータに対するアドレス領域と前記ターゲットブロックとのアドレスマッピングは、有効化される(ステップS320−7b)。
アドレスリマッピング(address remapping)が終了した後(ステップS320−7)、連続撮影イメージデータ(CSID)の一部、例えば、第1メモリ領域331Bの専用領域に保存された移送ユニット(MU)は、第2メモリ領域331Cに移送される。段階(ステップS310−1〜ステップS320−8)は、第1メモリ領域331Bの専用CSIDバッファ領域に保存されたあらゆる連続撮影イメージデータ(CSID)が、第2メモリ領域331Cにコピーされるまで行われる。
本発明は、イメージ処理システムに使われる。
100:イメージ処理システム
200:ホスト
210:ROM
220:プロセッサ
230:カメラモジュール
240:RAM
250:フラッシュ保存装置インターフェースコントローラ
260:ユーザインターフェース
300:フラッシュ保存装置
310:フラッシュコントローラ
330:フラッシュメモリ
331A:ファームウエア保存領域
331B:連続撮影イメージデータバッファ領域
331C:正常データ領域

Claims (23)

  1. それぞれの連続撮影イメージデータを生成するマルチプル連続撮影動作が実行される間に、イメージ処理システムに含まれ、第1メモリ領域と第2メモリ領域とを含むメモリアレイを含むフラッシュ保存装置の動作方法において、
    ホストから領域割り当て情報を受信する段階と、
    前記連続撮影動作が実行される間に、前記領域割り当て情報に基づいて、前記第1メモリ領域の一部を、前記連続撮影イメージデータを臨時保存するための専用連続撮影イメージデータバッファ領域に割り当てる段階と、
    正常プログラム動作中に、前記第2メモリ領域の一部を、正常データを保存するための正常データ領域に割り当てる段階と、を含み、
    前記第1メモリ領域は、第1速度で行われる前記正常プログラム動作を含むデータアクセス動作を支援し、
    前記第2メモリ領域は、前記第1速度よりも遅い第2速度で行われるデータアクセス動作を支援するフラッシュ保存装置の動作方法。
  2. 前記領域割り当て情報は、イメージ解像度設定、連続撮影フレームレート、及び連続撮影時間のうち少なくとも2つ、または連続撮影イメージデータ(CSID)バッファ領域サイズ値を含む請求項1に記載のフラッシュ保存装置の動作方法。
  3. 前記第1メモリ領域は、シングルレベルメモリセルで動作するフラッシュメモリセルを含み、前記第2メモリ領域は、マルチレベルメモリセルで動作するフラッシュメモリセルを含む請求項1に記載のフラッシュ保存装置の動作方法。
  4. 前記フラッシュ保存装置の動作方法は、前記イメージ処理システムの初期化動作中に、前記ホストに含まれたメモリに前記領域割り当て情報を保存する段階をさらに含む請求項1に記載のフラッシュ保存装置の動作方法。
  5. 前記フラッシュ保存装置は、前記ホストから受信されたSWITCH命令に応答して、前記領域割り当て情報を保存するVENDOR_SPECIFIC_FIELDフィールドを有するEXT_CSDレジスタを含むエンベデッドマルチメディアカードである請求項1に記載のフラッシュ保存装置の動作方法。
  6. 前記ホストは、プロセッサとカメラモジュールとを含み、前記方法は、
    前記カメラモジュールで前記連続撮影イメージデータを生成し、前記連続撮影イメージデータに関連した連続撮影イメージデータフラグを生成し、前記プロセッサに前記連続撮影イメージデータと前記連続撮影イメージデータフラグとを提供する段階と、
    前記プロセッサを用いてRAMに前記連続撮影イメージデータを保存する段階と、
    前記領域割り当て情報と前記連続撮影イメージデータフラグとに応答して、前記プロセッサを用いて前記専用連続撮影イメージデータバッファ領域に前記連続撮影イメージデータをプログラミングする段階と、のうち少なくとも1つを前記マルチプル連続撮影動作に含む請求項1に記載のフラッシュ保存装置の動作方法。
  7. 前記ホストは、プロセッサとカメラモジュールとを含み、前記フラッシュ保存装置は、eMMCであり、前記方法は、
    前記カメラモジュールで前記連続撮影イメージデータを生成し、前記連続撮影イメージデータに関連した連続撮影イメージデータフラグを生成し、前記プロセッサに前記連続撮影イメージデータと前記連続撮影イメージデータフラグとを提供する段階と、
    前記プロセッサを用いてRAMに前記連続撮影イメージデータを保存する段階と、
    前記領域割り当て情報と前記連続撮影イメージデータフラグとに応答して、前記プロセッサを用いて前記専用連続撮影イメージデータバッファ領域に前記連続撮影イメージデータをプログラミングする段階と、のうち少なくとも1つを前記マルチプル連続撮影動作に含み、
    前記連続撮影イメージデータフラグは、CMD23命令のcontext IDであって、前記ホストから前記eMMCに伝送され、前記連続撮影イメージデータは、CMD25命令のデータであって、前記ホストから前記eMMCに伝送される請求項1に記載のフラッシュ保存装置の動作方法。
  8. 前記フラッシュ保存装置の動作方法は、
    前記マルチプル連続撮影動作のうち少なくとも1つを実行した後、移送命令を前記ホストから前記フラッシュ保存装置に伝送する段階と、
    前記専用連続撮影イメージデータバッファ領域に保存された前記連続撮影イメージデータの一部を前記第2メモリ領域にコピーする前記移送命令に応答して移送動作を行う段階と、
    をさらに含む請求項6に記載のフラッシュ保存装置の動作方法。
  9. 前記フラッシュ保存装置は、前記プロセッサと共に前記専用連続撮影イメージデータバッファ領域に前記連続撮影イメージデータの前記プログラミングを制御するフラッシュコントローラとページバッファとを含む請求項8に記載のフラッシュ保存装置の動作方法。
  10. 前記移送命令は、連続撮影動作の実行後、一定の時間が経過した後、前記ホストから前記フラッシュ保存装置に伝送される請求項8に記載のフラッシュ保存装置の動作方法。
  11. 前記ホストは、プロセッサとカメラモジュールとを含み、前記方法は、
    前記カメラモジュールで前記連続撮影イメージデータを生成し、前記連続撮影イメージデータのサイズを指示する連続撮影イメージデータフラグを生成し、前記プロセッサに前記連続撮影イメージデータと前記連続撮影イメージデータフラグとを提供する段階と、
    前記プロセッサを用いてRAMに前記連続撮影イメージデータを保存する段階と、
    前記連続撮影イメージデータのサイズと前記専用連続撮影イメージデータバッファ領域の残りの使用可能なメモリ領域のサイズとを比較する段階と、
    前記連続撮影イメージデータのサイズが、前記専用連続撮影イメージデータバッファ領域の残りの使用可能なメモリ領域のサイズよりも小さいか同じである時、前記領域割り当て情報と前記連続撮影イメージデータフラグとに応答して、前記プロセッサを用いて前記専用連続撮影イメージデータバッファ領域に前記連続撮影イメージデータをプログラミングし、そうではない時、前記プロセッサを用いて前記第2メモリ領域に前記連続撮影イメージデータをプログラミングする段階と、のうち少なくとも1つを前記マルチプル連続撮影動作に含む請求項1に記載のフラッシュ保存装置の動作方法。
  12. 前記RAMに前記連続撮影イメージデータを保存する段階は、
    前記マルチプル連続撮影動作が実行される間に、前記RAMに前記連続撮影イメージデータをバッファリングし、前記連続撮影イメージデータを前記RAMから前記フラッシュメモリ装置に伝送する請求項11に記載のフラッシュ保存装置の動作方法。
  13. 連続撮影イメージデータを生成するホストと、
    第1メモリ領域と第2メモリ領域とを含むメモリセルアレイを含むフラッシュ保存装置と、を含み、
    前記第1メモリ領域の一部は、前記連続撮影イメージデータを一時的に保存する専用連続撮影イメージデータバッファ領域であり、前記第2メモリ領域は、正常プログラム動作中に、前記ホストから前記フラッシュ保存装置に提供される正常データを保存し、
    前記第1メモリ領域は、第1速度で行われる前記正常プログラム動作を含むデータアクセス動作を支援し、
    前記第2メモリ領域は、前記第1速度よりも遅い第2速度で行われるデータアクセス動作を支援するイメージ処理システム。
  14. 前記第1メモリ領域は、シングルレベルメモリセルで動作するフラッシュメモリセルを含み、前記第2メモリ領域は、マルチレベルメモリセルで動作するフラッシュメモリセルを含む請求項13に記載のイメージ処理システム。
  15. 前記ホストは、
    プロセッサと、
    前記連続撮影イメージデータを前記プロセッサに提供するカメラモジュールと、
    前記イメージ処理システムによって実行される連続撮影動作のシーケンスの間に、リアルタイムで前記プロセッサから受信した前記連続撮影イメージデータをバッファリングするRAMと、
    を含む請求項14に記載のイメージ処理システム。
  16. 前記フラッシュ保存装置は、前記プロセッサから受信した前記領域割り当て情報に応答して、前記第1メモリ領域に前記専用連続撮影イメージデータバッファ領域を定義するフラッシュコントローラを含む請求項15に記載のイメージ処理システム。
  17. 前記プロセッサは、前記ホストから前記フラッシュ保存装置に伝送されるデータが、前記連続撮影イメージデータであることを指示する連続撮影イメージデータフラグをさらに提供し、
    前記フラッシュコントローラは、前記連続撮影イメージデータフラグに応答して、前記専用連続撮影イメージデータバッファ領域に前記連続撮影イメージデータを保存する請求項16に記載のイメージ処理システム。
  18. 前記フラッシュコントローラは、前記連続撮影イメージデータのサイズが、前記専用連続撮影イメージデータバッファ領域で残りの利用可能なメモリ領域のサイズよりも小さいか同じである時、前記専用連続撮影イメージデータバッファ領域に前記連続撮影イメージデータを保存し、そうではない時、前記フラッシュコントローラは、前記第2メモリ領域に前記連続撮影イメージデータを保存する請求項17に記載のイメージ処理システム。
  19. 前記プロセッサは、前記フラッシュ保存装置に移送命令をさらに提供し、前記移送命令に応答して、前記フラッシュコントローラは、前記専用連続撮影イメージデータバッファ領域に保存される前記連続撮影イメージデータの一部を前記第2メモリ領域にコピーする請求項16に記載のイメージ処理システム。
  20. 前記フラッシュコントローラは、連続撮影動作の実行後、所定の時間が経った後に、前記ホストから前記移送命令を受信できない時、前記専用連続撮影イメージデータバッファ領域に保存された前記連続撮影イメージデータの一部を前記第2メモリ領域にコピーする請求項19に記載のイメージ処理システム。
  21. 前記ホストは、前記カメラモジュールから前記連続撮影イメージデータを受信するか、前記プロセッサから前記連続撮影イメージデータを受信するフラッシュ保存装置インターフェースコントローラをさらに含む請求項20に記載のイメージ処理システム。
  22. 前記RAMは、DRAMである請求項20に記載のイメージ処理システム。
  23. 前記ホストと前記フラッシュ保存装置は、システム・オン・チップ(SoC)製造技術を使って共通基板上に製造される請求項22に記載のイメージ処理システム。
JP2013191525A 2012-09-14 2013-09-17 連続撮影イメージデータを処理する方法と装置 Ceased JP2014059874A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2012-0102471 2012-09-14
KR1020120102471A KR20140035769A (ko) 2012-09-14 2012-09-14 연속 촬영 이미지 데이터를 처리할 수 있는 방법들과 장치들

Publications (2)

Publication Number Publication Date
JP2014059874A true JP2014059874A (ja) 2014-04-03
JP2014059874A5 JP2014059874A5 (ja) 2016-10-06

Family

ID=50181954

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013191525A Ceased JP2014059874A (ja) 2012-09-14 2013-09-17 連続撮影イメージデータを処理する方法と装置

Country Status (5)

Country Link
US (1) US20140078344A1 (ja)
JP (1) JP2014059874A (ja)
KR (1) KR20140035769A (ja)
CN (1) CN103677666B (ja)
DE (1) DE102013218440A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020003836A (ja) * 2018-06-25 2020-01-09 日本精機株式会社 車両用表示装置
JP2022078261A (ja) * 2018-06-25 2022-05-24 日本精機株式会社 車両用表示装置

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106134174A (zh) * 2014-03-28 2016-11-16 松下知识产权经营株式会社 摄像装置
US9471254B2 (en) * 2014-04-16 2016-10-18 Sandisk Technologies Llc Storage module and method for adaptive burst mode
KR102258772B1 (ko) * 2014-10-01 2021-06-02 한국전자통신연구원 독출 회로 어레이 및 이를 포함하는 영상 장치
KR102295223B1 (ko) * 2015-01-13 2021-09-01 삼성전자주식회사 속도 모드 관리자를 포함하는 저장 장치 및 사용자 장치
CN104902093B (zh) * 2015-05-28 2017-09-01 广东欧珀移动通信有限公司 一种防止移动终端卡顿死机的方法及装置
US10474570B2 (en) * 2015-11-24 2019-11-12 Cisco Technology, Inc. Flashware usage mitigation
US10133509B2 (en) 2016-01-06 2018-11-20 International Business Machines Corporation Consistency group abstraction
US10126975B2 (en) * 2016-01-06 2018-11-13 International Business Machines Corporation Storage mirroring decision by capability sets
US10116743B2 (en) 2016-01-06 2018-10-30 International Business Machines Corporation Storage capacity forecasting by capability sets
KR101809044B1 (ko) * 2016-04-26 2017-12-14 주식회사 아이디스 프리-이벤트 순환 저장 방식 영상녹화장치
TWI707230B (zh) * 2018-11-22 2020-10-11 瑞昱半導體股份有限公司 電腦系統、記憶體管理方法與非暫態電腦可讀取媒體
CN111567033A (zh) * 2019-05-15 2020-08-21 深圳市大疆创新科技有限公司 拍摄装置、无人飞行器、控制终端和拍摄方法
CN114398001B (zh) * 2021-12-03 2024-02-20 北京数字电视国家工程实验室有限公司 一种超大序列图像传输方法、装置以及计算机

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11234653A (ja) * 1998-02-13 1999-08-27 Optex Co Ltd 映像監視システム
JP2007087149A (ja) * 2005-09-22 2007-04-05 Matsushita Electric Ind Co Ltd データ記録装置
JP2008071079A (ja) * 2006-09-13 2008-03-27 Toshiba Corp メモリシステム
US20080172520A1 (en) * 2007-01-17 2008-07-17 Samsung Electronics Co., Ltd. Nonvolatile memory devices including multiple user-selectable program modes and related methods of operation
JP2009545783A (ja) * 2006-07-31 2009-12-24 株式会社東芝 不揮発性メモリシステム、及びそのデータ読み出し/書き込み制御方法
JP2010283809A (ja) * 2009-05-01 2010-12-16 Nikon Corp データ記録装置およびデジタルカメラ
JP2012034352A (ja) * 2010-06-30 2012-02-16 Panasonic Corp ステレオ動画像符号化装置及びステレオ動画像符号化方法
US20120278347A1 (en) * 2011-04-26 2012-11-01 Research In Motion Limited Fast estimation of binary data length using memory corruption

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5828578A (en) * 1995-11-29 1998-10-27 S3 Incorporated Microprocessor with a large cache shared by redundant CPUs for increasing manufacturing yield
JP4189800B2 (ja) * 2002-12-20 2008-12-03 富士フイルム株式会社 電子カメラ
JP4379728B2 (ja) * 2005-01-31 2009-12-09 カシオ計算機株式会社 撮像装置及びそのプログラム
US7852654B2 (en) * 2006-12-28 2010-12-14 Hynix Semiconductor Inc. Semiconductor memory device, and multi-chip package and method of operating the same
US20090094678A1 (en) * 2007-10-05 2009-04-09 Nokia Corporation Mulimode device
JP5066241B2 (ja) * 2010-09-24 2012-11-07 株式会社東芝 メモリシステム
EP2643761A1 (en) * 2010-11-24 2013-10-02 Sony Ericsson Mobile Communications AB Dynamically configurable embedded flash memory for electronic devices

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11234653A (ja) * 1998-02-13 1999-08-27 Optex Co Ltd 映像監視システム
JP2007087149A (ja) * 2005-09-22 2007-04-05 Matsushita Electric Ind Co Ltd データ記録装置
JP2009545783A (ja) * 2006-07-31 2009-12-24 株式会社東芝 不揮発性メモリシステム、及びそのデータ読み出し/書き込み制御方法
JP2008071079A (ja) * 2006-09-13 2008-03-27 Toshiba Corp メモリシステム
US20080172520A1 (en) * 2007-01-17 2008-07-17 Samsung Electronics Co., Ltd. Nonvolatile memory devices including multiple user-selectable program modes and related methods of operation
JP2010283809A (ja) * 2009-05-01 2010-12-16 Nikon Corp データ記録装置およびデジタルカメラ
JP2012034352A (ja) * 2010-06-30 2012-02-16 Panasonic Corp ステレオ動画像符号化装置及びステレオ動画像符号化方法
US20120278347A1 (en) * 2011-04-26 2012-11-01 Research In Motion Limited Fast estimation of binary data length using memory corruption

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020003836A (ja) * 2018-06-25 2020-01-09 日本精機株式会社 車両用表示装置
JP7047628B2 (ja) 2018-06-25 2022-04-05 日本精機株式会社 車両用表示装置
JP2022078261A (ja) * 2018-06-25 2022-05-24 日本精機株式会社 車両用表示装置
JP7256976B2 (ja) 2018-06-25 2023-04-13 日本精機株式会社 車両用表示装置

Also Published As

Publication number Publication date
CN103677666B (zh) 2017-12-05
DE102013218440A1 (de) 2014-03-20
CN103677666A (zh) 2014-03-26
US20140078344A1 (en) 2014-03-20
KR20140035769A (ko) 2014-03-24

Similar Documents

Publication Publication Date Title
JP2014059874A (ja) 連続撮影イメージデータを処理する方法と装置
US11860774B2 (en) User device including a nonvolatile memory device and a data write method thereof
US11216323B2 (en) Solid state memory system with low power error correction mechanism and method of operation thereof
US10846017B2 (en) Secure digital (SD) to NVMe buffer manager
TW201915734A (zh) 用以在記憶裝置中進行存取管理的方法、相關記憶裝置及其控制器以及相關電子裝置
US11132143B2 (en) Universal flash storage (UFS) device and computing device and computing device including storage UFS device for reporting buffer size based on reuse time after erase
KR102351660B1 (ko) 전력 관리 메커니즘을 갖는 솔리드 스테이트 메모리 시스템 및 그것의 동작 방법
US10649692B2 (en) Storage device, system including the same and method of operating the same
JP2019105873A (ja) メモリシステムおよび制御方法
US10389380B2 (en) Efficient data path architecture for flash devices configured to perform multi-pass programming
CN109800187B (zh) 被配置为更新现场可编程门阵列的存储设备及其操作方法
JP2014059874A5 (ja)
TWI725102B (zh) 資料儲存裝置及固態驅動器
JP2019105874A (ja) 情報処理装置および方法
US20170269870A1 (en) Memory controller, nonvolatile storage device, nonvolatile storage system, and memory control method
KR20140007990A (ko) 불휘발성 램을 포함하는 사용자 장치 및 그것의 데이터 관리 방법
US10372378B1 (en) Replacement data buffer pointers
KR20190106005A (ko) 메모리 시스템, 그것의 동작 방법 및 전자 장치
CN112306906A (zh) 存储设备、包括该存储设备的存储系统及其操作方法
CN111338995A (zh) 数据存储装置及操作数据存储装置的方法
US11625178B2 (en) Storage device and method of operating the same
US10146553B2 (en) Electronic apparatus and booting method thereof
US11783893B2 (en) Utilizing NAND buffer for DRAM-less multilevel cell programming
US11256423B2 (en) Efficiently identifying command readiness based on system state and data spread in multi queue depth environment
US11119938B2 (en) Apparatus and method to synchronize memory map between a storage device and host

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160823

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160823

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20161222

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20161228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170609

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170620

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20171031