JP2014053358A - Wafer processing method - Google Patents
Wafer processing method Download PDFInfo
- Publication number
- JP2014053358A JP2014053358A JP2012194890A JP2012194890A JP2014053358A JP 2014053358 A JP2014053358 A JP 2014053358A JP 2012194890 A JP2012194890 A JP 2012194890A JP 2012194890 A JP2012194890 A JP 2012194890A JP 2014053358 A JP2014053358 A JP 2014053358A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- back surface
- grinding
- electrode
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003672 processing method Methods 0.000 title claims abstract description 12
- 238000004140 cleaning Methods 0.000 claims abstract description 20
- 238000001514 detection method Methods 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims description 60
- 239000011347 resin Substances 0.000 claims description 13
- 229920005989 resin Polymers 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 10
- 239000007888 film coating Substances 0.000 claims description 9
- 238000009501 film coating Methods 0.000 claims description 9
- 230000002093 peripheral effect Effects 0.000 claims description 9
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 description 32
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 24
- 229910052802 copper Inorganic materials 0.000 description 24
- 239000010949 copper Substances 0.000 description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 238000007730 finishing process Methods 0.000 description 5
- 239000007788 liquid Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000002679 ablation Methods 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- -1 for example Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Images
Landscapes
- Dicing (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
Description
本発明は、半導体ウエーハ等のウエーハの加工方法に関する。 The present invention relates to a method for processing a wafer such as a semiconductor wafer.
近年、半導体デバイスの高集積化、高密化、小型化、薄型化を達成するために、MCP(マルチ・チップ・パッケージ)やSIP(システム・イン・パッケージ)といった複数の半導体チップを積層した積層型半導体パッケージが提案されている。 In recent years, in order to achieve high integration, high density, miniaturization, and thinning of semiconductor devices, a stacked type in which a plurality of semiconductor chips such as MCP (multi-chip package) and SIP (system in package) are stacked. Semiconductor packages have been proposed.
このような積層型半導体パッケージは、インターポーザと呼ばれるパッケージ基板上に複数の半導体チップを積層することで形成される。一般的には、インターポーザと半導体チップの電極同士、或いは複数積層した半導体チップの電極同士を、金線ワイヤで電気的に結線した後、半導体チップをインターポーザに樹脂でモールド封止することで積層型半導体パッケージが製造される。 Such a stacked semiconductor package is formed by stacking a plurality of semiconductor chips on a package substrate called an interposer. In general, the interposer and the semiconductor chip electrodes, or the electrodes of the stacked semiconductor chips are electrically connected with a gold wire, and then the semiconductor chip is molded and sealed with resin to the interposer. A semiconductor package is manufactured.
ところがこの方法では、半導体チップの電極にボンディングされた金線ワイヤは、半導体チップの外周余剰領域に張り出す形となるために、パッケージサイズは半導体チップよりも大きくなってしまうという問題があった。 However, in this method, since the gold wire bonded to the electrode of the semiconductor chip protrudes to the outer peripheral surplus region of the semiconductor chip, there is a problem that the package size becomes larger than the semiconductor chip.
また、樹脂でモールド封止する際に金線ワイヤが変形して断線や短絡が生じたり、モールド樹脂中に残存した空気が加熱時に膨張して半導体パッケージの破損を招いたりするという問題があった。 In addition, when the mold is sealed with the resin, the wire wire is deformed to cause a disconnection or a short circuit, or the air remaining in the mold resin expands upon heating and causes damage to the semiconductor package. .
そこで、半導体チップ内に、半導体チップを厚み方向に貫通して半導体チップの電極に接続する貫通電極(Via電極)を設け、半導体チップを積層するとともに貫通電極を接合させて電気的に結線する技術が提案されている(例えば、特開2004−207606号公報及び特開2005−136187号公報参照)。 Therefore, a technique of providing a through electrode (via electrode) that penetrates the semiconductor chip in the thickness direction and connects to the electrode of the semiconductor chip in the semiconductor chip, stacking the semiconductor chips and joining the through electrodes and electrically connecting the electrodes. Has been proposed (see, for example, Japanese Patent Application Laid-Open Nos. 2004-207606 and 2005-136187).
この方法では、シリコンウエーハの表面に複数の半導体デバイスが形成され、各半導体デバイスからは半導体デバイスの電極に接続されてシリコンウエーハの裏面側に伸長する複数の埋め込み銅電極(銅ポスト)が形成された所謂TSV(Through Silicon Via)ウエーハを利用する。 In this method, a plurality of semiconductor devices are formed on the surface of the silicon wafer, and from each semiconductor device, a plurality of embedded copper electrodes (copper posts) that are connected to the electrodes of the semiconductor device and extend to the back side of the silicon wafer are formed. A so-called TSV (Through Silicon Via) wafer is used.
埋め込み銅電極は半導体チップの仕上がり厚さ以上の高さを有し、研削装置でウエーハの裏面を研削及び研磨して埋め込み銅電極が裏面から露出する寸前の厚さまでウエーハを薄化する。その後、シリコンウエーハだけを選択的にエッチングすることでウエーハの裏面から埋め込み銅電極の先端を突出させ貫通電極とする。 The embedded copper electrode has a height equal to or higher than the finished thickness of the semiconductor chip, and the back surface of the wafer is ground and polished by a grinding device to thin the wafer to a thickness just before the embedded copper electrode is exposed from the back surface. Thereafter, by selectively etching only the silicon wafer, the tip of the buried copper electrode protrudes from the back surface of the wafer to form a through electrode.
ウエーハの裏面にエッチングを施して埋め込み銅電極の先端を裏面から突出させて貫通電極とした後、ウエーハの裏面に絶縁膜を被覆する絶縁膜被覆工程を実施し、その後貫通電極端部の絶縁膜を除去してバンプを形成した後、ウエーハを個々のチップ(デバイス)へと分割することで貫通電極の両端にバンプを有するチップ(デバイス)が形成される。 After etching the back surface of the wafer to make the tip of the embedded copper electrode protrude from the back surface to form a through electrode, an insulating film coating step is performed to cover the back surface of the wafer with an insulating film, and then the insulating film at the end of the through electrode After the bumps are formed by removing the wafer, the wafer is divided into individual chips (devices) to form chips (devices) having bumps at both ends of the through electrodes.
上述したようなウエーハの加工方法においては、多くの工程を含んでいるが、中でも裏面まで貫通させた貫通電極に金属バンプを装着させる際、貫通電極の露出した上面には所定の平坦度が要求される。また、半導体ウエーハ全体において高さのばらつきなく形成されていないと、搭載したバンプの高さがばらつき、電気的な接続が不安定になってしまう。 The wafer processing method as described above includes a number of processes, and in particular, when a metal bump is attached to the through electrode penetrating to the back surface, a predetermined flatness is required on the exposed upper surface of the through electrode. Is done. Further, if the semiconductor wafer is not formed with a uniform height, the height of the mounted bumps varies, and the electrical connection becomes unstable.
本発明はこのような点に鑑みてなされたものであり、その目的とするところは、バンプの高さがばらつき電気的接続が不安定になる恐れを低減可能なウエーハの加工方法を提供することである。 The present invention has been made in view of the above, and an object of the present invention is to provide a wafer processing method capable of reducing the possibility that the height of bumps varies and the electrical connection becomes unstable. It is.
本発明によると、表面に格子状に形成された複数の分割予定ラインによって区画された各領域にそれぞれデバイスが形成され、該各デバイスからウエーハの仕上がり厚さ以上の深さに至る複数の埋め込み電極が埋設されるとともに、外周縁に面取り部を有するウエーハを個々のデバイスに分割するウエーハの加工方法であって、ウエーハの外周縁に切削ブレードを位置づけてウエーハを表面側から所定の深さ円形に切削し面取り部を部分的に除去する面取り部除去工程と、該面取り部除去工程を実施した後、ウエーハの表面に樹脂を介してキャリアプレートを配設するキャリアプレート配設工程と、該キャリアプレート配設工程を実施した後、ウエーハの裏面から該複数の埋め込み電極の先端の深さを検出する埋め込み電極検出工程と、該埋め込み電極検出工程を実施した後、該埋め込み電極が裏面に露出しない程度にウエーハの裏面を研削して薄化する裏面研削工程と、該裏面研削工程を実施した後、ウエーハの裏面からウエーハをエッチングして該埋め込み電極をウエーハの裏面から突出させて貫通電極とするエッチング工程と、該エッチング工程を実施した後、ウエーハの裏面に絶縁膜を被覆する絶縁膜被覆工程と、該絶縁膜被覆工程を実施した後、ウエーハの裏面から突出した該貫通電極を除去して該絶縁膜から露出させるとともに該貫通電極の頭を該絶縁膜と同一面に仕上げる仕上げ工程と、該仕上げ工程を実施した後、該各貫通電極の頭にバンプを配設するバンプ配設工程と、該バンプ配設工程を実施した後、ウエーハの裏面にダイシングテープを貼着するとともにウエーハの表面から該キャリアプレートを取り外し、ウエーハを該ダイシングテープに移し替える移し替え工程と、該移し替え工程を実施した後、ウエーハを個々のデバイスに分割する分割工程と、を含み、前記裏面研削工程は、ウエーハの裏面を粗研削する粗研削工程と、該粗研削工程実施後、ウエーハのディンプルの有無を検出するディンプル有無検出工程と、ウエーハにディンプルが検出された際、該チャックテーブルの保持面を洗浄するチャックテーブル洗浄工程と、該チャックテーブル洗浄工程実施後又はウエーハにディンプルが検出されなかった場合、粗研削された裏面を仕上げ研削する仕上げ研削工程と、を含むことを特徴とするウエーハの加工方法が提供される。 According to the present invention, a plurality of embedded electrodes each having a device formed in each region partitioned by a plurality of scheduled division lines formed in a lattice pattern on the surface and reaching a depth equal to or greater than the finished thickness of the wafer. Is a wafer processing method in which a wafer having a chamfered portion on the outer peripheral edge is divided into individual devices, and a cutting blade is positioned on the outer peripheral edge of the wafer so that the wafer has a circular shape with a predetermined depth from the surface side. A chamfered portion removing step for cutting and partially removing the chamfered portion, a carrier plate arranging step for arranging a carrier plate on the wafer surface via a resin after performing the chamfered portion removing step, and the carrier plate After performing the arranging step, the embedded electrode detecting step for detecting the depths of the tips of the plurality of embedded electrodes from the back surface of the wafer; After performing the embedded electrode detection process, the back surface grinding process for grinding and thinning the back surface of the wafer to such an extent that the embedded electrode is not exposed on the back surface, and after performing the back surface grinding process, etching the wafer from the back surface of the wafer An etching process in which the embedded electrode protrudes from the back surface of the wafer to form a through electrode, an insulating film coating process for covering the back surface of the wafer with an insulating film after the etching process is performed, and the insulating film coating process. After performing the finishing step of removing the through electrode protruding from the back surface of the wafer and exposing it from the insulating film and finishing the head of the through electrode on the same surface as the insulating film, and after performing the finishing step, A bump disposing step of disposing a bump on the head of each through electrode, and after performing the bump disposing step, a dicing tape is attached to the back surface of the wafer and A transfer step of removing the carrier plate from the front surface of the wafer and transferring the wafer to the dicing tape; and a dividing step of dividing the wafer into individual devices after the transfer step is performed. The grinding process includes a rough grinding process for rough grinding the back surface of the wafer, a dimple presence / absence detection process for detecting the presence / absence of dimples on the wafer after the rough grinding process, and when the dimples are detected on the wafer, A chuck table cleaning process for cleaning the holding surface; and a finish grinding process for finishing grinding the rough ground back surface after the chuck table cleaning process is performed or when dimples are not detected on the wafer. A method for processing a wafer is provided.
本発明のウエーハの加工方法によると、ウエーハを粗研削した後ディンプル有無検出工程を実施し、ディンプルが検出されたらチャックテーブルの保持面を洗浄するチャックテーブル洗浄工程を実施する。 According to the wafer processing method of the present invention, the dimple presence / absence detection step is performed after the wafer is roughly ground, and when the dimple is detected, the chuck table cleaning step is performed to clean the holding surface of the chuck table.
従って、チャックテーブル洗浄工程実施後の新たなウエーハにおいてはディンプルが発生する恐れが防止されるため、ウエーハの厚みばらつきを小さく抑えることが可能となり、バンプの高さがばらつき電気的接続が不安定になる恐れが低減できる。 Therefore, it is possible to prevent dimples from occurring in a new wafer after the chuck table cleaning process has been performed, so that it is possible to reduce the wafer thickness variation, and the bump height varies and the electrical connection becomes unstable. Can be reduced.
以下、本発明の実施形態を図面を参照して詳細に説明する。図1(A)を参照すると、本発明加工方法の加工対象となるバンプ付き埋め込み電極を有する半導体ウエーハ11の斜視図が示されている。図1(B)はその縦断面図である。埋め込み銅電極は導体材料からなり、例えば銅からなる。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Referring to FIG. 1A, a perspective view of a
図1に示す半導体ウエーハ11は、例えば厚さが700μmのシリコンウエーハからなっており、表面11aに複数の分割予定ライン(ストリート)13が格子状に形成されているとともに、複数の分割予定ライン13によって区画された各領域にIC、LSI等のデバイス15が形成されている。
A
図1(B)に示すように、半導体ウエーハ11に形成された各半導体デバイス15からはデバイスの仕上がり厚さt1以上の深さに埋め込まれた複数の埋め込み銅電極21が裏面11b側に伸長している。各埋め込み電極21の上端にはバンプ23が接合されている。
As shown in FIG. 1B, from each
このように構成された半導体ウエーハ(以下単にウエーハと略称することがある)11は、図1(A)に示されているように、複数の半導体デバイス15が形成されているデバイス領域17と、デバイス領域17を囲繞する外周余剰領域19をその表面11aに備えている。また、図1(B)に示すように、ウエーハ11の外周部には円弧状の面取り部11eが形成されている。
As shown in FIG. 1 (A), the
本発明のウエーハの加工方法では、まず、ウエーハ11の面取り部11eを除去する面取り部除去工程を実施する。この面取り部除去工程では、図2に示すように、切削装置のチャックテーブル10でウエーハ11を吸引保持する。
In the wafer processing method of the present invention, first, a chamfered portion removing step for removing the chamfered
図2において、12は切削装置の切削ユニットであり、スピンドルハウジング14中にスピンドル16が回転可能に支持されており、スピンドル16の先端部には切削ブレード18が装着されている。
In FIG. 2,
この面取り部除去工程では、高速回転する切削ユニット12の切削ブレード18をウエーハ11の面取り部11eに表面11a側から所定深さ切り込ませ、チャックテーブル10を低速で回転させて、図3に示すように、ウエーハ11の外周部に円形の段差部11fを形成する。
In this chamfered portion removing step, the
この面取り部除去工程での切削ブレード18の切り込み深さは、少なくともウエーハ11の表面11aからウエーハ11の仕上げ厚みに至る深さであり、例えば深さ100μm程度の円形の段差部11fを形成する。切削ブレード18としては、例えば厚さが1〜2mm程度のワッシャーブレードを使用するのが好ましい。
The cutting depth of the
図2に示した面取り部除去工程は、切削ブレード18をウエーハ11の面取り部11eに切り込ませて実施しているが、研削ホイールに研削砥石をウエーハ11の面取り部11eに当接させて研削により面取り部11eの一部を除去するようにしてもよい。
The chamfered portion removing step shown in FIG. 2 is performed by cutting the
面取り部除去工程実施後のウエーハ11の断面図が図3に示されている。円形の段差部11fは少なくともウエーハ11の表面11aからウエーハ11の仕上げ厚みに至る深さであり、例えばウエーハ11の表面11aから100μm程度の深さを有している。
A cross-sectional view of the
面取り部除去工程を実施した後、図4に示すように、ウエーハ11の表面11aに接着性を有する樹脂27を介してキャリアプレート25を配設するキャリアプレート配設工程を実施する。樹脂27は接着剤として作用し、キャリアプレート25はウエーハ11の表面11aに樹脂27により貼着される。
After performing the chamfered portion removing step, as shown in FIG. 4, a carrier plate disposing step of disposing the
キャリアプレート25は、例えば一様な厚みを有するシリコンウエーハ、又はガラス等から形成されている。本実施形態ではキャリアプレート25はガラスから形成されているものとして図示している。樹脂27の厚みは例えば20μm程度が好ましい。
The
キャリアプレート配設工程実施後、ウエーハ11の裏面11bから埋め込み銅電極21の先端の深さを検出する埋め込み銅電極検出工程を実施する。この埋め込み銅電極検出工程は、例えば図5に示すように、研削装置のチャックテーブル20でキャリアプレート25を吸引保持し、赤外線カメラ(IRカメラ)22でウエーハ11をその裏面11b側から撮像することにより実施する。
After the carrier plate placement step, a buried copper electrode detection step for detecting the depth of the tip of the buried
赤外線はシリコンウエーハ11を透過するため、IRカメラ22の焦点を変化させてそれぞれウエーハ11の表面11a、埋め込み銅電極21の先端及びウエーハ11の裏面11bに焦点を結ばせてその焦点距離を検出することにより、ウエーハ11の表面11a、埋め込み銅電極21の先端及びウエーハ11の裏面11bの高さを検出することができ、埋め込み銅電極21先端のウエーハの裏面11bからの深さを検出することができる。
Since infrared rays pass through the
IRカメラ21を矢印A方向に移動させながらウエーハ11を撮像して、全ての埋め込み銅電極21の深さを検出し、この検出した値を研削装置のコントローラに配設されたメモリに格納する。
The
埋め込み銅電極検出工程実施後、埋め込み銅電極21がウエーハ11の裏面11bに露出しない程度にウエーハ11の裏面11bを研削して薄化する裏面研削工程を実施する。この裏面研削工程では、図6に示すように、研削装置のチャックテーブル20でキャリアプレート25を吸引保持し、ウエーハ11の裏面11bを露出させる。
After performing the embedded copper electrode detection process, a back surface grinding process is performed in which the
図6において、研削装置の粗研削ユニット24は、図示しないモータにより回転駆動されるスピンドル26と、スピンドル26の先端に固定されたホイールマウント28と、ホイールマウント28に着脱可能に装着された粗研削ホイール30とを含んでいる。粗研削ホイール30は、環状のホイール基台32と、ホイール基台32の下端部外周に固着された複数の粗研削砥石34とから構成される。
In FIG. 6, the
この裏面研削工程では、チャックテーブル20を矢印aで示す方向に例えば300rpmで回転しつつ、粗研削ホイール30を矢印bで示す方向に例えば6000rpmで回転させるとともに、図示しない研削ユニット送り機構を駆動して粗研削ホイール30の粗研削砥石34をウエーハ11の裏面11bに接触させる。
In this back grinding process, while rotating the chuck table 20 in the direction indicated by the arrow a at 300 rpm, for example, the
そして、粗研削ホイール30を所定の研削送り速度で下方に所定量研削送りする。接触式又は非接触式の厚み測定ゲージでウエーハ11の厚みを測定しながら、図7に示すように、埋め込み銅電極21の先端がウエーハ11の裏面11bに露出する寸前の厚さまでウエーハ11を研削する。
Then, the
裏面研削工程中の粗研削工程実施後、ディンプル有無検出工程を実施する。本実施形態では、図7に示すように、非接触式の厚み測定器38を矢印A方向に走査しながらウエーハ11の厚みを測定し、ウエーハの局所的な厚みばらつきを検出する。
After the rough grinding process in the back grinding process, a dimple presence / absence detection process is performed. In the present embodiment, as shown in FIG. 7, the thickness of the
局所的にウエーハ厚みが薄くなっている部分が検出された場合には、チャックテーブル20の吸引保持部36の保持面36aとキャリアプレート25との間に研削屑等の異物を挟み込んでディンプルが形成されたと考えられる。従って、ウエーハ11をチャックテーブル20から取り外すと、異物を噛みこんでいた箇所に対応するウエーハ11の裏面11bにディンプルが形成されている。
When a locally thinned portion is detected, a dimple is formed by inserting foreign matter such as grinding dust between the holding
このようにウエーハ11の厚みばらつきを検出して局所的にウエーハ厚みが薄くなっている部分をディンプルとして検出する他、粗研削工程実施後にウエーハ11の被研削面を撮像して形成した撮像画像をもとにディンプルの有無を検出してもよい。
As described above, the thickness variation of the
本発明の加工方法では、ウエーハ11にディンプルが検出された場合には、キャリアプレート25に支持されたウエーハ11をチャックテーブル20から取り外し、図8に示すように、洗浄液供給ノズル40から洗浄液41をチャックテーブル20の保持面36aに供給する。
In the processing method of the present invention, when dimples are detected on the
このチャックテーブル洗浄工程により、保持面36上の異物が除去されるため、ウエーハ11にディンプルが形成されたとしても、以後の研削工程でウエーハ11が研削されてディンプルを除去することができる。
Since the foreign matter on the holding
チャックテーブル洗浄工程実施後、ウエーハ11の裏面11bを仕上げ研削する仕上げ研削工程を実施する。仕上げ研削工程においては、ウエーハ11を保持したチャックテーブル20を、図9に示すように、仕上げ研削ユニット42による仕上げ研削領域に位置付ける。
After performing the chuck table cleaning process, a finish grinding process for finish grinding the
図9において、仕上げ研削ユニット42は、図示しないモータにより回転駆動されるスピンドル44と、スピンドル44の先端に固定されたホイールマウント46と、ホイールマウント46に着脱可能に装着された仕上げ研削ホイール48とを含んでいる。仕上げ研削ホイール48は、環状のホイール基台50と、ホイール基台50の下端部外周に固着された複数の仕上げ研削砥石52とから構成される。
In FIG. 9, the
仕上げ研削工程では、チャックテーブル20を矢印aで示す方向に例えば300rpmで回転しつつ、研削ホイール48を矢印bで示す方向に例えば6000rpmで回転させるとともに、図示しない研削ユニット送り機構を駆動して仕上げ研削ホイール48の研削砥石52をウエーハ11の裏面11bに接触させる。
In the finish grinding process, while rotating the chuck table 20 in the direction indicated by the arrow a at 300 rpm, for example, the grinding
そして、仕上げ研削ホイール48を所定の研削送り速度で下方に所定量研削送りしてウエーハ11を2〜3μm研削し、埋め込み銅電極21の先端がウエーハ11の裏面11bに露出する寸前の厚さまでウエーハ11を仕上げ研削する。
Then, the
裏面研削工程実施後、ウエーハ11の裏面11bからウエーハ11を選択的にエッチングして、図11に示すように、埋め込み銅電極21をウエーハ11の裏面11bから突出させて貫通電極とするエッチング工程を実施する。このエッチング工程は、例えばプラズマエッチングにより実施するのが好ましい。
After the back surface grinding step, the
エッチング工程実施後、図12に示すように、ウエーハ11の裏面11bに絶縁膜29を被覆する絶縁膜被覆工程を実施する。この絶縁膜被覆工程により、ウエーハ11の裏面11bのみならず貫通電極21の先端面にも絶縁膜29が被覆される。
After performing the etching process, as shown in FIG. 12, an insulating film coating process for coating the
絶縁膜被覆工程実施後、ウエーハ11の裏面11bから突出した部分の貫通電極21を除去して絶縁膜29から貫通電極21を露出させるとともに貫通電極21の頭を絶縁膜29と同一面に仕上げる仕上げ工程を実施する。
After performing the insulating film coating step, the portion of the through
本実施形態では、この仕上げ工程を図13に示すようなバイト切削装置のバイトホイール62を用いて実施する。バイト切削装置のバイト切削ユニット56は、図示しないモータにより回転駆動されるスピンドル58と、スピンドル58の先端に固定されたホイールマウント60と、ホイールマウント60に着脱可能に装着されるバイトホイール62とを含んでいる。バイトホイール62は、環状のホイール基台64と、ホイール基台64の下端部外周に装着された切刃66aを有するバイト工具66とから構成される。
In the present embodiment, this finishing step is performed using a
チャックテーブル54に保持されたウエーハ11の切削加工では、バイトホイール62を矢印R方向に約2000rpmで回転させつつ図示しないバイト切削ユニット送り機構を駆動して、バイト工具66の切刃66aを貫通電極21に被覆された絶縁膜29に所定深さ切り込ませる。
In cutting the
そして、チャックテーブル54を矢印A方向に例えば1mm/sの送り速度で直線的に移動させながら、ウエーハ11の上面から突出した貫通電極21を絶縁膜29とともに旋回切削する。この旋回切削時には、チャックテーブル54は回転させずに矢印A方向に加工送りする。
Then, while the chuck table 54 is linearly moved in the direction of arrow A at a feed rate of, for example, 1 mm / s, the through
この旋回切削を実施して、図14に示すように、貫通電極21を絶縁膜29から露出させるとともに貫通電極21の頭をウエーハ11の表面11aに被覆された絶縁膜29と同一面に仕上げる。
As shown in FIG. 14, the turning
一度の旋回切削で貫通電極21の頭を絶縁膜29と同一面に仕上げられない場合には、切り込み深さを調整して旋回切削を複数回実施して、貫通電極21を絶縁膜29から露出させるとともに貫通電極21の頭を絶縁膜29と同一面に仕上げる。
When the head of the through
上述した実施形態のバイト工具66を用いた仕上げ工程では、バイト工具66の切刃66aで分散して配置された貫通電極21の突出部を絶縁膜29とともに旋回切削しているが、旋回切削を実施する前に、絶縁膜29の表面に樹脂層を被覆し、この樹脂層ごと貫通電極21の突出部を旋回切削するようにしてもよい。
In the finishing process using the
このように樹脂層を絶縁膜29の表面に設けることにより、ウエーハの被旋回切削面に突出部をなくすことでバイト工具66の切刃66aが常に樹脂層を旋回切削するため、切削時の加工負荷をある程度均一化することができる。
By providing the resin layer on the surface of the insulating
仕上げ工程は、上述したバイト工具66によるバイト切削に限定されるものではなく、研削ホイールによる研削加工により実施するようにしてもよい。或いは、CMPにより貫通電極21の突出部分を選択的に研磨して、貫通電極21の頭を絶縁膜29と同一面に仕上げるようにしてもよい。
The finishing process is not limited to the cutting with the above-described
バイトホイール62を使用した仕上げ工程実施後、図15に示すように、貫通電極21の頭にバンプ31を配設するバンプ配設工程を実施する。バンプ31は例えば半田等から構成され、半田からなるバンプ31を貫通電極21の頭に接合する。
After performing the finishing process using the
バンプ配設工程実施後、図16に示すように、ウエーハ11の裏面11bにダイシングテープTを貼着するとともに、ウエーハ11の表面11aからキャリアプレート25を取り外し、ウエーハ11をダイシングテープTに移し替える移し替え工程を実施する。ダイシングテープTの外周部は環状フレームFに貼着されている。これにより、ウエーハ11はダイシングテープTを介して環状フレームFに支持された形態となる。
After the bump placement step, as shown in FIG. 16, the dicing tape T is adhered to the
次いで、例えば図示を省略した切削装置のチャックテーブルでダイシングテープTを介してウエーハ11を吸引保持し、図17に示すように、切削ユニット70のスピンドル72の先端に装着された切削ブレード74でウエーハ11を分割予定ライン13に沿ってダイシングテープTに至るまで切削し、ウエーハ11を個々のデバイス15に分割する分割予工程を実施する。各デバイス15は、両端にバンプ23,31が接合された複数の貫通電極21を有している。
Next, for example, the
分割工程は、切削ブレード74による切削に変えて、レーザー加工装置によるレーザー加工により実施しても良い。このレーザー加工は、ウエーハに対して吸収性を有する波長のレーザービームを照射してアブレーション加工により分割予定ライン13に沿ってレーザー加工溝を形成してから、ウエーハに外力を付与してウエーハを個々のデバイス15に分割する方法、又はウエーハに対して透過性を有する波長のレーザービームを照射してウエーハ内部に改質層を形成し、その後ウエーハに外力を付与して改質層を分割起点にウエーハを個々のデバイス15に分割する方法の何れでもよい。
The dividing step may be performed by laser processing using a laser processing apparatus instead of cutting by the
上述した実施形態のウエーハの加工方法によると、ウエーハの粗研削を実施した後、ディンプルが形成されているか否かを検出する。ディンプルが検出された場合には、チャックテーブル20の保持面36aとキャリアプレート25との間に異物を噛みこんでいるケースが考えられるので、チャックテーブル20の保持面36aを洗浄するチャックテーブル洗浄工程を実施する。
According to the wafer processing method of the embodiment described above, it is detected whether or not the dimples are formed after the rough grinding of the wafer. When dimples are detected, a case in which foreign matter is caught between the holding
従って、新たに研削するウエーハにおいては異物に起因するディンプルが発生する恐れが防止されるとともに、ディンプルが形成されたウエーハでも洗浄工程に次いで実施される仕上げ研削によってディンプルが除去される。よって、ウエーハの厚みばらつきを小さく抑えることが可能となり、バンプの高さがばらつき電気的接続が不安定になる恐れを低減できる。 Therefore, in a newly ground wafer, it is possible to prevent the occurrence of dimples due to foreign matters, and the dimples are removed by the finish grinding performed after the cleaning process even in the wafer on which the dimples are formed. Therefore, it is possible to suppress the wafer thickness variation and reduce the possibility that the bump height varies and the electrical connection becomes unstable.
11 半導体ウエーハ
11e 面取り部
13 分割予定ライン
15 デバイス
18 切削ブレード
21 埋め込み銅電極(貫通電極)
22 IRカメラ
23,31 バンプ
25 キャリアプレート
29 絶縁膜
30 粗研削ホイール
34 粗研削砥石
38 非接触式厚み測定器
40 洗浄液供給ノズル
42 仕上げ研削ユニット
48 仕上げ研削ホイール
62 バイトホイール
66 バイト工具
66a 切刃
74 切削ブレード
T ダイシングテープ
F 環状フレーム
11
22
Claims (1)
ウエーハの外周縁に切削ブレードを位置づけてウエーハを表面側から所定の深さ円形に切削し面取り部を部分的に除去する面取り部除去工程と、
該面取り部除去工程を実施した後、ウエーハの表面に樹脂を介してキャリアプレートを配設するキャリアプレート配設工程と、
該キャリアプレート配設工程を実施した後、ウエーハの裏面から該複数の埋め込み電極の先端の深さを検出する埋め込み電極検出工程と、
該埋め込み電極検出工程を実施した後、該埋め込み電極が裏面に露出しない程度にウエーハの裏面を研削して薄化する裏面研削工程と、
該裏面研削工程を実施した後、ウエーハの裏面からウエーハをエッチングして該埋め込み電極をウエーハの裏面から突出させて貫通電極とするエッチング工程と、
該エッチング工程を実施した後、ウエーハの裏面に絶縁膜を被覆する絶縁膜被覆工程と、
該絶縁膜被覆工程を実施した後、ウエーハの裏面から突出した該貫通電極を除去して該絶縁膜から露出させるとともに該貫通電極の頭を該絶縁膜と同一面に仕上げる仕上げ工程と、
該仕上げ工程を実施した後、該各貫通電極の頭にバンプを配設するバンプ配設工程と、
該バンプ配設工程を実施した後、ウエーハの裏面にダイシングテープを貼着するとともにウエーハの表面から該キャリアプレートを取り外し、ウエーハを該ダイシングテープに移し替える移し替え工程と、
該移し替え工程を実施した後、ウエーハを個々のデバイスに分割する分割工程と、を含み、
前記裏面研削工程は、ウエーハの裏面を粗研削する粗研削工程と、
該粗研削工程実施後、ウエーハのディンプルの有無を検出するディンプル有無検出工程と、
ウエーハにディンプルが検出された際、該チャックテーブルの保持面を洗浄するチャックテーブル洗浄工程と、
該チャックテーブル洗浄工程実施後又はウエーハにディンプルが検出されなかった場合、粗研削された裏面を仕上げ研削する仕上げ研削工程と、
を含むことを特徴とするウエーハの加工方法。 A device is formed in each region partitioned by a plurality of division lines formed in a lattice pattern on the surface, and a plurality of embedded electrodes extending from each device to a depth greater than the finished thickness of the wafer are embedded. A wafer processing method for dividing a wafer having a chamfered portion on the outer peripheral edge into individual devices,
A chamfered portion removing step in which a cutting blade is positioned on the outer peripheral edge of the wafer, the wafer is cut into a circular shape of a predetermined depth from the surface side, and the chamfered portion is partially removed;
A carrier plate disposing step of disposing a carrier plate via a resin on the surface of the wafer after performing the chamfered portion removing step;
After performing the carrier plate placement step, embedded electrode detection step of detecting the depth of the tip of the plurality of embedded electrodes from the back surface of the wafer;
After performing the embedded electrode detection step, a back surface grinding step of grinding and thinning the back surface of the wafer to such an extent that the embedded electrode is not exposed on the back surface;
After performing the back surface grinding step, etching the wafer from the back surface of the wafer to etch the embedded electrode from the back surface of the wafer to be a through electrode, and
After performing the etching step, an insulating film coating step of coating an insulating film on the back surface of the wafer;
After performing the insulating film coating step, the through electrode protruding from the back surface of the wafer is removed and exposed from the insulating film, and the finishing step of finishing the head of the through electrode on the same surface as the insulating film;
After performing the finishing step, a bump disposing step of disposing a bump on the head of each through electrode;
After carrying out the bump arranging step, a dicing tape is attached to the back surface of the wafer and the carrier plate is removed from the front surface of the wafer, and a transferring step for transferring the wafer to the dicing tape;
Dividing the wafer into individual devices after performing the transfer step, and
The back grinding step is a rough grinding step of rough grinding the back surface of the wafer;
A dimple presence / absence detection step for detecting the presence / absence of dimples on the wafer after the rough grinding step;
A chuck table cleaning step for cleaning the holding surface of the chuck table when dimples are detected in the wafer;
After the chuck table cleaning step or when dimples are not detected on the wafer, a finish grinding step of finish grinding the back surface subjected to rough grinding;
A method for processing a wafer, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012194890A JP5995616B2 (en) | 2012-09-05 | 2012-09-05 | Wafer processing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012194890A JP5995616B2 (en) | 2012-09-05 | 2012-09-05 | Wafer processing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014053358A true JP2014053358A (en) | 2014-03-20 |
JP5995616B2 JP5995616B2 (en) | 2016-09-21 |
Family
ID=50611600
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012194890A Active JP5995616B2 (en) | 2012-09-05 | 2012-09-05 | Wafer processing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5995616B2 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180027356A (en) * | 2016-09-05 | 2018-03-14 | 가부시기가이샤 디스코 | Manufacturing method of package device chip |
CN107958848A (en) * | 2016-10-14 | 2018-04-24 | 株式会社迪思科 | The manufacture method of stacked die |
JP2019025583A (en) * | 2017-07-28 | 2019-02-21 | 株式会社ディスコ | Cutting method |
JP2020109805A (en) * | 2019-01-07 | 2020-07-16 | 株式会社ディスコ | Workpiece processing method |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000216227A (en) * | 1999-01-25 | 2000-08-04 | Disco Abrasive Syst Ltd | Chuck table inspection method |
JP2003224067A (en) * | 2002-01-18 | 2003-08-08 | Asml Netherlands Bv | Lithographic apparatus, apparatus cleaning method, device manufacturing method and device manufactured thereby |
JP2005197578A (en) * | 2004-01-09 | 2005-07-21 | Disco Abrasive Syst Ltd | Processing device of electrodes formed in tabular object, processing method thereof, and flatness measuring method of chuck table thereof |
JP2009010178A (en) * | 2007-06-28 | 2009-01-15 | Disco Abrasive Syst Ltd | Method of processing wafer |
-
2012
- 2012-09-05 JP JP2012194890A patent/JP5995616B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000216227A (en) * | 1999-01-25 | 2000-08-04 | Disco Abrasive Syst Ltd | Chuck table inspection method |
JP2003224067A (en) * | 2002-01-18 | 2003-08-08 | Asml Netherlands Bv | Lithographic apparatus, apparatus cleaning method, device manufacturing method and device manufactured thereby |
JP2005197578A (en) * | 2004-01-09 | 2005-07-21 | Disco Abrasive Syst Ltd | Processing device of electrodes formed in tabular object, processing method thereof, and flatness measuring method of chuck table thereof |
JP2009010178A (en) * | 2007-06-28 | 2009-01-15 | Disco Abrasive Syst Ltd | Method of processing wafer |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180027356A (en) * | 2016-09-05 | 2018-03-14 | 가부시기가이샤 디스코 | Manufacturing method of package device chip |
JP2018041764A (en) * | 2016-09-05 | 2018-03-15 | 株式会社ディスコ | Manufacturing method of package device chip |
TWI713100B (en) * | 2016-09-05 | 2020-12-11 | 日商迪思科股份有限公司 | Manufacturing method of packaged device wafer |
KR102223697B1 (en) | 2016-09-05 | 2021-03-04 | 가부시기가이샤 디스코 | Manufacturing method of package device chip |
CN107958848A (en) * | 2016-10-14 | 2018-04-24 | 株式会社迪思科 | The manufacture method of stacked die |
JP2019025583A (en) * | 2017-07-28 | 2019-02-21 | 株式会社ディスコ | Cutting method |
JP2020109805A (en) * | 2019-01-07 | 2020-07-16 | 株式会社ディスコ | Workpiece processing method |
JP7189026B2 (en) | 2019-01-07 | 2022-12-13 | 株式会社ディスコ | Workpiece processing method |
Also Published As
Publication number | Publication date |
---|---|
JP5995616B2 (en) | 2016-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106997867B (en) | Method for processing wafer | |
JP6385131B2 (en) | Wafer processing method | |
US9953871B2 (en) | Wafer processing method | |
JP5755043B2 (en) | Processing method of semiconductor wafer | |
JP2017028160A (en) | Machining method for wafer | |
KR20170030035A (en) | Wafer machining method | |
JP5995616B2 (en) | Wafer processing method | |
JP7098221B2 (en) | Wafer processing method | |
JP2014053351A (en) | Wafer processing method | |
JP5995599B2 (en) | Wafer processing method | |
JP2014053352A (en) | Wafer processing method | |
JP2017022162A (en) | Wafer processing method | |
JP6042662B2 (en) | Wafer processing method | |
JP2014053354A (en) | Wafer processing method | |
JP2014053357A (en) | Wafer processing method | |
JP2014053348A (en) | Wafer processing method | |
JP2014053350A (en) | Wafer processing method | |
JP2014053355A (en) | Wafer processing method | |
JP6057592B2 (en) | Wafer processing method | |
JP2014053353A (en) | Wafer processing method | |
JP2012243884A (en) | Method for processing wafer | |
JP2014053356A (en) | Wafer processing method | |
JP5995597B2 (en) | Wafer processing method | |
JP2014033161A (en) | Method for processing wafer | |
JP6105872B2 (en) | Wafer processing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150824 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160817 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160823 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160823 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5995616 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |