KR20180027356A - Manufacturing method of package device chip - Google Patents

Manufacturing method of package device chip Download PDF

Info

Publication number
KR20180027356A
KR20180027356A KR1020170111659A KR20170111659A KR20180027356A KR 20180027356 A KR20180027356 A KR 20180027356A KR 1020170111659 A KR1020170111659 A KR 1020170111659A KR 20170111659 A KR20170111659 A KR 20170111659A KR 20180027356 A KR20180027356 A KR 20180027356A
Authority
KR
South Korea
Prior art keywords
groove
wafer
package
mold resin
device chip
Prior art date
Application number
KR1020170111659A
Other languages
Korean (ko)
Other versions
KR102223697B1 (en
Inventor
유타 요시다
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20180027356A publication Critical patent/KR20180027356A/en
Application granted granted Critical
Publication of KR102223697B1 publication Critical patent/KR102223697B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

The present invention is to provide a method for manufacturing a package device chip to allow a mold resin to remain on a side surface of a package device chip. The method for manufacturing a package device chip comprises: a groove forming step (ST1) of forming a groove along a division-planned line on a surface of a wafer on which a device is formed; a wafer forming step (ST2) of filling the mold with a mold resin, and covering the surface of the wafer with the mold resin to form a package wafer; an outer circumferential edge removing step (ST5) of removing the mold resin at first and second heights along an outer circumferential edge of the package wafer to expose the groove in a stepped shape; an alignment step (ST6) of calculating the position of a divided groove formed along the groove on the basis of the groove exposed on a stepwise exposed surface; and a division step (ST7) of forming the divided groove along the groove on the basis of the position calculated in the alignment step (ST6).

Description

패키지 디바이스 칩의 제조 방법{MANUFACTURING METHOD OF PACKAGE DEVICE CHIP}TECHNICAL FIELD [0001] The present invention relates to a method of manufacturing a package device chip,

본 발명은 패키지 디바이스 칩의 제조 방법에 관한 것이다.The present invention relates to a method of manufacturing a package device chip.

반도체 웨이퍼를 개개의 디바이스 칩으로 분할하는 데, 절삭 블레이드나 레이저 광선 조사에 의한 제조 방법이 알려져 있다. 개개로 분할된 디바이스 칩은, 마더 기판 등에 고정되고, 와이어 등으로 배선되며, 몰드 수지로 패키지되는 것이 일반적이다. 그러나, 디바이스 칩의 측면의 미세한 크랙 등에 의해, 장시간 디바이스를 가동시키면, 크랙이 신장하여 디바이스가 파손될 우려가 있기 때문에, 디바이스 칩의 측면을 몰드 수지로 덮어, 외적 환경 요인을 디바이스에 미치지 않게 하는 패키지 디바이스 칩이 개발되었다(예컨대, 특허문헌 1 참조).BACKGROUND ART [0002] Manufacturing methods for cutting semiconductor wafers into individual device chips by cutting blades or laser beam irradiation are known. The device chips, which are individually divided, are generally fixed on a mother board or the like, wired with wires or the like, and packaged in a mold resin. However, when the device is operated for a long time due to a minute crack on the side surface of the device chip, there is a possibility that the device may be broken by extending the crack. Therefore, the device chip is covered with the mold resin so as not to cause external environmental factors A device chip has been developed (see, for example, Patent Document 1).

[특허문헌 1] 일본 특허 공개 제2002-100709호 공보[Patent Document 1] Japanese Patent Application Laid-Open No. 2002-100709

특허문헌 1에 나타난 패키지 디바이스 칩을 제조할 때에, 반도체 웨이퍼에 분할 예정 라인을 따라 몰드 수지를 충전하는 홈을 형성할 필요가 있다. 홈을 절삭 블레이드로 형성하는 경우, 절삭 블레이드의 구부러짐, 절삭 장치의 축의 신축, 및 위치 결정 정밀도의 영향으로 홈의 간격이 ㎛ 단위로 변동하는 경우가 있다. 특히, 반도체 웨이퍼의 표면에 저유전율 절연체 피막(Low-k막)이 형성되고, 저유전율 절연체 피막을 레이저 어블레이션(ablation)으로 제거한 후, 제거된 얕은 홈을 따라 절삭하면, 레이저 어블레이션의 열의 영향으로 얕은 홈의 근방이 딱딱해져, 절삭 블레이드의 구부러짐을 발생시키기 쉬워진다.When manufacturing the package device chip shown in Patent Document 1, it is necessary to form a groove for filling the mold resin along the line to be divided in the semiconductor wafer. In the case of forming grooves with cutting blades, there is a case where the interval of the grooves fluctuates in units of 탆 due to the bending of the cutting blades, the elongation and contraction of the shaft of the cutting device, and the positioning accuracy. Particularly, when a low dielectric constant insulator film (Low-k film) is formed on the surface of a semiconductor wafer and the low dielectric constant insulator film is removed by laser ablation and then along the removed shallow groove, the heat of the laser ablation The vicinity of the shallow groove is hardened, and the cutting blade is easily bent.

특허문헌 1에 나타난 패키지 디바이스 칩을 제조할 때에, 절삭 블레이드의 구부러짐이 발생하면, 단면에 있어서 홈이 반도체 웨이퍼의 두께 방향에 대해 기울어지는 경우가 있다. 홈이 반도체 웨이퍼의 두께 방향에 대해 기울어지면, 홈에 충전된 몰드 수지를 더욱 분할하여, 개개의 패키지 디바이스로 분할할 때에, 패키지 디바이스 칩의 측면에 몰드 수지가 남지 않는 경우가 있다. 특히, 1장의 반도체 웨이퍼로 제조할 수 있는 패키지 디바이스의 수를 많게 하기 위해서, 분할 예정 라인의 폭이 좁아지면, 홈의 간격의 변동에 의해, 패키지 디바이스 칩의 측면에 몰드 수지가 남지 않을 우려가 높아진다.When the cutting blade is bent at the time of manufacturing the package device chip shown in Patent Document 1, the groove may be inclined with respect to the thickness direction of the semiconductor wafer in the cross section. If the grooves are inclined with respect to the thickness direction of the semiconductor wafer, the mold resin filled in the grooves may be further divided and the mold resin may not remain on the side of the package device chip when the package is divided into individual package devices. Particularly, in order to increase the number of package devices that can be made of a single semiconductor wafer, if the width of the line to be divided becomes narrow, there is a fear that the mold resin is not left on the side surface of the package device chip .

본 발명은 이러한 점을 감안하여 이루어진 것으로, 패키지 디바이스 칩의 측면에 몰드 수지를 잔존시키는 것을 가능하게 하는 패키지 디바이스 칩의 제조 방법을 제공한다.The present invention has been made in view of the above points, and provides a method of manufacturing a package device chip that makes it possible to leave a mold resin on the side surface of the package device chip.

전술한 과제를 해결하여, 목적을 달성하기 위해서, 본 발명의 패키지 디바이스 칩의 제조 방법은, 패키지 디바이스 칩의 제조 방법으로서, 교차하는 복수의 분할 예정 라인으로 구획된 복수의 영역에 디바이스가 형성된 표면을 구비하는 웨이퍼의 표면에, 상기 분할 예정 라인을 따른 홈을 형성하는 홈 형성 단계와, 상기 홈에 몰드 수지를 충전하고 웨이퍼의 표면을 상기 몰드 수지로 피복하여, 패키지 웨이퍼를 형성하는 패키지 웨이퍼 형성 단계와, 상기 패키지 웨이퍼의 외주 가장자리를 따라 상기 몰드 수지를 제1 높이와 상기 제1 높이보다 낮은 제2 높이로 제거하여, 상기 몰드 수지가 충전된 상기 홈을 외주 가장자리에서 계단형으로 노출시키는 외주 가장자리 제거 단계와, 상기 홈을 따라 형성된 상기 패키지 웨이퍼의 분할홈의 위치를, 계단형의 노출면에서 노출된 상기 홈에 기초하여 산출하는 얼라인먼트 단계와, 상기 얼라인먼트 단계에서 산출한 위치에 기초하여 상기 분할홈을 상기 홈을 따라 형성하는 분할 단계를 포함하고, 상기 제1 높이에서 노출된 상기 홈의 위치와 상기 제2 높이에서 노출된 상기 홈의 위치가 어긋나 있는 경우, 어긋남에 대응하여 상기 분할홈을 형성하는 위치를 설정하는 것을 특징으로 한다.In order to solve the above-mentioned problems and to achieve the object, a manufacturing method of a package device chip of the present invention is a manufacturing method of a package device chip, comprising the steps of: forming a plurality of areas A groove forming step of forming a groove along the line to be divided on the surface of the wafer having the groove to be divided, and a step of forming a package wafer by filling the groove with mold resin and coating the surface of the wafer with the mold resin to form a package wafer And a step of removing the mold resin to a first height and a second height lower than the first height along the outer circumferential edge of the package wafer so that the groove filled with the mold resin is exposed stepwise at the outer circumferential edge And a step of dividing the position of the dividing groove of the package wafer formed along the groove into a step- And a dividing step of forming the dividing groove along the groove on the basis of the position calculated in the aligning step, wherein the dividing step is performed on the basis of the groove exposed at the first height, When the position of the groove is shifted from the position of the groove exposed at the second height, the position where the division groove is formed is set corresponding to the shift.

상기 패키지 웨이퍼 형성 단계 후이며, 상기 외주 가장자리 제거 단계 전에, 상기 패키지 웨이퍼의 몰드면측에 보호 부재를 접착 후, 상기 웨이퍼의 이면측을 연삭해서 박화(薄化)하여, 상기 몰드 수지가 충전된 상기 홈을 노출시키는 연삭 단계를 포함해도 좋다.Wherein after the step of forming the package wafer, before the step of removing the peripheral edge, a protective member is adhered to the mold surface side of the package wafer, and the back side of the wafer is ground and thinned, And a grinding step for exposing the groove.

상기 분할 단계에서는, 레이저 광선 또는 절삭 블레이드에 의해 상기 몰드 수지를 제거해도 좋다.In the dividing step, the mold resin may be removed by a laser beam or a cutting blade.

본 발명의 패키지 디바이스 칩의 제조 방법에서는, 몰드 수지가 충전된 홈이 비스듬히 형성되어 있었다고 해도, 외주 가장자리를 따른 제거 가공을 두 높이에 노출면을 형성하여 실시함으로써, 분할홈을 형성하는 위치를 비스듬한 홈에 따른 위치로 설정할 수 있어, 패키지 디바이스 칩의 측면에 몰드 수지를 잔존시키는 것을 가능하게 한다고 하는 효과를 나타낸다.In the method of manufacturing a package device chip of the present invention, even if the groove filled with the mold resin is formed obliquely, the removal process along the outer edge is performed by forming the exposed surface at two heights, So that the mold resin can be left on the side surface of the package device chip.

도 1의 (a)는 실시형태 1에 따른 패키지 디바이스 칩의 제조 방법의 가공 대상인 패키지 웨이퍼를 구성하는 웨이퍼의 사시도이고, 도 1의 (b)는 도 1의 (a)에 도시된 웨이퍼의 디바이스의 사시도이다.
도 2는 실시형태 1에 따른 패키지 디바이스 칩의 제조 방법의 가공 대상인 패키지 웨이퍼의 주요부의 단면도이다.
도 3은 실시형태 1에 따른 패키지 디바이스 칩의 제조 방법에 의해 제조되는 패키지 디바이스 칩을 도시한 사시도이다.
도 4는 실시형태 1에 따른 패키지 디바이스 칩의 제조 방법의 흐름을 도시한 플로우차트이다.
도 5는 도 4에 도시된 패키지 디바이스 칩의 제조 방법의 홈 형성 단계에 이용되는 절삭 장치의 개략의 구성을 도시한 사시도이다.
도 6의 (a)는 도 4에 도시된 패키지 디바이스 칩의 제조 방법의 홈 형성 단계 중의 웨이퍼의 주요부의 단면도이고, 도 6의 (b)는 도 4에 도시된 패키지 디바이스 칩의 제조 방법의 홈 형성 단계 후의 웨이퍼의 주요부의 단면도이며, 도 6의 (c)는 도 4에 도시된 패키지 디바이스 칩의 제조 방법의 홈 형성 단계 후의 웨이퍼의 사시도이다.
도 7은 도 4에 도시된 패키지 디바이스 칩의 제조 방법의 패키지 웨이퍼 형성 단계에 의해 형성된 패키지 웨이퍼의 사시도이다.
도 8의 (a)는 도 4에 도시된 패키지 디바이스 칩의 제조 방법의 연삭 단계를 도시한 측면도이고, 도 8의 (b)는 도 4에 도시된 패키지 디바이스 칩의 제조 방법의 연삭 단계 후의 패키지 웨이퍼의 단면도이다.
도 9는 도 4에 도시된 패키지 디바이스 칩의 제조 방법의 재접착 단계를 도시한 사시도이다.
도 10은 도 4에 도시된 패키지 디바이스 칩의 제조 방법의 외주 가장자리 제거 단계를 도시한 사시도이다.
도 11은 도 10 중의 XI-XI선을 따르는 단면도이다.
도 12는 도 10 중의 XII-XII선을 따르는 단면도이다.
도 13은 도 10에 도시된 패키지 웨이퍼의 외주 가장자리의 일례의 평면도이다.
도 14는 도 4에 도시된 패키지 디바이스 칩의 제조 방법의 얼라인먼트 단계 및 분할 단계에서 이용되는 레이저 가공 장치를 도시한 사시도이다.
도 15는 도 4에 도시된 패키지 디바이스 칩의 제조 방법의 얼라인먼트 단계의 주요부를 확대하여 도시한 사시도이다.
도 16은 도 4에 도시된 패키지 디바이스 칩의 제조 방법의 얼라인먼트 단계를 도시한 평면도이다.
도 17은 도 4에 도시된 패키지 디바이스 칩의 제조 방법의 얼라인먼트 단계에서 촬상된 촬상 화상의 일례를 도시한 도면이다.
도 18은 도 4에 도시된 패키지 디바이스 칩의 제조 방법의 얼라인먼트 단계에서 촬상된 촬상 화상의 다른 예를 도시한 도면이다.
도 19는 도 4에 도시된 패키지 디바이스 칩의 제조 방법의 얼라인먼트 단계에서 등록된 홈의 좌표의 일례를 도시한 도면이다.
도 20은 도 4에 도시된 패키지 디바이스 칩의 제조 방법의 분할홈 단계 후의 패키지 웨이퍼의 주요부의 단면도이다.1 (a) is a perspective view of a wafer constituting a package wafer to be processed in the method of manufacturing a package device chip according to the first embodiment, and Fig. 1 (b) FIG.
2 is a cross-sectional view of a main portion of a package wafer to be processed in the method for manufacturing a package device chip according to the first embodiment.
3 is a perspective view showing a package device chip manufactured by the method for manufacturing a package device chip according to the first embodiment.
4 is a flowchart showing a flow of a method of manufacturing a package device chip according to the first embodiment.
5 is a perspective view showing a schematic configuration of a cutting apparatus used in a groove forming step of the method for manufacturing a package device chip shown in FIG.
6 (a) is a cross-sectional view of a main portion of a wafer in a groove forming step of the method for manufacturing a package device chip shown in FIG. 4, and FIG. 6 (b) 6 (c) is a perspective view of the wafer after the groove forming step of the method of manufacturing the package device chip shown in Fig. 4; Fig.
7 is a perspective view of a package wafer formed by a package wafer forming step of the method for manufacturing a package device chip shown in Fig.
FIG. 8A is a side view showing a grinding step of the method of manufacturing the package device chip shown in FIG. 4, and FIG. 8B is a cross- Sectional view of the wafer.
9 is a perspective view showing a re-bonding step of the method of manufacturing the package device chip shown in FIG.
10 is a perspective view illustrating a step of removing the outer edge of the method of manufacturing the package device chip shown in FIG.
11 is a cross-sectional view taken along the line XI-XI in Fig.
12 is a sectional view taken along the line XII-XII in Fig.
13 is a plan view of an example of the outer circumferential edge of the package wafer shown in Fig.
14 is a perspective view showing the laser processing apparatus used in the alignment step and the dividing step in the method of manufacturing the package device chip shown in Fig.
Fig. 15 is an enlarged perspective view of a main part of the alignment step of the method of manufacturing the package device chip shown in Fig. 4; Fig.
16 is a plan view showing the alignment step of the method of manufacturing the package device chip shown in FIG.
17 is a diagram showing an example of a picked-up image picked up in the alignment step of the method for manufacturing the package device chip shown in Fig.
Fig. 18 is a diagram showing another example of a picked-up image picked up in the alignment step of the method for manufacturing the package device chip shown in Fig.
Fig. 19 is a view showing an example of coordinates of grooves registered in the alignment step of the method of manufacturing the package device chip shown in Fig. 4;
20 is a cross-sectional view of a main portion of a package wafer after the dividing groove step in the method of manufacturing the package device chip shown in Fig.

본 발명을 실시하기 위한 형태(실시형태)에 대해, 도면을 참조하면서 상세히 설명한다. 이하의 실시형태에 기재한 내용에 의해 본 발명이 한정되는 것은 아니다. 또한, 이하에 기재한 구성 요소에는, 당업자가 용이하게 상정할 수 있는 것, 실질적으로 동일한 것이 포함된다. 또한, 이하에 기재한 구성은 적절히 조합하는 것이 가능하다. 또한, 본 발명의 요지를 일탈하지 않는 범위에서 구성의 여러 가지 생략, 치환 또는 변경을 행할 수 있다.BEST MODE FOR CARRYING OUT THE INVENTION A mode (embodiment) for carrying out the present invention will be described in detail with reference to the drawings. The present invention is not limited to the following embodiments. The constituent elements described below include those which can be readily devised by those skilled in the art and substantially the same. Further, the structures described below can be appropriately combined. In addition, various omissions, substitutions or modifications can be made without departing from the gist of the present invention.

〔실시형태 1〕[Embodiment 1]

실시형태 1에 따른 패키지 디바이스 칩의 제조 방법을 도면을 참조하여 설명한다. 도 1의 (a)는 실시형태 1에 따른 패키지 디바이스 칩의 제조 방법의 가공 대상인 패키지 웨이퍼를 구성하는 웨이퍼의 사시도이다. 도 1의 (b)는 도 1의 (a)에 도시된 웨이퍼의 디바이스의 사시도이다. 도 2는 실시형태 1에 따른 패키지 디바이스 칩의 제조 방법의 가공 대상인 패키지 웨이퍼의 주요부의 단면도이다. 도 3은 실시형태 1에 따른 패키지 디바이스 칩의 제조 방법에 의해 제조되는 패키지 디바이스 칩을 도시한 사시도이다.A method of manufacturing a package device chip according to the first embodiment will be described with reference to the drawings. 1 (a) is a perspective view of a wafer constituting a package wafer to be processed in the method of manufacturing a package device chip according to the first embodiment. Fig. 1 (b) is a perspective view of the device of the wafer shown in Fig. 1 (a). 2 is a cross-sectional view of a main portion of a package wafer to be processed in the method for manufacturing a package device chip according to the first embodiment. 3 is a perspective view showing a package device chip manufactured by the method for manufacturing a package device chip according to the first embodiment.

실시형태 1에 따른 패키지 디바이스 칩의 제조 방법의 가공 대상인 도 2에 도시된 패키지 웨이퍼(PW)는, 도 1에 도시된 웨이퍼(W)에 의해 구성된다. 도 1의 (a)에 도시된 웨이퍼(W)는, 실시형태 1에서는 실리콘, 사파이어, 갈륨비소 등을 기판(SB)으로 하는 원판형의 반도체 웨이퍼나 광디바이스 웨이퍼이다. 웨이퍼(W)는, 도 1에 도시된 바와 같이, 교차(실시형태 1에서는, 직교)하는 복수의 분할 예정 라인(L)에 의해 구획된 복수의 영역에 각각 디바이스(D)가 형성된 디바이스 영역(DR)과, 디바이스 영역(DR)을 둘러싸는 외주 잉여 영역(GR)을 표면(WS)에 구비한다. 디바이스(D)의 표면에는, 도 1의 (b)에 도시된 바와 같이, 복수의 돌기 전극인 범프(BP)가 형성되어 있다.The package wafer PW shown in Fig. 2, which is the object of the method of manufacturing the package device chip according to the first embodiment, is constituted by the wafer W shown in Fig. The wafer W shown in FIG. 1A is a disk-shaped semiconductor wafer or optical device wafer in which the substrate SB is made of silicon, sapphire, gallium arsenide, or the like in the first embodiment. 1, the wafer W is divided into a device region (device region) (hereinafter referred to as " device region D ") in which devices D are formed in a plurality of regions partitioned by a plurality of lines DR and an outer peripheral surplus region GR surrounding the device region DR on the surface WS. On the surface of the device D, bumps BP as a plurality of protruding electrodes are formed as shown in Fig. 1 (b).

웨이퍼(W)는, 도 2에 도시된 바와 같이, 디바이스 영역(DR)의 표면(WS) 및 분할 예정 라인(L)을 따라 형성된 홈(DT)이 몰드 수지(MR)로 덮여져 패키지 웨이퍼(PW)로 구성된다. 패키지 웨이퍼(PW)는, 분할 예정 라인(L)을 따라, 도 3에 도시된 패키지 디바이스 칩(PD)으로 분할된다. 패키지 디바이스 칩(PD)은, 기판(SB)의 표면(WS)과 모든 측면(SD)이 몰드 수지(MR)에 의해 덮여지고, 범프(BP)가 몰드 수지(MR)로부터 돌출되어, 범프(BP)가 노출되어 있다.2, a groove DT formed along the surface WS of the device area DR and the line to be divided L is covered with a mold resin MR to form a package wafer PW). The package wafer PW is divided along the line to be divided L into the package device chip PD shown in Fig. In the package device chip PD, the front surface WS and all the side surfaces SD of the substrate SB are covered with the mold resin MR, the bumps BP are protruded from the mold resin MR, BP) are exposed.

다음으로, 패키지 디바이스 칩의 제조 방법을 도면을 참조하여 설명한다. 도 4는 실시형태 1에 따른 패키지 디바이스 칩의 제조 방법의 흐름을 도시한 플로우차트이다. 도 5는 도 4에 도시된 패키지 디바이스 칩의 제조 방법의 홈 형성 단계에 이용되는 절삭 장치의 개략의 구성을 도시한 사시도이다. 도 6의 (a)는 도 4에 도시된 패키지 디바이스 칩의 제조 방법의 홈 형성 단계 중의 웨이퍼의 주요부의 단면도이다. 도 6의 (b)는 도 4에 도시된 패키지 디바이스 칩의 제조 방법의 홈 형성 단계 후의 웨이퍼의 주요부의 단면도이다. 도 6의 (c)는 도 4에 도시된 패키지 디바이스 칩의 제조 방법의 홈 형성 단계 후의 웨이퍼의 사시도이다. 도 7은 도 4에 도시된 패키지 디바이스 칩의 제조 방법의 패키지 웨이퍼 형성 단계에 의해 형성된 패키지 웨이퍼의 사시도이다. 도 8의 (a)는 도 4에 도시된 패키지 디바이스 칩의 제조 방법의 연삭 단계를 도시한 측면도이다. 도 8의 (b)는 도 4에 도시된 패키지 디바이스 칩의 제조 방법의 연삭 단계 후의 패키지 웨이퍼의 단면도이다. 도 9는 도 4에 도시된 패키지 디바이스 칩의 제조 방법의 재접착 단계를 도시한 사시도이다. 도 10은 도 4에 도시된 패키지 디바이스 칩의 제조 방법의 외주 가장자리 제거 단계를 도시한 사시도이다. 도 11은 도 10 중의 XI-XI선을 따르는 단면도이다. 도 12는 도 10 중의 XII-XII선을 따르는 단면도이다. 도 13은 도 10에 도시된 패키지 웨이퍼의 외주 가장자리의 일례의 평면도이다. 도 14는 도 4에 도시된 패키지 디바이스 칩의 제조 방법의 얼라인먼트 단계 및 분할 단계에서 이용되는 레이저 가공 장치를 도시한 사시도이다. 도 15는 도 4에 도시된 패키지 디바이스 칩의 제조 방법의 얼라인먼트 단계의 주요부를 확대하여 도시한 사시도이다. 도 16은 도 4에 도시된 패키지 디바이스 칩의 제조 방법의 얼라인먼트 단계를 도시한 평면도이다. 도 17은 도 4에 도시된 패키지 디바이스 칩의 제조 방법의 얼라인먼트 단계에서 촬상된 촬상 화상의 일례를 도시한 도면이다. 도 18은 도 4에 도시된 패키지 디바이스 칩의 제조 방법의 얼라인먼트 단계에서 촬상된 촬상 화상의 다른 예를 도시한 도면이다. 도 19는 도 4에 도시된 패키지 디바이스 칩의 제조 방법의 얼라인먼트 단계에서 등록된 홈의 좌표의 일례를 도시한 도면이다. 도 20은 도 4에 도시된 패키지 디바이스 칩의 제조 방법의 분할홈 단계 후의 패키지 웨이퍼의 주요부의 단면도이다.Next, a method for manufacturing a package device chip will be described with reference to the drawings. 4 is a flowchart showing a flow of a method of manufacturing a package device chip according to the first embodiment. 5 is a perspective view showing a schematic configuration of a cutting apparatus used in a groove forming step of the method for manufacturing a package device chip shown in FIG. 6 (a) is a cross-sectional view of a main part of a wafer in a groove forming step of the method for manufacturing a package device chip shown in Fig. 4; 6 (b) is a cross-sectional view of a main portion of the wafer after the groove forming step in the method of manufacturing the package device chip shown in Fig. 4; FIG. 6C is a perspective view of the wafer after the groove forming step of the method for manufacturing the package device chip shown in FIG. 7 is a perspective view of a package wafer formed by a package wafer forming step of the method for manufacturing a package device chip shown in Fig. 8 (a) is a side view showing the grinding step of the manufacturing method of the package device chip shown in Fig. 8 (b) is a cross-sectional view of the package wafer after the grinding step in the method of manufacturing the package device chip shown in Fig. 9 is a perspective view showing a re-bonding step of the method of manufacturing the package device chip shown in FIG. 10 is a perspective view illustrating a step of removing the outer edge of the method of manufacturing the package device chip shown in FIG. 11 is a cross-sectional view taken along the line XI-XI in Fig. 12 is a sectional view taken along the line XII-XII in Fig. 13 is a plan view of an example of the outer circumferential edge of the package wafer shown in Fig. 14 is a perspective view showing the laser processing apparatus used in the alignment step and the dividing step in the method of manufacturing the package device chip shown in Fig. Fig. 15 is an enlarged perspective view of a main part of the alignment step of the method of manufacturing the package device chip shown in Fig. 4; Fig. 16 is a plan view showing the alignment step of the method of manufacturing the package device chip shown in FIG. 17 is a diagram showing an example of a picked-up image picked up in the alignment step of the method for manufacturing the package device chip shown in Fig. Fig. 18 is a diagram showing another example of a picked-up image picked up in the alignment step of the method for manufacturing the package device chip shown in Fig. Fig. 19 is a view showing an example of coordinates of grooves registered in the alignment step of the method of manufacturing the package device chip shown in Fig. 4; 20 is a cross-sectional view of a main portion of a package wafer after the dividing groove step in the method of manufacturing the package device chip shown in Fig.

실시형태 1에 따른 패키지 디바이스 칩의 제조 방법(이하, 간단히 제조 방법이라고 적음)은, 도 2에 도시된 패키지 웨이퍼(PW)를 분할 예정 라인(L)을 따라 절단하여, 도 3에 도시된 패키지 디바이스 칩(PD)을 제조하는 방법이다.The method of manufacturing a package device chip according to the first embodiment (hereinafter, simply referred to as a manufacturing method) includes the steps of cutting the package wafer PW shown in Fig. 2 along a line to be divided L, Thereby manufacturing a device chip (PD).

제조 방법은, 도 4에 도시된 바와 같이, 홈 형성 단계(ST1)와, 패키지 웨이퍼 형성 단계(ST2)와, 연삭 단계(ST3)와, 재접착 단계(ST4)와, 외주 가장자리 제거 단계(ST5)와, 얼라인먼트 단계(ST6)와, 분할 단계(ST7)를 구비한다.As shown in Fig. 4, the manufacturing method includes a groove forming step ST1, a package wafer forming step ST2, a grinding step ST3, a re-bonding step ST4, a peripheral edge removing step ST5 ), An alignment step ST6, and a dividing step ST7.

홈 형성 단계(ST1)는, 웨이퍼(W)의 표면(WS)에 각 분할 예정 라인(L)을 따른 홈(DT)을 형성하는 단계이다. 홈 형성 단계(ST1)는, 각 분할 예정 라인(L)에 각 분할 예정 라인(L)의 길이 방향을 따른 홈(DT)을 형성한다. 홈 형성 단계(ST1)에서 형성되는 홈(DT)의 깊이는, 패키지 디바이스 칩(PD)의 기판(SB)의 마무리 두께 이상이다. 또한, 실시형태 1에 있어서, 홈(DT)의 폭은, 40 ㎛ 이상이고 또한 80 ㎛ 이하이다. 실시형태 1에 있어서, 홈 형성 단계(ST1)는, 도 5에 도시된 절삭 장치(10)의 척 테이블(11)의 유지면(11a)에 웨이퍼(W)의 표면(WS)의 뒤쪽의 이면(WR)을 흡인 유지하고, 도 6의 (a)에 도시된 바와 같이, 절삭 수단(12)의 절삭 블레이드(13)를 이용하여, 도 6의 (b)에 도시된 바와 같이, 웨이퍼(W)의 표면(WS)에 홈(DT)을 형성한다.The groove forming step ST1 is a step of forming a groove DT along the line L to be divided on the surface WS of the wafer W. The groove forming step ST1 forms grooves DT along the longitudinal direction of each dividing line L in the dividing line L. [ The depth of the groove DT formed in the groove forming step ST1 is not less than the finish thickness of the substrate SB of the package device chip PD. In Embodiment 1, the width of the groove DT is 40 占 퐉 or more and 80 占 퐉 or less. The grooving step ST1 of the embodiment 1 is carried out on the holding surface 11a of the chuck table 11 of the cutting apparatus 10 shown in Fig. 5 on the back side of the surface WS of the wafer W As shown in Fig. 6 (b), by using the cutting blade 13 of the cutting means 12, as shown in Fig. 6 (a) The groove DT is formed on the surface WS of the substrate W.

홈 형성 단계(ST1)는, 척 테이블(11)을 도시하지 않은 X축 이동 수단에 의해 수평 방향과 평행한 X축 방향으로 이동시키고, 절삭 수단(12)의 절삭 블레이드(13)를 Y축 이동 수단(14)에 의해 수평 방향과 평행하고 또한 X축 방향과 직교하는 Y축 방향으로 이동시키며, 절삭 수단(12)의 절삭 블레이드(13)를 Z축 이동 수단(15)에 의해 연직 방향과 평행한 Z축 방향으로 이동시켜, 도 6의 (c)에 도시된 바와 같이, 웨이퍼(W)의 각 분할 예정 라인(L)의 표면(WS)에 홈(DT)을 형성한다.The groove forming step ST1 is a step of moving the chuck table 11 in the X axis direction parallel to the horizontal direction by the X axis moving means not shown and moving the cutting blade 13 of the cutting means 12 in the Y axis direction And the cutting blade 13 of the cutting means 12 is moved parallel to the vertical direction by means of the Z-axis moving means 15 by means of the Z-axis moving means 15 in the Y-axis direction orthogonal to the X- The grooves DT are formed on the surface WS of each line L to be divided of the wafer W as shown in Fig. 6 (c).

또한, 절삭 장치(10)는, 척 테이블(11)을 Z축 방향과 평행한 축심 주위로 회전시키는 도시하지 않은 회전 구동원과, 얼라인먼트하기 위해서 패키지 웨이퍼(PW)를 촬상하는 촬상 수단(16)과, X축 이동 수단, Y축 이동 수단(14), Z축 이동 수단(15), 회전 구동원 및 절삭 수단(12)을 제어하는 제어 수단(17)을 구비한다. 제어 수단(17)은, 패키지 웨이퍼(PW)에 대한 가공 동작을 절삭 장치(10)에 실시시키는 컴퓨터이다.The cutting apparatus 10 further includes a rotation driving source (not shown) that rotates the chuck table 11 around the axis parallel to the Z axis direction, imaging means 16 for picking up the package wafer PW for alignment, And a control means 17 for controlling the X-axis moving means, the Y-axis moving means 14, the Z-axis moving means 15, the rotation driving source and the cutting means 12. The control means 17 is a computer for causing the cutting device 10 to perform a machining operation on the package wafer PW.

제어 수단(17)은, CPU(central processing unit)와 같은 마이크로 프로세서를 갖는 연산 처리 장치와, ROM(read only memory) 또는 RAM(random access memory)과 같은 메모리를 갖는 기억 장치와, 입출력 인터페이스 장치를 갖는다. 제어 수단(17)의 연산 처리 장치는, 기억 장치에 기억되어 있는 컴퓨터 프로그램에 따라 연산 처리를 실시하고, 절삭 장치(10)를 제어하기 위한 제어 신호를, 입출력 인터페이스 장치를 통해 절삭 장치(10)의 전술한 구성 요소에 출력한다. 또한, 제어 수단(17)은, 가공 동작의 상태나 화상 등을 표시하는 액정 표시 장치 등에 의해 구성되는 도시하지 않은 표시 수단이나, 오퍼레이터가 가공 내용 정보 등을 등록할 때에 이용하는 입력 수단과 접속되어 있다. 입력 수단은, 표시 수단에 설치된 터치 패널과, 키보드 등 중 적어도 하나에 의해 구성된다.The control means 17 includes an arithmetic processing unit having a microprocessor such as a central processing unit (CPU), a storage unit having a memory such as a ROM (read only memory) or a RAM (random access memory) . The arithmetic processing unit of the control unit 17 performs arithmetic processing according to a computer program stored in the storage unit and transmits a control signal for controlling the cutting unit 10 to the cutting unit 10 through the input / Lt; / RTI > Further, the control means 17 is connected to display means (not shown) constituted by a liquid crystal display or the like for displaying the state of the machining operation, an image or the like or an input means used when the operator registers the machining content information or the like . The input means is constituted by at least one of a touch panel provided on the display means, a keyboard, and the like.

패키지 웨이퍼 형성 단계(ST2)는, 도 7에 도시된 바와 같이, 홈(DT)에 몰드 수지(MR)를 충전하고 웨이퍼(W)의 표면(WS)을 몰드 수지(MR)로 피복하여, 패키지 웨이퍼(PW)를 형성하는 단계이다. 실시형태 1에 있어서, 패키지 웨이퍼 형성 단계(ST2)는, 도시하지 않은 수지 피복 장치의 유지 테이블에 웨이퍼(W)의 이면(WR)을 유지하고, 웨이퍼(W)의 표면(WS)에 몰드 수지를 적하하며, 유지 테이블을 연직 방향과 평행한 축심 주위로 회전시킴으로써, 몰드 수지(MR)로 표면(WS) 전체 및 홈(DT)을 덮는다. 실시형태 1에 있어서, 몰드 수지(MR)로서 열경화성 수지를 이용한다. 패키지 웨이퍼 형성 단계(ST2)는, 웨이퍼(W)의 표면(WS) 전체 및 홈(DT)을 덮은 몰드 수지(MR)를 가열하여, 경화시킨다. 또한, 실시형태 1은, 몰드 수지(MR)로 표면(WS) 전체 및 홈(DT)을 덮었을 때에, 범프(BP)가 노출되어 있으나, 본 발명은 경화한 몰드 수지(MR)에 연마 가공을 실시하여, 범프(BP)를 확실하게 노출시키도록 해도 좋다. 또한, 패키지 웨이퍼 형성 단계(ST2)는, 몰드 수지(MR)를 웨이퍼(W)에 적하하는 것 이외에, 형틀에 웨이퍼(W)를 끼우고, 웨이퍼(W)와 형틀의 간극에 몰드 수지(MR)를 충전시킨 후 경화시켜도 좋다.7, the mold resin MR is filled in the grooves DT, the surface WS of the wafer W is covered with the mold resin MR, Thereby forming a wafer PW. In the package wafer forming step ST2 in Embodiment 1, the back surface WR of the wafer W is held on a holding table of a resin coating apparatus (not shown), and a mold resin And the entirety of the surface WS and the grooves DT are covered with the mold resin MR by rotating the holding table around the axis parallel to the vertical direction. In Embodiment 1, a thermosetting resin is used as the mold resin (MR). In the package wafer forming step ST2, the mold resin MR covering the entire surface WS of the wafer W and the grooves DT is heated and cured. In the first embodiment, the bumps BP are exposed when the entire surface WS and the grooves DT are covered with the mold resin MR. However, the present invention is not limited to the case where the hardened mold resin MR is polished So as to reliably expose the bumps BP. In the package wafer forming step ST2, the wafer W is sandwiched between the wafers W, and the mold resin MR (not shown) is inserted into the gap between the wafer W and the mold frame, in addition to dropping the mold resin MR onto the wafer W. [ ) May be charged and then cured.

연삭 단계(ST3)는, 패키지 웨이퍼 형성 단계(ST2) 후이며 외주 가장자리 제거 단계(ST5) 전에 행해지는 단계이다. 연삭 단계(ST3)는, 도 8의 (a)에 도시된 바와 같이, 패키지 웨이퍼(PW)의 몰드 수지(MR)에 의해 피복된 몰드면측에 보호 부재(PP)를 접착 후, 웨이퍼(W)의 이면(WR)측을 연삭하여, 도 8의 (b)에 도시된 바와 같이, 몰드 수지(MR)가 충전된 홈(DT)을 이면(WR)측에 노출시키고, 기판(SB)을 마무리 두께까지 박화하는 단계이다. 연삭 단계(ST3)는, 도 8의 (a)에 도시된 바와 같이, 패키지 웨이퍼(PW)의 몰드 수지(MR)측에 보호 부재(PP)를 접착한 후, 보호 부재(PP)를 연삭 장치(20)의 척 테이블(21)의 유지면(21a)에 흡인 유지하고, 패키지 웨이퍼(PW)의 이면(WR)에 연삭 지석(22)을 접촉시키며, 척 테이블(21) 및 연삭 지석(22)을 축심 주위로 회전시켜, 패키지 웨이퍼(PW)의 이면(WR)에 연삭 가공을 실시한다. 연삭 단계(ST3)는, 도 8의 (b)에 도시된 바와 같이, 패키지 웨이퍼(PW)를 박화한다.The grinding step ST3 is performed after the package wafer forming step ST2 and before the outer peripheral edge removing step ST5. The grinding step ST3 is a step of grinding the wafer W after bonding the protective member PP to the mold surface side covered with the mold resin MR of the package wafer PW as shown in Fig. As shown in Fig. 8B, the groove DT filled with the mold resin MR is exposed on the back surface WR side to finish the substrate SB, This is the step of thinning to thickness. 8A, the grinding step ST3 is a step of bonding the protective member PP to the mold resin MR side of the package wafer PW, The chuck table 21 and the grinding wheel 22 are held by suction on the holding surface 21a of the chuck table 21 of the chuck table 20 so that the grinding wheel 22 is brought into contact with the back surface WR of the package wafer PW, Is rotated around the central axis to grind the back surface WR of the package wafer PW. In the grinding step ST3, the package wafer PW is thinned as shown in Fig. 8 (b).

재접착 단계(ST4)는, 패키지 웨이퍼(PW)의 이면(WR)에 다이싱 테이프(T)를 접착하고, 몰드면으로부터 보호 부재(PP)를 박리하는 단계이다. 재접착 단계(ST4)는, 도 9에 도시된 바와 같이, 외주에 환형 프레임(F)이 접착된 다이싱 테이프(T)에 패키지 웨이퍼(PW)의 이면(WR)을 접착하고, 보호 부재(PP)를 몰드면으로부터 박리한다.The re-adhering step ST4 is a step of adhering the dicing tape T to the back surface WR of the package wafer PW and peeling the protective member PP from the mold surface. 9, the rear surface WR of the package wafer PW is adhered to the dicing tape T to which the annular frame F is bonded on the outer periphery, and the protective member PP) is peeled from the mold surface.

외주 가장자리 제거 단계(ST5)는, 패키지 웨이퍼(PW)의 외주 가장자리를 따라, 몰드 수지(MR)와 웨이퍼(W)의 표면(WS)측을 이면(WR)으로부터의 높이가 제1 높이(T1)와, 제1 높이(T1)보다 낮은 제2 높이(T2)가 되는 위치까지 제거하는 단계이다. 외주 가장자리 제거 단계(ST5)는, 몰드 수지(MR)가 충전된 홈(DT)을, 패키지 웨이퍼(PW)의 외주 가장자리에서 제1 높이(T1)가 되는 제1 노출면(101)과, 제2 높이(T2)가 되는 제2 노출면(102)에서 계단형으로 노출시키는 단계이다. 실시형태 1에 있어서, 외주 가장자리 제거 단계(ST5)는, 패키지 웨이퍼(PW)의 외주 잉여 영역(GR)의 외주 가장자리의 전체 둘레에 걸쳐 몰드 수지(MR) 및 웨이퍼(W)의 표면(WS)을 제거한다. 실시형태 1에 있어서, 외주 가장자리 제거 단계(ST5)는, 홈 형성 단계(ST1)와 마찬가지로, 도 10에 도시된 바와 같이, 절삭 장치(10)의 척 테이블(11)의 유지면(11a)에 패키지 웨이퍼(PW)의 이면(WR)을 흡인 유지하고, 척 테이블(11)을 회전 구동원에 Z축 방향과 평행한 축심 주위로 회전시키면서 절삭 블레이드(13)를 제1 높이(T1)가 되는 위치까지 절입시킨 후, Y축 이동 수단(14)에 절삭 수단(12)을 패키지 웨이퍼(PW)의 외주측으로 이동시키고, 절삭 블레이드(13)를 제2 높이(T2)가 되는 위치까지 절입시킨다. 외주 가장자리 제거 단계(ST5)는, 도 11, 도 12 및 도 13에 도시된 바와 같이, 패키지 웨이퍼(PW)의 외주 잉여 영역(GR)의 외주 가장자리의 전체 둘레의 몰드 수지(MR) 및 웨이퍼(W)의 표면(WS)을 제거하여, 외주 잉여 영역(GR)의 외주 가장자리의 전체 둘레에 제1 노출면(101)과 제2 노출면(102)을 형성한다. 이때, 홈(DT)은, 패키지 웨이퍼(PW)의 두께 방향에 대해 경사져 있는 경우, 제1 노출면(101)에 있어서의 위치와, 제2 노출면(102)에 있어서의 위치가 서로 어긋난다. 한편, 도 9 내지 도 13은 범프(BP)를 생략하고 있다.The peripheral edge removing step ST5 is a step of removing the edge of the mold resin MR and the surface WS of the wafer W from the back surface WR along the outer peripheral edge of the package wafer PW to a first height T1 And a second height T2 lower than the first height T1. The peripheral edge removing step ST5 is a step of removing the grooves DT filled with the mold resin MR from the first exposed surface 101 which becomes the first height T1 at the outer peripheral edge of the package wafer PW, 2 in a step-like manner on a second exposed surface 102 having a height T2. The outer peripheral edge removing step ST5 is a step of removing the outer peripheral edge of the outer peripheral rim of the outer peripheral rim of the outer peripheral rim of the outer peripheral rim of the package wafer PW by using the mold resin MR and the surface WS of the wafer W, . 10, the outer peripheral edge removing step ST5 is similar to the groove forming step ST1 except that the peripheral edge removing step ST5 is performed on the holding surface 11a of the chuck table 11 of the cutting apparatus 10, The back surface WR of the package wafer PW is sucked and held so that the chuck table 11 is rotated about the axial center parallel to the Z axis direction of the chuck table 11 while the cutting blade 13 is moved to the position The cutting means 12 is moved to the outer circumferential side of the package wafer PW and the cutting blade 13 is inserted to the position at which the cutting blade 13 reaches the second height T2. The peripheral edge removing step ST5 is a step of removing the mold resin MR and the wafer W around the entire peripheral edge of the outer peripheral margin GR of the package wafer PW as shown in Figs. 11, 12, W are removed to form a first exposed surface 101 and a second exposed surface 102 all around the outer peripheral edge of the outer peripheral surplus region GR. At this time, when the groove DT is inclined with respect to the thickness direction of the package wafer PW, the position on the first exposed surface 101 and the position on the second exposed surface 102 are offset from each other. 9 to 13, the bumps BP are omitted.

얼라인먼트 단계(ST6)는, 홈(DT)을 따라 형성된 패키지 웨이퍼(PW)의 도 20에 도시된 분할홈(DD)의 위치를, 외주 잉여 영역(GR)의 외주 가장자리의 제1 노출면(101)과 제2 노출면(102)에서 계단형으로 노출된 홈(DT)에 기초하여 산출하는 단계이다. 얼라인먼트 단계(ST6)는, 몰드 수지(MR)가 충전된 홈(DT)을 노출시켜 패키지 웨이퍼(PW)를 레이저 가공 장치(30)의 척 테이블(31)의 유지면(31a)으로 흡인 유지한다.The alignment step ST6 is a step for aligning the position of the dividing groove DD shown in Fig. 20 of the package wafer PW formed along the groove DT with the first exposed surface 101 And the groove DT exposed stepwise on the second exposed surface 102. In this step, The alignment step ST6 exposes the grooves DT filled with the mold resin MR and sucks the package wafer PW to the holding surface 31a of the chuck table 31 of the laser processing apparatus 30 .

레이저 가공 장치(30)는, 척 테이블(31)을 인덱싱 이송 방향인 수평 방향과 평행한 Y축 방향으로 Y축 이동 수단(33)에 의해 이동시켜, 복수의 분할 예정 라인(L) 중 하나의 분할 예정 라인(L)에 레이저 광선 조사 수단(34)을 대향시킨다. 또한, 레이저 가공 장치(30)는, 척 테이블(31)을 연직 방향과 평행한 Z축 주위로 회전 구동원(35)에 의해 회전시켜, 레이저 광선 조사 수단(34)과 대향한 분할 예정 라인(L)을 가공 이송 방향인 수평 방향과 평행하고 또한 Y축 방향과 직교하는 X축 방향과 평행하게 한다. 레이저 가공 장치(30)는, 레이저 광선 조사 수단(34)으로부터 레이저 광선(LR)을 조사하면서 X축 이동 수단(36)에 척 테이블(31)을 X축 방향으로 이동시키고, 레이저 광선 조사 수단(34)과 대향한 분할 예정 라인(L)에 레이저 광선(LR)을 조사하여, 어블레이션 가공을 실시한다.The laser machining apparatus 30 moves the chuck table 31 by the Y-axis moving means 33 in the Y-axis direction parallel to the horizontal direction which is the indexing feed direction, so that one of the plurality of lines to be divided L The laser beam irradiating means 34 is opposed to the line L to be divided. The laser machining apparatus 30 rotates the chuck table 31 around the Z axis which is parallel to the vertical direction by the rotation driving source 35 to rotate the chuck table 31 along the planned dividing line L Is parallel to the horizontal direction which is the processing transfer direction and also to the X-axis direction orthogonal to the Y-axis direction. The laser machining apparatus 30 moves the chuck table 31 to the X-axis moving means 36 in the X-axis direction while irradiating the laser beam LR from the laser beam irradiating means 34, The laser beam LR is irradiated to the line L to be divided which faces the laser beam LB and the laser beam LB is subjected to ablation processing.

또한, 레이저 가공 장치(30)는, 얼라인먼트하기 위해서 패키지 웨이퍼(PW)를 촬상하는 촬상 수단(37)과, X축 이동 수단(36), Y축 이동 수단(33), 회전 구동원(35) 및 레이저 광선 조사 수단(34)을 제어하는 제어 수단(32)을 구비한다. 제어 수단(32)은, 패키지 웨이퍼(PW)에 대한 가공 동작을 레이저 가공 장치(30)에 실시시키는 컴퓨터이다.The laser machining apparatus 30 further includes an image pickup means 37 for picking up the package wafer PW for aligning and an X-axis moving means 36, a Y-axis moving means 33, a rotation drive source 35, And control means (32) for controlling the laser beam irradiation means (34). The control means 32 is a computer for causing the laser machining apparatus 30 to perform a machining operation on the package wafer PW.

제어 수단(32)은, CPU(central processing unit)와 같은 마이크로 프로세서를 갖는 연산 처리 장치와, ROM(read only memory) 또는 RAM(random access memory)과 같은 메모리를 갖는 기억 장치와, 입출력 인터페이스 장치를 갖는다. 제어 수단(32)의 연산 처리 장치는, 기억 장치에 기억되어 있는 컴퓨터 프로그램에 따라 연산 처리를 실시하고, 레이저 가공 장치(30)를 제어하기 위한 제어 신호를, 입출력 인터페이스 장치를 통해 레이저 가공 장치(30)의 전술한 구성 요소에 출력한다. 또한, 제어 수단(32)은, 가공 동작의 상태나 화상 등을 표시하는 액정 표시 장치 등에 의해 구성되는 도시하지 않은 표시 수단이나, 오퍼레이터가 가공 내용 정보 등을 등록할 때에 이용하는 입력 수단과 접속되어 있다. 입력 수단은, 표시 수단에 설치된 터치 패널과, 키보드 등 중 적어도 하나에 의해 구성된다.The control means 32 includes an arithmetic processing unit having a microprocessor such as a central processing unit (CPU), a storage unit having a memory such as a ROM (read only memory) or a RAM (random access memory) . The arithmetic processing unit of the control unit 32 performs arithmetic processing according to the computer program stored in the storage unit and outputs a control signal for controlling the laser processing unit 30 to the laser processing apparatus 30 to the above-mentioned components. The control means 32 is connected to display means (not shown) constituted by a liquid crystal display or the like for displaying the state of the machining operation, an image or the like or an input means used when the operator registers the machining content information or the like . The input means is constituted by at least one of a touch panel provided on the display means, a keyboard, and the like.

얼라인먼트 단계(ST6)는, 도 15 및 도 16에 도시된 바와 같이, 척 테이블(31)을 회전 구동원(35)에 축심 주위로 회전시켜, 외주 잉여 영역(GR)의 외주 가장자리의 제1 노출면(101)과 제2 노출면(102)에서 노출된 홈(DT)의 연장 방향인 길이 방향을 도 20에 도시된 분할홈(DD)을 형성할 때에 척 테이블(31)을 가공 이송하는 가공 이송 방향인 X축 방향과 평행하게 한다. 얼라인먼트 단계(ST6)에서는, 제어 수단(32)이, 촬상 수단(37)이 촬상한 분할 예정 라인(L)에 형성된 홈(DT)의 화상에 기초하여, 회전 구동원(35)에 축심 주위로 척 테이블(31)을 회전시켜, 도 16에 도시된 바와 같이, 서로 직교하는 분할 예정 라인(L) 중 한쪽의 분할 예정 라인(L)에 형성된 홈(DT)을 X축 방향과 평행하게 한다.As shown in Figs. 15 and 16, the alignment step ST6 is performed by rotating the chuck table 31 about the axis of the rotation driving source 35 so that the first exposed surface of the outer peripheral edge of the outer peripheral surplus region GR The longitudinal direction which is the extending direction of the grooves DT exposed from the first exposed surface 101 and the second exposed surface 102 is a machined feed for feeding and processing the chuck table 31 when forming the dividing grooves DD shown in Fig. Parallel to the X-axis direction. In the alignment step ST6, the control means 32 causes the rotation drive source 35 to rotate the chucks 35 around the central axis, based on the image of the groove DT formed in the line L to be divided which is picked up by the image pickup means 37. [ The table 31 is rotated so that the grooves DT formed in one of the lines L to be divided which are perpendicular to each other to be divided L are made parallel to the X axis direction as shown in Fig.

얼라인먼트 단계(ST6)는, 외주 잉여 영역(GR)의 외주 가장자리의 제1 노출면(101)과 제2 노출면(102)에서 노출된 복수의 홈(DT)의 양단(a, b)을 촬상 수단(37)으로 촬상하고, 촬상 수단(37)이 촬상한 도 17 및 도 18에 도시된 촬상 화상(G1, G2)으로부터 척 테이블(31)의 유지면(31a)에 있어서의 홈(DT)의 양단(a, b) 또는 한쪽의, 제1 노출면(101)과 제2 노출면(102)에 있어서의 위치를 산출하여 등록한다. 실시형태 1에 있어서, 얼라인먼트 단계(ST6)는, 제1 노출면(101)에서 노출된 홈(DT)의 폭 방향의 양 가장자리(A1, B1, A2, B2)의 Y 방향의 위치와, 제2 노출면(102)에서 노출된 홈(DT)의 폭 방향의 양 가장자리(a1, b1, a2, b2)의 Y 방향의 위치를 산출하여, 기억 장치에 기억 즉 등록한다.The alignment step ST6 is a step of imaging the both ends a and b of the plurality of grooves DT exposed at the first exposed surface 101 and the second exposed surface 102 of the outer peripheral edge of the outer peripheral surplus region GR And the groove DT on the holding surface 31a of the chuck table 31 from the picked up images G1 and G2 shown in Figs. 17 and 18 picked up by the image pickup means 37, The positions of the first and second exposed surfaces 101 and 102 are calculated and registered. In the first embodiment, the alignment step ST6 is a step of aligning the positions in the Y direction of the edges A1, B1, A2, and B2 in the width direction of the groove DT exposed on the first exposed surface 101, B2, a2, and b2 in the width direction of the groove DT exposed from the exposed surface 102 are calculated and stored in the storage device.

얼라인먼트 단계(ST6)는, 촬상 수단(37)이 촬상한 화상으로부터 패키지 웨이퍼(PW)의 위치를 산출한다. 예컨대 패키지 웨이퍼(PW)의 외주 가장자리의 3점의 좌표를 검출하고, 패키지 웨이퍼(PW)의 중심의 좌표를 산출하며, 미리 등록한 패키지 웨이퍼(PW)의 직경으로부터 패키지 웨이퍼(PW)의 유지면(31a)에서의 위치를 산출한다. 검출한 패키지 웨이퍼(PW)의 위치 정보에 기초하여, 도 15에 도시된 바와 같이, X축 이동 수단(36)과 Y축 이동 수단(33)에 의해 패키지 웨이퍼(PW)의 외주 가장자리를 따라 척 테이블(31)과 촬상 수단(37)을 상대적으로 이동시켜, 둘레 방향으로 홈(DT)을 순차 촬상하고, 모든 홈(DT)의 양단(a, b)을 촬상하며, 홈(DT)의 제1 노출면(101)과 제2 노출면(102)에 있어서의 위치를 산출하여 등록한다. 한편, 실시형태 1은, 얼라인먼트 단계(ST6)는, 모든 홈(DT)의 양단(a, b)의 제1 노출면(101)과 제2 노출면(102)에 있어서의 위치를 등록하지만, 본 발명은 미리 정해진 소정 개수 간격의 홈(DT)의 양단(a, b)의 제1 노출면(101)과 제2 노출면(102)에 있어서의 위치를 등록해도 좋다.The alignment step ST6 calculates the position of the package wafer PW from the image picked up by the image pickup means 37. [ The coordinates of three points on the outer circumferential edge of the package wafer PW are detected and the coordinates of the center of the package wafer PW are calculated to calculate the coordinates of the center of the package wafer PW from the diameter of the pre- 31a. The X-axis moving means 36 and the Y-axis moving means 33 move the outer circumferential edge of the package wafer PW along the outer peripheral edge of the package wafer PW, as shown in Fig. 15, The table 31 and the image pickup means 37 are relatively moved so that the grooves DT are sequentially picked up in the circumferential direction to pick up both ends a and b of all the grooves DT, 1 position on the exposed surface 101 and the second exposed surface 102 are calculated and registered. On the other hand, in the first embodiment, the alignment step ST6 registers the positions of the both ends a and b of all the grooves DT on the first exposed surface 101 and the second exposed surface 102, The present invention may register positions on the first exposed surface 101 and the second exposed surface 102 of both ends a and b of a predetermined number of intervals of grooves DT.

얼라인먼트 단계(ST6)에서는, 제어 수단(32)이 도 17의 촬상 화상(G1)으로부터 홈(DT)을 추출하고, 홈(DT)의 길이 방향의 일단(a)의 폭 방향의 양 가장자리(A1, B1)의 Y 방향의 위치(YA1, YB1)를, 도 19에 도시된 바와 같이, 홈(DT)과 대응시켜 등록한다. 얼라인먼트 단계(ST6)에서는, 제어 수단(32)이, 홈(DT)의 길이 방향의 일단(a)의 폭 방향의 양 가장자리(a1, b1)의 Y 방향의 위치(Ya1, Yb1)를, 도 19에 도시된 바와 같이, 홈(DT)과 대응시켜 등록한다.In the alignment step ST6, the control means 32 extracts the groove DT from the picked-up image G1 shown in Fig. 17 and obtains the edge DT in the transverse direction at one end a in the longitudinal direction of the groove DT , B1 in the Y direction (YA1, YB1) are registered in association with the grooves DT as shown in Fig. In the aligning step ST6, the control means 32 sets the position Ya1, Yb1 in the Y direction of both edges a1, b1 in the width direction of one end a in the longitudinal direction of the groove DT, 19, registration is made in correspondence with the groove DT.

얼라인먼트 단계(ST6)에서는, 제어 수단(32)이 가장자리(A1, a1)의 Y 방향의 위치(YA1, Ya1)가 서로 어긋나 있는 경우, 또는, 가장자리(B1, b1)의 Y 방향의 위치(YB1, Yb1)가 서로 어긋나 있는 경우, 이들의 어긋남과, 제1 노출면(101)과 제2 노출면(102)의 패키지 웨이퍼(PW)의 두께 방향의 거리(TD)에 기초하여, 홈(DT)의 패키지 웨이퍼(PW)의 두께 방향과의 이루는 각도(θ1)를 산출하고, 도 19에 도시된 바와 같이, 홈(DT)과 대응시켜 등록한다.In the alignment step ST6, when the control means 32 determines that the positions YA1 and Ya1 of the edges A1 and a1 in the Y direction are different from each other or the position YB1 of the edges B1 and b1 in the Y direction And Yb1 are displaced from each other and based on the shift and the distance TD in the thickness direction of the package wafer PW between the first exposed surface 101 and the second exposed surface 102, Of the package wafer PW in the thickness direction of the package wafer PW is calculated and registered in association with the groove DT as shown in Fig.

얼라인먼트 단계(ST6)에서는, 제어 수단(32)이 도 18의 촬상 화상(G2)으로부터 홈(DT)을 추출하고, 홈(DT)의 길이 방향의 타단(b)의 폭 방향의 양 가장자리(A2, B2)의 Y 방향의 위치(YA2, YB2)를, 도 19에 도시된 바와 같이, 홈(DT)과 대응시켜 등록한다. 얼라인먼트 단계(ST6)에서는, 제어 수단(32)이, 홈(DT)의 길이 방향의 타단(b)의 폭 방향의 양 가장자리(a2, b2)의 Y 방향의 위치(Ya2, Yb2)를, 도 19에 도시된 바와 같이, 홈(DT)과 대응시켜 등록한다.In the alignment step ST6, the control means 32 extracts the groove DT from the picked-up image G2 in Fig. 18 and obtains the edge DT in the width direction of the other end A2 (YA2, YB2) in the Y direction are registered in association with the grooves DT as shown in Fig. In the alignment step ST6, the control means 32 sets the position Ya2, Yb2 in the Y direction of both edges a2, b2 in the width direction of the other end b in the longitudinal direction of the groove DT, 19, registration is made in correspondence with the groove DT.

얼라인먼트 단계(ST6)에서는, 제어 수단(32)이 가장자리(A2, a2)의 Y 방향의 위치(YA2, Ya2)가 서로 어긋나 있는 경우, 또는, 가장자리(B2, b2)의 Y 방향의 위치(YB2, Yb2)가 서로 어긋나 있는 경우, 이들의 어긋남과 거리(TD)에 기초하여, 홈(DT)의 패키지 웨이퍼(PW)의 두께 방향과의 이루는 각도(θ2)를 산출하고, 도 19에 도시된 바와 같이, 홈(DT)과 대응시켜 등록한다.In the alignment step ST6, when the control means 32 determines that the positions YA2 and Ya2 of the edges A2 and a2 in the Y direction are different from each other or the position Y2B2 of the edges B2 and b2 in the Y direction 2 and the thickness direction of the package wafer PW of the grooves DT are calculated on the basis of the deviation and the distance TD to calculate the angle? The registration is made in correspondence with the groove DT.

얼라인먼트 단계(ST6)에서는, 제어 수단(32)이 가장자리(A1, B1, a1, b1, A2, B2, a2, b2)의 위치(YA1, YB1, Ya1, Yb1, YA2, YB2, Ya2, Yb2) 및 각도(θ1, θ2)를 이용하여, 분할홈(DD)의 Y 방향의 위치(DDP)를 산출하고, 도 19에 도시된 바와 같이, 홈(DT)과 대응시켜 등록한다. 실시형태 1에 있어서, 얼라인먼트 단계(ST6)에서는, 제어 수단(32)이 패키지 웨이퍼(PW)의 두께 방향의 중앙에 있어서의 홈(DT)의 폭 방향의 중앙의 위치를 산출하고, 이 위치를 분할홈(DD)의 Y 방향의 위치(DDP)라고 등록한다.Ya1, Ya1, Yb1, YA2, YB2, Ya2, Yb2) of the edges A1, B1, a1, b1, A2, B2, a2, b2 in the alignment step ST6, The position DDP of the dividing groove DD in the Y direction is calculated by using the angles? 1 and? 2 and registered in correspondence with the groove DT as shown in FIG. In the alignment step ST6 in Embodiment 1, the control means 32 calculates the position of the center in the width direction of the groove DT at the center in the thickness direction of the package wafer PW, And is registered as the position DDP in the Y direction of the division groove DD.

분할 단계(ST7)는, 얼라인먼트 단계(ST6)에서 산출한 분할홈(DD)의 위치(DDP)에 기초하여, 분할홈(DD)을 홈(DT)을 따라 형성하는 단계이다. 분할홈(DD)은, 홈(DT)에 충전된 몰드 수지(MR)를 분할하여, 패키지 웨이퍼(PW)를 패키지 디바이스 칩(PD)으로 분할하는 것이다. 실시형태 1에 있어서, 분할홈(DD)의 폭은, 15 ㎛ 이상이고 또한 30 ㎛ 이하이다.The dividing step ST7 is a step of forming the dividing grooves DD along the grooves DT based on the position DDP of the dividing grooves DD calculated in the alignment step ST6. The dividing groove DD divides the mold resin MR filled in the groove DT and divides the package wafer PW into the package device chips PD. In Embodiment 1, the width of the dividing groove DD is 15 占 퐉 or more and 30 占 퐉 or less.

분할 단계(ST7)에서는, 제어 수단(32)이 산출한 분할홈(DD)의 위치(DDP)에 기초하여, X축 이동 수단(36)과 Y축 이동 수단(33)을 제어하여, 레이저 광선(LR)을 각 홈(DT)에 충전된 몰드 수지(MR)에 조사시켜, 도 20에 도시된 바와 같이, 분할홈(DD)을 형성한다. 분할 단계(ST7)는, 레이저 광선(LR)에 의해, 홈(DT) 내의 몰드 수지(MR)를 이분하도록, 분할홈(DD)을 형성한다. 이와 같이, 실시형태 1에 따른 제조 방법은, 얼라인먼트 단계(ST6)에서 산출한 분할홈(DD)의 위치(DDP)에 기초하여, 분할홈(DD)을 홈(DT)을 따라 형성함으로써, 제1 높이(T1)의 제1 노출면(101)에서 노출된 홈(DT)의 위치와, 제2 높이(T2)의 제2 노출면(102)에서 노출된 홈(DT)의 위치가 어긋나 있는 경우, 홈(DT)의 위치의 어긋남에 대응하여 분할홈(DD)을 형성하는 위치를 설정하게 된다. 실시형태 1에 따른 제조 방법은, 제어 수단(32)이 산출한 분할홈(DD)의 위치(DDP)에 기초하여, X축 이동 수단(36)과 Y축 이동 수단(33)을 제어하여, 레이저 광선(LR)을 각 홈(DT)에 충전된 몰드 수지(MR)에 조사시키기 때문에, 홈(DT)이 깊이 방향인 웨이퍼(W)의 두께 방향에서 비스듬히 형성되어 있어도, 분할홈(DD)이 홈(DT) 내의 몰드 수지(MR)를 이분하도록, 분할홈(DD)을 형성한다.In the dividing step ST7, the control unit 32 controls the X-axis moving unit 36 and the Y-axis moving unit 33 based on the calculated position DDP of the dividing groove DD, (LR) is irradiated to the mold resin (MR) filled in each groove (DT) to form a dividing groove (DD) as shown in Fig. In the dividing step ST7, the dividing groove DD is formed by the laser beam LR so as to divide the mold resin MR in the groove DT into half. Thus, in the manufacturing method according to the first embodiment, the dividing grooves DD are formed along the grooves DT based on the position DDP of the dividing grooves DD calculated in the alignment step ST6, The position of the groove DT exposed at the first exposed surface 101 of the first height T1 and the position of the groove DT exposed at the second exposed surface 102 of the second height T2 are shifted from each other , The position at which the division groove DD is formed is set corresponding to the displacement of the position of the groove DT. The manufacturing method according to Embodiment 1 controls the X axis moving means 36 and the Y axis moving means 33 based on the position DDP of the dividing groove DD calculated by the control means 32, Even if the grooves DT are formed obliquely in the thickness direction of the wafer W in the depthwise direction because the laser beam LR is irradiated to the mold resin MR filled in the grooves DT, The dividing grooves DD are formed so as to divide the mold resin MR in the grooves DT into half.

또한, 실시형태 1에 있어서, 분할 단계(ST7)에서는, 제어 수단(32)이 산출한 분할홈(DD)의 위치(DDP)에 기초하여 모든 홈(DT)에 분할홈(DD)을 형성하지만, 본 발명은 각도(θ1, θ2) 중 적어도 한쪽이, 미리 정해진 소정값을 초과하는 홈(DT)에는 분할홈(DD)을 형성하지 않아도 좋다. 이 경우, 소정값은, 분할홈(DD)의 내면, 즉 패키지 디바이스 칩(PD)의 측면의 적어도 일부의 몰드 수지(MR)가 제거되는 값인 것이 바람직하다.In the dividing step ST7 in Embodiment 1, the dividing grooves DD are formed in all the grooves DT based on the position DDP of the dividing grooves DD calculated by the control means 32 , The present invention is not required to form the dividing grooves DD in the grooves DT in which at least one of the angles? 1 and? 2 exceeds a predetermined predetermined value. In this case, the predetermined value is preferably a value at which mold resin MR of at least part of the inner surface of the dividing groove DD, that is, the side surface of the package device chip PD, is removed.

실시형태 1에 있어서, 얼라인먼트 단계(ST6) 및 분할 단계(ST7)에 있어서, 레이저 가공 장치(30)를 이용하였으나, 본 발명에서는, 도 5에 도시된 절삭 장치(10)를 이용해도 좋다. 요컨대, 본 발명에서는, 분할 단계(ST7)에서는, 절삭 블레이드(13)에 의해 홈(DT) 내에 충전된 몰드 수지(MR)를 제거하여, 분할홈(DD)을 형성해도 좋다. 또한, 실시형태 1은, 홈 형성 단계(ST1)에 있어서, 절삭 블레이드(13)에 의해 홈(DT)을 형성하였으나, 본 발명은 홈 형성 단계(ST1)에 있어서, 절삭 블레이드(13)에 의한 절삭 이외에, 레이저 어블레이션에 의한 가공에 의해 홈(DT)을 형성해도 좋다.Although the laser processing apparatus 30 is used in the alignment step ST6 and the division step ST7 in the first embodiment, the cutting apparatus 10 shown in Fig. 5 may be used in the present invention. In short, in the present invention, in the dividing step ST7, the mold resin MR filled in the grooves DT by the cutting blade 13 may be removed to form the dividing grooves DD. Although the grooves DT are formed by the cutting blades 13 in the groove forming step ST1 in the first embodiment, the present invention is not limited to the grooves formed by the cutting blades 13 in the groove forming step ST1 In addition to the cutting, the groove DT may be formed by laser ablation.

실시형태 1에 따른 제조 방법은, 웨이퍼(W)의 이면(WR)으로부터의 높이가 제1 높이(T1)가 되는 제1 노출면(101)과, 제2 높이(T2)가 되는 제2 노출면(102)에서 홈(DT)을 노출시켜, 분할홈(DD)의 위치를 산출하기 때문에, 몰드 수지(MR)가 충전된 홈(DT)이 웨이퍼(W)의 두께 방향에 대해 비스듬히 형성되어 있었다고 해도, 분할홈(DD)에 의해 홈(DT) 내에 충전된 몰드 수지(MR)를 이분할 수 있어, 패키지 디바이스 칩(PD)의 기판(SB)의 측면(SD)에 몰드 수지(MR)를 잔존시킬 수 있다고 하는 효과를 나타낸다.The manufacturing method according to Embodiment 1 is a manufacturing method according to Embodiment 1 in which the first exposed surface 101 whose height from the back surface WR of the wafer W is the first height T1 and the second exposed surface 101 having the second height T2 The grooves DT filled with the mold resin MR are formed obliquely with respect to the thickness direction of the wafer W because the grooves DT are exposed on the surface 102 to calculate the positions of the dividing grooves DD The mold resin MR filled in the grooves DT by the dividing grooves DD can be divided so that the mold resin MR is formed on the side surface SD of the substrate SB of the package device chip PD, Can remain.

한편, 본 발명은 상기 실시형태에 한정되는 것이 아니다. 즉, 본 발명의 골자를 일탈하지 않는 범위에서 여러 가지로 변형하여 실시할 수 있다.On the other hand, the present invention is not limited to the above embodiment. In other words, various modifications can be made without departing from the scope of the present invention.

13: 절삭 블레이드 101: 제1 노출면(노출면)
102: 제2 노출면(노출면) PW: 패키지 웨이퍼
W: 웨이퍼 WS: 표면
WR: 이면 L: 분할 예정 라인
LR: 레이저 광선 D: 디바이스
DT: 홈 DD: 분할홈
MR: 몰드 수지 PP: 보호 부재
PD: 패키지 디바이스 칩 T1: 제1 높이
T2: 제2 높이 ST1: 홈 형성 단계
ST2: 패키지 웨이퍼 형성 단계 ST3: 연삭 단계
ST5: 외주 가장자리 제거 단계 ST6: 얼라인먼트 단계
ST7: 분할 단계13: cutting blade 101: first exposed surface (exposed surface)
102: second exposed surface (exposed surface) PW: package wafer
W: wafer WS: surface
WR: If L: Line to be divided
LR: laser beam D: device
DT: Home DD: Split home
MR: Mold resin PP: Protective member
PD: Package device chip T1: First height
T2: second height ST1: groove forming step
ST2: package wafer forming step ST3: grinding step
ST5: outer edge removal step ST6: alignment step
ST7: Split step

Claims (3)

패키지 디바이스 칩의 제조 방법으로서,
교차하는 복수의 분할 예정 라인으로 구획된 복수의 영역에 디바이스가 형성된 표면을 구비하는 웨이퍼의 표면에, 상기 분할 예정 라인을 따른 홈을 형성하는 홈 형성 단계와,
상기 홈에 몰드 수지를 충전하고 웨이퍼의 표면을 상기 몰드 수지로 피복하여, 패키지 웨이퍼를 형성하는 패키지 웨이퍼 형성 단계와,
상기 패키지 웨이퍼의 외주 가장자리를 따라 상기 몰드 수지를 제1 높이와 상기 제1 높이보다 낮은 제2 높이로 제거하여, 상기 몰드 수지가 충전된 상기 홈을 외주 가장자리에서 계단형으로 노출시키는 외주 가장자리 제거 단계와,
상기 홈을 따라 형성된 상기 패키지 웨이퍼의 분할홈의 위치를, 계단형의 노출면에서 노출된 상기 홈에 기초하여 산출하는 얼라인먼트 단계와,
상기 얼라인먼트 단계에서 산출한 위치에 기초하여 상기 분할홈을 상기 홈을 따라 형성하는 분할 단계를 포함하고,
상기 제1 높이에서 노출된 상기 홈의 위치와 상기 제2 높이에서 노출된 상기 홈의 위치가 어긋나 있는 경우, 어긋남에 대응하여 상기 분할홈을 형성하는 위치를 설정하는 것을 특징으로 하는 패키지 디바이스 칩의 제조 방법.A method for manufacturing a package device chip,
A groove forming step of forming a groove along the planned dividing line on a surface of a wafer having a surface on which a device is formed in a plurality of regions partitioned by a plurality of lines to be divided intersecting;
A package wafer forming step of filling the groove with a mold resin and covering the surface of the wafer with the mold resin to form a package wafer;
Removing the mold resin to a first height and a second height lower than the first height along the outer circumferential edge of the package wafer to expose the grooves filled with the mold resin in a stepped manner at the outer circumferential edge, Wow,
An alignment step of calculating a position of the dividing groove of the package wafer formed along the groove based on the groove exposed in the stepwise exposed surface;
And a dividing step of forming the dividing groove along the groove based on the position calculated in the aligning step,
Wherein when the position of the groove exposed at the first height is deviated from the position of the groove exposed at the second height, a position for forming the dividing groove is set corresponding to the displacement. Gt; 제1항에 있어서, 상기 패키지 웨이퍼 형성 단계 후이며, 상기 외주 가장자리 제거 단계 전에, 상기 패키지 웨이퍼의 몰드면측에 보호 부재를 접착 후, 상기 웨이퍼의 이면측을 연삭해서 박화(薄化)하여, 상기 몰드 수지가 충전된 상기 홈을 노출시키는 연삭 단계를 포함하는 것을 특징으로 하는 패키지 디바이스 칩의 제조 방법.The method according to claim 1, further comprising: after the step of forming a package wafer, before the step of removing the peripheral edge, a protective member is adhered to the mold surface side of the package wafer and the back side of the wafer is ground to thin And a grinding step of exposing the groove filled with the mold resin. 제1항 또는 제2항에 있어서, 상기 분할 단계에서는, 레이저 광선 또는 절삭 블레이드에 의해 상기 몰드 수지가 제거되는 것을 특징으로 하는 패키지 디바이스 칩의 제조 방법.The method of manufacturing a package device chip according to claim 1 or 2, wherein in the dividing step, the mold resin is removed by a laser beam or a cutting blade.
KR1020170111659A 2016-09-05 2017-09-01 Manufacturing method of package device chip KR102223697B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016172886A JP6719341B2 (en) 2016-09-05 2016-09-05 Package device chip manufacturing method
JPJP-P-2016-172886 2016-09-05

Publications (2)

Publication Number Publication Date
KR20180027356A true KR20180027356A (en) 2018-03-14
KR102223697B1 KR102223697B1 (en) 2021-03-04

Family

ID=61531634

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170111659A KR102223697B1 (en) 2016-09-05 2017-09-01 Manufacturing method of package device chip

Country Status (4)

Country Link
JP (1) JP6719341B2 (en)
KR (1) KR102223697B1 (en)
CN (1) CN107799468B (en)
TW (1) TWI713100B (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210145780A (en) * 2019-04-05 2021-12-02 도쿄엘렉트론가부시키가이샤 Substrate processing system and substrate processing method

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001053033A (en) * 1999-08-12 2001-02-23 Texas Instr Japan Ltd Dicing method of semiconductor device
JP2002100709A (en) 2000-09-21 2002-04-05 Hitachi Ltd Semiconductor device and manufacturing method thereof
JP2013074021A (en) * 2011-09-27 2013-04-22 Disco Abrasive Syst Ltd Alignment method
US20130149841A1 (en) * 2011-12-08 2013-06-13 International Business Machines Corporation Wafer dicing employing edge region underfill removal
JP2014053358A (en) * 2012-09-05 2014-03-20 Disco Abrasive Syst Ltd Wafer processing method
JP2015018967A (en) * 2013-07-11 2015-01-29 富士通セミコンダクター株式会社 Semiconductor device manufacturing method and wafer with support substrate
JP2015159136A (en) * 2014-02-21 2015-09-03 株式会社ディスコ Csp wafer processing method
JP2016015438A (en) * 2014-07-03 2016-01-28 株式会社ディスコ Alignment method
JP5926632B2 (en) * 2012-06-28 2016-05-25 株式会社ディスコ Semiconductor chip resin sealing method

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009224659A (en) * 2008-03-18 2009-10-01 Disco Abrasive Syst Ltd Method of dividing work
JP6339828B2 (en) * 2014-03-13 2018-06-06 株式会社ディスコ Wafer processing method

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001053033A (en) * 1999-08-12 2001-02-23 Texas Instr Japan Ltd Dicing method of semiconductor device
JP2002100709A (en) 2000-09-21 2002-04-05 Hitachi Ltd Semiconductor device and manufacturing method thereof
JP2013074021A (en) * 2011-09-27 2013-04-22 Disco Abrasive Syst Ltd Alignment method
US20130149841A1 (en) * 2011-12-08 2013-06-13 International Business Machines Corporation Wafer dicing employing edge region underfill removal
JP5926632B2 (en) * 2012-06-28 2016-05-25 株式会社ディスコ Semiconductor chip resin sealing method
JP2014053358A (en) * 2012-09-05 2014-03-20 Disco Abrasive Syst Ltd Wafer processing method
JP2015018967A (en) * 2013-07-11 2015-01-29 富士通セミコンダクター株式会社 Semiconductor device manufacturing method and wafer with support substrate
JP2015159136A (en) * 2014-02-21 2015-09-03 株式会社ディスコ Csp wafer processing method
JP2016015438A (en) * 2014-07-03 2016-01-28 株式会社ディスコ Alignment method

Also Published As

Publication number Publication date
TW201820433A (en) 2018-06-01
JP6719341B2 (en) 2020-07-08
CN107799468A (en) 2018-03-13
TWI713100B (en) 2020-12-11
CN107799468B (en) 2022-12-06
JP2018041764A (en) 2018-03-15
KR102223697B1 (en) 2021-03-04

Similar Documents

Publication Publication Date Title
KR102505700B1 (en) Method of machining wafer
JP5755043B2 (en) Processing method of semiconductor wafer
JP2009021462A (en) Method for processing wafer
US9953871B2 (en) Wafer processing method
KR102310754B1 (en) Method of machining package wafer
KR20170030035A (en) Wafer machining method
JP6298723B2 (en) Bonded wafer forming method
KR20190028322A (en) Method for processing wafer
US10431496B2 (en) Device chip package manufacturing method
JP2015041687A (en) Wafer processing method
KR20180027356A (en) Manufacturing method of package device chip
JP5995616B2 (en) Wafer processing method
JP2018152380A (en) Method for manufacturing package device chip
JP2018107330A (en) Manufacturing method and processing device of package device chip
JP6767814B2 (en) Manufacturing method of packaged device chip
JP6084114B2 (en) Processing method of package substrate
JP2014053348A (en) Wafer processing method
JP2014053354A (en) Wafer processing method
JP6013831B2 (en) Wafer processing method
JP2014053349A (en) Wafer processing method

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant