JP2014053353A - Wafer processing method - Google Patents
Wafer processing method Download PDFInfo
- Publication number
- JP2014053353A JP2014053353A JP2012194885A JP2012194885A JP2014053353A JP 2014053353 A JP2014053353 A JP 2014053353A JP 2012194885 A JP2012194885 A JP 2012194885A JP 2012194885 A JP2012194885 A JP 2012194885A JP 2014053353 A JP2014053353 A JP 2014053353A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- back surface
- electrode
- grinding
- embedded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003672 processing method Methods 0.000 title claims abstract description 12
- 239000011347 resin Substances 0.000 claims abstract description 29
- 229920005989 resin Polymers 0.000 claims abstract description 29
- 230000002093 peripheral effect Effects 0.000 claims abstract description 10
- 239000007888 film coating Substances 0.000 claims description 8
- 238000009501 film coating Methods 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 7
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 235000012431 wafers Nutrition 0.000 description 97
- 239000004065 semiconductor Substances 0.000 description 32
- 238000000034 method Methods 0.000 description 30
- 239000010949 copper Substances 0.000 description 15
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 14
- 229910052802 copper Inorganic materials 0.000 description 14
- 238000005498 polishing Methods 0.000 description 11
- 238000001514 detection method Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 239000007788 liquid Substances 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000007730 finishing process Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000002002 slurry Substances 0.000 description 3
- 239000002699 waste material Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000006061 abrasive grain Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000003792 electrolyte Substances 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 239000004745 nonwoven fabric Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Images
Abstract
Description
本発明は、半導体ウエーハ等のウエーハの加工方法に関する。 The present invention relates to a method for processing a wafer such as a semiconductor wafer.
近年、半導体デバイスの高集積化、高密化、小型化、薄型化を達成するために、MCP(マルチ・チップ・パッケージ)やSIP(システム・イン・パッケージ)といった複数の半導体チップを積層した積層型半導体パッケージが提案されている。 In recent years, in order to achieve high integration, high density, miniaturization, and thinning of semiconductor devices, a stacked type in which a plurality of semiconductor chips such as MCP (multi-chip package) and SIP (system in package) are stacked. Semiconductor packages have been proposed.
このような積層型半導体パッケージは、インターポーザと呼ばれるパッケージ基板上に複数の半導体チップを積層することで形成される。一般的には、インターポーザと半導体チップの電極同士、或いは複数積層した半導体チップの電極同士を、金線ワイヤで電気的に結線した後、半導体チップをインターポーザに樹脂でモールド封止することで積層型半導体パッケージが製造される。 Such a stacked semiconductor package is formed by stacking a plurality of semiconductor chips on a package substrate called an interposer. In general, the interposer and the semiconductor chip electrodes, or the electrodes of the stacked semiconductor chips are electrically connected with a gold wire, and then the semiconductor chip is molded and sealed with resin to the interposer. A semiconductor package is manufactured.
ところがこの方法では、半導体チップの電極にボンディングされた金線ワイヤは、半導体チップの外周余剰領域に張り出す形となるために、パッケージサイズは半導体チップよりも大きくなってしまうという問題があった。 However, in this method, since the gold wire bonded to the electrode of the semiconductor chip protrudes to the outer peripheral surplus region of the semiconductor chip, there is a problem that the package size becomes larger than the semiconductor chip.
また、樹脂でモールド封止する際に金線ワイヤが変形して断線や短絡が生じたり、モールド樹脂中に残存した空気が加熱時に膨張して半導体パッケージの破損を招いたりするという問題があった。 In addition, when the mold is sealed with the resin, the wire wire is deformed to cause a disconnection or a short circuit, or the air remaining in the mold resin expands upon heating and causes damage to the semiconductor package. .
そこで、半導体チップ内に、半導体チップを厚み方向に貫通して半導体チップの電極に接続する貫通電極(Via電極)を設け、半導体チップを積層するとともに貫通電極を接合させて電気的に結線する技術が提案されている(例えば、特開2004−207606号公報及び特開2004−241479号公報参照)。 Therefore, a technique of providing a through electrode (via electrode) that penetrates the semiconductor chip in the thickness direction and connects to the electrode of the semiconductor chip in the semiconductor chip, stacking the semiconductor chips and joining the through electrodes and electrically connecting the electrodes. Have been proposed (see, for example, Japanese Patent Application Laid-Open Nos. 2004-207606 and 2004-241479).
この方法では、シリコンウエーハの表面に複数の半導体デバイスが形成され、各半導体デバイスからは半導体デバイスの電極に接続されてシリコンウエーハの裏面側に伸長する複数の埋め込み銅電極(銅ポスト)が形成された所謂TSV(Through Silicon Via)ウエーハを利用する。 In this method, a plurality of semiconductor devices are formed on the surface of the silicon wafer, and from each semiconductor device, a plurality of embedded copper electrodes (copper posts) that are connected to the electrodes of the semiconductor device and extend to the back side of the silicon wafer are formed. A so-called TSV (Through Silicon Via) wafer is used.
埋め込み銅電極は半導体チップの仕上がり厚さ以上の高さを有し、研削装置でウエーハの裏面を研削及び研磨して埋め込み銅電極が裏面から露出する寸前の厚さまでウエーハを薄化する。その後、シリコンウエーハだけを選択的にエッチングすることでウエーハの裏面から埋め込み銅電極の先端を突出させ貫通電極とする。 The embedded copper electrode has a height equal to or higher than the finished thickness of the semiconductor chip, and the back surface of the wafer is ground and polished by a grinding device to thin the wafer to a thickness just before the embedded copper electrode is exposed from the back surface. Thereafter, by selectively etching only the silicon wafer, the tip of the buried copper electrode protrudes from the back surface of the wafer to form a through electrode.
このように半導体ウエーハを積層して貫通電極で電気的に接続するウエーハの加工方法においては、多くの工程を含んでいるが、中でも貫通電極が露出しない程度にウエーハの裏面を研削することは非常に難しい。 In this way, the method of processing a wafer in which semiconductor wafers are stacked and electrically connected with a through electrode includes many steps, but it is extremely difficult to grind the back surface of the wafer to such an extent that the through electrode is not exposed. It is difficult.
もし、貫通電極が露出してしまえば、電極を形成する銅等の金属イオンが溶出し、ウエーハに形成されたデバイスに付着してデバイスの機能に悪影響を与える恐れがある。しかし、貫通電極の形成された深さ(厚さ)にはばらつきがあるため、個々のウエーハによって研削量を制御する必要がある。 If the through electrode is exposed, metal ions such as copper forming the electrode may elute and adhere to the device formed on the wafer, which may adversely affect the function of the device. However, since the depth (thickness) at which the through electrode is formed varies, it is necessary to control the amount of grinding by each wafer.
本発明はこのような点に鑑みてなされたものであり、その目的とするところは、埋め込み電極がウエーハの裏面に露出しない程度にウエーハの裏面を確実に研削することが可能なウエーハの加工方法を提供することである。 The present invention has been made in view of the above, and an object of the present invention is to provide a wafer processing method capable of reliably grinding the back surface of the wafer to such an extent that the embedded electrode is not exposed on the back surface of the wafer. Is to provide.
本発明によると、表面に格子状に形成された複数の分割予定ラインによって区画された各領域にそれぞれデバイスが形成され、該各デバイスからウエーハの仕上がり厚さ以上の深さに至る複数の埋め込み電極が埋設されるとともに、外周縁に面取り部を有するウエーハを個々のデバイスに分割するウエーハの加工方法であって、ウエーハの外周縁に切削ブレードを位置づけてウエーハを表面側から仕上げ厚さを越えて円形に切削し面取り部を部分的に除去する面取り部除去工程と、該面取り部除去工程を実施した後に、ウエーハの表面に樹脂を介してキャリアプレートを配設するキャリアプレート配設工程と、該キャリアプレート配設工程を実施した後、該埋め込み電極が裏面に露出しない程度にウエーハの裏面を研削して薄化する裏面研削工程と、該裏面研削工程を実施した後、ウエーハの裏面からウエーハをエッチングして該埋め込み電極をウエーハの裏面から突出させて貫通電極とするエッチング工程と、該エッチング工程を実施した後、ウエーハの裏面に絶縁膜を被覆する絶縁膜被覆工程と、該絶縁膜被覆工程を実施した後、ウエーハの裏面から突出した該貫通電極を除去して該絶縁膜から露出させるとともに該貫通電極の頭を該絶縁膜と同一面に仕上げる仕上げ工程と、該仕上げ工程を実施した後、該各貫通電極の頭にバンプを配設するバンプ配設工程と、該バンプ配設工程を実施した後、ウエーハの裏面にダイシングテープを貼着するとともにウエーハの表面から該キャリアプレートを取り外し、ウエーハを該ダイシングテープに移し替える移し替え工程と、該移し替え工程を実施した後、ウエーハを個々のデバイスに分割する分割工程と、を含み、前記面取り部除去工程において、該所定の深さとはウエーハの表面から裏面に向かって埋設された埋め込み電極の終点を僅かに超えた深さであり、前記キャリアプレート配設工程において、該面取り部除去工程において形成された円形切り込み部にまで樹脂を埋設し、前記裏面研削工程において、該円形切り込み部に埋設された樹脂を検出した際研削を終了することを特徴とするウエーハの加工方法が提供される。 According to the present invention, a plurality of embedded electrodes each having a device formed in each region partitioned by a plurality of scheduled division lines formed in a lattice pattern on the surface and reaching a depth equal to or greater than the finished thickness of the wafer. Is a wafer processing method in which a wafer having a chamfered portion on the outer peripheral edge is divided into individual devices, and a cutting blade is positioned on the outer peripheral edge of the wafer so that the wafer exceeds the finished thickness from the surface side. A chamfered portion removing step of partially removing the chamfered portion by cutting into a circle, a carrier plate arranging step of arranging a carrier plate on the surface of the wafer via a resin after performing the chamfered portion removing step, After performing the carrier plate placement process, the backside grinding is performed by grinding the backside of the wafer to the extent that the embedded electrode is not exposed on the backside. After performing the back surface grinding step, the wafer is etched from the back surface of the wafer and the embedded electrode protrudes from the back surface of the wafer to form a through electrode, and after the etching step, After performing the insulating film coating step for covering the back surface with the insulating film, and the insulating film coating step, the through electrode protruding from the back surface of the wafer is removed to be exposed from the insulating film and the head of the through electrode is Finishing process for finishing on the same surface as the insulating film, bumping process for arranging bumps on the heads of the respective through electrodes after performing the finishing process, and after performing the bump arranging process, the back surface of the wafer A transfer step of attaching a dicing tape to the wafer, removing the carrier plate from the surface of the wafer, and transferring the wafer to the dicing tape; and the transfer Dividing the wafer into individual devices after performing the step, and in the chamfered portion removing step, the predetermined depth is the end point of the embedded electrode embedded from the front surface to the back surface of the wafer The depth was slightly over, and in the carrier plate disposing step, the resin was embedded up to the circular cut portion formed in the chamfered portion removing step, and in the back grinding step, the resin was embedded in the circular cut portion. There is provided a wafer processing method characterized in that grinding is terminated when a resin is detected.
本発明のウエーハの加工方法によると、ウエーハ毎の裏面研削終了時点を面取り部除去工程で形成された円形の切り込み部に予め充填された樹脂を目印にすることで、個々のウエーハの研削量の制御を容易にすることが可能になるという効果を奏する。 According to the wafer processing method of the present invention, the end of the back surface grinding for each wafer is marked with the resin pre-filled in the circular cut formed in the chamfered portion removing step. There is an effect that the control can be facilitated.
これによって、工程を増やすことなく、研削し過ぎによる電極の露出を防いだり、研削ホイールでは研削の難しい埋め込み電極材料として用いられるCuが研削砥石に付着して研削不良が発生することを防ぐことができる。 This prevents the electrode from being exposed due to excessive grinding without increasing the number of steps, and prevents Cu, which is used as an embedded electrode material that is difficult to grind with a grinding wheel, from adhering to the grinding wheel and causing poor grinding. it can.
また、切り込み部に充填された樹脂の検出方法には様々な方法が考えられるため、検出方法の選択肢が広がるという効果もある。 Moreover, since various methods can be considered as a method for detecting the resin filled in the cut portion, there is an effect that the options for the detection method are widened.
以下、本発明の実施形態を図面を参照して詳細に説明する。図1(A)を参照すると、本発明加工方法の加工対象となるバンプ付き埋め込み銅電極を有する半導体ウエーハ11の斜視図が示されている。図1(B)はその縦断面図である。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Referring to FIG. 1A, a perspective view of a
図1に示す半導体ウエーハ11は、例えば厚さが700μmのシリコンウエーハからなっており、表面11aに複数の分割予定ライン(ストリート)13が格子状に形成されているとともに、複数の分割予定ライン13によって区画された各領域にIC、LSI等のデバイス15が形成されている。
A
図1(B)に示すように、半導体ウエーハ11に形成された各半導体デバイス15からはデバイスの仕上がり厚さt1以上の深さに埋め込まれた複数の埋め込み銅電極21が裏面11b側に伸長している。各埋め込み電極21の上端にはバンプ23が接合されている。電極21を他の導体材料から形成しても良い。
As shown in FIG. 1B, from each
このように構成された半導体ウエーハ(以下単にウエーハと略称することがある)11は、図1(A)に示されているように、複数の半導体デバイス15が形成されているデバイス領域17と、デバイス領域17を囲繞する外周余剰領域19をその表面11aに備えている。また、図1(B)に示すように、ウエーハ11の外周部には円弧状の面取り部11eが形成されている。
As shown in FIG. 1 (A), the
本発明のウエーハの加工方法では、まず、ウエーハ11の面取り部11eを除去する面取り部除去工程を実施する。この面取り部除去工程では、図2に示すように、切削装置のチャックテーブル10でウエーハ11を吸引保持する。
In the wafer processing method of the present invention, first, a chamfered portion removing step for removing the chamfered
図2において、12は切削装置の切削ユニットであり、スピンドルハウジング14中にスピンドル16が回転可能に支持されており、スピンドル16の先端部には切削ブレード18が装着されている。
In FIG. 2,
この面取り部除去工程では、高速回転する切削ユニット12の切削ブレード18をウエーハ11の面取り部11eに表面11a側から所定深さ切り込ませ、チャックテーブル10を低速で回転させて、図3に示すように、ウエーハ11の外周部に円形の段差部11fを有する円形切り込み部(トリミング溝)33を形成する。
In this chamfered portion removing step, the
この面取り部除去工程での切削ブレード18の切り込み深さは、少なくともウエーハ11の表面11aからウエーハ11の仕上げ厚みを越える深さであり、例えば深さ100μm程度の円形の段差部11fを形成する。切削ブレード18としては、例えば厚さが1〜2mm程度のワッシャーブレードを使用するのが好ましい。
The cutting depth of the
図2に示した面取り部除去工程は、切削ブレード18をウエーハ11の面取り部11eに切り込ませて実施しているが、研削ホイールに研削砥石をウエーハ11の面取り部11eに当接させて研削により面取り部11eの一部を除去するようにしてもよい。
The chamfered portion removing step shown in FIG. 2 is performed by cutting the
面取り部除去工程実施後のウエーハ11の断面図が図3に示されている。円形の段差部11fは少なくともウエーハ11の表面11aからウエーハ11の仕上げ厚みを越える深さであり、例えばウエーハ11の表面11aから100μm程度の深さを有している。
A cross-sectional view of the
この面取り部除去工程では、埋め込み銅電極21の終点を所定深さt2超えた深さで面取り部11eを部分的に除去して円形切り込み部33を形成するのが好ましい。t2は1〜50μm程度に設定する。切り込み深さはウエーハの裏面11bからIRカメラで電極の深さを測定する手法等で設定できる。
In this chamfered portion removing step, it is preferable that the chamfered
面取り部除去工程を実施した後、図4に示すように、ウエーハ11の表面11aに接着性を示す樹脂27を介してキャリアプレート25を配設するキャリアプレート配設工程を実施する。
After performing the chamfered portion removing step, as shown in FIG. 4, the carrier plate disposing step of disposing the
樹脂27は接着剤として作用し、キャリアプレート25はウエーハ11の表面11aに樹脂27により接着される。本実施形態のキャリアプレート配設工程では、円形の切り込み部33まで樹脂27を充填する。円形切り込み部33に充填する樹脂は接着剤としての樹脂と異なるものを用いても良い。
The
キャリアプレート25は、例えば一様な厚みを有するシリコンウエーハ、又はガラス等から形成されている。本実施形態ではキャリアプレート25はガラスから形成されているものとして図示している。ウエーハ11のデバイスと対面するキャリアプレート25の間の樹脂27の厚みは例えば20μm程度が好ましい。
The
キャリアプレート配設工程実施後、埋め込み銅電極21がウエーハ11の裏面11bに露出しない程度にウエーハ11の裏面11bを研削して薄化する裏面研削工程を実施する。この裏面研削工程では、研削装置のチャックテーブル20でキャリアプレート25を吸引保持し、ウエーハ11の裏面11bを露出させる。
After the carrier plate placement process, a back grinding process is performed in which the
図5において、研削装置の研削ユニット24は、図示しないモータにより回転駆動されるスピンドル26と、スピンドル26の先端に固定されたホイールマウント28と、ホイールマウント28に着脱可能に装着された研削ホイール30とを含んでいる。研削ホイール30は、環状のホイール基台32と、ホイール基台32の下端部外周に固着された複数の研削砥石34とから構成される。
In FIG. 5, a grinding unit 24 of the grinding apparatus includes a
36は画像検出ユニットであり、LED等の光源38と、CCDカメラ等のカメラ40を有している。画像検出ユニット36は研削装置の制御手段40に接続されており、画像検出ユニット36で検出した画像情報に基づいてスピンドル26を下降させる図示しないモータを制御する。
An
制御手段42及びスピンドル26を回転するモータにはモータの負荷電流値を測定する電流値測定手段44が接続されている。更に、廃液路46には研削液35の排液中の導電率を検出する導電率測定手段48が配設されている。
Current value measuring means 44 for measuring the load current value of the motor is connected to the control means 42 and the motor rotating the
この裏面研削工程では、研削液35を供給しながら、チャックテーブル20を矢印aで示す方向に例えば300rpmで回転しつつ、研削ホイール30を矢印bで示す方向に例えば6000rpmで回転させるとともに、図示しない研削ユニット送り機構を駆動して研削ホイール30の研削砥石34をウエーハ11の裏面11bに接触させる。
In this back grinding process, while supplying the grinding
そして、研削ホイール30を所定の研削送り速度で下方に所定量研削送りしてウエーハ11を研削する。この裏面研削は、画像検出ユニット36の光源38でウエーハ11の面取り部11e部分を照明してカメラ40で面取り部11eを撮像しながら実施する。
Then, the grinding
ウエーハ11の裏面11bの研削を継続して切り込み部33に充填された樹脂27を研削すると、ウエーハ11の外径が小さくなる。ウエーハ11と樹脂27との境界を画像検出ユニット36で検出し、スピンドル26の研削送りを停止する。これにより、図6に示すように、埋め込み銅電極21の先端がウエーハ11の裏面11bに露出する寸前の厚さまでウエーハ11を研削することができる。
If the grinding of the
代替実施形態として、樹脂27を研削すると研削抵抗が変化し、スピンドル26を駆動するモータの負荷電流値が上昇する。この負荷電流値の上昇を電流値測定手段44で検出して、スピンドル26の研削送りを停止するようにしてもよい。
As an alternative embodiment, grinding the
更に、他の実施形態として、予め樹脂27中に電解質を混入させておく。研削ホイール30で樹脂27を研削すると廃液路46中を流れる研削排液の導電率が上昇する。これを導電率測定手段48で検出することにより、スピンドル26の研削送りを停止する。
Furthermore, as another embodiment, an electrolyte is mixed in the
裏面研削工程実施後、ウエーハ11の裏面11bからウエーハ11を選択的にエッチングして、図7に示すように、埋め込み銅電極21をウエーハ11の裏面11bから突出させて貫通電極とするエッチング工程を実施する。このエッチング工程は、例えばプラズマエッチングにより実施するのが好ましい。
After performing the back surface grinding process, the
エッチング工程実施後、図8に示すように、ウエーハ11の裏面11bに絶縁膜29を被覆する絶縁膜被覆工程を実施する。この絶縁膜被覆工程により、ウエーハ11の裏面11bのみならず貫通電極21の先端面にも絶縁膜29が被覆される。
After performing the etching process, as shown in FIG. 8, an insulating film coating process for coating the insulating
絶縁膜被覆工程実施後、ウエーハ11の裏面11bから突出した部分の貫通電極21を除去して絶縁膜29から貫通電極21を露出させるとともに貫通電極21の頭を絶縁膜29と同一面に仕上げる仕上げ工程を実施する。
After performing the insulating film coating step, the portion of the through
本実施形態では、この仕上げ工程を化学的機械研磨法、所謂CMP(Chemical Mechanical Polishing)で実施する。CMPは研磨パッドと被研磨物との間に研磨液(スラリー)を供給しつつ、研磨パッドと被研磨物とをそれぞれ回転させながら相対的に摺動することで遂行される。研磨パッドとしては一般的に不織布が使用され、例えばシリカ等の浮遊砥粒を含んだ研磨液(スラリー)を供給しながら研磨パッドで被研磨物の表面を研磨する。 In the present embodiment, this finishing step is performed by a chemical mechanical polishing method, so-called CMP (Chemical Mechanical Polishing). CMP is performed by supplying a polishing liquid (slurry) between the polishing pad and the object to be polished and sliding the polishing pad and the object to be rotated while rotating each other. A non-woven fabric is generally used as the polishing pad, and the surface of the object to be polished is polished with the polishing pad while supplying a polishing liquid (slurry) containing floating abrasive grains such as silica.
本実施形態では、研磨液(スラリー)を供給しながら研磨パッドを絶縁膜29に当接させてウエーハ11と研磨パッドとを相対的に摺動することで、貫通電極21に被覆された絶縁膜29と貫通電極21の突出部とを選択的に研磨し、図9に示すように、貫通電極21を絶縁膜29から露出させるとともに貫通電極21の頭を絶縁膜29と同一面に仕上げる。
In the present embodiment, the polishing film (slurry) is supplied while the polishing pad is brought into contact with the insulating
CMPによる仕上げ工程実施後、図10に示すように、貫通電極21の頭にバンプ31を配設するバンプ配設工程を実施する。バンプ31は例えば半田等から構成され、半田からなるバンプ31を貫通電極21の頭に接合する。
After performing the finishing process by CMP, as shown in FIG. 10, a bump disposing process for disposing the
バンプ配設工程実施後、図11に示すように、ウエーハ11の裏面11bにダイシングテープTを貼着するとともに、ウエーハ11の表面11aからキャリアプレート25を取り外し、ウエーハ11をダイシングテープTに移し替える移し替え工程を実施する。ダイシングテープTの外周部は環状フレームFに貼着されている。これにより、ウエーハ11はダイシングテープTを介して環状フレームFに支持された形態となる。
After the bump placement step, as shown in FIG. 11, the dicing tape T is adhered to the
この形態でウエーハ11を図示を省略した切削装置のチャックテーブルにダイシングテープTを介して吸引保持し、切削ブレードでウエーハ11を分割予定ライン13に沿ってダイシングテープTに至るまで切削し、ウエーハ11を個々のデバイス15に分割する。各デバイス15は、両端にバンプ23,31が接合された複数の貫通電極21を有している。
In this form, the
上述した実施形態のウエーハの加工方法では、ウエーハ毎の裏面研削終了時点を面取り部除去工程で形成された切り込み部33に予め充填された樹脂27を目印にすることで、個々のウエーハ11の研削量の制御を容易にすることが可能になるという効果を奏する。
In the wafer processing method according to the above-described embodiment, the grinding of the
11 半導体ウエーハ
11e 面取り部
13 分割予定ライン
15 デバイス
18 切削ブレード
21 埋め込み銅電極(貫通電極)
22 IRカメラ
23,31 バンプ
25 キャリアプレート
27 樹脂
29 絶縁膜
30 研削ホイール
33 切り込み部
34 研削砥石
36 画像検出ユニット
38 光源
40 カメラ
44 電流値測定手段
46 廃液路
48 導電率測定手段
T ダイシングテープ
F 環状フレーム
11
22
Claims (1)
ウエーハの外周縁に切削ブレードを位置づけてウエーハを表面側から仕上げ厚さを越えて円形に切削し面取り部を部分的に除去する面取り部除去工程と、
該面取り部除去工程を実施した後に、ウエーハの表面に樹脂を介してキャリアプレートを配設するキャリアプレート配設工程と、
該キャリアプレート配設工程を実施した後、該埋め込み電極が裏面に露出しない程度にウエーハの裏面を研削して薄化する裏面研削工程と、
該裏面研削工程を実施した後、ウエーハの裏面からウエーハをエッチングして該埋め込み電極をウエーハの裏面から突出させて貫通電極とするエッチング工程と、
該エッチング工程を実施した後、ウエーハの裏面に絶縁膜を被覆する絶縁膜被覆工程と、
該絶縁膜被覆工程を実施した後、ウエーハの裏面から突出した該貫通電極を除去して該絶縁膜から露出させるとともに該貫通電極の頭を該絶縁膜と同一面に仕上げる仕上げ工程と、
該仕上げ工程を実施した後、該各貫通電極の頭にバンプを配設するバンプ配設工程と、
該バンプ配設工程を実施した後、ウエーハの裏面にダイシングテープを貼着するとともにウエーハの表面から該キャリアプレートを取り外し、ウエーハを該ダイシングテープに移し替える移し替え工程と、
該移し替え工程を実施した後、ウエーハを個々のデバイスに分割する分割工程と、を含み、
前記面取り部除去工程において、該所定の深さとはウエーハの表面から裏面に向かって埋設された埋め込み電極の終点を僅かに超えた深さであり、
前記キャリアプレート配設工程において、該面取り部除去工程において形成された円形切り込み部にまで樹脂を埋設し、
前記裏面研削工程において、該円形切り込み部に埋設された樹脂を検出した際研削を終了することを特徴とするウエーハの加工方法。 A device is formed in each region partitioned by a plurality of division lines formed in a lattice pattern on the surface, and a plurality of embedded electrodes extending from each device to a depth greater than the finished thickness of the wafer are embedded. A wafer processing method for dividing a wafer having a chamfered portion on the outer peripheral edge into individual devices,
A chamfered portion removing step in which a cutting blade is positioned on the outer peripheral edge of the wafer, the wafer is cut into a circular shape beyond the finished thickness from the surface side, and the chamfered portion is partially removed;
A carrier plate disposing step of disposing a carrier plate on the surface of the wafer via a resin after performing the chamfered portion removing step;
After performing the carrier plate disposing step, a back surface grinding step of grinding and thinning the back surface of the wafer to such an extent that the embedded electrode is not exposed on the back surface;
After performing the back surface grinding step, etching the wafer from the back surface of the wafer to etch the embedded electrode from the back surface of the wafer to be a through electrode, and
After performing the etching step, an insulating film coating step of coating an insulating film on the back surface of the wafer;
After performing the insulating film coating step, the through electrode protruding from the back surface of the wafer is removed and exposed from the insulating film, and the finishing step of finishing the head of the through electrode on the same surface as the insulating film;
After performing the finishing step, a bump disposing step of disposing a bump on the head of each through electrode;
After carrying out the bump arranging step, a dicing tape is attached to the back surface of the wafer and the carrier plate is removed from the front surface of the wafer, and a transferring step for transferring the wafer to the dicing tape;
Dividing the wafer into individual devices after performing the transfer step, and
In the chamfered portion removing step, the predetermined depth is a depth slightly exceeding the end point of the embedded electrode embedded from the front surface of the wafer toward the back surface,
In the carrier plate arranging step, resin is embedded up to the circular cut formed in the chamfered portion removing step,
In the back grinding step, the grinding is terminated when the resin embedded in the circular cut portion is detected.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012194885A JP2014053353A (en) | 2012-09-05 | 2012-09-05 | Wafer processing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012194885A JP2014053353A (en) | 2012-09-05 | 2012-09-05 | Wafer processing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014053353A true JP2014053353A (en) | 2014-03-20 |
Family
ID=50611595
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012194885A Pending JP2014053353A (en) | 2012-09-05 | 2012-09-05 | Wafer processing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014053353A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180041585A (en) * | 2016-10-14 | 2018-04-24 | 가부시기가이샤 디스코 | Wafer processing method |
CN112959211A (en) * | 2021-02-22 | 2021-06-15 | 长江存储科技有限责任公司 | Wafer processing apparatus and processing method |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005277103A (en) * | 2004-03-24 | 2005-10-06 | Nec Electronics Corp | Semiconductor wafer, support, method of manufacturing semiconductor wafer, spacer and semiconductor device |
JP2009010178A (en) * | 2007-06-28 | 2009-01-15 | Disco Abrasive Syst Ltd | Method of processing wafer |
JP2009302231A (en) * | 2008-06-12 | 2009-12-24 | Oki Semiconductor Co Ltd | Method for manufacturing semiconductor device |
JP2011124266A (en) * | 2009-12-08 | 2011-06-23 | Disco Abrasive Syst Ltd | Method of processing wafer |
JP2012152858A (en) * | 2011-01-26 | 2012-08-16 | Disco Corp | Grinding device |
-
2012
- 2012-09-05 JP JP2012194885A patent/JP2014053353A/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005277103A (en) * | 2004-03-24 | 2005-10-06 | Nec Electronics Corp | Semiconductor wafer, support, method of manufacturing semiconductor wafer, spacer and semiconductor device |
JP2009010178A (en) * | 2007-06-28 | 2009-01-15 | Disco Abrasive Syst Ltd | Method of processing wafer |
JP2009302231A (en) * | 2008-06-12 | 2009-12-24 | Oki Semiconductor Co Ltd | Method for manufacturing semiconductor device |
JP2011124266A (en) * | 2009-12-08 | 2011-06-23 | Disco Abrasive Syst Ltd | Method of processing wafer |
JP2012152858A (en) * | 2011-01-26 | 2012-08-16 | Disco Corp | Grinding device |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180041585A (en) * | 2016-10-14 | 2018-04-24 | 가부시기가이샤 디스코 | Wafer processing method |
KR102325715B1 (en) | 2016-10-14 | 2021-11-11 | 가부시기가이샤 디스코 | Wafer processing method |
CN112959211A (en) * | 2021-02-22 | 2021-06-15 | 长江存储科技有限责任公司 | Wafer processing apparatus and processing method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6557081B2 (en) | Wafer processing method | |
JP2009021462A (en) | Method for processing wafer | |
JP2009010178A (en) | Method of processing wafer | |
KR20170030035A (en) | Wafer machining method | |
US9953871B2 (en) | Wafer processing method | |
JP5755043B2 (en) | Processing method of semiconductor wafer | |
JP2008071892A (en) | Method of manufacturing laminating device | |
JP2017028160A (en) | Machining method for wafer | |
JP2017005056A (en) | Wafer processing method | |
JP5995616B2 (en) | Wafer processing method | |
JP2014053352A (en) | Wafer processing method | |
US20120080138A1 (en) | Method of processing plate-shaped body having rugged surface | |
JP2014053351A (en) | Wafer processing method | |
JP2014053353A (en) | Wafer processing method | |
JP5748198B2 (en) | Manufacturing method of laminated device and laminated device | |
JP2014053354A (en) | Wafer processing method | |
JP2014053350A (en) | Wafer processing method | |
TWI805872B (en) | Wafer processing method | |
JP2014053348A (en) | Wafer processing method | |
JP2017022162A (en) | Wafer processing method | |
JP2014165339A (en) | Method of processing laminated wafer | |
JP5508108B2 (en) | Manufacturing method of semiconductor device | |
JP2014053357A (en) | Wafer processing method | |
JP2014053355A (en) | Wafer processing method | |
JP2014053356A (en) | Wafer processing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150824 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160819 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160830 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170228 |