JP2014052877A - 半導体集積回路の設計装置及び半導体集積回路の設計方法 - Google Patents
半導体集積回路の設計装置及び半導体集積回路の設計方法 Download PDFInfo
- Publication number
- JP2014052877A JP2014052877A JP2012197422A JP2012197422A JP2014052877A JP 2014052877 A JP2014052877 A JP 2014052877A JP 2012197422 A JP2012197422 A JP 2012197422A JP 2012197422 A JP2012197422 A JP 2012197422A JP 2014052877 A JP2014052877 A JP 2014052877A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- cell
- adjacent
- critical
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【解決手段】同一の配線層に配置された複数の配線を複数のフォトマスクに割り付ける半導体集積回路の設計装置において、同一の配線層に配置された複数の配線から、動作のタイミングがクリティカルな配線を特定し、クリティカルな配線に隣接して配置される隣接配線を抽出し、クリティカル配線と隣接配線との間隔が少なくとも所定距離になるようにクリティカル配線と隣接配線とをレイアウトし、クリティカル配線と隣接配線のレイアウトパターンを同一のフォトマスクに割り付けることを特徴とする。
【選択図】図1
Description
まず、図1を参照して、本実施形態に係わる半導体集積回路の設計装置の構成を説明する。図1は、本実施形態に係わる半導体集積回路の設計装置の構成の一例を説明する図である。
上述した第1の実施形態の半導体集積回路の設計装置では、タイミングクリティカルな信号と同一の配線層で隣接するレイアウトパターンとの間隔を、現行の露光装置で描画が可能な最小スペーシング(dm)になるように配置し、同一のフォトマスクに割り付けているが、本実施形態においては、タイミングクリティカルな信号に接続されているセル内の同一の配線層のレイアウトパターンの間隔も現行の露光装置で描画が可能な最小スペーシング(dm)になるように配置し、同一のフォトマスクに割り付ける点が異なっている。
Claims (8)
- 一の配線層に配置された複数の配線のレイアウトパターンを複数のフォトマスクに割り付ける半導体集積回路の設計装置において、
前記複数の配線のタイミング制約情報に基づき、回路動作上の配線の信号遅延時間が回路全体の信号遅延時間を律速するクリティカル配線を特定し、前記クリティカル配線に隣接して配置される隣接配線を抽出し、前記クリティカル配線と前記隣接配線との間隔が、少なくとも露光装置で描画が可能な最小スペースである第一の距離になるように前記クリティカル配線と前記隣接配線とをレイアウトし、また、前記クリティカル配線に接続して配置されるセル内において最外周に配置されるセル内最外周配線と、前記セルに隣接して配置されるセル隣接配線との間隔が少なくとも前記第一の距離になるように前記セルをレイアウトし、更に、前記クリティカル配線に接続して配置されるセルの内部に敷設される複数のセル内配線の間隔が、少なくとも前記第一の距離になるように複数の前記セル内配線をレイアウトし、前記クリティカル配線と前記隣接配線、前記セル内最外周配線と前記セル隣接配線、及び複数の前記セル内配線のレイアウトパターンを同一の前記フォトマスクに割り付けることを特徴とする、半導体集積回路の設計装置。 - 一の配線層に配置された複数の配線のレイアウトパターンを複数のフォトマスクに割り付ける半導体集積回路の設計装置において、
前記複数の配線のレイアウトパターンから、回路動作上の配線の信号遅延時間が回路全体の信号遅延時間を律速するクリティカル配線を特定し、前記クリティカル配線に隣接して配置される隣接配線を抽出し、前記クリティカル配線と前記隣接配線との間隔が少なくとも所定距離になるように前記クリティカル配線と前記隣接配線とをレイアウトし、前記クリティカル配線と前記隣接配線のレイアウトパターンを同一の前記フォトマスクに割り付けることを特徴とする、半導体集積回路の設計装置。 - 前記複数の配線のタイミング制約情報に基づき前記クリティカル配線を特定することを特徴とする、請求項2に記載の半導体集積回路の設計装置。
- 前記クリティカル配線には、少なくともクロック信号配線が含まれることを特徴とする、請求項2又は請求項3に記載の半導体集積回路の設計装置。
- 前記所定距離は、露光装置で描画が可能な最小スペースであることを特徴とする、請求項2乃至請求項4のいずれか一項に記載の半導体集積回路の設計装置。
- 前記クリティカル配線に接続して配置されるセル内において最外周に配置されるセル内最外周配線と、前記セルに隣接して配置されるセル隣接配線との間隔が少なくとも前記所定距離になるように前記セルをレイアウトし、前記セル内最外周配線と前記セル隣接配線のレイアウトパターンを同一の前記フォトマスクに割り付けることを特徴とする、請求項2乃至請求項5のいずれか一項に記載の半導体集積回路の設計装置。
- 前記クリティカル配線に接続して配置されるセルの内部に敷設される複数のセル内配線の間隔が、少なくとも前記所定距離になるように複数の前記セル内配線をレイアウトし、複数の前記セル内配線のレイアウトパターンを同一の前記フォトマスクに割り付けることを特徴とする、請求項2乃至請求項5のいずれか一項に記載の半導体集積回路の設計装置。
- 一の配線層に配置された複数の配線のレイアウトパターンを複数のフォトマスクに割り付ける半導体集積回路の設計方法において、
前記複数の配線から、回路動作上の配線の信号遅延時間が回路全体の信号遅延時間を律速するクリティカル配線を特定し、
前記クリティカル配線に隣接して配置される隣接配線を抽出し、
前記クリティカル配線と前記隣接配線との間隔が少なくとも所定距離になるように前記クリティカル配線と前記隣接配線とをレイアウトし、
前記クリティカル配線と前記隣接配線のレイアウトパターンを同一の前記フォトマスクに割り付けることを特徴とする、半導体集積回路の設計方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012197422A JP5755619B2 (ja) | 2012-09-07 | 2012-09-07 | 半導体集積回路の設計装置及び半導体集積回路の設計方法 |
US13/760,918 US20140075395A1 (en) | 2012-09-07 | 2013-02-06 | Semiconductor integrated circuit design apparatus, semiconductor integrated circuit design method, and storage medium |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012197422A JP5755619B2 (ja) | 2012-09-07 | 2012-09-07 | 半導体集積回路の設計装置及び半導体集積回路の設計方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014052877A true JP2014052877A (ja) | 2014-03-20 |
JP5755619B2 JP5755619B2 (ja) | 2015-07-29 |
Family
ID=50234733
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012197422A Expired - Fee Related JP5755619B2 (ja) | 2012-09-07 | 2012-09-07 | 半導体集積回路の設計装置及び半導体集積回路の設計方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20140075395A1 (ja) |
JP (1) | JP5755619B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110219341A1 (en) * | 2010-03-08 | 2011-09-08 | Cadence Design Systems, Inc. | Method, system, and program product for interactive checking for double pattern lithography violations |
US20120054696A1 (en) * | 2010-08-31 | 2012-03-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Mask-Shift-Aware RC Extraction for Double Patterning Design |
US20120210279A1 (en) * | 2011-02-15 | 2012-08-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Decomposition and marking of semiconductor device design layout in double patterning lithography |
-
2012
- 2012-09-07 JP JP2012197422A patent/JP5755619B2/ja not_active Expired - Fee Related
-
2013
- 2013-02-06 US US13/760,918 patent/US20140075395A1/en not_active Abandoned
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110219341A1 (en) * | 2010-03-08 | 2011-09-08 | Cadence Design Systems, Inc. | Method, system, and program product for interactive checking for double pattern lithography violations |
US20120054696A1 (en) * | 2010-08-31 | 2012-03-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Mask-Shift-Aware RC Extraction for Double Patterning Design |
US20120210279A1 (en) * | 2011-02-15 | 2012-08-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Decomposition and marking of semiconductor device design layout in double patterning lithography |
Also Published As
Publication number | Publication date |
---|---|
JP5755619B2 (ja) | 2015-07-29 |
US20140075395A1 (en) | 2014-03-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8327301B2 (en) | Routing method for double patterning design | |
JP5694463B2 (ja) | ダブルパターニング技術のための物理的決定性境界インターコネクト・フィーチャを生成するシステム及び方法 | |
US9029230B2 (en) | Conductive line routing for multi-patterning technology | |
US11842131B2 (en) | Method and system for generating layout diagram for semiconductor device having engineering change order (ECO) cells | |
TWI684110B (zh) | 提供積體電路佈局資料之方法、系統與電腦程式產品 | |
JP2007027290A (ja) | 半導体集積回路のレイアウト設計方法 | |
CN109585371A (zh) | 集成电路布局方法、结构和系统 | |
US20200074038A1 (en) | Multiple patterning method and system for implementing the method | |
US20210042461A1 (en) | Method of inserting dummy boundary cells for macro/ip and ic | |
JP4317576B2 (ja) | 自動生成されたダミー形状にもかかわらず整合する回路素子機能 | |
JP5755619B2 (ja) | 半導体集積回路の設計装置及び半導体集積回路の設計方法 | |
US20170300611A1 (en) | Semiconductor structure | |
US10474038B2 (en) | Method, system, and storage medium for resolving coloring conflict in multi-patterning lithography | |
US11900041B2 (en) | Via coloring methods and systems | |
JP2009026045A (ja) | 半導体集積回路のレイアウト作成装置および半導体集積回路の製造方法 | |
JP4983068B2 (ja) | 半導体装置の設計支援装置、半導体装置の設計支援方法及び半導体装置の設計支援プログラム | |
US10055531B2 (en) | Layout checking method for advanced double patterning photolithography with multiple spacing criteria | |
CN109002570B (zh) | 用于单元放置的方法以及执行该方法的计算机系统 | |
US10275560B2 (en) | Placement of circuit elements in regions with customized placement grids | |
JP2009026036A (ja) | Rc抽出用テクノロジファイル自動制御装置 | |
JP5326360B2 (ja) | 配線レイアウト方法及び配線レイアウト装置 | |
JP2017097768A (ja) | 半導体レイアウト用検証方法及び検証装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140812 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141216 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150213 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150428 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150527 |
|
LAPS | Cancellation because of no payment of annual fees |